JP2010066319A

JP2010066319A - Matrix apparatus and method of driving the same

Info

Publication number: JP2010066319A
Application number: JP2008230161A
Authority: JP
Inventors: Jun Mizuno; 純水野; Takayuki Ishihara; 孝幸石原
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2008-09-08
Filing date: 2008-09-08
Publication date: 2010-03-25

Abstract

PROBLEM TO BE SOLVED: To provide a matrix apparatus having high efficiency of light-emission and low power consumption, and to provide a method of driving the same. SOLUTION: The matrix apparatus includes: an n×m matrix circuit 1 composed of n columns and m rows (n is integer ≥2, m is integer ≥2); a column decoder 2 disposed adjacent to the n×m matrix circuit 1, for selecting the columns of the n×m matrix circuit 1; a constant current circuit 4 disposed adjacent to the n×m matrix circuit 1, for selecting the rows of the n×m matrix circuit 1 and supplying the current to the selected rows. In the column decoder 2, a column selection is performed by driving at a column selection duty cycle of 1/(n/k)(n/k is integer ≥2), and also, the current value is set to be 1/K of a current value when driving at the column selection duty cycle of 1/n. COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明はマトリックス装置およびその駆動方法に関し、特にＬＥＤマトリックス回路等に適用され、高効率かつ低消費電力のマトリックス装置およびその駆動方法に関する。 The present invention relates to a matrix device and a driving method thereof, and more particularly to a matrix device and a driving method thereof that are applied to an LED matrix circuit and the like and have high efficiency and low power consumption.

従来例に係るマトリックス装置の模式的ブロック構成は、図１７（ａ）に示すように、例えば、１２×４８ドットのＬＥＤアレイ１００と、ＬＥＤアレイ１００に隣接して配置され、行方向に配列されたＬＥＤ行を選択するデコーダＩＣ１２０と、ＬＥＤアレイ１００に隣接して配置され、列方向に配列されたＬＥＤ列を選択する定電流ＩＣ１４０とを備える。デコーダＩＣ１２０には、アドレスＡ０〜Ａ４が入力され、２⁵＝３２行まで選択可能である。従来例に係るマトリックス装置の駆動方法は、例えば、図１７（ｂ）の説明図に示すように、ＬＥＤアレイ１００の行方向の共通接続線ＣＯＭｉ（ｉ＝０〜２３）に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。 As shown in FIG. 17A, a schematic block configuration of a matrix device according to a conventional example is, for example, a 12 × 48 dot LED array 100 and an LED array 100 that is arranged adjacent to each other and arranged in a row direction. A decoder IC 120 that selects the LED rows, and a constant current IC 140 that is arranged adjacent to the LED array 100 and that selects the LED columns arranged in the column direction. Addresses A0 to A4 are input to the decoder IC 120, and 2 ⁵ = 32 rows can be selected. The matrix device driving method according to the conventional example is, for example, as shown in the explanatory diagram of FIG. 17B, LED rows connected to the common connection line COMi (i = 0 to 23) in the row direction of the LED array 100. A driving method is used to turn on each line.

従来例に係るマトリックス装置のＬＥＤアレイ１００の模式的な平面構成は、図１８（ａ）に示すように表され、ＬＥＤ２００のドットが各共通接続線ＣＯＭ０，ＣＯＭ１，ＣＯＭ２，…，ＣＯＭ２３に接続されている。図１８（ａ）に示されるＬＥＤアレイ１００の動作は、図１８（ｂ）に示すように、時刻ｔ０〜時刻ｔ２４の１周期Ｔを１／２４のデューティサイクルに区分し、ＬＥＤアレイ１００の行方向の共通接続線ＣＯＭ０〜ＣＯＭ２３に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。ＬＥＤ２００には、期間Ｔ／２４の間だけ電流Ｉを順方向に導通させることで、点灯させている。 A schematic plan configuration of the LED array 100 of the matrix device according to the conventional example is expressed as shown in FIG. 18A, and the dots of the LED 200 are connected to the common connection lines COM0, COM1, COM2,. ing. As shown in FIG. 18B, the operation of the LED array 100 shown in FIG. 18A is performed by dividing one cycle T from time t0 to time t24 into 1/24 duty cycles, A driving method is used in which the LED rows connected to the common connection lines COM0 to COM23 are turned on one by one. The LED 200 is lit by conducting the current I in the forward direction only during the period T / 24.

同様に、ＬＥＤアレイ１００が図１７（ａ）に示すように、１２行で構成される場合には、１／１２のデューティサイクルでＬＥＤアレイ１００の行方向の共通接続線ＣＯＭ０〜ＣＯＭ１１に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。同様に、ＬＥＤアレイ１００が１６行で構成される場合には、１／１６のデューティサイクルでＬＥＤアレイ１００の行方向の共通接続線ＣＯＭ０〜ＣＯＭ１５に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。 Similarly, when the LED array 100 is composed of 12 rows as shown in FIG. 17A, it is connected to the common connection lines COM0 to COM11 in the row direction of the LED array 100 with a duty cycle of 1/12. The driving method is used to turn on the LED rows one by one. Similarly, when the LED array 100 includes 16 rows, the LED rows connected to the common connection lines COM 0 to COM 15 in the row direction of the LED array 100 are turned on one by one with a duty cycle of 1/16. The method is used.

このような点灯方式を採用するのは、ＬＥＤマトリクスの低消費電力化を図るためである。例えば、定格電流値の２〜３倍の電流を導通させて、一行同時点灯によるダイナミック点灯方式を採用している。しかしながら、これまで、ＬＥＤアレイ１００において目標の輝度を得ようとする場合、ＬＥＤ２００に導通する順方向電流Ｉ_Fを増加させることで、輝度を上げていた。 The reason for adopting such a lighting method is to reduce the power consumption of the LED matrix. For example, a dynamic lighting method is adopted in which a current that is two to three times the rated current value is made conductive and one row is turned on simultaneously. However, heretofore, in order to obtain the luminance of the target in the LED array 100, by increasing the forward current I _F which conducts the LED 200, it was raised luminance.

順方向電流Ｉ_Fを増加させると、図１８（ｃ）に示すように、光強度Ｐと順方向電流Ｉ_Fとの関係を示すＬＥＤ２００の順方向特性において、飽和特性を示す範囲に動作点を設定することになる。すなわち、発光効率の悪い動作点でＬＥＤ２００を使用していた。このため、消費電力が大きく発熱も大きかった。特に、緑色ＬＥＤの場合に、顕著に発光効率が悪いという問題点があった。 Increasing the forward current I _F, as shown in FIG. 18 (c), in the forward characteristic of the LED200 showing the relationship between the light intensity P and the forward current I _F, the operating point range showing the saturation property Will be set. That is, the LED 200 is used at an operating point with low luminous efficiency. For this reason, power consumption was large and heat generation was also large. In particular, in the case of a green LED, there is a problem that the luminous efficiency is remarkably poor.

表示画面にはエレメント中にＬＥＤランプのＲＧＢの各１個を有し、制御回路はデューティ比が異なる複数の点灯制御信号を並列に出力可能なものとし、点灯回路には表示に要求されるＲＧＢの光量比と、ＬＥＤランプの発光色による発光効率とに応じたデューティ比の点灯制御信号が選択されて接続されるフルカラーＬＥＤドットマトリクス表示装置については、すでに開示されている（例えば、特許文献１参照。）。特許文献１に係るフルカラーＬＥＤドットマトリクス表示装置においては、１つのエレメントに各１個ずつのＲＧＢのＬＥＤランプを配置した状態で、各色で異なる発光効率のＬＥＤランプであっても、表示に最適な各色の混合比を実現している。
特開平９−２５８６９３号公報 The display screen has one each of RGB of the LED lamp in the element, and the control circuit can output a plurality of lighting control signals having different duty ratios in parallel, and the lighting circuit has RGB required for display. A full-color LED dot matrix display device in which a lighting control signal having a duty ratio according to the light quantity ratio of the LED lamp and the light emission efficiency of the LED lamp is selected and connected has already been disclosed (for example, Patent Document 1). reference.). In the full-color LED dot matrix display device according to Patent Document 1, even when LED lamps having different luminous efficiencies are provided for each color in a state where one RGB LED lamp is arranged in one element, it is optimal for display. The mixing ratio of each color is realized.
Japanese Patent Laid-Open No. 9-258893

本発明の目的は、発光効率が高くかつ低消費電力のマトリックス装置およびその駆動方法を提供することにある。 An object of the present invention is to provide a matrix device with high luminous efficiency and low power consumption and a driving method thereof.

上記目的を達成するための本発明の一態様によれば、ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎ、ｍは２以上の整数）と、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路とを備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするマトリックス装置が提供される。 According to one aspect of the present invention for achieving the above object, an n × m matrix circuit having n rows and m columns (where n and m are integers of 2 or more) and the n × m matrix circuit are provided. A row decoder arranged adjacent to and selecting a row of the n × m matrix circuit; and a column decoder arranged adjacent to the n × m matrix circuit and selecting a column of the n × m matrix circuit; A constant current circuit for supplying a current to the column, and in the row decoder, the row selection duty cycle is driven by 1 / (n / k) (where n / k is an integer of 2 or more), and There is provided a matrix device for setting the current value to 1 / k of the current value when the row selection duty cycle is driven at 1 / n.

本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路とを備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするマトリックス装置が提供される。 According to another aspect of the present invention, an n × m matrix circuit (where n is an even number and m is an integer equal to or greater than 2) arranged in a matrix of n rows and m columns is divided into two, a first decoder and a second array comprising n / 2) × m matrix circuits; a row decoder arranged adjacent to the first array and the second array and selecting a row of the first array and the second array; A first constant current circuit disposed adjacent to the first array, selecting a column of the first array and supplying a current to the selected column; and disposed adjacent to the second array And a second constant current circuit for selecting the second column and supplying a current to the selected column, wherein the row decoder has a row selection duty cycle of 1 / (n / k) (here N / k is an integer of 2 or more) A matrix device is provided that sets the current value to 1 / k of the current value when the row selection duty cycle is driven at 1 / n.

本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路とを備え、前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするマトリックス装置が提供される。 According to another aspect of the present invention, an n × m matrix circuit (where n is an even number and m is an integer equal to or greater than 2) arranged in a matrix of n rows and m columns is divided into two, n / 2) × m first and second arrays of matrix circuits; a first row decoder IC arranged adjacent to the first array for selecting a row of the first array; and the second array And a second row decoder IC for selecting a row of the second array and a column for the first array, arranged in the column direction, for selecting a column of the first array. A first shift register that supplies current to a column, and a second shift that is arranged adjacent to the second array, selects a column of the second array, and supplies current to the column arranged in the column direction A register, the first shift register and the first The two shift registers include a latch signal switching circuit for supplying a common data input and switching the latch input to select one of the first shift register and the second shift register, and the first row decoder In the IC and the second row decoder IC, the row selection duty cycle is driven at 1 / (n / k) (where n / k is an integer of 2 or more), and the current value is changed to the row selection duty. A matrix device is provided that reduces the current value to 1 / k when the cycle is driven at 1 / n.

本発明の他の態様によれば、ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）と、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路とを備えるマトリックス装置の駆動方法であって、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有するマトリックス装置の駆動方法が提供される。 According to another aspect of the present invention, an n × m matrix circuit having n rows and m columns (where n is an even number and m is an integer greater than or equal to 2) and the n × m matrix circuit are disposed adjacent to each other. A row decoder for selecting a row of the n × m matrix circuit; and a column decoder disposed adjacent to the n × m matrix circuit, selecting a column of the n × m matrix circuit, and supplying a current to the selected column. A driving method of a matrix device including a constant current circuit to supply, wherein the row decoder is driven with a duty cycle of row selection at 1 / (n / k) (where n / k is an integer of 2 or more). There is provided a method of driving a matrix device, and a step of setting the current value to 1 / k of a current value when driving a row selection duty cycle at 1 / n.

本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路とを備えるマトリックス装置の駆動方法であって、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有するマトリックス装置の駆動方法が提供される。 According to another aspect of the present invention, an n × m matrix circuit (where n is an even number and m is an integer equal to or greater than 2) arranged in a matrix of n rows and m columns is divided into two, a first decoder and a second array comprising n / 2) × m matrix circuits; a row decoder arranged adjacent to the first array and the second array and selecting a row of the first array and the second array; A first constant current circuit disposed adjacent to the first array, selecting a column of the first array and supplying a current to the selected column; and disposed adjacent to the second array And a second constant current circuit for selecting the second column and supplying a current to the selected column, wherein the row decoder has a row selection duty cycle of 1. / (N / k) (where n / K is an integer greater than or equal to 2) and a step of setting the current value to 1 / k of the current value when the duty cycle of row selection is driven at 1 / n Is provided.

本発明の他の態様によれば、ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路とを備えるマトリックス装置の駆動方法であって、前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有するマトリックス装置の駆動方法が提供される。 According to another aspect of the present invention, an n × m matrix circuit (where n is an even number and m is an integer equal to or greater than 2) arranged in a matrix of n rows and m columns is divided into two, n / 2) × m first and second arrays of matrix circuits; a first row decoder IC arranged adjacent to the first array for selecting a row of the first array; and the second array And a second row decoder IC for selecting a row of the second array and a column for the first array, arranged in the column direction, for selecting a column of the first array. A first shift register that supplies current to a column, and a second shift that is arranged adjacent to the second array, selects a column of the second array, and supplies current to the column arranged in the column direction A register, the first shift register and the first In the method of driving a matrix device, a common data input is supplied to the two shift registers, and a latch signal switching circuit is provided to select either the first shift register or the second shift register by switching the latch input. In the first row decoder IC and the second row decoder IC, driving a row selection duty cycle by 1 / (n / k) (where n / k is an integer of 2 or more); There is provided a method for driving a matrix device, comprising the step of setting the current value to 1 / k of a current value when driving a row selection duty cycle at 1 / n.

本発明によれば、発光効率が高くかつ低消費電力のマトリックス装置およびその駆動方法を提供することができる。 According to the present invention, it is possible to provide a matrix device with high luminous efficiency and low power consumption and a driving method thereof.

次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, embodiments of the present invention will be described with reference to the drawings. In the following, the same reference numerals are assigned to the same blocks or elements to avoid duplication of explanation and simplify the explanation. It should be noted that the drawings are schematic and different from the actual ones. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。 The following embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention. In the embodiments of the present invention, the arrangement of each component is as follows. Not specific. Various modifications can be made to the embodiment of the present invention within the scope of the claims.

[第１の実施の形態]
（ブロック構成）
本発明の第１の実施の形態に係るマトリックス装置の模式的ブロック構成は、図１（ａ）に示すように、ｎ行、ｍ列からなるｎ×ｍマトリックス回路１と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路の行を選択する行デコーダ２と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の列を選択し、選択された列に電流を供給する定電流回路４とを備える。 [First embodiment]
(Block configuration)
A schematic block configuration of the matrix device according to the first embodiment of the present invention includes an n × m matrix circuit 1 having n rows and m columns and an n × m matrix circuit as shown in FIG. A row decoder 2 that is arranged adjacent to 1 and selects a row of the n × m matrix circuit, and a column that is arranged adjacent to the n × m matrix circuit 1 and selects a column of the n × m matrix circuit 1 is selected. And a constant current circuit 4 for supplying current to the other columns.

行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｋは２以上ｎ以下の整数）で駆動する。同時に、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とする。 In the row decoder 2, the row selection duty cycle is driven at 1 / (n / k) (where k is an integer of 2 or more and n or less). At the same time, the current value is set to 1 / k of the current value when the row selection duty cycle is driven at 1 / n.

行デコーダ２には、アドレスＡ０〜Ａｉ−１が入力され、２ⁱ≧ｎ行まで選択可能である。 The row decoder 2 is supplied with addresses A0 to Ai-1, and can select up to 2 ⁱ ≧ n rows.

（駆動方法）
第１の実施の形態に係るマトリックス装置の駆動方法は、行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｋは２以上ｎ以下の整数）で駆動するステップと、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有する。 (Driving method)
In the matrix device driving method according to the first embodiment, the row decoder 2 drives the row selection duty cycle at 1 / (n / k) (where k is an integer not less than 2 and not more than n). And a step of setting the current value to 1 / k of the current value when the row selection duty cycle is driven at 1 / n.

第１の実施の形態に係るマトリックス装置の駆動方法は、例えば、図１（ｂ）の説明図に示すように、ｎ×ｍマトリックス回路１の行方向の共通接続線ＣＯＭｉ（ｉ＝０〜ｎー１）に接続される行を１行ずつ駆動する駆動方法を用いている。 For example, as shown in the explanatory diagram of FIG. 1B, the matrix device driving method according to the first embodiment may be configured such that the common connection lines COMi (i = 0 to n) in the row direction of the n × m matrix circuit 1 are arranged. A driving method is used in which the rows connected to 1) are driven one by one.

（ＬＥＤアレイ）
第１の実施の形態に係るマトリックス装置をＬＥＤアレイに適用した場合には、ｎ×ｍマトリックス回路１の部分は、平面的には、図２（ａ）に示すように、ｎ×ｍドットＬＥＤアレイ１０で示される。 (LED array)
When the matrix device according to the first embodiment is applied to an LED array, the portion of the n × m matrix circuit 1 is an n × m dot LED in plan view as shown in FIG. Indicated by array 10.

すなわち、第１の実施の形態に係るマトリックス装置は、複数のＬＥＤをｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路１と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の行を選択する行デコーダ２と、ｎ×ｍマトリックス回路１に隣接して配置され、ｎ×ｍマトリックス回路１の列を選択し、列方向に配置されるＬＥＤ列に順方向電流Ｉ_Fを供給する定電流回路４とを備える。 That is, the matrix device according to the first embodiment is arranged adjacent to the n × m matrix circuit 1 and the n × m matrix circuit 1 in which a plurality of LEDs are arranged in a matrix of n rows and m columns, A row decoder 2 that selects a row of the n × m matrix circuit 1 and an LED column that is arranged adjacent to the n × m matrix circuit 1 and selects a column of the n × m matrix circuit 1 and is arranged in the column direction. supplying a forward current I _F and a constant current circuit 4.

行デコーダ２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｋは２以上ｎ以下の整数）で駆動する。同時に、ＬＥＤ２０の順方向電流Ｉ_Fの値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値Ｉ₀の１／ｋにすることを特徴とする。 In the row decoder 2, the row selection duty cycle is driven at 1 / (n / k) (where k is an integer of 2 or more and n or less). At the same time, characterized in that the 1 / k of the current value I ₀ in the case of driving the value of the forward current I _F of LED20 the duty cycle of the row selected in the 1 / n.

行デコーダ２は、ｎ×ｍマトリックス回路１を１列ごとに選択することを特徴とする。 The row decoder 2 selects the n × m matrix circuit 1 for each column.

第１の実施の形態に係るマトリックス装置のｎ×ｍドットＬＥＤアレイ１０の模式的な平面構成は、図２（ａ）に示すように表され、ＬＥＤ２０のドットが各共通接続線ＣＯＭ０，ＣＯＭ１，ＣＯＭ２，…，ＣＯＭｎ−１に接続されている。 A schematic plan configuration of the n × m dot LED array 10 of the matrix device according to the first embodiment is expressed as shown in FIG. 2A, and the dots of the LED 20 are connected to the common connection lines COM0, COM1, and so on. COM2,..., COMn-1.

図２（ａ）に示されるｎ×ｍドットＬＥＤアレイ１０の動作は、図２（ｂ）に示すように、時刻ｔ０〜時刻ｔｎの間の１周期Ｔを１／（ｎ／ｋ）のデューティサイクルに区分し、ｎ×ｍドットＬＥＤアレイ１０の行方向の共通接続線ＣＯＭ０〜ＣＯＭｎ−１に接続されるＬＥＤ行を１行ずつ点灯する駆動方法を用いている。ＬＥＤ２０には、期間Ｔ／（ｎ／ｋ）の間だけ電流Ｉを順方向に導通させることで、点灯させている。 The operation of the n × m dot LED array 10 shown in FIG. 2A is as follows. As shown in FIG. 2B, one cycle T between time t0 and time tn is 1 / (n / k) duty. A driving method is used in which the LED rows connected to the common connection lines COM0 to COMn−1 in the row direction of the n × m dot LED array 10 are turned on one by one. The LED 20 is lit by conducting the current I in the forward direction only during the period T / (n / k).

例えば、ｎ×ｍドットＬＥＤアレイ１０がｎ＝２４行で構成される場合に、ｋ＝２とすれば、１／１２のデューティサイクルでｎ×ｍドットＬＥＤアレイ１０の行方向の共通接続線ＣＯＭ０〜ＣＯＭ２３に接続されるＬＥＤの行を１行ずつ点灯する駆動方法を用いている。同様に、ｎ×ｍドットＬＥＤアレイ１０がｎ＝１６行で構成される場合に、ｋ＝２とすれば、１／８のデューティサイクルでｎ×ｍドットＬＥＤアレイ１０の行方向の共通接続線ＣＯＭ０〜ＣＯＭ１５に接続されるＬＥＤの行を１行ずつ点灯する駆動方法を用いている。 For example, when the n × m dot LED array 10 is composed of n = 24 rows and k = 2, the common connection line COM0 in the row direction of the n × m dot LED array 10 with a duty cycle of 1/12. A driving method is used in which the rows of LEDs connected to the COM 23 are turned on one by one. Similarly, when the n × m dot LED array 10 includes n = 16 rows and k = 2, the common connection line in the row direction of the n × m dot LED array 10 with a duty cycle of 1/8. A driving method is used in which the rows of LEDs connected to COM0 to COM15 are turned on one by one.

順方向電流Ｉ_Fを１／ｋにすることによって、図２（ｃ）に示すように、光強度Ｐと順方向電流Ｉ_Fとの関係を示すＬＥＤ２０の順方向特性において、飽和特性を示す以前に動作点を設定することができる。すなわち、発光効率の良好な動作点でＬＥＤ２０を使用している。このような点灯方式を採用することによって、ＬＥＤマトリクスの低消費電力化・高効率化を図ることができる。 By the forward current I _F to 1 / k, as shown in FIG. 2 (c), in the forward characteristic of the LED20 showing the relationship between the light intensity P and the forward current I _F, before showing the saturation property The operating point can be set to. That is, the LED 20 is used at an operating point with good luminous efficiency. By adopting such a lighting method, it is possible to achieve low power consumption and high efficiency of the LED matrix.

特に、緑色ＬＥＤの場合に、顕著に発光効率を改善することができる。 In particular, in the case of a green LED, the luminous efficiency can be significantly improved.

さらに詳細には、第１の実施の形態に係るマトリックス装置において、ＬＥＤの順方向特性と動作点の関係は、図３（ａ）に示すように、動作点Ａでは、順方向電流Ｉ₀において、光強度はＰ_Aであり、本来の出力されるべき光強度Ｐ₀に比べて、Ｐ_A＜Ｐ₀の関係にある。これに対して、動作点Ｂでは、順方向電流Ｉ₀／ｋにおいて、光強度はＰ₀／ｋであり、光の発光効率が良好な領域で動作させることができる。光強度の低減分１／ｋは、ＬＥＤに順方向電流Ｉ₀／ｋを導通させるパルス幅をｋ倍にしてデューティを増加させることで、ＬＥＤマトリクスの低消費電力化・高効率化を図ることができる。 More particularly, the matrix device according to the first embodiment, the relationship between the forward characteristics and the operating point of the LED, as shown in FIG. 3 (a), the operating point A, the forward current I ₀ The light intensity is P _A, which is in a relationship of P _A <P ₀ compared to the light intensity P ₀ to be originally output. On the other hand, at the operating point B, the light intensity is P ₀ / k at the forward current I ₀ / k, and the operation can be performed in a region where the light emission efficiency is good. Reduced light intensity 1 / k is intended to reduce the power consumption and increase the efficiency of the LED matrix by increasing the duty by multiplying the pulse width for conducting forward current I ₀ / k to the LED by k times. Can do.

第１の実施の形態に係るマトリックス装置において、順方向動作状態におけるＬＥＤの等価回路は、図３（ｂ）に示すように、順方向電流Ｉ_Fを導通する定電流源を用いて表すことができる。順方向電流Ｉ_Fは、図１（ａ）において示された定電流回路４から供給される。 In the matrix system according to the first embodiment, an equivalent circuit of the LED in forward operation state, as shown in FIG. 3 (b), be expressed by using a constant current source which conducts a forward current I _F it can. The forward current _IF is supplied from the constant current circuit 4 shown in FIG.

ＬＥＤの順方向特性において、高効率化を図るための具体例を図４に示す。図４には、縦軸を輝度（ｍｃｄ）、横軸を順方向電流Ｉ_F(ｍＡ)として、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）を比較して示している。順方向電流Ｉ_F(ｍＡ)を３０ｍＡと１５ｍＡで比較すると、３０ｍＡにおいては、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）の輝度（ｍｃｄ）は等しいのに対して、１５ｍＡにおいては、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）の輝度（ｍｃｄ）は、それぞれ８０ｍｃｄ、６７ｍｃｄである。すなわち、青色ＬＥＤ（Ｂ）に比べて、緑色ＬＥＤ（Ｇ）では、８０／６７≒１．２倍の輝度が得られている。また、同じ輝度６７ｍｃｄで比較すれば、緑色ＬＥＤ（Ｇ）と青色ＬＥＤ（Ｂ）の順方向電流Ｉ_F(ｍＡ)はそれぞれ１２ｍＡ、１５ｍＡであり、緑色ＬＥＤ（Ｇ）では、青色ＬＥＤ（Ｂ）に比較して２０％程度の電流削減が可能である。一方、赤色ＬＥＤ（Ｒ）については、相対的に発光効率の良好な領域で使用している。 FIG. 4 shows a specific example for improving the efficiency in the forward characteristic of the LED. In FIG. 4, the vertical axis represents luminance (mcd) and the horizontal axis represents forward current I _F (mA), and the green LED (G) and the blue LED (B) are shown in comparison. When the forward current I _F (mA) is compared between 30 mA and 15 mA, the luminance (mcd) of the green LED (G) and the blue LED (B) is equal at 30 mA, whereas the green LED ( The luminance (mcd) of G) and the blue LED (B) is 80 mcd and 67 mcd, respectively. That is, the brightness of the green LED (G) is 80 / 67≈1.2 times that of the blue LED (B). Further, when compared with the same luminance of 67 mcd, the forward currents I _F (mA) of the green LED (G) and the blue LED (B) are 12 mA and 15 mA, respectively, and in the green LED (G), the blue LED (B) Compared to the above, the current can be reduced by about 20%. On the other hand, the red LED (R) is used in a region with relatively good luminous efficiency.

ここで、赤色ＬＥＤ（Ｒ）としては、例えば、ＧａＡｌＩｎＰ系ＬＥＤ若しくはＧａＡｓ系ＬＥＤを適用することができる。緑色ＬＥＤ（Ｇ）としては、例えば、ＩｎＧａＮ系ＬＥＤ若しくはＧａＮ系ＬＥＤを適用することができる。青色ＬＥＤ（Ｂ）としては、例えば、ＧａＮ系ＬＥＤを適用することができる。 Here, as the red LED (R), for example, a GaAlInP-based LED or a GaAs-based LED can be applied. For example, an InGaN-based LED or a GaN-based LED can be applied as the green LED (G). As the blue LED (B), for example, a GaN-based LED can be applied.

第１の実施の形態によれば、発光効率が高くかつ低消費電力のマトリックス装置および駆動方法を提供することができる。 According to the first embodiment, it is possible to provide a matrix device and a driving method with high luminous efficiency and low power consumption.

[第２の実施の形態]
（ブロック構成）
第２の実施の形態に係るマトリックス装置の模式的ブロック構成は、図５に示すように、複数のＬＥＤをｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）１を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂと、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂに隣接して配置され、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂの行を選択する行デコーダＩＣ１２と、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第１の定電流回路１４ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第２の定電流回路１４ｂとを備える。 [Second Embodiment]
(Block configuration)
As shown in FIG. 5, a schematic block configuration of the matrix device according to the second embodiment is an n × m matrix circuit in which a plurality of LEDs are arranged in a matrix of n rows and m columns (where n is (Even number, m is an integer of 2 or more) 1 is divided into two, and each of the first LED array 10a and the second LED array 10b, and the first LED array 10a and the second LED array 10b, each composed of (n / 2) × m matrix circuits, A row decoder IC12 that is arranged adjacent to and selects a row of the first LED array 10a and the second LED array 10b, and is arranged adjacent to the first LED array 10a, selects a column of the first LED array 10a, and is arranged in the column direction. The first constant current circuit 14a for supplying a forward current to the LED array to be connected is disposed adjacent to the second LED array 10b, and the second L And a second constant current circuit 14b that selects a column of the ED array 10b and supplies a forward current to LED columns arranged in the column direction.

行デコーダＩＣ１２には、アドレスＡ０〜Ａｉ−１が入力され、２ⁱ≧ｎ行まで選択可能である。 Addresses A0 to Ai-1 are input to the row decoder IC12, and 2 ⁱ ≧ n rows can be selected.

行デコーダＩＣ１２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とする。 In the row decoder IC12, the row selection duty cycle is driven at 1 / (n / k) (where n / k is an integer of 2 or more), and the forward current value of the LED is set to the row selection duty cycle of 1. 1 / k of the current value when driving at / n.

（駆動方法）
第２の実施の形態に係るマトリックス装置の駆動方法は、行デコーダＩＣ１２において、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有する。 (Driving method)
In the matrix device driving method according to the second embodiment, the row decoder IC 12 drives the row selection duty cycle at 1 / (n / k) (where n / k is an integer of 2 or more). And a step of setting the current value to 1 / k of the current value when the row selection duty cycle is driven at 1 / n.

第２の実施の形態に係るマトリックス装置の駆動方法において、図６（ａ）は、互いに離隔した共通接続線ＣＯＭａおよびＣＯＭｂを２行同時に点灯する駆動方法を示す。ここで、共通接続線ＣＯＭａは、第１ＬＥＤアレイ１０ａ内の行に対応し、共通接続線ＣＯＭｂは、第２ＬＥＤアレイ１０ｂ内の行に対応している。 In the driving method of the matrix device according to the second embodiment, FIG. 6A shows a driving method of simultaneously lighting two rows of common connection lines COMa and COMb that are separated from each other. Here, the common connection line COMa corresponds to a row in the first LED array 10a, and the common connection line COMb corresponds to a row in the second LED array 10b.

したがって、第２の実施の形態に係るマトリックス装置において、図６（ａ）に示すように、行デコーダＩＣ１２は、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂ内にそれぞれ１行ずつ離隔する２行同時に選択する動作を行ってもよい。 Therefore, in the matrix device according to the second embodiment, as shown in FIG. 6A, the row decoder IC12 selects two rows separated by one row in each of the first LED array 10a and the second LED array 10b. May be performed.

第２の実施の形態に係るマトリックス装置の駆動方法において、図６（ｂ）は、隣接する共通接続線ＣＯＭｉおよびＣＯＭｉ＋１を２行同時に点灯する駆動方法を示す。ここで、共通接続線ＣＯＭｉおよびＣＯＭｉ＋１は、第１ＬＥＤアレイ１０ａ若しくは第２ＬＥＤアレイ１０ｂ内の連続した隣接する２行に対応している。 In the driving method of the matrix device according to the second embodiment, FIG. 6B shows a driving method of simultaneously lighting two adjacent common connection lines COMi and COMi + 1. Here, the common connection lines COMi and COMi + 1 correspond to two adjacent rows in the first LED array 10a or the second LED array 10b.

したがって、第２の実施の形態に係るマトリックス装置において、図６（ｂ）に示すように、行デコーダＩＣ１２は、第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂ内において、連続した隣接する２行同時に選択する動作を行ってもよい。 Therefore, in the matrix device according to the second embodiment, as shown in FIG. 6B, the row decoder IC 12 simultaneously selects two consecutive adjacent rows in the first LED array 10a and the second LED array 10b. An operation may be performed.

第２の実施の形態に係るマトリックス装置の駆動方法において、互いに離隔した共通接続線ＣＯＭａおよびＣＯＭｂを２行同時に点灯する駆動方法を採用することによって、
輝度のムラやチラツキを補完することができる。 In the driving method of the matrix device according to the second embodiment, by adopting a driving method of simultaneously lighting two rows of common connection lines COMa and COMb separated from each other,
It can compensate for uneven brightness and flicker.

また、第２の実施の形態に係るマトリックス装置の駆動方法において、隣接する共通接続線ＣＯＭｉおよびＣＯＭｉ＋１を２行同時に点灯する駆動方法を採用することによって、順方向電流値を低減化した結果による輝度の低下を補完することができる。 Further, in the driving method of the matrix device according to the second embodiment, the luminance resulting from the reduction of the forward current value by adopting the driving method of simultaneously lighting two adjacent common connection lines COMi and COMi + 1. Can be compensated for.

第２の実施の形態によれば、輝度のムラやチラツキを補完し、順方向電流値の低減化による輝度の低下を補完することができ、発光効率が高くかつ低消費電力のマトリックス装置および駆動方法を提供することができる。 According to the second embodiment, luminance unevenness and flickering can be complemented, and a reduction in luminance due to a reduction in the forward current value can be complemented. A method can be provided.

[第３の実施の形態]
（ブロック構成）
第３の実施の形態に係るマトリックス装置の模式的ブロック構成は、図７に示すように表される。第３の実施の形態に係るマトリックス装置は、定電流ＩＣ周辺を変更することにより、これまでの入力信号を変えることなく、動作させることができるマトリックス装置を提供できるという利点がある。 [Third embodiment]
(Block configuration)
A schematic block configuration of the matrix device according to the third embodiment is expressed as shown in FIG. The matrix device according to the third embodiment has an advantage that it can provide a matrix device that can be operated without changing a conventional input signal by changing the periphery of the constant current IC.

第３の実施の形態に係るマトリックス装置は、図７に示すように、複数のＬＥＤを２４行、４８列からなるマトリックスに配列した２４×４８マトリックス回路を２つに分割し、それぞれ１２×４８ドットからなる第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂと、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの行を選択する第１デコーダＩＣ１２ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの行を選択する第２デコーダＩＣ１２ｂと、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第１シフトレジスタ１５ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第２シフトレジスタ１５ｂと、第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂのいずれかを選択するラッチ信号切替スイッチＳとを備える。 In the matrix device according to the third embodiment, as shown in FIG. 7, a 24 × 48 matrix circuit in which a plurality of LEDs are arranged in a matrix of 24 rows and 48 columns is divided into two, and each 12 × 48. First LED array 10a and second LED array 10b made of dots, arranged adjacent to first LED array 10a, first decoder IC 12a for selecting a row of first LED array 10a, and arranged adjacent to second LED array 10b The second decoder IC 12b for selecting the row of the second LED array 10b and the first LED array 10a arranged adjacent to the first decoder array 12a, selecting the column of the first LED array 10a, and applying the forward current to the LED column arranged in the column direction. A first shift register 15a to be supplied and a second LED array 1 are disposed adjacent to the second LED array 10b. A common data input is supplied to the second shift register 15b that selects the column 0b and supplies the forward current to the LED columns arranged in the column direction, and the first shift register 15a and the second shift register 15b. In addition, a latch signal changeover switch S that switches the latch input and selects either the first shift register 15a or the second shift register 15b is provided.

第１デコーダＩＣ１２ａおよび第２デコーダＩＣ１２ｂにおいて、行選択のデューティサイクルを１／１２で駆動すると共に、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／２４で駆動する場合の電流値の１／２にすることを特徴とする。 In the first decoder IC 12a and the second decoder IC 12b, the row selection duty cycle is driven at 1/12 and the forward current value of the LED is 1 of the current value when the row selection duty cycle is driven at 1/24. / 2.

（駆動方法）
第３の実施の形態に係るマトリックス装置の駆動方法は、第１デコーダＩＣ１２ａおよび第２デコーダＩＣ１２ｂにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップとを有する。上記の例では、第１デコーダＩＣ１２ａおよび第２デコーダＩＣ１２ｂにおいて、行選択のデューティサイクルを１／１２で駆動するステップと、ＬＥＤの順方向電流値を行選択のデューティサイクルを１／２４で駆動する場合の電流値の１／２にするステップとを有する。 (Driving method)
In the matrix device driving method according to the third embodiment, the first decoder IC 12a and the second decoder IC 12b have a row selection duty cycle of 1 / (n / k) (where n / k is 2 or more). And driving the LED forward current value to 1 / k of the current value when the row selection duty cycle is driven at 1 / n. In the above example, in the first decoder IC 12a and the second decoder IC 12b, the step of driving the row selection duty cycle by 1/12, and the LED forward current value is driven by the row selection duty cycle of 1/24. A step of setting the current value to ½ of the case.

第３の実施の形態に係るマトリックス装置において、例えば、第１デコーダＩＣ１２ａは偶数行を選択し、第２デコーダ１２ｂは奇数行を選択するように構成されている。 In the matrix device according to the third embodiment, for example, the first decoder IC 12a is configured to select even rows, and the second decoder 12b is configured to select odd rows.

また、第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂは、図７に示すように、それぞれ複数段の定電流ＩＣ１６ａおよび１６ｂによって構成されていてもよい。 Further, as shown in FIG. 7, the first shift register 15a and the second shift register 15b may be configured by a plurality of stages of constant current ICs 16a and 16b, respectively.

ラッチ信号切替スイッチＳの具体例は、図８に示すように、入力データＡ０を受信するフリップ・フロップ回路１８と、フリップ・フロップ回路１８の出力Ｑの出力信号を一方の入力端子に入力し、他方の入力端子にラッチ信号ＬＡＴＣＨを入力する第１オアゲート２０ａと、フリップ・フロップ回路１８の反転出力／Ｑの出力信号を一方の入力端子に入力し、他方の入力端子にラッチ信号ＬＡＴＣＨを入力する第２オアゲート２０ｂとを備えるラッチ信号切替回路によって構成することができる。 As shown in FIG. 8, a specific example of the latch signal selector switch S includes a flip-flop circuit 18 that receives the input data A0, and an output signal of the output Q of the flip-flop circuit 18 is input to one input terminal. The first OR gate 20a that inputs the latch signal LATCH to the other input terminal, the inverted output / Q output signal of the flip-flop circuit 18 is input to one input terminal, and the latch signal LATCH is input to the other input terminal. A latch signal switching circuit including the second OR gate 20b can be used.

フリップ・フロップ回路１８は、例えば、Ｄタイプフリップフロップで構成される。第１オアゲート２０ａの出力Ａは第１シフトレジスタ１５ａに入力され、第２オアゲート２０ｂの出力Ｂは第２シフトレジスタ１５ｂに入力される。 The flip-flop circuit 18 is composed of, for example, a D-type flip-flop. The output A of the first OR gate 20a is input to the first shift register 15a, and the output B of the second OR gate 20b is input to the second shift register 15b.

第３の実施の形態に係るマトリックス装置のラッチ信号切替回路の動作波形は、例えば、図９に示すように表される。 The operation waveform of the latch signal switching circuit of the matrix device according to the third embodiment is expressed as shown in FIG. 9, for example.

図９において、ＬＡＴＣＨは、ラッチ信号波形を表す。ＢＬＡＮＫは、フリップ・フロップ回路１８のＣＫ入力端子に入力される信号波形を表す。ＤＡＴＡはデータ信号波形、アドレスはアドレス信号波形を表す。アドレス信号Ａ０は、フリップ・フロップ回路１８のＤ入力端子に入力される信号切替波形として機能する。その他のアドレス信号Ａ１〜Ａ１１（図示省略）等は、所望のプログラムによって、ＤＡＴＡで表されるデータ信号波形を供給する機能を有する。Ｑおよび／Ｑは、それぞれフリップ・フロップ回路１８の出力信号波形および反転出力信号波形を表す。 In FIG. 9, LATCH represents a latch signal waveform. BLANK represents a signal waveform input to the CK input terminal of the flip-flop circuit 18. DATA represents a data signal waveform, and address represents an address signal waveform. The address signal A0 functions as a signal switching waveform input to the D input terminal of the flip-flop circuit 18. Other address signals A1 to A11 (not shown) have a function of supplying a data signal waveform represented by DATA according to a desired program. Q and / Q represent the output signal waveform and the inverted output signal waveform of the flip-flop circuit 18, respectively.

第３の実施の形態に係るマトリックス装置の機能ブロック構成は、図１０に示すように、複数のＬＥＤを２４行、４８列からなるマトリックスに配列した２４×４８マトリックス回路を２つに分割し、それぞれ１２×４８ドットからなる第１ＬＥＤアレイ１０ａおよび第２ＬＥＤアレイ１０ｂと、第１ＬＥＤアレイ１０ａに隣接して配置され、第１ＬＥＤアレイ１０ａの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第１シフトレジスタ１５ａと、第２ＬＥＤアレイ１０ｂに隣接して配置され、第２ＬＥＤアレイ１０ｂの列を選択し、列方向に配置されるＬＥＤ列に順方向電流を供給する第２シフトレジスタ１５ｂとを備える。 As shown in FIG. 10, the functional block configuration of the matrix device according to the third embodiment divides a 24 × 48 matrix circuit in which a plurality of LEDs are arranged in a matrix of 24 rows and 48 columns into two, The first LED array 10a and the second LED array 10b each having 12 × 48 dots and the first LED array 10a are arranged adjacent to the first LED array 10a, and the first LED array 10a is selected in the forward direction. A first shift register 15a that supplies current and a second shift that is arranged adjacent to the second LED array 10b, selects a column of the second LED array 10b, and supplies a forward current to the LED column arranged in the column direction And a register 15b.

第１ＬＥＤアレイ１０ａは、偶数行のＬＥＤアレイに対応し、第２ＬＥＤアレイ１０ｂは、奇数行のＬＥＤアレイに対応している。 The first LED array 10a corresponds to an even-numbered LED array, and the second LED array 10b corresponds to an odd-numbered LED array.

図１０に対応するマトリックス装置の駆動方法を説明する動作波形は、図１１に示すように、１／１２のデュ−ティ波形を供給することが可能となる。 As shown in FIG. 11, the operation waveform for explaining the driving method of the matrix device corresponding to FIG. 10 can supply a 1/12 duty waveform.

図９においては、信号切替波形Ａ０によって、ラッチ信号ＬＡＴＣＨを切り替えて、第１オアゲート２０ａの出力Ａおよび第２オアゲート２０ｂの出力Ｂの各波形を出力しており、これによって、１／１２のデュ−ティの信号出力波形を、それぞれ図１０に示すように、第１シフトレジスタ１５ａおよび第２シフトレジスタ１５ｂにそれぞれ供給することができる。すなわち、アドレス信号Ａ０を使用し、ラッチ信号ＬＡＴＣＨを第１オアゲート２０ａの出力Ａおよび第２オアゲート２０ｂの出力Ｂに振り分け、交互にデータを入れかえることにより、これまでの入力信号を変えることなく、図１１に示すように、各共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形として、１／１２のデュ−ティ波形を供給することができる。 In FIG. 9, the latch signal LATCH is switched by the signal switching waveform A0, and the respective waveforms of the output A of the first OR gate 20a and the output B of the second OR gate 20b are output. -T signal output waveforms can be supplied to the first shift register 15a and the second shift register 15b, respectively, as shown in FIG. In other words, the address signal A0 is used, the latch signal LATCH is distributed to the output A of the first OR gate 20a and the output B of the second OR gate 20b, and the data is alternately replaced without changing the input signal so far. As shown in FIG. 11, a 1/12 duty waveform can be supplied as the signal waveform supplied to each of the common connection lines COM0 to COM23.

第３の実施の形態によれば、ラッチ信号切替回路によって、これまでの入力信号を変えることなく、動作可能でかつ発光効率が高くかつ低消費電力のマトリックス装置を提供できる。 According to the third embodiment, it is possible to provide a matrix device that is operable, has high luminous efficiency, and low power consumption without changing the input signal so far by the latch signal switching circuit.

[第４の実施の形態]
（コモンクロス点灯方式）
第４の実施の形態に係るマトリックス装置の駆動方法を説明する動作波形は、図１２に示すように、コモンクロス点灯方式に対応している。共通接続線ＣＯＭ０〜ＣＯＭ１１に供給される信号波形として、デューティ１／１２を維持しつつ、隣接する各波形は、パルス幅の１／２をオーバーラップさせている。同様に、共通接続線ＣＯＭ１２〜ＣＯＭ２３に供給される信号波形として、デューティ１／１２を維持しつつ、隣接する各波形は、パルス幅の１／２をオーバーラップさせている。このようなコモンクロス点灯方式を採用することによって、各行に接続されたＬＥＤの変動に基づくばらつきを抑制し、滑らかな点灯方式を実現することができる。 [Fourth embodiment]
(Common cross lighting method)
The operation waveform for explaining the driving method of the matrix device according to the fourth embodiment corresponds to the common cross lighting system as shown in FIG. As the signal waveforms supplied to the common connection lines COM 0 to COM 11, the adjacent waveforms overlap 1/2 of the pulse width while maintaining the duty 1/12. Similarly, as the signal waveforms supplied to the common connection lines COM12 to COM23, the adjacent waveforms overlap each other by ½ of the pulse width while maintaining the duty 1/12. By adopting such a common cross lighting method, it is possible to suppress variations based on fluctuations of LEDs connected to each row and to realize a smooth lighting method.

第４の実施の形態に係るマトリックス装置において、このようなコモンクロス点灯方式を実現するために、行デコーダＩＣ１２近傍の回路形式に様々な工夫を実施している。以下の比較例に対して、構成例１〜３を説明する。 In the matrix device according to the fourth embodiment, various devices are implemented in the circuit format in the vicinity of the row decoder IC 12 in order to realize such a common cross lighting system. Configuration examples 1 to 3 will be described for the following comparative examples.

―比較例―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の比較例は、例えば、図１３に示すように、デコーダＩＣ１２の出力０〜２３にそれぞれ抵抗Ｒ１を介して接続されたｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のゲート・ドレイン間にそれぞれ接続された抵抗Ｒ２と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のドレインに供給される電源電圧Ｖ_Dとを備える。ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のソースから、例えば、図１１に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形が得られる。 ―Comparison example―
For example, as shown in FIG. 13, the comparative example of the drive circuit for realizing the drive method of the matrix device according to the fourth embodiment is connected to the outputs 0 to 23 of the decoder IC 12 via resistors R1, respectively. and a p-channel MOS transistors Q0～Q23, a p-channel MOS transistor resistance is connected between the gate and drain of Q0~Q23 R2, the power supply voltage V _D supplied to the drain of the p-channel MOS transistor Q0～Q23 Prepare. For example, as shown in FIG. 11, signal waveforms supplied to the common connection lines COM0 to COM23 are obtained from the sources of the p-channel MOS transistors Q0 to Q23.

―構成例１―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例１は、例えば、図１４に示すように、デコーダＩＣ１２の出力０〜２３にそれぞれダイオードＤ１と抵抗Ｒ３を介して接続されたｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のゲート・ドレイン間にそれぞれ接続された抵抗Ｒ４と、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のドレインに供給される電源電圧Ｖ_Dとを備える。さらに、コモンクロス信号を出力するために、デコーダＩＣ１２の出力１〜２３には、図１４に示すように、ダイオードＤ２が接続されている。デコーダＩＣ１２の出力２３に接続されたダイオードＤ１のアノードにおいて得られるアドレス信号Ａは、デコーダＩＣ１２の出力０に接続されたダイオードＤ０のアノードにフィードバックされている。結果として、ｐチャンネルＭＯＳトランジスタＱ０〜Ｑ２３のソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形が得られる。共通接続線ＣＯＭ０〜ＣＯＭ１１に供給される信号波形および共通接続線ＣＯＭ１２〜ＣＯＭ２３に供給される信号波形において、デューティ１／１２を維持しつつ、隣接する各波形は、パルス幅の１／２をオーバーラップさせたコモンクロス信号波形が得られる。 -Configuration example 1-
For example, as shown in FIG. 14, a configuration example 1 of a drive circuit for realizing the drive method of the matrix device according to the fourth embodiment includes a diode D1 and a resistor R3 at outputs 0 to 23 of the decoder IC 12, respectively. P-channel MOS transistors Q0 to Q23 connected through each other, a resistor R4 connected between the gate and drain of each of the p-channel MOS transistors Q0 to Q23, and a power supply voltage supplied to the drains of the p-channel MOS transistors Q0 to Q23 V _D is provided. Furthermore, in order to output a common cross signal, a diode D2 is connected to the outputs 1 to 23 of the decoder IC 12 as shown in FIG. The address signal A obtained at the anode of the diode D1 connected to the output 23 of the decoder IC 12 is fed back to the anode of the diode D0 connected to the output 0 of the decoder IC12. As a result, signal waveforms supplied to the common connection lines COM0 to COM23 are obtained from the sources of the p-channel MOS transistors Q0 to Q23, as shown in FIG. In the signal waveform supplied to the common connection lines COM0 to COM11 and the signal waveform supplied to the common connection lines COM12 to COM23, each adjacent waveform exceeds 1/2 of the pulse width while maintaining the duty 1/12. A wrapped common cross signal waveform is obtained.

―構成例２―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例２は、例えば、図１５に示すように、デコーダＩＣ１２の出力０〜２３にそれぞれオアゲート２２を介して接続されたｐチャンネルＭＯＳトランジスタＱＡと、ｐチャンネルＭＯＳトランジスタＱＡのドレインに供給される電源電圧Ｖ_Dとを備える。ｐチャンネルＭＯＳトランジスタＱＡのソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給される信号波形が得られる。オアゲート２２の一方の入力端子はデコーダＩＣ１２の出力０〜２３にそれぞれ接続され、オアゲート２２の他方の入力端子はデコーダＩＣ１２の出力１〜０にそれぞれ接続されている。結果として、ｐチャンネルＭＯＳトランジスタＱＡのソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給されるコモンクロス信号波形が得られる。 -Configuration example 2-
A configuration example 2 of the driving circuit for realizing the driving method of the matrix device according to the fourth embodiment is connected to outputs 0 to 23 of the decoder IC 12 via OR gates 22 as shown in FIG. 15, for example. P channel MOS transistor QA, and power supply voltage V _D supplied to the drain of p channel MOS transistor QA. As shown in FIG. 12, a signal waveform supplied to the common connection lines COM0 to COM23 is obtained from the source of the p-channel MOS transistor QA. One input terminal of the OR gate 22 is connected to outputs 0 to 23 of the decoder IC 12, and the other input terminal of the OR gate 22 is connected to outputs 1 to 0 of the decoder IC 12. As a result, a common cross signal waveform supplied to the common connection lines COM0 to COM23 is obtained from the source of the p-channel MOS transistor QA as shown in FIG.

―構成例３―
第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例４は、例えば、図１６に示すように、図１５のオアゲート２２の代わりに、ｐチャンネルＭＯＳトランジスタＱＢを接続して、同様の機能を実現することができる。すなわち、デコーダＩＣ１２の出力０〜２３にそれぞれ接続されたｐチャンネルＭＯＳトランジスタＱＡと、デコーダＩＣ１２の出力１〜０にそれぞれ接続され、ｐチャンネルＭＯＳトランジスタＱＡとソース共通のｐチャンネルＭＯＳトランジスタＱＢと、ｐチャンネルＭＯＳトランジスタＱＡおよびＱＢのドレインに供給される電源電圧Ｖ_Dとを備える。ｐチャンネルＭＯＳトランジスタＱＡおよびＱＢのソースから、図１２に示すように、共通接続線ＣＯＭ０〜ＣＯＭ２３に供給されるコモンクロス信号波形が得られる。 -Example configuration 3-
For example, as shown in FIG. 16, a configuration example 4 of the driving circuit for realizing the driving method of the matrix device according to the fourth embodiment includes a p-channel MOS transistor QB instead of the OR gate 22 in FIG. A similar function can be realized by connecting. That is, the p-channel MOS transistor QA connected to the outputs 0 to 23 of the decoder IC 12, the p-channel MOS transistor QA connected to the outputs 1 to 0 of the decoder IC 12, and the p-channel MOS transistor QB common to the sources, p Power supply voltage V _D supplied to the drains of channel MOS transistors QA and QB. As shown in FIG. 12, a common cross signal waveform supplied to the common connection lines COM0 to COM23 is obtained from the sources of the p-channel MOS transistors QA and QB.

本発明の第４の実施の形態によれば、コモンクロス点灯方式を採用することによって、ＬＥＤ点灯時の隣接する各行の変動によるチラツキを抑制することができ、滑らかな点灯方式を実現すると共に、発光効率が高くかつ低消費電力のマトリックス装置を提供することができる。 According to the fourth embodiment of the present invention, by adopting the common cross lighting method, it is possible to suppress flicker due to fluctuations of adjacent rows at the time of LED lighting, and to realize a smooth lighting method, A matrix device with high luminous efficiency and low power consumption can be provided.

[その他の実施の形態]
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。 [Other embodiments]
As described above, the present invention has been described according to the first to fourth embodiments. However, it should be understood that the descriptions and drawings constituting a part of this disclosure are exemplary and limit the present invention. should not do. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

このように、本発明はここでは記載していない様々な実施の形態などを含む。 As described above, the present invention includes various embodiments not described herein.

本発明のマトリックス装置は、文字、図形などを目的とする表示を行うＬＥＤドットマトリックス表示装置、フルカラーＬＥＤドットマトリックス表示装置などの他、照明、携帯電話、道路交通表示、移動体など幅広い分野において適用可能である。 The matrix device of the present invention can be applied in a wide range of fields such as LED dot matrix display devices and full color LED dot matrix display devices for displaying characters, figures, etc., as well as lighting, mobile phones, road traffic displays, and moving objects. Is possible.

（ａ）本発明の第１の実施の形態に係るマトリックス装置の模式的ブロック構成図、（ｂ）本発明の第１の実施の形態に係るマトリックス装置の駆動方法の説明図であって、共通接続線ＣＯＭｉ（ｉ＝０〜ｎー１）に接続される行を１行ずつ駆動する駆動方法例。(A) Schematic block configuration diagram of the matrix device according to the first embodiment of the present invention, (b) An explanatory diagram of a driving method of the matrix device according to the first embodiment of the present invention. An example of a driving method for driving the rows connected to the connection line COMi (i = 0 to n−1) one by one. 本発明の第１の実施の形態に係るマトリックス装置およびその駆動方法の説明図であって、（ａ）ｎ×ｍドットＬＥＤアレイの平面的な模式図、（ｂ）マトリックス装置の動作波形図、（ｃ）ＬＥＤの順方向特性と動作点の説明図。BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing of the matrix apparatus which concerns on the 1st Embodiment of this invention, and its drive method, Comprising: (a) The planar schematic diagram of an n * m dot LED array, (b) The operation | movement waveform diagram of a matrix apparatus, (C) Explanatory drawing of the forward direction characteristic and operating point of LED. 本発明の第１の実施の形態に係るマトリックス装置およびその駆動方法の動作原理の説明図であって、（ａ）ＬＥＤの順方向特性と動作点の説明の詳細図、（ｂ）ＬＥＤ回路の等価回路図。BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing of the operation principle of the matrix apparatus which concerns on the 1st Embodiment of this invention, and its driving method, Comprising: (a) Detailed drawing of description of the forward direction characteristic and operating point of LED, (b) LED circuit Equivalent circuit diagram. ＬＥＤの順方向特性において、高効率化を図るための動作点の説明図。Explanatory drawing of the operating point for aiming at high efficiency in the forward direction characteristic of LED. 本発明の第２の実施の形態に係るマトリックス装置の模式的ブロック構成図。The typical block block diagram of the matrix apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係るマトリックス装置の駆動方法の説明図であって、（ａ）離れている共通接続線ＣＯＭａおよびＣＯＭｂを２行同時に点灯する駆動方法例、（ｂ）隣接する共通接続線ＣＯＭｉおよびＣＯＭｉ＋１を２行同時に点灯する駆動方法例。It is explanatory drawing of the drive method of the matrix apparatus which concerns on the 2nd Embodiment of this invention, Comprising: (a) The drive method example which lights simultaneously the common connection lines COMa and COMb which are separated, (b) Adjacent An example of a driving method for simultaneously lighting two rows of common connection lines COMi and COMi + 1. 本発明の第３の実施の形態に係るマトリックス装置の模式的ブロック構成図。The typical block block diagram of the matrix apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施の形態に係るマトリックス装置のラッチ信号切替回路の模式的ブロック構成図。The typical block block diagram of the latch signal switching circuit of the matrix apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施の形態に係るマトリックス装置のラッチ信号切替回路の動作波形図。The operation | movement waveform diagram of the latch signal switching circuit of the matrix apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施の形態に係るマトリックス装置の機能ブロック構成図。The functional block block diagram of the matrix apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施の形態に係るマトリックス装置の駆動方法を説明する動作波形図。The operation | movement waveform diagram explaining the drive method of the matrix apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係るマトリックス装置の駆動方法を説明するクロス点灯方式の動作波形図。The operation waveform figure of the cross lighting system explaining the drive method of the matrix device concerning a 4th embodiment of the present invention. 本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の比較例。The comparative example of the drive circuit for implement | achieving the drive method of the matrix apparatus which concerns on the 4th Embodiment of this invention. 本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例１。9 is a configuration example 1 of a driving circuit for realizing a driving method of a matrix device according to a fourth embodiment of the present invention. 本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例２。9 is a configuration example 2 of a driving circuit for realizing a driving method of a matrix device according to a fourth embodiment of the present invention. 本発明の第４の実施の形態に係るマトリックス装置の駆動方法を実現するための駆動回路の構成例３。9 is a configuration example 3 of a driving circuit for realizing a driving method of a matrix device according to a fourth embodiment of the present invention. （ａ）従来例に係るマトリックス装置の模式的ブロック構成図、（ｂ）従来例に係るマトリックス装置の駆動方法の説明図であって、共通接続線ＣＯＭｉ（ｉ＝０〜ｎー１）に接続される行を１行ずつ点灯する駆動方法例。(A) Schematic block configuration diagram of a matrix device according to a conventional example, (b) An explanatory diagram of a driving method of the matrix device according to a conventional example, which is connected to a common connection line COMi (i = 0 to n−1). An example of a driving method for lighting one row at a time. 従来例に係るマトリックス装置およびその駆動方法の説明図であって、（ａ）ＬＥＤマトリックスの平面的な模式図、（ｂ）ＬＥＤマトリックス装置の動作波形図、（ｃ）ＬＥＤの順方向特性と動作点の説明図。It is explanatory drawing of the matrix apparatus which concerns on a prior art example, and its driving method, Comprising: (a) Plane | planar schematic diagram of LED matrix, (b) Operation | movement waveform diagram of LED matrix apparatus, (c) Forward characteristic and operation | movement of LED Explanatory drawing of a point.

符号の説明Explanation of symbols

１…ｎ×ｍマトリックス回路
２…行デコーダ
４…定電流回路
１０，１０ａ，１０ｂ…ＬＥＤアレイ
１２，１２ａ，１２ｂ…デコーダＩＣ
１４ａ，１４ｂ，１６ａ，１６ｂ…定電流ＩＣ
１５ａ，１５ｂ…シフトレジスタ
１８…フリップ・フロップ回路
２０，２００…ＬＥＤ
２０ａ，２０ｂ，２２…ＯＲゲート
Ａ０，Ａ１，Ａ２，Ａ３，…，Ａｉ−１…アドレス入力
ＣＯＭ０〜ＣＯＭｎ−１,ＣＯＭａ,ＣＯＭｂ,ＣＯＭｉ,ＣＯＭｉ＋１…共通接続線
Ｉ_F…順方向電流
Ｓ…ラッチ信号切替スイッチ
ＬＡＴＣＨ…ラッチ信号 DESCRIPTION OF SYMBOLS 1 ... n * m matrix circuit 2 ... Row decoder 4 ... Constant current circuit 10, 10a, 10b ... LED array 12, 12a, 12b ... Decoder IC
14a, 14b, 16a, 16b ... constant current IC
15a, 15b ... shift register 18 ... flip-flop circuit 20, 200 ... LED
20a, 20b, 22 ... OR gates A0, A1, A2, A3, ..., Ai-1 ... address input COM0~COMn-1, COMa, COMb, COMi, COMi + 1 ... common connection line I _F ... forward current S ... latch Signal selector switch LATCH ... Latch signal

Claims

ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎ、ｍは２以上の整数）と、
前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、
前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路と
を備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置。 an n × m matrix circuit consisting of n rows and m columns (where n and m are integers of 2 or more);
A row decoder arranged adjacent to the n × m matrix circuit for selecting a row of the n × m matrix circuit;
A constant current circuit that is arranged adjacent to the n × m matrix circuit, selects a column of the n × m matrix circuit, and supplies a current to the selected column. When the duty cycle is driven at 1 / (n / k) (where n / k is an integer of 2 or more), the current value is the current value when the row selection duty cycle is driven at 1 / n. 1 / k matrix device.

前記ｎ×ｍマトリックス回路は複数のＬＥＤを配列したドットマトリックスからなり、前記定電流回路は、前記列方向に配置されるＬＥＤ列に順方向電流を供給することを特徴とする請求項１に記載のマトリックス装置。 The n × m matrix circuit includes a dot matrix in which a plurality of LEDs are arranged, and the constant current circuit supplies a forward current to the LED rows arranged in the column direction. Matrix device.

前記行デコーダは、前記ｎ×ｍマトリックス回路を１行ごとに選択することを特徴とする請求項１に記載のマトリックス装置。 2. The matrix device according to claim 1, wherein the row decoder selects the n × m matrix circuit for each row.

前記行デコーダは、前記ｎ×ｍマトリックス回路内において、隣接する２行同時に選択することを特徴とする請求項１に記載のマトリックス装置。 The matrix device according to claim 1, wherein the row decoder selects two adjacent rows simultaneously in the n × m matrix circuit.

前記行デコーダは、前記ｎ×ｍマトリックス回路内において、離隔する２列同時に選択することを特徴とする請求項１に記載のマトリックス装置。 2. The matrix device according to claim 1, wherein the row decoder selects two columns separated from each other simultaneously in the n × m matrix circuit.

前記行デコーダは、前記ｎ×ｍマトリックス回路内において、奇数行と偶数行の各１行同時に選択することを特徴とする請求項１に記載のマトリックス装置。 2. The matrix device according to claim 1, wherein the row decoder simultaneously selects one of each of an odd row and an even row in the n × m matrix circuit.

ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、
前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、
前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、
前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路と
を備え、前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置。 An n × m matrix circuit (where n is an even number and m is an integer greater than or equal to 2) arranged in a matrix of n rows and m columns is divided into two, each consisting of an (n / 2) × m matrix circuit. A first array and a second array;
A row decoder disposed adjacent to the first array and the second array for selecting a row of the first array and the second array;
A first constant current circuit disposed adjacent to the first array, selecting a column of the first array, and supplying a current to the selected column;
A second constant current circuit disposed adjacent to the second array, for selecting the second column and supplying a current to the selected column; and in the row decoder, a row selection duty cycle Is driven at 1 / (n / k) (where n / k is an integer equal to or greater than 2), and the current value is 1 / n of the current value when the row selection duty cycle is driven at 1 / n. A matrix device characterized by k.

前記（ｎ／２）×ｍマトリックス回路からなる前記第１アレイおよび前記第２アレイは複数のＬＥＤを配列したドットマトリックスからなり、前記第１の定電流回路および前記第２の定電流回路は、それぞれ前記列方向に配置されるＬＥＤ列に順方向電流を供給することを特徴とする請求項７に記載のマトリックス装置。 The first array and the second array made of the (n / 2) × m matrix circuit are made of a dot matrix in which a plurality of LEDs are arranged, and the first constant current circuit and the second constant current circuit are: The matrix device according to claim 7, wherein a forward current is supplied to each LED array arranged in the column direction.

前記行デコーダは、前記第１アレイおよび第２アレイ内において隣接する２行同時に選択することを特徴とする請求項７に記載のマトリックス装置。 The matrix device according to claim 7, wherein the row decoder selects two adjacent rows simultaneously in the first array and the second array.

前記行デコーダは、前記第１アレイおよび第２アレイ内にそれぞれ１行ずつ離隔する２行同時に選択することを特徴とする請求項７に記載のマトリックス装置。 8. The matrix device according to claim 7, wherein the row decoder selects two rows spaced apart from each other in the first array and the second array at the same time.

ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、
前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、
前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、
前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、
前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、
前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路と
を備え、前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動すると共に、前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにすることを特徴とするマトリックス装置。 An n × m matrix circuit (where n is an even number and m is an integer greater than or equal to 2) arranged in a matrix of n rows and m columns is divided into two, each consisting of an (n / 2) × m matrix circuit. A first array and a second array;
A first row decoder IC arranged adjacent to the first array and selecting a row of the first array;
A second row decoder IC disposed adjacent to the second array and selecting a row of the second array;
A first shift register disposed adjacent to the first array, selecting a column of the first array, and supplying a current to a column disposed in the column direction;
A second shift register disposed adjacent to the second array, selecting a column of the second array, and supplying a current to the column disposed in the column direction;
A latch signal switching circuit for supplying a common data input to the first shift register and the second shift register and switching the latch input to select either the first shift register or the second shift register; In the first row decoder IC and the second row decoder IC, the row selection duty cycle is driven by 1 / (n / k) (where n / k is an integer of 2 or more), and A matrix device characterized in that the current value is set to 1 / k of the current value when the row selection duty cycle is driven at 1 / n.

前記第１アレイおよび前記第２アレイは複数のＬＥＤを配列したドットマトリックスからなり、前記第１シフトレジスタおよび前記第２シフトレジスタは、それぞれ前記列方向に配置されるＬＥＤ列に順方向電流を供給することを特徴とする請求項１１に記載のマトリックス装置。 The first array and the second array are composed of a dot matrix in which a plurality of LEDs are arranged, and the first shift register and the second shift register respectively supply a forward current to the LED columns arranged in the column direction. The matrix device according to claim 11, wherein:

前記第１行デコーダＩＣは偶数行を選択し、前記第２行デコーダは奇数行を選択することを特徴とする請求項１１に記載のマトリックス装置。 12. The matrix device according to claim 11, wherein the first row decoder IC selects even rows and the second row decoder selects odd rows.

前記第１シフトレジスタおよび前記第２シフトレジスタは、複数段の定電流ＩＣからなることを特徴とする請求項１１に記載のマトリックス装置。 12. The matrix device according to claim 11, wherein the first shift register and the second shift register are composed of a plurality of stages of constant current ICs.

前記ラッチ信号切替回路は、
入力データを受信するフリップ・フロップ回路と、
前記フリップ・フロップ回路の出力信号を一方の入力端子に入力し、他方の入力端子にラッチ信号を入力する第１オアゲートと、
前記フリップ・フロップ回路の反転出力信号を一方の入力端子に入力し、他方の入力端子に前記ラッチ信号を入力する第２オアゲートと
を備えることを特徴とする請求項１１〜１４のいずれか１項に記載のマトリックス装置。 The latch signal switching circuit is
A flip-flop circuit for receiving input data;
A first OR gate for inputting an output signal of the flip-flop circuit to one input terminal and a latch signal to the other input terminal;
15. The device according to claim 11, further comprising: a second OR gate that inputs an inverted output signal of the flip-flop circuit to one input terminal and inputs the latch signal to the other input terminal. A matrix device according to claim 1.

前記マトリックス装置は、クロス点灯方式によって駆動されることを特徴とする請求項１〜１５のいずれか１項に記載のマトリックス装置。 The matrix device according to claim 1, wherein the matrix device is driven by a cross lighting method.

ｎ行、ｍ列からなるｎ×ｍマトリックス回路（ここで、ｎ、ｍは２以上の整数）と、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の行を選択する行デコーダと、前記ｎ×ｍマトリックス回路に隣接して配置され、前記ｎ×ｍマトリックス回路の列を選択し、選択された前記列に電流を供給する定電流回路とを備えるマトリックス装置の駆動方法であって、
前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、
前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップと
を有することを特徴とするマトリックス装置の駆動方法。 An n × m matrix circuit consisting of n rows and m columns (where n and m are integers of 2 or more) and a row of the n × m matrix circuit arranged adjacent to the n × m matrix circuit are selected. And a constant current circuit arranged adjacent to the n × m matrix circuit for selecting a column of the n × m matrix circuit and supplying a current to the selected column. A method,
In the row decoder, driving a row selection duty cycle at 1 / (n / k) (where n / k is an integer of 2 or more);
And a step of setting the current value to 1 / k of a current value when the duty cycle of row selection is driven at 1 / n.

ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイおよび第２アレイに隣接して配置され、前記第１アレイおよび第２アレイの行を選択する行デコーダと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記選択された列に電流を供給する第１の定電流回路と、前記第２アレイに隣接して配置され、前記第２の列を選択し、前記選択された列に電流を供給する第２の定電流回路とを備えるマトリックス装置の駆動方法であって、
前記行デコーダにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、
前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップと
を有することを特徴とするマトリックス装置の駆動方法。 An n × m matrix circuit (where n is an even number and m is an integer greater than or equal to 2) arranged in a matrix of n rows and m columns is divided into two, each consisting of an (n / 2) × m matrix circuit. A first array and a second array; a row decoder disposed adjacent to the first array and the second array; for selecting a row of the first array and the second array; and disposed adjacent to the first array A first constant current circuit that selects a column of the first array and supplies a current to the selected column; and is disposed adjacent to the second array, and selects the second column; A matrix device driving method comprising: a second constant current circuit for supplying current to the selected column;
In the row decoder, driving a row selection duty cycle at 1 / (n / k) (where n / k is an integer of 2 or more);
And a step of setting the current value to 1 / k of a current value when the duty cycle of row selection is driven at 1 / n.

ｎ行、ｍ列からなるマトリックスに配列したｎ×ｍマトリックス回路（ここで、ｎは偶数、ｍは２以上の整数）を２つに分割し、それぞれ（ｎ／２）×ｍマトリックス回路からなる第１アレイおよび第２アレイと、前記第１アレイに隣接して配置され、前記第１アレイの行を選択する第１行デコーダＩＣと、前記第２アレイに隣接して配置され、前記第２アレイの行を選択する第２行デコーダＩＣと、前記第１アレイに隣接して配置され、前記第１アレイの列を選択し、前記列方向に配置される列に電流を供給する第１シフトレジスタと、前記第２アレイに隣接して配置され、前記第２アレイの列を選択し、前記列方向に配置される列に電流を供給する第２シフトレジスタと、前記第１シフトレジスタおよび前記第２シフトレジスタには、共通のデータ入力を供給すると共に、ラッチ入力を切り替えて前記第１シフトレジスタおよび前記第２シフトレジスタのいずれかを選択するラッチ信号切替回路とを備えるマトリックス装置の駆動方法であって、
前記第１行デコーダＩＣおよび前記第２行デコーダＩＣにおいて、行選択のデューティサイクルを１／（ｎ／ｋ）（ここで、ｎ／ｋは２以上の整数）で駆動するステップと、
前記電流の値を行選択のデューティサイクルを１／ｎで駆動する場合の電流値の１／ｋにするステップと
を有することを特徴とするマトリックス装置の駆動方法。 An n × m matrix circuit (where n is an even number and m is an integer greater than or equal to 2) arranged in a matrix of n rows and m columns is divided into two, each consisting of an (n / 2) × m matrix circuit. A first array and a second array; a first row decoder IC disposed adjacent to the first array for selecting a row of the first array; and disposed adjacent to the second array; A second row decoder IC for selecting a row of the array, and a first shift arranged adjacent to the first array, selecting a column of the first array, and supplying a current to the column arranged in the column direction A register, a second shift register disposed adjacent to the second array, selecting a column of the second array, and supplying a current to a column disposed in the column direction; the first shift register; and Common to the second shift register And a latch signal switching circuit that selects one of the first shift register and the second shift register by switching a latch input,
In the first row decoder IC and the second row decoder IC, driving a duty cycle of row selection by 1 / (n / k) (where n / k is an integer of 2 or more);
And a step of setting the current value to 1 / k of a current value when the duty cycle of row selection is driven at 1 / n.

前記マトリックス装置は、クロス点灯方式によって駆動されることを特徴とする請求項１７〜１９のいずれか１項に記載のマトリックス装置の駆動方法。 The method for driving a matrix device according to any one of claims 17 to 19, wherein the matrix device is driven by a cross lighting method.