JP2010063304A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2010063304A JP2010063304A JP2008228250A JP2008228250A JP2010063304A JP 2010063304 A JP2010063304 A JP 2010063304A JP 2008228250 A JP2008228250 A JP 2008228250A JP 2008228250 A JP2008228250 A JP 2008228250A JP 2010063304 A JP2010063304 A JP 2010063304A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- control
- latch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】 スイッチング素子をPWM制御する方式のDC−DCコンバータの過負荷検出を帰還制御電圧VFBの検出に基づいて行う。オートリスタート保護方式のDC−DCコンバータの場合には、帰還制御電圧VFBのラインとグランドとの間に電圧制限ツェナーダイオード133を接続する。ラッチオフ保護方式場合には電圧制限ツェナーダイオード133を接続しない。電圧制限ツェナーダイオード133のツェナー電圧をラッチオフ閾値電圧よりも低くする。
【選択図】図4
Description
(1) 過電流又は過負荷時にスイッチング素子のオン・オフ動作を所定時間停止した後に再開するオートリスタート保護方式(自動再起動保護方式)。
(2) 過電流又は過負荷時にスイッチング素子のオン・オフ動作を停止し、この停止を継続するラッチオフ保護方式(停止継続保護方法)。
なお、負荷が軽度過負荷状態を発生するか、又は重度過負荷状態を発生するかは、ある程度予測することができる。従って、オートリスタート保護方式の過負荷保護回路とラッチオフ保護方式の過負荷保護回路とのいずれか一方をDC−DCコンバータに設ければ過負荷保護がほぼ達成される。
上記課題を解決するための本発明は、
直流電圧を供給するための第1の直流電源端子と、
共通端子として機能する第2の直流電源端子と、
直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧(VFB)を出力する帰還制御電圧形成回路と、
前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧に基づいてPWMパルスを形成して前記スイッチング素子の制御端子に供給するPWMパルス形成回路と、
前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
前記PWMパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
を備えたDC−DCコンバータであって、
前記過負荷保護制御回路は、
前記帰還制御電圧(VFB)が所定のオートリスタート閾値電圧(Vr1)よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路(94)と、
前記帰還制御電圧(VFB)が前記オートリスタート閾値電圧(Vr1)よりも高い所定のラッチオフ閾値電圧(Vr2)よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路(106)と、
前記ラッチオフ開始検出回路から得られたラッチオフ開始を示す信号を保持するラッチオフ保持回路(107)と、
前記オートリスタート開始検出回路(94)から得られたオートリスタート開始を示す信号と前記ラッチオフ保持回路(107)から得られたラッチオフ保持信号とのいずれにも応答して前記スイッチング素子(3)をオフに制御するオフ制御手段(97、47)と
を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧(VFB)の最大値を前記オートリスタート閾値電圧(Vr1)と前記ラッチオフ閾値電圧(Vr2)との間に制限する電圧制限手段(133)を前記帰還制御電圧形成回路の帰還制御電圧出力導体(52)に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段(133)を前記帰還制御電圧出力導体(52)に接続しないように構成されていることを特徴とするDC−DCコンバータに係わるものである。
なお、本願における電圧制限手段(133)の接続は、前記過負荷保護制御回路又は前記DC−DCコンバータ又は前記DC−DCコンバータの制御回路の製造工程中におけ接続、又は製造完了後における接続を意味している。
請求項3に示すように、前記制御電源は、第1の制御直流電圧(Vcc)を発生する第1の制御電源と、前記第1の制御直流電圧(Vcc)よりも低い第2の制御直流電圧(Vreg)を発生する第2の制御電源(15)とを備えていることが望ましい。
請求項4に示すように、前記過負荷保護制御回路は、更に、前記第2の制御電源(15)と前記帰還制御電圧形成回路における前記帰還制御電圧(VFB)を出力する帰還制御電圧出力導体(52)との間に接続され且つオートリスタート開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているオートリスタート開始検出用定電流化回路と、前記第1の制御電源(11)と前記帰還制御電圧出力導体(52)との間に接続され且つ前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答して前記帰還制御電圧(VFB)をオートリスタート開始検出時よりも高めるためのラッチオフ開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているラッチオフ開始検出用定電流化回路とを備えていることが望ましい。
請求項5、13に示すように、前記インダクタンス手段は、第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続された1次巻線(N1)と、該1次巻線に電磁結合された制御電源用巻線(N3)とを有し、前記第1の制御電源は、前記制御電源用巻線に接続された制御電源用整流平滑回路(11)と、前記前記第1の直流電源端子と前記制御電源用整流平滑回路の平滑コンデンサとの間に接続された起動充電手段(14)とから成り、前記第2の制御電源は、前記制御電源用整流平滑回路から供給された電圧を安定化する電圧安定化回路から成ることが望ましい。
請求項6、15に示すように、前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す信号を出力する電源起動遅延回路(86)を有しており、前記オートリスタート開始検出用定電流化回路は、前記第2の制御電源と前記帰還制御電圧出力導体(52)との間に第1のスイッチ(72)を介して接続された第1の定電流化回路(71)と、前記第2の制御電源と前記帰還制御電圧出力導体(52)との間に第2のスイッチ(85)を介して接続された第2の定電流化回路(84)と、前記第2の制御電源の前記第2の制御直流電圧(Vreg)が所定値以上の時に前記第1のスイッチ(72)をオンにするためのスイッチ駆動回路とから成り、前記第2のスイッチ(85)は前記電源起動遅延回路(86)から前記所定時間が経過したことを示す信号が出力したことに応答してオンになることが望ましい。
請求項7に示すように、前記ラッチオフ開始検出用定電流化回路は、前記第1の制御電源と前記帰還制御電圧出力導体(52)との間に第3のスイッチ(105)を介して接続された第3の定電流化回路(104)から成り、前記第3のスイッチ(105)は前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答してオンになり、前記第3の定電流化回路は前記第2の定電流化回路よりも大きい電流を供給するように構成され、更に、前記帰還制御電圧出力導体(52)に対して前記第2の定電流化回路が接続されている点と前記第3の定電流化回路が接続されている点との間に逆流阻止ダイオード(73)が接続されていることが望ましい。
請求項8、14に示すように、前記ラッチオフ保持手段は、前記第1の制御電源と前記第2の直流電源端子との間に接続されていることが望ましい。
請求項9、17に示すように、少なくとも前記PWMパルス形成回路及び前記過負荷保護制御回路は、同一半導体基板に形成された半導体集積回路から成ることが望ましい。
請求項10に示すように、DC-DCコンバータを、直流電圧を供給するための第1の直流電源端子と、共通端子として機能する第2の直流電源端子と、直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧(VFB)を出力する帰還制御電圧形成回路と、前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してPWMパルスを形成して前記スイッチング素子の制御端子に供給するPWMパルス形成回路と、前記スイッチング素子を流れる電流を検出する電流検出手段と、前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路と、前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、前記PWMパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源とで構成し、前記過負荷保護制御回路を、前記帰還制御電圧(VFB)が所定のラッチオフ閾値電圧(Vr2)よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路(106a)と、前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第1の所定時間(T1)を計測し、前記第1の所定時間(T1)の計測終了時に計測終了信号を出力し、または前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路(106a)から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第1の所定時間(T1)よりも長い第2の所定時間(T2)を計測し、前記第2の所定時間(T2)の計測終了時に計測終了信号を出力するタイマー手段(144)と、前記タイマー手段(144)から得られた前記第1の所定時間(T1)の計測終了信号又は前記第2の所定時間(T2)の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路(145)と、前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路(145)から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路(106b)と、前記ラッチオフ過負荷保護判定回路(106b)から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路(107)と、前記過負荷保護制御信号出力回路(145)から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路(107)から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子(3)をオフに制御するオフ制御手段(97、47)とで構成することができる。前記過負荷保護制御回路は、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧(VFB)の最大値を前記オートリスタート閾値電圧(Vr1)と前記ラッチオフ閾値電圧(Vr2)との間に制限する電圧制限手段(133)を前記帰還制御電圧形成回路の帰還制御電圧出力導体(52)に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段(133)を前記帰還制御電圧出力導体(52)に接続しないように構成される。
請求項11に示すように、請求項10における前記過電流保護回路から得られる前記スイッチング素子をオフに制御する信号によってタイマー手段(144)の計測開始を制御する代りに、最大オン幅判定手段から得られた最大オン幅を示す信号によってタイマー手段(144)の計測開始を制御することができる。
請求項12に示すように、前記過電流保護回路から得られる前記スイッチング素子をオフに制御する信号と前記最大オン幅を示す信号とのいずれか一方の信号でタイマー手段(144)の計測開始を制御することができる。
請求項16に示すように、前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す電源起動遅延信号を出力する電源起動遅延回路(86)を有し、前記タイマー手段(144)は、前記電源起動遅延回路(86)から前記電源起動遅延信号が発生した後において、前記第1の所定時間(T1)又は前記第2の所定時間(T2)を計測することが望ましい。
なお、第2の制御電源15は図3の回路に限定されるものでなく、安定化電圧を得ることができる別のあらゆる回路に置き換えることができる。
PWMパルス形成回路43に含まれているフィードバック比較器60の一方の入力端子(負入力端子)は第2の帰還制御電圧Vfbのライン44に接続され、他方の入力端子(正入力端子)は電流検出信号Viのライン45に接続されている。従って、フィードバック比較器60は図9(B)に示すように鋸波状(三角波状)の電流検出信号Viが第2の帰還制御電圧Vfbに達した時に図9(C)に示す正の出力パルス(トリガパルス)を発生する。フィードバック比較器60の出力端子はOR回路61を介してRSフリップフロップ62のリセット入力端子Rに接続されている。RSフリップフロップ62のセット入力端子Sはクロック発生器63に接続されている。クロック発生器63は、図9(A)に示すように一定周期Tsでクロックパルスを繰り返して発生する。クロックの周波数は例えば20〜100kHz程度に設定されている。RSフリップフロップ62のセット入力端子Sにクロックパルス(セットパルス)が入力すると、正相出力端子Qは高レベル(H)になり、逆相出力端子Q-即ちライン46の信号V46は、図9(D)のt1〜t2、t3〜t4、t5〜t6に示すように低レベル(L)になる。フィードバック比較器60の出力が図9(C)のt2、t4、t6のように高レベルになると、RSフリップフロップ62はリセットされ、逆相出力端子Q-に接続された出力ライン46の信号V46はt2、t4、t6時点で高レベル(H)に転換する。これにより、PWMパルス形成回路43から図9(D)に示す低レベルのPWMパルスから成る信号V46が発生する。この信号V46の定レベルパルスの幅は出力電圧Voを一定に保つように制御される。ライン50及び53が低レベル状態で図9(D)の低レベルのPWMパルスがNOR回路47に入力すると、NOR回路47から図9(G)に示す正のPWMパルスからなるゲート制御信号Vgが得られ、これがスイッチング素子3のゲート(制御端子)に供給され、t1〜t2、t3〜t4、t5〜t6においてスイッチング素子3がオンになる。
図4から明らかなように第1の定電流化回路71は第2の制御直流電圧Vregが供給されるライン54と帰還制御電圧VFBのライン52との間に第1のスイッチとしての過負荷状態検出開始トランジスタ72と逆流阻止ダイオード73とを介して接続され、第1の電流I1を供給する。
なお、電源起動遅延回路86の出力で遅延スイッチ85を制御する代わりに電源起動遅延回路86と同様な出力を得ることができる起動時のソフトスタート回路の出力によって遅延スイッチ85を制御することもできる。
また、電源起動遅延回路86から遅延信号が出力されるまでの遅延期間に比較的大きい第1の電流I1を供給すると、起動時に出力電圧Voを迅速に安定化することができる。
第1及び第2の電流I1、I2は主としてオートリスタート開始検出に寄与しているので、これ等をオートリスタート開始検出用定電流化電流と呼ぶことができる。また、第1及び第2の定電流化回路71,84をオートリスタート開始検出用定電流化回路と呼ぶことができる。
図4のライン83の電圧はライン52の帰還制御電圧VFBからダイオード73の順方向電圧を差し引いた値である。ダイオード73の順方向電圧は(例えば0.6V)であるので、これを無視してライン83の電圧を帰還制御電圧と見なすこともできる。オートリスタート開始検出回路94の出力ライン95は、ライン96とOR回路(論理和回路)97とライン53とを介して図1のNOR回路47に接続されている。従って、オートリスタート開始検出回路94の出力ライン95が高レベルになると、スイッチング素子3がオフ状態に転換し、スイッチング素子3を含むDC―DCコンバータ及び負荷10が過負荷状態から保護される。
なお、図4及び図5におけるAND回路103とNOT回路108とを一体化して第1の入力が非反転、第2の入力が反転型のAND回路とすることができる。また、ラッチオフ保持回路107のトランジスタ122、123、抵抗127,128をラッチオフ開始検出回路106に含めて示すこともできる。
本実施例においては、第2の制御電源15と、発光ダイオード35及びホトトランジスタ38を除く帰還制御電圧形成回路34と、PWMパルス形成回路43と、NOR回路47と、過電流保護回路48と、最大オン幅制限回路49と、過負荷保護制御回路51と、電圧制限用ツェナーダイオード133とが半導体集積回路で構成されている。電圧制限用ツェナーダイオード133が予め接続されている場合においてラッチオフ方式の過負荷保護制御回路を得る時には、電圧制限用ツェナーダイオード133を開放してラッチオフ方式の過負荷保護制御回路から電気的に分離する。これにより、量産した過負荷保護制御回路をオートリスタート方式の過負荷保護制御回路とラッチオフ方式の過負荷保護制御回路との両方に使用することができる。この結果、オートリスタート方式とラッチオフ方式との両方が要求される場合において、2種類のDC−DCコンバータの制御回路を用意する必要がなく、DC−DCコンバータのコストの低減を図ることができる。
なお、図4及び図5の電圧制限用ツェナーダイオード133を有さないラッチオフ方式の過負荷保護制御回路を備えた半導体集積回路を量産し、オートリスタート方式の過負荷保護制御回路を備えた半導体集積回路が要求された時に電圧制限用ツェナーダイオード133を図4及び図5に示すように接続することもできる。
次に、図10を参照してオートリスタート保護方式の動作を説明する。オートリスタート保護方式の過負荷保護を実行し、ラッチオフ保護方式の過負荷保護を実行しない場合には、図4及び図5に示すように電圧制限用ツェナーダイオード133をVFBのライン52とグランド側の第2の直流電源端子1bとの間に接続する。
図11を参照してラッチオフ保護方式の過負荷保護動作を説明する。ラッチオフ保護方式の過負荷保護の場合には、図4、及び図5に示す電圧制限用ツェナーダイオード133をライン52とグランド側の第2の直流電源端子1bとの間に接続しない過負荷保護制御回路51を構成する。
(1)帰還制御電圧VFBを制限する電圧制限ツェナーダイオード133を接続すると、オートリスタート保護方式の保護となり、接続しないとラッチオフ保護方式の保護になる。従って、共通の過負荷保護回路51をオートリスタート保護方式とラッチオフ保護方式との両方に使用することができ、DC−DCコンバータの制御回路のコストの低減を図ることができる。
(2) 第1、第2及び第3の定電流化回路71,84、104を設け、これ等を選択的に使用することによってオートリスタート開始及びラッチオフ開始を容易且つ正確に検出することができる。
(3) 第1及び第2の定電流化回路71,84は第2の制御直流電圧Vregのライン54に接続し、第3の定電流化回路104を第2の制御直流電圧Vregよりも高い第1の制御直流電圧Vccのライン55に接続したので、ラッチオフ保護方式の場合に、ラッチオフの検出を遅延して行い、誤動作を防止することができる。
(4) 電源起動遅延回路86を設け、起動後に第2のスイッチとしての遅延スイッチ85をオンにして第2の定電流化回路84から第2の電流I2を供給するので、起動期間における帰還制御電圧VFBの急激な上昇によるオートリスタート開始の誤検出を防ぐことができる。
(5) ラッチオフ保持回路107は、第1の制御直流電圧Vccのライン55に接続されているので、スイッチング素子3のオフ時においても動作を継続することができる。即ち、ライン55は起動抵抗14を介して第1の直流電源端子1aに接続されているので、スイッチング素子3のオフ期間であっても第1の制御直流電圧があり、保持回路107の電源として好適である。
(6)第1及び第2の定電流化回路71、84は逆流阻止ダイオード73によって第3の定電流化回路104から分離されているので、ラッチオフ保護とオートリスタート保護を選択して行うことが可能になる。
タイマー手段を構成するカウンタ144は、図1及び図2の過電流保護回路48から得られた電流検出信号Viが過電流基準電圧Voiに達したことを示す信号及びラッチオフ開始検出回路106aから得られたラッチオフによる過負荷保護の開始を示していない信号とPWMパルス形成回路43から得られるPWM信号に同期したクロックパルスCLKに応じて第1の所定時間T1を計測し、第1の所定時間T1の計測終了時に計測終了信号を出力するか、又は過電流保護回路48から得られた電流検出信号Viが過電流基準電圧Voiに達したことを示す信号及びラッチオフ開始検出回路106aから得られたラッチオフによる過負荷保護の開始を示す信号に応答して第1の所定時間T1よりも長い第2の所定時間T2を計測し、第2の所定時間T2の計測終了時に計測終了信号を出力する。
過負荷保護制御信号出力回路としてのRSフリップフロップ145は、カウンタ144から得られた第1の所定時間T1の計測終了信号又は第2の所定時間T2の計測終了信号に応答してスイッチング素子3をオフ制御する信号を発生し、電源オンリセットパルス発生回路93から得られた電源オンリセットパルスに応答してスイッチング素子3をオフ制御する信号の発生を終了させるものである。
この実施例2のRSフリップフロップ145をリセットするために図7に示す電源オンリセットパルス発生回路93が兼用されている。電源オンリセットパルス発生回路93は既に説明したように、第1の制御電源電圧Vccがスイッチング素子3のオン・オフ制御を行うことが可能なレベルVcc2まで上昇した時に電源オンリセットパルスを発生する。なお、図7に示す電源オンリセットパルス発生回路93を兼用しないで過負荷保護制御信号形成回路140専用の電源オンリセットパルス発生回路を設けることもできる。
過負荷保護制御信号出力回路145から得られたスイッチング素子3をオフ制御する信号とラッチオフ開始検出回路106aを介してラッチオフ保持回路107から得られたラッチオフによる過負荷保護を示す信号とのいずれにも応答してスイッチング素子3をオフに制御するオフ制御手段としてOR回路97、図1のNOR回路47等が設けられている。
オートリスタート保護方式の過負荷保護を、図13を参照して説明する。実施例2のDC−DCコンバータをオートリスタート方式で過負荷保護する場合には、図4及び図5と同様な帰還制御電圧VFBを制限するための電圧制限用ツェナーダイオード133を、図12において点線で示すようにVFBのライン52とグランド側の第2の直流電源端子1bとの間に接続する。帰還制御電圧制限用ツェナーダイオード133の電圧Vzはラッチオフ開始検出ツェナーダイオード118のツェナー電圧よりも低い。このため、帰還制御電圧VFBが電圧制限用ツェナーダイオード133よりも高くなろうとしても、電圧制限用ツェナーダイオード133が導通するので、ラッチオフ開始検出ツェナーダイオード118は導通しない。従って、オートリスタート保護方式の場合には、ラッチオフ開始検出回路106aの出力は常に低レベルで(L)である。
OR回路141の出力は次段のRSフリップフロップ142のセット入力端子に接続されており、電流検出信号Viが過電流基準電圧Voiを横切った時、又は図9(E)に示す高レベルの最大オン幅制御パルスに制限されたPWMパルスが発生した時に高レベルになり、次段のRSフリップフロップ142をセットする。
次に、図14を参照して実施例2のDC−DCコンバータのラッチオフ保護方式の過負荷保護を説明する。ラッチオフ保護方式の場合は、実施例1と同様に図12において点線で示す電圧制限用ツェナーダイオード133をVFBのライン52とグランド側の直流電源端子1bとの間に接続しない。なお、予め電圧制限用ツェナーダイオード133を図12に示すように接続しておき、ラッチオフ保護方式の保護の場合は、電圧制限用ツェナ−ダイオード133の配線を切断等によって電気的に切り離しても差し支えない。また、電圧制限用ツェナーダイオード133を選択的に接続するための端子を設け、ラッチオフ保護方式の保護の場合に、端子から電圧制限用ツェナ−ダイオード133を取り外すこともできる。
(1) カウンタ144の最大カウント値の設定変更によって第1及び第2の所定時間T1、T2を容易に変えることができるので、オートリスタート保護方式の最適保護及びラッチオフ保護方式の最適保護を達成することができる。
(2) 図5のオートリスタート開始検出回路94、第3の定電流化回路103が不要になる。
(3) 過電流保護回路48から過電流保護を示す信号が得られない場合でも、最大オン幅検出回路149によってオートリスタート保護方式の過負荷保護又はラッチオフ保護方式の過負荷保護を達成することができる。これにより、過負荷保護の信頼性が向上する。
(4) カウンタ144が第1の所定時間T1又は第2の所定時間T2のカウントを終了する前に過負荷状態が解消すると、PWM制御が再開し、ライン60aからRSフリップフロップ142のリセット端子Rにリセット信号が入力する。これにより、極く短時間の過負荷状態にはオートリスタート保護方式又はラッチオフ保護方式の過負荷保護が開始しない。この結果、電力供給の連続性が向上する。なお、オートリスタート保護方式の過負荷保護が開始している場合には、RSフリップフロップ142のリセットによって迅速に正常のPWM制御を開始することができる。
(1) スイッチング素子3がオンの期間に整流平滑回路4のダイオード8がオンになるように2次巻線N2の極性を設定した周知のフォワード型DC−DCコンバータ、又はブリッジ方式のコンバータ等の別な形式の型DC−DCコンバータにも本発明を適用することができる。
(2) スイッチング素子3をバイポーラトランジスタ、IGBT(絶縁ゲート型バイポーラトランジスタ)等の別の半導体スイッチング素子にすることができる。
(3) 発光ダイオード36とホトトランジスタ38との光結合の部分を電気的結合回路とすることができる。
(4) 電流検出抵抗7の代わりにホール素子等の磁電変換装置による電流検出手段を設けることができる。
(5) 帰還制御電圧VFBに基づいてスイッチング素子3をPWM制御する回路と、過電流保護回路48の出力に基づいてスイッチング素子3のオン幅を制御する回路とを独立に形成し、2つの回路を択一的に使用することができる。
(6) 第1の分圧点P1の帰還制御電圧VFBを抵抗R21、R22で分圧した帰還制御電圧VfbをPWMパルス形成回路43に入力させることが好ましいが、この代わりに第1の分圧点P1の帰還制御電圧VFBを入力させることもできる。
(7) 図12及び図15において、フリップフロップ142にライン60aからリセット信号を入力させる代り又は同時にカウンタ144のリセット端子(図示せず)にライン60aの信号と同様なものを入力させ、第1及び第2の所定時間T1、T2の計測を停止することもできる。
(8) スイッチング素子3の制御回路の各部をこれと同様な機能を有する回路又は回路素子に置き換えることができる。
(9) オートリスタート保護方式の保護を達成するためのツェナーダイオード133の代わりにこれと同様な機能を有する定電圧素子又は定電圧回路を設けることができる。
(10) 第3の定電流化回路84とスイッチ85とを一体に形成することができる。
(11)図5のオートリスタート開始検出回路94を、第1のツェナーダイオード98と、2つの抵抗99、100と、トランジスタ101と、NOT回路(反転回路)102とで構成する代わりに、オートリスタート開始検出基準電圧源とこの基準電圧と帰還制御電圧VFBとを比較する比較器とによって構成することができる。
(12)図5のラッチオフ開始検出回路106を、第2のツェナーダイオード118と抵抗119とで構成する代わりに、ラッチオフ開始検出基準電圧源とこの基準電圧と帰還制御電圧VFBとを比較する比較器とによって構成することができる。
(13)図12のラッチオフ開始検出回路106aを、ラッチオフ開始検出基準電圧源とこの基準電圧と帰還制御電圧VFBとを比較する比較器とによって構成することができる。
(14) RSフリップフロップ142のセット端子Sに過電流保護回路48の比較器(CP)64の出力ライン64bと最大オン幅検出回路149とのいずれか一方のみを接続することもできる。
3 スイッチング素子
34 帰還制御信号形成回路
94 オートリスタート開始検出回路
106 ラッチオフ開始検出回路
107 ラッチオフ保持回路
Claims (17)
- 直流電圧を供給するための第1の直流電源端子と、
共通端子として機能する第2の直流電源端子と、
直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧(VFB)を出力する帰還制御電圧形成回路と、
前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧に基づいてPWMパルスを形成して前記スイッチング素子の制御端子に供給するPWMパルス形成回路と、
前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
前記PWMパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
を備えたDC−DCコンバータであって、
前記過負荷保護制御回路は、
前記帰還制御電圧(VFB)が所定のオートリスタート閾値電圧(Vr1)よりも高くなった時にオートリスタート保護方式による過負荷保護の開始を示す信号を出力するオートリスタート開始検出回路(94)と、
前記帰還制御電圧(VFB)が前記オートリスタート閾値電圧(Vr1)よりも高い所定のラッチオフ閾値電圧(Vr2)よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路(106)と、
前記ラッチオフ開始検出回路から得られたラッチオフ開始を示す信号を保持するラッチオフ保持回路(107)と、
前記オートリスタート開始検出回路(94)から得られたオートリスタート開始を示す信号と前記ラッチオフ保持回路(107)から得られたラッチオフ保持信号とのいずれにも応答して前記スイッチング素子(3)をオフに制御するオフ制御手段(97、47)と
を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧(VFB)の最大値を前記オートリスタート閾値電圧(Vr1)と前記ラッチオフ閾値電圧(Vr2)との間に制限する電圧制限手段(133)を前記帰還制御電圧形成回路の帰還制御電圧出力導体(52)に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段(133)を前記帰還制御電圧出力導体(52)に接続しないことを特徴とするDC−DCコンバータ。 - 更に、前記スイッチング素子を流れる電流を検出する電流検出手段と、前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路とを備え、
前記PWMパルス形成回路は、前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してPWMパルスを形成して前記スイッチング素子の制御端子に供給する回路から成ることを特徴とする請求項1記載のDC−DCコンバータ。 - 前記制御電源は、第1の制御直流電圧(Vcc)を発生する第1の制御電源と、前記第1の制御直流電圧(Vcc)よりも低い第2の制御直流電圧(Vreg)を発生する第2の制御電源(15)とを備えていることを特徴とする請求項1又は2記載のDC−DCコンバータ。
- 前記過負荷保護制御回路は、更に、
前記第2の制御電源(15)と前記帰還制御電圧出力導体(52)との間に接続され且つオートリスタート開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているオートリスタート開始検出用定電流化回路と、
前記第1の制御電源(11)と前記帰還制御電圧出力導体(52)との間に接続され且つ前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答して前記帰還制御電圧(VFB)をオートリスタート開始検出時よりも高めるためのラッチオフ開始検出用定電流化電流を前記帰還制御電圧形成回路に供給する機能を有しているラッチオフ開始検出用定電流化回路と
を備えていることを特徴とする請求項3記載のDC−DCコンバータ。 - 前記インダクタンス手段は、第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続された1次巻線(N1)と、該1次巻線に電磁結合された制御電源用巻線(N3)とを有し、
前記第1の制御電源は、前記制御電源用巻線に接続された制御電源用整流平滑回路(11)と、前記前記第1の直流電源端子と前記制御電源用整流平滑回路の平滑コンデンサとの間に接続された起動充電手段(14)とから成り、
前記第2の制御電源は、前記制御電源用整流平滑回路から供給された電圧を安定化する電圧安定化回路から成ることを特徴とする請求項3記載のDC−DCコンバータ。 - 前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す信号を出力する電源起動遅延回路(86)を有しており、
前記オートリスタート開始検出用定電流化回路は、前記第2の制御電源と前記帰還制御電圧出力導体(52)との間に第1のスイッチ(72)を介して接続された第1の定電流化回路(71)と、前記第2の制御電源と前記帰還制御電圧出力導体(52)との間に第2のスイッチ(85)を介して接続された第2の定電流化回路(84)と、前記第2の制御電源の前記第2の制御直流電圧(Vreg)が所定値以上の時に前記第1のスイッチ(72)をオンにするためのスイッチ駆動回路とから成り、
前記第2のスイッチ(85)は前記電源起動遅延回路(86)から前記所定時間が経過したことを示す信号が出力したことに応答してオンになることを特徴とする請求項4記載のDC−DCコンバータ。 - 前記ラッチオフ開始検出用定電流化回路は、前記第1の制御電源と前記帰還制御電圧出力導体(52)との間に第3のスイッチ(105)を介して接続された第3の定電流化回路(104)から成り、前記第3のスイッチ(105)は前記オートリスタート開始検出回路から得られたオートリスタート開始を示す信号に応答してオンになり、前記第3の定電流化回路は前記第2の定電流化回路よりも大きい電流を供給するように構成され、
更に、前記帰還制御電圧出力導体(52)に対して前記第2の定電流化回路が接続されている点と前記第3の定電流化回路が接続されている点との間に逆流阻止ダイオード(73)が接続されていることを特徴とする請求項6記載のDC−DCコンバータ。 - 前記ラッチオフ保持手段は、前記第1の制御電源と前記第2の直流電源端子との間に接続されていることを特徴とする請求項4記載のDC−DCコンバータ。
- 少なくとも前記PWMパルス形成回路及び前記過負荷保護制御回路は、同一半導体基板に形成された半導体集積回路から成ることを特徴とする請求項1記載のDC−DCコンバータ。
- 直流電圧を供給するための第1の直流電源端子と、
共通端子として機能する第2の直流電源端子と、
直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧(VFB)を出力する帰還制御電圧形成回路と、
前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してPWMパルスを形成して前記スイッチング素子の制御端子に供給するPWMパルス形成回路と、
前記スイッチング素子を流れる電流を検出する電流検出手段と、
前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路と、
前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
前記PWMパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
を備えたDC−DCコンバータであって、
前記過負荷保護制御回路は、
前記帰還制御電圧(VFB)が所定のラッチオフ閾値電圧(Vr2)よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路(106a)と、
前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第1の所定時間(T1)を計測し、前記第1の所定時間(T1)の計測終了時に計測終了信号を出力し、また前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られ且つ前記ラッチオフ開始検出回路(106a)から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第1の所定時間(T1)よりも長い第2の所定時間(T2)を計測し、前記第2の所定時間(T2)の計測終了時に計測終了信号を出力するタイマー手段(144)と、
前記タイマー手段(144)から得られた前記第1の所定時間(T1)の計測終了信号又は前記第2の所定時間(T2)の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路(145)と、
前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路(145)から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路(106b)と、
前記ラッチオフ過負荷保護判定回路(106b)から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路(107)と、
前記過負荷保護制御信号出力回路(145)から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路(107)から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子(3)をオフに制御するオフ制御手段(97、47)と
を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧(VFB)の最大値を前記オートリスタート閾値電圧(Vr1)と前記ラッチオフ閾値電圧(Vr2)との間に制限する電圧制限手段(133)を前記帰還制御電圧形成回路の帰還制御電圧出力導体(52)に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段(133)を前記帰還制御電圧出力導体(52)に接続しないことを特徴とするDC−DCコンバータ。 - 直流電圧を供給するための第1の直流電源端子と、
共通端子として機能する第2の直流電源端子と、
直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧(VFB)を出力する帰還制御電圧形成回路と、
前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してPWMパルスを形成して前記スイッチング素子の制御端子に供給するPWMパルス形成回路と、
前記PWMパルスに基づいて前記スイッチング素子をオン・オフ制御す時の前記スイッチング素子のオン幅を制限するための最大オン幅制限パルスを前記PWMパルスと同じ周期で繰返して発生し、前記PWMパルスを前記最大オン幅に制限する最大オン幅制限回路(49)と、
前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
前記PWMパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
を備えたDC−DCコンバータであって、
前記過負荷保護制御回路は、
前記帰還制御電圧(VFB)が所定のラッチオフ閾値電圧(Vr2)よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路(106a)と、
前記PWMパルスと前記最大オン幅制限パルスとに基づいて前記PWMパルスが最大オン幅を有しているか否かを判定する最大オン幅判定手段と
前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第1の所定時間(T1)を計測し、前記第1の所定時間(T1)の計測終了時に計測終了信号を出力し、また前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路(106a)から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第1の所定時間(T1)よりも長い第2の所定時間(T2)を計測し、前記第2の所定時間(T2)の計測終了時に計測終了信号を出力するタイマー手段(144)と、
前記タイマー手段(144)から得られた前記第1の所定時間(T1)の計測終了信号又は前記第2の所定時間(T2)の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路(145)と、
前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路(145)から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路(106b)と、
前記ラッチオフ過負荷保護判定回路(106b)から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路(107)と、
前記過負荷保護制御信号出力回路(145)から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路(107)から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子(3)をオフに制御するオフ制御手段(97、47)と
を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧(VFB)の最大値を前記オートリスタート閾値電圧(Vr1)と前記ラッチオフ閾値電圧(Vr2)との間に制限する電圧制限手段(133)を前記帰還制御電圧形成回路の帰還制御電圧出力導体(52)に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段(133)を前記帰還制御電圧出力導体(52)に接続しないことを特徴とするDC−DCコンバータ。 - 直流電圧を供給するための第1の直流電源端子と、
共通端子として機能する第2の直流電源端子と、
直流電圧を断続するために前記第1及び第2の直流電源端子間に接続され且つ制御端子を有しているスイッチング素子と、
前記第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続されたインダクタンス手段と、
負荷に直流電圧を供給するために前記インダクタンス手段に接続された出力整流平滑回路と、
前記整流平滑回路の出力電圧に対して反比例的に変化する帰還制御電圧(VFB)を出力する帰還制御電圧形成回路と、
前記出力電圧を一定に制御するために前記帰還制御電圧形成回路から得られた前記帰還制御電圧又は前記帰還制御電圧に比例した電圧と前記電流検出手段の出力とを比較してPWMパルスを形成して前記スイッチング素子の制御端子に供給するPWMパルス形成回路と、
前記スイッチング素子を流れる電流を検出する電流検出手段と、
前記電流検出手段の出力と過電流基準電圧とを比較し、前記電流検出手段の出力が前記過電流基準電圧に達した時に前記スイッチング素子をオフに制御する過電流保護回路と、
前記PWMパルスに基づいて前記スイッチング素子をオン・オフ制御す時の前記スイッチング素子のオン幅を制限するための最大オン幅制限パルスを前記PWMパルスと同じ周期で繰返して発生し、前記PWMパルスを前記最大オン幅に制限する最大オン幅制限回路(49)と、
前記負荷が過負荷状態であるか否かを判定して過負荷状態の時に前記スイッチング素子をオフに制御する過負荷保護制御回路と、
前記PWMパルス形成回路及び前記過負荷保護制御回路に制御直流電圧を供給するための制御電源と
を備えたDC−DCコンバータであって、
前記過負荷保護制御回路は、
前記帰還制御電圧(VFB)が所定のラッチオフ閾値電圧(Vr2)よりも高くなった時にラッチオフ保護方式による過負荷保護の開始を示す信号を出力するラッチオフ開始検出回路(106a)と、
前記PWMパルスと前記最大オン幅制限パルスとに基づいて前記PWMパルスが最大オン幅を有しているか否かを判定する最大オン幅判定手段と、
前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られているか又は前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示していない信号が得られている時に第1の所定時間(T1)を計測し、前記第1の所定時間(T1)の計測終了時に計測終了信号を出力し、また前記過電流保護回路から前記スイッチング素子をオフに制御する信号が得られているか又は前記最大オン幅判定手段から前記最大オン幅を示す信号が得られ且つ前記ラッチオフ開始検出回路(106a)から前記ラッチオフ保護方式による過負荷保護の開始を示す信号が得られている時に前記第1の所定時間(T1)よりも長い第2の所定時間(T2)を計測し、前記第2の所定時間(T2)の計測終了時に計測終了信号を出力するタイマー手段(144)と、
前記タイマー手段(144)から得られた前記第1の所定時間(T1)の計測終了信号又は前記第2の所定時間(T2)の計測終了信号に応答して前記スイッチング素子をオフ制御する信号を発生する過負荷保護制御信号出力回路(145)と、
前記ラッチオフ開始検出回路(106a)からラッチオフ保護方式による過負荷保護の開始を示している信号が得られていると同時に前記過負荷保護制御信号出力回路(145)から前記スイッチング素子をオフ制御する信号が得られている時にラッチオフ保護方式による過負荷保護を示す信号を出力するラッチオフ過負荷保護判定回路(106b)と、
前記ラッチオフ過負荷保護判定回路(106b)から得られたラッチオフ保護方式による過負荷保護を示す信号を保持するラッチオフ保持回路(107)と、
前記過負荷保護制御信号出力回路(145)から得られた前記スイッチング素子をオフ制御する信号と前記ラッチオフ保持回路(107)から得られたラッチオフ保護方式による過負荷保護を示す信号とのいずれにも応答して前記スイッチング素子(3)をオフに制御するオフ制御手段(97、47)と
を備え、前記オートリスタート保護方式による過負荷保護が要求された時には、前記帰還制御電圧(VFB)の最大値を前記オートリスタート閾値電圧(Vr1)と前記ラッチオフ閾値電圧(Vr2)との間に制限する電圧制限手段(133)を前記帰還制御電圧形成回路の帰還制御電圧出力導体(52)に接続し、前記ラッチオフ保護方式による過負荷保護が要求された時には、電圧制限手段(133)を前記帰還制御電圧出力導体(52)に接続しないことを特徴とするDC−DCコンバータ。 - 前記制御電源は、第1の制御直流電圧(Vcc)を発生する第1の制御電源と、前記第1の制御直流電圧(Vcc)よりも低い第2の制御直流電圧(Vreg)を発生する第2の制御電源(15)とを備え、
前記インダクタンス手段は、第1及び第2の直流電源端子間において前記スイッチング素子に対して直列に接続された1次巻線(N1)と、該1次巻線に電磁結合された制御電源用巻線(N3)とを有し、
前記第1の制御電源は、前記制御電源用巻線に接続された制御電源用整流平滑回路(11)と、前記前記第1の直流電源端子と前記制御電源用整流平滑回路の平滑コンデンサとの間に接続された起動充電手段(14)とから成り、
前記第2の制御電源は、前記制御電源用整流平滑回路から供給された電圧を安定化する電圧安定化回路から成ることを特徴とする請求項10乃至12のいずれか1つに記載のDC−DCコンバータ。 - 前記ラッチオフ保持手段は、前記第1の制御電源と前記第2の直流電源端子との間に接続されていることを特徴とする請求項13記載のDC−DCコンバータ。
- 前記過負荷保護制御回路は、更に、
前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す信号を出力する電源起動遅延回路(86)と、
前記第2の制御電源と前記帰還制御電圧出力導体との間に第1のスイッチ(72)を介して接続された第1の定電流化回路(71)と、
前記第2の制御電源と前記帰還制御電圧出力導体との間に第2のスイッチ(85)を介して接続された第2の定電流化回路(84)と、
前記第2の制御電源の前記第2の制御直流電圧(Vreg)が所定値以上の時に前記第1のスイッチ(72)をオンにするための駆動回路と
を有し、前記第2のスイッチ(85)は前記電源起動遅延回路(86)から前記所定時間が経過したことを示す信号が出力したことに応答してオンになることを特徴とする請求項13記載のDC−DCコンバータ。 - 前記過負荷保護制御回路は、更に、前記第1及び第2の直流電源端子からの直流電圧の供給開始から所定時間が経過したことを示す電源起動遅延信号を出力する電源起動遅延回路(86)を有し、
前記タイマー手段(144)は、前記電源起動遅延回路(86)から前記電源起動遅延信号が発生した後において、前記第1の所定時間(T1)又は前記第2の所定時間(T2)を計測することを特徴とする請求項10乃至12のいずれか1つに記載のDC−DCコンバータ。 - 少なくとも前記PWMパルス形成回路及び前記過負荷保護制御回路は、同一半導体基板に形成された半導体集積回路から成ることを特徴とする請求項項10乃至12のいずれか1つに記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008228250A JP5293016B2 (ja) | 2008-09-05 | 2008-09-05 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008228250A JP5293016B2 (ja) | 2008-09-05 | 2008-09-05 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010063304A true JP2010063304A (ja) | 2010-03-18 |
JP5293016B2 JP5293016B2 (ja) | 2013-09-18 |
Family
ID=42189488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008228250A Expired - Fee Related JP5293016B2 (ja) | 2008-09-05 | 2008-09-05 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5293016B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191735A (ja) * | 2011-03-10 | 2012-10-04 | Sanken Electric Co Ltd | スイッチング電源装置 |
JP2014138496A (ja) * | 2013-01-17 | 2014-07-28 | Sinfonia Technology Co Ltd | 非接触給電装置および非接触給電装置を用いた物品搬送装置 |
JP2015076962A (ja) * | 2013-10-08 | 2015-04-20 | ローム株式会社 | 絶縁型スイッチング電源装置 |
JP2016123205A (ja) * | 2014-12-25 | 2016-07-07 | 東芝三菱電機産業システム株式会社 | 降圧チョッパ |
WO2017139953A1 (zh) * | 2016-02-18 | 2017-08-24 | 深圳市锐明技术股份有限公司 | 一种 dc-dc 电源控制电路及电子设备 |
WO2018042937A1 (ja) * | 2016-08-30 | 2018-03-08 | パナソニックIpマネジメント株式会社 | スイッチング電源装置および半導体装置 |
US10014785B2 (en) | 2013-10-08 | 2018-07-03 | Rohm Co., Ltd. | Insulation type switching power source apparatus |
JP2021093904A (ja) * | 2019-12-11 | 2021-06-17 | 台達電子工業股▲ふん▼有限公司 | デューティ比制限回路を有する電源供給装置、デューティ比制限回路及びその動作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008092792A (ja) * | 2006-10-04 | 2008-04-17 | Power Integrations Inc | 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置 |
-
2008
- 2008-09-05 JP JP2008228250A patent/JP5293016B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008092792A (ja) * | 2006-10-04 | 2008-04-17 | Power Integrations Inc | 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191735A (ja) * | 2011-03-10 | 2012-10-04 | Sanken Electric Co Ltd | スイッチング電源装置 |
JP2014138496A (ja) * | 2013-01-17 | 2014-07-28 | Sinfonia Technology Co Ltd | 非接触給電装置および非接触給電装置を用いた物品搬送装置 |
JP2015076962A (ja) * | 2013-10-08 | 2015-04-20 | ローム株式会社 | 絶縁型スイッチング電源装置 |
US10014785B2 (en) | 2013-10-08 | 2018-07-03 | Rohm Co., Ltd. | Insulation type switching power source apparatus |
JP2016123205A (ja) * | 2014-12-25 | 2016-07-07 | 東芝三菱電機産業システム株式会社 | 降圧チョッパ |
WO2017139953A1 (zh) * | 2016-02-18 | 2017-08-24 | 深圳市锐明技术股份有限公司 | 一种 dc-dc 电源控制电路及电子设备 |
US9899904B2 (en) | 2016-02-18 | 2018-02-20 | Streamax Technology Co., Ltd. | DC-DC power supply control circuit and electronic device |
WO2018042937A1 (ja) * | 2016-08-30 | 2018-03-08 | パナソニックIpマネジメント株式会社 | スイッチング電源装置および半導体装置 |
JP2021093904A (ja) * | 2019-12-11 | 2021-06-17 | 台達電子工業股▲ふん▼有限公司 | デューティ比制限回路を有する電源供給装置、デューティ比制限回路及びその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5293016B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5293016B2 (ja) | Dc−dcコンバータ | |
US7492615B2 (en) | Switching power supply | |
US7596005B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
JP3973652B2 (ja) | スイッチング電源装置 | |
US7116564B2 (en) | Switching power supply unit and semiconductor device for switching power supply | |
JP5169135B2 (ja) | スイッチング電源装置 | |
JP4972112B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
JP3639189B2 (ja) | 負荷駆動回路 | |
JP6424644B2 (ja) | 電源制御用半導体装置 | |
JP6597239B2 (ja) | スイッチング電源装置 | |
US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
US10020744B2 (en) | Circuits and methods for reducing output voltage overshoot of switch mode power supply | |
JP2006020444A (ja) | スイッチング電源装置 | |
US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
JP2007043767A (ja) | スイッチング電源装置、および半導体装置 | |
US7176657B2 (en) | Capacitor charging circuit with a soft-start function | |
JP2018113811A (ja) | スイッチング電源装置 | |
JPH099616A (ja) | スイッチング電源制御回路 | |
JP2004080859A (ja) | スイッチング電源制御回路 | |
CN114144954A (zh) | 检测电路、开关控制电路、电源电路 | |
JP2021090234A (ja) | スイッチング制御回路、電源回路 | |
JP2004048910A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |