JP2010062222A - 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 - Google Patents
強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2010062222A JP2010062222A JP2008223945A JP2008223945A JP2010062222A JP 2010062222 A JP2010062222 A JP 2010062222A JP 2008223945 A JP2008223945 A JP 2008223945A JP 2008223945 A JP2008223945 A JP 2008223945A JP 2010062222 A JP2010062222 A JP 2010062222A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- field effect
- effect transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させる。
【解決手段】Si基板1と、Si基板1上に少なくともHfSiON膜2、強誘電体膜3HfSiON膜4及びC60膜6が、この順で積層されたゲート構造を有しており、強誘電体膜3の、HfSiON膜4と接する側の表面におけるRa値とRms値との和の第1絶対値が、HfSiON膜4の膜厚以下であり、かつ、HfSiON膜4の、C60膜6と接している側の表面におけるRa値とRms値との和の第2絶対値が3.0nm以下である。
【選択図】図1
【解決手段】Si基板1と、Si基板1上に少なくともHfSiON膜2、強誘電体膜3HfSiON膜4及びC60膜6が、この順で積層されたゲート構造を有しており、強誘電体膜3の、HfSiON膜4と接する側の表面におけるRa値とRms値との和の第1絶対値が、HfSiON膜4の膜厚以下であり、かつ、HfSiON膜4の、C60膜6と接している側の表面におけるRa値とRms値との和の第2絶対値が3.0nm以下である。
【選択図】図1
Description
本発明は、強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法に関し、より詳細には、ゲート構造にIFI(Insulator Ferroelectric Insulator)構造を含み、ソース電極及びドレイン電極間に有機半導体膜を形成したボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ及びそれを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法に関するものである。
IV族半導体や化合物半導体に代わり、有機半導体をチャネル材料に用いる電界効果トランジスタの研究が近年盛んとなっている。
このような有機半導体を使用した電界効果トランジスタの特徴としては、有機半導体膜の形成温度が低いので、電界効果トランジスタをプラスチックフィルム上に作製できることが挙げられる。
例えば、特許文献1には、ゲート電極上に、無機ゲート絶縁膜及び有機ゲート絶縁膜の積層構造を有するゲート絶縁膜を配置し、ゲート絶縁膜上に、ゲート電極と重なる有機半導体層を配置した有機薄膜トランジスタの例が開示されている。
特許文献1に開示された有機薄膜トランジスタは、上記構成を採用することで、柔軟性を有すると同時に漏れ電流が低減されて、低いしきい電圧を具現することができるようになっている。
有機半導体を使用した電界効果トランジスタの以上のような特徴により、機械的でフレキシブルで、軽く、耐衝撃性に優れ、さらには薄膜化できる電界効果トランジスタの開発が期待されている。
また、有機半導体を使用した電界効果トランジスタによれば、印刷プロセスを利用して、低コストで大面積の集積回路が作製できるというメリットもある。
さらに、以上のような特徴により、有機半導体を用いた電界効果トランジスタは、落としても壊れず、曲げることができ、そして軽量の壁掛けテレビや、丸めて運べる、服のように身に着けられるコンピューターを実現するために必要な技術となる。
しかしながら、有機半導体は単結晶シリコンに比べ、移動度が2〜3桁小さく、作製した回路の動作が遅くなってしまうという問題点がある。
また、このような問題点のため、周波数の高い無線回路やディスプレイを有機半導体で実現するためには、更なる特性の改善が求められる。
ところで、有機電界効果トランジスタの素子構造には、一般的にトップコンタクト型及びボトムコンタクト型の二つがある。
ここで、図7(a)〜図8(b)に基づき、トップコンタクト型及びボトムコンタクト型の有機電界効果トランジスタのそれぞれの素子構造について説明する。
図7(a)及び図7(b)に示すように、トップコンタクト型の有機電界効果トランジスタは、ゲート電極7の上部に、絶縁体膜8A若しくは強誘電体膜8Bが形成され、その上部に、有機半導体材料からなるチャネル部として有機半導体膜9を成膜し、その有機半導体膜9の上部に、ソース電極10S及びドレイン電極10Dを並列に作製した構造を含んでいる。
一方、図8(a)及び図8(b)に示すように、ボトムコンタクト型の有機電界効果トランジスタは、ゲート電極7の上部に、絶縁体膜8A若しくは強誘電体膜8Bが形成され、絶縁体膜8Aもしく強誘電体膜8Bの上部に、ソース電極10S及びドレイン電極10Dを並列に作製し、絶縁体膜8Aもしく強誘電体膜8Bの上部かつソース電極10S及びドレイン電極10D間に、有機半導体材料からなるチャネル部として有機半導体膜9を成膜した構造を含んでいる。
ところで、一般にトップコンタクト型の有機電界効果トランジスタの電気特性は、ボトムコンタクト型の有機電界効果トランジスタに比べ良いと言われている。
これは、ボトムコンタクト型の有機電界効果トランジスタは、チャネルがソース・ドレイン電極間のみに形成されるのに対し、トップコンタクト型の有機電界効果トランジスタは、ソース・ドレイン電極下にもチャネルが形成されるためと考えられる。
しかしながら、工業的観点においては、リフトオフ工程を用いて電極形成を行なうことを考えた場合、ボトムコンタクト型の有機電界効果トランジスタが、トップコンタクト型の有機電界効果トランジスタに比べ優位となる。
その理由としては、トップコンタクト型の有機電界効果トランジスタでは、リフトオフ工程を半導体膜形成後に行なうが、リフトオフ工程を用いるトップコンタクト型の有機電界効果トランジスタの場合は、半導体膜が有機物であるので、有機溶媒を使用するリフトオフ工程で半導体膜にダメージが生じてしまうためである。
一方、有機電界効果トランジスタに関しては、有機半導体膜に接する強誘電体膜及び絶縁体膜の表面が非常に粗いと、有機電界効果トランジスタの電気特性、具体的には移動度やドレイン電流値において劣化することが分かっている。これは、強誘電体膜若しくは絶縁体膜表面が非常に粗いと強誘電体膜若しくは絶縁体膜に接する有機半導体膜の有機半導体分子の配列特性が劣化するためと考えられる。
ところで、近年、強誘電体ゲート有機電界効果トランジスタにおいて、強誘電体や有機半導体に関して様々な材料を使用した研究が進められている。
強誘電体ゲート有機電界効果トランジスタの素子構造としては代表的なものとして、MFS(Metal Ferroelectric Semiconductor)構造、MFIS(Metal Ferroelectric Insulator Semiconductor)構造がある。ここに、Mは金属、Fは強誘電体、S半導体、Iは絶縁体のことである。
上記MFS構造及びMFIS構造などを含む強誘電体ゲート有機電界効果トランジスタを用いたメモリ(以下、「MFS型メモリ」という)は、1T型(T:Transistor)のメモリを実現できるので、1T型のメモリでない強誘電体キャパシタ型のメモリに比べて微細化に適し、さらに非破壊読み出しが可能であるので再度の書き込みが不要であり、読み出しにかかる時間が短縮されるという特徴を有するため、次世代の不揮発性メモリとして注目されている。
また、MFS型メモリは、メモリサイズが強誘電体キャパシタ型のメモリに比べ小さくなり、大容量化が期待できる。
特開2006‐ 13468(平成18年 1月12日公開)
しかしながら、上記従来のMFS構造、MFIS構造を含む強誘電体ゲート有機電界効果トランジスタでは、強誘電体膜とゲート電極間のリーク電流値が大きい、また強誘電体膜が絶縁破壊しやすいという問題点がある。
例えば、図8(b)に示す有機半導体膜としてC60(フラーレン)分子膜を使用し、スピンコート法で成膜した強誘電体膜を使用した、ボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタでは、特に、強誘電体膜とゲート電極間のリーク電流値が大きく、また強誘電体膜が絶縁破壊しやすい。
このようにリーク電流値が大きく、また強誘電体膜が絶縁破壊しやすい原因は、スピンコート法で成膜した強誘電体膜のグレイン(結晶粒)サイズが数十nm〜数百nmと大きく、かつ強誘電体膜の膜表面が非常に粗いので、グレイン粒界に直径1nm程度のC60分子が入り込み電気的導通路ができたためと考えられる。
なお、最大長1nm以下の有機半導体膜であれば、C60分子膜以外の有機半導体膜を有するボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタについても上記と同様なことが言える。
本発明は、前記従来の問題点に鑑みなされたものであって、その目的は、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することにある。
本発明の強誘電体ゲート有機電界効果トランジスタは、前記課題を解決するために、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、基板と、該基板上に少なくとも第1絶縁体膜、強誘電体膜、第2絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、前記強誘電体膜の、前記第2絶縁体膜と接する側の表面における前記Ra値と前記Rms値との和の第1絶対値が、前記第2絶縁体膜の膜厚以下であり、かつ、前記第2絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ra値と前記Rms値との和の第2絶対値が3.0nm以下であることを特徴としている。
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、前記課題を解決するために、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタの製造方法であって、基板上に第1絶縁体膜を形成する第1絶縁体膜形成工程と、前記第1絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、前記強誘電体膜上に第2絶縁体膜を形成する第2絶縁体膜形成工程と、前記第2絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、前記第2絶縁体膜形成工程で、Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、前記第2絶縁体膜と接する側の表面のRa値とRms値との和の第1絶対値が前記第2絶縁体膜の膜厚以下であり、かつ前記第2絶縁体膜の前記有機半導体膜と接している側の表面のRa値とRms値の和の第2絶対値が3.0nm以下となるように、前記第2絶縁体膜を形成することを特徴としている。
前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタとなっている。
これにより、トップコンタクト型と異なり、有機導体膜形成後に有機溶媒が使用されるリフトオフ工程を行なう必要がないので、該有機溶媒により有機導体膜にダメージが生じることが無い。
また、前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、基板と、該基板上に少なくとも第1絶縁体膜、強誘電体膜、第2絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有している。
ここで、第1絶縁体膜及び第2絶縁体膜をI(Insulator)、強誘電体膜をF(Ferroelectric)とすると、強誘電体ゲート有機電界効果トランジスタは、IFI型構造を含むゲート構造有していることになる。
このようなIFI型構造を含むゲート構造を持つ強誘電体ゲート有機電界効果トランジスタの例としては、MIFIS型、及びSIFIS型のゲート構造を有するものなどが列挙できる。
なお、最初に綴られるM(金属基板)またはS(Si基板)の部分は、通常ゲート電極として使用され、これらを纏めてMとし、以降、MIFIS型、及びSIFIS型を纏めてMIFIS型ゲート構造という。
なお、最後に綴られるSは半導体であり、本発明では、以下で説明する有機半導体膜となっている。
このようなMIFIS型ゲート構造を有する強誘電体ゲート有機電界効果トランジスタによれば、例えば、1トランジスタで1つのメモリセルを構成することが可能になるので、メモリサイズを小さくしつつ、非破壊読み出しが可能なMFS型のメモリを提供することができる。
また、強誘電体膜の両面に第1絶縁体膜及び第2絶縁体膜を形成するので、強誘電体膜の構成要素の、第1絶縁体膜に接する基板中及び第2絶縁体膜に接する有機半導体膜中への拡散を防止することができるので、強誘電体膜の構成要素の拡散による強誘電体特性の劣化を防止することができる。
なお、強誘電体特性について説明すると、強誘電体膜は、外部電場を印加すると、正または負の分極反転を起こし、外部電場を取り除いても、該分極反転が残留する(以下、「残留分極」という)という特性を持っている。
よって、強誘電体膜をゲート構造に含めることにより、外部電場を印加することで、正または負の残留分極が生じた状態とすることができる。
このため、チャネル領域(ソース電極及びドレイン電極の間にある領域)にこの正または負の残留分極による電場が印加されることになる。チャネル領域に印加される残留分極による電場によりドレイン電流などの電流値は影響を受けるので、正または負の残留分極は、該ドレイン電流などの電流値の大小と対応づけることができる。
従って、例えば、正の残留分極を『1』、負の残留分極を『0』と対応づけることにより、データの非破壊読み出しが可能となる。
また、前記構成及び方法によれば、本発明の強誘電体ゲート有機電界効果トランジスタは、Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、前記強誘電体膜の、前記第2絶縁体膜と接する側の表面における前記Ra値と前記Rms値との和の第1絶対値が、前記第2絶縁体膜の膜厚以下であり、かつ、前記第2絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ra値と前記Rms値との和の第2絶対値が3.0nm以下である。
これにより、強誘電体膜の表面を平坦化することができるので、強誘電体膜上に第2絶縁体膜が一様に成膜され、強誘電体膜のグレイン粒界が埋まり、有機半導体分子がグレイン粒界に入らないため、強誘電体膜とゲート電極間に電気的導通路が形成されることがない。
よって、強誘電体膜とゲート電極間のリーク電流値が低下し、記録情報の保持特性が向上する、また、耐絶縁性が向上するという効果が得られる。
さらに、第2絶縁体膜が平坦である結果、それに接する有機半導体膜中のチャネルの役割をする、第2絶縁体膜の界面から厚さ方向に3.0nm程度の有機半導体分子の配列特性が良くなり、電気特性(移動度、ドレイン電流値)が向上するという効果が得られる。
なお、算術平均粗さRa値、二乗平均粗さRms値とは、膜表面の粗さを示す代表的なパラメータである。ここで算術平均粗さRa値とは、ある設定した平均線からの凸凹の偏差の絶対値を合計し、平均した値である。
また二乗平均粗さRms値は、前記偏差の二乗平均を平方根することによって得られる標準偏差値である。
よって、Ra値及びRms値はいずれも「長さ」の次元をもつ定数である。
なお、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、強誘電体膜を化学機械研磨により平坦化する研磨工程を含んでいる。
これにより、簡単に低コストで強誘電体膜の表面を平坦化できる結果、トランジスタ作製におけるコストダウンを図ることができる。
以上より、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することができる。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記強誘電体膜は、SrBi2Ta2O9(SBT)からなることが好ましい。
SBTは、抗電界が40kV/cm程度とPZT(PbZrXTi1−XO3:ただし、0<X<1)の60kV/cm程度よりも小さく、低電圧動作が可能であり、電極材料によらず疲労耐性が高く、1013回程度の反転に耐え、インプリント現象が起きにくいというメリットがある。
一方、SBTは、強誘電特性を得るためにはセ氏700度以上の高温で結晶化させる必要があるという問題点がある。本発明の強誘電体ゲート有機電界効果トランジスタでは、Hf系絶縁体膜を採用することにより、この問題点を解決している。なお、SBTの残留分極量は、10μC/cm2程度であり、比較的小さい。
これにより、残留分極値が小さい、ヒステリシスの矩形(形状の状態)が良い、比誘電率が小さい、疲労耐性やインプリント耐性が高いというSBT膜の安定した強誘電体特性(分極特性、比誘電率)が得られるので、記録情報の再現性に優れる強誘電体ゲート有機電界効果トランジスタを提供することができる。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記有機半導体膜は、C60分子膜からなることが好ましい。
これにより、C60(フラーレン)がn型有機半導体の中で電子移動度が良いので、n型有機電界効果トランジスタにおいて電子移動度が高く、スイッチング速度が高い強誘電体ゲート有機電界効果トランジスタを提供することができる。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記第1絶縁体膜及び第2絶縁体膜は、Hf、Si、O及びNを含むHf系絶縁体膜であることが好ましい。
これにより、第1絶縁体膜及び第2絶縁体膜は、強誘電体膜を加熱処理によって形成する焼成温度で非晶質であるHf系絶縁体膜で構成される。
以上の構成によれば、強誘電体膜を加熱処理によって形成する焼成温度で第1絶縁体膜及び第2絶縁体膜を結晶化させず、強誘電体膜を形成することができる。
これにより、高温で焼成した際に第1絶縁体膜及び第2絶縁体膜が結晶化されないため、その表面が平坦性を維持し、また、強誘電体膜の表面も平坦性を維持されるので、第1絶縁体膜、強誘電体膜及び第2絶縁体膜が、この順に積層されたIFI構造における誘電率の面方位依存性や結晶粒界の存在に起因する電界のばらつきや、第1絶縁体膜に接する基板(及び第2絶縁体膜の接する半導体膜を形成した場合の、その半導体膜)における局所的な等価酸化膜厚の差異の形成を防止することができる。
なお、等価酸化膜厚(EOT)とは、Hf系絶縁体膜などのHigh−k(高比誘電率)膜の物理的な厚さを、SiO2膜と等価な電気的膜厚に換算した値のことである。
また、これにより、第2絶縁体膜の接する有機半導体の有機半導体分子の配列特性を良くすることができる。
このため、強誘電体膜の配向特性の劣化による有機半導体膜にかかる電界のばらつきや、強誘電体膜の配向特性の劣化に起因する有機半導体分子の配列特性の悪化による第1絶縁体膜及び基板間(若しくは第2絶縁体膜及び有機半導体膜間)のリーク電流の増大、キャリア移動度の減少などのトランジスタの電気特性の劣化を防止することができる。
また、Hf系絶縁体膜は、Pb(鉛)を含むPZTと比較して融点が高いというメリットがある。
また、Hf系絶縁体膜は、強誘電体膜を形成する際に必要な700度以上(750度程度)の熱処理にて、結晶化しないので、表面が凸凹にならず、第1絶縁体膜の上に形成した強誘電体膜の表面の平坦性が向上する。
なお、Hf系絶縁体膜の焼成温度は、強誘電体膜が結晶化可能な温度であり、通常セ氏700度以上、1050度以下である。
強誘電体膜が結晶化させるための下限は、セ氏700度程度であり、Hf系絶縁体膜が非結晶性を維持する上限がセ氏1050度である。
これにより、確実に、Hf系絶縁体膜を結晶化させることなく、強誘電体膜3を加熱処理によって形成することができる。
また、第2絶縁体膜に接触する有機半導体膜にかかる電界のばらつきが無くすことができる。
さらに、有機半導体膜の有機半導体分子の配列特性を良くすることもできる。また、強誘電体膜と、基板または有機半導体膜とが直接接触して、強誘電体膜の構成元素が基板又は有機半導体膜中に拡散し、界面特性が悪化するのを防止することもできる。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記基板の材料は、Si(Silicon)であることが好ましい。
これにより、Siは安価で純度の高いものが多いので、強誘電体ゲート有機電界効果トランジスタの生産コストを低減することができる。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記構成に加えて、前記第2絶縁体膜と、前記有機半導体膜との間に、自己組織化単分子膜が形成されていることが好ましい。
前記構成によれば、自己組織化単分子膜(SAM:Self-assembled-monolayer)を第2絶縁体膜及び有機半導体膜間(並びに、第2絶縁体膜の表面上にソース電極及びドレインを形成した場合には、電極第2絶縁体膜、ソース電極、及びドレイン電極間)に形成した場合、第2絶縁体膜を疎水性とし、有機半導体分子の配列特性を向上させる(ソースまたはドレイン電極と第2絶縁体膜との密着性を向上させる)ことができる。
また、このように、有機半導体分子の配列特性を向上させることができるので、本発明の強誘電体ゲート有機電界効果トランジスタにおけるキャリア移動度をより向上させ、また、本発明の強誘電体ゲート有機電界効果トランジスタをより低電圧で動作させることが可能となる。
なお、「自己組織化」の例としては、金(Au)を、エタノールまたは水を溶媒とし、S(硫黄)を含有する自己組織化単分子を溶質とする溶液に浸して所定時間経過すると、金の表面上に自発的に自己組織化単分子の膜が形成されることなどが知られている。
また、本発明のメモリ素子は、前記強誘電体ゲート有機電界効果トランジスタを用いることが好ましい。
以上より、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供することができる。
本発明の強誘電体ゲート有機電界効果トランジスタは、以上のように、基板と、該基板上に少なくとも第1絶縁体膜、強誘電体膜、第2絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、前記強誘電体膜の、前記第2絶縁体膜と接する側の表面における前記Ra値と前記Rms値との和の第1絶対値が、前記第2絶縁体膜の膜厚以下であり、かつ、前記第2絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ra値と前記Rms値との和の第2絶対値が3.0nm以下であるものである。
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、以上のように、基板上に第1絶縁体膜を形成する第1絶縁体膜形成工程と、前記第1絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、前記強誘電体膜上に第2絶縁体膜を形成する第2絶縁体膜形成工程と、前記第2絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、前記第2絶縁体膜形成工程で、Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、前記第2絶縁体膜と接する側の表面のRa値とRms値との和の第1絶対値が前記第2絶縁体膜の膜厚以下であり、かつ前記第2絶縁体膜の前記有機半導体膜と接している側の表面のRa値とRms値の和の第2絶対値が3.0nm以下となるように、前記第2絶縁体膜を形成する方法である。
これにより、強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法を提供するという効果を奏する。
本発明の一実施形態について図1〜6及び図9〜11に基づいて説明すれば、以下の通りである。
〔1.強誘電体ゲート有機電界効果トランジスタの構成〕
まず、図1に基づき、本発明の一実施形態である強誘電体ゲート有機電界効果トランジスタ11の構成について説明する。
まず、図1に基づき、本発明の一実施形態である強誘電体ゲート有機電界効果トランジスタ11の構成について説明する。
図1は、強誘電体ゲート有機電界効果トランジスタ11の素子構造を示す断面図である。
図1に示すように、強誘電体ゲート有機電界効果トランジスタ11は、Si基板(基板,ゲート電極)1、HfSiON膜(第1絶縁体膜,Hf系絶縁体膜)2、強誘電体膜3、HfSiON膜(第2絶縁体膜,Hf系絶縁体膜)4、ソース電極5S、ドレイン電極5D及びC60膜(C60分子膜,有機半導体膜)6からなる構成である。
本実施形態の強誘電体ゲート有機電界効果トランジスタ11は、Si基板1と、Si基板1上に少なくともHfSiON膜2、強誘電体膜3、HfSiON膜2、及びC60膜6が、この順で積層されたゲート構造を有している。
ここで、HfSiON膜2及びHfSiON膜4をI(Insulator)、強誘電体膜3をF(Ferroelectric)とすると、強誘電体ゲート有機電界効果トランジスタ11は、IFI型構造を含むゲート構造有していることになる。
このようなIFI型構造を含むゲート構造を持つ強誘電体ゲート有機電界効果トランジスタの例としては、MIFIS型、及びSIFIS型のゲート構造を有するものなどが列挙できる。
なお、最初に綴られるM(金属基板)またはS(Si基板)の部分は、通常ゲート電極として使用され、これらを纏めてMとし、以降、MIFIS型、及びSIFIS型を纏めてMIFIS型ゲート構造という。
なお、最後に綴られるSは半導体であり、本実施の形態では、以下で説明するC60膜6となっている。
このようなMIFIS型ゲート構造を有する強誘電体ゲート有機電界効果トランジスタ11によれば、1トランジスタで1つのメモリセルを構成することが可能になるので、メモリサイズを小さくしつつ、非破壊読み出しが可能なMFS型のメモリを提供することができる。
また、強誘電体膜3の両面にHfSiON膜2及びHfSiON膜4を形成するので、強誘電体膜3の構成要素の、HfSiON膜2に接するSi基板1中、またはHfSiON膜2に接するC60膜6への拡散を防止することができるので、強誘電体膜3の構成要素の拡散による強誘電体特性の劣化を防止することができる。
なお、強誘電体特性について説明すると、強誘電体膜3は、外部電場を印加すると、正または負の分極反転を起こし、外部電場を取り除いても、該分極反転が残留する(以下、「残留分極」という)という特性を持っている。
よって、強誘電体膜3をゲート構造に含めることにより、外部電場を印加することで、正または負の残留分極が生じた状態とすることができる。
このため、チャネル領域(ソース電極5S及びドレイン電極5Dの間にあるC60膜6の領域)にこの正または負の残留分極による電場が印加されることになる。チャネル領域に印加される残留分極による電場によりドレイン電流IDSなどの電流値は影響を受けるので、正または負の残留分極は、ドレイン電流IDSなどの電流値の大小と対応づけることができる。
従って、例えば、正の残留分極を『1』、負の残留分極を『0』と対応づけることにより、データの非破壊読み出しが可能となる。
また、強誘電体ゲート有機電界効果トランジスタ11は、特に、HfSiON膜2及びHfSiON膜4は、強誘電体膜3を加熱処理によって形成する焼成温度で非晶質であるHf系絶縁体膜で構成されている。
これにより、強誘電体膜3を加熱処理によって形成する焼成温度でHfSiON膜2及びHfSiON膜4を結晶化させず、強誘電体膜3を形成することができる。
また、高温で焼成した際にHfSiON膜2及びHfSiON膜4が結晶化されないため、その表面が平坦化された状態を維持し、また、強誘電体膜3の表面も平坦化された状態を維持されるので、HfSiON膜2、強誘電体膜3及びHfSiON膜4が、この順で積層されたIFI構造における誘電率の面方位依存性や結晶粒界の存在に起因する電界のばらつきや、HfSiON膜2に接するSi基板1及びHfSiON膜4の接するC60膜6における局所的な等価酸化膜厚の差異の形成を防止することができる。
なお、等価酸化膜厚(EOT)とは、Hf系絶縁体膜などのHigh−k(高比誘電率)膜の物理的な厚さを、SiO2膜と等価な電気的膜厚に換算した値のことである。
また、例えば、本実施形態のようにHfSiON膜4の接する半導体膜としてC60膜6などの有機半導体膜を採用した場合、その有機半導体の有機半導体分子の配列特性を良くすることができる。
このため、HfSiON膜2、強誘電体膜3及びHfSiON膜4が、この順で積層されたIFI構造における誘電率の面方位依存性や結晶粒界の存在に起因するC60膜6などの有機半導体膜にかかる電界のばらつきや、強誘電体膜3の表面のモホロジーに起因する有機半導体分子の配列特性の悪化によるHfSiON膜2及びSi基板1間(若しくはHfSiON膜4及びC60膜6間)のリーク電流の増大、キャリア移動度の減少などの強誘電体ゲート有機電界効果トランジスタ11の電気特性の劣化を防止することができる。
また、本実施形態の強誘電体ゲート有機電界効果トランジスタ11は、Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、強誘電体膜3の、HfSiON膜4と接する側の表面におけるRa値とRms値との和の第1絶対値が、HfSiON膜4の膜厚以下であり、かつ、HfSiON膜4の、C60膜6と接している側の表面におけるRa値とRms値との和の第2絶対値が3.0nm以下である。
これにより、強誘電体膜3のグレイン(結晶粒)サイズが小さくなり、かつ強誘電体膜3の表面を平坦化することができるので、強誘電体膜3上にHfSiON膜4が一様に成膜され、強誘電体膜3のグレイン粒界が埋まり、C60膜6の有機半導体分子がグレイン粒界に入らないため、強誘電体膜3とゲート電極間に電気的導通路が形成されることがない。
よって、強誘電体膜3とゲート電極間のリーク電流値が低下し、記録情報の保持特性が向上する、また、耐絶縁性が向上するという効果が得られる。
さらに、HfSiON膜4が平坦である結果、それに接するC60膜6の有機半導体膜中のチャネルの役割をする、HfSiON膜4との界面から厚さ方向に3.0nm以下のC60膜6の有機半導体分子の配列特性が良くなり、電気特性(移動度、ドレイン電流値)が向上するという効果が得られる。
なお、算術平均粗さRa値、二乗平均粗さRms値とは、膜表面の粗さを示す代表的なパラメータである。ここで算術平均粗さRa値とは、ある設定した平均線からの凸凹の偏差の絶対値を合計し、平均した値である。
また二乗平均粗さRms値は、前記偏差の二乗平均を平方根することによって得られる標準偏差値である。
よって、Ra値及びRms値はいずれも「長さ」の次元をもつ定数である。
以上より、強誘電体膜3及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させることが可能なボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタ11を提供することができる。
また、HfSiON膜2及びHfSiON膜4の焼成温度は、強誘電体膜3が結晶化可能な温度であり、セ氏700度以上、1050度以下である。
強誘電体膜3が結晶化させるための下限は、セ氏700度程度であり、HfSiON膜2及びHfSiON膜4が非結晶性を維持する上限がセ氏1050度である。
これにより、確実に、HfSiON膜2及びHfSiON膜4を結晶化させることなく、強誘電体膜3を加熱処理によって形成することができる。
以上より、ゲート構造にIFI構造が含まれるMFS型メモリの強誘電体ゲート有機電界効果トランジスタ11において、強誘電体膜3の強誘電体特性及び強誘電体ゲート有機電界効果トランジスタ11の電気特性の劣化を防止することが可能な強誘電体ゲート有機電界効果トランジスタ11を提供することができる。
次に、強誘電体ゲート有機電界効果トランジスタ11の構成要素を順に説明する。
Si基板1は、ゲート電極として用いられ、本実施形態では、Siウエハを使用しており、厚さは、通常100〜400μm程度である。また、Si基板1は、単結晶シリコン膜や多結晶シリコン(poly silicon)膜で形成することができる。この場合、上記単結晶シリコン膜や多結晶シリコン膜の膜厚は、100nm程度あれば良い。
本実施形態のように、基板としてSi基板1を採用すれば、Siは安価で純度の高いものが多いので、強誘電体ゲート有機電界効果トランジスタの生産コストを低減することができる。
また、HfSiON膜(第1絶縁体膜)2及びHfSiON膜(第2絶縁体膜)4は、Hf、Si、O及びNを含むHf系絶縁体膜(以下、「HfSiON」という)であり、本実施形態では、比誘電率は約23.6、膜厚6nmとしている。
HfSiON膜4は、比誘電率は約23.6、膜厚4nm、膜表面粗さはRa値0.8nm、Rms値1.0nmである。
なお、HfSiON膜2及びHfSiON膜4の膜厚は、4.7nm以上、12.0nm以下であることが好ましい。
これにより、例えば、Si基板1及びソース電極5S間もしくは、Si基板1及びドレイン電極5D間のリーク電流を低減可能な、HfSiON膜2及びHfSiON膜4の限界の膜厚に設定することができるので、強誘電体膜3の分圧(ゲート電極に印加される動作電圧に対する分圧)を十分な大きさとすることができ、強誘電体ゲート電界効果トランジスタ11Aの記録情報に対する保持特性が向上するという効果が得られる。
上述したHf系絶縁体膜は、Pb(鉛)を含むPZTと比較して融点が高いというメリットがある。
また、Hf系絶縁体膜は、強誘電体膜3を形成する際に必要な700度以上程度(750度程度)の熱処理にて、結晶化しないので、表面が凸凹にならず、HfSiON膜2上に形成した強誘電体膜3の表面の平坦性が向上する。
また、HfSiON膜4に接触して半導体膜を形成した場合には、該半導体膜にかかる電界のばらつきが無くすことができる。
さらに、半導体膜が、本実施形態のC60膜6のように、有機半導体膜であれば、有機半導体膜の有機半導体分子の配列特性を良くすることもできる。また、強誘電体膜3と、Si基板1またはC60膜6などの有機半導体膜とが直接接触して、強誘電体膜3の構成元素が基板1またはC60膜6中などに拡散し、界面特性が悪化するのを防止することもできる。
強誘電体膜3の材料は、SrBi2Ta2O9(SBT)であり、比誘電率は約250、膜厚300nm、膜表面粗さはRa値1.0nm、Rms値1.4nmである。
なお、SBTの膜厚としては、通常200〜400nm程度である。
SBTは、抗電界が40kV/cm程度とPZTの60kV/cm程度よりも小さく、低電圧動作が可能であり、電極材料によらず疲労耐性が高く、1013回程度の反転に耐え、インプリント現象が起きにくいというメリットがある。
一方、SBTは、強誘電特性を得るためにはセ氏700度以上の高温で結晶化させる必要があるという問題点がある。本実施形態の強誘電体ゲート有機電界効果トランジスタ11では、HfSiON膜2及びHfSiON膜4を採用することにより、この問題点を解決している。なお、SBTの残留分極量は、10μC/cm2程度であり、比較的小さい。
これにより、残留分極値が小さい、ヒステリシスの矩形(形状の状態)が良い、比誘電率が比較的小さい、疲労耐性やインプリント耐性が高いというSBT膜の安定した強誘電体特性(分極特性、比誘電率)が得られるので、記録情報の再現性に優れる強誘電体ゲート有機電界効果トランジスタ11を提供することができる。
なお、強誘電体膜の他の例としては、BLT((Bi,La)4Ti3O12))がある。BLT膜からは、c面及び(117)面のX線回折ピークを強く観測できる。なお、BLTの残留分極量は、c軸の場合4μC/cm2程度と小さく、抗電界が40kV/cm程度である。また、BLTは、La(ランタン)をBi(ビスマス)に対し10〜20%添加すると膜疲労が小さくなるという特性がある。
ソース電極5S及びドレイン電極5Dの材料は、本実施形態では、金(Au)であり、膜厚は、通常60〜100nm程度である。
また、本実施形態のC60膜6のように、強誘電体膜3に対するHfSiON膜2が存在している側と異なる側に形成する有機半導体膜は、C60(フラーレン)からなることが好ましい。
本実施形態では、C60膜(有機半導体膜)6は、フラーレンを使用し、C60は、直径1nm程度の分子である。また、膜厚は、通常100〜300nm程度である。
これにより、C60がn型有機半導体の中で電子移動度が良いので、n型有機電界効果トランジスタにおいて電子移動度が高く、スイッチング速度が高い強誘電体ゲート有機電界効果トランジスタ11を提供することができる。
〔2.強誘電体ゲート有機電界効果トランジスタの製造方法〕
次に、図1〜図6に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の素子構造の製造方法について説明する。
次に、図1〜図6に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の素子構造の製造方法について説明する。
なお、〔2.強誘電体ゲート有機電界効果トランジスタの製造方法〕で説明すること以外の構成は、〔1.強誘電体ゲート有機電界効果トランジスタの構成〕と同じである。また、説明の便宜上、〔1.強誘電体ゲート有機電界効果トランジスタの構成〕の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図2は、強誘電体ゲート有機電界効果トランジスタ11のHfSiON膜2形成工程を示す断面図である。
図3は、強誘電体ゲート有機電界効果トランジスタ11の強誘電体膜3形成工程を示す断面図である。
図4は、強誘電体ゲート有機電界効果トランジスタ11の研磨工程を示す断面図である。
図5は、強誘電体ゲート有機電界効果トランジスタ11のHfSiON膜4形成工程を示す断面図である。
図6は、強誘電体ゲート有機電界効果トランジスタ11のソース電極5S・ドレイン電極5D形成工程を示す断面図である。
図2に示すように、HfSiON膜2形成工程では、まず、Si基板1に第1絶縁体膜であるHfSiON膜2を約6nm形成した。
形成方法は、電子ビーム蒸着法を用いた。より具体的には、SPM(硫過水、Sulfuric acid/hydrogen peroxide mixture;H2SO4:H2O2=4:1)に浸した後、1%HF(フッ化水素)中に浸し、最後に流水(超純水)洗浄を行う一連の洗浄工程を二度繰り返した後、Si基板1上に電子ビーム蒸着にて行った。
電子ビームにより成膜する際には、例えばHfO2とSi3N4のモル比92.3:7.7の割合で混ぜたペレットを使用した。成膜時の蒸着用チャンバ内は、真空度1.5×10-9Torrとした。
なお、本実施の形態においては、HfSiON膜2の成膜時真空度を1.5×10-9Torrとしたが、2.0×10-9Torr以下であれば、一様にSiを覆う膜を蒸着することができる。
Si基板1を用いた理由は、Hf系絶縁体膜の熱処理に必要な850度以上の耐熱性を有する材料となるからである。
また、Siは安価で純度の高いものが多く、トランジスタの作製において、コストダウンが図れるからでもある。
Hf系絶縁体膜をHfSiON膜2に用いた理由は、強誘電体膜3とSi基板1が直接接触した場合、強誘電体膜3の構成元素がSiの中に拡散し、界面特性が悪化するのを防ぐバッファ層として働くからである。
また、HfSiON膜2及びHfSiON膜4は、強誘電体膜3としてのSBT膜を形成する際に必要な750度の熱処理にて、結晶化しないので、その表面が平坦性を維持し、また、強誘電体膜3の表面も平坦性を維持されるので、誘電率の面方位依存性や結晶粒界の存在に起因する局所的な等価酸化膜厚の差異の形成や、電界のばらつきによるHfSiON膜2とゲート電極間のリーク電流の増大を防げるからである。
次に、図3に示すように、HfSiON膜2の上にSBT(SrBi2Ta2O9)からなる強誘電体膜3を形成した。
例えば、SBT前駆体溶液(Sr/Bi/Ta=0.8/2.2/2)をスピンコート法により塗布する。
その後、240度で乾燥させ、酸素雰囲気中にて750度1分間の熱処理を行う。前記、塗布、乾燥、熱処理の工程を繰り返すことで、SBT膜厚400nmを得る。
その後、酸素雰囲気中にて750度30分間の熱処理を行い、強誘電体膜3の結晶化を行った。前記工程における熱処理では、HfSiON膜2は結晶化されず、非晶質である。
ここで、SBTを強誘電体膜3の材料に使用する理由は、安定した強誘電体特性(分極特性、比誘電率)を有するため、それを使用したトランジスタは記録情報の再現性に優れているからであり、また、強誘電体ゲート有機電界効果トランジスタ11に適した材料の条件である、残留分極値が小さい、ヒステリシスの矩形(の形状)が良い、比誘電率が小さい、疲労耐性やインプリント耐性が高いということを満たすためである。
次に、図4に示すように、強誘電体膜3形成を行った後、化学機械研磨(CMP)を用いて膜表面の平坦化を行った。
研磨剤(スラリー)を用いて、100gの荷重にて75rpm、3分間で研磨処理を行った。その結果として、強誘電体膜3の膜厚が100nm程度減少する代わりに膜の平坦性が向上する。
具体的には、研磨前の強誘電体膜表面粗さが、Ra値が3.5nm、Rms値が4.5nm程度であったのに対し、Ra値が1.0nm、Rms値が1.4nmまで値が減少した。
前記研磨工程において、化学機械研磨を用いた理由は、簡単に低コストで平坦化できるため、強誘電体ゲート有機電界効果トランジスタ11作製におけるコストダウン図れるからである。
次に、図5に示すように、研磨された強誘電体膜3上に、HfSiON膜4を約4nm形成する。形成方法は、例えば化学機械研磨法の際に用いた研磨剤(スラリー)の汚れを除去するために、順に超純水中、アセトン中、メタノール中、2−プロパノール中、超純水中に浸し、それぞれ超音波をかけて洗浄を行った。
その後、順に濃硝酸(67%)中に浸してから流水(超純水)処理を行う洗浄工程を二度繰り返した。そして、電子ビーム蒸着にてHfSiON膜4を成膜した。成膜における条件は、膜厚以外は、HfSiON膜2と同一の下にて行った。
HfSiON膜4を形成した後の表面の粗さは、Ra値が0.8nm、Rms値1.0nmとなった。
HfSiON膜4を用いた理由は、SBT膜を形成する際に必要な700度程度(約750度)の熱処理にて、結晶化しないからである。結晶化しなければ、表面が凸凹にならず、誘電率の面方位依存性や結晶粒界の存在に起因する局所的な等価酸化膜厚の差異の形成や、電界のばらつきによる絶縁体膜とゲート電極間のリーク電流の増大を防げることと、キャリア移動度の劣化の可能性を低減できるからである。
次に、図6に示すように、ソース電極5S若しくはドレイン電極5Dドレインを抵抗加熱法により約80nm形成した。ソース電極5S及びドレイン電極5Dはフォトリソグラフィ法によりパターニングされたものである。リフトオフ工程の後、レジストの残渣を除去するために0.1%HF中に浸し、その後流水(超純水)処理を行った。
次に、図1に示すように、抵抗加熱法を用いてC60分子膜からなるC60膜6を約200nm程度蒸着した。C60膜6の成膜時の蒸着用チャンバ内は、真空度2.0×10-5Torrとした。
本実施の形態においては、C60膜6の成膜時真空度を2.0×10-5Torrとしたが、2.0×10-5Torr以下であれば、十分な電気特性を測定できる膜を蒸着することができる。
なお、有機半導体膜に、C60分子膜を用いた理由は、n型有機半導体の中で電子移動度が高い材料であるため、n型有機電界効果トランジスタにおいて電子移動度が高い、スイッチング速度高くなることが期待されるからである。
しかし、10-4Torr以上の雰囲気では、水分やC60の酸化による電子に対するトラップ準位がC60膜6中に発生し、電気伝導度が急激に悪くなってしまう。
なお、以下で説明する対照実験では、C60膜6の成膜後、蒸着チャンバ内に設置してある測定用端子を用いて強誘電体ゲート有機電界効果トランジスタの電気測定を行った。前記測定時における蒸着チャンバ内真空度は、2.0×10-5Torr以下とした。
以上説明した製造方法は、強誘電体膜3を化学機械研磨により平坦化する研磨工程を含んでいる。
これにより、簡単に低コストで強誘電体膜3の表面を平坦化できる結果、強誘電体ゲート有機電界効果トランジスタ11作製におけるコストダウンを図ることができる。
また、HfSiON膜4と、C60膜6との間に、自己組織化単分子膜が形成されていることが好ましい。
なお、自己組織化単分子膜の膜厚は、通常2〜3nm程度である。
これにより、自己組織化単分子膜(SAM:Self-assembled-monolayer)をHfSiON膜4及びC60膜6間並びに、HfSiON膜4、ソース電極5S及びドレイン電極5D間に形成した場合、HfSiON膜4を疎水性とし、C60膜6の有機半導体分子の配列特性を向上させ、ソース電極5Sまたはドレイン電極5DとHfSiON膜4との密着性を向上させることができる。
また、このように、有機半導体分子の配列特性を向上させることができるので、強誘電体ゲート有機電界効果トランジスタ11におけるキャリア移動度をより向上させ、より低電圧で動作させることが可能となる。
なお、「自己組織化」の例としては、金(Au)を、エタノールまたは水を溶媒とし、S(硫黄)を含有する自己組織化単分子を溶質とする溶液に浸して所定時間経過すると、金の表面上に自発的に自己組織化単分子の膜が形成されることなどが知られている。
また、Si基板1やソース電極5S、もしくはドレイン電極5Dに使用している金電極をITO(Indium Tin Oxide)、ZnO(酸化亜鉛)等の透明導電性酸化膜に換えることで、透明な強誘電体ゲート有機電界効果トランジスタ11を作製することができる。
また、強誘電体膜3にP(VDF−TrFE)(ポリ弗化ビニリデンと三弗化エチレンとの共重合体)等の有機強誘電体を採用することで、膜形成に必要な温度が150度程度となる。このため、PET(polyethylene terephthalate)基板を使用でき、機械的にフレキシブルで軽く、耐衝撃性に優れた強誘電体ゲート電界効果トランジスタを作製することも可能である。
また、有機半導体膜としてC60膜6等のn型有機半導体を用いた場合は、ソースもしくはドレイン電極においては、金以外でより仕事関数の小さい金属を使用することで、トランジスタの移動度を上げることができる。使用する金属の例としては、銅やアルミニウム等が挙げられる。
〔3.強誘電体ゲート有機電界効果トランジスタの電気特性〕
次に、図9〜図11に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の電気特性に関し、図9に示す比較例と対照実験を行なった結果について説明する。
次に、図9〜図11に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の電気特性に関し、図9に示す比較例と対照実験を行なった結果について説明する。
なお、〔3.強誘電体ゲート有機電界効果トランジスタの電気特性〕で説明すること以外の構成は、〔1.強誘電体ゲート有機電界効果トランジスタの構成〕及び〔2.強誘電体ゲート有機電界効果トランジスタの製造方法〕と同じである。また、説明の便宜上、〔1.強誘電体ゲート有機電界効果トランジスタの構成〕及び〔2.強誘電体ゲート有機電界効果トランジスタの製造方法〕の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。以下、同様の説明は、省略する。
まず、図9に基づき比較例の構成について説明する。
(比較例)
図9は、本実施形態の強誘電体ゲート有機電界効果トランジスタ11と対比される化学機械研磨処理(研磨工程)を経ていない比較例(以下、単に「比較例」という)の構成の概要を示す断面図である。
図9は、本実施形態の強誘電体ゲート有機電界効果トランジスタ11と対比される化学機械研磨処理(研磨工程)を経ていない比較例(以下、単に「比較例」という)の構成の概要を示す断面図である。
次に、図9に示す比較例の素子構造を順に説明する。なお、以下では、比較例の構成要素の構成材料が同じものについては、強誘電体ゲート有機電界効果トランジスタ11の部材番号を援用して説明する。
ゲート電極としては、Si基板1と同一条件のものを使用した。HfSiON膜2はHf系絶縁体膜であり、比誘電率は約23.6、膜厚6nmである。
強誘電体膜3の材料はSBTであり、比誘電率は約250、膜厚300nm、膜表面粗さはRa値1.0nm、Rms値1.4nmである。
HfSiON膜4は、Hf系絶縁体膜であり比誘電率は約23.6、膜厚4nm、膜表面粗さはRa値0.8nm、Rms値1.0nmである。
ソース電極5S及びドレイン電極5Dには、金を用いた。有機半導体膜にはC60膜6を用いた。
また、本実施形態の強誘電体ゲート有機電界効果トランジスタ11と比較例との電気特性測定の際の動作方法は、同一である。
すなわち、比較例においてC60膜6の成膜後、蒸着チャンバ内に設置してある測定用端子を用いて電気測定を行った。前記測定時における蒸着チャンバ内真空度は、2.0×10-5Torr以下とした。
次に、本実施形態の強誘電体ゲート有機電界効果トランジスタ11と比較例との製造方法の相違点(二箇所)について説明する。
第一の相違点は、比較例では、SBT成膜後に化学機械研磨工程(研磨工程)を行っていないことである。
第二の相違点は、比較例では、化学機械研磨工程がないため、研磨剤(スラリー)除去のための、順に超純水中、アセトン中、メタノール中、2−プロパノール中、超純水中に浸し、それぞれ超音波をかけて洗浄を行う工程を省いていることである。
次に、本実施形態の強誘電体ゲート有機電界効果トランジスタ11及び比較例のそれぞれの電気特性の測定方法について説明する。
なお、以下の説明は、本実施形態の強誘電体ゲート有機電界効果トランジスタ11と比較例とに共通する。
まず、ソース電極5S、ドレイン電極5D及びゲート電極(Si基板1)に銀ペーストを用いて、半導体パラメータアナライザ(Agilent Technologies社製 4156C)と接続する。
C60膜6形成後、真空中(1.0×10-5Torr以下)にて、ソース電極5Sを接地、ドレイン電極5D及びゲート電極間の電圧を可変の状態で動作確認を行った。
次に、図10及び図11に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11及び比較例のそれぞれの電気特性の測定結果について説明する。
まず、図10は、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の電気特性の測定結果を示すIDS−VG特性図である。
なお、測定した強誘電体ゲート有機電界効果トランジスタ11のチャネル幅(W)は30μm、チャネル長(L)は10μmである。測定の際は、ドレイン電極5Dの電圧を14Vで一定にして、ゲート電極に印加する電圧を0Vから8Vまでを往復させた。
図10に示すように、強誘電体メモリ由来の反時計回りのヒステリシスが確認でき、メモリ特性が確認できた。
また、図10の閾値電圧より大きい電圧値範囲(ON側)の最大の電流値をチャネル幅で割った結果を以下の表1に示した。
なお、閾値電圧は、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の(IDS)1/2−VG特性から得られた二つの値のうち最大値5.8Vを採用した。
同様に、図10の閾値電圧より小さい電圧値範囲(OFF側)の最大電流値を表1に示した。
ここで、OFF側の最大電流値が、大きければ大きいほど、C60膜6の有機半導体分子の配列特性が良くなく、またC60膜6中にレジストの残渣等不純物が入っているということを示す。
なお、閾値電圧は、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の(IDS)1/2−VG特性から得られた二つの値のうちの最小値5.2Vを採用した。
次に、図11に基づき、比較例の電気特性の測定結果について説明する。
図11は、比較例のIDS−VG特性を示す。
測定した比較例のトランジスタのチャネル幅(W)は300μm、チャネル長(L)は10μmである。
測定の際は、ドレイン電極5Dの電圧を20Vで一定にして、ゲート電極に印加する電圧を0Vから4Vまでを往復させた。
図11に示すように、強誘電体メモリ由来の反時計回りのヒステリシスが確認でき、メモリ特性が確認できた。
なお、本実施形態の強誘電体ゲート有機電界効果トランジスタ11のゲート電極への印加電圧が8V迄だったのに対し、比較例のゲート電極の印加電圧は、4Vとなっている。
その理由は、4Vから段々とゲート電極の印加電圧値を上げていくと強誘電体由来のヒステリシスの幅が小さくなり、遂には逆転し、逆向き(時計回り)のヒステリシスが生じてしまうからである。
これは、HfSiON膜4や、C60膜6中に電子に対するトラップ準位が存在することが原因である。
C60膜6中に電子に対するトラップ準位が存在するのは、C60膜6に接している側のHfSiON膜4の表面の粗さに起因していると考えられる。
すなわち、研磨工程のない比較例では、本実施形態の強誘電体ゲート有機電界効果トランジスタ11に比べ、HfSiON膜4の表面が粗いため、それに接するC60膜6の配列特性が悪くなるからである。
次に、図11の閾値電圧より大きい電圧値範囲(ON側)の最大の電流値をチャネル幅で割った結果を表1に示した。なお閾値電圧は、比較例の(IDS)1/2−VG特性から得られた二つの値のうち最大値1.8Vを採用した。
図11の閾値電圧より小さい電圧値範囲(OFF側)の最大電流値を表1に記載した。
なお閾値電圧は、比較例の(IDS)1/2−VG特性から得られた二つの値のうちの最小値1.3Vを採用した。
表1より、本実施形態の強誘電体ゲート有機電界効果トランジスタ11は、比較例に比べ、動作する際の電流値が向上し、動作していない時の制御できない電流値が減少するとの効果の違いが明らかとなった。これより、本実施形態の強誘電体ゲート有機電界効果トランジスタ11の有効性が確認された。
〔4.強誘電体ゲート有機電界効果トランジスタを用いたメモリ素子〕
次に、図12(a)及び図12(b)に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11を用いたメモリ素子の素子構造の概要と、その動作原理について説明する。
次に、図12(a)及び図12(b)に基づき、本実施形態の強誘電体ゲート有機電界効果トランジスタ11を用いたメモリ素子の素子構造の概要と、その動作原理について説明する。
図12(a)はメモリ素子の等価回路図である。図12(a)の等価回路図に示すように、メモリ素子は、強誘電体ゲート有機電界効果トランジスタ11、ワード線12及びビット線13を含んでいる。
ワード線12は、強誘電体ゲート有機電界効果トランジスタ11のゲート電極に接続されている(Si基板1に銀ペーストを介して接続されている)。
ビット線13は、ドレイン電極5Dに接続されている。
GND(Ground)線14は、ソース電極5Sに接続されている。
次に、メモリ素子の動作について説明する。ここで、有機半導体膜として、C60膜6などのn型有機半導体を使用している場合について考える。
例えば、データ『1』を書き込む場合はワード線12に正の電圧を印加し、データ『0』を書き込む場合は、ワード線12に負の電圧を印加すれば良い。
データ『0』を書き込んだ場合は、データ『1』に比べて、トランジスタの閾電圧値(図12(b)の低閾値電圧Vth1及び高閾値電圧Vth2)が高くなる。
データを読み出す場合は、ゲート電極つまりワード線12に一定の読み出し電圧Vr(低閾値電圧Vth1<読み出し電流Vr<高閾値電圧Vth2)を印加し、ドレイン電流IDSの大小をセンスアンプで読み取り、データ『0』及び『1』のいずれであるかを判断すれば良い。
図12(b)は、本実施形態のメモリ素子にデータ『0』とデータ『1』を書き込んだ際の強誘電体ゲート有機電界効果トランジスタ11のドレイン電流IDS―ゲート電圧VG特性を示す概略図である。図12(b)は、強誘電体の強誘電体特性を示すヒステリシスを強調して描いている。
なお、本発明の強誘電体ゲート有機電界効果トランジスタは、基板と、基板上に順に形成された第一の絶縁体膜、強誘電体膜と、第二の絶縁体膜と、有機半導体膜と、からなるボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、前記強誘電体膜の、前記第二の絶縁体膜と接する側のRa値とRms値の和の絶対値が前記第二の絶縁体膜の膜厚以下であり、かつ、前記有機半導体膜と接している側の前記第二の絶縁体膜のRa値とRms値の和の絶対値が3.0nm以下であっても良い。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記強誘電体膜は、SBTであっても良い。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記有機半導体膜は、C60であっても良い。
また、本発明の強誘電体ゲート有機電界効果トランジスタは、前記第一の絶縁体膜及び第二の絶縁体膜は、HfSiONであっても良い。
また、前記基板はSiであっても良い。
また、本発明のメモリ素子は、前記強誘電体ゲート有機電界効果トランジスタを用いても良い。
また、本発明の強誘電体ゲート有機電界効果トランジスタの製造方法は、基板上に、第一の絶縁体膜を形成する工程と、強誘電体膜を形成する工程と、前記強誘電体膜の表面を化学機械研磨法を用いて平坦化する工程と、第二の絶縁体膜を形成する際に、膜厚が前記第二の絶縁体膜と接する側のRa値とRms値の和の絶対値が前記第二の絶縁体膜の膜厚以下であり、かつ前記有機半導体膜と接している側の前記第二の絶縁体膜のRa値とRms値の和の絶対値が3.0nm以下となるように形成させる工程と、ソース・ドレイン電極を形成する工程と、有機半導体膜を形成する工程と、を含むんでも良い。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、RAM(random access memory)及びROM(read only memory)等の半導体メモリの分野に広く適用することができる。例えば、SRAM(スタティックRAM)及びDRAM(ダイナミックRAM)等や、マスクROM/EPROM/EEPROM/フラッシュROM等のICメモリの他、LSI(large-scale integrated circuit)、VLSI(very-large-scale integrated circuit)及びULSI(ultra-large-scale integrated)などの大規模集積回路等、並びにこれらのICメモリ及び大規模集積回路等を含む電子機器に広く適用することができる。
1 Si基板(基板,ゲート電極)
2 HfSiON膜(第1絶縁体膜,Hf系絶縁体膜)
3 強誘電体膜
4 HfSiON膜(第2絶縁体膜,Hf系絶縁体膜)
5S ソース電極
5D ドレイン電極
6 C60膜(C60分子膜,有機半導体膜)
7 ゲート電極
8A 絶縁体膜
8B 強誘電体膜
9 有機半導体膜
10S ソース電極
10D ドレイン電極
11 強誘電体ゲート有機電界効果トランジスタ
12 ワード線
13 ビット線
14 GND(ground)線
IDS ドレイン電流
VG ゲート電圧
Vr 読み出し電流
Vth1 低閾値電圧
Vth2 高閾値電圧
W チャネル幅
L チャネル長
Ra 算術平均粗さ
Rms 二乗平均粗さ
2 HfSiON膜(第1絶縁体膜,Hf系絶縁体膜)
3 強誘電体膜
4 HfSiON膜(第2絶縁体膜,Hf系絶縁体膜)
5S ソース電極
5D ドレイン電極
6 C60膜(C60分子膜,有機半導体膜)
7 ゲート電極
8A 絶縁体膜
8B 強誘電体膜
9 有機半導体膜
10S ソース電極
10D ドレイン電極
11 強誘電体ゲート有機電界効果トランジスタ
12 ワード線
13 ビット線
14 GND(ground)線
IDS ドレイン電流
VG ゲート電圧
Vr 読み出し電流
Vth1 低閾値電圧
Vth2 高閾値電圧
W チャネル幅
L チャネル長
Ra 算術平均粗さ
Rms 二乗平均粗さ
Claims (8)
- 有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタであって、
基板と、該基板上に少なくとも第1絶縁体膜、強誘電体膜、第2絶縁体膜及び前記有機半導体膜が、この順で積層されたゲート構造を有しており、
Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、
前記強誘電体膜の、前記第2絶縁体膜と接する側の表面における前記Ra値と前記Rms値との和の第1絶対値が、前記第2絶縁体膜の膜厚以下であり、かつ、
前記第2絶縁体膜の、前記有機半導体膜と接している側の表面における前記Ra値と前記Rms値との和の第2絶対値が3.0nm以下であることを特徴とする強誘電体ゲート有機電界効果トランジスタ。 - 前記強誘電体膜は、SrBi2Ta2O9からなることを特徴とする請求項1に記載の強誘電体ゲート有機電界効果トランジスタ。
- 前記有機半導体膜は、C60分子膜からなることを特徴とする請求項1又は2に記載の強誘電体ゲート有機電界効果トランジスタ。
- 前記第1絶縁体膜及び第2絶縁体膜は、Hf、Si、O及びNを含むHf系絶縁体膜であることを特徴とする請求項1から3までのいずれか1項に記載の強誘電体ゲート有機電界効果トランジスタ。
- 前記基板の材料は、Siであることを特徴とする請求項1から4までのいずれか1項に記載の強誘電体ゲート有機電界効果トランジスタ。
- 前記第2絶縁体膜と、前記有機半導体膜との間に、自己組織化単分子膜が形成されていることを特徴とする請求項1から5までのいずれか1項に記載の強誘電体ゲート有機電界効果トランジスタ。
- 請求項1から6までのいずれか1項に記載の強誘電体ゲート有機電界効果トランジスタを用いたメモリ素子。
- 有機半導体膜が、ソース電極及びドレイン電極間に形成されているボトムコンタクト型の強誘電体ゲート有機電界効果トランジスタの製造方法であって、
基板上に第1絶縁体膜を形成する第1絶縁体膜形成工程と、
前記第1絶縁体膜上に強誘電体膜を形成する強誘電体膜形成工程と、
前記強誘電体膜の、前記基板と接する側と反対側の表面を化学機械研磨法を用いて平坦化する研磨工程と、
前記強誘電体膜上に第2絶縁体膜を形成する第2絶縁体膜形成工程と、
前記第2絶縁体膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン形成工程と、
前記ソース電極及びドレイン電極間に有機半導体膜を形成する有機半導体膜形成工程とを含んでおり、
前記第2絶縁体膜形成工程で、
Ra値(Raは0でない定数)を算術平均粗さとし、Rms値(Rmsは0でない定数)を二乗平均粗さとするとき、
前記第2絶縁体膜と接する側の表面のRa値とRms値との和の第1絶対値が前記第2絶縁体膜の膜厚以下であり、かつ
前記第2絶縁体膜の前記有機半導体膜と接している側の表面のRa値とRms値の和の第2絶対値が3.0nm以下となるように、前記第2絶縁体膜を形成することを特徴とする強誘電体ゲート有機電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008223945A JP2010062222A (ja) | 2008-09-01 | 2008-09-01 | 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008223945A JP2010062222A (ja) | 2008-09-01 | 2008-09-01 | 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010062222A true JP2010062222A (ja) | 2010-03-18 |
Family
ID=42188738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008223945A Pending JP2010062222A (ja) | 2008-09-01 | 2008-09-01 | 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010062222A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2580905C2 (ru) * | 2014-03-25 | 2016-04-10 | Федеральное государственное бюджетное учреждение науки Институт проблем химической физики Российской академии наук (ИПХФ РАН) | Фотопереключаемый и электропереключаемый органический полевой транзистор, способ его изготовления и его применение в качестве устройства памяти |
US9362487B2 (en) | 2012-09-10 | 2016-06-07 | Kabushiki Kaisha Toshiba | Ferroelectric memory and manufacturing method of the same |
TWI753662B (zh) * | 2020-11-19 | 2022-01-21 | 國立成功大學 | 自含多重邏輯閘功能之有機薄膜電晶體及其製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100743A (ja) * | 2000-09-22 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 半導体メモリ素子 |
JP2003243628A (ja) * | 2002-02-15 | 2003-08-29 | Sony Corp | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 |
JP2007250987A (ja) * | 2006-03-17 | 2007-09-27 | Tokyo Institute Of Technology | 固体電子装置およびその作製方法 |
JP2008170515A (ja) * | 2007-01-09 | 2008-07-24 | Konica Minolta Holdings Inc | 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法 |
JP2008182047A (ja) * | 2007-01-24 | 2008-08-07 | Seiko Epson Corp | トランジスタ、トランジスタ回路、電気光学装置および電子機器 |
JP2008198982A (ja) * | 2007-01-15 | 2008-08-28 | Elpida Memory Inc | 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法 |
JP2008198992A (ja) * | 2007-01-16 | 2008-08-28 | Sony Corp | 半導体装置の製造方法 |
-
2008
- 2008-09-01 JP JP2008223945A patent/JP2010062222A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100743A (ja) * | 2000-09-22 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 半導体メモリ素子 |
JP2003243628A (ja) * | 2002-02-15 | 2003-08-29 | Sony Corp | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 |
JP2007250987A (ja) * | 2006-03-17 | 2007-09-27 | Tokyo Institute Of Technology | 固体電子装置およびその作製方法 |
JP2008170515A (ja) * | 2007-01-09 | 2008-07-24 | Konica Minolta Holdings Inc | 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法 |
JP2008198982A (ja) * | 2007-01-15 | 2008-08-28 | Elpida Memory Inc | 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法 |
JP2008198992A (ja) * | 2007-01-16 | 2008-08-28 | Sony Corp | 半導体装置の製造方法 |
JP2008182047A (ja) * | 2007-01-24 | 2008-08-07 | Seiko Epson Corp | トランジスタ、トランジスタ回路、電気光学装置および電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362487B2 (en) | 2012-09-10 | 2016-06-07 | Kabushiki Kaisha Toshiba | Ferroelectric memory and manufacturing method of the same |
RU2580905C2 (ru) * | 2014-03-25 | 2016-04-10 | Федеральное государственное бюджетное учреждение науки Институт проблем химической физики Российской академии наук (ИПХФ РАН) | Фотопереключаемый и электропереключаемый органический полевой транзистор, способ его изготовления и его применение в качестве устройства памяти |
TWI753662B (zh) * | 2020-11-19 | 2022-01-21 | 國立成功大學 | 自含多重邏輯閘功能之有機薄膜電晶體及其製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573083B2 (en) | Transistor type ferroelectric memory and method of manufacturing the same | |
JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
US9178006B2 (en) | Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications | |
JP2008270313A (ja) | 半導体記憶素子 | |
JP2009152235A (ja) | 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法 | |
US11145665B2 (en) | Electrical storage device with negative capacitance | |
WO2010131310A1 (ja) | 半導体メモリセルおよびその製造方法 | |
JP2007250987A (ja) | 固体電子装置およびその作製方法 | |
Takahashi et al. | Fabrication and characterization of sub-0.6-µm ferroelectric-gate field-effect transistors | |
CN111627920B (zh) | 一种铁电存储单元 | |
US20230354613A1 (en) | Wakeup free approach to improve the ferroelectricity of feram using a stressor layer | |
US12027601B2 (en) | Method for forming semiconductor structure | |
JP2010062221A (ja) | 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法 | |
JP2010062222A (ja) | 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 | |
US7642546B2 (en) | Molecular memory devices including solid-state dielectric layers and related methods | |
WO2017068859A1 (ja) | 不揮発性記憶素子 | |
JP2008053554A (ja) | 電子デバイスとその製造方法 | |
JP6145756B2 (ja) | 不揮発性記憶素子 | |
US20230011305A1 (en) | Anti-ferroelectric tunnel junction with asymmetrical metal electrodes | |
Kaneko et al. | NOR-type nonvolatile ferroelectric-gate memory cell using composite oxide technology | |
US6531729B2 (en) | Semiconductor device and method for fabricating the same | |
JP5414036B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JP2008166486A (ja) | 半導体記憶素子 | |
US20240154035A1 (en) | Semiconductor apparatus and forming method for ferroelectric thin film | |
KR20190027424A (ko) | 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |