JP2010056978A - 半導体集積回路およびその動作方法 - Google Patents
半導体集積回路およびその動作方法 Download PDFInfo
- Publication number
- JP2010056978A JP2010056978A JP2008220651A JP2008220651A JP2010056978A JP 2010056978 A JP2010056978 A JP 2010056978A JP 2008220651 A JP2008220651 A JP 2008220651A JP 2008220651 A JP2008220651 A JP 2008220651A JP 2010056978 A JP2010056978 A JP 2010056978A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- reception
- baseband signal
- transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 73
- 238000012545 processing Methods 0.000 claims abstract description 140
- 238000005070 sampling Methods 0.000 claims abstract description 80
- 238000004891 communication Methods 0.000 claims abstract description 52
- 230000005540 biological transmission Effects 0.000 claims description 188
- 230000008569 process Effects 0.000 claims description 30
- 230000015654 memory Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 description 22
- 238000003780 insertion Methods 0.000 description 22
- 230000037431 insertion Effects 0.000 description 22
- 230000004044 response Effects 0.000 description 19
- 238000012546 transfer Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 11
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 11
- 238000012217 deletion Methods 0.000 description 11
- 230000037430 deletion Effects 0.000 description 11
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 10
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 10
- 230000001413 cellular effect Effects 0.000 description 6
- 238000001914 filtration Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 4
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 206010011416 Croup infectious Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 201000010549 croup Diseases 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
- H04B1/0017—Digital filtering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transceivers (AREA)
Abstract
【課題】マルチモードに対応する半導体集積回路のチップ占有面積を低減する。
【解決手段】受信アナログフロントエンドユニット10は、第1と第2の通信方式の第1と第2のRF受信信号を信号帯域が大と小の第1と第2の受信アナログベースバンド信号に変換する。オーバーサンプリング型A/D変換器102は第1と第2の受信ディジタルベースバンド信号を生成し、第1ディジタルフィルタ103は第1と第2の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第2ディジタルフィルタ205、206、207は、ダウンサンプリング処理によって大きな第1サンプリング・レートを持つ第1受信ディジタルベースバンド信号を生成して、第3ディジタルフィルタ210、211、212は、ダウンサンプリング処理によって小さな第2サンプリング・レートを持つ第2受信ディジタルベースバンド信号を生成する。
【選択図】図2
【解決手段】受信アナログフロントエンドユニット10は、第1と第2の通信方式の第1と第2のRF受信信号を信号帯域が大と小の第1と第2の受信アナログベースバンド信号に変換する。オーバーサンプリング型A/D変換器102は第1と第2の受信ディジタルベースバンド信号を生成し、第1ディジタルフィルタ103は第1と第2の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第2ディジタルフィルタ205、206、207は、ダウンサンプリング処理によって大きな第1サンプリング・レートを持つ第1受信ディジタルベースバンド信号を生成して、第3ディジタルフィルタ210、211、212は、ダウンサンプリング処理によって小さな第2サンプリング・レートを持つ第2受信ディジタルベースバンド信号を生成する。
【選択図】図2
Description
本発明は、半導体集積回路およびその動作方法に関するもので、特にマルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減するのに有益な技術に関する。
GSM、GPRS、EDGE、WCDMA、DCS、PCSに代表されるセルラーや無線LAN等の各種通信方式が発展しているが、近年、1つの端末で複数の通信方式や送受信周波数帯域に対応したマルチモード/マルチバンド送受信機が渇望されている。尚、GSMはGlobal System for Mobile Communicationの略、EDGEはEnhanced Data for GSM Evolution; Enhanced Data for GPRSの略、GPRSはGeneral Packet Radio Serviceの略である。また更に、WCDMAはWideband Code Division Multiple Accessの略、DCSはDigital Cellular Systemの略、PCSはPersonal Communication Systemの略である。
世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるユビキタス・カバレージは、今日現実のものではなく、現在開発が進められている。これらのモバイルシステムは、GSM、GPRS、EDGE、WCDMAのセルラーと、例えばIEEE 802.11−b、−a、−g等のネットワーク、例えばブルートゥース、ジグビー等のパーソナルエリアネットワーク等とを含んでいる。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックス、高(数ワット)から低(マイクロワット)への送信出力電力の広範囲な組み合わせに及んでいる。その結果、マルチモード応用でのRF通信への要望が、大きくなっている。
携帯電話用高周波ICについては、ディジタル信号処理を行うベースバンドLSIとの1チップ化が進んでいる。非特許文献1は、GSMサービスに対応した高周波IC(Integrated Circuits)とベースバンドLSI(Large Scale Integration integrated circuits)の1チップ化を行っている。
下記非特許文献2には、GSM/EDGEのクワッドバンドとWCDMAのトライバンドをサポートする携帯電話の部品として開発された世界規模で使用するための2100、1900、850/800MHzのトライバンドの第3世代セルラートランシーバー用集積回路が記載されている。このRFトランシーバーは、トライバンド・WCDMAのベースバンド信号処理ICを集積化している。
また、下記非特許文献3には、RFICとベースバンドとの間のディジタルインタフェースの仕様が記載され、この仕様によると、下記8種類の信号がディジタルインタフェースで規定されている。1番目は送受信データ(RxTxData)の信号であり、送信の間にベースバンドからRFICへバーストシンボルを転送して、受信の間にRFICからベースバンドへマルチプレックスされたIQサンプルを転送する双方向信号である。2番目は送受信イネーブル(RxTxEn)の信号であり、送信モードTxの間にベースバンドによりイネーブルに駆動され、受信モードの間にRFICによりイネーブルに駆動される。3番目と4番目と5番目とは、RFICのレジスタセットをアクセスする双方向3線制御インタフェースの双方向のコントロールデータ(CtrlData)の信号とベースバンドからのコントロールイネーブル(CtrlEn)の信号とベースバンドからのコントロールクロック(CrlClk)の信号である。6番目は、ベースバンドからのストローブ(Srobe)の信号であり、RFIC内部のイベントの正確なタイミングの設定に使用される。7番目はシステムクロック(SysClk)の信号であり、8番目のシステムクロックイネーブル(SysClkEn)の信号がベースバンドによってアサートされている時にRFICから出力される26MHzのマスタークロックである。
更に、下記非特許文献4には、シングルチップ完全集積化GSM−EDGE/CDMA2000/UMTSダイレクトコンバージョン受信機が記載されている。この受信機は、フラクショナルPLL、ミキサ、低雑音増幅器、完全集積化電圧制御増幅器、アナログアンチエリアスイングフィルタ、3線バス形式インタフェースを含み、キートピックは完全に構成可能なディジタルフロントエンド(DFE)とΔΣA/D変換器と高速ディジタルシリアルベースバンド(BB)インタフェースである。ディジタルフロントエンド(DFE)は、サンプルレート変換、チャンネルフィルタリング、ダイナミックレンジ制御、RFICとベースバンドICとの間のディジタルインタフェースを介したデータ転送の信号調整を機能的に含むものである。
受信アナログフロントエンド(RxAFE)はダイレクトコンバージョンアーキテクチャーに基づき、フラクショナルPLLが集積化されている。チャンネル選択フィルタリングがディジタルフロントエンド(DFE)で実行されない場合には、A/D変換器の入力のアナログベースバンドフィルタはアンチエリアス成分を除去する。
ディジタルフロントエンド(DFE)では、不所望なチャンネル干渉を伴う所望の信号をサンプリングするために十分なダイナミックレンジを持つように設計されたΔΣA/D変換器が使用されている。ループフィルタのチューニングによる信号帯域への適合によって全てのモードでA/D変換器には一定のシステムクロックが供給される一方、オーバーサンプリングレート(OSR)の結果的な変化はディジタルフロントエンド(DFE)での適切なデシメーションを必要とする。
受信ディジタルフロントエンド(RxDFE)のディジタル信号処理(DSP)のブロックはマルチモードを可能とするもので、ディジタルフロントエンド(DFE)の機能には各規格の要求に高く依存するチャンネル選択フィルタリング、ゲイン制御、マッチトフィルタが含まれる。従って、3線バス型制御インタフェースを介するデシメーションファクター、フィルタ係数、ゲイン、補正パラメータの全てを含む構成オプションによって、ディジタルフロントエンド(DFE)は完全に構成可能である。
受信ディジタルフロントエンド(RxDFE)のディジタル信号処理(DSP)のブロックは最大の柔軟性と再構成可能性を持つように設計され、各処理ステージで十分なバイパス機能に有利であるように全ステージで全ての係数は12ビットのワード長と16ビットのデータパスとを持つものである。
受信ディジタルフロントエンド(RxDFE)の信号処理ステージは、2個のCICフィルタとノッチフィルタとIIR型波形ディジタルフィルタ(WD)と3次オールパスフィルタ(AP)とFIRフィルタとフラクショナルサンプルレート変換(FSRC)フィルタとを含んでいる。
2個のカスケーデッド・インテグレータ・コンブ(CIC:Cascaded-Integrator-Comb)フィルタによって、主なデシメーションステージが構成される。ノッチフィルタは、DCオフセットを最小に低減するため使用される。7次のIIR(Infinite-Impulse Response)型の波形ディジタルフィルタ(WD)によって、チャンネル選択フィルタが構成される。波形ディジタルフィルタ(WD)の群遅延は、3次のオールパスフィルタ(AP)によって補償される。FIR(Finite-Impulse Response)フィルタの機能としては、第1に規格仕様に関するマッチトフィルタリングであり、第2にアナログベースバンドフィルタ、CICフィルタ、WDFフィルタ、FSRCフィルタでの振幅低下の補償である。
また、良く知られているようにランダムな符号“0”、“1”が帯域幅の小さなチャンネルを伝送される際の符号間干渉(ISI:inter-symbol interference)を低減する方法として、送信機側ではパルス・シェーピング(ナイキスト・シグナリング)が行われ、受信機側ではイコライゼーションが行われる。ナイキスト・シグナリングにより、1つのパルスが最大値を取る時には、その他のパルスはゼロとされるものである。ナイキスト・シグナリングでしばしば用いられるパルス形状は、レイズドコサイン(RC:Raised Cosine)・スペクトラムに関するものである。レイズドコサインの関数の振幅は、時間軸上ではある時間で最大値を取り、その前後でゼロとされ、更にその前後で反対極性となると伴に次第に減衰するものである。レイズドコサインの関数の振幅は、周波数軸上ではある周波数帯域で平坦であり、この周波数帯域の外では次第に減衰するものである。このような処理は、レイズドコサインフィルタリングと呼ばれる。実際には、レイズドコサインフィルタは、2つの箇所に分割して挿入される。一方は送信機であり、他方は受信機である。伝達関数が上記の関数の平方根(square root)となるようなフィルタを用いることにより、両方の組み合わせでナイキスト・シグナリングが可能となり、受信機側のフィルタはマッチトフィルタとなる。
一方、下記非特許文献5には、符号間干渉(ISI)を低減するルートレイズドコサイン(RRC)フィルタにより、3GPP仕様に基づくFDD方式のWCDMAのためのパルス・シェーピング・フィルタを構成することが記載されている。WCDMA無線システムで、ダウンリンクで2個のRRCフィルタが存在する一方(基地局送信機で1個、端末受信機で1個)、アップリンクで2個のRRCフィルタが存在する(端末送信機で1個、基地局受信機で1個)。RRCフィルタは、ファイナイトインパルスレスポンス(FIR)フィルタによって実現されている。尚、3GPPは、3rd Generation Partnership Projectの略である。
また、下記非特許文献6には、GSM方式とWCDMA方式をサポートするデュアルモード携帯電話端末を使用してWCDAMからGSMおよびGSMからWCDMAのシームレスなハンドオーバーが可能なことが記載されている。
Pierre−Henri et.al, "A Fully Integrated SoC for GSM・GPRS in 0.13 um CMOS", ISSCC 2006, Session 26.7 pp.482−483.
D.L.Kaczman et al, "A Single−Chip Tri−Band (2100, 1900, 850/800 MHz) WCDMA/HSDPA Cellular Transceicer", IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.41, NO.5, MAY 2006, PP.1122−1132.
Andrew Fogg, "DigRF BASEBAND/RF DIGITAL INTERFACE SPECIFICATION", Logical, Electrorical and Timing Characteristics EGPRS Version Digital Interface Working Group Rapporteur Andrew Fogg, TTPCom Version 1.12http://mipi.org/docs/DigRF_Standard_v112.pdf〔平成20年7月28日検索〕
Gernot Hueber et.al, "A GSM−EDGE/CDMA2000/UMTS Receiver IC for Cellular Terminals in 0.13μm CMOS", Proceedings of the 9th European Conference on Wireless Technology, September 2006, PP.23−26.
Inaki BERENGUER et al, "Efficient VLSI Design of a Pulse Shaping Filter and DAC interface for W−CDMA transmission" , Proceedings. 2003 IEEE International [System−on−Chip] SOC Conference, 17−20 Sept. 2003, PP.373−376.
Gertie Alsenmyr at al, "Handover between WCDMA and GSM", Ericcson Review No.1, 2003,PP.6−11.
本発明者等は本発明に先立って、WCDMAとGSM/EDGEとのデュアルモードの送受信機能をサポートする無線周波数半導体集積回路(以下、RFICと言う)の研究・開発に従事した。
このRFICでは、上記非特許文献4に記載されたようにWCDMAとEDGEとのマルチモードに対応する受信ディジタルフロントエンドが必要となった。しかし、上記非特許文献4に記載されたコンフィギュラブルな受信ディジタルフロントエンドの構成を確定するためには、デシメーションファクター、フィルタ係数、ゲイン、補正パラメータの全ての構成オプション設定データをRFIC外部から3線バス型制御インタフェースを介して受信ディジタルフロントエンドに供給する必要が有る。従って、GSM/EDGE方式とWCDMA方式とをサポートするデュアルモード携帯電話端末に上記のように構成された受信ディジタルフロントエンドを含むRFICを搭載した場合には、使用の前に構成設定データを外部からRFICに供給する手間が必要となるとの問題が本発明者等の検討によって明らかとされた。
この手間はデュアルモード携帯電話端末を使用するユーザーに取って煩雑である一方、上記非特許文献6に記載されたデュアルモード携帯電話端末を使用するWCDAMからGSMおよびGSMからWCDMAのシームレスなハンドオーバーの際の待ち遠しい準備作業となるものである。
従って、このような問題を回避するために、WCDMA方式をサポートする第1受信ディジタルフロントエンドとGSM/EDGE方式をサポートする第2受信ディジタルフロントエンドとをダイレクトダウンコンバージョンのアーキテクチャー構成の受信アナログエンドの出力に並列に配置することも本発明者等によって本発明に先立って検討された。2系統の受信ディジタルフロントエンドのうちで使用する方を活性化して他方を非活性化することにより、低消費電力のマルチモードに対応する受信動作を行うことができる。しかし、本発明者等が検討したところ、この方式では2系統の受信ディジタルフロントエンドが必要であるのでチップ占有面積が大きいと言う問題が明らかとされた。
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
従って、本発明の目的とするところは、マルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的な半導体集積回路(1)は、受信アナログフロントエンドユニット(10)と、受信ディジタルフロントエンドユニット(101)と、ディジタルインタフェースユニット(105)とを具備する(図1参照)。
前記受信アナログフロントエンドユニット(10)は、第1と第2の通信方式(WCDMA、GSM/EDGE))の第1と第2のRF受信信号を大きな第1信号帯域(3.84MHz)と小さな第2信号帯域(270kHz)の第1と第2の受信アナログベースバンド信号にそれぞれダウンコンバートする。オーバーサンプリング型のA/D変換器(102)は、第1と第2の受信アナログベースバンド信号を第1と第2の受信ディジタルベースバンド信号にそれぞれ変換する。
第1ディジタルフィルタ(103)は第1と第2の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第2ディジタルフィルタ(205、206、207)は、前記第1ディジタルフィルタ(103)の前記出力のダウンサンプリング処理によって大きな第1サンプリング・レート(7.68MHz)を持つ前記第1受信ディジタルベースバンド信号を生成して、第3ディジタルフィルタ(210、211、212)は、前記第1ディジタルフィルタ(103)の前記出力のダウンサンプリング処理によって小さな第2サンプリング・レート(0.54MHz)を持つ前記第2受信ディジタルベースバンド信号を生成する(図2参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、マルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減することができる。
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態による半導体集積回路(1)は、受信アナログフロントエンドユニット(10)と、受信ディジタルフロントエンドユニット(101)と、ディジタルインタフェースユニット(105)とを具備する。
前記受信アナログフロントエンドユニット(10)は、通信端末装置に搭載されるアンテナ(ANT)によって受信されるRF受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものである。
前記受信ディジタルフロントエンドユニット(101)は、A/D変換器(102)と受信ディジタルフィルタユニット(103、205、206、207、210、211、212)とを含むものである。
前記A/D変換器(102)は、前記受信アナログフロントエンドユニット(10)の出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものである。
前記A/D変換器(102)からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニット(105)に伝達されるものである。
前記ディジタルインタフェースユニット(105)は、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニット(901)に供給することが可能なものである。
前記受信アナログフロントエンドユニット(10)は、前記アンテナにより受信される第1通信方式(WCDMA)の第1RF受信信号と第2通信方式(GSM/EDGE)の第2RF受信信号とを第1信号帯域(3.84MHz)を持つ第1受信アナログベースバンド信号と前記第1信号帯域よりも小さな第2信号帯域(270kHz)を持つ第2受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものである。
前記受信ディジタルフロントエンドユニット(101)の前記A/D変換器(102)は、オーバーサンプリング型A/D変換器によって構成されたものである。
前記オーバーサンプリング型A/D変換器(102)は、前記受信アナログフロントエンドユニット(10)から供給される前記第1受信アナログベースバンド信号と前記第2受信アナログベースバンド信号とを第1受信ディジタルベースバンド信号と第2受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものである。
前記受信ディジタルフロントエンドユニット(101)の前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型A/D変換器(102)の出力に接続された第1ディジタルフィルタ(103)を含むものである。
前記第1ディジタルフィルタ(103)は、前記オーバーサンプリング型A/D変換器から供給される前記第1受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型A/D変換器から供給される前記第2受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものである。
前記受信ディジタルフィルタユニットは、前記第1ディジタルフィルタ(103)の出力と前記ディジタルインタフェースユニット(105)との間に並列に接続された第2ディジタルフィルタ(205、206、207)と第3ディジタルフィルタ(210、211、212)とを更に含むものである。
前記第2ディジタルフィルタ(205、206、207)は、前記第1ディジタルフィルタ(103)の前記出力からの前記第1通信方式(WCDMA)に基づく前記第1受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第1サンプリング・レート(7.68MHz)を持つ前記第1受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(105)に供給するものである。
前記第3ディジタルフィルタ(210、211、212)は、前記第1ディジタルフィルタ(103)の前記出力からの前記第2通信方式(GSM/EDGE)に基づく前記第2受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第1サンプリング・レートよりも小さな第2サンプリング・レート(0.54MHz)を持つ前記第2受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(105)に供給することを特徴とする(図1、図2参照)。
前記実施の形態によれば、前記オーバーサンプリング型A/D変換器(102)と前記第1ディジタルフィルタ(103)とは第1通信方式(WCDMA)と第2通信方式(GSM/EDGE)との2系統の受信ディジタルベースバンド信号の処理に共通に使用されるので、マルチモードに対応するための前記受信ディジタルフロントエンドユニット(101)のチップ占有面積を低減することができる。またこの2系統の受信ディジタルベースバンド信号のサンプリング・レートの相違は、出力側で並列接続された前記第2ディジタルフィルタのダウンサンプリング処理と前記第3ディジタルフィルタのダウンサンプリング処理の間のサンプリング・レート変換率の相違によって容易に対応することができる。
好適な実施の形態によれば、前記第1サンプリング・レートを持つ前記第1受信ディジタルベースバンド信号を生成する前記第2ディジタルフィルタと前記第2サンプリング・レートを持つ前記第2受信ディジタルベースバンド信号を生成する第3ディジタルフィルタとは、前記第1受信アナログベースバンド信号の前記第1信号帯域と前記第2受信アナログベースバンド信号の前記第2信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする。
他の好適な実施の形態は、前記第2ディジタルフィルタ(205、206、207)は所定の値を有する補間レートを持つ補間処理部(203)を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする(図2参照)。
更に他の好適な実施の形態は、前記受信ディジタルフロントエンドユニット(101)は前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニット(105)に供給する受信バッファメモリ(104)を更に含むことを特徴とする(図1、図2参照)。
より好適な実施の形態によれば、前記第2ディジタルフィルタ(205、206、207)は復号間干渉を低減するための第1ルートレイズドコサインフィルタ(205)を含むことを特徴とする(図1、図2参照)。
更により好適な実施の形態は、前記受信アナログフロントエンドユニット(10)と前記受信ディジタルフロントエンドユニット(101)とは前記第1通信方式としてのWCDMA通信方式の前記第1RF受信信号と前記第2通信方式としてのGSM/EDGE通信方式の前記第2RF受信信号の信号処理を実行するように構成されていることを特徴とする(図1、図2参照)。
具体的な一つの実施の形態による半導体集積回路(1)は、送信ディジタルフロントエンドユニット(300)と、送信アナログフロントエンドユニット(400)とを更に具備する(図1参照)。
前記ディジタルインタフェースユニット(105)は、外部のディジタルベースバンド処理ユニット(901) から伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニット(300)に供給することが可能なものである。
前記送信ディジタルフロントエンドユニット(300)は、送信ディジタルフィルタユニット(302、303、304)とD/A変換器(305)とを含むものである。
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニット(105)から供給される前記送信ディジタルベースバンド信号を前記D/A変換器(305)に伝達するものである。
前記D/A変換器(305)は、前記送信ディジタルフィルタユニット(302、303、304)の出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものである。
前記送信アナログフロントエンドユニット(400)は、前記D/A変換器(305)の出力からの前記送信アナログベースバンド信号をRF送信信号にアップコンバートする送信機として動作することを特徴とする(図1参照)。
より具体的な一つの実施の形態は、前記送信ディジタルフィルタユニット(302、303、304)は前記ディジタルインタフェースユニット(105)と前記D/A変換器(305)の入力との間に並列に接続された第4ディジタルフィルタ(302、306)と第5ディジタルフィルタ(303、304、307、308)とを含むものである。
前記第4ディジタルフィルタ(302、306)は、前記ディジタルインタフェースユニット(105)から供給される前記第1通信方式(WCDMA)に基づく第1送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第3サンプリング・レート(19.2MHz)を持った前記第1送信ディジタルベースバンド信号を前記D/A変換器(305)の前記入力に供給するものである。
前記第5ディジタルフィルタ(303、304、307、308)は、前記ディジタルインタフェースユニット(105)から供給される前記第2通信方式(GSM/EDGE)に基づく第2送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第4サンプリング・レート(6.5MHz)を持った前記第2送信ディジタルベースバンド信号を前記D/A変換器(305)の前記入力に供給することを特徴とするものである。
更により具体的な一つの実施の形態は、前記送信ディジタルフロントエンドユニット(300)は、前記外部のディジタルベースバンド処理ユニット(901)から伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニット(302、303、304)に供給する送信バッファメモリ(301)を更に含むことを特徴とする(図1、図3参照)。
最も具体的な一つの実施の形態は、前記第4ディジタルフィルタ(302、306)は、復号間干渉を低減するための第2ルートレイズドコサインフィルタ(302)を含むことを特徴とする(図3参照)。
〔2〕本発明の別の観点の代表的な実施の形態は、受信アナログフロントエンドユニット(10)と、受信ディジタルフロントエンドユニット(101)と、ディジタルインタフェースユニット(105)とを具備する半導体集積回路(1)の動作方法である。
前記受信アナログフロントエンドユニット(10)は、通信端末装置に搭載されるアンテナ(ANT)によって受信されるRF受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものである。
前記受信ディジタルフロントエンドユニット(101)は、A/D変換器(102)と受信ディジタルフィルタユニット(103、205、206、207、210、211、212)とを含むものである。
前記A/D変換器(102)は、前記受信アナログフロントエンドユニット(10)の出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものである。
前記A/D変換器(102)からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニット(105)に伝達されるものである。
前記ディジタルインタフェースユニット(105)は、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニット(901)に供給することが可能なものである。
前記受信アナログフロントエンドユニット(10)は、前記アンテナにより受信される第1通信方式(WCDMA)の第1RF受信信号と第2通信方式(GSM/EDGE)の第2RF受信信号とを第1信号帯域(3.84MHz)を持つ第1受信アナログベースバンド信号と前記第1信号帯域よりも小さな第2信号帯域(270kHz)を持つ第2受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものである。
前記受信ディジタルフロントエンドユニット(101)の前記A/D変換器(102)は、オーバーサンプリング型A/D変換器によって構成されたものである。
前記オーバーサンプリング型A/D変換器(102)は、前記受信アナログフロントエンドユニット(10)から供給される前記第1受信アナログベースバンド信号と前記第2受信アナログベースバンド信号とを第1受信ディジタルベースバンド信号と第2受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものである。
前記受信ディジタルフロントエンドユニット(101)の前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型A/D変換器(102)の出力に接続された第1ディジタルフィルタ(103)を含むものである。
前記第1ディジタルフィルタ(103)は、前記オーバーサンプリング型A/D変換器から供給される前記第1受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型A/D変換器から供給される前記第2受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものである。
前記受信ディジタルフィルタユニットは、前記第1ディジタルフィルタ(103)の出力と前記ディジタルインタフェースユニット(105)との間に並列に接続された第2ディジタルフィルタ(205、206、207)と第3ディジタルフィルタ(210、211、212)とを更に含むものである。
前記第2ディジタルフィルタ(205、206、207)は、前記第1ディジタルフィルタ(103)の前記出力からの前記第1通信方式(WCDMA)に基づく前記第1受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第1サンプリング・レート(7.68MHz)を持つ前記第1受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(105)に供給するものである。
前記第3ディジタルフィルタ(210、211、212)は、前記第1ディジタルフィルタ(103)の前記出力からの前記第2通信方式(GSM/EDGE)に基づく前記第2受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第1サンプリング・レートよりも小さな第2サンプリング・レート(0.54MHz)を持つ前記第2受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(105)に供給することを特徴とする(図1、図2参照)。
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
《RFICの構成》
図1は、本発明の実施の形態によるWCDMAとGSM/EDGEとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRF半導体集積回路(以下、RFICと称す)の構成を示す図である。
図1は、本発明の実施の形態によるWCDMAとGSM/EDGEとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRF半導体集積回路(以下、RFICと称す)の構成を示す図である。
図1に示すRFIC1は、受信アナログフロントエンドユニット10と、受信ディジタルフロントエンドユニット101と、ディジタルインタフェースユニット105と、送信ディジタルフロントエンドユニット300と、送信アナログフロントエンドユニット400とを含んでいる。
受信アナログフロントエンドユニット10はダイレクトダウンコンバージョン受信機のアーキテクチャーとなっており、アンテナANTにより受信されるRF受信信号を受信アナログベースバンド信号に変換する。
受信ディジタルフロントエンドユニット101はA/D変換器とディジタルフィルタを含むことによって、受信ディジタルベースバンド信号をディジタルインタフェースユニット105に供給する。
ディジタルインタフェースユニット105は受信ディジタルフロントエンドユニット101から供給される受信ディジタルベースバンド信号をベースバンドLSI(図示せず)に転送する一方、ベースバンドLSI(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット300に供給する。
送信ディジタルフロントエンドユニット300はディジタルフィルタとD/A変換器を含むことによって、送信アナログベースバンド信号を送信アナログフロントエンドユニット400に供給する。
送信アナログフロントエンドユニット400は、周波数アップコンバージョン送信機のアーキテクチャーとなっており、送信アナログベースバンド信号をRF送信信号に周波数変換する。
《受信アナログフロントエンド》
受信アナログフロントエンドユニット10は、アンテナANTによって受信されるRF受信信号をI位相受信アナログベースバンド信号およびQ位相受信アナログベースバンド信号に直交変換するダイレクトダウンコンバージョン受信機のアーキテクチャーとなっている。尚、IはIn Phase、QはQuadrature Phaseを意味している。
受信アナログフロントエンドユニット10は、アンテナANTによって受信されるRF受信信号をI位相受信アナログベースバンド信号およびQ位相受信アナログベースバンド信号に直交変換するダイレクトダウンコンバージョン受信機のアーキテクチャーとなっている。尚、IはIn Phase、QはQuadrature Phaseを意味している。
すなわち、アンテナANTによって受信されたRF受信信号は低雑音増幅器11によって増幅された後、バンドパスフィルタ12を介して第1受信ミキサ13_Iの一方の入力端子および第2受信ミキサ13_Qの一方の入力端子に供給される。一方、分周器17からの高周波信号が位相シフタ14に供給されることによって、位相シフタ14から位相ゼロ度の受信ローカル信号が第1受信ミキサ13_Iの他方の入力端子に供給される一方、位相シフタ14から位相90度の受信ローカル信号が第2受信ミキサ13_Qの他方の入力端子に供給される。第1受信ミキサ13_I、第2受信ミキサ13_Qの出力端子からそれぞれ生成されるI位相およびQ位相の受信アナログベースバンド信号は第1および第2のローパスフィルタ15_I、15_Qを介して第1および第2の可変利得増幅器16_I、1_Qの入力端子に供給される。
第1可変利得増幅器16_Iの出力端子のI位相の受信アナログベースバンド信号は受信ディジタルフロントエンドユニット101の第1ディジタル信号処理ユニット101_Iに供給される一方、第2可変利得増幅器16_Qの出力端子のQ位相の受信アナログベースバンド信号は受信ディジタルフロントエンドユニット101の第2ディジタル信号処理ユニット101_Qに供給される。
《受信ディジタルフロントエンドユニット》
受信ディジタルフロントエンドユニット101の第1ディジタル信号処理ユニット101_Iと第2ディジタル信号処理ユニット101_Qは、I位相およびQ位相の受信アナログベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
受信ディジタルフロントエンドユニット101の第1ディジタル信号処理ユニット101_Iと第2ディジタル信号処理ユニット101_Qは、I位相およびQ位相の受信アナログベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
《入力部分のオーバーサンプリング型ΔΣA/D変換器とFIRデシメーションフィルタ》
まず、第1および第2のディジタル信号処理ユニット101_I、101_Qは、入力部分にWCDMAの受信信号処理とGSM/EDGEの受信信号処理とに共通に使用されるオーバーサンプリング型のΔΣA/D変換器102_I、102_Qと第1のFIR型ディジタルフィルタ103_I、101−Qとを含んでいる。すなわち、入力共通部分のA/D変換器102_I、102_Qには、折り返し雑音や量子化雑音の低いオーバーサンプリング型のΔΣA/D変換器が使用されている。オーバーサンプリング型ΔΣA/D変換器では、ナイキスト周波数よりも遥かに高いサンプリング周波数が使用されることによって離散的サンプル値の間の値が補間されるものとなるので高精度のA/D変換が可能となる。また更に、オーバーサンプリング型ΔΣA/D変換器では量子化雑音スペクトラムがフィードバックループによりシェービングされるので、伝統的なナイキストレシオA/D変換器と比較するとオーバーサンプリング型ΔΣ変調器はアナログ回路の非理想特性に対して非感応となる。
まず、第1および第2のディジタル信号処理ユニット101_I、101_Qは、入力部分にWCDMAの受信信号処理とGSM/EDGEの受信信号処理とに共通に使用されるオーバーサンプリング型のΔΣA/D変換器102_I、102_Qと第1のFIR型ディジタルフィルタ103_I、101−Qとを含んでいる。すなわち、入力共通部分のA/D変換器102_I、102_Qには、折り返し雑音や量子化雑音の低いオーバーサンプリング型のΔΣA/D変換器が使用されている。オーバーサンプリング型ΔΣA/D変換器では、ナイキスト周波数よりも遥かに高いサンプリング周波数が使用されることによって離散的サンプル値の間の値が補間されるものとなるので高精度のA/D変換が可能となる。また更に、オーバーサンプリング型ΔΣA/D変換器では量子化雑音スペクトラムがフィードバックループによりシェービングされるので、伝統的なナイキストレシオA/D変換器と比較するとオーバーサンプリング型ΔΣ変調器はアナログ回路の非理想特性に対して非感応となる。
しかし、WCDMAやGSM/EDGEの受信アナログベースバンド信号の信号帯域と比較してオーバーサンプリング型のΔΣA/D変換器102_I、102_Qのサンプリング・レートが高過ぎるので、受信アナログベースバンド信号の信号帯域に見合ったサンプリング・レートまで落とすと言うダウンサンプリングすなわちデシメーション(間引き)処理が必要になる。良く知られているように、デシメーション(間引き)処理により発生するエイリアス(折り返し成分)となる信号成分を除去するためにFIR(Finite Impulse Response)フィルタが使用される。従って、オーバーサンプリング型のΔΣA/D変換器102_I、102_Qに接続された第1のFIR型ディジタルフィルタ103_I、103_Qは、デシメーション処理により発生するエイリアスとなる信号成分を除去するデシメーションフィルタとしての機能を持つものである。
《中間のWCDMA信号処理》
次に、第1および第2のディジタル信号処理ユニット101_I、101_Qは、中間部分にWCDMAの受信信号ダウンサンプリング処理のための第2のFIR型ディジタルフィルタ205_I、205_QとCIC型ディジタルフィルタ206_I、206−Qと第3のFIR型ディジタルフィルタ207_I、207_Qとを含んでいる。この中間部分でのWCDMAの受信信号ダウンサンプリング処理によって、WCDMA受信ディジタルベースバンド信号のサンプリング・レートが更に低下されるものとなる。
次に、第1および第2のディジタル信号処理ユニット101_I、101_Qは、中間部分にWCDMAの受信信号ダウンサンプリング処理のための第2のFIR型ディジタルフィルタ205_I、205_QとCIC型ディジタルフィルタ206_I、206−Qと第3のFIR型ディジタルフィルタ207_I、207_Qとを含んでいる。この中間部分でのWCDMAの受信信号ダウンサンプリング処理によって、WCDMA受信ディジタルベースバンド信号のサンプリング・レートが更に低下されるものとなる。
中間部分のWCDMAの処理での初段の第2のFIR型ディジタルフィルタ205_I、205_Qは、冒頭で説明したように、3GPP仕様に基づきWCDMA無線システムにて符号間干渉(ISI)を低減するルートレイズドコサイン(RRC:Root Raised Cosine)フィルタとしての機能を持つものである。
中間部分のWCDMAの処理での中間段のCIC型ディジタルフィルタ206_I、206_Qは、補間(インタポレーション)フィルタおよび間引き(デシメーション) フィルタとしての両機能を持つものである。すなわち、CIC(Cascaded- Integrator- Comb)・フィルタは大きなサンプリング・レートの実現に好適なマルチレートフィルタの特性を持つので、CIC・フィルタによって間引き(デシメーション)と補間(インタポレーション)の両者を実現することができる。尚、CIC・フィルタは、ディジタル乗算器が不必要であり、加算器と減算器とレジスタとから構成されることができる。
中間部分のWCDMAの処理での終段の第2のFIR型ディジタルフィルタ207_I、207_Qは、受信アナログフロントエンドユニット10のバンドパスフィルタ12やローパスフィルタ15_I、15_Qにおける信号帯域内のリップルや群遅延偏差による受信信号の劣化を補償するためのディジタル・イコライザ・フィルタとして機能する。
《中間のGSM/EDGE信号処理》
また更に、第1および第2のディジタル信号処理ユニット101_I、101_Qは、中間部分にGSM/EDGEの受信信号ダウンサンプリング処理のための第4のFIR型ディジタルフィルタ210_I、210−Qと第5のFIR型ディジタルフィルタ211_I、211_Qと第6のFIR型ディジタルフィルタ212_I、212−Qとを含んでいる。
また更に、第1および第2のディジタル信号処理ユニット101_I、101_Qは、中間部分にGSM/EDGEの受信信号ダウンサンプリング処理のための第4のFIR型ディジタルフィルタ210_I、210−Qと第5のFIR型ディジタルフィルタ211_I、211_Qと第6のFIR型ディジタルフィルタ212_I、212−Qとを含んでいる。
高速データ転送であるHSDPA(High Speed Downlink Packet Access)のWCDMA受信時のベースバンド信号の信号帯域が略3.84MHzと広帯域なのに対して、GSM/EDGE受信時のベースバンド信号の信号帯域は略270kHzと略1桁、狭帯域である。
一方、オーバーサンプリング型ΔΣA/D変換器102_I、102_Qの出力の受信ディジタルベースバンド信号は、入力共通部分のデシメーションフィルタとしての機能を持つ第1のFIR型ディジタルフィルタ103_I、103_Qによってデシメーション(間引き)処理される。入力共通部分の第1のFIR型ディジタルフィルタ103_I、103_Qによるデシメーション処理は、広信号帯域のWCDMA受信時のベースバンド信号のためのデシメーション処理には十分であるが、狭信号帯域のGSM/EDGE受信時のベースバンド信号のためのデシメーション処理には不十分である。すなわち、狭信号帯域のGSM/EDGE受信ベースバンド信号のデシメーション処理には、入力共通部分の第1のFIR型ディジタルフィルタ103_I、103_Qによるデシメーション処理だけでなく付加的なデシメーション(間引き)処理とそれに付随するエイリアス信号成分除去のためのデシメーションフィルタが必要となる。
第1および第2のディジタル信号処理ユニット101_I、101_Qは、中間部分にGSM/EDGEの受信信号処理のための第4のFIR型ディジタルフィルタ210_I、210−Qと第5のFIR型ディジタルフィルタ211_I、211_Qは、上述した狭信号帯域のGSM/EDGE受信ベースバンド信号のための付加的なデシメーション処理に使用されると伴にエイリアス信号成分除去のためのFIRデシメーションフィルタとして機能するものである。従って、この中間部分でのGSM/EDGEの受信信号ダウンサンプリング処理によって、上述したWCDMAの中間部分でのダウンサンプリング処理のサンプリング・レートの低下よりも顕著に、GSM/EDGE受信ディジタルベースバンド信号のサンプリング・レートが低下されるものとなる。
中間部分のGSM/EDGEの処理での終段の第6のFIR型ディジタルフィルタ212_I、212_Qは、受信アナログフロントエンドユニット10のバンドパスフィルタ12やローパスフィルタ15_I、15_Qにおける信号帯域内のリップルや群遅延偏差による受信信号の劣化を補償するためのディジタル・イコライザ・フィルタとして機能する。
《受信用FIFOメモリ》
第1および第2のディジタル信号処理ユニット101_I、101_Qの中間部分のWCDMA信号処理もしくはGSM/EDGE信号処理を受けた受信ベースバンド信号は、受信用FIFO(First In/First Out)メモリ104_1、104_Qに一時的に格納された後にディジタルインタフェースユニット105へ供給される。
第1および第2のディジタル信号処理ユニット101_I、101_Qの中間部分のWCDMA信号処理もしくはGSM/EDGE信号処理を受けた受信ベースバンド信号は、受信用FIFO(First In/First Out)メモリ104_1、104_Qに一時的に格納された後にディジタルインタフェースユニット105へ供給される。
《ディジタルインタフェースユニット》
ディジタルインタフェースユニット105は受信ディジタルフロントエンドユニット101から供給される受信ディジタルベースバンド信号をベースバンドLSI(図示せず)に転送する一方、ベースバンドLSI(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット300に供給する。
ディジタルインタフェースユニット105は受信ディジタルフロントエンドユニット101から供給される受信ディジタルベースバンド信号をベースバンドLSI(図示せず)に転送する一方、ベースバンドLSI(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット300に供給する。
このディジタルインタフェースユニット105は上記非特許文献3に記載のディジタルインタフェースの仕様で構成されるが、それ以外にMIPI(Mobile Industry Processor Interface Alliance)と言う団体のDigRF Working Croupと呼ばれる組織で標準化が行われている規格DigRF v3に準拠することもできる。
ディジタルインタフェースユニット105には、ディジタルインタフェースの仕様に従ったシステムクロック(SysClk)によって制御されるPLL周波数シンセサイザ213と電圧制御発振器(VCO)214とが接続されている。尚、電圧制御発振器(VCO)214の発振周波数とPLL周波数シンセサイザ213から生成されるクロック信号clkの周波数は、1248MHzに設定されている。
《送信ディジタルフロントエンドユニット》
送信ディジタルフロントエンドユニット300の第3ディジタル信号処理ユニット300_Iと第4ディジタル信号処理ユニット300_Qとは、I位相およびQ位相の送信ディジタルベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
送信ディジタルフロントエンドユニット300の第3ディジタル信号処理ユニット300_Iと第4ディジタル信号処理ユニット300_Qとは、I位相およびQ位相の送信ディジタルベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
送信ディジタルフロントエンドユニット300は、ベースバンドLSI(図示せず)から転送される送信ディジタルベースバンド信号を一時的に格納するための送信用FIFO(First In/First Out)メモリ301_1、301_Qを含んでいる。
これから送信される送信ディジタルベースバンド信号が高速データ転送であるHSUPA(High Speed Uplink Packet Access)のWCDMA送信ディジタルベースバンド信号である場合には、送信用FIFOメモリ301_1、301_Qから読み出された後、WCDMA無線システムにて符号間干渉(ISI)を低減するルートレイズドコサイン(RRC)フィルタとしての機能を持つFIR型ディジタルフィルタ302_I、302_Qに供給される。FIR型ディジタルフィルタ302_I、302_QにてWCDMA送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のD/A変換器305_I、305_Qに供給される。
今から送信される送信ディジタルベースバンド信号がGSM送信ディジタルベースバンド信号である場合には、送信用FIFOメモリ301_1、301_Qから読み出された後、GMSK(Gausssian Minimum Shift Keying)用変調波形生成用フィルタ303_1、303_Qに供給される。フィルタ303_1、303_QにてGSM送信ディジタルベースバンド信号は変調波形生成処理とインタポレーション(補間)処理を受けた後に、出力共通部分のD/A変換器305_I、305_Qに供給される。
これから送信される送信ディジタルベースバンド信号がEDGE送信ディジタルベースバンド信号である場合には、送信用FIFOメモリ301_1、301_Qから読み出された後、8PSK(Eight Phase Shift Keying)用変調波形生成用フィルタ304_1、304_Qに供給される。フィルタ304_1、304_QにてEDGE送信ディジタルベースバンド信号は変調波形生成処理とインタポレーション(補間)処理を受けた後に、出力共通部分のD/A変換器305_I、305_Qに供給される。
出力共通部分のD/A変換器305_I、305_Qによって、WCDMA送信とGSM送信とEDGE送信とのいずれかのI位相とQ位相の送信ディジタルベースバンド信号はI位相とQ位相との送信アナログベースバンド信号に変換される。
《送信アナログフロントエンドユニット》
送信アナログフロントエンドユニット400は、D/A変換器305_I、305_QからのI位相とQ位相の送信アナログベースバンド信号をRF電力増幅器(図示せず)とアンテナANTとによって送信されるRF送信信号に周波数変換するアップコンバージョン送信機のアーキテクチャーとなっている。
送信アナログフロントエンドユニット400は、D/A変換器305_I、305_QからのI位相とQ位相の送信アナログベースバンド信号をRF電力増幅器(図示せず)とアンテナANTとによって送信されるRF送信信号に周波数変換するアップコンバージョン送信機のアーキテクチャーとなっている。
《受信ディジタルフロントエンドユニットの詳細な構成》
図2は、図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICの受信ディジタルフロントエンドユニット101の詳細な構成を示す図である。
図2は、図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICの受信ディジタルフロントエンドユニット101の詳細な構成を示す図である。
図1のI位相の受信アナログベースバンド信号が供給される第1ディジタル信号処理ユニット101_IとQ位相の受信アナログベースバンド信号が供給される第2ディジタル信号処理ユニット101_Qは同一の構成であり、その詳細な構成が図2の受信ディジタルフロントエンドユニット101によって示されている。
図2に示すように、受信ディジタルフロントエンドユニット101にはWCDMA受信動作のための第1分周器DIV1とGSM/EDGE受信動作のための第2分周器DIV2とが接続されている。
すなわち、受信アナログフロントエンドユニット10からの受信アナログベースバンド信号が供給されるオーバーサンプリング型ΔΣA/D変換器102に、第1分周器DIV1の出力から第1分周クロック信号CLK1と第2分周器DIV2の出力から第1分周クロック信号CLK2が供給される。第1分周器DIV1の入力端子と第2分周器DIV2の入力端子とには、図1のPLL周波数シンセサイザ213と電圧制御発振器(VCO)214とによって生成される周波数1248MHzのクロック信号clkが供給される。
WCDMA受信時には、第1分周器DIV1は分周数10の分周動作を実行するので、オーバーサンプリング型ΔΣA/D変換器102には第1分周器DIV1の出力から周波数124.8MHzの第1分周クロック信号CLK1が供給される。GSM/EDGE受信時には、第2分周器DIV2は分周数12の分周動作を実行するので、オーバーサンプリング型ΔΣA/D変換器102に第2分周器DIV2の出力から周波数104MHzの第2分周クロック信号CLK2が供給される。
従って、WCDMA受信時には、オーバーサンプリング型ΔΣA/D変換器102の出力端子から周波数124.8MHzのサンプリング・レートの受信ディジタルベースバンド信号がエイリアス信号成分除去用デシメーションフィルタとしての機能を持った第1のFIR型ディジタルフィルタ103の入力端子に供給される。第1のFIR型ディジタルフィルタ103の出力端子にはデシメーション(間引き)レートが13に設定されたデシメーション(間引き)処理部201の入力端子が接続されているので、デシメーション処理部201の出力端子からは周波数9.6MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
この受信ディジタルベースバンド信号は符号間干渉(ISI)を低減するルートレイズドコサイン(RRC)フィルタとしての第2のFIR型ディジタルフィルタ205の入力端子に供給され、第2のFIR型ディジタルフィルタ205の出力端子と補間フィルタおよび間引きフィルタとしてのCIC型ディジタルフィルタ206の入力端子との間にはインタポレーション(補間)レートが4に設定されたインタポレーション(補間)処理部203の入力端子が接続されているので、インタポレーション(補間)処理部203の出力端子からは周波数38.4MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。CIC型ディジタルフィルタ206の出力端子にはデシメーション(間引き)レートが5に設定されたデシメーション(間引き)処理部204の入力端子が接続されているので、デシメーション処理部204の出力端子から周波数7.68MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
従って、ディジタル・イコライザ・フィルタとしての終段の第2のFIR型ディジタルフィルタ207の出力端子からは、HSDPAのWCDMA受信ベースバンド信号の信号帯域略3.84MHzの2倍の周波数7.68MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成されディジタルインタフェース105を介してベースバンドLSIに供給されることができる。
一方、GSM/EDGE受信時には、オーバーサンプリング型ΔΣA/D変換器102の出力端子からの周波数104MHzのサンプリング・レートの受信ディジタルベースバンド信号がエイリアス信号成分除去用デシメーションフィルタとしての機能を持つ第1のFIR型ディジタルフィルタ103の入力端子に供給される。第1のFIR型ディジタルフィルタ103の出力端子にはデシメーション(間引き)レートが12に設定されたデシメーション(間引き)処理部202の入力端子が接続されているので、デシメーション処理部202の出力端子から略周波数8.67MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
このGSM/EDGE受信時の受信ディジタルベースバンド信号は付加的デシメーション処理に使用されエイリアス信号成分除去用のFIRデシメーションフィルタとして機能する第4のFIR型ディジタルフィルタ210を介してデシメーション(間引き)レートが4に設定されたデシメーション(間引き)処理部208の入力端子に供給されているので、デシメーション(間引き)処理部208の出力端子から略周波数2.17MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
このGSM/EDGE受信時の受信ディジタルベースバンド信号は付加的デシメーション処理に使用されエイリアス信号成分除去用のFIRデシメーションフィルタとして機能する第5のFIR型ディジタルフィルタ211を介してデシメーション(間引き)レートが4に設定されたデシメーション(間引き)処理部209の入力端子に供給されているので、デシメーション(間引き)処理部209の出力端子から略周波数0.54MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
従って、ディジタル・イコライザ・フィルタとしての終段の第6のFIR型ディジタルフィルタ212の出力端子からは、GSM/EDGE受信時の受信ベースバンド信号の信号帯域の略0.27MHzの2倍の周波数0.54MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成されてディジタルインタフェース105を介してベースバンドLSIに供給されることができる。
《送信ディジタルフロントエンドユニットの詳細な構成》
図3は、図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICの送信ディジタルフロントエンドユニット300の詳細な構成を示す図である。
図3は、図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICの送信ディジタルフロントエンドユニット300の詳細な構成を示す図である。
図1のI位相の送信ディジタルベースバンド信号が供給される第3ディジタル信号処理ユニット300_IとQ位相の送信ディジタルベースバンド信号が供給される第4ディジタル信号処理ユニット300_Qは同一の構成であり、その詳細な構成が図3の送信ディジタルフロントエンドユニット300により示されている。
図3に示すように、送信ディジタルフロントエンドユニット300は、ベースバンドLSI(図示せず)から転送される送信ディジタルベースバンド信号を一時的に格納するための送信用FIFOメモリ301を含んでいる。
今から送信される送信ディジタルベースバンド信号が信号帯域3.84MHzのHSUPAのWCDMA送信ディジタルベースバンド信号である場合には、送信用FIFOメモリ301から読み出された後、インタポレーション(補間)レートが5に設定されたインタポレーション(補間)処理部306の入力端子に供給されている。従って、インタポレーション(補間)処理部306の出力端子から、周波数19.2MHzのサンプリング・レートの送信ディジタルベースバンド信号が生成され、WCDMA無線システムにて符号間干渉(ISI)を低減するルートレイズドコサイン(RRC)フィルタとしての機能を持つFIR型ディジタルフィルタ302に供給される。FIR型ディジタルフィルタ302_I、302_QにてWCDMA送信ディジタルベースバンド信号はフィルタリング処理を受けた後に、出力共通部分のD/A変換器305に供給されるものである。
インタポレーション(補間)処理部306から周波数19.2MHzのサンプリング・レートのWCDMA送信ディジタルベースバンド信号が供給されるD/A変換器305には、周波数19.2MHzの第3分周クロック信号CLK3が供給されている。また、周波数19.2MHzの第3分周クロック信号CLK3とインタポレーション(補間)処理部306で使用される周波数19.2MHzのサンプリング・クロック信号はPLL周波数シンセサイザ213と電圧制御発振器(VCO)214とによって生成される周波数1248MHzのクロック信号clkの65分周によって生成されることができる。
今から送信される送信ディジタルベースバンド信号が信号帯域は略270kHzのGSM送信ディジタルベースバンド信号である場合には、送信用FIFOメモリ301から読み出された後、インタポレーション(補間)レートが24に設定されたインタポレーション(補間)処理部307の入力端子に供給されている。従って、インタポレーション(補間)処理部307の出力端子から、周波数6.5MHzのサンプリング・レートの送信ディジタルベースバンド信号が生成され、GMSK用変調波形生成用フィルタ303に供給される。GMSK用変調波形生成用フィルタ303にてGSM送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のD/A変換器305に供給される。
インタポレーション(補間)処理部307から周波数6.5MHzのサンプリング・レートのGSM送信ディジタルベースバンド信号が供給されるD/A変換器305には、周波数が6.5MHzの第4分周クロック信号CLK4が供給されている。また、周波数6.5MHzの第4分周クロック信号CLK4とインタポレーション(補間)処理部307で使用される周波数6.5MHzのサンプリング・クロック信号はPLL周波数シンセサイザ213と電圧制御発振器(VCO)214とによって生成される周波数1248MHzのクロック信号clkの192分周によって生成されることができる。
これから送信される送信ディジタルベースバンド信号が信号帯域は略270kHzのEDGE送信ディジタルベースバンド信号である場合には、送信用FIFOメモリ301から読み出された後、インタポレーション(補間)レートが24に設定されたインタポレーション(補間)処理部308の入力端子に供給される。従って、インタポレーション(補間)処理部308の出力端子から、周波数6.5MHzのサンプリング・レートの送信ディジタルベースバンド信号が生成され、8PSK用変調波形生成用フィルタ304に供給される。8PSK用変調波形生成用フィルタ304にてEDGE送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のD/A変換器305に供給される。
インタポレーション(補間)処理部308からの周波数6.5MHzのサンプリング・レートのEDGE送信ディジタルベースバンド信号が供給されるD/A変換器305には、周波数が6.5MHzの第4分周クロック信号CLK4が供給されている。また、周波数6.5MHzの第4分周クロック信号CLK4とデシメーション(間引き)処理部308で使用される周波数6.5MHzのサンプリング・クロック信号はPLL周波数シンセサイザ213と電圧制御発振器(VCO)214とによって生成される周波数1248MHzのクロック信号clkの192分周によって生成されることができる。
≪オーバーサンプリング型ΔΣA/D変換器のサンプリング周波数≫
図4は、図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICの受信ディジタルフロントエンドユニット101に含まれたオーバーサンプリング型ΔΣA/D変換器102のサンプリング周波数とS/N比(SNR)との関係を示す図である。
図4は、図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICの受信ディジタルフロントエンドユニット101に含まれたオーバーサンプリング型ΔΣA/D変換器102のサンプリング周波数とS/N比(SNR)との関係を示す図である。
図4に示すように、オーバーサンプリング型ΔΣA/D変換器102のサンプリング周波数を高くすれば、高いS/N比(SNR)を得ることができる。高速データ転送であるHSDPA(High Speed Downlink Packet Access)のWCDMA受信信号の受信時では、受信回路で発生する雑音の影響が問題となるために、オーバーサンプリング型ΔΣA/D変換器102で生じる量子化雑音についても考慮する必要がある。
特に、HSDPA方式のWCDMA受信信号の受信時では、アナログフィルタによる妨害波の抑圧度にも依存するが、略50dBから75dBまでのS/N比(SNR)がA/D変換器に要求される。従って、オーバーサンプリング型ΔΣA/D変換器102には略60MHz以上のサンプリング周波数が必要であることが図4から理解される。RFICの製造ばらつきやオーバーサンプリング型ΔΣA/D変換器102のサンプリング時に生じるジッタの影響等を考慮すると、動作マージンを確保する必要がある。従って、100MHz以上のサンプリング周波数であれば十分動作なマージンを確保でき、アナログフィルタによる妨害波の抑圧度が低い場合にも高いS/N比(SNR)を維持することができる。
一方、図2に関連して説明したように受信ディジタルフロントエンドユニット101の終段のFIR型ディジタルフィルタ207の出力端子からは、HSDPAのWCDMA受信ベースバンド信号の信号帯域略3.84MHzの2倍の周波数7.68MHzのサンプリング・レートの受信ディジタルベースバンド信号が生成される。一方、3GPP仕様に基づくWCDMAでも、I、Q位相の受信ベースバンド信号の各信号帯域1.92MHzの2倍の3.84MHzがHSDPAのWCDMA受信ベースバンド信号の信号帯域で、更にその2倍の周波数7.68MHzのサンプリング・レートがHSDPAのWCDMA受信ベースバンド信号が指示されている。
一方、規格DigRF v3に準拠するディジタルインタフェースの仕様によれば受信ベースバンド信号の最大転送速度は、312Mbpsに規定されている。従って、通常では、最大転送速度312Mbpsに対応する最大転送周波数312MHzの4倍や8倍等と言う倍速クロック信号を使用して伝送データの伝送位相の最適化を行うものである。図1に示した本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICでは、4倍の倍速クロック信号を使用するアーキテクチャーが採用され、最大転送周波数312MHzの4倍である1248MHzの周波数が電圧制御発振器(VCO)214とPLL周波数シンセサイザ213によって生成される基準クロック信号clkの周波数に設定された。
しかし、基準クロック信号clkの周波数1248MHzからディジタルインタフェースユニット105に供給されるHSDPAのWCDMA受信ベースバンド信号のサンプリング・レートを決定するための7.68MHzの周波数を直接生成したとすると、1248/7.68=162.5の非整数分周を行う必要があり、分周比が整数値とならなくなってしまう。
このような問題を解消するために、図2に示す本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行するRFICの受信ディジタルフロントエンドユニット101にはインタポレーション(補間)処理部203が配置されている。
図5は、図2の本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行するRFICの受信ディジタルフロントエンドユニット101の補間処理部203におけるインタポレーション(補間)レートと他の動作設定パラメータとの関係を示す図である。
図5(A)の列501には補間処理部203のインタポレーション(補間)レートの値が記載され、列502には必要な整数の分周比が記載されている。
すなわち、図5(A)の1列目では補間処理部203のインタポレーション(補間)レートの値が2であるので、上述の非整数分周数162.5の2倍の整数分周数325が、3個の整数の分周比の積の5×5×13によって生成されることができる。尚、複数個の分周比は、具体的には図2の受信ディジタルフロントエンドユニット101の中間のWCDMA信号処理部に整数のデシメーション(間引き)レートを持つ複数のデシメーション(間引き)処理部を配置することで可能となる。この一例が、図2の受信ディジタルフロントエンドユニット101の中間のWCDMA信号処理部のデシメーション(間引き)処理部201、204である。
また、例えば図5(A)の6列目では補間処理部203のインタポレーション(補間)レートの値が12であるので、上述の非整数分周数162.5の12倍の整数分周数1950が、5個の整数の分周比の積の2×3×5×5×13によって生成されることができる。同様にして、図5(A)の2列目から5列目に示すように複数個の整数の分周比の積によって上述の非整数分周数162.5の偶数倍の整数分周数が生成されることが理解される。
図5(B)の列503には補間処理部203のインタポレーション(補間)レートの値が記載され、列504にはオーバーサンプリング型ΔΣA/D変換器102に接続された第1分周器DIV1の分周比と第1分周器DIV1の出力の第1分周クロック信号CLK1の周波数とが記載されている。
すなわち、補間処理部203のインタポレーション(補間)レートの値が2である図5(B)の1列目では、3つの場合に周波数1248MHzが基準クロック信号clkを使用することができることが記載されている。すなわち、1つ目では分周比5と周波数249.6MHzとの積により、基準クロック信号clkの周波数1248MHzが形成され、サンプリング周波数249.6MHzの第1分周クロック信号CLK1がオーバーサンプリング型ΔΣA/D変換器102に供給される。また2つ目では分周比13と周波数96MHzとの積によって、基準クロック信号clkの周波数1248MHzが形成されて、サンプリング周波数96MHzの第1分周クロック信号CLK1がオーバーサンプリング型ΔΣA/D変換器102に供給される。更に3つ目では分周比25と周波数49.92MHzとの積により、基準クロック信号clkの周波数1248MHzが形成され、サンプリング周波数49.92MHzの第1分周クロック信号CLK1がオーバーサンプリング型ΔΣA/D変換器102に供給される。
また、図5(B)の1列目から6列目に示すように、補間処理部203のインタポレーション(補間)レートの値が4、6、8、10、12と増加しても多数の場合に周波数1248MHzが基準クロック信号clkを使用することができることが理解されている。
注目すべきは、図5(B)の2列目の補間処理部203のインタポレーション(補間)レートの値が4の場合に第1分周器DIV1の分周比を10に設定することによりサンプリング周波数124.8MHzの第1分周クロック信号CLK1がオーバーサンプリング型ΔΣA/D変換器102に供給されることである。
一方、図4に関連して説明したようにオーバーサンプリング型ΔΣA/D変換器102のS/N比を50dB以上に高くするためには、ΔΣA/D変換器102に供給されるサンプリング・クロック信号の周波数を略100MHz以上に設定することが望ましい。従って、サンプリング周波数が100MHz以上である図5(B)の2列目の選択505は、オーバーサンプリング型のΔΣA/D変換器102のS/N比(SNR)を高くする上で望ましいものである。しかし、図5(B)の4列目と6列目にも、第1分周器DIV1の分周比が10でサンプリング周波数が124.8MHzとなる他の選択条件が存在していることが理解できる。しかし、この他の選択条件では補間処理部203のインタポレーション(補間)レートの値が8または10と大きな値であるので、図2の受信ディジタルフロントエンドユニット101の補間処理部203の回路規模、チップ占有面積、消費電力が大きくなると言う欠点がある。
このようにして、図2の受信ディジタルフロントエンドユニット101の補間処理部203の回路規模、チップ占有面積、消費電力を小さくする上でも、図5(B)の2列目の選択505は最適の選択と言うことができる。実際に、図2に示した受信ディジタルフロントエンドユニット101でも、第1分周器DIV1の分周比が10に設定され、補間処理部203のインタポレーション(補間)レートの値が4に設定され、サンプリング周波数124.8MHzの第1分周クロック信号CLK1がオーバーサンプリング型ΔΣA/D変換器102に供給されている。更に、デシメーション(間引き)処理部201のデシメーション(間引き)レートが13に設定され、更に、デシメーション(間引き)処理部204のデシメーション(間引き)レートが5に設定されることにより、FIR型ディジタルフィルタ207の出力端子からHSDPAのWCDMA受信ベースバンド信号帯域の2倍の周波数7.68MHzを持つサンプリング・レートの受信ディジタルベースバンド信号が生成されることができる。
一方、3GPP仕様に基づくGSM/EDGEモードでも、I、Q位相の受信ベースバンド信号の各信号帯域略135kHzの2倍の略270kHzがGSM/EDGE受信ベースバンド信号の信号帯域で、更にその2倍の周波数0.54MHzのサンプリング・レートがGSM/EDGE受信ベースバンド信号が指示されている。
図6は、図2の本発明の実施の形態によるWCDMAとGSM/EDGEのマルチモードの送受信動作を実行するRFICの受信ディジタルフロントエンドユニット101のオーバーサンプリング型ΔΣA/D変換器102に接続された第2分周器DIV2の分周比と第2分周器DIV2の出力の第2分周クロック信号CLK2の周波数との関係を示す図である。
すなわち、図6の1行目601と3行目603とに第2分周器DIV2の分周比が記載され、図6の2行目602と4行目604とには第2分周器DIV2の出力の第2分周クロック信号CLK2の周波数が記載されている。
特に、図6の選択605は、第2分周器DIV2の分周比12によって周波数1248MHzの基準クロック信号clkを分周することで、第2分周器DIV2の出力から周波数104MHzの第2分周クロック信号CLK2が生成されることを示している。すなわち、第2分周器DIV2からの第2分周クロック信号CLK2の周波数104MHzが第1分周器DIV1からの第1分周クロック信号CLK1の周波数124.8MHzと近似するものとなる。従って、図2に示したRFICの受信ディジタルフロントエンドユニット101の中央部のWCDMA信号処理部とGSM/EDGE信号処理部の回路規模が略同等となって、2つの回路ブロックの対称性が良好で、RFICのチップレイアウト設計も容易となるものである。そう言った意味では、図6の選択605の1つ前の選択による第2分周器DIV2の分周比9によって周波数1248MHzの基準クロック信号clkを分周して、第2分周器DIV2の出力から周波数138.67MHzの第2分周クロック信号CLK2を生成することも次の最適な選択と言うことができる。実際に図2に示した受信ディジタルフロントエンドユニット101では、第2分周器DIV2の分周比が12に設定され、サンプリング周波数104MHzの第2分周クロック信号CLK2がオーバーサンプリング型ΔΣA/D変換器102に供給されている。更にデシメーション(間引き)処理部202のデシメーション(間引き)レートが12に設定され、デシメーション(間引き)処理部208とデシメーション(間引き)処理部209のそれぞれのデシメーション(間引き)レートが4に設定されることによって、FIR型ディジタルフィルタ212の出力端子からGSM/EDGE受信ベースバンド信号帯域の略2倍の周波数0.54MHzを持ったサンプリング・レートの受信ディジタルベースバンド信号が生成されることができる。
特に、図6の他の選択606は、第2分周器DIV2の分周比24によって周波数1248MHzの基準クロック信号clkを分周することで、第2分周器DIV2の出力から周波数が52MHzの第2分周クロック信号CLK2が生成されることを示している。すなわち、この他の選択606は、上述の選択605の半分の周波数を持つ第2分周クロック信号CLK2を使用できるので、ΔΣA/D変換器102と受信ディジタルフロントエンドユニット101の中央部のGSM/EDGE信号処理部の消費電力を削減することができる。
《WCDMAのタイムアジャストメント》
図7は、WCDMAの通信方式で要求されるタイムアジャストメント(Time Adjustment)を説明する図である。
図7は、WCDMAの通信方式で要求されるタイムアジャストメント(Time Adjustment)を説明する図である。
図7の下に示すように、ワンチップ(one chip)は260.42nsecの信号時間単位であって、666.7μsecのワンスロット(one slot)は2560個のチップ(chip)を含み、10msecのワンフレーム(one frame)は15個のスロット(slot)を含むものである。
図7の上に示すように、WCDMAの規格では、携帯基地局(BS)701と携帯電話端末(MS)702との間の信号伝達遅延変動を吸収するために、1/4チップ以下の精度でアンテナからの送信タイミングをスライドさせる機能を要求している。1/4チップの挿入(addition)と間引き(deletion)は、送信信号のスロットとスロットとの間の境界703b、703d、703fにて行われる。また、このタイムアジャストメントは、携帯基地局(BS)701と携帯電話端末(MS)702とのいずれかの装置の送信系D/A変換器またはその入力部分のディジタルフィルタで実行されるものである。またタイムアジャストメントの長さは、WCDMAの規格によれば、1/4チップだけではなく、1/4チップ以下のステップ幅も規定されているために、1/5チップや1/6チップのステップ幅で実行されることもできる。
図8は、図1と図3とに示した本発明の実施の形態によるRFICにてWCDMA通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニット300の構成を示す図である。
図1および図3と同様に、図8に示す送信ディジタルフロントエンドユニット300も、送信用FIFOメモリ301、ルートレイズドコサイン(RRC)フィルタとしてのFIR型ディジタルフィルタ302_I、302_Q、D/A変換器305_I、305_Qを含んでいる。
一方、図4に関連して説明したようにPLL周波数シンセサイザ213と電圧制御発振器(VCO)214とによって周波数1248MHzの基準クロック信号clkが生成される。従って、この基準クロック信号clkの周波数1248MHzから高速データ転送であるHSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の周波数3.84MHzを生成するには325分周を行えば良い。しかし、HSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の4倍の周波数15.36MHzを生成するには、81.25分周の非整数分周を行う必要があり、実際には極めて困難である。従って、基準クロック信号clkの周波数1248MHzの65分周の整数分周を行うことにより、HSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の5倍の周波数19.2MHzを生成して、図3と図8とに示すように周波数19.2MHzの動作クロック信号をルートレイズドコサイン(RRC)フィルタとしてのFIR型ディジタルフィルタ302_I、302_Q、D/A変換器305_I、305_Qに供給するものとなったものである。
上述した理由によって、HSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の5倍の周波数19.2MHzの動作クロック信号をFIR型ディジタルフィルタ302_I、302_Q、D/A変換器305_I、305_Qに供給されるものとなったので、図8の送信ディジタルフロントエンドユニット300を含む図1および図3に示した本発明の実施の形態によるRFICでは1/5チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うこととなった。ワンチップの時間が260.42nsecであるので、1/5チップの時間は52.08nsecとなる。1/5チップの時間を周波数に周波数に変換すると、f=1/T=1/52.08nsec=19.2MHzとなり、HSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の5倍の周波数19.2MHzの動作クロック信号の周波数と一致する。
一方、ベースバンドLSIはHSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の4倍の周波数15.36MHzで動作することができるので、ベースバンドLSIでは1/4チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うことができる。ワンチップの時間が260.42nsecであるので、1/4チップの時間は65.10nsecとなる。1/4チップの時間を周波数に周波数に変換すると、f=1/T=1/65.10nsec=15.36MHzとなり、HSUPA方式のWCDMAの送信ベースバンド信号の信号帯域の4倍の周波数15.36MHzの動作クロック信号の周波数と一致する。
図9は、1/4チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うベースバンドLSI(901)と1/5チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うRFIC(902)との接続を説明する図である。
図9に示すように、マルチモード携帯電話のWCDMA送信動作では、ベースバンドLSI901からRFIC902にHSUPA方式のWCDMAの送信ディジタルベースバンド信号Txが供給されるものである。
動作速度で単純比較すると、低速クロック15.36MHzで動作するベースバンドLSI901のタイムアジャストメントでは1/4チップの挿入(addition)による長時間・大容量のデータ遅延バッファリングが行われるのに対して、高速クロック19.2MHzで動作するRFIC902のタイムアジャストメントでは1/5チップの挿入(addition)による短時間・小容量のデータ遅延バッファリングが行われることになる。従って、このような場合が継続すると、図1、図3、図8に示す送信用FIFOメモリ301の記憶容量の余裕が無くなって、データのオーバーフローが発生するので、マルチモード携帯電話から携帯電話基地局への送信データの欠落が発生してしまう。
この問題を解消するために、図1および図8に示した送信ディジタルフロントエンドユニット300_I、Qは、アップダウンカウンタ804を含んでいる。
アップダウンカウンタ804には、ディジタルインタフェースユニット105を介してベースバンドLSIからチップ挿入(addition)のフラグ情報とチップ間引き(deletion)のフラグ情報とが供給される。すなわち、アップダウンカウンタ804は1/5チップの挿入の数と1/5チップの間引きの数とをカウントして、1回の1/5チップの挿入に応答してカウント数は1個インクリメントされ、1回の1/5チップの間引きに応答してカウント数は1個ディクリメントされる。より詳細に説明すると、1回目から3回目までの各1/5チップの挿入に応答してカウント数は単純に1個インクリメントされて、それぞれで1/5チップのステップ幅(52.08nsec)の挿入によるタイムアジャストメントが実行される。しかし、4回目の1/5チップの挿入に応答してカウント数は2個インクリメントされて、それ応答して2/5チップのステップ幅(104.16nsec)の挿入によるタイムアジャストメントが実行される。その結果、1回目から4回目までの各1/5チップの挿入によって合計ワンチップ分の260.4nsecの挿入によるタイムアジャストメントが実行されるものとなる。この間に、ベースバンドLSIでは、1/4チップのステップ幅(65.10nsec)の挿入が4回実行されて、同様に合計ワンチップ分の260.4nsecの挿入によるタイムアジャストメントが実行されている。このようにして、ベースバンドLSIとRFICとの間のタイムアジャストメントのステップ幅の相違が吸収されることができるので、RFICの送信用FIFOメモリ301での送信データのオーバーフローの発生を解消することができる。尚、4回目の1/5チップの挿入に応答してワンチップ分の260.4nsecの時間挿入によるタイムアジャストメントが実行された後、アップダウンカウンタ804のカウント値はゼロに復帰される。
また1/5チップの間引きに対しては、1回目から3回目までの各1/5チップの間引きに応答してカウント数は単純に1個ディクリメントされ、4回目の1/5チップの間引きに応答してカウント数は2個ディクリメントするので、同様にしてステップ幅の相違が吸収されることができる。
≪ルートレイズドコサインフィルタ≫
図10は、図3と図8に示したルートレイズドコサイン(RRC)フィルタとして機能するFIR型ディジタルフィルタ302_I、302_Qの構成を示す図である。
図10は、図3と図8に示したルートレイズドコサイン(RRC)フィルタとして機能するFIR型ディジタルフィルタ302_I、302_Qの構成を示す図である。
図10の上の図に示すように、FIR型ディジタルフィルタ302は、信号帯域3.84MHzのHSUPAのWCDMA送信ディジタルベースバンド信号が供給され従属接続された複数のサンプル遅延器DLa、DLb…DLNを含むシフタ1001を含んでいる。更に、FIR型ディジタルフィルタ302は、シフタ1001の複数のサンプル遅延器DLa、DLb…DLNの各中間タップのベースバンド信号が供給される積和演算器1002を含んでいる。すなわち、シフタ1001の第1サンプル遅延器DLaの出力信号は積和演算器1002の第1乗算器MULTaの一方の入力端子に供給されて、第1乗算器MULTaの他方の入力端子には第1係数レジスタ1002aに格納された複数の係数a(0)、a(1)、a(2)、a(3)、a(4)の選択された1つの係数が供給されて、第1乗算器MULTaの出力信号は加算器SUMの第1入力端子に供給される。以下同様に構成され、シフタ1001の第Nサンプル遅延器DLNの出力信号は積和演算器1002の第N乗算器MULTNの一方の入力端子に供給されて、第N乗算器MULTNの他方の入力端子には第N係数レジスタ1002Nに格納された複数の係数の選択された1つの係数が供給されて、第1乗算器MULTaの出力信号は加算器SUMの第N入力端子に供給される。
図10の下の図に示すように、FIR型ディジタルフィルタ302は、タイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されていない状態では、簡素化のために加算器SUMを省略すると、5個のサンプル遅延器DLと5個の乗算器MULTとによって構成されている。従って、この状態のFIR型ディジタルフィルタ302には信号帯域の周波数3.84MHzのHSUPA方式のWCDMAの送信ベースバンド信号が供給されることにより5倍の信号帯域周波数19.2MHzを出力するインタポレーション(補間)処理部306とルートレイズドコサイン(RRC)フィルタ302として機能するものである。
しかし、このFIR型ディジタルフィルタ302にタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されると、サンプル遅延器DLの接続個数と乗算器MULTの接続個数とが変化することになる。
図11は、図10に示したルートレイズドコサイン(RRC)フィルタとして機能するFIR型ディジタルフィルタ302の構成がタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報に応答して変化することを示す図である。
図11の上には、FIR型ディジタルフィルタ302にタイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されていない状態でサンプル遅延器DLと乗算器MULTの接続個数が5個である通常状態1101が示されている。
その下には、FIR型ディジタルフィルタ302にタイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給された種々の状態が示されている。
最初に、1/5チップの挿入(addition)に応答して、FIR型ディジタルフィルタ302の内部のサンプル遅延器DLと乗算器MULTの接続個数が5個から6個に増加した状態1102が示されている。尚、この状態1102では、処理1103は第5サンプル遅延器と第5係数レジスタと第5乗算器とを使用した乗算結果が6個目の演算結果として利用されているので、送信信号の不所望な変動を回避することができる。
次に、1/5チップの間引き(deletion)に応答して、FIR型ディジタルフィルタ302の内部のサンプル遅延器DLと乗算器MULTの接続個数が5個から4個に減少した状態1104が示されている。尚、この状態1104では、本来5番目として存在していた第5サンプル遅延器と第5係数レジスタと第5乗算器とを使用した乗算処理1105が省略されるものである。
更にその次に、2/5チップの挿入(addition)に応答して、FIR型ディジタルフィルタ302内部のサンプル遅延器DLと乗算器MULTの接続個数が5個から7個に増加した状態1106が示されている。また、この状態1106では、処理1107Aと処理1107Bとは第5サンプル遅延器と第5係数レジスタと第5乗算器とを使用した乗算結果が6個目の演算結果と7個目の演算結果として利用されていることを示している。この場合も、送信信号の不所望な変動を回避することができる。
最後に、2/5チップの間引き(deletion)に応答して、FIR型ディジタルフィルタ302内部のサンプル遅延器DLと乗算器MULTの接続個数が5個から3個に減少した状態1108が示されている。尚、この状態1108では、本来4番目として存在していた第4サンプル遅延器と第4係数レジスタと第4乗算器とを使用した乗算処理1109と本来5番目として存在していた第5サンプル遅延器と第5係数レジスタと第5乗算器とを使用した乗算処理1110とが省略されるものである。
このように、図11で説明したように、図10に示したルートレイズドコサイン(RRC)フィルタとして機能するFIR型ディジタルフィルタ302の構成がタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報に応答して変化するものである。従って、図8に示した本発明の実施の形態によるRFICにてWCDMA通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニット300は、3ビットカウンタ305を含むものである。この3ビットカウンタ305のカウンタ値はアップダウンカウンタ804のカウンタ値で制御され、3ビットカウンタ305の最大8種類のカウンタ値によってFIR型ディジタルフィルタ302内部のサンプル遅延器DLと乗算器MULTの接続個数が変更されることができる。
《PLL周波数シンセサイザと電圧制御発振器》
図12は、図1と図2と図3に示した本発明の実施の形態によるWCDMAとGSM/EDGEとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICに使用されるPLL周波数シンセサイザ213と電圧制御発振器(VCO)214との構成を示す図である。
図12は、図1と図2と図3に示した本発明の実施の形態によるWCDMAとGSM/EDGEとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるRFICに使用されるPLL周波数シンセサイザ213と電圧制御発振器(VCO)214との構成を示す図である。
図12の上に示すように、電圧制御発振器(VCO)214の発振制御入力端子に接続されたPLL周波数シンセサイザ213は、バッファアンプ1204と分周器1201と位相比較器1202とチャージポンプ1203とループフィルタ1219とを含んでいる。
位相比較器1202の一方の入力端子にはバッファアンプ1204を介してディジタルインタフェースの仕様に従ったシステムクロック信号(SysClk)の26MHzの周波数の基準クロックが供給される一方、位相比較器1202の他方の入力端子に分周比48に設定された分周器1201の出力信号が供給される。位相比較器1202の位相比較出力信号はチャージポンプ1203の入力端子に供給され、チャージポンプ1203の出力信号はループフィルタ1219を介し電圧制御発振器(VCO)214の発振制御入力端子に供給される。電圧制御発振器(VCO)214の1248MHzの周波数を持った発振出力信号は、分周比48を持った分周器1201により26MHzの周波数の負帰還信号に変換されて、位相比較器1202の他方の入力端子に帰還される。
図12の下に、電圧制御発振器(VCO)214から生成される周波数1248MHzの発振出力信号から種々の周波数を持つ信号を形成するための信号形成回路の構成が示されている。
図3に示した送信ディジタルフロントエンドユニット300のD/A変換器306とインタポレーション(補間)処理部306で使用される周波数19.2MHzの信号は、分周比5の分周器1206と分周比13の分周器1214とによって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のCIC型ディジタルフィルタ206で使用される周波数38.4MHzの信号は、分周比5の分周器1206と、分周比2の分周器1207と、分周比3と分周比4との間で変化することで平均分周比が3.25の非整数分周器1211とによって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のディジタル・イコライザFIR型ディジタルフィルタ207で使用される周波数7.68MHzの信号は、分周比5の分周器1206と、分周比2の分周器1207と、分周比3と分周比4との間で変化することで平均分周比が3.25の非整数分周器1211と、分周比5の分周器1212とによって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のルートレイズドコサイン(RRC)フィルタとしてのFIR型ディジタルフィルタ205で使用される周波数9.6MHzの信号は、平均分周比が3.25の非整数分周器1211に接続された分周比4の分周器1213によって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のオーバーサンプリング型ΔΣA/D変換器102にWCDMA受信時に供給される周波数124.8MHzの第1分周クロック信号CLK1は、分周比5の分周器1206と分周比2の分周器1207と切換スイッチ1215とによって生成されることができる。
図1に示したディジタルインタフェースユニット105で使用される周波数312MHzの信号は、分周比2の分周器1208と分周比2の分周器1209とによって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のオーバーサンプリング型ΔΣA/D変換器102にGSM/EDGE受信時において供給される周波数104MHzの第2分周クロック信号CLK2は、分周比2の分周器1208と分周比2の分周器1209と分周比3の分周器1210と切換スイッチ1215とによって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のエイリアス信号除去デシメーションFIR型ディジタルフィルタ210に供給される周波数8.67MHzのクロック信号は、分周比3の分周器1210の出力に接続された分周比12の分周器1216によって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のエイリアス信号除去デシメーションFIR型ディジタルフィルタ210に供給される周波数2.17MHzのクロック信号は、分周比12の分周器1216の出力に接続された分周比4の分周器1217によって生成されることができる。
図2に示した受信ディジタルフロントエンドユニット101のディジタル・イコライザFIR型ディジタルフィルタ212で使用される周波数0.54MHzの信号は、分周比4の分周器1217の出力に接続された分周比4の分周器1218によって生成されることができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、受信アナログフロントエンドユニット10において、WCDMA受信RF信号とGSM/EDGE受信RF信号とをそれぞれ別個の低雑音増幅器と受信ミキサとによって受信アナログベースバンド信号に周波数ダウンコンバージョンすることもできる。
また、例えば周波数2GHzの無線LANと周波数5GHzの無線LANとを受信するRFICにおいて、2GHzの無線LANの受信ベースバンド信号の信号帯域と5GHzの無線LANの受信ベースバンド信号の信号帯域とが相違する場合にも本発明を適用することができる。
ANT…アンテナ
1…RFIC
10…受信アナログフロントエンドユニット
101…受信ディジタルフロントエンドユニット
105…ディジタルインタフェースユニット
300…送信ディジタルフロントエンドユニット
400…送信アナログフロントエンドユニット
11…低雑音増幅器
12…バンドパスフィルタ
13…受信ミキサ
14…位相シフタ
15…ローパスフィルタ
16…可変利得増幅器
102…オーバーサンプリング型ΔΣA/D変換器
103…FIR型ディジタルフィルタ(デシメーションフィルタ)
205…FIR型ディジタルフィルタ(ルートレイズドコサインフィルタ)
206…CIC型ディジタルフィルタ
207…FIR型ディジタルフィルタ(ディジタル・イコライザ・フィルタ)
210…FIR型ディジタルフィルタ(デシメーションフィルタ)
211…FIR型ディジタルフィルタ(デシメーションフィルタ)
212…FIR型ディジタルフィルタ(ルートレイズドコサインフィルタ)
104…受信用FIFOメモリ
213…PLL周波数シンセサイザ
214…電圧制御発振器(VCO)
301…送信用FIFOメモリ
302…FIR型ディジタルフィルタ(デシメーションフィルタ)
303…GMSK用変調波形生成用フィルタ
304…8PSK用変調波形生成用フィルタ
305…D/A変換器
DIV1…第1分周器
DIV2…第1分周器
201…デシメーション処理部
203…インタポレーション処理部
204…デシメーション処理部
202…デシメーション処理部
208…デシメーション処理部
209…デシメーション処理部
306…インタポレーション処理部
307…インタポレーション処理部
308…インタポレーション処理部
1…RFIC
10…受信アナログフロントエンドユニット
101…受信ディジタルフロントエンドユニット
105…ディジタルインタフェースユニット
300…送信ディジタルフロントエンドユニット
400…送信アナログフロントエンドユニット
11…低雑音増幅器
12…バンドパスフィルタ
13…受信ミキサ
14…位相シフタ
15…ローパスフィルタ
16…可変利得増幅器
102…オーバーサンプリング型ΔΣA/D変換器
103…FIR型ディジタルフィルタ(デシメーションフィルタ)
205…FIR型ディジタルフィルタ(ルートレイズドコサインフィルタ)
206…CIC型ディジタルフィルタ
207…FIR型ディジタルフィルタ(ディジタル・イコライザ・フィルタ)
210…FIR型ディジタルフィルタ(デシメーションフィルタ)
211…FIR型ディジタルフィルタ(デシメーションフィルタ)
212…FIR型ディジタルフィルタ(ルートレイズドコサインフィルタ)
104…受信用FIFOメモリ
213…PLL周波数シンセサイザ
214…電圧制御発振器(VCO)
301…送信用FIFOメモリ
302…FIR型ディジタルフィルタ(デシメーションフィルタ)
303…GMSK用変調波形生成用フィルタ
304…8PSK用変調波形生成用フィルタ
305…D/A変換器
DIV1…第1分周器
DIV2…第1分周器
201…デシメーション処理部
203…インタポレーション処理部
204…デシメーション処理部
202…デシメーション処理部
208…デシメーション処理部
209…デシメーション処理部
306…インタポレーション処理部
307…インタポレーション処理部
308…インタポレーション処理部
Claims (20)
- 受信アナログフロントエンドユニットと、受信ディジタルフロントエンドユニットと、ディジタルインタフェースユニットとを具備して、
前記受信アナログフロントエンドユニットは、通信端末装置に搭載されるアンテナによって受信されるRF受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものであり、
前記受信ディジタルフロントエンドユニットは、A/D変換器と受信ディジタルフィルタユニットとを含むものであり、
前記A/D変換器は、前記受信アナログフロントエンドユニットの出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものであり、
前記A/D変換器からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニットに伝達されるものであり、
前記ディジタルインタフェースユニットは、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニットに供給することが可能なものであり、
前記受信アナログフロントエンドユニットは、前記アンテナにより受信される第1通信方式の第1RF受信信号と第2通信方式の第2RF受信信号とを第1信号帯域を持つ第1受信アナログベースバンド信号と前記第1信号帯域よりも小さな第2信号帯域を持つ第2受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記A/D変換器は、オーバーサンプリング型A/D変換器によって構成されたものであり、
前記オーバーサンプリング型A/D変換器は、前記受信アナログフロントエンドユニットから供給される前記第1受信アナログベースバンド信号と前記第2受信アナログベースバンド信号とを第1受信ディジタルベースバンド信号と第2受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型A/D変換器の出力に接続された第1ディジタルフィルタを含むものであり、
前記第1ディジタルフィルタは、前記オーバーサンプリング型A/D変換器から供給される前記第1受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型A/D変換器から供給される前記第2受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものであり、
前記受信ディジタルフィルタユニットは、前記第1ディジタルフィルタの出力と前記ディジタルインタフェースユニットとの間に並列に接続された第2ディジタルフィルタと第3ディジタルフィルタとを更に含むものであり、
前記第2ディジタルフィルタは、前記第1ディジタルフィルタの前記出力からの前記第1通信方式に基づく前記第1受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第1サンプリング・レートを持つ前記第1受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給するものであり、
前記第3ディジタルフィルタは、前記第1ディジタルフィルタの前記出力からの前記第2通信方式に基づく前記第2受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第1サンプリング・レートよりも小さな第2サンプリング・レートを持つ前記第2受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給することを特徴とする半導体集積回路。 - 前記第1サンプリング・レートを持つ前記第1受信ディジタルベースバンド信号を生成する前記第2ディジタルフィルタと前記第2サンプリング・レートを持つ前記第2受信ディジタルベースバンド信号を生成する第3ディジタルフィルタとは、前記第1受信アナログベースバンド信号の前記第1信号帯域と前記第2受信アナログベースバンド信号の前記第2信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする請求項1に記載の半導体集積回路。
- 前記第2ディジタルフィルタは所定の値を有する補間レートを持つ補間処理部を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする請求項2に記載の半導体集積回路。
- 前記受信ディジタルフロントエンドユニットは前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニットに供給する受信バッファメモリを更に含むことを特徴とする請求項1に記載の半導体集積回路。
- 前記第2ディジタルフィルタは復号間干渉を低減するための第1ルートレイズドコサインフィルタを含むことを特徴とする請求項4に記載の半導体集積回路。
- 前記受信アナログフロントエンドユニットと前記受信ディジタルフロントエンドユニットとは前記第1通信方式としてのWCDMA通信方式の前記第1RF受信信号と前記第2通信方式としてのGSM/EDGE通信方式の前記第2RF受信信号の信号処理を実行するように構成されていることを特徴とする請求項5に記載の半導体集積回路。
- 送信ディジタルフロントエンドユニットと、送信アナログフロントエンドユニットとを更に具備して、
前記ディジタルインタフェースユニットは、外部のディジタルベースバンド処理ユニットから伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニットに供給することが可能なものであり、
前記送信ディジタルフロントエンドユニットは、送信ディジタルフィルタユニットとD/A変換器とを含むものであり、
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニットから供給される前記送信ディジタルベースバンド信号を前記D/A変換器に伝達するものであり、
前記D/A変換器は、前記送信ディジタルフィルタユニットの出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものであり、
前記送信アナログフロントエンドユニットは、前記D/A変換器の出力からの前記送信アナログベースバンド信号をRF送信信号にアップコンバートする送信機として動作することを特徴とする請求項4に記載の半導体集積回路。 - 前記送信ディジタルフィルタユニットは前記ディジタルインタフェースユニットと前記D/A変換器の入力との間に並列に接続された第4ディジタルフィルタと第5ディジタルフィルタとを含むものであり、
前記第4ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第1通信方式に基づく第1送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第3サンプリング・レートを持った前記第1送信ディジタルベースバンド信号を前記D/A変換器の前記入力に供給するものであり、
前記第5ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第2通信方式に基づく第2送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第4サンプリング・レートを持った前記第2送信ディジタルベースバンド信号を前記D/A変換器の前記入力に供給することを特徴とする請求項7に記載の半導体集積回路。 - 前記送信ディジタルフロントエンドユニットは、前記外部のディジタルベースバンド処理ユニットから伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニットに供給する送信バッファメモリを更に含むことを特徴とする請求項7に記載の半導体集積回路。
- 前記第4ディジタルフィルタは、復号間干渉を低減するための第2ルートレイズドコサインフィルタを含むことを特徴とする請求項9に記載の半導体集積回路。
- 受信アナログフロントエンドユニットと、受信ディジタルフロントエンドユニットと、ディジタルインタフェースユニットとを具備する半導体集積回路の動作方法であって、
前記受信アナログフロントエンドユニットは、通信端末装置に搭載されるアンテナによって受信されるRF受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものであり、
前記受信ディジタルフロントエンドユニットは、A/D変換器と受信ディジタルフィルタユニットとを含むものであり、
前記A/D変換器は、前記受信アナログフロントエンドユニットの出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものであり、
前記A/D変換器からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニットに伝達されるものであり、
前記ディジタルインタフェースユニットは、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニットに供給することが可能なものであり、
前記受信アナログフロントエンドユニットは、前記アンテナにより受信される第1通信方式の第1RF受信信号と第2通信方式の第2RF受信信号とを第1信号帯域を持つ第1受信アナログベースバンド信号と前記第1信号帯域よりも小さな第2信号帯域を持つ第2受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記A/D変換器は、オーバーサンプリング型A/D変換器によって構成されたものであり、
前記オーバーサンプリング型A/D変換器は、前記受信アナログフロントエンドユニットから供給される前記第1受信アナログベースバンド信号と前記第2受信アナログベースバンド信号とを第1受信ディジタルベースバンド信号と第2受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型A/D変換器の出力に接続された第1ディジタルフィルタを含むものであり、
前記第1ディジタルフィルタは、前記オーバーサンプリング型A/D変換器から供給される前記第1受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型A/D変換器から供給される前記第2受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものであり、
前記受信ディジタルフィルタユニットは、前記第1ディジタルフィルタの出力と前記ディジタルインタフェースユニットとの間に並列に接続された第2ディジタルフィルタと第3ディジタルフィルタとを更に含むものであり、
前記第2ディジタルフィルタは、前記第1ディジタルフィルタの前記出力からの前記第1通信方式に基づく前記第1受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第1サンプリング・レートを持つ前記第1受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給するものであり、
前記第3ディジタルフィルタは、前記第1ディジタルフィルタの前記出力からの前記第2通信方式に基づく前記第2受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第1サンプリング・レートよりも小さな第2サンプリング・レートを持つ前記第2受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給することを特徴とする半導体集積回路の動作方法。 - 前記第1サンプリング・レートを持つ前記第1受信ディジタルベースバンド信号を生成する前記第2ディジタルフィルタと前記第2サンプリング・レートを持つ前記第2受信ディジタルベースバンド信号を生成する第3ディジタルフィルタとは、前記第1受信アナログベースバンド信号の前記第1信号帯域と前記第2受信アナログベースバンド信号の前記第2信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする請求項11に記載の半導体集積回路の動作方法。
- 前記第2ディジタルフィルタは所定の値を有する補間レートを持つ補間処理部を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする請求項12に記載の半導体集積回路の動作方法。
- 前記受信ディジタルフロントエンドユニットは前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニットに供給する受信バッファメモリを更に含むことを特徴とする請求項11に記載の半導体集積回路の動作方法。
- 前記第2ディジタルフィルタは復号間干渉を低減するための第1ルートレイズドコサインフィルタを含むことを特徴とする請求項14に記載の半導体集積回路の動作方法。
- 前記受信アナログフロントエンドユニットと前記受信ディジタルフロントエンドユニットとは前記第1通信方式としてのWCDMA通信方式の前記第1RF受信信号と前記第2通信方式としてのGSM/EDGE通信方式の前記第2RF受信信号の信号処理を実行するように構成されていることを特徴とする請求項15に記載の半導体集積回路の動作方法。
- 送信ディジタルフロントエンドユニットと、送信アナログフロントエンドユニットとを更に具備して、
前記ディジタルインタフェースユニットは、外部のディジタルベースバンド処理ユニットから伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニットに供給することが可能なものであり、
前記送信ディジタルフロントエンドユニットは、送信ディジタルフィルタユニットとD/A変換器とを含むものであり、
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニットから供給される前記送信ディジタルベースバンド信号を前記D/A変換器に伝達するものであり、
前記D/A変換器は、前記送信ディジタルフィルタユニットの出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものであり、
前記送信アナログフロントエンドユニットは、前記D/A変換器の出力からの前記送信アナログベースバンド信号をRF送信信号にアップコンバートする送信機として動作することを特徴とする請求項14に記載の半導体集積回路の動作方法。 - 前記送信ディジタルフィルタユニットは前記ディジタルインタフェースユニットと前記D/A変換器の入力との間に並列に接続された第4ディジタルフィルタと第5ディジタルフィルタとを含むものであり、
前記第4ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第1通信方式に基づく第1送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第3サンプリング・レートを持った前記第1送信ディジタルベースバンド信号を前記D/A変換器の前記入力に供給するものであり、
前記第5ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第2通信方式に基づく第2送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第4サンプリング・レートを持った前記第2送信ディジタルベースバンド信号を前記D/A変換器の前記入力に供給することを特徴とする請求項17に記載の半導体集積回路の動作方法。 - 前記送信ディジタルフロントエンドユニットは、前記外部のディジタルベースバンド処理ユニットから伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニットに供給する送信バッファメモリを更に含むことを特徴とする請求項17に記載の半導体集積回路の動作方法。
- 前記第4ディジタルフィルタは、復号間干渉を低減するための第2ルートレイズドコサインフィルタを含むことを特徴とする請求項19に記載の半導体集積回路の動作方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008220651A JP2010056978A (ja) | 2008-08-29 | 2008-08-29 | 半導体集積回路およびその動作方法 |
US12/543,504 US20100056201A1 (en) | 2008-08-29 | 2009-08-19 | Semiconductor integrated circuit and circuit operation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008220651A JP2010056978A (ja) | 2008-08-29 | 2008-08-29 | 半導体集積回路およびその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010056978A true JP2010056978A (ja) | 2010-03-11 |
Family
ID=41726241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008220651A Withdrawn JP2010056978A (ja) | 2008-08-29 | 2008-08-29 | 半導体集積回路およびその動作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100056201A1 (ja) |
JP (1) | JP2010056978A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012506195A (ja) * | 2008-10-17 | 2012-03-08 | サムスン エレクトロニクス カンパニー リミテッド | 多段階チャネルフィルタを有する無線通信システムの送受信装置 |
JP2013131947A (ja) * | 2011-12-22 | 2013-07-04 | Hitachi Ltd | 複数の異種無線システムを同時にサービスする無線基地局および無線基地局における信号処理方法 |
JP2021515478A (ja) * | 2018-02-28 | 2021-06-17 | ディール、メータリング、システムズ、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングDiehl Metering Systems Gmbh | 無線受信機 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8346091B2 (en) | 2009-04-29 | 2013-01-01 | Andrew Llc | Distributed antenna system for wireless network systems |
US8306103B2 (en) * | 2009-12-07 | 2012-11-06 | Csr Technology Inc. | Systems and methods providing in-phase and quadrature equalization |
US8416899B2 (en) * | 2009-12-07 | 2013-04-09 | Csr Technology Inc. | Multimode filter architecture |
US8586461B2 (en) * | 2009-12-07 | 2013-11-19 | Csr Technology Inc. | Systems and methods providing spur avoidance in a direct conversion tuner architecture |
EP2362550B1 (en) * | 2010-02-18 | 2012-08-29 | Imec | Digital front-end circuit and method for using the same |
US8477056B2 (en) * | 2010-06-01 | 2013-07-02 | Infinera Corporation | Method, system, and apparatus for interpolating an output of an analog-to-digital converter |
KR101423111B1 (ko) * | 2010-08-10 | 2014-07-30 | 창원대학교 산학협력단 | 밴드 패스 샘플링 수신기 |
KR101523738B1 (ko) * | 2010-12-23 | 2015-06-04 | 한국전자통신연구원 | 다중 대역폭을 지원하는 디지털 프론트 엔드를 갖는 신호 수신장치 및 이를 이용한 신호 수신방법 |
US8848671B2 (en) | 2011-08-09 | 2014-09-30 | Motorola Mobility Llc | Apparatus and method of using CDMA architecture for 3GPP2 compliant transceivers |
AU2013338583B2 (en) | 2012-10-31 | 2017-08-31 | Commscope Technologies Llc | Digital baseband transport in telecommunications distribution systems |
US9859915B2 (en) * | 2015-09-11 | 2018-01-02 | Analog Devices, Inc. | RF tuner with blocker detection and noise limited region recovery |
CN107171669B (zh) | 2016-03-08 | 2022-06-28 | 三星电子株式会社 | 半导体器件和半导体器件的操作方法 |
KR102595903B1 (ko) | 2016-08-26 | 2023-10-30 | 삼성전자주식회사 | 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법 |
EP3516776B1 (en) * | 2016-09-23 | 2022-02-16 | Huawei Technologies Co., Ltd. | Digital front end for use with direct digital radio frequency modulator |
US10425091B2 (en) * | 2017-10-31 | 2019-09-24 | Texas Instruments Incorporated | Fractional clock generator |
US10707879B2 (en) * | 2018-04-13 | 2020-07-07 | KaiKuTek Inc. | Frequency-modulated continuous-wave radar system and frequency tracking method for calibrating frequency gains of a radio frequency signal to approach wideband flatness frequency responses |
CN113543224A (zh) * | 2020-03-31 | 2021-10-22 | 华为技术有限公司 | 一种全球移动通信***gsm数据的通信方法和相关装置 |
CN116073847A (zh) * | 2021-10-29 | 2023-05-05 | 寰宇智芯科技(成都)有限公司 | 具有无线传输接口的控制器 |
US11870453B2 (en) * | 2021-11-22 | 2024-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuits and methods for a noise shaping analog to digital converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593176B1 (ko) * | 2004-06-16 | 2006-06-26 | 삼성전자주식회사 | 멀티 모드용 아날로그 베이스밴드 처리기 및 신호 처리 방법 |
EP2127100A4 (en) * | 2007-03-21 | 2012-07-25 | Skyworks Solutions Inc | LMS-ADAPTIVE FILTER FOR DIGITAL SUPPRESSION OF SECOND ORDERED BY SENDER LEAKAGE INTERMODULATIONS |
WO2008146090A1 (en) * | 2007-05-25 | 2008-12-04 | Freescale Semiconductor, Inc. | Wireless communication unit, baseband module, radio frequency module, wireless terminal and computer program product |
-
2008
- 2008-08-29 JP JP2008220651A patent/JP2010056978A/ja not_active Withdrawn
-
2009
- 2009-08-19 US US12/543,504 patent/US20100056201A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012506195A (ja) * | 2008-10-17 | 2012-03-08 | サムスン エレクトロニクス カンパニー リミテッド | 多段階チャネルフィルタを有する無線通信システムの送受信装置 |
JP2013131947A (ja) * | 2011-12-22 | 2013-07-04 | Hitachi Ltd | 複数の異種無線システムを同時にサービスする無線基地局および無線基地局における信号処理方法 |
JP2021515478A (ja) * | 2018-02-28 | 2021-06-17 | ディール、メータリング、システムズ、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングDiehl Metering Systems Gmbh | 無線受信機 |
JP7350001B2 (ja) | 2018-02-28 | 2023-09-25 | ディール、メータリング、システムズ、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング | 無線受信機 |
Also Published As
Publication number | Publication date |
---|---|
US20100056201A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010056978A (ja) | 半導体集積回路およびその動作方法 | |
US9356810B2 (en) | Semiconductor integrated circuit and operating method thereof | |
EP2555436B1 (en) | Discrete digital receiver | |
US8532162B2 (en) | Transceiver front end for software radio system | |
US8224259B2 (en) | Digital architecture for radio-frequency apparatus and associated methods | |
JP5662911B2 (ja) | 高周波信号処理装置および無線通信システム | |
US20050118977A1 (en) | Method, apparatus, and systems for digital radio communication systems | |
JP4341507B2 (ja) | ソフトウェア無線機 | |
US6347123B1 (en) | Low-current sample rate converter | |
JP2012506195A (ja) | 多段階チャネルフィルタを有する無線通信システムの送受信装置 | |
JP5202035B2 (ja) | 半導体集積回路とその動作方法 | |
Tao et al. | Multi-standard delta-sigma decimation filter design | |
US8401114B2 (en) | Mobile telecommunication device and ramping data transmitting method thereof | |
Maskell et al. | Multiplierless multi-standard SDR channel filters | |
JP2006246092A (ja) | ソフトウェア無線機 | |
Maskell et al. | Efficient multiplierless channel filters for multi-standard SDR | |
Marković et al. | Multi-GHz Radio DSP |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110804 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120525 |