JP2010050609A - Distortion compensation amplifier circuit - Google Patents
Distortion compensation amplifier circuit Download PDFInfo
- Publication number
- JP2010050609A JP2010050609A JP2008211641A JP2008211641A JP2010050609A JP 2010050609 A JP2010050609 A JP 2010050609A JP 2008211641 A JP2008211641 A JP 2008211641A JP 2008211641 A JP2008211641 A JP 2008211641A JP 2010050609 A JP2010050609 A JP 2010050609A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- distortion
- output
- main amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、フィードフォワード(FF:Feed Forward)方式の歪補償増幅回路に係り、特に電力効率を向上させることができる歪補償増幅回路に関する。 The present invention relates to a feed forward (FF) type distortion compensation amplifier circuit, and more particularly to a distortion compensation amplifier circuit capable of improving power efficiency.
[先行技術の説明:図6]
従来、多周波信号や線形変調波を増幅する場合、増幅器において発生する非線形歪を低減するためにフィードフォワード歪補償増幅回路が用いられている。
一般的なフィードフォワード歪補償増幅回路について図6を用いて説明する。図6は、一般的なフィードフォワード歪補償増幅回路の構成ブロック図である。
図6に示すように、多周波信号を同時に増幅するフィードフォワード増幅回路は、分配器11′と、可変位相器12と、可変減衰器13と、主増幅器14と、遅延線15と、分配合成器16と、可変位相器17と、可変減衰器18と、誤差増幅器19′と、遅延線20と、合成器21と、終端器22とから構成されている。
[Description of Prior Art: FIG. 6]
Conventionally, when amplifying a multi-frequency signal or a linear modulation wave, a feedforward distortion compensation amplifier circuit is used to reduce nonlinear distortion generated in the amplifier.
A general feedforward distortion compensation amplifier circuit will be described with reference to FIG. FIG. 6 is a configuration block diagram of a general feedforward distortion compensation amplifier circuit.
As shown in FIG. 6, the feedforward amplifier circuit that simultaneously amplifies multi-frequency signals includes a distributor 11 ', a
分配器11′は、入力される多周波信号を2つに分岐して、可変位相器12と遅延線15とに出力する。
可変位相器12は、入力信号の位相をシフトさせ、可変減衰器13は、振幅を減衰する。可変位相器12及び可変減衰器13はベクトル調整器を構成しており、制御部(図示省略)からの指示によって調整量が制御される。
The
The variable phase shifter 12 shifts the phase of the input signal, and the
主増幅器14は、入力される高周波信号を増幅する。
遅延線15は、分配器11′からの信号を主増幅器14から出力される信号と同期させて分配合成器16に出力する。
The
The
分配合成器16は、主増幅器14から出力された歪成分を含む増幅された信号をそのまま遅延線20に出力すると共に、主増幅器14からの歪成分を含む入力信号と遅延線15からの歪成分を含まない信号とを逆位相で合成して、歪成分信号を可変位相器17に出力する。
The
可変位相器17は、歪成分信号の位相をシフトさせ、可変減衰器18は、振幅を減衰する。
誤差増幅器19′は、ベクトル調整された歪成分信号を増幅する。
合成器21は、遅延線20から入力される歪成分を含む増幅された入力信号と、誤差増幅器19′から入力される増幅された歪成分とを逆位相で合成し、歪成分が含まれない増幅器出力信号を得る。
The variable phase shifter 17 shifts the phase of the distortion component signal, and the
The error amplifier 19 'amplifies the vector-adjusted distortion component signal.
The
上記フィードフォワード歪補償増幅回路の動作について説明する。
分配器11′の端子aに入力された信号は、端子b、cに分配され、端子b側に分配された信号は、可変位相器12,可変減衰器13で位相と振幅を調整され、主増幅器14で増幅される。このとき歪成分が発生する。歪成分を含む増幅された入力信号は、端子dから分配合成器16に入力される。
一方、分配器11′で端子c側に分配された信号は、遅延線15で遅延されて、端子eから分配合成器16に入力される。
The operation of the feedforward distortion compensation amplifier circuit will be described.
The signal input to the terminal a of the
On the other hand, the signal distributed to the terminal c by the
そして、分配合成器16は、端子dからの主増幅器14の出力信号を分配して、その一方を端子fから遅延線20に出力し、他方は、端子eからの歪成分を含まない遅延された信号と逆位相で合成され、歪成分信号が抽出される。
すなわち、分配器11′から分配器16までの構成は、主増幅器14で発生する歪成分を抽出する歪検出ループとなっている。
尚、図示は省略するが、ここで抽出された歪成分を分岐して検波して、制御部が可変位相器12,可変減衰器13における調整量を適宜制御する。
The
That is, the configuration from the
Although not shown, the extracted distortion component is branched and detected, and the control unit appropriately controls the adjustment amounts in the
分配合成器16の端子fに分配された歪成分を含む信号は、遅延線20を介して合成器21の端子hに入力される。
分配合成器16で抽出された歪成分は、端子gから出力されて、可変位相器17,可変減衰器18で位相と振幅を調整されて、誤差増幅器19′で増幅され、増幅された歪成分は合成器21の端子iに入力される。
The signal including the distortion component distributed to the terminal f of the
The distortion component extracted by the
そして、合成器21では、端子hからの歪成分を含む信号と、端子iからの歪成分信号とが逆位相で合成されて歪成分が相殺され、信号成分のみが取り出されて端子jに出力される。
すなわち、分配合成器16と合成器21の間は、歪成分を取り除く歪成分除去ループとなっている。尚、合成器21からの出力信号を分岐して検波し、残留歪成分に基づいて制御部が可変位相器17,可変減衰器18を適宜制御する。
The
That is, a distortion component removal loop that removes distortion components is provided between the
そして、フィードフォワード歪補償増幅回路は、実際に主増幅器14で発生した歪を用いて歪補償を実現するものであるため、歪の改善量が大きく、多周波信号を同時に増幅する歪補償増幅器の主流方式となっている。
The feedforward distortion compensation amplifier circuit realizes distortion compensation by using distortion actually generated by the
[先行技術文献]
フィードフォワード歪補償増幅器に関する先行技術としては、特開2006−246321号公報(特許文献1)等がある。
特許文献1には、電源オン時に、まず、パイロット信号を用いた制御処理及び歪除去ループによる歪除去処理を行う処理部がオンとなり、歪除去ループにおける歪除去処理の動作が安定化された後、歪検出ループを加えた全体による歪補償処理を行うようにして、増幅器の立ち上げ時におけるスプリアスの発生を抑制するフィードフォワード歪補償増幅器が記載されている。
[Prior art documents]
Japanese Patent Laid-Open No. 2006-246321 (Patent Document 1) is a prior art related to a feedforward distortion compensation amplifier.
In
しかしながら、従来のフィードフォワード歪補償増幅回路では、誤差増幅器で出力される歪成分の信号エネルギーは一部しか有効に利用されず、ほとんどが終端器22で消費されてしまう。誤差増幅器における消費電力は、フィードフォワード歪補償増幅回路全体の消費電力の約1/4程度であり、電力を浪費してしまうという問題点があった。
However, in the conventional feedforward distortion compensation amplifier circuit, only a part of the signal energy of the distortion component output from the error amplifier is effectively used, and most of it is consumed by the
本発明は上記実状に鑑みて為されたもので、誤差増幅器で出力される歪成分の信号を全て無駄なく有効利用することにより、電力効率を向上させることができる高効率の歪補償増幅回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and a highly efficient distortion compensation amplifier circuit capable of improving power efficiency by effectively using all distortion component signals output from an error amplifier without waste. The purpose is to provide.
上記従来例の問題点を解決するための本発明は、歪補償増幅回路において、第1の増幅器と第2の増幅器とを備え、入力信号を3分岐し、第1の分岐信号を前記第1の主増幅器で増幅し、第1の主増幅器の出力信号の一部から第2の分岐信号を減算して歪成分を抽出し、歪成分と第3の分岐信号とを合成した合成信号を第2の主増幅器で増幅し、増幅された合成信号と第1の主増幅器の出力とを、主信号は同相加算され、歪成分は逆相加算でキャンセルされるように合成することを特徴としている。 The present invention for solving the problems of the above-described conventional example includes a first amplifier and a second amplifier in a distortion compensation amplifier circuit. The input signal is branched into three, and the first branch signal is converted into the first branch signal. The main branch amplifier subtracts the second branch signal from a part of the output signal of the first main amplifier to extract the distortion component, and the synthesized signal obtained by synthesizing the distortion component and the third branch signal is Amplified by two main amplifiers, and the combined signal amplified and the output of the first main amplifier are combined so that the main signal is added in phase and the distortion component is canceled by reverse phase addition. .
また、本発明は、歪補償増幅回路において、更により詳細には、入力信号を3つに分配して第1,第2,第3の分配信号を出力する分配器と、位相及び振幅の調整が為された第1の分配信号を増幅する第1の増幅器と、第1の増幅器の出力信号を2つに分配し、分配された一方の出力と遅延された第2の分配信号とを逆位相で合成して第1の増幅器における歪成分を抽出する分配合成器と、位相及び振幅の調整が為された当該歪成分と、遅延された第3の分配信号とを合成する第1の合成器と、第1の合成器の出力信号を増幅する第2の増幅器と、分配合成器から分配され遅延された第1の増幅器の他方の出力と、第2の増幅器の出力とを合成する第2の合成器とを備えたことを特徴としている。 Further, the present invention relates to a distortion compensation amplifier circuit, and more specifically, a distributor that distributes an input signal into three and outputs first, second, and third distribution signals, and adjustment of phase and amplitude The first amplifier that amplifies the first distributed signal and the output signal of the first amplifier are divided into two, and one of the divided outputs and the delayed second distributed signal are reversed. A distribution synthesizer for combining the phases and extracting the distortion component in the first amplifier, a first combination for combining the distortion component for which the phase and amplitude have been adjusted, and the delayed third distribution signal. A second amplifier for amplifying the output signal of the first synthesizer, the other output of the first amplifier distributed and delayed from the distribution synthesizer, and the output of the second amplifier. 2 synthesizers.
本発明によれば、第1の増幅器と第2の増幅器とを備え、入力信号を3分岐し、第1の分岐信号を前記第1の主増幅器で増幅し、第1の主増幅器の出力信号の一部から第2の分岐信号を減算して歪成分を抽出し、歪成分と第3の分岐信号とを合成した合成信号を第2の主増幅器で増幅し、増幅された合成信号と第1の主増幅器の出力とを、主信号は同相加算され、歪成分は逆相加算でキャンセルされるように合成する歪補償増幅回路としているので、第2の主増幅器で、歪成分だけでなく信号成分も増幅でき、また、歪成分は損失無しに除去することができ、第2の主増幅器における信号エネルギーを無駄なく使用して、電力効率を向上させることができる効果がある。
According to the present invention, the first amplifier and the second amplifier are provided, the input signal is branched into three, the first branch signal is amplified by the first main amplifier, and the output signal of the first main amplifier The second branch signal is subtracted from a part of the signal to extract a distortion component, a combined signal obtained by combining the distortion component and the third branch signal is amplified by the second main amplifier, and the amplified combined signal and the first Since the distortion compensation amplifier circuit combines the output of the
また、本発明によれば、入力信号を3つに分配して第1,第2,第3の分配信号を出力する分配器と、位相及び振幅の調整が為された第1の分配信号を増幅する第1の増幅器と、第1の増幅器の出力信号を2つに分配し、分配された一方の出力と遅延された第2の分配信号とを逆位相で合成して第1の増幅器における歪成分を抽出する分配合成器と、位相及び振幅の調整が為された当該歪成分と、遅延された第3の分配信号とを合成する第1の合成器と、第1の合成器の出力信号を増幅する第2の増幅器と、分配合成器から分配され遅延された第1の増幅器の他方の出力と、第2の増幅器の出力とを合成する第2の合成器とを備えた歪補償増幅回路としているので、第2の増幅器で、歪成分だけでなく信号成分も増幅でき、また、歪成分は損失無しに除去することができ、第2の増幅器における信号エネルギーを無駄なく使用して、電力効率を向上させることができる効果がある。 In addition, according to the present invention, the distributor that distributes the input signal into three and outputs the first, second, and third distribution signals, and the first distribution signal that is adjusted in phase and amplitude are provided. In the first amplifier, the first amplifier to be amplified and the output signal of the first amplifier are divided into two, and one of the divided outputs and the delayed second distributed signal are synthesized in antiphase. A distribution synthesizer that extracts a distortion component, a first synthesizer that synthesizes the distortion component whose phase and amplitude have been adjusted, and a delayed third distribution signal, and an output of the first synthesizer Distortion compensation comprising: a second amplifier for amplifying a signal; a second combiner for combining the output of the second amplifier distributed from the distribution combiner and the other output of the first amplifier; Since the amplifier circuit is used, the second amplifier can amplify not only the distortion component but also the signal component. No on can be removed, the signal energy of the second amplifier using without waste, there is an effect that it is possible to improve the power efficiency.
[発明の概要]
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る歪補償増幅回路は、フィードフォワード歪補償増幅回路において、分配器によって入力信号を3分配し、分配された信号の内、第1の信号を第1の増幅器で増幅し、分配合成器で、第1の増幅器で増幅された信号と分配器で分配された第2の信号とを位相を調整して合成して歪成分信号を抽出し、第1の合成器で、分配合成器で抽出された第1の増幅器の歪成分信号と、分配器で分配された第3の分配信号とを位相を調整して合成し、第1の合成器の出力信号を第2の増幅器で増幅し、第2の合成器で、歪成分を含む第1の増幅器の出力信号と、歪成分を含む第2の増幅器の出力信号とを位相を調整して合成して、歪成分を相殺して増幅器出力とする歪補償増幅回路としており、第2の増幅器において歪成分だけでなく信号成分も増幅し、第2の増幅器に入力される信号を無駄なく利用することができ、電力効率を大幅に向上させることができるものである。
[Summary of Invention]
Embodiments of the present invention will be described with reference to the drawings.
The distortion compensation amplifier circuit according to the embodiment of the present invention is a feedforward distortion compensation amplifier circuit in which an input signal is divided into three by a distributor, and a first signal is amplified by a first amplifier among the distributed signals. Then, the distribution synthesizer extracts the distortion component signal by combining the signal amplified by the first amplifier and the second signal distributed by the distributor by adjusting the phase. The distortion component signal of the first amplifier extracted by the distribution synthesizer is synthesized with the third distribution signal distributed by the distributor by adjusting the phase, and the output signal of the first synthesizer is second And the second synthesizer synthesizes the output signal of the first amplifier including the distortion component and the output signal of the second amplifier including the distortion component by adjusting the phase to obtain the distortion component. Is a distortion-compensation amplifier circuit that cancels the noise and outputs the amplifier, and the second amplifier uses only the distortion component. Ku signal component is also amplified, the signal input to the second amplifier can be used without waste, in which it is possible to significantly improve the power efficiency.
[実施の形態の増幅回路の構成:図1]
図1は、本発明の実施の形態に係る歪補償増幅回路の構成ブロック図である。
図1に示すように、本発明の実施の形態に係る歪補償増幅回路(本回路)は、分配器11と、可変位相器12と、可変減衰器13と、第1の主増幅器14と、遅延線15と、分配合成器16と、可変位相器17と、可変減衰器18と、第2の主増幅器19と、遅延線20と、合成器21と、終端器22と、遅延線23と、合成器24と、終端器25とを備えている。
尚、図6に示した従来のフィードフォワード歪補償増幅回路と同一の部分には同一の符号を付してあり、構成及び動作が同一であるため説明は省略する。
また、合成器21は、請求項に記載した「第2の合成器」に相当し、合成器24は、請求項に記載した「第1の合成器」に相当している。
[Configuration of Amplifier Circuit of Embodiment: FIG. 1]
FIG. 1 is a configuration block diagram of a distortion compensation amplifier circuit according to an embodiment of the present invention.
As shown in FIG. 1, a distortion compensation amplifier circuit (this circuit) according to an embodiment of the present invention includes a
The same parts as those of the conventional feedforward distortion compensation amplifier circuit shown in FIG. 6 are denoted by the same reference numerals, and the configuration and operation thereof are the same, and the description thereof is omitted.
The
本回路の特徴部分について説明する。
分配器11は、本回路の特徴として、入力される多周波信号を3つに分岐して出力する。分配器11は、第1の分配信号を可変位相器12に出力し、第2の分配信号を遅延線15に出力し、第3の分配信号を遅延線23に出力する。
図6に示した従来のフィードフォワード歪補償増幅回路と同様に、可変位相器12、可変減衰器13、第1の主増幅器14、遅延線15、分配合成器16によって歪抽出ループが形成されている。
The characteristic part of this circuit will be described.
As a feature of this circuit, the
Similar to the conventional feedforward distortion compensation amplifier circuit shown in FIG. 6, a
合成器24は、分配合成器16の端子gから出力され、可変位相器17,可変減衰器18を介してベクトル調整された歪成分信号と、分配器11から出力された第3の分配信号とを位相を調整して合成する。すなわち、合成器24からの出力信号は、第1の主増幅器14からの歪成分(誤差成分)だけでなく、信号成分が含まれたものとなっている。
The
第2の主増幅器19は、合成器24からの合成信号を増幅する。つまり、第2の主増幅器19は歪成分のみを増幅する従来の誤差増幅器とは異なり、信号成分も増幅するものである。
ここで、第1の主増幅器14と第2の主増幅器19とは、終段増幅器付近は、基本的には同一種類で同一出力の増幅素子を用いている。設計上、ゲインが異なる場合もあり、また、増幅器の段数が異なる場合もあるが、歪の発生特性はほぼ同じとなっている。
また、ここでは、説明を簡単にするために、第1の主増幅器14と第2の主増幅器19の飽和レベルは同じにしている。
The second
Here, the first
Here, for the sake of simplicity, the saturation levels of the first
そして、合成器21は、分配合成器16から出力される第1の主増幅器14の出力信号と、第2の主増幅器19から出力される、歪成分と信号成分とを含む出力信号とを合成して、端子jから歪が含まれない増幅器出力を出力する。
The
[本回路における動作]
次に、本回路における動作について図1を用いて説明する。
図1に示すように、分配器11の端子aに入力された信号は、端子b、c、kに3分配される。
端子bに分配された分配信号(第1の分配信号)は、可変位相器12,可変減衰器13で位相と振幅を調整され、第1の主増幅器14で増幅されると共に歪成分が発生する。歪成分を含む増幅された出力信号は、端子dから分配合成器16に入力され、分配される。
そして、分配合成器16の端子fからはほとんど損失なく第1の主増幅器14の出力が得られ、端子fから遅延線20に出力されて遅延され、合成器21の端子hに入力される。
[Operation in this circuit]
Next, the operation of this circuit will be described with reference to FIG.
As shown in FIG. 1, the signal input to the terminal a of the
The distribution signal (first distribution signal) distributed to the terminal b is adjusted in phase and amplitude by the
Then, the output of the first
また、分配器11で端子cに分配された信号(第2の分配信号)は、遅延線15で遅延されて、端子eから分配合成器16に入力される。
そして、分配合成器16で、分配された第1の主増幅器14の出力信号と、端子eからの遅延された第2の分配信号とが逆位相で合成され、歪成分信号が抽出される。
In addition, the signal (second distribution signal) distributed to the terminal c by the
Then, the
分配合成器16で抽出された歪成分は、端子gから出力され、可変位相器17,可変減衰器18で位相と振幅を調整されて、合成器24の端子mに入力される。
また、分配器11で端子kに分配された分配信号(第3の分配信号)は、遅延線23によって遅延され、合成器24の端子eに入力される。
The distortion component extracted by the
The distribution signal (third distribution signal) distributed to the terminal k by the
そして、合成器24では、端子eからの入力信号の第3の分配信号と、端子mからの第1の主増幅器14の歪成分信号が合成されて、第2の主増幅器19に出力される。
第2の主増幅器19では、第3の分配信号と第1の主増幅器14の歪成分信号との合成信号を増幅して、合成器21の端子iに出力する。
In the
The second
そして、合成器21で、端子hからの第1の主増幅器14の出力信号と、端子iからの第3の分配信号と第1の主増幅器14の歪成分信号の合成信号とを合成して、端子jから増幅器出力を得る。合成器21での合成によって歪成分が相殺され、端子jからの出力は、第1の主増幅器14の信号成分出力と、第2の主増幅器19の信号成分出力とを加算した信号のみが得られるものである。
この信号合成の動作については図3、図4を用いて説明する。
Then, the
This signal synthesis operation will be described with reference to FIGS.
[本回路における信号合成の例(1):図3、図4]
次に、本回路における信号合成の例について図1、図3、図4を用いて説明する。図3(a)〜(d)は、本回路における信号合成の例を示す説明図であり、図4は、合成器21の出力を示す説明図である。
図3(a)は、第1の主増幅器14から出力される信号をベクトルで表したものであり、第1の主増幅器14からの出力信号には、信号成分110と、歪成分120とが含まれる。尚、歪成分は3次歪のみを示している。これらの信号は、図1に示したように、分配合成器16を介してほとんど損失なく合成器21の端子hに入力される。尚、分配合成器16のg端子において、信号成分が相殺されて歪成分が抽出されるように、制御部(図示省略)が、可変移相器12及び可変減衰器13を調整している。
[Example of signal synthesis in this circuit (1): FIGS. 3 and 4]
Next, an example of signal synthesis in this circuit will be described with reference to FIGS. 3A to 3D are explanatory diagrams showing examples of signal synthesis in this circuit, and FIG. 4 is an explanatory diagram showing the output of the
FIG. 3A shows a signal output from the first
図3(b)は、第2の主増幅器19に入力される信号をベクトルで表したものであり、第2の主増幅器19への入力信号としては、第1の主増幅器14の歪成分、すなわち、合成分配器16で抽出されて端子gから可変位相器17,可変減衰器18で位相及び振幅を調整された歪成分信号130と、分配器11′で分配された第3の分配信号(信号成分)140とがある。
ここで、第1の主増幅器14の歪成分信号130を、便宜上、(イ)と(ロ)に分解して考える。
FIG. 3B shows a signal input to the second
Here, for the sake of convenience, the
図3(c)は、第2の主増幅器19からの出力信号をベクトルで表したものであり、増幅された信号成分150と、第2の主増幅器19に入力された信号成分入力140により発生する歪成分160と、増幅された第1の主増幅器14の歪成分170が出力される。
尚、増幅された第1の主増幅器14の歪成分170は、第2の主増幅器19で発生する歪成分160と相殺する(イ)と、残りの(ロ)に分解できる。
FIG. 3C shows the output signal from the second
The amplified
図3(d)は、図3(c)のベクトルを整理したものであり、増幅された第1の主増幅器14の歪成分170−(ロ)と、信号成分150とが残る。これらの信号は、合成器21の端子iに入力される。
ここで、増幅された第1の主増幅器14の歪成分170−(イ)と、第2の主増幅器19で発生する歪成分160とは、一般的な歪補償であるプリディストーション方式により改善されている。すなわち、増幅された第1の主増幅器14の歪成分170−(イ)と、第2の主増幅器19で発生する歪成分160とが相殺するよう、制御部が、合成器21の出力に基づいて可変位相器17,可変減衰器18を制御する。
FIG. 3D is an arrangement of the vectors in FIG. 3C, and the amplified distortion component 170-(b) of the first
Here, the amplified distortion component 170- (a) of the first
そして、合成器21には、図3(a)に示した第1の主増幅器14の出力110と、歪成分120と、図3(d)に示した第2の主増幅器19の出力150と、増幅された第1の主増幅器14の歪成分170−(ロ)が入力される。
すなわち、図4に示すように、合成器21からの出力は、図3(a)と図3(d)とを加算したものとなり、第2の主増幅器19からの信号成分出力150と、第1の主増幅器14からの信号成分出力110とを合わせたものとなり、第2の主増幅器19で増幅される信号は無駄なく出力される。
The
That is, as shown in FIG. 4, the output from the
ここで、第1の主増幅器14で発生する歪成分120と、第2の主増幅器19から出力される、増幅された第1の主増幅器14の歪成分170−(ロ)とは、可変位相器17,可変減衰器18を調整してフィードフォワード歪補償を行うことにより相殺されて改善される。これらの制御は、制御部が、合成器21の出力における歪が最も小さくなるよう制御するものである。
Here, the
実際には、遅延線20等による損失もあるが、合成器21の結合度を変えて、図4において、第2の主増幅器19からの信号成分出力150と、第1の主増幅器14からの信号成分出力110との合計が最大となるよう、予め設計しておけばよい。
遅延線20に必要な長さは、従来のフィードフォワード歪補償増幅回路と比較して、合成器24が第2の主増幅器19の系に加わっているだけであるから、従来とほとんど変わらないと考えられる。
Actually, there is a loss due to the
The length required for the
[本回路における信号合成の例(2):図5]
上述した例は、第1の主増幅器14と第2の主増幅器19の歪成分が同一となることを前提として説明したが、若干異なる場合もある。つまり、同一の増幅素子を用いても素子の個体差によって多少のずれが生じる場合がある。このような場合について図5を用いて説明する。図5は、第1の主増幅器14と第2の主増幅器19とで歪成分が若干異なる場合の本回路の信号合成の例を示す説明図である。
図5(a)は、第1の主増幅器14の出力信号と第2の主増幅器19の出力信号を示したものであり、図3の例では(a)と(c)とを合わせて示した図に相当するものである。
[Example of signal synthesis in this circuit (2): FIG. 5]
The above-described example has been described on the assumption that the distortion components of the first
FIG. 5 (a) shows the output signal of the first
第1の主増幅器14の出力信号は、信号成分210と、歪成分(図では「歪出力」)220である。
また、第2の主増幅器19の出力信号は、第3の分配信号が増幅された信号成分250と、第2の主増幅器19に入力された信号成分(第3の分配信号)により発生する歪成分260と、増幅された第1の主増幅器14の歪成分270である。
ここで、増幅された第1の主増幅器の歪成分270は、主増幅器の歪成分220の逆位相である信号270aと、第2の主増幅器19の歪成分260の逆位相である信号270bとに分解することができる。
The output signal of the first
Further, the output signal of the second
Here, the amplified
そして、可変位相器17,可変減衰器18を調整することにより、信号220と信号270aとが相殺され、信号260と信号270bとが相殺される。
Then, by adjusting the
そして、図5(b)に示すように、ベクトルを整理すると、第2の主増幅器19の信号成分出力250と、第1の主増幅器14の信号成分出力210とを合わせたものとなる。
ここでは3次の歪しか示していないが、第1の主増幅器14と第2の主増幅器19とは、同一素子を用いて同一出力で使用しているため、大幅に歪が変わることがなく、3次歪をキャンセルする制御により、5次以下の歪もキャンセルすることが可能である。
As shown in FIG. 5B, when the vectors are arranged, the
Although only the third-order distortion is shown here, the first
また、分配器11の入力から遅延線20を経由した信号について、合成器21の端子jまでのゲインは設計的に決まる固定値であり、分配器11の入力から遅延性23を経由して合成器21の端子jまでのゲインも固定値となり、両増幅器のゲインも固定なので、両信号は容易に合成することができる。つまり、分配器11の端子bから遅延線20を介して合成器21に入力されるルートと、分配器11の端子kから遅延線23を介して合成器21に入力されるルートとの信号ゲイン関係は同じである。合成するために双方の位相を同じにする必要があるが、その調整を行う調整器は第2の主増幅器19に実装されているものとする(図示省略)。
In addition, with respect to a signal that has passed through the
尚、歪補償を行うための制御の方法は種々知られているが、制御部において、分配合成器16の端子gで信号成分がキャンセルされるよう可変位相器12,可変減衰器13を調整し、合成器21の端子jからの出力信号に含まれる歪が最小となるよう可変位相器17,可変減衰器18を調整すればよく、制御の方法には特にこだわらない。
Various control methods for performing distortion compensation are known. In the control unit, the
[本回路の効率]
上述したように、本回路では、歪成分のみを増幅する従来の誤差増幅器19′の代わりに、信号成分と歪成分とを合わせて増幅する第2の主増幅器19を設け、更に、歪成分は損失なしに除去することができるため、増幅器総合効率で、従来と比較して1.2倍〜1.3倍程度の効率が得られる。
[Efficiency of this circuit]
As described above, in this circuit, instead of the
一例では、従来のフィードフォワード歪補償増幅回路では10%であったのが、本回路では13%になる。
また、別の一例では、従来のフィードフォワード歪補償増幅回路で15%の場合、本回路では20%となり、効率が大幅に向上する。
In one example, it is 10% in the conventional feedforward distortion compensating amplifier circuit but 13% in this circuit.
In another example, when 15% in the conventional feedforward distortion compensation amplifier circuit, it becomes 20% in this circuit, and the efficiency is greatly improved.
[別の構成例:図2]
ここでは、入力信号を3分配して説明したが、分配比によって、分配出力にレベル補正用の増幅器を挿入したり、第1の主増幅器14の歪成分のレベル補正として、可変減衰器18に加えて増幅器を挿入することも考えられる。このような歪補償増幅回路の構成を図2に示す。図2は、第1の主増幅器14の歪成分のレベル補正用として増幅器を備えた歪補償増幅回路の構成ブロック図である。
図2に示すように、歪成分のレベル調整を行う歪補償回路は、可変減衰器18の出力段に増幅器181を備え、分配合成器16によって抽出される、第1の主増幅器14の歪成分のレベルを適宜減衰又は増幅して補正する。
増幅器181は歪成分のみを増幅するので、効率には影響しない。増幅器181を挿入するか否かは、設計のレベルダイヤの組立の問題であり、ここでは特にこだわらない。
[Another configuration example: FIG. 2]
Here, the input signal is divided into three parts. However, depending on the distribution ratio, an amplifier for level correction is inserted into the distribution output, or the level of the distortion component of the first
As shown in FIG. 2, the distortion compensation circuit for adjusting the level of the distortion component includes an
Since the
ここでの主眼は、第1の主増幅器の歪成分を抽出し、抽出された第1の主増幅器14の歪成分と入力信号とを最適なレベル位相関係で合成し、当該歪付信号を、第2の主増幅器で増幅して通常の増幅器とは逆位相の歪を発生させ、第1の主増幅器からの出力(信号成分と歪成分とを含む)を合成して、信号成分のみを出力させるものである。
The main point here is to extract the distortion component of the first main amplifier, synthesize the extracted distortion component of the first
[実施の形態の効果]
本発明の実施の形態に係る歪補償増幅回路によれば、入力信号を3分配する分配器11と、位相及び振幅を調整された第1の分配信号を増幅して、増幅された信号成分110と歪成分120とを出力する第1の主増幅器14と、第2の分配信号と第1の主増幅器14の出力とを逆位相で合成して第1の主増幅器14の歪成分130を出力する分配合成器16と、第1の主増幅器14の歪成分130と遅延線23を介して入力された第3の分配信号140とを合成する第1の合成器24と、第1の合成器24の出力を増幅する第2の主増幅器19と、分配合成器16及び遅延線20を介して入力された第1の主増幅器14の出力と、第2の主増幅器19の出力とを合成して増幅器出力として出力する第2の合成器21とを備えた歪補償増幅回路としているので、第2の主増幅器19において、第1の主増幅器14の歪補償用の誤差成分を増幅するだけでなく、信号成分も合わせて増幅することができ、また、誤差成分は損失なく除去することができ、第2の主増幅器19のへの入力信号のエネルギーを無駄なく利用でき、従来のフィードフォワード歪補償増幅回路に比べて電力効率を大幅に向上させることができる効果がある。
[Effect of the embodiment]
According to the distortion compensation amplifier circuit according to the embodiment of the present invention, the
本発明は、フィードフォワード歪補償増幅回路において、電力効率を向上させることができる歪補償増幅回路に適している。 The present invention is suitable for a distortion compensation amplifier circuit capable of improving power efficiency in a feedforward distortion compensation amplifier circuit.
11、11′…分配器、 12,17…可変位相器、 13,18…可変減衰器、 15,20,23…遅延線、 16…分配合成器、 19…第2の主増幅器、 19′…誤差増幅器、 21…合成器、 22,25…終端器、 24…合成器、 181…増幅器
11, 11 '... distributor, 12, 17 ... variable phase shifter, 13, 18 ... variable attenuator, 15, 20, 23 ... delay line, 16 ... distribution synthesizer, 19 ... second main amplifier, 19' ...
Claims (2)
入力信号を3分岐し、第1の分岐信号を前記第1の主増幅器で増幅し、
前記第1の主増幅器の出力信号の一部から第2の分岐信号を減算して歪成分を抽出し、
前記歪成分と第3の分岐信号とを合成した合成信号を前記第2の主増幅器で増幅し、
前記増幅された合成信号と前記第1の主増幅器の出力とを、主信号は同相加算され、歪成分は逆相加算でキャンセルされるように合成することを特徴とする歪補償増幅回路。 A first amplifier and a second amplifier;
The input signal is branched into three, and the first branch signal is amplified by the first main amplifier.
Subtracting the second branch signal from a part of the output signal of the first main amplifier to extract a distortion component;
A synthesized signal obtained by synthesizing the distortion component and the third branch signal is amplified by the second main amplifier,
A distortion compensation amplifier circuit, wherein the amplified combined signal and the output of the first main amplifier are combined so that the main signal is added in phase and the distortion component is canceled by anti-phase addition.
位相及び振幅の調整が為された前記第1の分配信号を増幅する第1の増幅器と、
前記第1の増幅器の出力信号を2つに分配し、分配された一方の出力と遅延された前記第2の分配信号とを逆位相で合成して前記第1の増幅器における歪成分を抽出する分配合成器と、
位相及び振幅の調整が為された前記歪成分と、遅延された前記第3の分配信号とを合成する第1の合成器と、
前記第1の合成器の出力信号を増幅する第2の増幅器と、
前記分配合成器から分配され遅延された前記第1の増幅器の他方の出力と、前記第2の増幅器の出力とを合成する第2の合成器とを備えたことを特徴とする歪補償増幅回路。 A distributor for distributing the input signal into three and outputting the first, second and third distribution signals;
A first amplifier for amplifying the first distribution signal, the phase and amplitude of which have been adjusted;
The output signal of the first amplifier is divided into two, and one of the divided outputs and the delayed second distribution signal are combined in antiphase to extract a distortion component in the first amplifier. A distribution synthesizer;
A first synthesizer that synthesizes the distortion component whose phase and amplitude have been adjusted and the delayed third distribution signal;
A second amplifier for amplifying the output signal of the first combiner;
A distortion compensation amplifier circuit comprising: a second combiner for combining the other output of the first amplifier distributed from the distribution combiner and the output of the second amplifier. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211641A JP2010050609A (en) | 2008-08-20 | 2008-08-20 | Distortion compensation amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211641A JP2010050609A (en) | 2008-08-20 | 2008-08-20 | Distortion compensation amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010050609A true JP2010050609A (en) | 2010-03-04 |
Family
ID=42067362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008211641A Pending JP2010050609A (en) | 2008-08-20 | 2008-08-20 | Distortion compensation amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010050609A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112749794A (en) * | 2019-10-31 | 2021-05-04 | 爱思开海力士有限公司 | Arithmetic device for neural network |
US11915125B2 (en) | 2019-10-31 | 2024-02-27 | SK Hynix Inc. | Arithmetic devices for neural network |
US12014184B2 (en) | 2019-10-31 | 2024-06-18 | SK Hynix Inc. | Arithmetic devices for neural network including an input distribution signal generation circuit, an output distribution signal generation circuit, and an output distribution signal compensation circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006304025A (en) * | 2005-04-22 | 2006-11-02 | Hitachi Kokusai Electric Inc | Distortion compensating amplifier |
-
2008
- 2008-08-20 JP JP2008211641A patent/JP2010050609A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006304025A (en) * | 2005-04-22 | 2006-11-02 | Hitachi Kokusai Electric Inc | Distortion compensating amplifier |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112749794A (en) * | 2019-10-31 | 2021-05-04 | 爱思开海力士有限公司 | Arithmetic device for neural network |
US11915125B2 (en) | 2019-10-31 | 2024-02-27 | SK Hynix Inc. | Arithmetic devices for neural network |
US12014184B2 (en) | 2019-10-31 | 2024-06-18 | SK Hynix Inc. | Arithmetic devices for neural network including an input distribution signal generation circuit, an output distribution signal generation circuit, and an output distribution signal compensation circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896424B2 (en) | Distortion compensation amplifier | |
JP2001053552A (en) | Feed-forward amplifier circuit and method for compensating nonlinear distortion in the same | |
KR20100116686A (en) | Improved control loop for amplification stage | |
KR100518701B1 (en) | Feedforward amplifier | |
JP2010050609A (en) | Distortion compensation amplifier circuit | |
JP2006339888A (en) | High frequency amplifier circuit | |
KR100429956B1 (en) | Feedforward amplifier | |
KR100760523B1 (en) | Pre-distortion linealizer | |
JP2008028746A (en) | Distortion compensating device | |
JP2006246339A (en) | Multi-stage predistortion type distortion compensation apparatus | |
JP2004289542A (en) | Predistorter | |
JP2003229727A (en) | Nonlinear distortion compensating circuit | |
JP2006186838A (en) | Distortion generator and low-distribution amplifier | |
JP2003133864A (en) | Parallel power distribution synthesizing amplifier | |
JP2002237727A (en) | Feedforward amplifier, communication apparatus, feed forward amplification method, program and medium | |
KR100763488B1 (en) | High frequency linear power amplifier using closed loop pre-distortion | |
JP2006033487A (en) | Distortion detection circuit, and feed-forward amplifier and pre-distortion amplifier using it | |
JP2006203271A (en) | Distortion generating circuit and high frequency circuit | |
JP2009284416A (en) | Feed forward distortion compensation circuit | |
JP2012105037A (en) | Distortion-compensated amplification circuit | |
KR20000033110A (en) | Linear high power amplifier using feedback | |
JP2011097186A (en) | Device and method for compensating negative feedback type distortion | |
JP2007006436A (en) | Distortion compensating amplifier | |
JP3927427B2 (en) | Feed forward amplifier | |
JP2006101209A (en) | Power amplifier, communication apparatus, and power amplification method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |