JP2010050609A - Distortion compensation amplifier circuit - Google Patents
Distortion compensation amplifier circuit Download PDFInfo
- Publication number
- JP2010050609A JP2010050609A JP2008211641A JP2008211641A JP2010050609A JP 2010050609 A JP2010050609 A JP 2010050609A JP 2008211641 A JP2008211641 A JP 2008211641A JP 2008211641 A JP2008211641 A JP 2008211641A JP 2010050609 A JP2010050609 A JP 2010050609A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- distortion
- output
- main amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、フィードフォワード（ＦＦ：Feed Forward）方式の歪補償増幅回路に係り、特に電力効率を向上させることができる歪補償増幅回路に関する。 The present invention relates to a feed forward (FF) type distortion compensation amplifier circuit, and more particularly to a distortion compensation amplifier circuit capable of improving power efficiency.
［先行技術の説明：図６］
従来、多周波信号や線形変調波を増幅する場合、増幅器において発生する非線形歪を低減するためにフィードフォワード歪補償増幅回路が用いられている。
一般的なフィードフォワード歪補償増幅回路について図６を用いて説明する。図６は、一般的なフィードフォワード歪補償増幅回路の構成ブロック図である。
図６に示すように、多周波信号を同時に増幅するフィードフォワード増幅回路は、分配器１１′と、可変位相器１２と、可変減衰器１３と、主増幅器１４と、遅延線１５と、分配合成器１６と、可変位相器１７と、可変減衰器１８と、誤差増幅器１９′と、遅延線２０と、合成器２１と、終端器２２とから構成されている。
[Description of Prior Art: FIG. 6]
Conventionally, when amplifying a multi-frequency signal or a linear modulation wave, a feedforward distortion compensation amplifier circuit is used to reduce nonlinear distortion generated in the amplifier.
A general feedforward distortion compensation amplifier circuit will be described with reference to FIG. FIG. 6 is a configuration block diagram of a general feedforward distortion compensation amplifier circuit.
As shown in FIG. 6, the feedforward amplifier circuit that simultaneously amplifies multi-frequency signals includes a distributor 11 ', a
分配器１１′は、入力される多周波信号を２つに分岐して、可変位相器１２と遅延線１５とに出力する。
可変位相器１２は、入力信号の位相をシフトさせ、可変減衰器１３は、振幅を減衰する。可変位相器１２及び可変減衰器１３はベクトル調整器を構成しており、制御部（図示省略）からの指示によって調整量が制御される。
The
The variable phase shifter 12 shifts the phase of the input signal, and the
主増幅器１４は、入力される高周波信号を増幅する。
遅延線１５は、分配器１１′からの信号を主増幅器１４から出力される信号と同期させて分配合成器１６に出力する。
The
The
分配合成器１６は、主増幅器１４から出力された歪成分を含む増幅された信号をそのまま遅延線２０に出力すると共に、主増幅器１４からの歪成分を含む入力信号と遅延線１５からの歪成分を含まない信号とを逆位相で合成して、歪成分信号を可変位相器１７に出力する。
The
可変位相器１７は、歪成分信号の位相をシフトさせ、可変減衰器１８は、振幅を減衰する。
誤差増幅器１９′は、ベクトル調整された歪成分信号を増幅する。
合成器２１は、遅延線２０から入力される歪成分を含む増幅された入力信号と、誤差増幅器１９′から入力される増幅された歪成分とを逆位相で合成し、歪成分が含まれない増幅器出力信号を得る。
The variable phase shifter 17 shifts the phase of the distortion component signal, and the
The error amplifier 19 'amplifies the vector-adjusted distortion component signal.
The
上記フィードフォワード歪補償増幅回路の動作について説明する。
分配器１１′の端子ａに入力された信号は、端子ｂ、ｃに分配され、端子ｂ側に分配された信号は、可変位相器１２，可変減衰器１３で位相と振幅を調整され、主増幅器１４で増幅される。このとき歪成分が発生する。歪成分を含む増幅された入力信号は、端子ｄから分配合成器１６に入力される。
一方、分配器１１′で端子ｃ側に分配された信号は、遅延線１５で遅延されて、端子ｅから分配合成器１６に入力される。
The operation of the feedforward distortion compensation amplifier circuit will be described.
The signal input to the terminal a of the
On the other hand, the signal distributed to the terminal c by the
そして、分配合成器１６は、端子ｄからの主増幅器１４の出力信号を分配して、その一方を端子ｆから遅延線２０に出力し、他方は、端子ｅからの歪成分を含まない遅延された信号と逆位相で合成され、歪成分信号が抽出される。
すなわち、分配器１１′から分配器１６までの構成は、主増幅器１４で発生する歪成分を抽出する歪検出ループとなっている。
尚、図示は省略するが、ここで抽出された歪成分を分岐して検波して、制御部が可変位相器１２，可変減衰器１３における調整量を適宜制御する。
The
That is, the configuration from the
Although not shown, the extracted distortion component is branched and detected, and the control unit appropriately controls the adjustment amounts in the
分配合成器１６の端子ｆに分配された歪成分を含む信号は、遅延線２０を介して合成器２１の端子ｈに入力される。
分配合成器１６で抽出された歪成分は、端子ｇから出力されて、可変位相器１７，可変減衰器１８で位相と振幅を調整されて、誤差増幅器１９′で増幅され、増幅された歪成分は合成器２１の端子ｉに入力される。
The signal including the distortion component distributed to the terminal f of the
The distortion component extracted by the
そして、合成器２１では、端子ｈからの歪成分を含む信号と、端子ｉからの歪成分信号とが逆位相で合成されて歪成分が相殺され、信号成分のみが取り出されて端子ｊに出力される。
すなわち、分配合成器１６と合成器２１の間は、歪成分を取り除く歪成分除去ループとなっている。尚、合成器２１からの出力信号を分岐して検波し、残留歪成分に基づいて制御部が可変位相器１７，可変減衰器１８を適宜制御する。
The
That is, a distortion component removal loop that removes distortion components is provided between the
そして、フィードフォワード歪補償増幅回路は、実際に主増幅器１４で発生した歪を用いて歪補償を実現するものであるため、歪の改善量が大きく、多周波信号を同時に増幅する歪補償増幅器の主流方式となっている。
The feedforward distortion compensation amplifier circuit realizes distortion compensation by using distortion actually generated by the
［先行技術文献］
フィードフォワード歪補償増幅器に関する先行技術としては、特開２００６−２４６３２１号公報（特許文献１）等がある。
特許文献１には、電源オン時に、まず、パイロット信号を用いた制御処理及び歪除去ループによる歪除去処理を行う処理部がオンとなり、歪除去ループにおける歪除去処理の動作が安定化された後、歪検出ループを加えた全体による歪補償処理を行うようにして、増幅器の立ち上げ時におけるスプリアスの発生を抑制するフィードフォワード歪補償増幅器が記載されている。
[Prior art documents]
Japanese Patent Laid-Open No. 2006-246321 (Patent Document 1) is a prior art related to a feedforward distortion compensation amplifier.
In
しかしながら、従来のフィードフォワード歪補償増幅回路では、誤差増幅器で出力される歪成分の信号エネルギーは一部しか有効に利用されず、ほとんどが終端器２２で消費されてしまう。誤差増幅器における消費電力は、フィードフォワード歪補償増幅回路全体の消費電力の約１／４程度であり、電力を浪費してしまうという問題点があった。
However, in the conventional feedforward distortion compensation amplifier circuit, only a part of the signal energy of the distortion component output from the error amplifier is effectively used, and most of it is consumed by the
本発明は上記実状に鑑みて為されたもので、誤差増幅器で出力される歪成分の信号を全て無駄なく有効利用することにより、電力効率を向上させることができる高効率の歪補償増幅回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and a highly efficient distortion compensation amplifier circuit capable of improving power efficiency by effectively using all distortion component signals output from an error amplifier without waste. The purpose is to provide.
上記従来例の問題点を解決するための本発明は、歪補償増幅回路において、第１の増幅器と第２の増幅器とを備え、入力信号を３分岐し、第１の分岐信号を前記第１の主増幅器で増幅し、第１の主増幅器の出力信号の一部から第２の分岐信号を減算して歪成分を抽出し、歪成分と第３の分岐信号とを合成した合成信号を第２の主増幅器で増幅し、増幅された合成信号と第１の主増幅器の出力とを、主信号は同相加算され、歪成分は逆相加算でキャンセルされるように合成することを特徴としている。 The present invention for solving the problems of the above-described conventional example includes a first amplifier and a second amplifier in a distortion compensation amplifier circuit. The input signal is branched into three, and the first branch signal is converted into the first branch signal. The main branch amplifier subtracts the second branch signal from a part of the output signal of the first main amplifier to extract the distortion component, and the synthesized signal obtained by synthesizing the distortion component and the third branch signal is Amplified by two main amplifiers, and the combined signal amplified and the output of the first main amplifier are combined so that the main signal is added in phase and the distortion component is canceled by reverse phase addition. .
また、本発明は、歪補償増幅回路において、更により詳細には、入力信号を３つに分配して第１，第２，第３の分配信号を出力する分配器と、位相及び振幅の調整が為された第１の分配信号を増幅する第１の増幅器と、第１の増幅器の出力信号を２つに分配し、分配された一方の出力と遅延された第２の分配信号とを逆位相で合成して第１の増幅器における歪成分を抽出する分配合成器と、位相及び振幅の調整が為された当該歪成分と、遅延された第３の分配信号とを合成する第１の合成器と、第１の合成器の出力信号を増幅する第２の増幅器と、分配合成器から分配され遅延された第１の増幅器の他方の出力と、第２の増幅器の出力とを合成する第２の合成器とを備えたことを特徴としている。 Further, the present invention relates to a distortion compensation amplifier circuit, and more specifically, a distributor that distributes an input signal into three and outputs first, second, and third distribution signals, and adjustment of phase and amplitude The first amplifier that amplifies the first distributed signal and the output signal of the first amplifier are divided into two, and one of the divided outputs and the delayed second distributed signal are reversed. A distribution synthesizer for combining the phases and extracting the distortion component in the first amplifier, a first combination for combining the distortion component for which the phase and amplitude have been adjusted, and the delayed third distribution signal. A second amplifier for amplifying the output signal of the first synthesizer, the other output of the first amplifier distributed and delayed from the distribution synthesizer, and the output of the second amplifier. 2 synthesizers.
本発明によれば、第１の増幅器と第２の増幅器とを備え、入力信号を３分岐し、第１の分岐信号を前記第１の主増幅器で増幅し、第１の主増幅器の出力信号の一部から第２の分岐信号を減算して歪成分を抽出し、歪成分と第３の分岐信号とを合成した合成信号を第２の主増幅器で増幅し、増幅された合成信号と第１の主増幅器の出力とを、主信号は同相加算され、歪成分は逆相加算でキャンセルされるように合成する歪補償増幅回路としているので、第２の主増幅器で、歪成分だけでなく信号成分も増幅でき、また、歪成分は損失無しに除去することができ、第２の主増幅器における信号エネルギーを無駄なく使用して、電力効率を向上させることができる効果がある。
According to the present invention, the first amplifier and the second amplifier are provided, the input signal is branched into three, the first branch signal is amplified by the first main amplifier, and the output signal of the first main amplifier The second branch signal is subtracted from a part of the signal to extract a distortion component, a combined signal obtained by combining the distortion component and the third branch signal is amplified by the second main amplifier, and the amplified combined signal and the first Since the distortion compensation amplifier circuit combines the output of the
また、本発明によれば、入力信号を３つに分配して第１，第２，第３の分配信号を出力する分配器と、位相及び振幅の調整が為された第１の分配信号を増幅する第１の増幅器と、第１の増幅器の出力信号を２つに分配し、分配された一方の出力と遅延された第２の分配信号とを逆位相で合成して第１の増幅器における歪成分を抽出する分配合成器と、位相及び振幅の調整が為された当該歪成分と、遅延された第３の分配信号とを合成する第１の合成器と、第１の合成器の出力信号を増幅する第２の増幅器と、分配合成器から分配され遅延された第１の増幅器の他方の出力と、第２の増幅器の出力とを合成する第２の合成器とを備えた歪補償増幅回路としているので、第２の増幅器で、歪成分だけでなく信号成分も増幅でき、また、歪成分は損失無しに除去することができ、第２の増幅器における信号エネルギーを無駄なく使用して、電力効率を向上させることができる効果がある。 In addition, according to the present invention, the distributor that distributes the input signal into three and outputs the first, second, and third distribution signals, and the first distribution signal that is adjusted in phase and amplitude are provided. In the first amplifier, the first amplifier to be amplified and the output signal of the first amplifier are divided into two, and one of the divided outputs and the delayed second distributed signal are synthesized in antiphase. A distribution synthesizer that extracts a distortion component, a first synthesizer that synthesizes the distortion component whose phase and amplitude have been adjusted, and a delayed third distribution signal, and an output of the first synthesizer Distortion compensation comprising: a second amplifier for amplifying a signal; a second combiner for combining the output of the second amplifier distributed from the distribution combiner and the other output of the first amplifier; Since the amplifier circuit is used, the second amplifier can amplify not only the distortion component but also the signal component. No on can be removed, the signal energy of the second amplifier using without waste, there is an effect that it is possible to improve the power efficiency.
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る歪補償増幅回路は、フィードフォワード歪補償増幅回路において、分配器によって入力信号を３分配し、分配された信号の内、第１の信号を第１の増幅器で増幅し、分配合成器で、第１の増幅器で増幅された信号と分配器で分配された第２の信号とを位相を調整して合成して歪成分信号を抽出し、第１の合成器で、分配合成器で抽出された第１の増幅器の歪成分信号と、分配器で分配された第３の分配信号とを位相を調整して合成し、第１の合成器の出力信号を第２の増幅器で増幅し、第２の合成器で、歪成分を含む第１の増幅器の出力信号と、歪成分を含む第２の増幅器の出力信号とを位相を調整して合成して、歪成分を相殺して増幅器出力とする歪補償増幅回路としており、第２の増幅器において歪成分だけでなく信号成分も増幅し、第２の増幅器に入力される信号を無駄なく利用することができ、電力効率を大幅に向上させることができるものである。
[Summary of Invention]
Embodiments of the present invention will be described with reference to the drawings.
The distortion compensation amplifier circuit according to the embodiment of the present invention is a feedforward distortion compensation amplifier circuit in which an input signal is divided into three by a distributor, and a first signal is amplified by a first amplifier among the distributed signals. Then, the distribution synthesizer extracts the distortion component signal by combining the signal amplified by the first amplifier and the second signal distributed by the distributor by adjusting the phase. The distortion component signal of the first amplifier extracted by the distribution synthesizer is synthesized with the third distribution signal distributed by the distributor by adjusting the phase, and the output signal of the first synthesizer is second And the second synthesizer synthesizes the output signal of the first amplifier including the distortion component and the output signal of the second amplifier including the distortion component by adjusting the phase to obtain the distortion component. Is a distortion-compensation amplifier circuit that cancels the noise and outputs the amplifier, and the second amplifier uses only the distortion component. Ku signal component is also amplified, the signal input to the second amplifier can be used without waste, in which it is possible to significantly improve the power efficiency.
［実施の形態の増幅回路の構成：図１］
図１は、本発明の実施の形態に係る歪補償増幅回路の構成ブロック図である。
図１に示すように、本発明の実施の形態に係る歪補償増幅回路（本回路）は、分配器１１と、可変位相器１２と、可変減衰器１３と、第１の主増幅器１４と、遅延線１５と、分配合成器１６と、可変位相器１７と、可変減衰器１８と、第２の主増幅器１９と、遅延線２０と、合成器２１と、終端器２２と、遅延線２３と、合成器２４と、終端器２５とを備えている。
尚、図６に示した従来のフィードフォワード歪補償増幅回路と同一の部分には同一の符号を付してあり、構成及び動作が同一であるため説明は省略する。
また、合成器２１は、請求項に記載した「第２の合成器」に相当し、合成器２４は、請求項に記載した「第１の合成器」に相当している。
[Configuration of Amplifier Circuit of Embodiment: FIG. 1]
FIG. 1 is a configuration block diagram of a distortion compensation amplifier circuit according to an embodiment of the present invention.
As shown in FIG. 1, a distortion compensation amplifier circuit (this circuit) according to an embodiment of the present invention includes a
The same parts as those of the conventional feedforward distortion compensation amplifier circuit shown in FIG. 6 are denoted by the same reference numerals, and the configuration and operation thereof are the same, and the description thereof is omitted.
The
本回路の特徴部分について説明する。
分配器１１は、本回路の特徴として、入力される多周波信号を３つに分岐して出力する。分配器１１は、第１の分配信号を可変位相器１２に出力し、第２の分配信号を遅延線１５に出力し、第３の分配信号を遅延線２３に出力する。
図６に示した従来のフィードフォワード歪補償増幅回路と同様に、可変位相器１２、可変減衰器１３、第１の主増幅器１４、遅延線１５、分配合成器１６によって歪抽出ループが形成されている。
The characteristic part of this circuit will be described.
As a feature of this circuit, the
Similar to the conventional feedforward distortion compensation amplifier circuit shown in FIG. 6, a
合成器２４は、分配合成器１６の端子ｇから出力され、可変位相器１７，可変減衰器１８を介してベクトル調整された歪成分信号と、分配器１１から出力された第３の分配信号とを位相を調整して合成する。すなわち、合成器２４からの出力信号は、第１の主増幅器１４からの歪成分（誤差成分）だけでなく、信号成分が含まれたものとなっている。
The
第２の主増幅器１９は、合成器２４からの合成信号を増幅する。つまり、第２の主増幅器１９は歪成分のみを増幅する従来の誤差増幅器とは異なり、信号成分も増幅するものである。
ここで、第１の主増幅器１４と第２の主増幅器１９とは、終段増幅器付近は、基本的には同一種類で同一出力の増幅素子を用いている。設計上、ゲインが異なる場合もあり、また、増幅器の段数が異なる場合もあるが、歪の発生特性はほぼ同じとなっている。
また、ここでは、説明を簡単にするために、第１の主増幅器１４と第２の主増幅器１９の飽和レベルは同じにしている。
The second
Here, the first
Here, for the sake of simplicity, the saturation levels of the first
そして、合成器２１は、分配合成器１６から出力される第１の主増幅器１４の出力信号と、第２の主増幅器１９から出力される、歪成分と信号成分とを含む出力信号とを合成して、端子ｊから歪が含まれない増幅器出力を出力する。
The
［本回路における動作］
次に、本回路における動作について図１を用いて説明する。
図１に示すように、分配器１１の端子ａに入力された信号は、端子ｂ、ｃ、ｋに３分配される。
端子ｂに分配された分配信号（第１の分配信号）は、可変位相器１２，可変減衰器１３で位相と振幅を調整され、第１の主増幅器１４で増幅されると共に歪成分が発生する。歪成分を含む増幅された出力信号は、端子ｄから分配合成器１６に入力され、分配される。
そして、分配合成器１６の端子ｆからはほとんど損失なく第１の主増幅器１４の出力が得られ、端子ｆから遅延線２０に出力されて遅延され、合成器２１の端子ｈに入力される。
[Operation in this circuit]
Next, the operation of this circuit will be described with reference to FIG.
As shown in FIG. 1, the signal input to the terminal a of the
The distribution signal (first distribution signal) distributed to the terminal b is adjusted in phase and amplitude by the
Then, the output of the first
また、分配器１１で端子ｃに分配された信号（第２の分配信号）は、遅延線１５で遅延されて、端子ｅから分配合成器１６に入力される。
そして、分配合成器１６で、分配された第１の主増幅器１４の出力信号と、端子ｅからの遅延された第２の分配信号とが逆位相で合成され、歪成分信号が抽出される。
In addition, the signal (second distribution signal) distributed to the terminal c by the
Then, the
分配合成器１６で抽出された歪成分は、端子ｇから出力され、可変位相器１７，可変減衰器１８で位相と振幅を調整されて、合成器２４の端子ｍに入力される。
また、分配器１１で端子ｋに分配された分配信号（第３の分配信号）は、遅延線２３によって遅延され、合成器２４の端子ｅに入力される。
The distortion component extracted by the
The distribution signal (third distribution signal) distributed to the terminal k by the
そして、合成器２４では、端子ｅからの入力信号の第３の分配信号と、端子ｍからの第１の主増幅器１４の歪成分信号が合成されて、第２の主増幅器１９に出力される。
第２の主増幅器１９では、第３の分配信号と第１の主増幅器１４の歪成分信号との合成信号を増幅して、合成器２１の端子ｉに出力する。
In the
The second
そして、合成器２１で、端子ｈからの第１の主増幅器１４の出力信号と、端子ｉからの第３の分配信号と第１の主増幅器１４の歪成分信号の合成信号とを合成して、端子ｊから増幅器出力を得る。合成器２１での合成によって歪成分が相殺され、端子ｊからの出力は、第１の主増幅器１４の信号成分出力と、第２の主増幅器１９の信号成分出力とを加算した信号のみが得られるものである。
この信号合成の動作については図３、図４を用いて説明する。
Then, the
This signal synthesis operation will be described with reference to FIGS.
［本回路における信号合成の例（１）：図３、図４］
次に、本回路における信号合成の例について図１、図３、図４を用いて説明する。図３（ａ）〜（ｄ）は、本回路における信号合成の例を示す説明図であり、図４は、合成器２１の出力を示す説明図である。
図３（ａ）は、第１の主増幅器１４から出力される信号をベクトルで表したものであり、第１の主増幅器１４からの出力信号には、信号成分１１０と、歪成分１２０とが含まれる。尚、歪成分は３次歪のみを示している。これらの信号は、図１に示したように、分配合成器１６を介してほとんど損失なく合成器２１の端子ｈに入力される。尚、分配合成器１６のｇ端子において、信号成分が相殺されて歪成分が抽出されるように、制御部（図示省略）が、可変移相器１２及び可変減衰器１３を調整している。
[Example of signal synthesis in this circuit (1): FIGS. 3 and 4]
Next, an example of signal synthesis in this circuit will be described with reference to FIGS. 3A to 3D are explanatory diagrams showing examples of signal synthesis in this circuit, and FIG. 4 is an explanatory diagram showing the output of the
FIG. 3A shows a signal output from the first
図３（ｂ）は、第２の主増幅器１９に入力される信号をベクトルで表したものであり、第２の主増幅器１９への入力信号としては、第１の主増幅器１４の歪成分、すなわち、合成分配器１６で抽出されて端子ｇから可変位相器１７，可変減衰器１８で位相及び振幅を調整された歪成分信号１３０と、分配器１１′で分配された第３の分配信号（信号成分）１４０とがある。
ここで、第１の主増幅器１４の歪成分信号１３０を、便宜上、（イ）と（ロ）に分解して考える。
FIG. 3B shows a signal input to the second
Here, for the sake of convenience, the
図３（ｃ）は、第２の主増幅器１９からの出力信号をベクトルで表したものであり、増幅された信号成分１５０と、第２の主増幅器１９に入力された信号成分入力１４０により発生する歪成分１６０と、増幅された第１の主増幅器１４の歪成分１７０が出力される。
尚、増幅された第１の主増幅器１４の歪成分１７０は、第２の主増幅器１９で発生する歪成分１６０と相殺する（イ）と、残りの（ロ）に分解できる。
FIG. 3C shows the output signal from the second
The amplified
図３（ｄ）は、図３（ｃ）のベクトルを整理したものであり、増幅された第１の主増幅器１４の歪成分１７０−（ロ）と、信号成分１５０とが残る。これらの信号は、合成器２１の端子ｉに入力される。
ここで、増幅された第１の主増幅器１４の歪成分１７０−（イ）と、第２の主増幅器１９で発生する歪成分１６０とは、一般的な歪補償であるプリディストーション方式により改善されている。すなわち、増幅された第１の主増幅器１４の歪成分１７０−（イ）と、第２の主増幅器１９で発生する歪成分１６０とが相殺するよう、制御部が、合成器２１の出力に基づいて可変位相器１７，可変減衰器１８を制御する。
FIG. 3D is an arrangement of the vectors in FIG. 3C, and the amplified distortion component 170-(b) of the first
Here, the amplified distortion component 170- (a) of the first
そして、合成器２１には、図３（ａ）に示した第１の主増幅器１４の出力１１０と、歪成分１２０と、図３（ｄ）に示した第２の主増幅器１９の出力１５０と、増幅された第１の主増幅器１４の歪成分１７０−（ロ）が入力される。
すなわち、図４に示すように、合成器２１からの出力は、図３（ａ）と図３（ｄ）とを加算したものとなり、第２の主増幅器１９からの信号成分出力１５０と、第１の主増幅器１４からの信号成分出力１１０とを合わせたものとなり、第２の主増幅器１９で増幅される信号は無駄なく出力される。
The
That is, as shown in FIG. 4, the output from the
ここで、第１の主増幅器１４で発生する歪成分１２０と、第２の主増幅器１９から出力される、増幅された第１の主増幅器１４の歪成分１７０−（ロ）とは、可変位相器１７，可変減衰器１８を調整してフィードフォワード歪補償を行うことにより相殺されて改善される。これらの制御は、制御部が、合成器２１の出力における歪が最も小さくなるよう制御するものである。
Here, the
実際には、遅延線２０等による損失もあるが、合成器２１の結合度を変えて、図４において、第２の主増幅器１９からの信号成分出力１５０と、第１の主増幅器１４からの信号成分出力１１０との合計が最大となるよう、予め設計しておけばよい。
遅延線２０に必要な長さは、従来のフィードフォワード歪補償増幅回路と比較して、合成器２４が第２の主増幅器１９の系に加わっているだけであるから、従来とほとんど変わらないと考えられる。
Actually, there is a loss due to the
The length required for the
［本回路における信号合成の例（２）：図５］
上述した例は、第１の主増幅器１４と第２の主増幅器１９の歪成分が同一となることを前提として説明したが、若干異なる場合もある。つまり、同一の増幅素子を用いても素子の個体差によって多少のずれが生じる場合がある。このような場合について図５を用いて説明する。図５は、第１の主増幅器１４と第２の主増幅器１９とで歪成分が若干異なる場合の本回路の信号合成の例を示す説明図である。
図５（ａ）は、第１の主増幅器１４の出力信号と第２の主増幅器１９の出力信号を示したものであり、図３の例では（ａ）と（ｃ）とを合わせて示した図に相当するものである。
[Example of signal synthesis in this circuit (2): FIG. 5]
The above-described example has been described on the assumption that the distortion components of the first
FIG. 5 (a) shows the output signal of the first
第１の主増幅器１４の出力信号は、信号成分２１０と、歪成分（図では「歪出力」）２２０である。
また、第２の主増幅器１９の出力信号は、第３の分配信号が増幅された信号成分２５０と、第２の主増幅器１９に入力された信号成分（第３の分配信号）により発生する歪成分２６０と、増幅された第１の主増幅器１４の歪成分２７０である。
ここで、増幅された第１の主増幅器の歪成分２７０は、主増幅器の歪成分２２０の逆位相である信号２７０ａと、第２の主増幅器１９の歪成分２６０の逆位相である信号２７０ｂとに分解することができる。
The output signal of the first
Further, the output signal of the second
Here, the amplified
そして、可変位相器１７，可変減衰器１８を調整することにより、信号２２０と信号２７０ａとが相殺され、信号２６０と信号２７０ｂとが相殺される。
Then, by adjusting the
そして、図５（ｂ）に示すように、ベクトルを整理すると、第２の主増幅器１９の信号成分出力２５０と、第１の主増幅器１４の信号成分出力２１０とを合わせたものとなる。
ここでは３次の歪しか示していないが、第１の主増幅器１４と第２の主増幅器１９とは、同一素子を用いて同一出力で使用しているため、大幅に歪が変わることがなく、３次歪をキャンセルする制御により、５次以下の歪もキャンセルすることが可能である。
As shown in FIG. 5B, when the vectors are arranged, the
Although only the third-order distortion is shown here, the first
また、分配器１１の入力から遅延線２０を経由した信号について、合成器２１の端子ｊまでのゲインは設計的に決まる固定値であり、分配器１１の入力から遅延性２３を経由して合成器２１の端子ｊまでのゲインも固定値となり、両増幅器のゲインも固定なので、両信号は容易に合成することができる。つまり、分配器１１の端子ｂから遅延線２０を介して合成器２１に入力されるルートと、分配器１１の端子ｋから遅延線２３を介して合成器２１に入力されるルートとの信号ゲイン関係は同じである。合成するために双方の位相を同じにする必要があるが、その調整を行う調整器は第２の主増幅器１９に実装されているものとする（図示省略）。
In addition, with respect to a signal that has passed through the
尚、歪補償を行うための制御の方法は種々知られているが、制御部において、分配合成器１６の端子ｇで信号成分がキャンセルされるよう可変位相器１２，可変減衰器１３を調整し、合成器２１の端子ｊからの出力信号に含まれる歪が最小となるよう可変位相器１７，可変減衰器１８を調整すればよく、制御の方法には特にこだわらない。
Various control methods for performing distortion compensation are known. In the control unit, the
［本回路の効率］
上述したように、本回路では、歪成分のみを増幅する従来の誤差増幅器１９′の代わりに、信号成分と歪成分とを合わせて増幅する第２の主増幅器１９を設け、更に、歪成分は損失なしに除去することができるため、増幅器総合効率で、従来と比較して１．２倍〜１．３倍程度の効率が得られる。
[Efficiency of this circuit]
As described above, in this circuit, instead of the
一例では、従来のフィードフォワード歪補償増幅回路では１０％であったのが、本回路では１３％になる。
また、別の一例では、従来のフィードフォワード歪補償増幅回路で１５％の場合、本回路では２０％となり、効率が大幅に向上する。
In one example, it is 10% in the conventional feedforward distortion compensating amplifier circuit but 13% in this circuit.
In another example, when 15% in the conventional feedforward distortion compensation amplifier circuit, it becomes 20% in this circuit, and the efficiency is greatly improved.
［別の構成例：図２］
ここでは、入力信号を３分配して説明したが、分配比によって、分配出力にレベル補正用の増幅器を挿入したり、第１の主増幅器１４の歪成分のレベル補正として、可変減衰器１８に加えて増幅器を挿入することも考えられる。このような歪補償増幅回路の構成を図２に示す。図２は、第１の主増幅器１４の歪成分のレベル補正用として増幅器を備えた歪補償増幅回路の構成ブロック図である。
図２に示すように、歪成分のレベル調整を行う歪補償回路は、可変減衰器１８の出力段に増幅器１８１を備え、分配合成器１６によって抽出される、第１の主増幅器１４の歪成分のレベルを適宜減衰又は増幅して補正する。
増幅器１８１は歪成分のみを増幅するので、効率には影響しない。増幅器１８１を挿入するか否かは、設計のレベルダイヤの組立の問題であり、ここでは特にこだわらない。
[Another configuration example: FIG. 2]
Here, the input signal is divided into three parts. However, depending on the distribution ratio, an amplifier for level correction is inserted into the distribution output, or the level of the distortion component of the first
As shown in FIG. 2, the distortion compensation circuit for adjusting the level of the distortion component includes an
Since the
ここでの主眼は、第１の主増幅器の歪成分を抽出し、抽出された第１の主増幅器１４の歪成分と入力信号とを最適なレベル位相関係で合成し、当該歪付信号を、第２の主増幅器で増幅して通常の増幅器とは逆位相の歪を発生させ、第１の主増幅器からの出力（信号成分と歪成分とを含む）を合成して、信号成分のみを出力させるものである。
The main point here is to extract the distortion component of the first main amplifier, synthesize the extracted distortion component of the first
［実施の形態の効果］
本発明の実施の形態に係る歪補償増幅回路によれば、入力信号を３分配する分配器１１と、位相及び振幅を調整された第１の分配信号を増幅して、増幅された信号成分１１０と歪成分１２０とを出力する第１の主増幅器１４と、第２の分配信号と第１の主増幅器１４の出力とを逆位相で合成して第１の主増幅器１４の歪成分１３０を出力する分配合成器１６と、第１の主増幅器１４の歪成分１３０と遅延線２３を介して入力された第３の分配信号１４０とを合成する第１の合成器２４と、第１の合成器２４の出力を増幅する第２の主増幅器１９と、分配合成器１６及び遅延線２０を介して入力された第１の主増幅器１４の出力と、第２の主増幅器１９の出力とを合成して増幅器出力として出力する第２の合成器２１とを備えた歪補償増幅回路としているので、第２の主増幅器１９において、第１の主増幅器１４の歪補償用の誤差成分を増幅するだけでなく、信号成分も合わせて増幅することができ、また、誤差成分は損失なく除去することができ、第２の主増幅器１９のへの入力信号のエネルギーを無駄なく利用でき、従来のフィードフォワード歪補償増幅回路に比べて電力効率を大幅に向上させることができる効果がある。
[Effect of the embodiment]
According to the distortion compensation amplifier circuit according to the embodiment of the present invention, the
本発明は、フィードフォワード歪補償増幅回路において、電力効率を向上させることができる歪補償増幅回路に適している。 The present invention is suitable for a distortion compensation amplifier circuit capable of improving power efficiency in a feedforward distortion compensation amplifier circuit.
１１、１１′…分配器、 １２，１７…可変位相器、 １３，１８…可変減衰器、 １５，２０，２３…遅延線、 １６…分配合成器、 １９…第２の主増幅器、 １９′…誤差増幅器、 ２１…合成器、 ２２，２５…終端器、 ２４…合成器、 １８１…増幅器
11, 11 '... distributor, 12, 17 ... variable phase shifter, 13, 18 ... variable attenuator, 15, 20, 23 ... delay line, 16 ... distribution synthesizer, 19 ... second main amplifier, 19' ...
Claims (2)
入力信号を３分岐し、第１の分岐信号を前記第１の主増幅器で増幅し、
前記第１の主増幅器の出力信号の一部から第２の分岐信号を減算して歪成分を抽出し、
前記歪成分と第３の分岐信号とを合成した合成信号を前記第２の主増幅器で増幅し、
前記増幅された合成信号と前記第１の主増幅器の出力とを、主信号は同相加算され、歪成分は逆相加算でキャンセルされるように合成することを特徴とする歪補償増幅回路。 A first amplifier and a second amplifier;
The input signal is branched into three, and the first branch signal is amplified by the first main amplifier.
Subtracting the second branch signal from a part of the output signal of the first main amplifier to extract a distortion component;
A synthesized signal obtained by synthesizing the distortion component and the third branch signal is amplified by the second main amplifier,
A distortion compensation amplifier circuit, wherein the amplified combined signal and the output of the first main amplifier are combined so that the main signal is added in phase and the distortion component is canceled by anti-phase addition.
位相及び振幅の調整が為された前記第１の分配信号を増幅する第１の増幅器と、
前記第１の増幅器の出力信号を２つに分配し、分配された一方の出力と遅延された前記第２の分配信号とを逆位相で合成して前記第１の増幅器における歪成分を抽出する分配合成器と、
位相及び振幅の調整が為された前記歪成分と、遅延された前記第３の分配信号とを合成する第１の合成器と、
前記第１の合成器の出力信号を増幅する第２の増幅器と、
前記分配合成器から分配され遅延された前記第１の増幅器の他方の出力と、前記第２の増幅器の出力とを合成する第２の合成器とを備えたことを特徴とする歪補償増幅回路。 A distributor for distributing the input signal into three and outputting the first, second and third distribution signals;
A first amplifier for amplifying the first distribution signal, the phase and amplitude of which have been adjusted;
The output signal of the first amplifier is divided into two, and one of the divided outputs and the delayed second distribution signal are combined in antiphase to extract a distortion component in the first amplifier. A distribution synthesizer;
A first synthesizer that synthesizes the distortion component whose phase and amplitude have been adjusted and the delayed third distribution signal;
A second amplifier for amplifying the output signal of the first combiner;
A distortion compensation amplifier circuit comprising: a second combiner for combining the other output of the first amplifier distributed from the distribution combiner and the output of the second amplifier. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008211641A JP2010050609A (en) | 2008-08-20 | 2008-08-20 | Distortion compensation amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008211641A JP2010050609A (en) | 2008-08-20 | 2008-08-20 | Distortion compensation amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010050609A true JP2010050609A (en) | 2010-03-04 |
Family
ID=42067362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008211641A Pending JP2010050609A (en) | 2008-08-20 | 2008-08-20 | Distortion compensation amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010050609A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112749794A (en) * | 2019-10-31 | 2021-05-04 | 爱思开海力士有限公司 | Arithmetic device for neural network |
| US11915125B2 (en) | 2019-10-31 | 2024-02-27 | SK Hynix Inc. | Arithmetic devices for neural network |
| US12014184B2 (en) | 2019-10-31 | 2024-06-18 | SK Hynix Inc. | Arithmetic devices for neural network including an input distribution signal generation circuit, an output distribution signal generation circuit, and an output distribution signal compensation circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304025A (en) * | 2005-04-22 | 2006-11-02 | Hitachi Kokusai Electric Inc | Distortion compensating amplifier |
-
2008
- 2008-08-20 JP JP2008211641A patent/JP2010050609A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006304025A (en) * | 2005-04-22 | 2006-11-02 | Hitachi Kokusai Electric Inc | Distortion compensating amplifier |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112749794A (en) * | 2019-10-31 | 2021-05-04 | 爱思开海力士有限公司 | Arithmetic device for neural network |
| US11915125B2 (en) | 2019-10-31 | 2024-02-27 | SK Hynix Inc. | Arithmetic devices for neural network |
| US12014184B2 (en) | 2019-10-31 | 2024-06-18 | SK Hynix Inc. | Arithmetic devices for neural network including an input distribution signal generation circuit, an output distribution signal generation circuit, and an output distribution signal compensation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4896424B2 (en) | Distortion compensation amplifier | |
| JP2001053552A (en) | Feed-forward amplifier circuit and method for compensating nonlinear distortion in the same | |
| KR20100116686A (en) | Improved control loop for amplification stage | |
| KR100518701B1 (en) | Feedforward amplifier | |
| JP2010050609A (en) | Distortion compensation amplifier circuit | |
| JP2006339888A (en) | High frequency amplifier circuit | |
| KR100429956B1 (en) | Feedforward amplifier | |
| KR100760523B1 (en) | Pre-distortion linealizer | |
| JP2008028746A (en) | Distortion compensating device | |
| JP2006246339A (en) | Multi-stage predistortion type distortion compensation apparatus | |
| JP2004289542A (en) | Predistorter | |
| JP2003229727A (en) | Nonlinear distortion compensating circuit | |
| JP2006186838A (en) | Distortion generator and low-distribution amplifier | |
| JP2003133864A (en) | Parallel power distribution synthesizing amplifier | |
| JP2002237727A (en) | Feedforward amplifier, communication apparatus, feed forward amplification method, program and medium | |
| KR100763488B1 (en) | High frequency linear power amplifier using closed loop pre-distortion | |
| JP2006033487A (en) | Distortion detection circuit, and feed-forward amplifier and pre-distortion amplifier using it | |
| JP2006203271A (en) | Distortion generating circuit and high frequency circuit | |
| JP2009284416A (en) | Feed forward distortion compensation circuit | |
| JP2012105037A (en) | Distortion-compensated amplification circuit | |
| KR20000033110A (en) | Linear high power amplifier using feedback | |
| JP2011097186A (en) | Device and method for compensating negative feedback type distortion | |
| JP2007006436A (en) | Distortion compensating amplifier | |
| JP3927427B2 (en) | Feed forward amplifier | |
| JP2006101209A (en) | Power amplifier, communication apparatus, and power amplification method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |