JP2010045942A - Overcurrent protective circuit and power supply using the same - Google Patents

Overcurrent protective circuit and power supply using the same Download PDF

Info

Publication number
JP2010045942A
JP2010045942A JP2008209734A JP2008209734A JP2010045942A JP 2010045942 A JP2010045942 A JP 2010045942A JP 2008209734 A JP2008209734 A JP 2008209734A JP 2008209734 A JP2008209734 A JP 2008209734A JP 2010045942 A JP2010045942 A JP 2010045942A
Authority
JP
Japan
Prior art keywords
resistor
power supply
overcurrent protection
voltage
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008209734A
Other languages
Japanese (ja)
Other versions
JP5225785B2 (en
Inventor
Daiki Takeuchi
大樹 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008209734A priority Critical patent/JP5225785B2/en
Publication of JP2010045942A publication Critical patent/JP2010045942A/en
Application granted granted Critical
Publication of JP5225785B2 publication Critical patent/JP5225785B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an overcurrent protective circuit capable of arbitrarily adjusting an overcurrent protection value with high accuracy without depending upon the voltage value of an output voltage. <P>SOLUTION: The overcurrent protective circuit has a sense resistor Rs inserted into a current line to be monitored, a resistor R1 with one end connected to one end of the sense resistor Rs, and a constant-current circuit A2 generating a reference current I in response to a reference voltage DACOUT and leading the reference current I through the resistor R1. The overcurrent protective circuit further has a comparator CMP generating an overcurrent protection signal Socp by comparing the other-end voltage Vx of the resistor R1 and the other-end voltage Vy of the sense resistor Rs and a digital/analog conversion circuit A1 generating the reference voltage DACOUT by analog-converting input digital data DD. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、過電流を検出して保護信号を生成する過電流保護回路、及び、これを用いた電源装置に関するものである。   The present invention relates to an overcurrent protection circuit that detects an overcurrent and generates a protection signal, and a power supply device using the same.

図４は、過電流保護回路の一従来例を示す回路図である。図４に示すように、従来の過電流保護回路は、出力電圧Ｖｏｕｔの出力端から負荷に流れる出力電流Ｉｏｕｔの供給ラインに挿入されたセンス抵抗Ｒｓと、センス抵抗Ｒｓの一端（高電位端）と接地端の間に直列接続されて互いの接続ノードから電圧信号ＶＸが引き出される抵抗ＲＡ及びＲＢと、センス抵抗Ｒｓの他端（低電位端）と接地端の間に直列接続されて互いの接続ノードから電圧信号ＶＹが引き出される抵抗ＲＣ及びＲＤと、電圧信号ＶＸと電圧信号ＶＹを比較して過電流保護信号Ｓｏｃｐを生成するコンパレータＣＭＰと、を有して成る。   FIG. 4 is a circuit diagram showing a conventional example of an overcurrent protection circuit. As shown in FIG. 4, the conventional overcurrent protection circuit includes a sense resistor Rs inserted in a supply line of an output current Iout flowing from the output end of the output voltage Vout to the load, and one end (high potential end) of the sense resistor Rs. And the resistors RA and RB from which the voltage signal VX is drawn from the connection node to each other and the other end (low potential end) of the sense resistor Rs and the ground end to each other. The resistors RC and RD from which the voltage signal VY is drawn from the connection node and the comparator CMP that compares the voltage signal VX and the voltage signal VY to generate the overcurrent protection signal Socp are included.

上記従来の過電流保護回路において、過電流保護値Ｉｏｃｐは、下記（１）式によって算出することができる。   In the conventional overcurrent protection circuit, the overcurrent protection value Iocp can be calculated by the following equation (1).

Figure 2010045942
Figure 2010045942

なお、上記（１）式において、パラメータＶｏｕｔ、パラメータＲｓ、並びに、パラメータＲＡ〜ＲＤは、それぞれ、出力電圧Ｖｏｕｔの電圧値、センス抵抗Ｒｓの抵抗値、並びに、抵抗ＲＡ〜ＲＤの抵抗値を示している。   In the above equation (1), the parameter Vout, the parameter Rs, and the parameters RA to RD indicate the voltage value of the output voltage Vout, the resistance value of the sense resistor Rs, and the resistance values of the resistors RA to RD, respectively. ing.

なお、上記に関連する従来技術の一例として、特許文献１を挙げることができる。
特開平７−２８７０３５号公報 Patent document 1 can be mentioned as an example of the related art related to the above.
JP-A-7-287035

確かに、上記従来の過電流保護回路であれば、出力電流Ｉｏｕｔの過電流を検出して過電流保護信号Ｓｏｃｐを生成することが可能である。   Certainly, with the conventional overcurrent protection circuit, it is possible to detect the overcurrent of the output current Iout and generate the overcurrent protection signal Socp.

しかしながら、上記従来の過電流保護回路では、抵抗ＲＡ〜ＲＤの抵抗比を利用して過電流保護値Ｉｏｃｐが設定されており、上記（１）式で示したように、過電流保護値Ｉｏｃｐが出力電圧Ｖｏｕｔの電圧値に依存して大きく変動する形となっていた。そのため、上記従来の過電流保護回路では、（１）過電流保護値Ｉｏｃｐを一定に保つために出力電圧Ｖｏｕｔの電圧値に応じて抵抗ＲＡ〜ＲＤの抵抗比を変更する必要がある、（２）出力電圧Ｖｏｕｔの変動や抵抗ＲＡ〜ＲＤの抵抗比精度の影響を受けやすいので、過電流保護値Ｉｏｃｐの微調整が困難であり、また、過電流保護値Ｉｏｃｐを高精度に設定することが困難である、という問題があった。   However, in the conventional overcurrent protection circuit, the overcurrent protection value Iocp is set using the resistance ratio of the resistors RA to RD, and the overcurrent protection value Iocp is The output voltage Vout varies greatly depending on the voltage value. Therefore, in the conventional overcurrent protection circuit, (1) it is necessary to change the resistance ratio of the resistors RA to RD according to the voltage value of the output voltage Vout in order to keep the overcurrent protection value Iocp constant. ) Since it is easily affected by fluctuations in the output voltage Vout and the resistance ratio accuracy of the resistors RA to RD, it is difficult to finely adjust the overcurrent protection value Iocp, and the overcurrent protection value Iocp can be set with high accuracy. There was a problem that it was difficult.

本発明は、上記の問題点に鑑み、出力電圧の電圧値に依ることなく、過電流保護値を任意かつ高精度に調整することが可能な過電流保護回路、及び、これを用いた電源装置を提供することを目的とする。   In view of the above problems, the present invention provides an overcurrent protection circuit capable of arbitrarily and accurately adjusting an overcurrent protection value without depending on a voltage value of an output voltage, and a power supply device using the same The purpose is to provide.

上記目的を達成すべく、本発明に係る過電流保護回路は、監視対象となる電流ラインに挿入されたセンス抵抗と；一端が前記センス抵抗の一端に接続された第１抵抗と；基準電圧に応じて基準電流を生成し、第１抵抗を介して前記基準電流を引き込む定電流回路と；第１抵抗の他端電圧と前記センス抵抗の他端電圧とを比較して過電流保護信号を生成するコンパレータと；入力されるデジタルデータをアナログ変換することで前記基準電圧を生成するデジタル／アナログ変換回路と；を有して成る構成（第１の構成）とされている。   In order to achieve the above object, an overcurrent protection circuit according to the present invention comprises a sense resistor inserted into a current line to be monitored; a first resistor having one end connected to one end of the sense resistor; and a reference voltage A constant current circuit that generates a reference current in response and draws the reference current through a first resistor; and generates an overcurrent protection signal by comparing the other end voltage of the first resistor and the other end voltage of the sense resistor And a digital / analog conversion circuit that generates the reference voltage by converting the input digital data into an analog signal (first configuration).

なお、上記第１の構成から成る過電流保護回路において、前記定電流回路は、第１抵抗の他端と接地端との間に接続された第２抵抗と、第２抵抗の一端に前記基準電圧を印加するバイアス回路と、を有して成る構成（第２の構成）にするとよい。   In the overcurrent protection circuit having the first configuration, the constant current circuit includes a second resistor connected between the other end of the first resistor and the ground end, and the reference at one end of the second resistor. And a bias circuit for applying a voltage (second configuration).

また、上記第２の構成から成る過電流保護回路にて、前記バイアス回路は、第１抵抗と第２抵抗との間に接続されたトランジスタと、前記基準電圧と第２抵抗の一端電圧が一致するように前記トランジスタの導通度を制御するオペアンプと、を有して成る構成（第３の構成）にするとよい。   In the overcurrent protection circuit having the second configuration, the bias circuit includes a transistor connected between the first resistor and the second resistor, and the reference voltage and one end voltage of the second resistor coincide with each other. Thus, a configuration (third configuration) including an operational amplifier that controls the conductivity of the transistor is preferable.

また、上記第２の構成から成る過電流保護回路において、前記バイアス回路は、第１抵抗と第２抵抗との間に接続された第１トランジスタと、第１トランジスタの制御端と接地端との間に接続され、自身の制御端に前記基準電圧が印加される第２トランジスタと、を有して成る構成（第４の構成）にするとよい。   In the overcurrent protection circuit having the second configuration, the bias circuit includes a first transistor connected between the first resistor and the second resistor, a control terminal of the first transistor, and a ground terminal. It is preferable to have a configuration (fourth configuration) including a second transistor that is connected in between and to which the reference voltage is applied at its control terminal.

また、本発明に係る電源装置は、入力電圧から所望の出力電圧を生成する電源部と、前記電源部から負荷に流れる出力電流を監視して過電流保護信号を生成する上記第１〜第４いずれかの構成から成る過電流保護回路と、前記過電流保護回路の過電流保護値に関する制御情報を前記デジタルデータとして揮発的に格納するレジスタ部と、を集積化して成る構成（第５の構成）とされている。   According to another aspect of the present invention, there is provided a power unit that generates a desired output voltage from an input voltage, and the first to fourth units that generate an overcurrent protection signal by monitoring an output current flowing from the power unit to a load. A configuration (fifth configuration) formed by integrating an overcurrent protection circuit having any configuration and a register unit that volatilely stores control information related to an overcurrent protection value of the overcurrent protection circuit as the digital data. ).

また、上記第５の構成から成る電源装置は、デジタルデータを不揮発的に格納するメモリ部と、前記電源装置が起動されたときに前記メモリ部に格納されたデジタルデータを自動的に読み出して前記レジスタ部に出力するオートリード機能部と、を集積化して成る構成（第６の構成）にするとよい。   The power supply device having the fifth configuration includes a memory unit for storing digital data in a nonvolatile manner, and automatically reading out the digital data stored in the memory unit when the power supply device is activated. An auto-read function unit that outputs to the register unit may be integrated (sixth configuration).

また、上記第５又は第６の構成から成る電源装置は、前記電源装置外部から入力されるデジタルデータを前記レジスタ部に出力するインタフェイス部を集積化して成る構成（第７の構成）にするとよい。   Further, when the power supply device having the fifth or sixth configuration is configured to have a configuration (seventh configuration) in which an interface unit that outputs digital data input from the outside of the power supply device to the register unit is integrated. Good.

本発明に係る過電流保護回路、及び、これを用いた電源装置であれば、出力電圧の電圧値に依ることなく、過電流保護値を任意かつ高精度に調整することが可能となる。   With the overcurrent protection circuit according to the present invention and the power supply device using the same, the overcurrent protection value can be adjusted arbitrarily and with high accuracy without depending on the voltage value of the output voltage.

図１は、本発明に係るシステム電源ＩＣの一実施形態を示すブロック図である。図１に示したように、本実施形態のシステム電源ＩＣ１０は、複数の電源部（第１電源部１−１〜第ｎ電源部１−ｎ）と、保護回路部２と、シーケンス制御部３と、レジスタ部４と、パワーオンリセット部５と、シリアルインタフェイス部６（以下、シリアルＩ／Ｆ部６と呼ぶ）と、メモリ部７と、を有して成り、負荷である液晶パネル２０に対して、ｎ系統の出力電圧Ｖ１〜Ｖｎを供給する半導体装置である。   FIG. 1 is a block diagram showing an embodiment of a system power supply IC according to the present invention. As shown in FIG. 1, the system power IC 10 of this embodiment includes a plurality of power supply units (first power supply unit 1-1 to n-th power supply unit 1-n), a protection circuit unit 2, and a sequence control unit 3. And a register unit 4, a power-on reset unit 5, a serial interface unit 6 (hereinafter referred to as a serial I / F unit 6), and a memory unit 7, and a liquid crystal panel 20 as a load. In contrast, the semiconductor device supplies n output voltages V1 to Vn.

第１電源部１−１〜第ｎ電源部１−ｎは、それぞれ、入力電圧Ｖｉｎから所望の出力電圧Ｖ１〜Ｖｎを生成して液晶パネル２０に供給する手段であり、降圧型のＬＤＯレギュレータやシリーズレギュレータ、或いは、降圧型または昇圧型のスイッチングレギュレータなどを用いることができる。なお、出力電圧Ｖ１〜Ｖｎは、それぞれ、液晶パネル２０のロジック電源、ソースドライバ電源、及び、ゲートドライバ電源などの用途に供される。   The first power supply unit 1-1 to the nth power supply unit 1-n are means for generating desired output voltages V1 to Vn from the input voltage Vin and supplying them to the liquid crystal panel 20, respectively. A series regulator or a step-down or step-up switching regulator can be used. The output voltages V1 to Vn are used for applications such as a logic power source, a source driver power source, and a gate driver power source for the liquid crystal panel 20, respectively.

保護回路部２は、システム電源ＩＣ１０の異常を検出して、所定の保護信号を生成する手段であり、過電流保護回路（ＯＣＰ［Over Current Protection］回路）、過電圧保護回路（ＯＶＰ［Over Voltage Protection］回路）、低電圧ロックアウト回路（ＵＶＬＯ［Under Voltage Lock-Out］回路）、サーマルシャットダウン回路（ＴＳＤ［Thermal ShutDown］回路）などを挙げることができる。なお、上記に挙げた各種保護回路のうち、ＯＣＰ回路やＯＶＰ回路については、第１電源部１−１〜第ｎ電源部１−ｎのそれぞれに設けることが望ましい。   The protection circuit unit 2 is means for detecting an abnormality in the system power supply IC 10 and generating a predetermined protection signal. The protection circuit unit 2 includes an overcurrent protection circuit (OCP [Over Current Protection] circuit) and an overvoltage protection circuit (OVP [Over Voltage Protection]). Circuit), an undervoltage lockout circuit (UVLO [Under Voltage Lock-Out] circuit), a thermal shutdown circuit (TSD [Thermal ShutDown] circuit), and the like. Of the various protection circuits listed above, the OCP circuit and the OVP circuit are preferably provided in each of the first power supply unit 1-1 to the nth power supply unit 1-n.

シーケンス制御部３は、第１電源部１−１〜第ｎ電源部１−ｎの立上げ順序や立下げ順序に関するシーケンス制御を行うほか、保護回路部２から入力される保護信号に基づいて第１電源部１−１〜第ｎ電源部１−ｎの異常保護制御（シャットダウン制御など）を行う手段である。上記のシーケンス制御の一例としては、例えば、液晶パネル２０のロジック電源を立ち上げてから、ソースドライバ電源を立ち上げ、その後、ゲートドライバ電源を立ち上げる、といった立上げ順序を設定することが考えられる。   The sequence control unit 3 performs sequence control related to the startup sequence and the shutdown sequence of the first power supply unit 1-1 to the nth power supply unit 1-n, and performs the first control based on the protection signal input from the protection circuit unit 2. It is means for performing abnormality protection control (shutdown control or the like) of the 1 power supply unit 1-1 to the nth power supply unit 1-n. As an example of the above sequence control, for example, it is conceivable to set a startup sequence in which the logic power supply of the liquid crystal panel 20 is started, the source driver power supply is started, and then the gate driver power supply is started. .

レジスタ４は、シリアルＩ／Ｆ部６から入力されるデジタルデータを揮発的に格納し、これを第１電源部１−１〜第ｎ電源部１−ｎ、保護回路部２、及び、シーケンス制御部３に対して、それぞれ出力する揮発性の一時記憶手段である。   The register 4 stores digital data input from the serial I / F unit 6 in a volatile manner, and stores the digital data in the first power supply unit 1-1 to the nth power supply unit 1-n, the protection circuit unit 2, and the sequence control. Volatile temporary storage means for outputting to the unit 3.

パワーオンリセット部５は、システム電源ＩＣ１０が起動されたときに、パワーオンリセット信号を生成し、システム電源ＩＣ１０の各部（図１の例ではシリアルＩ／Ｆ部６）を初期状態にリセットする手段である。   The power-on reset unit 5 generates a power-on reset signal when the system power supply IC 10 is activated, and resets each unit of the system power supply IC 10 (serial I / F unit 6 in the example of FIG. 1) to an initial state. It is.

シリアルＩ／Ｆ部６は、メモリ部７から読み出されるデジタルデータや、ＩＣ外部から入力されるデジタルデータをレジスタ部４に出力する手段である。なお、シリアルＩ／Ｆ部６は、ＩＣ外部との信号伝送経路（バス）として、３線シリアルバスやＩ２Ｃバスなどを有して成る。また、シリアルＩ／Ｆ部６は、メモリ部７に対するデジタルデータのリード／ライト機能も備えており、特に、パワーオンリセット信号を受けて初期状態にリセットされたときに、システム電源ＩＣ１０が起動されたことを認識して、メモリ部７に格納されたデジタルデータを自動的に読み出す機能（オートリード機能）を備えている。 The serial I / F unit 6 is means for outputting digital data read from the memory unit 7 and digital data input from the outside of the IC to the register unit 4. The serial I / F unit 6 includes a 3-wire serial bus, an I 2 C bus, and the like as a signal transmission path (bus) to the outside of the IC. The serial I / F unit 6 also has a digital data read / write function with respect to the memory unit 7. In particular, the system power supply IC 10 is activated when the serial I / F unit 6 is reset to an initial state upon receiving a power-on reset signal. And has a function of automatically reading out the digital data stored in the memory unit 7 (auto-read function).

メモリ部７は、第１電源部１−１〜第ｎ電源部の出力設定、保護回路部２の保護値、及び、シーケンス制御部３のシーケンス制御に関する制御情報をデジタルデータとして不揮発的に格納する手段であり、フラッシュメモリやＥＥＰＲＯＭ［Electrically Erasable and Programmable Read Only Memory］などを有して成る。なお、メモリ部７に格納されるデジタルデータは、システム電源ＩＣ１０の出荷前にメーカ側で予め書き込んでおいてもよいし、シリアルＩ／Ｆ部６を介してユーザ側で任意に書き込んでも構わない。   The memory unit 7 stores, as digital data, control information related to output settings of the first power supply unit 1-1 to the nth power supply unit, a protection value of the protection circuit unit 2, and sequence control of the sequence control unit 3. This means includes a flash memory and an EEPROM (Electrically Erasable and Programmable Read Only Memory). The digital data stored in the memory unit 7 may be written in advance by the manufacturer before shipment of the system power supply IC 10, or may be arbitrarily written by the user via the serial I / F unit 6. .

次に、上記構成から成るシステム電源ＩＣ１０の起動動作について、詳細に説明する。システム電源ＩＣ１０に対して電源が投入されると、パワーオンリセット部５は、システム電源ＩＣ１０の起動を検出して、パワーオンリセット信号を生成し、システム電源ＩＣ１０の各部を初期状態にリセットする。このとき、シリアルＩ／Ｆ部６は、メモリ部７に格納されているデジタルデータを自動的に読み出して、レジスタ部４に出力する。レジスタ部４は、シリアルＩ／Ｆ部６から入力されるデジタルデータを揮発的に格納し、これを第１電源部１−１〜第ｎ電源部１−ｎ、保護回路部２、及び、シーケンス制御部３に対して、それぞれ出力する。   Next, the startup operation of the system power supply IC 10 having the above configuration will be described in detail. When the system power supply IC 10 is turned on, the power-on reset unit 5 detects the activation of the system power supply IC 10, generates a power-on reset signal, and resets each unit of the system power supply IC 10 to an initial state. At this time, the serial I / F unit 6 automatically reads the digital data stored in the memory unit 7 and outputs it to the register unit 4. The register unit 4 stores the digital data input from the serial I / F unit 6 in a volatile manner, and stores the digital data in the first power supply unit 1-1 to the nth power supply unit 1-n, the protection circuit unit 2, and the sequence. Each is output to the control unit 3.

第１電源部１−１〜第ｎ電源部１−ｎは、それぞれ、レジスタ部４から入力されるデジタルデータに基づいて、出力電圧Ｖ１〜Ｖｎの電圧値を設定する。このような構成とすることにより、従来外付けされていた抵抗素子をシステム電源ＩＣ１０の内部に取り込むことができるので、（１）出力電圧Ｖ１〜Ｖｎの微調整が容易となる、（２）システム電源ＩＣ１０に外付けされる部品点数が少なくなる、（３）システム電源ＩＣ１０に内蔵される抵抗素子は、従来外付けされていた抵抗素子に比べて相対精度が高い、といった効果を享受することが可能となる。   The first power supply unit 1-1 to the n-th power supply unit 1-n set voltage values of the output voltages V <b> 1 to Vn based on the digital data input from the register unit 4, respectively. By adopting such a configuration, it is possible to take in a resistance element that has been conventionally externally attached to the system power supply IC 10, and (1) fine adjustment of the output voltages V1 to Vn is facilitated. (2) system The number of parts externally attached to the power supply IC 10 is reduced, and (3) the resistance element built in the system power supply IC 10 can enjoy the effect that the relative accuracy is higher than that of the resistance element conventionally attached externally. It becomes possible.

保護回路部２は、レジスタ部４から入力されるデジタルデータに基づいて、システム電源ＩＣ１０の異常検出時に用いる保護値（ＯＣＰ回路の過電流検出閾値、ＯＶＰ回路の過電圧検出閾値、ＵＶＬＯ回路の低電圧検出閾値、及び、ＴＳＤ回路の上限温度閾値など）を設定する。このような構成とすることにより、第１電源部１−１〜第ｎ電源部１−ｎの出力設定だけでなく、保護回路部２の保護値についても、外付け部品を要することなく、高精度に微調整を行うことが可能となる。   Based on the digital data input from the register unit 4, the protection circuit unit 2 uses protection values (OCP circuit overcurrent detection threshold, OVP circuit overvoltage detection threshold, UVLO circuit low voltage) used when an abnormality is detected in the system power supply IC 10. Detection threshold, TSD circuit upper limit temperature threshold, etc.). With such a configuration, not only the output setting of the first power supply unit 1-1 to the nth power supply unit 1-n but also the protection value of the protection circuit unit 2 is high without requiring external components. Fine adjustments can be made to the accuracy.

シーケンス制御部３は、レジスタ部４から入力されるデジタルデータに基づいて、第１電源部１−１〜第ｎ電源部１−ｎの立上げ順序や立下げ順序を設定する。このような構成とすることにより、第１電源部１−１〜第ｎ電源部１−ｎの出力設定だけでなく、その立上げ順序や立下げ順序についても、外付け部品を要することなく、任意に調整することが可能となる。   The sequence control unit 3 sets the startup sequence and the shutdown sequence of the first power supply unit 1-1 to the nth power supply unit 1-n based on the digital data input from the register unit 4. By adopting such a configuration, not only the output setting of the first power supply unit 1-1 to the nth power supply unit 1-n, but also the startup order and the shutdown order without requiring external parts, It becomes possible to adjust arbitrarily.

このように、本実施形態のシステム電源ＩＣ１０であれば、メモリ部７に格納されるデジタルデータを任意に書き換えるだけで、システム電源ＩＣ１０の設定変更を容易に実現することができるので、外付け部品の付け替え作業を行う必要がなくなり、延いては、システム電源ＩＣ１０が搭載される基板の共通化を実現することが可能となる。   As described above, with the system power supply IC 10 according to the present embodiment, the setting change of the system power supply IC 10 can be easily realized by arbitrarily rewriting the digital data stored in the memory unit 7. Therefore, it is possible to realize a common substrate on which the system power supply IC 10 is mounted.

なお、メモリ部７に格納されるデジタルデータの書き換えについては、データ書込ソフトウェアを適宜変更するだけで足りるため、極めて容易に実現することができる。   Note that the rewriting of the digital data stored in the memory unit 7 can be realized very easily because it is sufficient to change the data writing software as appropriate.

また、本実施形態のシステム電源ＩＣ１０であれば、基板への実装後に、出力電圧Ｖ１〜Ｖｎの設定値を任意に変更することができるので、モジュールとしての減電圧テストや過電圧テストを容易に実施することが可能となる。   Also, with the system power supply IC 10 of the present embodiment, the set values of the output voltages V1 to Vn can be arbitrarily changed after mounting on the board, so the module can easily perform a voltage drop test and an overvoltage test. It becomes possible to do.

また、本実施形態のシステム電源ＩＣ１０は、シリアルＩ／Ｆ部６の機能として、システム電源ＩＣ１０が起動されたときに、メモリ部７に格納されたデジタルデータを自動的に読み出してレジスタ部４に出力するオートリード機能を備えているので、ＩＣ外部からの制御を要することなく、システム電源ＩＣ１０単独で、上記各種の設定動作を自己完結することが可能となる。   The system power supply IC 10 according to the present embodiment automatically reads out digital data stored in the memory unit 7 to the register unit 4 when the system power supply IC 10 is activated as a function of the serial I / F unit 6. Since the automatic read function for outputting is provided, the above-described various setting operations can be completed by the system power supply IC 10 alone without requiring control from outside the IC.

また、本実施形態のシステム電源ＩＣ１０は、ＩＣ外部から入力されるデジタルデータをレジスタ部４に出力するシリアルＩ／Ｆ部６を有しているので、システム電源ＩＣ１０の起動時だけでなく、その動作中においても、システム電源ＩＣ１０の設定変更を任意に行うことが可能である。その際には、ＩＣ外部から入力されるデジタルデータを直接的にレジスタ部４へ書き込んでも構わないし、或いは、ＩＣ外部から入力されるデジタルデータを一旦メモリ部７に書き込んだ後、メモリ部７に格納されたデジタルデータを読み出してレジスタ部４へ書き込んでも構わない。   In addition, the system power supply IC 10 of the present embodiment includes the serial I / F unit 6 that outputs digital data input from outside the IC to the register unit 4, so that not only when the system power supply IC 10 is started, Even during operation, it is possible to arbitrarily change the setting of the system power supply IC 10. In that case, digital data input from the outside of the IC may be directly written to the register unit 4, or digital data input from the outside of the IC is once written in the memory unit 7 and then stored in the memory unit 7. The stored digital data may be read and written to the register unit 4.

なお、図１では、メモリ部７をシステム電源ＩＣ１０の内部に組み込んだ構成を例示したが、本発明の構成はこれに限定されるものではなく、メモリ部７をＩＣ外部に設けても構わない。また、システム電源ＩＣ１０における各種の設定動作をＩＣ単独で自己完結させる必要がない場合には、メモリ部７を除いて、ＩＣ外部からシリアルＩ／Ｆ部６を介して逐一デジタルデータを受け取る構成としてもよい。逆に、システム電源ＩＣ１０における各種の設定動作をＩＣ外部から制御する必要がない場合には、シリアルＩ／Ｆ部６を除いて、メモリ部７のみからデジタルデータを読み出す構成としてもよい。   1 illustrates the configuration in which the memory unit 7 is incorporated in the system power supply IC 10, the configuration of the present invention is not limited to this, and the memory unit 7 may be provided outside the IC. . Further, when various setting operations in the system power supply IC 10 do not need to be completed by the IC alone, except for the memory unit 7, the digital data is received from the outside of the IC via the serial I / F unit 6 one by one. Also good. Conversely, when it is not necessary to control various setting operations in the system power supply IC 10 from outside the IC, the digital data may be read from only the memory unit 7 except for the serial I / F unit 6.

図２は、保護回路部２に含まれるＯＣＰ回路の一構成例を示す回路図である。図２に示す通り、本構成例のＯＣＰ回路は、センス抵抗Ｒｓと、抵抗Ｒ１と、コンパレータＣＭＰと、デジタル／アナログ変換回路Ａ１と、定電流回路Ａ２と、を有して成る。   FIG. 2 is a circuit diagram illustrating a configuration example of the OCP circuit included in the protection circuit unit 2. As shown in FIG. 2, the OCP circuit of this configuration example includes a sense resistor Rs, a resistor R1, a comparator CMP, a digital / analog conversion circuit A1, and a constant current circuit A2.

センス抵抗Ｒｓは、出力電圧Ｖｏｕｔの出力端（図１で示す電圧Ｖ１〜Ｖｎの出力端）から負荷である液晶パネル２０に流れる出力電流Ｉｏｕｔの供給ライン（すなわち、ＯＣＰ回路の監視対象となる電流ライン）に挿入された抵抗素子である。   The sense resistor Rs is a supply line (that is, a current to be monitored by the OCP circuit) of the output current Iout flowing from the output terminal of the output voltage Vout (the output terminals of the voltages V1 to Vn shown in FIG. 1) to the liquid crystal panel 20 as a load. Line).

抵抗Ｒ１は、一端がセンス抵抗Ｒｓの一端（高電位端）に接続された抵抗素子である。   The resistor R1 is a resistance element having one end connected to one end (high potential end) of the sense resistor Rs.

デジタル／アナログ変換回路Ａ１は、レジスタ部４から読み出されたデジタルデータＤＤをアナログ変換することで、基準電圧ＤＡＣＯＵＴを生成する手段である。なお、デジタル／アナログ変換回路Ａ１に供給される駆動電圧としては、例えば、周囲温度などの影響を受けにくく、ばらつきの少ないバンドギャップ電圧を好適に用いることができる。   The digital / analog conversion circuit A1 is means for generating a reference voltage DACOUT by converting the digital data DD read from the register unit 4 into analog. As the drive voltage supplied to the digital / analog conversion circuit A1, for example, a band gap voltage that is less affected by ambient temperature and has little variation can be suitably used.

定電流回路Ａ２は、基準電圧ＤＡＣＯＵＴに応じて基準電流Ｉを生成し、抵抗Ｒ１を介して基準電流Ｉを引き込む手段であって、ｎｐｎ型バイポーラトランジスタＱ１と、抵抗Ｒ２と、キャパシタＣ１と、オペアンプＡＭＰと、を有して成る。トランジスタＱ１のコレクタは、抵抗Ｒ１の他端に接続されている。トランジスタＱ１のエミッタは、抵抗Ｒ２を介して接地端に接続されている。オペアンプＡＭＰの非反転入力端（＋）は、基準電圧ＤＡＣＯＵＴの印加端（デジタル／アナログ変換回路Ａ１の出力端）に接続されている。オペアンプＡＭＰの反転入力端（−）はトランジスタＱ１のエミッタに接続されている。オペアンプＡＭＰの出力端は、トランジスタＱ１のベースに接続されている。キャパシタＣ１は、トランジスタＱ１のエミッタと接地端との間に接続されている。なお、上記構成から成る定電流回路Ａ２において、オペアンプＡＭＰは、基準電圧ＤＡＣＯＵＴと抵抗Ｒ２の一端電圧が一致するようにトランジスタＱ１の導通度を制御する。すなわち、トランジスタＱ１とオペアンプＡＭＰは、抵抗Ｒ２の一端に基準電圧ＤＡＣＯＵＴを印加するバイアス回路として機能するものであり、基準電流Ｉの電流値は、基準電圧ＤＡＣＯＵＴの電圧値を抵抗Ｒ２の抵抗値で除した値（＝ＤＡＣＯＵＴ／Ｒ２）となる。   The constant current circuit A2 is means for generating a reference current I according to the reference voltage DACOUT and drawing the reference current I through the resistor R1, and includes an npn bipolar transistor Q1, a resistor R2, a capacitor C1, and an operational amplifier AMP. The collector of the transistor Q1 is connected to the other end of the resistor R1. The emitter of the transistor Q1 is connected to the ground terminal via the resistor R2. The non-inverting input terminal (+) of the operational amplifier AMP is connected to the application terminal of the reference voltage DACOUT (the output terminal of the digital / analog conversion circuit A1). The inverting input terminal (−) of the operational amplifier AMP is connected to the emitter of the transistor Q1. The output terminal of the operational amplifier AMP is connected to the base of the transistor Q1. The capacitor C1 is connected between the emitter of the transistor Q1 and the ground terminal. In the constant current circuit A2 configured as described above, the operational amplifier AMP controls the conductivity of the transistor Q1 so that the reference voltage DACOUT and one end voltage of the resistor R2 match. That is, the transistor Q1 and the operational amplifier AMP function as a bias circuit that applies the reference voltage DACOUT to one end of the resistor R2, and the current value of the reference current I is equal to the resistance value of the resistor R2. The divided value (= DACOUT / R2).

コンパレータＣＭＰは、抵抗Ｒ１の他端から非反転入力端（＋）に印加される電圧信号Ｖｘ（＝Ｖｏｕｔ−Ｉ×Ｒ１＝Ｖｏｕｔ−（Ｒ１／Ｒ２）×ＤＡＣＯＵＴ）と、センス抵抗Ｒｓの他端（低電位端）から反転入力端（−）に印加される電圧信号Ｖｙ（＝Ｖｏｕｔ−Ｉｏｕｔ×Ｒｓ）と、を比較して過電流保護信号Ｓｏｃｐを生成する手段である。すなわち、過電流保護信号Ｓｏｃｐは、電圧信号Ｖｙの電圧レベルが電圧信号Ｖｘの電圧レベルよりも高いときにローレベル（正常状態）となり、逆に、電圧信号Ｖｙの電圧レベルが電圧信号Ｖｘの電圧レベルよりも低いときにハイレベル（異常状態）となる。   The comparator CMP includes a voltage signal Vx (= Vout−I × R1 = Vout− (R1 / R2) × DACOUT) applied to the non-inverting input terminal (+) from the other end of the resistor R1, and the other end of the sense resistor Rs. This is a means for comparing the voltage signal Vy (= Vout−Iout × Rs) applied from the (low potential end) to the inverting input end (−) to generate the overcurrent protection signal Socp. That is, the overcurrent protection signal Socp becomes low level (normal state) when the voltage level of the voltage signal Vy is higher than the voltage level of the voltage signal Vx, and conversely, the voltage level of the voltage signal Vy becomes the voltage level of the voltage signal Vx. It becomes high level (abnormal state) when it is lower than the level.

上記構成から成るＯＣＰ回路において、過電流保護値Ｉｏｃｐは、下記（２）式によって算出することができる。   In the OCP circuit configured as described above, the overcurrent protection value Iocp can be calculated by the following equation (2).

Figure 2010045942
Figure 2010045942

なお、上記（２）式において、パラメータＤＡＣＯＵＴ、パラメータＲｓ、並びに、パラメータＲ１及びＲ２は、それぞれ、基準電圧ＤＡＣＯＵＴの電圧値、センス抵抗Ｒｓの抵抗値、並びに、抵抗Ｒ１及びＲ２の抵抗値を示している。   In the above equation (2), the parameter DACOUT, the parameter Rs, and the parameters R1 and R2 indicate the voltage value of the reference voltage DACOUT, the resistance value of the sense resistor Rs, and the resistance values of the resistors R1 and R2, respectively. ing.

上記したように、本構成例のＯＣＰ回路では、抵抗Ｒ１に基準電流Ｉを流すことで過電流保護値Ｉｏｃｐが設定されており、上記（２）式で示したように、過電流保護値Ｉｏｃｐが出力電圧Ｖｏｕｔの電圧値に何ら依存しない形となっている。   As described above, in the OCP circuit of the present configuration example, the overcurrent protection value Iocp is set by causing the reference current I to flow through the resistor R1, and the overcurrent protection value Iocp is expressed by the above equation (2). Is not dependent on the voltage value of the output voltage Vout.

また、本構成例のＯＣＰ回路では、レジスタ部４から入力されるデジタルデータＤＤに応じて基準電圧ＤＡＣＯＵＴを可変制御することができるので、基準電流Ｉの電流値、延いては、過電流保護値Ｉｏｃｐをフレキシブルに調整することが可能である。   Further, in the OCP circuit of this configuration example, the reference voltage DACOUT can be variably controlled in accordance with the digital data DD input from the register unit 4, so that the current value of the reference current I, that is, the overcurrent protection value Iocp can be adjusted flexibly.

従って、本構成例のＯＣＰ回路であれば、（１）過電流保護値Ｉｏｃｐを一定に保つために出力電圧Ｖｏｕｔの電圧値に応じて抵抗Ｒ１、Ｒ２の抵抗比を変更する必要がない、（２）出力電圧Ｖｏｕｔの変動や抵抗Ｒ１、Ｒ２の抵抗比精度の影響を受けにくいので、過電流保護値Ｉｏｃｐの微調整が容易であり、また、過電流保護値Ｉｏｃｐを高精度に設定することができる、といった効果を享受することが可能となる。   Therefore, in the OCP circuit of this configuration example, (1) it is not necessary to change the resistance ratio of the resistors R1 and R2 in accordance with the voltage value of the output voltage Vout in order to keep the overcurrent protection value Iocp constant. 2) Since it is not easily affected by fluctuations in the output voltage Vout and the resistance ratio accuracy of the resistors R1 and R2, fine adjustment of the overcurrent protection value Iocp is easy, and the overcurrent protection value Iocp is set with high accuracy. It is possible to enjoy the effect of being able to.

図３は、定電流回路Ａ２の一変形例を示す回路図である。図３に示すように、本変形例の定電流回路Ａ２は、図２に示したオペアンプＡＭＰに代えて、ｐｎｐ型バイポーラトランジスタＱ２と、抵抗Ｒ３と、を有して成る。トランジスタＱ２のエミッタは、抵抗Ｒ３を介して電源端に接続される一方、トランジスタＱ１のベースにも接続されている。トランジスタＱ２のコレクタは、接地端に接続されている。トランジスタＱ２のベースは、基準電圧ＤＡＣＯＵＴの印加端に接続されている。   FIG. 3 is a circuit diagram showing a modification of the constant current circuit A2. As shown in FIG. 3, the constant current circuit A2 of the present modification includes a pnp bipolar transistor Q2 and a resistor R3 instead of the operational amplifier AMP shown in FIG. The emitter of the transistor Q2 is connected to the power supply terminal via the resistor R3, and is also connected to the base of the transistor Q1. The collector of the transistor Q2 is connected to the ground terminal. The base of the transistor Q2 is connected to the application terminal for the reference voltage DACOUT.

上記構成から成る定電流回路Ａ２において、トランジスタＱ１のベース電圧は、基準電圧ＤＡＣＯＵＴからトランジスタＱ２のベース・エミッタ間における降下電圧Ｖｆ２分だけ引き上げられた電圧レベルとなり、また、トランジスタＱ１のエミッタ電圧は、トランジスタＱ１のベース電圧からトランジスタＱ１のベース・エミッタ間における降下電圧Ｖｆ１だけ引き下げられた電圧レベルとなる。従って、上記の降下電圧Ｖｆ１、Ｖｆ２が互いに等しければ、抵抗Ｒ２の一端には、基準電圧ＤＡＣＯＵＴが印加される形となる。   In the constant current circuit A2 having the above-described configuration, the base voltage of the transistor Q1 is a voltage level raised from the reference voltage DACOUT by the drop voltage Vf2 between the base and emitter of the transistor Q2, and the emitter voltage of the transistor Q1 is The voltage level is reduced from the base voltage of the transistor Q1 by the drop voltage Vf1 between the base and emitter of the transistor Q1. Therefore, if the drop voltages Vf1 and Vf2 are equal to each other, the reference voltage DACOUT is applied to one end of the resistor R2.

すなわち、本変形例の定電流回路Ａ２において、抵抗Ｒ２の一端に基準電圧ＤＡＣＯＵＴを印加するバイアス回路は、抵抗Ｒ１と抵抗Ｒ２との間に接続されたトランジスタＱ１と、トランジスタＱ１のベースと接地端との間に接続され、自身のベースに基準電圧ＤＡＣＯＵＴが印加されるトランジスタＱ２と、を有して成る構成とされている。このような構成とすることにより、図２の構成例に比べて、より簡易に定電流回路Ａ２を形成することが可能となる。   That is, in the constant current circuit A2 of this modification, the bias circuit that applies the reference voltage DACOUT to one end of the resistor R2 includes the transistor Q1 connected between the resistor R1 and the resistor R2, the base of the transistor Q1, and the ground terminal. And a transistor Q2 to which a reference voltage DACOUT is applied at its base. By adopting such a configuration, the constant current circuit A2 can be formed more easily than the configuration example of FIG.

なお、上記の実施形態では、液晶パネルに対して複数の電源電圧を供給するシステム電源ＩＣに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の電源装置にも広く適用することが可能である。   In the above embodiment, the configuration in which the present invention is applied to the system power supply IC that supplies a plurality of power supply voltages to the liquid crystal panel has been described as an example, but the scope of application of the present invention is limited to this. However, the present invention can be widely applied to other power supply devices.

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。   The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.

本発明は、過電流を検出して保護信号を生成する過電流保護回路全般に利用可能な技術であり、例えば、液晶パネルに対して複数の電源電圧を供給するシステム電源ＩＣの安全性向上を実現する上で好適な技術である。   INDUSTRIAL APPLICABILITY The present invention is a technique that can be used for all overcurrent protection circuits that detect an overcurrent and generate a protection signal. For example, the present invention improves the safety of a system power supply IC that supplies a plurality of power supply voltages to a liquid crystal panel. This is a technique suitable for realization.

は、本発明に係るシステム電源ＩＣの一実施形態を示すブロック図である。These are block diagrams which show one Embodiment of the system power supply IC which concerns on this invention. は、ＯＣＰ回路の一構成例を示す回路図である。These are circuit diagrams showing an example of the configuration of an OCP circuit. は、定電流回路Ａ２の一変形例を示す回路図である。These are circuit diagrams showing a modification of the constant current circuit A2. は、過電流保護回路の一従来例を示す回路図である。These are circuit diagrams which show a prior art example of an overcurrent protection circuit.

符号の説明Explanation of symbols

１０ システム電源ＩＣ
２０ 液晶パネル
１−１〜１−ｎ 第１電源部〜第ｎ電源部
２ 保護回路部
３ シーケンス制御部
４ レジスタ部
５ パワーオンリセット部
６ シリアルインタフェイス部（シリアルＩ／Ｆ部）
７ メモリ部
Ａ１ デジタル／アナログ変換回路（ＤＡＣ）
Ａ２ 定電流回路
Ｒｓ センス抵抗
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｑ１ ｎｐｎ型バイポーラトランジスタ
Ｑ２ ｐｎｐ型バイポーラトランジスタ
Ｃ１ キャパシタ
ＡＭＰ オペアンプ
ＣＭＰ コンパレータ 10 System power IC
DESCRIPTION OF SYMBOLS 20 Liquid crystal panel 1-1 to 1-n 1st power supply part-nth power supply part 2 Protection circuit part 3 Sequence control part 4 Register part 5 Power-on reset part 6 Serial interface part (serial I / F part)
7 Memory part A1 Digital / analog conversion circuit (DAC)
A2 constant current circuit Rs sense resistor R1, R2, R3 resistor Q1 npn type bipolar transistor Q2 pnp type bipolar transistor C1 capacitor AMP operational amplifier CMP comparator

Claims (7)

監視対象となる電流ラインに挿入されたセンス抵抗と；
一端が前記センス抵抗の一端に接続された第１抵抗と；
基準電圧に応じて基準電流を生成し、第１抵抗を介して前記基準電流を引き込む定電流回路と；
第１抵抗の他端電圧と前記センス抵抗の他端電圧とを比較して過電流保護信号を生成するコンパレータと；
入力されるデジタルデータをアナログ変換することで前記基準電圧を生成するデジタル／アナログ変換回路と；
を有して成ることを特徴とする過電流保護回路。 A sense resistor inserted in the current line to be monitored;
A first resistor having one end connected to one end of the sense resistor;
A constant current circuit that generates a reference current according to a reference voltage and draws the reference current through a first resistor;
A comparator that compares the other end voltage of the first resistor with the other end voltage of the sense resistor to generate an overcurrent protection signal;
A digital / analog conversion circuit for generating the reference voltage by converting input digital data into analog;
An overcurrent protection circuit comprising: 前記定電流回路は、
第１抵抗の他端と接地端との間に接続された第２抵抗と、
第２抵抗の一端に前記基準電圧を印加するバイアス回路と、
を有して成ることを特徴とする請求項１に記載の過電流保護回路。 The constant current circuit is:
A second resistor connected between the other end of the first resistor and the ground end;
A bias circuit for applying the reference voltage to one end of the second resistor;
The overcurrent protection circuit according to claim 1, comprising: 前記バイアス回路は、
第１抵抗と第２抵抗との間に接続されたトランジスタと、
前記基準電圧と第２抵抗の一端電圧が一致するように前記トランジスタの導通度を制御するオペアンプと、
を有して成ることを特徴とする請求項２に記載の過電流保護回路。 The bias circuit includes:
A transistor connected between the first resistor and the second resistor;
An operational amplifier that controls the conductivity of the transistor so that the reference voltage and the one-end voltage of the second resistor match.
The overcurrent protection circuit according to claim 2, further comprising: 前記バイアス回路は、
第１抵抗と第２抵抗との間に接続された第１トランジスタと、
第１トランジスタの制御端と接地端との間に接続され、自身の制御端に前記基準電圧が印加される第２トランジスタと、
を有して成ることを特徴とする請求項２に記載の過電流保護回路。 The bias circuit includes:
A first transistor connected between the first resistor and the second resistor;
A second transistor connected between a control terminal of the first transistor and a ground terminal and having the reference voltage applied to its control terminal;
The overcurrent protection circuit according to claim 2, further comprising: 入力電圧から所望の出力電圧を生成する電源部と、
前記電源部から負荷に流れる出力電流を監視して過電流保護信号を生成する請求項１〜請求項４のいずれかに記載の過電流保護回路と、
前記過電流保護回路の過電流保護値に関する制御情報を前記デジタルデータとして揮発的に格納するレジスタ部と、
を集積化して成ることを特徴とする電源装置。 A power supply unit that generates a desired output voltage from the input voltage;
The overcurrent protection circuit according to any one of claims 1 to 4, wherein an overcurrent protection signal is generated by monitoring an output current flowing from the power supply unit to a load;
A register unit that volatilely stores control information related to an overcurrent protection value of the overcurrent protection circuit as the digital data;
A power supply device characterized by being integrated. デジタルデータを不揮発的に格納するメモリ部と、
前記電源装置が起動されたときに前記メモリ部に格納されたデジタルデータを自動的に読み出して前記レジスタ部に出力するオートリード機能部と、
を集積化して成ることを特徴とする請求項５に記載の電源装置。 A memory unit for storing digital data in a nonvolatile manner;
An auto-read function unit that automatically reads digital data stored in the memory unit when the power supply device is activated and outputs the digital data to the register unit;
The power supply device according to claim 5, wherein the power supply device is integrated. 前記電源装置外部から入力されるデジタルデータを前記レジスタ部に出力するインタフェイス部を集積化して成ることを特徴とする請求項５または請求項６に記載の電源装置。   The power supply apparatus according to claim 5 or 6, wherein an interface section for outputting digital data input from outside the power supply apparatus to the register section is integrated.
JP2008209734A 2008-08-18 2008-08-18 Overcurrent protection circuit and power supply device using the same Expired - Fee Related JP5225785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008209734A JP5225785B2 (en) 2008-08-18 2008-08-18 Overcurrent protection circuit and power supply device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008209734A JP5225785B2 (en) 2008-08-18 2008-08-18 Overcurrent protection circuit and power supply device using the same

Publications (2)

Publication Number Publication Date
JP2010045942A true JP2010045942A (en) 2010-02-25
JP5225785B2 JP5225785B2 (en) 2013-07-03

Family

ID=42016826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209734A Expired - Fee Related JP5225785B2 (en) 2008-08-18 2008-08-18 Overcurrent protection circuit and power supply device using the same

Country Status (1)

Country Link
JP (1) JP5225785B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104275A1 (en) * 2015-03-23 2016-09-29 Lisa Dräxlmaier GmbH SECURING DEVICE AND SAFEGUARD PROCEDURE FOR A VEHICLE SIDE NETWORK AND VEHICLE SIDE PANEL THEREFORE EQUIPPED
JP2017195654A (en) * 2016-04-18 2017-10-26 ローム株式会社 Protection circuit self-diagnosis device and protection circuit diagnostic method
JP2018071361A (en) * 2016-10-25 2018-05-10 株式会社ケーヒン Internal combustion engine control device
CN108731213A (en) * 2018-08-16 2018-11-02 珠海恒途电子有限公司 A kind of guard time adjusts circuit, PFC current foldback circuits and controller
CN114552539A (en) * 2022-01-18 2022-05-27 北京萨诺光电科技发展有限公司 Protective circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3313827B1 (en) * 2015-06-23 2019-11-06 Covestro Deutschland AG Substituted triazines

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50137578A (en) * 1974-04-08 1975-10-31
JPS5268940U (en) * 1975-11-19 1977-05-21
JP2003348745A (en) * 2002-05-24 2003-12-05 Mitsubishi Electric Corp System for protecting power system
JP2008171070A (en) * 2007-01-09 2008-07-24 Rohm Co Ltd Power supply device and electronic device using it
JP2008187847A (en) * 2007-01-31 2008-08-14 Rohm Co Ltd Overcurrent protection circuit and power supply unit therewith

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50137578A (en) * 1974-04-08 1975-10-31
JPS5268940U (en) * 1975-11-19 1977-05-21
JP2003348745A (en) * 2002-05-24 2003-12-05 Mitsubishi Electric Corp System for protecting power system
JP2008171070A (en) * 2007-01-09 2008-07-24 Rohm Co Ltd Power supply device and electronic device using it
JP2008187847A (en) * 2007-01-31 2008-08-14 Rohm Co Ltd Overcurrent protection circuit and power supply unit therewith

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104275A1 (en) * 2015-03-23 2016-09-29 Lisa Dräxlmaier GmbH SECURING DEVICE AND SAFEGUARD PROCEDURE FOR A VEHICLE SIDE NETWORK AND VEHICLE SIDE PANEL THEREFORE EQUIPPED
DE102015104275B4 (en) * 2015-03-23 2021-07-01 Lisa Dräxlmaier GmbH SECURING DEVICE AND SECURING PROCEDURES FOR A VEHICLE POWER SYSTEM AND VEHICLE POWER SYSTEM EQUIPPED WITH IT
JP2017195654A (en) * 2016-04-18 2017-10-26 ローム株式会社 Protection circuit self-diagnosis device and protection circuit diagnostic method
JP2018071361A (en) * 2016-10-25 2018-05-10 株式会社ケーヒン Internal combustion engine control device
CN108731213A (en) * 2018-08-16 2018-11-02 珠海恒途电子有限公司 A kind of guard time adjusts circuit, PFC current foldback circuits and controller
CN114552539A (en) * 2022-01-18 2022-05-27 北京萨诺光电科技发展有限公司 Protective circuit
CN114552539B (en) * 2022-01-18 2022-09-23 北京萨诺光电科技发展有限公司 Protective circuit

Also Published As

Publication number Publication date
JP5225785B2 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
US11237578B2 (en) Intelligent voltage regulator
JP5225785B2 (en) Overcurrent protection circuit and power supply device using the same
KR100815388B1 (en) Low voltage detecting circuit
US8111058B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR20070120894A (en) Low voltage detection reset circuit
JP4745734B2 (en) System power supply device and operation control method thereof
TWI647557B (en) Load switching controller and method
US8836352B2 (en) System and method for using an integrated circuit pin as both a current limiting input and an open-drain output
JP2006349521A (en) Overheat detection circuit and semiconductor integrated circuit apparatus
JP2009207279A (en) Overcurrent protection device and electronic apparatus
JP5071134B2 (en) DC power supply, LED drive power supply, and power supply semiconductor integrated circuit
US7825767B2 (en) System for setting shutdown voltage of electronic device
JP2012107946A (en) Cell voltage measurement system and cell voltage measurement method
JP2014147044A (en) Semiconductor integrated circuit
JP2010045944A (en) Power supply apparatus
JP5725305B2 (en) 2-wire transmitter starting circuit
JP2010286953A (en) Semiconductor integrated circuit for power source control
US8283938B2 (en) Monitoring system and input and output device thereof
JP2008102094A (en) Voltage monitoring method and its device
JP4518471B2 (en) Regulator IC
CN110622096B (en) Electronic control device
KR100934249B1 (en) Current limiting circuit
JP4258837B2 (en) 2-wire transmission circuit
JP2010153974A (en) Comparator and detection circuit
JP2007156641A (en) Power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Ref document number: 5225785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees