JP2010040536A - Thin-film transistor - Google Patents
Thin-film transistor Download PDFInfo
- Publication number
- JP2010040536A JP2010040536A JP2008197882A JP2008197882A JP2010040536A JP 2010040536 A JP2010040536 A JP 2010040536A JP 2008197882 A JP2008197882 A JP 2008197882A JP 2008197882 A JP2008197882 A JP 2008197882A JP 2010040536 A JP2010040536 A JP 2010040536A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper alloy
- oxygen
- amorphous
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
この発明は、各種ディスプレイに使用される薄膜トランジスターおよびこのトランジスターを製造するための薄膜トランジスター中間体に関するものであり、特に密着性に優れたドレイン電極およびソース電極を有する薄膜トランジスターおよび薄膜トランジスター中間体に関するものである。 The present invention relates to a thin film transistor used for various displays and a thin film transistor intermediate for producing the transistor, and more particularly to a thin film transistor having a drain electrode and a source electrode having excellent adhesion and a thin film transistor intermediate. Is.
アクティブマトリックス方式で駆動する薄膜トランジスターを用いたフラットパネルディスプレイとして、液晶ディスプレイ、プラズマディスプレイ、有機ELディスプレイ、無機ELディスプレイなどが知られている。これら薄膜トランジスターを用いたフラットパネルディスプレイにはガラス基板表面に格子状に金属膜からなる配線が密着形成されており、この金属膜からなる格子状配線の交差点に薄膜トランジスターが設けられている。
この薄膜トランジスターは、図3の断面概略説明図に示されるように、ガラス基板1の表面に形成された純銅膜からなるゲート電極膜2と、このゲート電極膜2およびガラス基板1の上に形成された窒化珪素(SiNx)膜3と、前記窒化珪素(SiNx)膜3の上に形成されたn−アモルファスSi半導体膜4と、このn−アモルファスSi半導体膜4の上に形成されたn+アモルファスSiオーミック膜4´と、前記n+アモルファスSiオーミック膜4´の上に形成された純銅からなるドレイン電極膜5およびソース電極膜6とで構成されている。
かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、図4の断面図に示されるような、ガラス基板1の表面に純銅からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらに窒化珪素(SiNx)膜3の上にn−アモルファスSi半導体膜4を形成し、このn−アモルファスSi半導体膜4の上にn+アモルファスSiオーミック膜4´を形成し、前記n+アモルファスSiオーミック膜4´の全面を被覆するように純銅膜8を形成して積層体9を作製する。
次いでこの図4に示される積層体9のゲート電極2の真上の部分の純銅膜8を湿式エッチングし、さらにn+アモルファスSiオーミック膜4´をプラズマエッチングすることにより分離溝7を形成してn−アモルファスSi半導体膜4を露出させ、それによってドレイン電極膜5およびソース電極膜6を形成することにより図3の断面図に示される従来の薄膜トランジスター中間体10を作製する。
分離溝7を形成するために前記積層体9におけるn+アモルファスSiオーミック膜4´のみをプラズマエッチンしようとしてもn−アモルファスSi半導体膜4の表面はプラズマエッチングに曝されてその影響を受けることは避けることが出来ず、このため、分離溝7を形成して露出されたn−アモルファスSi半導体膜4の表面は荒れ、未結合手(ダングリングボンド)が増大し、これが表面欠陥となり、この表面欠陥が薄膜トランジスターのオフ電流を増加させ、その結果、LCDのコントラストの低減や視野角を小さくするなどの問題点があった。
この問題点を解決するために、分離溝7を形成して露出されたn−アモルファスSi半導体膜4の表面を水素プラズマ処理し、この水素プラズマ処理することによりn−アモルファスSi半導体膜4の表面の未結合手(ダングリングボンド)を水素原子と結合させて安定化し、リーク電流を低減することができるとされている。そして前記水素プラズマ処理はガス:100%水素ガス、水素ガス流量:10〜1000SCCM、水素ガス圧:10〜500Pa、RF電流密度:0.005〜0.5W/cm2、処理時間:1〜60分の条件で行なうのが良いとされている(特許文献1参照)。
また、図示してはいないが、n+アモルファスSiオーミック膜4´のSiがドレイン電極膜5およびソース電極膜6に拡散してドレイン電極膜5およびソース電極膜6の比抵抗が上昇するのを阻止するために、n+アモルファスSiオーミック膜4´とドレイン電極膜5の間およびn+アモルファスSiオーミック膜4´とソース電極膜6の間にそれぞれバリア膜を形成すること、並びにこのバリア膜として通常MoもしくはMo合金膜またはTiもしくはTi合金膜が使用されていることが知られている(特許文献2参照)。
さらに、一般に、前記ドレイン電極膜5およびソース電極膜6には純銅膜が多く使用されていたが、純銅膜はガラス、アルミナ、二酸化珪素からなるセラミック基板に対する密着性が弱い。このセラミック基板に対する密着性を向上させるために、セラミック基板の表面にまず酸素を含む銅膜を下地膜として形成し、この酸素を含む銅膜からなる下地膜の上に純銅膜を形成して複合銅膜とし、この複合銅膜の酸素を含む銅膜をセラミック基板に接触させてセラミック基板に対する密着性を向上させる技術も知られている(特許文献3参照)。
The thin film transistor is formed on the
In order to produce a thin film transistor having such a laminated film structure, first, a
Next, the
Even if only the n + amorphous Si
To solve this problem, which is exposed to form a separation groove 7 n - surface of the amorphous
Although not shown in the figure, Si in the n + amorphous Si ohmic
Furthermore, in general, a pure copper film is often used for the drain electrode film 5 and the
前述のように、薄膜トランジスターの製造工程において、n−アモルファスSi半導体膜4の表面の未結合手(ダングリングボンド)を水素原子と結合させて安定化させるための水素プラズマ処理工程は必要な工程であるが、かかる水素プラズマ処理を行うと、純銅膜からなるドレイン電極膜およびソース電極膜のn+アモルファスSiオーミック膜4´に対する密着性が低下する。この密着性が低下するのを阻止するために、従来から知られている酸素を含む銅膜を下地層としこの下地層の上に純銅膜を形成した複合銅膜をドレイン電極膜およびソース電極膜に使用してみたが、水素プラズマ処理後の複合銅膜は依然としてn+アモルファスSiオーミック膜4´に対する十分な密着性は得られず、剥離が生じて薄膜トランジスター不良の原因となる可能性があることが分かった。
As described above, in the manufacturing process of the thin-film transistor, n - hydrogen plasma treatment step necessary step to stabilize the dangling bonds of the surface of the amorphous Si semiconductor film 4 (dangling bonds) is bonded to hydrogen atom However, when such a hydrogen plasma treatment is performed, the adhesion of the drain electrode film and the source electrode film made of a pure copper film to the n + amorphous
そこで、本発明者等は、一層密着性に優れたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体を作製し、この薄膜トランジスター中間体を用いて一層密着性に優れたドレイン電極膜およびソース電極膜を有する薄膜トランジスター作製すべく研究を行った。その結果、
(a)薄膜トランジスターのバリア膜として従来から知られているMo膜、Ti膜などの金属膜よりも酸化ケイ素(SiOx)膜をバリア膜として使用することがドレイン電極膜およびソース電極膜の密着性を一層向上させるので好ましいことから、まず、図2の断面図に示されるように、ガラス基板1の上に形成されたゲート電極膜2と、前記ガラス基板1およびゲート電極膜2の上に形成された窒化珪素膜3と、前記窒化珪素膜3の上に形成されたn−アモルファスSi半導体膜4と、
前記n−アモルファスSi半導体膜4の上に形成されたn+アモルファスSiオーミック膜4´と、前記n+アモルファスSiオーミック膜4´の上に形成された酸化ケイ素(SiOx)膜からなるバリア膜11と、前記酸化ケイ素(SiOx)膜からなるバリア膜11の上に形成されたSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12と、前記酸素−ストロンチウム含有銅合金下地層12の上に形成されたCu層13とからなる複合銅合金膜14とにより構成される積層体9´を作製し、この積層体9´におけるゲート電極2の真上の部分の複合銅合金膜14を湿式エッチングしさらに前記酸化ケイ素膜からなるバリア膜11およびn+アモルファスSiオーミック膜4´をプラズマエッチングすることにより分離溝7を形成してn−アモルファスSi半導体膜4を露出させ、それによってドレイン電極膜5およびソース電極膜6を形成することにより図1の断面図に示される密着性に優れたドレイン電極膜5およびソース電極膜6を有するこの発明の薄膜トランジスター中間体10´を作製することができる、
(b)この図1に示されるこの発明の薄膜トランジスター中間体10´に水素プラズマ処理を施すことにより一層密着性に優れたドレイン電極膜およびソース電極膜を有するこの発明の薄膜トランジスターを作製することができ、この発明の薄膜トランジスター中間体10´に水素プラズマ処理を施すと、前記この発明の薄膜トランジスター中間体10´の酸化ケイ素(SiOx)膜からなるバリア膜11に接して形成されているSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12はSrおよび酸素の濃度の一層高いSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を形成するようになり、この濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層(図示せず)に変化して酸素−ストロンチウム濃縮層含有銅合金下地層およびCu層とからなる複合銅合金膜を生成し、この酸素−ストロンチウム濃縮層含有銅合金下地層およびCu層とからなる複合銅合金膜により構成されるドレイン電極膜およびソース電極膜は密着性が格段に向上する、などの研究結果が得られたのである。
Accordingly, the present inventors have prepared a thin film transistor intermediate having a drain electrode film and a source electrode film with further excellent adhesion, and using this thin film transistor intermediate, a drain electrode film and a source with further excellent adhesion. Research was conducted to produce a thin film transistor having an electrode film. as a result,
(A) Use of a silicon oxide (SiOx) film as a barrier film rather than a conventionally known metal film such as a Mo film or a Ti film as a barrier film of a thin film transistor is the adhesion between the drain electrode film and the source electrode film. First, as shown in the cross-sectional view of FIG. 2, the
Wherein n - barrier film 11 made of amorphous Si semiconductor and the n + amorphous Si ohmic film 4 'formed on the
(B) A thin film transistor of the present invention having a drain electrode film and a source electrode film having better adhesion is obtained by subjecting the thin film transistor intermediate 10 'of the present invention shown in FIG. 1 to hydrogen plasma treatment. When the thin film transistor intermediate 10 ′ of the present invention is subjected to hydrogen plasma treatment, the Sr formed in contact with the
この発明は、かかる研究結果に基づいてなされたものであって、
(1)ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスターであって、
前記ドレイン電極膜およびソース電極膜は、酸化ケイ素膜からなるバリア膜に接して形成されているSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層と、前記酸素−ストロンチウム濃縮層含有銅合金下地層の上に形成されたCu層とからなる複合銅合金膜により構成される薄膜トランジスター、に特徴を有するものである。
The present invention has been made based on the results of such research,
(1) a gate electrode film formed on a glass substrate;
A silicon nitride film formed on the glass substrate and the gate electrode film;
An n - amorphous Si semiconductor film formed on the silicon nitride film;
Wherein n - and n + amorphous Si ohmic film formed on the amorphous Si semiconductor film,
A barrier film made of a silicon oxide film formed on the n + amorphous Si ohmic film;
A thin film transistor having a drain electrode film and a source electrode film formed on the barrier film made of the silicon oxide film,
The drain electrode film and the source electrode film contain Sr: 2 to 20 mol%, oxygen: 20 to 50 mol% formed in contact with a barrier film made of a silicon oxide film, and the balance is made of Cu and inevitable impurities. An oxygen-strontium enriched layer-containing copper alloy underlayer having an enriched layer having a composition composition as described above and a Cu layer formed on the oxygen-strontium enriched layer-containing copper alloy underlayer It is characterized by a thin film transistor.
さらに、この発明は、薄膜トランジスター中間体を含むものである。したがって、この発明は、
(2)ガラス基板の上に形成されたゲート電極膜と、
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体であって、
前記ドレイン電極膜およびソース電極膜は、前記酸化ケイ素膜からなるバリア膜に接して形成されているSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層と、前記酸素−ストロンチウム含有銅合金下地層の上に形成されたCu層とからなる複合銅合金膜により構成される薄膜トランジスター中間体、に特徴を有するものである。
Furthermore, the present invention includes a thin film transistor intermediate. Therefore, the present invention
(2) a gate electrode film formed on a glass substrate;
A silicon nitride film formed on the glass substrate and the gate electrode film;
An n - amorphous Si semiconductor film formed on the silicon nitride film;
Wherein n - and n + amorphous Si ohmic film formed on the amorphous Si semiconductor film,
A barrier film made of a silicon oxide film formed on the n + amorphous Si ohmic film;
A thin film transistor intermediate having a drain electrode film and a source electrode film formed on the barrier film made of the silicon oxide film,
The drain electrode film and the source electrode film contain Sr: 0.2-2 mol%, oxygen: 1-20 mol% formed in contact with the barrier film made of the silicon oxide film, with the balance being Cu and Thin film transistor intermediate comprising a composite copper alloy film comprising an oxygen-strontium-containing copper alloy underlayer having a component composition composed of inevitable impurities and a Cu layer formed on the oxygen-strontium-containing copper alloy underlayer , Has characteristics.
この発明の薄膜トランジスターおよび薄膜トランジスター中間体の製造方法を図面に基づいて一層詳細に説明する。
図1はこの発明の薄膜トランジスター中間体の断面図であり、図2はこの発明の薄膜トランジスター中間体を作製するための積層体の断面図である。図1に示されるこの発明の薄膜トランジスター中間体を作製するには、まず、図2の断面図に示されるように、ガラス基板1の表面に銅膜からなるゲート電極膜2を形成し、このゲート電極膜2およびガラス基板1の上に窒化珪素(SiNx)膜3を形成し、さらにこの窒化珪素(SiNx)膜3の上にn−アモルファスSi半導体膜4を形成し、前記n−アモルファスSi半導体膜4の上にn+アモルファスSiオーミック膜4´を形成し、さらにこのn+アモルファスSiオーミック膜4´の上に酸化ケイ素(SiOx)膜からなるバリア膜11を形成する。この酸化ケイ素(SiOx)膜からなるバリア膜11は、通常のPVDまたはCVDによっても形成することができるが、スパッタ装置内の雰囲気を酸素または酸素を含む不活性ガス雰囲気となるように保持しながら空スパッタすることによりn+アモルファスSiオーミック膜4´の表面を酸化させて形成することができる。
このバリア膜11の上に、Sr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12とCu層13とからなる複合銅合金膜14を形成することにより図2に示される積層体9´を作製する。この酸素−ストロンチウム含有銅合金下地層12およびCu層13とからなる複合銅合金膜14は、Sr:0.2〜2.5モル%を含有し、残部がCuからなる成分組成を有する銅合金ターゲットを用い、まず、酸素を含む不活性ガス雰囲気中でスパッタすることにより酸素−ストロンチウム含有銅合金下地膜12形成し、その後、酸素の供給を停止して雰囲気を不活性ガス雰囲気とし、この不活性ガス雰囲気中においてスパッタすることによりCu層13を形成することができる。Sr:0.2〜2.5モル%を含有し、残部がCuからなる成分組成を有する銅合金ターゲットを用いて酸素を含む不活性ガス雰囲気中においてスパッタするとSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層が形成されるが、同じ成分組成を有する銅合金ターゲットを用いて不活性ガス雰囲気中においてスパッタしてもSrを含有するストロンチウム含有銅合金膜は形成されず、純銅に近いSrを含まない成分組成を有するCu層13が形成される。このようにして形成されたCu層13はSr:0.2〜2.5モル%を含有する銅合金ターゲットを用いてスパッタすることにより成膜することから、Cu層13には微量のSrが混入することがあるが、その量は極めて少なく、0.05モル%以下であり、不可避不純物の範囲内であってほぼ銅と同じ組成を有する。
図2に示される積層体9´のゲート電極2の真上の部分の複合銅合金膜14を湿式エッチングし、さらにバリア膜11およびn+アモルファスSiオーミック膜4´をプラズマエッチングすることにより分離溝7を形成してn−アモルファスSi半導体膜4を露出させ、それによってドレイン電極膜5およびソース電極膜6を形成することにより図1の断面図に示されるこの発明の薄膜トランジスター中間体10´を作製することができる。
The method for producing the thin film transistor and thin film transistor intermediate of the present invention will be described in more detail with reference to the drawings.
FIG. 1 is a cross-sectional view of a thin film transistor intermediate of the present invention, and FIG. 2 is a cross sectional view of a laminate for producing the thin film transistor intermediate of the present invention. In order to produce the thin film transistor intermediate of the present invention shown in FIG. 1, first, as shown in the sectional view of FIG. 2, a
On this
The composite
プラズマエッチングした分離溝7を有するこの発明の薄膜トランジスター中間体10´を水素プラズマ処理することによりこの発明の薄膜トランジスターを作製することができる。この発明の薄膜トランジスターは、図1に示されるこの発明の薄膜トランジスター中間体10´における酸素−ストロンチウム含有銅合金下地層12がSrおよび酸素の濃度が一層高いSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層に変化したものであるから、その断面形状構造は図1と同じであり、したがって、この発明の薄膜トランジスターの図面に基づく説明は省略した。
この発明の薄膜トランジスター中間体を水素プラズマ処理する条件は、背景技術で述べた水素プラズマ処理の条件と同じである。
この水素プラズマ処理することによって、この発明の薄膜トランジスター中間体に形成されているSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12はSrおよび酸素の濃度が一層高いSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層(図示せず)に変化する。この酸素−ストロンチウム濃縮層含有銅合金下地層が生成することによって薄膜トランジスターのバリア膜に対する密着性が格段に向上する。
A thin film transistor of the present invention can be produced by subjecting the thin film transistor intermediate 10 ′ of the present invention having the plasma-etched separation groove 7 to hydrogen plasma treatment. In the thin film transistor of the present invention, the oxygen-strontium-containing
The conditions for the hydrogen plasma treatment of the thin film transistor intermediate of the present invention are the same as the hydrogen plasma treatment conditions described in the background art.
A component comprising Sr: 0.2-2 mol% and oxygen: 1-20 mol% formed in the thin film transistor intermediate of the present invention by this hydrogen plasma treatment, the balance being Cu and inevitable impurities The oxygen-strontium-containing
Sr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12を有するこの発明の薄膜トランジスター中間体に水素プラズマ処理を施すとSrおよび酸素の濃度が一層高いSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層が生成する理由は、水素プラズマ処理を施すことによりSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12に含まれているSrおよび酸素がバリア膜11の方向に拡散移動してSrおよび酸素の濃度が一層高い濃縮層がバリア膜11近傍に生成するからであり、また、このようにして生成したSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層が酸化ケイ素からなるバリア膜に対する密着性が格段に優れている理由は、水素プラズマ処理中にSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12に水素が拡散し、膜中の酸素と反応して水が発生し、この水と膜中の酸化ストロンチウムが反応して水酸化ストロンチウムを生成し、ストロンチウムイオンと水酸化イオンとなって酸化ケイ素膜からなるバリア膜と反応し、強固なストロンチウムシリケートが酸化ケイ素膜からなるバリア膜に接して生成することによってバリア膜に対する密着性が格段に向上するものと考えられる。
Thin film transistor intermediate of the present invention having an oxygen-strontium-containing
次に、この発明の薄膜トランジスター中間体のドレイン電極膜およびソース電極膜を構成する複合銅合金膜における酸素−ストロンチウム含有銅合金下地層の成分組成およびこの発明の薄膜トランジスターのドレイン電極膜およびソース電極膜を構成する複合銅合金膜における酸素−ストロンチウム濃縮層含有銅合金下地層に含まれる濃縮層の成分組成を前述のごとく限定した理由を説明する。
(イ)この発明の薄膜トランジスター中間体の酸素−ストロンチウム含有銅合金下地層:
この発明の薄膜トランジスター中間体のドレイン電極膜およびソース電極膜を構成する複合銅合金膜における酸素−ストロンチウム含有銅合金下地層にSrおよび酸素を共存させて含ませることにより、酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性を向上させることができる。しかし、Sr:0.2モル%未満、酸素:1モル%未満では水素プラズマ処理時の密着性低下防止作用が不足するので好ましくなく、一方、Srを2モル%を越えて含有するためにはSrを2.5モル%を越えて含有する銅合金ターゲットを作製しなければならず、かかるSrを2.5モル%を越えて含有する銅合金は熱間圧延時に割れが発生してターゲットを作製することができなくなる。また、20%を越えて酸素を含む不活性ガス雰囲気中でスパッタリングすると異常放電が生じるため、酸素を20モル%を越えて含有する酸素−ストロンチウム含有銅合金下地層を形成することはできない。したがって、この発明の薄膜トランジスター中間体の複合銅合金膜を構成する酸素−ストロンチウム含有銅合金下地層に含まれるSrの量を0.2〜2モル%、酸素:1〜20モル%に定めた。
(ロ)この発明の薄膜トランジスターの酸素−ストロンチウム濃縮層含有銅合金下地層:
この発明の薄膜トランジスター中間体を水素プラズマ処理することにより薄膜トランジスター中間体のSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層12はSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するSrおよび酸素の濃度の一層高い濃縮層を有するように変化し、このSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層が生成することにより酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性を一層向上させることができる。
Next, the component composition of the oxygen-strontium-containing copper alloy underlayer in the composite copper alloy film constituting the drain electrode film and source electrode film of the thin film transistor intermediate of the present invention, and the drain electrode film and source electrode of the thin film transistor of the present invention The reason for limiting the component composition of the concentrated layer contained in the oxygen-strontium concentrated layer-containing copper alloy underlayer in the composite copper alloy film constituting the film as described above will be described.
(B) Oxygen-strontium-containing copper alloy underlayer of the thin film transistor intermediate of the present invention:
By incorporating Sr and oxygen in the oxygen-strontium-containing copper alloy underlayer in the composite copper alloy film constituting the drain electrode film and the source electrode film of the thin film transistor intermediate of the present invention, a silicon oxide (SiOx) film Adhesiveness to the barrier film made of can be improved. However, Sr: less than 0.2 mol% and oxygen: less than 1 mol% are not preferable because the effect of preventing adhesion deterioration during hydrogen plasma treatment is insufficient. On the other hand, in order to contain Sr in excess of 2 mol%, A copper alloy target containing more than 2.5 mol% of Sr must be prepared, and the copper alloy containing more than 2.5 mol% of Sr is cracked during hot rolling to produce a target. It cannot be produced. Moreover, since abnormal discharge occurs when sputtering is performed in an inert gas atmosphere containing oxygen exceeding 20%, an oxygen-strontium-containing copper alloy underlayer containing oxygen exceeding 20 mol% cannot be formed. Therefore, the amount of Sr contained in the oxygen-strontium-containing copper alloy underlayer constituting the composite copper alloy film of the thin film transistor intermediate of the present invention is determined to be 0.2 to 2 mol%, oxygen: 1 to 20 mol%. .
(B) An oxygen-strontium enriched layer-containing copper alloy underlayer of the thin film transistor of the present invention:
The thin film transistor intermediate of the present invention is subjected to hydrogen plasma treatment to contain a thin film transistor intermediate containing 0.2 to 2 mol% oxygen and 1 to 20 mol% oxygen, with the balance being Cu and inevitable impurities. The oxygen-strontium-containing
この発明の薄膜トランジスター中間体は、バリア膜として酸化ケイ素(SiOx)膜が使用されており、さらにドレイン電極膜およびソース電極膜に酸素およびSrを含む酸素−ストロンチウム銅合金膜下地膜とする複合銅合金膜が使用されているので酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性が一層に優れていることから、例えば、この発明の薄膜トランジスター中間体の搬送時に振動が付与されてもドレイン電極膜およびソース電極膜の剥離による故障が起こる可能性が一段と少なく、さらにn+アモルファスSiオーミック膜4´の表面を空スパッタするだけでバリア膜の酸化ケイ素(SiOx)膜を形成することができるので製造コストを下げることができるなど優れた効果を奏するものである。
さらに、この発明の薄膜トランジスター中間体を水素プラズマ処理して得られるこの発明の薄膜トランジスターはSrおよび酸素を一層高濃度で含有する濃縮層が生成し、この濃縮層を含む酸素−ストロンチウム濃縮層含有銅合金膜下地膜の生成により、酸化ケイ素(SiOx)膜からなるバリア膜に対する密着性に一層優れたものとなり、この発明の薄膜トランジスターに激しい振動が付与されてもドレイン電極膜およびソース電極膜の剥離による故障が起こる可能性が皆無となる。
In the thin film transistor intermediate of the present invention, a silicon oxide (SiOx) film is used as a barrier film, and a composite copper having an oxygen-strontium copper alloy film base film containing oxygen and Sr in the drain electrode film and the source electrode film Since the alloy film is used, the adhesion to the barrier film made of a silicon oxide (SiOx) film is further improved. For example, even if vibration is applied during transportation of the thin film transistor intermediate of the present invention, the drain electrode Since the possibility of failure due to peeling of the film and the source electrode film is further reduced, and a silicon oxide (SiOx) film as a barrier film can be formed only by performing sputter sputtering on the surface of the n + amorphous Si ohmic film 4 '. There are excellent effects such as reduction in manufacturing cost.
Further, the thin film transistor of the present invention obtained by hydrogen plasma treatment of the thin film transistor intermediate of the present invention produces a concentrated layer containing Sr and oxygen at a higher concentration, and contains an oxygen-strontium concentrated layer including this concentrated layer Due to the formation of the copper alloy film base film, the adhesion to the barrier film made of a silicon oxide (SiOx) film is further improved, and even if severe vibration is applied to the thin film transistor of the present invention, the drain electrode film and the source electrode film There is no possibility of failure due to peeling.
純度:99.99質量%の無酸素銅を用意し、この無酸素銅をArガス雰囲気中、高純度グラファイトモールド内で高周波溶解し、得られた溶湯にSrを添加し溶解して表1に示される成分組成を有する溶湯となるように成分調整し、得られた溶湯を冷却されたカーボン鋳型に鋳造し、さらに熱間圧延したのち最終的に歪取り焼鈍し、得られた圧延体の表面を旋盤加工して外径:152mm、厚さ:5mmの寸法を有し、表1に示される成分組成を有するターゲットA〜Lを作製した。さらに、純度:99.99質量%の無酸素銅から純銅ターゲットMを作製した。 Purity: 99.99 mass% oxygen-free copper was prepared. This oxygen-free copper was melted at high frequency in a high-purity graphite mold in an Ar gas atmosphere, and Sr was added to the resulting molten metal to dissolve it in Table 1. Ingredient adjustment so as to become a molten metal having the component composition shown, the obtained molten metal is cast into a cooled carbon mold, further hot-rolled and finally subjected to strain relief annealing, and the surface of the obtained rolled body The targets A to L having the dimensions of outer diameter: 152 mm, thickness: 5 mm and having the component composition shown in Table 1 were produced. Further, a pure copper target M was produced from oxygen-free copper having a purity of 99.99% by mass.
実施例1
表面に100nmの厚さのn+アモルファスSi膜を形成したガラス板(縦:50mm、横:50mm、厚さ:0.7mmの寸法を有するコーニング社製1737のガラス板)からなる基板をスパッタ装置に設置し、さらにターゲットA〜Mを基板とターゲットの距離が70mmとなるようにスパッタ装置に設置し、スパッタ装置の電源として直流方式を採用し、スパッタ装置の真空容器を到達真空度4×10−5Paになるまで真空引きした。次に酸素を表2に示される割合で含む酸素−Ar混合ガスをスパッタガスとして真空容器内に流し、スパッタ雰囲気圧力を0.67Paとした後、出力:600Wで1分間シャッターを閉じた状態で放電(空スパッタ)してn+アモルファスSi膜表面に約10nm厚のシリコン酸化膜を形成し、出力:600Wで放電することにより厚さ:50nmを有する表2に示される成分組成を有する酸素−ストロンチウム含有銅合金下地層を成膜し、引き続いて酸素の供給を停止し、Arガスのみで0.67Paの圧力でスパッタすることにより厚さ:250nmを有し、Cuおよび不可避不純物からなるCu層を成膜することにより本発明薄膜トランジスター中間体用複合銅合金膜1〜11、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1を成膜した。
このようにして得られた本発明薄膜トランジスター中間体用複合銅合金膜1〜11、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1について、下記の条件で碁盤目付着試験を行った。
碁盤目付着試験:
JIS-K5400に準じ、1mm間隔で縦横11本ずつカッターで1mm間隔の切り込みを入れ、本発明薄膜トランジスター中間体用複合銅合金膜1〜11、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1に100個の升目膜を作り、3M社製スコッチテープを密着させたのち一気に引き剥がし、ガラス基板中央部の10mm角内でガラス基板に付着していた升目膜に剥離が生じた升目膜の数を測定し、その結果を剥離した升目の数(個/100)として表2に示すことによりガラス基板に対する本発明薄膜トランジスター中間体用複合銅合金膜1〜11、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1の密着性を評価した。
Example 1
A substrate made of a glass plate (vertical: 50 mm, horizontal: 50 mm, thickness: 0.737 glass plate manufactured by Corning) having a 100 nm thick n + amorphous Si film on the surface is sputtered. In addition, the targets A to M are installed in the sputtering apparatus so that the distance between the substrate and the target becomes 70 mm, a direct current method is adopted as a power source of the sputtering apparatus, and the vacuum vessel of the sputtering apparatus is reached at a vacuum degree of 4 × 10 A vacuum was drawn until −5 Pa. Next, an oxygen-Ar mixed gas containing oxygen in the ratio shown in Table 2 was sputtered as a sputtering gas into the vacuum vessel, the sputtering atmosphere pressure was 0.67 Pa, and the shutter was closed for 1 minute at an output of 600 W. Discharge (vacant sputtering) to form a silicon oxide film having a thickness of about 10 nm on the surface of the n + amorphous Si film, and discharge at an output of 600 W. Oxygen having a component composition shown in Table 2 having a thickness of 50 nm A strontium-containing copper alloy underlayer is formed, subsequently the supply of oxygen is stopped, and sputtering is performed with Ar gas alone at a pressure of 0.67 Pa, thereby having a thickness of 250 nm, and a Cu layer made of Cu and inevitable impurities The composite copper alloy films 1 to 11 for thin film transistor intermediates of the present invention, and the composite copper alloy films 1 to 3 for comparative thin film transistor intermediates And the composite copper alloy film 1 for conventional thin film transistor intermediates was formed.
The composite copper alloy films 1 to 11 for thin film transistor intermediates of the present invention, the composite copper alloy films 1 to 3 for comparative thin film transistor intermediates, and the composite copper alloy film 1 for conventional thin film transistor intermediates thus obtained are as follows. A cross-cut adhesion test was conducted under the conditions described above.
Cross-cut adhesion test:
In accordance with JIS-K5400, 11 mm vertical and horizontal cuts are made at intervals of 1 mm with a cutter at 1 mm intervals, and composite copper alloy films 1 to 11 for thin film transistor intermediates according to the present invention, and composite copper alloy films 1 to 3 for comparative thin film transistor intermediates. In addition, 100 square mesh films were formed on the composite copper alloy film 1 for a thin film transistor intermediate body and adhered to a 3M scotch tape, and then peeled off at once, and adhered to the glass substrate within a 10 mm square at the center of the glass substrate. The composite copper alloy film for a thin film transistor intermediate of the present invention for a glass substrate is measured by measuring the number of grid films in which peeling has occurred in the grid film and showing the result as the number of grids (pieces / 100) peeled. 1 to 11, evaluation of adhesion of composite copper alloy films 1 to 3 for comparative thin film transistor intermediates and conventional composite copper alloy film 1 for thin film transistor intermediates It was.
なお、本発明薄膜トランジスター中間体用複合銅合金膜1〜11、比較薄膜トランジスター中間体用複合銅合金膜1〜3および従来薄膜トランジスター中間体用複合銅合金膜1における酸素−ストロンチウム含有銅合金下地層に含まれるSrおよび酸素の分析は、
走査型オージェ電子分光分析装置(形式:PHI700、アルバック・ファイ株式会社製)を用い、
電子銃
加速電圧:5kV、
照射電流:10nA(ファラデーカップで測定)、
ビーム径:10μm(直径)、
イオン銃
加速電圧:1kV、
エミッション電流:10mA、
ラスター幅:1×1mm、
試料ステージ
傾斜:30°、
ローテーション:Zalar、
回転スピード:0.8rpm、
分析条件
スパッターモード:Alternating W/Zalar、
スパッターインターバル:1分、
の条件で行った。
The composite copper alloy films 1 to 11 for thin film transistor intermediates according to the present invention, the composite copper alloy films 1 to 3 for comparative thin film transistor intermediates, and the conventional copper alloy film 1 for thin film transistor intermediates under the oxygen-strontium-containing copper alloy Analysis of Sr and oxygen contained in the formation
Using a scanning Auger electron spectrometer (type: PHI700, manufactured by ULVAC-PHI Co., Ltd.)
Electron gun acceleration voltage: 5 kV,
Irradiation current: 10 nA (measured with a Faraday cup),
Beam diameter: 10 μm (diameter),
Ion gun acceleration voltage: 1 kV,
Emission current: 10mA
Raster width: 1x1mm,
Sample stage tilt: 30 °,
Rotation: Zalar,
Rotation speed: 0.8rpm,
Analysis condition Sputtering mode: Alternating W / Zalar,
Spatter interval: 1 minute
It went on condition of.
表2に示される結果から、本発明薄膜トランジスター中間体用複合銅合金膜1〜11は従来薄膜トランジスター中間体用複合銅合金膜1に比べて密着性が優れていることがわかる。しかし、この発明の条件から外れた値を有する比較複合銅合金膜1〜2は密着性がやや劣るので好ましくなく、酸素を20モル%を越えて含有する酸素−ストロンチウム含有銅合金下地層は以上放電が発生して成膜することができないことが分る。
From the results shown in Table 2, it can be seen that the composite copper alloy films 1 to 11 for thin film transistor intermediates of the present invention have better adhesion than the conventional composite copper alloy film 1 for thin film transistor intermediates. However, the comparative composite
実施例2
成膜することができた表2に示される本発明薄膜トランジスター中間体用複合銅合金膜1〜11、比較薄膜トランジスター中間体用複合銅合金膜1〜2および従来薄膜トランジスター中間体用複合銅合金膜1に、
ガス:100%水素ガス、
水素ガス流量:500SCCM、
水素ガス圧:100Pa、
処理温度:300℃、
RF電力流密度:0.1W/cm2、
処理時間:2分、
の条件の水素プラズマ処理を施すことにより表3に示される成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金膜下地層およびCu層からなる本発明薄膜トランジスター用複合銅合金膜1〜11、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1を作製し、これら本発明薄膜トランジスター用複合銅合金膜1〜11、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1について四探針法により比抵抗値を測定し、さらに先の実施例1と同じ条件で碁盤目付着試験を行い、その結果を表3に示すことにより本発明薄膜トランジスター用複合銅合金膜1〜11、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1の評価を行った。
なお、本発明薄膜トランジスター用複合銅合金膜1〜11、比較薄膜トランジスター用複合銅合金膜1〜2および従来薄膜トランジスター用複合銅合金膜1に含まれる濃縮層のSrおよび酸素の分析は実施例1と同じ条件で行った。
Example 2
Composite copper alloy films 1-11 for thin-film transistor intermediates of the present invention shown in Table 2, composite copper alloy films 1-2 for comparative thin-film transistor intermediates, and composite copper alloys for conventional thin-film transistor intermediates shown in Table 2 On membrane 1,
Gas: 100% hydrogen gas,
Hydrogen gas flow rate: 500 SCCM,
Hydrogen gas pressure: 100 Pa,
Processing temperature: 300 ° C
RF power flow density: 0.1 W / cm2,
Processing time: 2 minutes
The composite copper alloy films 1 to 11 for thin film transistors of the present invention comprising an oxygen-strontium enriched layer-containing copper alloy film underlayer and a Cu layer having a concentrated layer having the composition shown in Table 3 by performing the hydrogen plasma treatment under the conditions of The composite
In addition, the analysis of Sr and oxygen of the concentrated layer contained in the composite copper alloy films 1 to 11 for thin film transistors of the present invention, the composite
表3に示される結果から、本発明薄膜トランジスター用複合銅合金膜1〜11は従来薄膜トランジスター用複合銅合金膜1に比べて比抵抗は同等で大差は無く、また、本発明薄膜トランジスター用複合銅合金膜1〜11と従来薄膜トランジスター用複合銅合金膜1密着性を比較すると、本発明薄膜トランジスター用複合銅合金膜1〜11は従来薄膜トランジスター用複合銅合金膜1よりも密着性が格段にすぐれていることから、本発明薄膜トランジスター用複合銅合金膜1〜11からなる電極膜を内蔵したこの発明の薄膜トランジスターは電極膜の剥離による故障が極めて少なくなることが分る。しかし、この発明の条件から外れた値を有する比較薄膜トランジスター用複合銅合金膜1〜2は比抵抗および密着性の少なくともいずれかが劣るので薄膜トランジスターの電極膜として好ましくないことが分る。
From the results shown in Table 3, the composite copper alloy films 1 to 11 for thin film transistors of the present invention have the same specific resistance and no significant difference compared to the composite copper alloy film 1 for thin film transistors of the present invention. Comparing the adhesion of the copper alloy films 1 to 11 with the conventional composite copper alloy film 1 for thin film transistors, the composite copper alloy films 1 to 11 for thin film transistors of the present invention have much higher adhesion than the conventional composite copper alloy film 1 for thin film transistors. From this fact, it can be seen that the thin film transistor of the present invention incorporating the electrode film composed of the composite copper alloy films 1 to 11 for thin film transistors of the present invention has very few failures due to peeling of the electrode film. However, it can be seen that the composite
1:ガラス基板、2:ゲート電極、3:SiNx膜、4:n+アモルファスSiオーミック膜、4´:n−アモルファスSi半導体膜、5:ドレイン電極、6:ソース電極、7:分離溝、8:純銅膜、9:従来の薄膜トランジスター中間体を作製するための積層体、10:従来の薄膜トランジスター中間体、9´:この発明の薄膜トランジスター中間体を作製するための積層体、10´:この発明の薄膜トランジスター中間体、11:バリア膜、12:酸素−ストロンチウム含有銅合金下地膜、13:Cu層、14:複合銅合金膜。 1: Glass substrate, 2: a gate electrode, 3: SiNx film, 4: n + amorphous Si ohmic film, 4': n - amorphous Si semiconductor film, 5: a drain electrode, 6: source electrode, 7: separation groove, 8 : Pure copper film, 9: Laminate for producing conventional thin film transistor intermediate, 10: Conventional thin film transistor intermediate, 9 ′: Laminate for producing thin film transistor intermediate of the present invention, 10 ′: Thin film transistor intermediate of the present invention, 11: barrier film, 12: oxygen-strontium-containing copper alloy base film, 13: Cu layer, 14: composite copper alloy film.
Claims (2)
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスターであって、
前記ドレイン電極膜およびソース電極膜は、少なくとも前記酸化ケイ素膜からなるバリア膜に接して形成されているSr:2〜20モル%、酸素:20〜50モル%を含有し、残部がCuおよび不可避不純物からなる成分組成の濃縮層を有する酸素−ストロンチウム濃縮層含有銅合金下地層と、前記酸素−ストロンチウム濃縮層含有銅合金下地層の上に形成されたCu層とからなる複合銅合金膜により構成されていることを特徴とする薄膜トランジスター。 A gate electrode film formed on a glass substrate;
A silicon nitride film formed on the glass substrate and the gate electrode film;
An n - amorphous Si semiconductor film formed on the silicon nitride film;
Wherein n - and n + amorphous Si ohmic film formed on the amorphous Si semiconductor film,
A barrier film made of a silicon oxide film formed on the n + amorphous Si ohmic film;
A thin film transistor having a drain electrode film and a source electrode film formed on the barrier film made of the silicon oxide film,
The drain electrode film and the source electrode film contain at least Sr: 2 to 20 mol% and oxygen: 20 to 50 mol% formed in contact with the barrier film made of the silicon oxide film, with the balance being Cu and inevitable Consists of a composite copper alloy film comprising an oxygen-strontium enriched layer-containing copper alloy underlayer having an enriched layer composition of impurities and a Cu layer formed on the oxygen-strontium enriched layer-containing copper alloy underlayer A thin film transistor characterized by being made.
前記ガラス基板およびゲート電極膜の上に形成された窒化珪素膜と、
前記窒化珪素膜の上に形成されたn−アモルファスSi半導体膜と、
前記n−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、
前記n+アモルファスSiオーミック膜の上に形成された酸化ケイ素膜からなるバリア膜と、
前記酸化ケイ素膜からなるバリア膜の上に形成されたドレイン電極膜およびソース電極膜を有する薄膜トランジスター中間体であって、
前記ドレイン電極膜およびソース電極膜は、前記酸化ケイ素膜からなるバリア膜に接して形成されているSr:0.2〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−ストロンチウム含有銅合金下地層と、前記酸素−ストロンチウム含有銅合金下地層の上に形成されたCu層とからなる複合銅合金膜により構成されることを特徴とする薄膜トランジスター中間体。 A gate electrode film formed on a glass substrate;
A silicon nitride film formed on the glass substrate and the gate electrode film;
An n - amorphous Si semiconductor film formed on the silicon nitride film;
Wherein n - and n + amorphous Si ohmic film formed on the amorphous Si semiconductor film,
A barrier film made of a silicon oxide film formed on the n + amorphous Si ohmic film;
A thin film transistor intermediate having a drain electrode film and a source electrode film formed on the barrier film made of the silicon oxide film,
The drain electrode film and the source electrode film contain Sr: 0.2-2 mol%, oxygen: 1-20 mol% formed in contact with the barrier film made of the silicon oxide film, with the balance being Cu and An oxygen-strontium-containing copper alloy underlayer having a component composition consisting of inevitable impurities and a composite copper alloy film comprising a Cu layer formed on the oxygen-strontium-containing copper alloy underlayer Thin film transistor intermediate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197882A JP2010040536A (en) | 2008-07-31 | 2008-07-31 | Thin-film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197882A JP2010040536A (en) | 2008-07-31 | 2008-07-31 | Thin-film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040536A true JP2010040536A (en) | 2010-02-18 |
Family
ID=42012812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008197882A Pending JP2010040536A (en) | 2008-07-31 | 2008-07-31 | Thin-film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040536A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008081806A1 (en) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | Method for forming wiring film, transistor, and electronic device |
-
2008
- 2008-07-31 JP JP2008197882A patent/JP2010040536A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008081806A1 (en) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | Method for forming wiring film, transistor, and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5269533B2 (en) | Thin film transistor | |
JP5354781B2 (en) | Thin film transistor having barrier layer as constituent layer and Cu alloy sputtering target used for sputtering film formation of said barrier layer | |
KR101527625B1 (en) | Thin-film transistor having high adhesive strength between barrier film and drain electrode and source electrode films | |
KR20110085996A (en) | Sputtering target for forming thin film transistor wiring film | |
US8624397B2 (en) | Electrode layer structure for a thin-film transistor and process for manufacture thereof | |
JP5032687B2 (en) | Al alloy film, wiring structure having Al alloy film, and sputtering target used for production of Al alloy film | |
JP5339830B2 (en) | Thin film transistor wiring film having excellent adhesion and sputtering target for forming this wiring film | |
US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
JP2008191541A (en) | Wiring and electrode for liquid crystal display device excellent in adhesion without causing thermal defect | |
JP4936560B2 (en) | Method for forming copper alloy composite film having excellent adhesion and Ca-containing copper alloy target used in this film forming method | |
JP2013253309A (en) | Cu-Mn ALLOY SPUTTERING TARGET, LAMINATED WIRING OF SEMICONDUCTOR ELEMENT USING THE SAME, AND METHOD FOR MANUFACTURING LAMINATED WIRING | |
JP2011171581A (en) | Thin-film transistor substrate, and display device | |
JP2009010089A (en) | Wiring base film with good adhesiveness, and double-structure wiring film with good adhesiveness including the same | |
TW201235492A (en) | Al-based alloy sputtering target | |
JP5377914B2 (en) | Thin film transistor | |
JP2010040535A (en) | Thin-film transistor | |
JP5008146B2 (en) | Copper alloy composite film with excellent adhesion | |
JP2010040536A (en) | Thin-film transistor | |
JP5888501B2 (en) | Thin film wiring formation method | |
JP5315701B2 (en) | Thin film transistor | |
JP2015082575A (en) | Back channel thin film transistor and display device | |
CN112055888A (en) | Cu alloy target, wiring film, semiconductor device, and liquid crystal display device | |
TW202206625A (en) | Metal wiring structure, method for manufacturing metal wiring structure and sputtering target |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130207 |