JP2010035369A - Conductor arrangement structure of power converter and power conversion unit - Google Patents

Conductor arrangement structure of power converter and power conversion unit Download PDF

Info

Publication number
JP2010035369A
JP2010035369A JP2008196408A JP2008196408A JP2010035369A JP 2010035369 A JP2010035369 A JP 2010035369A JP 2008196408 A JP2008196408 A JP 2008196408A JP 2008196408 A JP2008196408 A JP 2008196408A JP 2010035369 A JP2010035369 A JP 2010035369A
Authority
JP
Japan
Prior art keywords
power
terminal
phase
semiconductor element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008196408A
Other languages
Japanese (ja)
Other versions
JP5451994B2 (en
Inventor
Manabu Kurokawa
学 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2008196408A priority Critical patent/JP5451994B2/en
Publication of JP2010035369A publication Critical patent/JP2010035369A/en
Application granted granted Critical
Publication of JP5451994B2 publication Critical patent/JP5451994B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a conductor arrangement structure of a power converter and a power conversion unit which effectively reduce inductance. <P>SOLUTION: The power converter includes a fitting terminal 20t and a fitting terminal 21t, connected to the positive electrode and the negative electrode of a battery, a fitting terminal 22t connected to a motor, a high-side U-phase transistor UH, and a low-side U-phase transistor UL. A Pout bus bar 20 connected between the fitting terminal 20t and the high-side U-phase transistor UH, an Out bus U22 connected between the fitting terminal 22t and high-side and low-side U-phase transistors UH and UL, and an N bus bar 21 connected between the fitting terminal 21t and the low-side U-phase transistor UL constituted an inverter that outputs one of three phases of voltages. The Out bus U22 and the N bus bar 21 are arranged close and parallel to each other, and an input terminal or an output terminal of another inverter of inverters of three phases is disposed between the fitting terminal 21t and the fitting terminal 22t. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、電力変換装置の導体配置構造及び電力変換ユニットに関する。   The present invention relates to a conductor arrangement structure of a power conversion device and a power conversion unit.

例えば、電力変換装置は直流電力と三相交流電力を相互に変換可能するいわゆるインバータであり、モータとバッテリとの間に接続されている。電力変換装置には、各パワー半導体素子に接続されモータやバッテリに接続されるバスバーを備えている。
特開２００５−２３６１０８号公報 For example, the power conversion device is a so-called inverter that can mutually convert DC power and three-phase AC power, and is connected between a motor and a battery. The power converter includes a bus bar connected to each power semiconductor element and connected to a motor and a battery.
JP-A-2005-236108

前述した従来の電力変換装置にあっては、各バスバーを流れる電流が比較的大きい場合にバスバーを流れる際に生ずる磁界が無視できないものとなるため、電流の流れる方向が逆であるバスバー、例えば、パワー半導体素子の正極側と負極側に接続されたバスバーを互いに平行に近接配置してインダクタンスの低減を図るようにしているが、一つのパワー半導体素子の正極側と負極側とのバスバーにおいてのみインダクタンスの低減がなされるに過ぎないため、インバータ全体でのインダクタンス低減には十分でなかった。   In the above-described conventional power conversion device, since the magnetic field generated when flowing through the bus bar is not negligible when the current flowing through each bus bar is relatively large, the bus bar in which the current flows in the opposite direction, for example, The bus bars connected to the positive electrode side and the negative electrode side of the power semiconductor element are arranged close to each other in parallel to reduce inductance, but the inductance is only applied to the positive and negative bus bars of a single power semiconductor element. Therefore, it is not sufficient to reduce the inductance of the whole inverter.

そこで、この発明は、電力変換装置全体としてインダクタンスを効果的に低減できる電力変換装置の導体配置構造及び電力変換ユニットを提供することを目的とする。   Then, this invention aims at providing the conductor arrangement structure and power conversion unit of a power converter which can reduce inductance effectively as the whole power converter.

上記目的を達成するために、請求項１に記載した発明は、直流電源（例えば、実施形態におけるバッテリ３）の正極側に接続される正極側入力端子（例えば、実施形態における取付端子２０ｔ）と、前記直流電源の負極側に接続される負極側入力端子（例えば、実施形態における取付端子２１ｔ）と、三相交流電力を出力する交流出力端子（例えば、実施形態における取付端子２２ｔ）と、正極側パワー半導体素子（例えば、実施形態におけるハイ側Ｕ相トランジスタＵＨ）と、負極側パワー半導体素子（例えば、実施形態におけるロー側Ｕ相トランジスタＵＬ）とを備え、前記正極側入力端子と前記正極側パワー半導体素子のコレクタ電極部との間に電気的に接続される第１の導体（例えば、実施形態におけるＰｏｕｔバスバー２０）と、前記交流出力端子と前記正極側パワー半導体素子のエミッタ電極部及び前記負極側パワー半導体素子のコレクタ電極部との間に電気的に接続される第２の導体（例えば、実施形態におけるＯｕｔバスＵ２２）と、前記負極側入力端子と前記負極側パワー半導体素子のエミッタ電極部との間に電気的に接続される第３の導体（例えば、実施形態におけるＮバスバー２１）とを備え、前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部（例えば、実施形態における素子接続部５２）と前記負極側パワー半導体素子のコレクタ電極部との接続部（例えば、実施形態における素子接続部５１）とを離間して配置し前記三相の内の一相を出力する電力変換器（例えば、実施形態におけるインバータ５の一部）を構成し、前記第１の導体又は前記第３の導体を前記第２の導体との間で磁界の影響を相互に受ける近接した位置に平行に配置し、前記正極側入力端子又は前記負極側入力端子と前記交流出力端子との間に前記三相の他の電力変換器の入力端子又は出力端子を配置したことを特徴とする。
このように構成することで、前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部とを離間して配置して、正極側パワー半導体素子に生ずる磁界と、負極側パワー半導体素子回りに生ずる磁界との干渉を防止しつつ、前記第１の導体又は前記第３の導体を前記第２の導体との間で磁界の影響を相互に受ける近接した位置に平行に配置してインダクタンスを低減し、離間して配置された前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部との間に三相のうちの他の相の電力変換器の入力端子又は出力端子を組み込んで配置することができる。 In order to achieve the above object, the invention described in claim 1 includes a positive-side input terminal (for example, the mounting terminal 20t in the embodiment) connected to a positive-side of a DC power source (for example, the battery 3 in the embodiment). A negative input terminal connected to the negative side of the DC power source (for example, the mounting terminal 21t in the embodiment), an AC output terminal for outputting three-phase AC power (for example, the mounting terminal 22t in the embodiment), and a positive electrode Side power semiconductor element (for example, high-side U-phase transistor UH in the embodiment) and negative-side power semiconductor element (for example, low-side U-phase transistor UL in the embodiment), the positive-side input terminal and the positive-side A first conductor (for example, Pout bus bar 20 in the embodiment) electrically connected to the collector electrode portion of the power semiconductor element; The second conductor electrically connected between the AC output terminal and the emitter electrode part of the positive power semiconductor element and the collector electrode part of the negative power semiconductor element (for example, Out bus U22 in the embodiment) And a third conductor (for example, N bus bar 21 in the embodiment) electrically connected between the negative electrode side input terminal and the emitter electrode part of the negative electrode power semiconductor element, and the second conductor A connection part (for example, element connection in the embodiment) between a connection part (for example, the element connection part 52 in the embodiment) of the conductor to the emitter electrode part of the positive power semiconductor element and a collector electrode part of the negative electrode side power semiconductor element A power converter (for example, a part of the inverter 5 in the embodiment) that outputs one phase of the three phases by separating the first portion 51) from the first portion 51) A conductor or the third conductor is arranged in parallel at a position close to each other that is affected by the magnetic field between the second conductor and the positive electrode side input terminal or the negative electrode side input terminal and the AC output terminal The input terminals or output terminals of the other three-phase power converters are arranged between the two.
With this configuration, the connection portion between the second conductor and the emitter electrode portion of the positive power semiconductor element and the connection portion between the collector electrode portion of the negative power semiconductor element and the second conductor are arranged apart from each other. Thus, while preventing interference between the magnetic field generated in the positive power semiconductor element and the magnetic field generated around the negative power semiconductor element, the first conductor or the third conductor is interposed between the second conductor and the second conductor. The inductance is reduced by arranging parallel to adjacent positions affected by the magnetic field, and the connection between the second conductor and the emitter electrode portion of the positive-side power semiconductor element arranged apart from each other and the negative electrode The input terminal or the output terminal of the power converter of the other phase of the three phases can be incorporated and arranged between the connection portion of the side power semiconductor element and the collector electrode portion.

請求項２に記載した発明は、前記電力変換装置が複数組設けられ、各々に設けた前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部との離間部分に、他の電力変換装置の入力端子又は出力端子を配置したことを特徴とする。
このように構成することで、前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部との間を離すことで、第２の導体と第１の導体又は第３の導体との重なり合う部分の面積を大きく確保しつつ、各接続部における磁界の影響を他方に与えないようにできる。 According to a second aspect of the present invention, a plurality of sets of the power conversion devices are provided, and a connection portion of the second conductor provided to each of the emitter electrode portions of the positive power semiconductor element and the negative power semiconductor device An input terminal or an output terminal of another power conversion device is arranged in a part separated from the connection part with the collector electrode part.
By comprising in this way, by separating | separating between the connection part with the emitter electrode part of the said positive electrode side power semiconductor element of the said 2nd conductor, and the connection part with the collector electrode part of the said negative electrode side power semiconductor element. The area of the overlapping portion between the second conductor and the first conductor or the third conductor can be ensured, and the influence of the magnetic field at each connection portion can be prevented from being exerted on the other.

請求項３に記載した発明は、前記複数の電力変換装置が発電機（例えば、実施形態における発電機２’）用の電力変換装置（例えば、実施形態における第２インバータ６）とモータ（例えば、実施形態におけるモータ４）用の電力変換装置（例えば、実施形態における第１インバータ５）とで構成され、これら発電機用の電力変換装置とモータ用の電力変換装置とがシリーズハイブリッド車両搭載用として一体で構成されたことを特徴とする。
このように構成することで、シリーズハイブリッド車両搭載用として用いられる発電機とモータのそれぞれの電力変換装置を小型化して、かつ低インダクタンス化できる。 According to a third aspect of the present invention, the plurality of power conversion devices includes a power conversion device (for example, the second inverter 6 in the embodiment) and a motor (for example, the generator 2 ′ in the embodiment) and a motor (for example, The power conversion device for the motor 4) in the embodiment (for example, the first inverter 5 in the embodiment) is configured, and the power conversion device for the generator and the power conversion device for the motor are mounted on the series hybrid vehicle. It is characterized by being constructed in one piece.
By comprising in this way, each power converter device of the generator used for series hybrid vehicle mounting, and a motor can be reduced in size, and can be made low-inductance.

請求項１に記載した発明によれば、インダクタンス成分をできる限り小さくしてサージ電圧を抑制でき、したがって、パワー半導体素子のスイッチング速度を落とす必要が無くなり、スイッチング損失を低減することができる効果がある。
請求項２に記載した発明によれば、前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部との間を離すことで、第２の導体と第１の導体又は第３の導体との重なり合う部分の面積を大きく確保しつつ、各接続部における磁界の影響を他方に与えないようにできるので、スイッチング損失を低減してスイッチング速度を高め、全体を小型化することができる効果がある。
請求項３に記載した発明によれば、シリーズハイブリッド車両搭載用として用いられる発電機とモータのそれぞれの電力変換装置を小型化できるため、搭載自由度を高めることができると共に、低インダクタンス化できるためスイッチング損失を少なくできる効果がある。 According to the first aspect of the present invention, it is possible to suppress the surge voltage by making the inductance component as small as possible. Therefore, there is no need to reduce the switching speed of the power semiconductor element, and the switching loss can be reduced. .
According to the second aspect of the present invention, the gap between the connection portion of the second conductor with the emitter electrode portion of the positive power semiconductor element and the connection portion of the collector electrode portion of the negative power semiconductor element is between. By separating the second conductor and the first conductor or the third conductor, while ensuring a large area of the overlapping portion, it is possible to prevent the influence of the magnetic field in each connection portion from being exerted on the other. There is an effect that the switching speed can be increased and the entire size can be reduced.
According to the invention described in claim 3, since the power converters of the generator and the motor used for mounting the series hybrid vehicle can be reduced in size, the mounting flexibility can be increased and the inductance can be reduced. There is an effect that switching loss can be reduced.

次に、この発明の実施形態を図面に基づいて説明する。
図１はハイブリッド車両用のパワーコントロールユニット（ＰＣＵ）１を含む回路の概略構成を示している。このハイブリッド車両はエンジン（図示せず）と、エンジンの機械的出力により駆動されると共にエンジンを駆動補助するモータジェネレータ（ＭＯＴ−ＧＥＮ）２と、モータジェネレータ２の発電出力により充電される高圧系のバッテリ（ＢＡＴ）３とを備えている。モータジェネレータ２はバッテリ３の放電出力を用いてエンジンを駆動補助する。 Next, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a schematic configuration of a circuit including a power control unit (PCU) 1 for a hybrid vehicle. This hybrid vehicle is driven by an engine (not shown), a motor generator (MOT-GEN) 2 that is driven by the mechanical output of the engine and assists driving of the engine, and a high-voltage system that is charged by the power generation output of the motor generator 2. A battery (BAT) 3 is provided. The motor generator 2 uses the discharge output of the battery 3 to assist driving of the engine.

パワーコントロールユニット１は、バッテリ３から供給される電力により昇圧回路として機能するコンバータ（ＤＣ／ＤＣ ＣＯＮＶ）７を介してモータジェネレータ２を駆動すると共にモータジェネレータ２を回生作動させた際の電力を降圧回路として機能するコンバータ７を介してバッテリ３に供給するインバータ（ＰＤＵ）５を備えている。
インバータ５は、制御基板（ＥＣＵ）８からの制御指令によりゲートドライブ基板（ＧＤＣＢ）９を介して駆動制御される。 The power control unit 1 drives the motor generator 2 through a converter (DC / DC CONV) 7 that functions as a booster circuit by the power supplied from the battery 3 and steps down the power when the motor generator 2 is regeneratively operated. An inverter (PDU) 5 that supplies the battery 3 via a converter 7 that functions as a circuit is provided.
The inverter 5 is driven and controlled via a gate drive substrate (GDCB) 9 according to a control command from a control substrate (ECU) 8.

インバータ５は、例えば、トランジスタのスイッチング素子（例えば、ＩＧＢＴ：Insulated Gate Bipolar Transistor）を複数用いブリッジ接続してなるブリッジ回路５ａと平滑コンデンサ５ｂとを具備するパルス幅変調（ＰＷＭ）によるＰＷＭインバータであって、このインバータ５にはモータジェネレータ２とコンバータ７が接続されている。   The inverter 5 is, for example, a pulse width modulation (PWM) PWM inverter including a bridge circuit 5a formed by bridge connection using a plurality of transistor switching elements (for example, IGBT: Insulated Gate Bipolar Transistor) and a smoothing capacitor 5b. The inverter 5 is connected to the motor generator 2 and the converter 7.

インバータ５は、各相毎に対をなすハイ側，ロー側Ｕ相トランジスタＵＨ，ＵＬ及びハイ側，ロー側Ｖ相トランジスタＶＨ，ＶＬ及びハイ側，ロー側Ｗ相トランジスタＷＨ，ＷＬをブリッジ接続してなるブリッジ回路５ａと、平滑コンデンサ５ｂとを備えている。各トランジスタＵＨ，ＶＨ，ＷＨはコンバータ７の正極側端子Ｐｔに接続されてハイサイドアームを構成し、各トランジスタＵＬ，ＶＬ，ＷＬはコンバータ７の負極側端子Ｎｔに接続されローサイドアームを構成しており、各相毎に対をなす各トランジスタＵＨ，ＵＬ及びＶＨ，ＶＬ及びＷＨ，ＷＬはコンバータ７に対して直列に接続されている。トランジスタＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのコレクタ−エミッタ電極間（以下、単にコレクタ、エミッタという）には、エミッタからコレクタに向けて順方向となるようにして、ダイオードＤＵＨ，ＤＵＬ，ＤＶＨ，ＤＶＬ，ＤＷＨ，ＤＷＬが各々接続されている。   The inverter 5 bridges the high side, low side U phase transistors UH, UL and the high side, low side V phase transistors VH, VL and high side, low side W phase transistors WH, WL which form a pair for each phase. And a smoothing capacitor 5b. Each transistor UH, VH, WH is connected to the positive terminal Pt of the converter 7 to constitute a high side arm, and each transistor UL, VL, WL is connected to the negative terminal Nt of the converter 7 to constitute a low side arm. The transistors UH, UL and VH, VL and WH, WL that make a pair for each phase are connected in series to the converter 7. Diodes DUH, DUL, DVH are arranged between the emitters of the transistors UH, UL, VH, VL, WH, WL (hereinafter simply referred to as collectors and emitters) so as to be forward from the emitters to the collectors. , DVL, DWH, DWL are connected to each other.

ここで、コンバータ７からインバータ５のトランジスタＷＨ間のバスがＰＯｕｔバスバー２０として構成されている。また、コンバータ７からインバータ５のトランジスタＷＬ間のバスがＮバスバー２１として構成されている。
また、インバータ５からモータジェネレータ２のＵ相、Ｖ相、Ｗ相の各コイルに接続される３本のバスがＯｕｔバスＵ２２、ＯｕｔバスＶ２３、ＯｕｔバスＷ２４を構成している。 Here, the bus between the converter 7 and the transistor WH of the inverter 5 is configured as a POut bus bar 20. A bus between the converter 7 and the transistor WL of the inverter 5 is configured as an N bus bar 21.
Three buses connected from the inverter 5 to the U-phase, V-phase, and W-phase coils of the motor generator 2 constitute an Out bus U22, an Out bus V23, and an Out bus W24.

図２に示すのはパワーモジュール３０であって、図１に示すパワーコントロールユニット１の一部を構成するインバータ５のハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとをユニット化したものである。尚、インバータ５のＶ相、Ｗ相のハイ側とロー側トランジスタをユニット化したパワーモジュールについても同様の構成であるので図１に同様の符号「３０」を付して説明は省略する。   FIG. 2 shows a power module 30 in which the high-side U-phase transistor UH and the low-side U-phase transistor UL of the inverter 5 constituting a part of the power control unit 1 shown in FIG. 1 are unitized. is there. Note that the power module in which the V-phase and W-phase high-side and low-side transistors of the inverter 5 are unitized has the same configuration, so the same reference numeral “30” is attached to FIG.

パワーモジュール３０はヒートシンク３１を備えた半導体装置であるハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとを樹脂材料にて一体的に把持する半導体ユニット３２を備えている。半導体ユニット３２は樹脂モールド部３３とヒートシンク３１とで構成されている。樹脂モールド部３３はヒートシンク３１を把持する樹脂ケース３４とこの樹脂ケース３４内にポッティングにより樹脂が充填されたポッティング部３５とで一体構成されている。
樹脂ケース３４には図２において左側から取付端子２２ｔ，２１ｔ，２０ｔが露出しており、この取付端子２２ｔ，２１ｔ，２０ｔは各々ＯｕｔバスＵ２２、Ｎバスバー２１、ＰＯｕｔバスバー２０の外部接続用の端子である。尚、１９は取付端子２２ｔ，２１ｔ，２０ｔの孔を示している。
パワーモジュール３０は、樹脂ケース３４の下側から流路ケース４１が四隅に設けた取付孔２９にボルトを挿通して固定されている。
流路ケース４１は樹脂ケース３４の下側に空間部を形成しヒートシンク３１のフィン４０を収容して冷媒の流路を形成している。冷媒の流路には、ハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬの配置方向に沿って流れる冷媒の入口ポート４３と出口ポート４４が流路ケース４１の壁部に接続されている。 The power module 30 includes a semiconductor unit 32 that integrally holds a high-side U-phase transistor UH and a low-side U-phase transistor UL that are semiconductor devices including a heat sink 31 with a resin material. The semiconductor unit 32 includes a resin mold portion 33 and a heat sink 31. The resin mold portion 33 is integrally formed of a resin case 34 that holds the heat sink 31 and a potting portion 35 in which resin is filled in the resin case 34 by potting.
2, the mounting terminals 22t, 21t, and 20t are exposed from the left side in FIG. 2, and these mounting terminals 22t, 21t, and 20t are terminals for external connection of the Out bus U22, the N bus bar 21, and the POut bus bar 20, respectively. It is. Reference numeral 19 denotes holes of the attachment terminals 22t, 21t, and 20t.
The power module 30 is fixed by inserting bolts into attachment holes 29 provided at four corners of the flow path case 41 from below the resin case 34.
The flow path case 41 forms a space below the resin case 34 and houses the fins 40 of the heat sink 31 to form a flow path for the refrigerant. An inlet port 43 and an outlet port 44 of the refrigerant flowing along the arrangement direction of the high-side U-phase transistor UH and the low-side U-phase transistor UL are connected to the wall of the passage case 41 in the refrigerant flow path.

図３（ａ）は半導体ユニット３２に樹脂モールドされたＯｕｔバスＵ（Ｏ）２２、Ｎバスバー（Ｎ）２１、ＰＯｕｔバスバー（Ｐ）２０の配置を示したものである。図３（ａ）において前側をＦＲ、左側をＬで示す。
同図において、ＯｕｔバスＵ２２はハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとの配置位置に跨るように縦向きに設けた縦壁部５０を備えている。この縦壁部５０の両端部の下縁には水平に延びる左側の素子接続部５１と右側の素子接続部５２が前側に設けられている。左側の素子接続部５１はロー側Ｕ相トランジスタＵＬの下面であるコレクタ側に接続され、右側の素子接続部５２はハイ側Ｕ相トランジスタＵＨの上面であるエミッタ側に接続されている。
尚、両素子接続部５１，５２はダイオードＤＵＨ、ＤＵＬにも接続されるため前側に向かって延びる比較的長い部分である。
ＯｕｔバスＵ２２の縦壁部５０の左側の端部上縁には、取付端子（Ｏ）２２ｔが素子接続部５１とは逆に後側に向かって水平に設けられている。 FIG. 3A shows an arrangement of an Out bus U (O) 22, an N bus bar (N) 21, and a POut bus bar (P) 20 resin-molded on the semiconductor unit 32. In FIG. 3A, the front side is indicated by FR, and the left side is indicated by L.
In the figure, the Out bus U22 includes a vertical wall portion 50 provided in a vertical direction so as to straddle the arrangement positions of the high-side U-phase transistor UH and the low-side U-phase transistor UL. On the lower edge of both ends of the vertical wall portion 50, a left-side element connection portion 51 and a right-side element connection portion 52 that extend horizontally are provided on the front side. The left element connecting portion 51 is connected to the collector side which is the lower surface of the low-side U-phase transistor UL, and the right element connecting portion 52 is connected to the emitter side which is the upper surface of the high-side U-phase transistor UH.
Both element connecting portions 51 and 52 are relatively long portions extending toward the front side because they are also connected to the diodes DUH and DUL.
On the upper edge of the left end of the vertical wall portion 50 of the Out bus U22, an attachment terminal (O) 22t is provided horizontally toward the rear side, opposite to the element connection portion 51.

ＯｕｔバスＵ２２の縦壁部５０の右側の端部の後側には、ＯｕｔバスＵ２２の縦壁部５０に近接してＰＯｕｔバスバー２０の縦壁６０が配置されている。ＰＯｕｔバスバー２０の縦壁６０の上縁には後側に向かって水平に取付端子（Ｐ）２０ｔが設けられ、ＰＯｕｔバスバー２０の縦壁６０の下縁には前側に向かってＯｕｔバスＵ２２の素子接続部５２に対向して下側に素子接続部６２が設けられ、両素子接続部５２，６２間にハイ側Ｕ相トランジスタＵＨがエミッタ側を上にして接続されるようになっている。
そして、ＯｕｔバスＵ２２の縦壁部５０の略中央部の前側には、ＯｕｔバスＵ２２の縦壁部５０に近接してＮバスバー２１の縦壁７０が配置されている。Ｎバスバー２１の縦壁７０の上縁には後側に向かって水平に取付端子（Ｎ）２１ｔが設けられている。Ｎバスバー２１の縦壁７０の側縁はＯｕｔバスＵ２２の縦壁部５０に沿って縦壁部５０の左側の端部に向かって延びており、Ｎバスバー２１の縦壁７０の左側の端部の下縁にはＯｕｔバスＵ２２の素子接続部５１に対向して上側に素子接続部７１が設けられ、両素子接続部５１，７１間にロー側Ｕ相トランジスタＵＬがエミッタ側を上にして接続されるようになっている。つまり、ＯｕｔバスＵ２２の縦壁部５０とＮバスバー２１の縦壁７０とが左右方向である程度幅があり相互に磁界の影響を受けるように平行に近接した重合部Ｚを有していることとなる。 A vertical wall 60 of the Pout bus bar 20 is disposed in the vicinity of the vertical wall portion 50 of the Out bus U22 on the rear side of the right end portion of the vertical wall portion 50 of the Out bus U22. A mounting terminal (P) 20t is provided horizontally on the upper edge of the vertical wall 60 of the POut bus bar 20 toward the rear side, and an element of the Out bus U22 is formed on the lower edge of the vertical wall 60 of the POut bus bar 20 toward the front side. An element connection portion 62 is provided on the lower side opposite to the connection portion 52, and a high-side U-phase transistor UH is connected between the element connection portions 52 and 62 with the emitter side facing up.
A vertical wall 70 of the N bus bar 21 is disposed in the vicinity of the vertical wall portion 50 of the out bus U22 on the front side of the substantially central portion of the vertical wall portion 50 of the out bus U22. At the upper edge of the vertical wall 70 of the N bus bar 21, a mounting terminal (N) 21t is provided horizontally toward the rear side. The side edge of the vertical wall 70 of the N bus bar 21 extends toward the left end of the vertical wall 50 along the vertical wall 50 of the out bus U22, and the left end of the vertical wall 70 of the N bus bar 21. The lower edge is provided with an element connecting portion 71 on the upper side facing the element connecting portion 51 of the Out bus U22, and a low-side U-phase transistor UL is connected between the element connecting portions 51 and 71 with the emitter side facing up. It has come to be. That is, the vertical wall portion 50 of the Out bus U22 and the vertical wall 70 of the N bus bar 21 have a certain width in the left-right direction and have overlapping portions Z that are close to each other in parallel so as to be affected by a magnetic field. Become.

ここで、図３（ａ）において矢印で示しているのは、ハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬをスイッチングさせる際のあるタイミングにおいて、電流の増加傾向を矢印で示したものである。つまり矢印で示す方向への電流が増加する方向にあるため矢印の方向を軸として右向きの磁界が生ずることとなる。そのため、図３（ｂ）で示すように、スイッチングの前後でＰ側では電流は上方向に増加し、Ｎ側でも電流は上方向に増加している。よって、電流が増加する方向（矢印の方向）が逆となる図３（ａ）の重合部Ｚでは磁界は打ち消し合うことになる。尚、図３（ｂ）においてＰはＰＯｕｔバスバー２０の取付端子２０ｔ、ＮはＮバスバー２１の取付端子２１ｔを示している。   Here, in FIG. 3A, the arrow indicates the increasing tendency of current at a certain timing when the high-side U-phase transistor UH and the low-side U-phase transistor UL are switched. is there. That is, since the current in the direction indicated by the arrow is in the increasing direction, a magnetic field directed to the right is generated about the direction of the arrow. Therefore, as shown in FIG. 3B, the current increases upward on the P side before and after switching, and the current also increases upward on the N side. Therefore, the magnetic fields cancel each other in the overlapping portion Z in FIG. 3A in which the direction in which the current increases (the direction of the arrow) is reversed. In FIG. 3B, P indicates a mounting terminal 20 t of the POut bus bar 20, and N indicates a mounting terminal 21 t of the N bus bar 21.

上記実施形態によれば、図３（ａ）に示すようにＯｕｔバスＵ２２の縦壁部５０とＮバスバー２１の縦壁７０とが左右方向である程度幅があり相互に磁界の影響を受けるように近接した重合部Ｚを形成しているため、この重合部Ｚ（Ｙの部分）において相互誘導により相互インダクタンスが発生し、全インダクタンスの低減が可能となる。
また、このように重合部Ｚはその形成長さを長く（左右方位に）しても、相互インダクタンスを発生させることで全インダクタンスが増加されにくいため、図３（ａ）におけるＮバスバー２１とＯｕｔバスＵ２２の素子接続部７１，５１に生ずる磁界Ａ，Ｂと、ＯｕｔバスＵ２２とＰＯｕｔバスバー２０の素子接続部５２，６２に生ずる磁界Ｃ，Ｄとの間の距離Ｘをできるだけ離すことができる。よって、磁界Ａと磁界Ｄ、磁界Ｂと磁界Ｃが近く互いに影響しあい磁界を強め合うのを防止できる。したがって、その分だけ低インダクタンス化が可能となる。よって、インダクタンス成分が小さい分だけサージ電圧も小さくなり、スイッチング速度を高めることができる。その結果、スイッチング損失を少なく抑えることができる。 According to the above embodiment, as shown in FIG. 3A, the vertical wall portion 50 of the Out bus U22 and the vertical wall 70 of the N bus bar 21 have a certain width in the left-right direction so that they are affected by the magnetic field. Since the adjacent overlapping portion Z is formed, mutual inductance is generated by mutual induction in the overlapping portion Z (Y portion), and the total inductance can be reduced.
In addition, even if the overlapping portion Z is formed long (in the left-right direction) in this way, it is difficult to increase the total inductance by generating mutual inductance. Therefore, the N bus bar 21 and Out in FIG. The distances X between the magnetic fields A and B generated in the element connecting portions 71 and 51 of the bus U22 and the magnetic fields C and D generated in the element connecting portions 52 and 62 of the Out bus U22 and the POut bus bar 20 can be separated as much as possible. Therefore, it is possible to prevent the magnetic field A and the magnetic field D and the magnetic field B and the magnetic field C from affecting each other and strengthening the magnetic field. Therefore, the inductance can be reduced accordingly. Therefore, the surge voltage is reduced by the amount of the smaller inductance component, and the switching speed can be increased. As a result, switching loss can be suppressed to a low level.

図９〜図１４に基づいて、図３（ａ）において説明した重合部Ｚを設けることでこの相互誘導により相互インダクタンスを発生させ低インダクタンス化を図ることができる原理について説明する。尚、ＰはＰＯｕｔバスバー２０の取付端子２０ｔ、ＯはＯｕｔバスＵ２２の取付端子２２ｔ、ＮはＮバスバー２１の取付端子２１ｔを示し、電流Ｉの正負はＯ側に向かうのが正、逆が負とする。尚、以下、単に端子Ｎ、端子Ｏ、端子Ｐという場合もある。
図９、図１２〜図１４はハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬの配置部位におけるスイッチング直後の電流がどちら側に増加する傾向にあるかを矢印で示したものである。 Based on FIG. 9 to FIG. 14, the principle that the mutual inductance can be generated by the mutual induction by providing the overlapping portion Z described in FIG. P indicates a mounting terminal 20t of the Pout bus bar 20, O indicates a mounting terminal 22t of the Out bus U22, N indicates a mounting terminal 21t of the N bus bar 21, and the positive / negative of the current I is positive toward the O side, and the reverse is negative. And Hereinafter, the terminal N, the terminal O, and the terminal P may be simply referred to.
9 and FIGS. 12 to 14 show arrows on which side the current immediately after switching tends to increase in the arrangement portion of the high-side U-phase transistor UH and the low-side U-phase transistor UL.

図９に示すように、ハイ側Ｕ相トランジスタＵＨに正の向き（ハイ側では端子Ｏに向かうのが正）の電流Ｉが流れ、ロー側Ｕ相トランジスタＵＬがオフの状態で、ハイ側Ｕ相トランジスタＵＨがターンオフすると、ハイ側Ｕ相トランジスタＵＨ側では当初矢印で示した電流が傾きを持って少なくなってゆき最終的にゼロになる（図１０参照）。そのため、相対的にはハイ側Ｕ相トランジスタＵＨに下から上向きに電流ｉが増加することになるためハイ側Ｕ相トランジスタＵＨには図で右向きの磁界が生ずる。
また、ロー側Ｕ相トランジスタＵＬ側では、ハイ側での電流Ｉが傾きを持って減少するのに対応して、次のスイッチング動作により負の向きの電流Ｉ（ロー側では端子Ｏに向かうのが負）がロー側Ｕ相トランジスタＵＬのダイオードＤＵＬに流れようとするため初めはゼロであった電流ｉがマイナス方向に増加する傾向が生じ（図１１参照）、相対的にはロー側Ｕ相トランジスタＵＬに下から上向きに電流ｉが増加する。そのためロー側Ｕ相トランジスタＵＬには図で右向きの磁界が生ずる。よって、ハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとでは共に同じ上向きの電流ｉが増加する傾向が生ずるのである。尚、図１０、図１１において縦軸は電流ｉ、横軸は時間ｔを示す。 As shown in FIG. 9, the current I flows in the positive direction (positive toward the terminal O on the high side) through the high-side U-phase transistor UH, and the high-side U-phase transistor UL is off. When the phase transistor UH is turned off, on the high-side U-phase transistor UH side, the current indicated by the arrow decreases with a slope and finally becomes zero (see FIG. 10). For this reason, the current i increases relative to the high-side U-phase transistor UH from the bottom upward, so that a right-side magnetic field is generated in the high-side U-phase transistor UH.
Also, on the low-side U-phase transistor UL side, in response to the current I on the high side decreasing with a slope, the negative switching current I (to the terminal O on the low side) is caused by the next switching operation. Negatively) tends to flow to the diode DUL of the low-side U-phase transistor UL, so that the current i that was initially zero tends to increase in the negative direction (see FIG. 11), and relatively low-side U-phase. The current i increases from bottom to top in the transistor UL. Therefore, a rightward magnetic field is generated in the low-side U-phase transistor UL in the drawing. Therefore, the same upward current i tends to increase in both the high-side U-phase transistor UH and the low-side U-phase transistor UL. 10 and 11, the vertical axis represents current i, and the horizontal axis represents time t.

次に、図１２に示すように、オフとなっているロー側Ｕ相トランジスタＵＬのダイオードＤＵＬに負の向きの電流Ｉが流れ、ハイ側Ｕ相トランジスタＵＬがターンオンすると、ロー側Ｕ相トランジスタＵＬ側では当初矢印で示した電流が一定の状態から徐々に少なくなってゆき最終的にゼロになる。そのため、相対的にはロー側Ｕ相トランジスタＵＬに上から下向きに電流ｉが増加する傾向が生じ、そのためロー側Ｕ相トランジスタＵＬには図で左向きの磁界が生ずる。
また、ハイ側Ｕ相トランジスタＵＨ側では、ロー側での電流Ｉが徐々に減少するのに対応して、次のスイッチング動作により正の向きの電流Ｉがハイ側Ｕ相トランジスタＵＨに流れようとするため、ハイ側Ｕ相トランジスタＵＨに上から下向きに電流ｉが増加する傾向が生じ、そのためハイ側Ｕ相トランジスタＵＨには図で左向きの磁界が生ずる。よって、ハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとでは共に同じ向きの電流ｉが増加する傾向が生ずるのである。 Next, as shown in FIG. 12, when a negative current I flows through the diode DUL of the low-side U-phase transistor UL that is off and the high-side U-phase transistor UL is turned on, the low-side U-phase transistor UL is turned on. On the side, the current indicated by the initial arrow gradually decreases from a constant state and finally becomes zero. For this reason, the current i tends to increase from the top to the bottom in the low-side U-phase transistor UL. Therefore, a left-side magnetic field is generated in the low-side U-phase transistor UL.
On the high-side U-phase transistor UH side, in response to a gradual decrease in the low-side current I, a positive current I flows through the high-side U-phase transistor UH by the next switching operation. Therefore, the current i tends to increase from the top to the bottom in the high-side U-phase transistor UH, so that a left-side magnetic field is generated in the high-side U-phase transistor UH. Therefore, the current i in the same direction tends to increase in both the high-side U-phase transistor UH and the low-side U-phase transistor UL.

図１３に示すように、オフとなっているハイ側Ｕ相トランジスタＵＨのダイオードＤＵＨに負の向きの電流Ｉが流れ、ロー側Ｕ相トランジスタＵＬがターンオンすると、ハイ側Ｕ相トランジスタＵＨ側では当初矢印で示した電流が一定の状態から徐々に少なくなってゆき最終的にゼロになる。そのため、相対的にはハイ側Ｕ相トランジスタＵＨに上から下向きに電流ｉが増加する傾向が生じ、そのためハイ側Ｕ相トランジスタＵＨには図で左向きの磁界が生ずる。
また、ロー側Ｕ相トランジスタＵＬ側では、ハイ側での電流Ｉが徐々に減少するのに対応して、次のスイッチング動作により上から下向きの電流Ｉがロー側Ｕ相トランジスタＵＬに流れようとするため電流ｉが増加する傾向が生じ、そのためロー側Ｕ相トランジスタＵＬには図で左向きの磁界が生ずる。よって、ハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとでは共に同じ向きの電流ｉが増加する傾向が生ずるのである。 As shown in FIG. 13, when a negative current I flows through the diode DUH of the high-side U-phase transistor UH that is off and the low-side U-phase transistor UL is turned on, the high-side U-phase transistor UH side initially The current indicated by the arrow gradually decreases from a certain state and finally becomes zero. For this reason, the current i tends to increase from the upper side to the lower side in the high-side U-phase transistor UH, so that a left-side magnetic field is generated in the high-side U-phase transistor UH.
Also, on the low-side U-phase transistor UL side, in response to the gradual decrease in the high-side current I, the next switching operation causes the upward current I to flow through the low-side U-phase transistor UL. For this reason, the current i tends to increase, and therefore, a leftward magnetic field is generated in the low-side U-phase transistor UL. Therefore, the current i in the same direction tends to increase in both the high-side U-phase transistor UH and the low-side U-phase transistor UL.

図１４に示すように、ロー側Ｕ相トランジスタＵＬに正の向きの電流Ｉが流れ、ハイ側Ｕ相トランジスタＵＨがオフの状態で、ロー側Ｕ相トランジスタＵＬがターンオフすると、ロー側Ｕ相トランジスタＵＬ側では当初矢印で示した電流が一定の状態から徐々に少なくなってゆき最終的にゼロになる。そのため、相対的にはロー側Ｕ相トランジスタＵＬに下から上向きに電流ｉが増加する傾向が生じ、そのためハイ側Ｕ相トランジスタＵＬには図で右向きの磁界が生ずる。
また、ハイ側Ｕ相トランジスタＵＨ側では、ロー側での電流Ｉが徐々に減少するのに対応して、次のスイッチング動作により負の向きの電流Ｉがハイ側Ｕ相トランジスタＵＨのダイオードＤＵＨに流れようとするため初めはゼロであった電流が下から上向きの電流ｉが増加する傾向が生じ、そのためハイ側Ｕ相トランジスタＵＨには図で右向きの磁界が生ずる。よって、ハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとでは共に同じ向きの電流ｉが増加する傾向が生ずるのである。 As shown in FIG. 14, when a positive current I flows through the low-side U-phase transistor UL and the high-side U-phase transistor UH is off, and the low-side U-phase transistor UL is turned off, the low-side U-phase transistor On the UL side, the current initially indicated by the arrow gradually decreases from a constant state and finally becomes zero. Therefore, the current i tends to increase upward from the lower side in the low-side U-phase transistor UL, so that a right-side magnetic field is generated in the high-side U-phase transistor UL.
On the high-side U-phase transistor UH side, in response to the gradual decrease in the current I on the low-side, a negative current I is applied to the diode DUH of the high-side U-phase transistor UH by the next switching operation. Since the current was initially zero because of the flow, the upward current i tends to increase from the bottom, and therefore, a high-side U-phase transistor UH has a right magnetic field in the figure. Therefore, the current i in the same direction tends to increase in both the high-side U-phase transistor UH and the low-side U-phase transistor UL.

したがって、図９、図１１〜図１４において、全てのスイッチングパターンでハイ側とロー側での電流の増加（減少）方向は一致するため、端子Ｎ（取付端子２１ｔ）を端子Ｏ（取付端子２２ｔ）と端子Ｐ（取付端子２０ｔ）の間に配置して縦壁７０と縦壁部５０とを近接配置することで、これらの重合部Ｚにおいて、Ｎバスバー２１とＯｕｔバスＵ２２との電流の増加傾向が互いに逆向きとなることを利用し、生ずる磁界が打ち消し合う相互誘導により相互インダクタンスが発生し、全インダクタンスの低減が図れるのである。   Accordingly, in FIGS. 9 and 11 to 14, the current increase (decrease) direction on the high side and the low side is the same in all switching patterns, so that the terminal N (attachment terminal 21 t) is replaced with the terminal O (attachment terminal 22 t). ) And the terminal P (mounting terminal 20t), and the vertical wall 70 and the vertical wall portion 50 are disposed close to each other, so that in these overlapping portions Z, an increase in current between the N bus bar 21 and the Out bus U22. Utilizing the fact that the tendencies are opposite to each other, mutual inductance is generated by mutual induction in which the generated magnetic fields cancel each other, and the total inductance can be reduced.

図４は図３（ａ）に示したＵ相のパワーモジュールをＶ相、Ｗ相と共に一体化した場合の端子レイアウトを示している。上述したように、重合部Ｚの長さが増加しても、全インダクタンスの増加は少ないため、Ｕ相の端子Ｏｕと端子Ｎｕの間を長く確保して、これら端子Ｏｕと端子Ｎｕの間に他相の端子Ｏｖ，端子Ｏｗを組み込んで配置し、端子Ｎｕ，端子Ｐｕの組の隣に端子Ｎｖ，端子Ｐｖの組、端子Ｎｗ，Ｐｗを組を直列に配置し、各相で前述したと同様に重合部Ｚを設けている。
これによれば、３相全てにおいて、前述したＵ相のパワーモジュール３０の全インダクタンス増加を抑制しているため、全体としてのインダクタンスを抑制した分だけサージ電圧も抑制でき、かつトランジスタ間を短くできるため、全体のサイズを大きくすることなくインダクタンスの抑制が可能となる。 FIG. 4 shows a terminal layout when the U-phase power module shown in FIG. 3A is integrated with the V-phase and the W-phase. As described above, even if the length of the overlapping portion Z increases, the increase in total inductance is small. Therefore, a long space is ensured between the U-phase terminal Ou and the terminal Nu, and between these terminals Ou and Nu. When the terminal Ov and the terminal Ow of the other phase are incorporated and arranged, the group of the terminal Nv and the terminal Pv, and the group of the terminals Nw and Pw are arranged in series next to the group of the terminal Nu and the terminal Pu. Similarly, a superposition part Z is provided.
According to this, since the increase in the total inductance of the U-phase power module 30 described above is suppressed in all three phases, the surge voltage can be suppressed as much as the overall inductance is suppressed, and the distance between the transistors can be shortened. Therefore, it is possible to suppress inductance without increasing the overall size.

また、図５に示すように一側に端子Ｏｕと距離をおいて端子Ｎ、端子Ｐを配置し、端子Ｏｕと端子Ｎ間に端子Ｏｖ、端子Ｏｗを組み込んで配置し、Ｎ端子に導通する３つの端子Ｎｕ，Ｎｖ、Ｎｗを端子Ｏｕ，Ｏｖ、Ｏｗの他側に配置し、端子Ｐの他側に端子Ｐに導通する端子Ｐｕ，Ｐｖ、Ｐｗを端子Ｐの位置から順に配置してもよい。このようにすることで、全体の配列長さを延ばすことなく各相のＨ側とＬ側との間を広くすることができる。   Further, as shown in FIG. 5, the terminals N and P are arranged on one side at a distance from the terminal Ou, and the terminals Ov and Ow are arranged between the terminals Ou and N, and are connected to the N terminal. The three terminals Nu, Nv, and Nw are arranged on the other side of the terminals Ou, Ov, and Ow, and the terminals Pu, Pv, and Pw that are connected to the terminal P are arranged on the other side of the terminal P in order from the position of the terminal P. Good. By doing in this way, it can widen between the H side and L side of each phase, without extending the whole arrangement length.

図６はこの発明の第２実施形態を示している。
前述した実施形態では端子Ｏと端子Ｐとの間に端子Ｎを配置したが、この実施形態では端子Ｏと端子Ｎとの間に端子Ｐを配置したものである。
同図において、ＯｕｔバスＵ２２がハイ側Ｕ相トランジスタＵＨとロー側Ｕ相トランジスタＵＬとの配置位置に跨るように縦向きに設けた縦壁部５０を備え、この縦壁部５０の両端部の下縁には水平に延びる左側の素子接続部５１と右側の素子接続部５２が前側に設けられている。左側の素子接続部５１はロー側Ｕ相トランジスタＵＬの上面であるエミッタ側に接続され、右側の素子接続部５２はハイ側Ｕ相トランジスタＵＨの下面であるコレクタ側に接続されている。
尚、両素子接続部５１，５２はダイオードＤＵＨ、ＤＵＬにも接続されるため前側に向かって延びる比較的長い部分である。
ＯｕｔバスＵ２２の縦壁部５０の左側の端部上縁には、取付端子（Ｏ）２２ｔが素子接続部５１とは逆に後側に向かって水平に設けられている。 FIG. 6 shows a second embodiment of the present invention.
In the above-described embodiment, the terminal N is disposed between the terminal O and the terminal P. However, in this embodiment, the terminal P is disposed between the terminal O and the terminal N.
In the figure, the Out bus U22 includes a vertical wall portion 50 provided vertically so as to straddle the arrangement position of the high-side U-phase transistor UH and the low-side U-phase transistor UL. On the lower edge, a left-side element connecting portion 51 and a right-side element connecting portion 52 that extend horizontally are provided on the front side. The left element connecting portion 51 is connected to the emitter side which is the upper surface of the low-side U-phase transistor UL, and the right element connecting portion 52 is connected to the collector side which is the lower surface of the high-side U-phase transistor UH.
Both element connecting portions 51 and 52 are relatively long portions extending toward the front side because they are also connected to the diodes DUH and DUL.
On the upper edge of the left end of the vertical wall portion 50 of the Out bus U22, an attachment terminal (O) 22t is provided horizontally toward the rear side, opposite to the element connection portion 51.

ＯｕｔバスＵ２２の縦壁部５０の右側の端部の前側には、ＯｕｔバスＵ２２の縦壁部５０に近接してＮバスバー２１の縦壁７０が配置されている。Ｎバスバー２１の縦壁７０の上縁には後側に向かって水平に取付端子（Ｎ）２１ｔが設けられ、Ｎバスバー２１の縦壁７０の下縁には前側に向かってＯｕｔバスＵ２２の素子接続部５２に対向して上側に素子接続部７１が設けられ、両素子接続部５２，７１間にロー側Ｕ相トランジスタＵＬがエミッタ側を上にして接続されるようになっている。
そして、ＯｕｔバスＵ２２の縦壁部５０の略中央部の後側には、ＯｕｔバスＵ２２の縦壁部５０に近接してＰＯｕｔバスバー２０の縦壁８０が配置されている。ＰＯｕｔバスバー２０の縦壁８０の右側の上縁には後側に向かって水平に取付端子（Ｐ）２０ｔが設けられている。ＰＯｕｔバスバー２０の縦壁８０の側縁はＯｕｔバスＵ２２の縦壁部５０に沿って縦壁部５０の左側の端部に向かって延びており、ＰＯｕｔバスバー２０の縦壁８０の左側の端部の下縁にはＯｕｔバスＵ２２の素子接続部５１に対向して下側に素子接続部８１が設けられ、両素子接続部５１，８１間にハイ側Ｕ相トランジスタＵＨがエミッタ側を上にして接続されるようになっている。
つまり、ＯｕｔバスＵ２２の縦壁部５０とＰＯｕｔバスバー２０の縦壁８０とが左右方向である程度幅があり相互に磁界の影響を受けるように平行に近接した重合部Ｚを有していることとなる。 A vertical wall 70 of the N bus bar 21 is disposed in the vicinity of the vertical wall portion 50 of the Out bus U22 on the front side of the right end portion of the vertical wall portion 50 of the Out bus U22. A mounting terminal (N) 21t is provided horizontally on the upper edge of the vertical wall 70 of the N bus bar 21 toward the rear side, and an element of the Out bus U22 is provided on the lower edge of the vertical wall 70 of the N bus bar 21 toward the front side. An element connection portion 71 is provided on the upper side facing the connection portion 52, and the low-side U-phase transistor UL is connected between the element connection portions 52 and 71 with the emitter side facing up.
The vertical wall 80 of the POout bus bar 20 is disposed in the vicinity of the vertical wall portion 50 of the out bus U22 on the rear side of the central portion of the vertical wall portion 50 of the out bus U22. A mounting terminal (P) 20t is provided horizontally on the upper edge of the right side of the vertical wall 80 of the POut bus bar 20 toward the rear side. The side edge of the vertical wall 80 of the POut bus bar 20 extends along the vertical wall portion 50 of the out bus U22 toward the left end portion of the vertical wall portion 50, and the left end portion of the vertical wall 80 of the POut bus bar 20 The lower edge is provided with an element connection part 81 on the lower side facing the element connection part 51 of the Out bus U22, and a high-side U-phase transistor UH is placed between the element connection parts 51 and 81 with the emitter side up. Connected.
That is, the vertical wall portion 50 of the Out bus U22 and the vertical wall 80 of the POut bus bar 20 have overlapping portions Z that are close to each other in parallel so that they have a certain width in the left-right direction and are affected by a magnetic field. Become.

第２実施形態によれば、図６に示すようにＯｕｔバスＵ２２の縦壁部５０とＰＯｕｔバスバー２０の縦壁８０とが左右方向である程度幅のある重合部Ｚを形成しているため、この重合部Ｚ（Ｙの部分）において相互誘導により相互インダクタンスが発生し、全インダクタンスの低減が可能となる。
また、このように重合部Ｚはその形成長さを長く（左右方位に）しても、相互インダクタンスを発生させることで全インダクタンスが増加することはないため、図６に示すようにＰＯｕｔバスバー２０とＯｕｔバスＵ２２の素子接続部８１，５１に生ずる磁界Ａ，Ｂと、ＯｕｔバスＵ２２とＮバスバー２１の素子接続部５２，６２に生ずる磁界Ｃ，Ｄとの間の距離Ｘをできるだけ離すことができる。よって、磁界Ａと磁界Ｄ、磁界Ｂと磁界Ｃが近く互いに影響しあい磁界を強め合うのを防止できる。したがって、その分だけ低インダクタンス化が可能となる。よって、インダクタンス成分が小さい分だけサージ電圧も小さくなり、スイッチング速度を高めることができる。その結果、スイッチング損失を少なく抑えることができる。
ここで、図６の実施形態においても、３相に適用する場合に図４、５に示したのと同様に他の相の入出力端子を組み込むことでインバータを構成できる。 According to the second embodiment, as shown in FIG. 6, the vertical wall portion 50 of the Out bus U22 and the vertical wall 80 of the POut bus bar 20 form the overlapping portion Z having a certain width in the left-right direction. Mutual inductance is generated by mutual induction in the overlap portion Z (Y portion), and the total inductance can be reduced.
In addition, even if the overlapping portion Z is formed long (in the left-right direction) in this way, the total inductance does not increase by generating mutual inductance. Therefore, as shown in FIG. And the magnetic fields A and B generated in the element connecting portions 81 and 51 of the Out bus U22 and the magnetic fields C and D generated in the element connecting portions 52 and 62 of the Out bus U22 and the N bus bar 21 can be separated as much as possible. it can. Therefore, it is possible to prevent the magnetic field A and the magnetic field D, the magnetic field B and the magnetic field C from affecting each other and strengthening the magnetic field. Therefore, the inductance can be reduced accordingly. Therefore, the surge voltage is reduced as much as the inductance component is smaller, and the switching speed can be increased. As a result, switching loss can be suppressed to a low level.
Here, also in the embodiment of FIG. 6, when applied to three phases, an inverter can be configured by incorporating input / output terminals of other phases as shown in FIGS.

図７はハイブリッド車両用のパワーコントロールユニット（ＰＣＵ）１’を含む回路の概略構成を示している。尚、以下の説明で第１実施形態のインバータ５は第１インバータとして同一の符号「５」を付す。
この実施形態では図１とは異なり、このハイブリッド車両はエンジンの機械的出力により駆動される発電機（ＧＥＮ）２’と、発電機２’の発電出力により充電される高圧系のバッテリ（ＢＡＴ）３と、バッテリ３の放電出力と発電機２’の発電出力の少なくとも一方を用いて駆動輪（図示せず）を駆動するモータ（ＭＯＴ）４を備えたものである。 FIG. 7 shows a schematic configuration of a circuit including a power control unit (PCU) 1 ′ for a hybrid vehicle. In the following description, the inverter 5 of the first embodiment is denoted by the same reference numeral “5” as the first inverter.
In this embodiment, unlike FIG. 1, this hybrid vehicle includes a generator (GEN) 2 ′ driven by the mechanical output of the engine and a high-voltage battery (BAT) charged by the power output of the generator 2 ′. 3, and a motor (MOT) 4 that drives a drive wheel (not shown) using at least one of the discharge output of the battery 3 and the power generation output of the generator 2 ′.

パワーコントロールユニット１’は、バッテリ３から供給される電力により昇圧回路として機能するコンバータ（ＤＣ／ＤＣＣＯＮＶ）７を介してモータ４を駆動すると共にモータ４を回生作動させた際の電力を降圧回路として機能するコンバータ７を介してバッテリ３に供給する第１インバータ（Ｔｒ／Ｍ ＰＤＵ）５と、発電機２’により発生する電力を降圧回路として機能するコンバータ７を介してバッテリ３に供給し、あるいは発電機２’により発生する電力でモータ４を駆動する第２インバータ（ＧＥＮ ＰＤＵ）６を備えている点が異なっている。
これらコンバータ７、第１インバータ５及び第２インバータ６は、制御基板（ＥＣＵ）８からの制御指令によりゲートドライブ基板（ＧＤＣＢ）９を介して駆動制御される。 The power control unit 1 ′ drives the motor 4 through a converter (DC / DCCONV) 7 that functions as a booster circuit by the power supplied from the battery 3 and uses the power when the motor 4 is regenerated as a step-down circuit. The first inverter (Tr / M PDU) 5 supplied to the battery 3 via the functioning converter 7 and the power generated by the generator 2 ′ to the battery 3 via the converter 7 functioning as a step-down circuit; or The difference is that a second inverter (GEN PDU) 6 that drives the motor 4 with electric power generated by the generator 2 'is provided.
The converter 7, the first inverter 5, and the second inverter 6 are driven and controlled through a gate drive substrate (GDCB) 9 according to a control command from a control substrate (ECU) 8.

コンバータ７と第１インバータ５との間には第１インバータ５と同様の構成を備えた第２インバータ６が正極側端子Ｐｔと負極側端子Ｎｔに接続され、この第２インバータ６に発電機２’が接続されている。この第２インバータ６は、第１インバータ５と同様に、トランジスタのスイッチング素子を複数用いブリッジ接続してなるブリッジ回路６ａと平滑コンデンサ６ｂとを具備するパルス幅変調（ＰＷＭ）によるＰＷＭインバータであって、この第２インバータ６には発電機２’とコンバータ７が接続されている。この第２インバータ６は発電機２’の出力電圧をコンバータ７により降圧してバッテリ３に充電を行ったり、第１インバータ５を経由してモータ４を駆動する。   Between the converter 7 and the first inverter 5, a second inverter 6 having the same configuration as that of the first inverter 5 is connected to the positive terminal Pt and the negative terminal Nt. 'Is connected. Like the first inverter 5, the second inverter 6 is a PWM inverter by pulse width modulation (PWM) comprising a bridge circuit 6a formed by bridge connection using a plurality of transistor switching elements and a smoothing capacitor 6b. The second inverter 6 is connected to a generator 2 ′ and a converter 7. The second inverter 6 steps down the output voltage of the generator 2 ′ by the converter 7 to charge the battery 3, or drives the motor 4 via the first inverter 5.

第２インバータ６の第１インバータ５と同様に、各相毎に対をなすハイ側，ロー側Ｕ相トランジスタＵＨ，ＵＬ及びハイ側，ロー側Ｖ相トランジスタＶＨ，ＶＬ及びハイ側，ロー側Ｗ相トランジスタＷＨ，ＷＬをブリッジ接続してなるブリッジ回路６ａと、平滑コンデンサ６ｂとを備えている。各トランジスタＵＨ，ＶＨ，ＷＨはコンバータ７の正極側端子Ｐｔに接続されてハイサイドアームを構成し、各トランジスタＵＬ，ＶＬ，ＷＬはコンバータ７の負極側端子Ｎｔに接続されローサイドアームを構成しており、各相毎に対をなす各トランジスタＵＨ，ＵＬ及びＶＨ，ＶＬ及びＷＨ，ＷＬはコンバータ７に対して直列に接続されている。トランジスタＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのコレクタ−エミッタ間には、エミッタからコレクタに向けて順方向となるようにして、ダイオードＤＵＨ，ＤＵＬ，ＤＶＨ，ＤＶＬ，ＤＷＨ，ＤＷＬが各々接続されている。   Similarly to the first inverter 5 of the second inverter 6, the high side, low side U phase transistors UH, UL and the high side, and the low side V phase transistors VH, VL and the high side, low side W, which are paired for each phase. A bridge circuit 6a formed by bridge-connecting phase transistors WH and WL and a smoothing capacitor 6b are provided. Each transistor UH, VH, WH is connected to the positive terminal Pt of the converter 7 to constitute a high side arm, and each transistor UL, VL, WL is connected to the negative terminal Nt of the converter 7 to constitute a low side arm. The transistors UH, UL and VH, VL and WH, WL that make a pair for each phase are connected in series to the converter 7. Diodes DUH, DUL, DVH, DVL, DWH, and DWL are connected between the collectors and emitters of the transistors UH, UL, VH, VL, WH, and WL, respectively, in a forward direction from the emitter to the collector. ing.

ここで、コンバータ７から第１インバータ５のトランジスタＷＨ間のバス及びこれに接続される第１インバータ５（コンバータ７）の正極側端子Ｐｔから第２インバータ６のトランジスタＷＨ間のバスがＰＯｕｔバスバー２０として構成されている。また、コンバータ７から第１インバータ５のトランジスタＷＬ間のバス及びこれに接続される第１インバータ５（コンバータ７）の負極側端子Ｎｔから第２インバータ６のトランジスタＷＬ間のバスがＮバスバー２１として構成されている。   Here, the bus between the converter 7 and the transistor WH of the first inverter 5 and the bus between the positive terminal Pt of the first inverter 5 (converter 7) connected thereto and the transistor WH of the second inverter 6 are connected to the POut bus bar 20. It is configured as. Further, the bus between the converter 7 and the transistor WL of the first inverter 5 and the bus between the negative terminal Nt of the first inverter 5 (converter 7) connected thereto and the transistor WL of the second inverter 6 serve as the N bus bar 21. It is configured.

また、第１インバータ５からモータ４のＵ相、Ｖ相、Ｗ相の各コイルに接続される３本のバスがＯｕｔバスＴｒＵ２２、ＯｕｔバスＴｒＶ２３、ＯｕｔバスＴｒＷ２４を構成し、第２インバータ６から発電機２’のＵ相、Ｖ相、Ｗ相の各コイルに接続される３本のバスがＯｕｔバスＧＥＮＵ２５、ＯｕｔバスＧＥＮＶ２６、ＯｕｔバスＧＥＮＷ２７を構成している。   Three buses connected from the first inverter 5 to the U-phase, V-phase, and W-phase coils of the motor 4 constitute an Out bus TrU22, an Out bus TrV23, and an Out bus TrW24. Three buses connected to the U-phase, V-phase, and W-phase coils of the generator 2 'constitute an Out bus GENU 25, an Out bus GENV 26, and an Out bus GENW 27.

このように２つの第１、第２インバータ５，６を備えた場合であっても、前述したように全インダクタンスを低減することができるバスバーの配置構造を採用することができる。よって、シリーズハイブリッド車両搭載用として用いられるモータ４と発電機２’のそれぞれの第１インバータ５と第２インバータ６を小型化して、かつ低インダクタンス化できる。
図８は図７のパワーコントロールユニット１’に適用されるバスバーの配置構造を示している。同図において、ＯｕｔバスＴｒＵ２２、ＯｕｔバスＴｒＶ２３、ＯｕｔバスＴｒＷ２４の取付端子はそれぞれ、端子Ｏ１ｕ、端子Ｏ１ｖ、端子Ｏ１ｗとし、ＯｕｔバスＧＥＮＵ２５、ＯｕｔバスＧＥＮＶ２６、ＯｕｔバスＧＥＮＷ２７の取付端子はそれぞれ、端子Ｏ２ｕ、端子Ｏ２ｖ、端子Ｏ２ｗとする。同様にＮバスバー２１とＯｕｔバスＵ２２とＰＯｕｔバスバー２０について、Ｎ，Ｏ，Ｐの後に第１インバータ５では添え字「１」を第２インバータでは添え字「２」を付け、続いて対応する相の添え字「ｕ，ｖ，ｗ」を付けて、各取付端子を表した。 Thus, even when the two first and second inverters 5 and 6 are provided, the bus bar arrangement structure capable of reducing the total inductance as described above can be employed. Therefore, the first inverter 5 and the second inverter 6 of each of the motor 4 and the generator 2 ′ used for mounting the series hybrid vehicle can be reduced in size and reduced in inductance.
FIG. 8 shows an arrangement structure of bus bars applied to the power control unit 1 ′ of FIG. In the figure, the mounting terminals of the Out bus TrU22, Out bus TrV23, and Out bus TrW24 are the terminal O 1 u, terminal O 1 v, and terminal O 1 w, respectively, and the mounting of the Out bus GENU 25, Out bus GENV 26, and Out bus GENW 27 The terminals are a terminal O 2 u, a terminal O 2 v, and a terminal O 2 w, respectively. Similarly, for the N bus bar 21, the Out bus U22, and the POut bus bar 20, the subscript “1” is added to the first inverter 5 and the subscript “2” is added to the second inverter after the N, O, and P, and then the corresponding phase. The subscripts “u, v, w” are attached to each attachment terminal.

図８に示すように、一側に端子Ｏ１ｕと距離をおいて端子Ｎ、端子Ｐを配置し、端子Ｏ１ｕと端子Ｎ間に端子Ｏ１ｖ、端子Ｏ１ｗを組み込んで配置し、Ｎ端子に導通する３つの端子Ｎ１ｕ，Ｎ１ｖ、Ｎ１ｗを端子Ｏ１ｕ，Ｏ１ｖ、Ｏ１ｗの他側に配置し、端子Ｐの他側に端子Ｐに導通する端子Ｐ１ｕ，Ｐ１ｖ、Ｐ１ｗを端子Ｐの位置から順に端子Ｎから離れるように配置している。また、端子Ｐ１ｕ，Ｐ１ｖ、Ｐ１ｗに連なるようにして、他側側にＮ端子に導通する３つの端子Ｎ２ｕ，Ｎ２ｖ、Ｎ２ｗが配置され、更に、端子Ｎ２ｗに隣接して端子Ｐに導通する端子Ｐ１ｕ，Ｐ１ｖ、Ｐ１ｗが配置されている。ここで、３つの端子Ｎ２ｕ，Ｎ２ｖ、Ｎ２ｗに対応して一側に端子Ｏ２ｕ，Ｏ２ｖ、Ｏ２ｗが配置されている。
このようにすることで、第１インバータ５と第２インバータ６を備えた場合であっても配列長さを長くすることなく各相のＨ側とＬ側との間を広くすることができる。 As shown in FIG. 8, disposed at a terminal O 1 u and the distance to place the terminal N, the terminal P to one side, the terminal O 1 u and the terminal O 1 v between the terminals N, incorporate terminal O 1 w The three terminals N 1 u, N 1 v, and N 1 w that are conducted to the N terminal are arranged on the other side of the terminals O 1 u, O 1 v, and O 1 w, and the terminal P is arranged on the other side of the terminal P. The conducting terminals P 1 u, P 1 v, and P 1 w are arranged so as to be separated from the terminal N in order from the position of the terminal P. Further, three terminals N 2 u, N 2 v, and N 2 w that are connected to the N terminal are arranged on the other side so as to be connected to the terminals P1 u, P1 v, and P1 w, and further, a terminal adjacent to the terminal N2 w is disposed. Terminals P 1 u, P 1 v, and P 1 w conducting to P are arranged. Here, terminals O 2 u, O 2 v, and O 2 w are arranged on one side corresponding to the three terminals N 2 u, N 2 v, and N 2 w.
By doing in this way, even if it is a case where the 1st inverter 5 and the 2nd inverter 6 are provided, it can widen between the H side and L side of each phase, without lengthening arrangement | sequence length.

尚、この発明は上記実施形態に限られるものではなく、例えば、ハイブリッド車両を例にしたが、電気自動車の電力変換装置の導体配置構造及び電力変換ユニットに適用できる。   In addition, this invention is not restricted to the said embodiment, For example, although the hybrid vehicle was made into the example, it is applicable to the conductor arrangement structure and power conversion unit of the power converter device of an electric vehicle.

この発明の第１実施形態のパワーコントロールユニットの回路図である。It is a circuit diagram of the power control unit of 1st Embodiment of this invention. この発明のパワーモジュールの斜視図である。It is a perspective view of the power module of this invention. 図３（ａ）は第１実施形態のバスバーの配置を示す斜視図、図３（ｂ）はスイッチング前後の電流の増加方向を示す回路図である。FIG. 3A is a perspective view showing the arrangement of the bus bars of the first embodiment, and FIG. 3B is a circuit diagram showing an increasing direction of current before and after switching. 第１実施形態の他の態様を示す説明図である。It is explanatory drawing which shows the other aspect of 1st Embodiment. 第１実施形態の別の態様を示す説明図である。It is explanatory drawing which shows another aspect of 1st Embodiment. この発明の第１実施形態のパワーコントロールユニットの回路図である。It is a circuit diagram of the power control unit of 1st Embodiment of this invention. この発明の第２実施形態のパワーコントロールユニットの回路図である。It is a circuit diagram of the power control unit of 2nd Embodiment of this invention. 第２実施形態の図５に相当する平面図である。It is a top view equivalent to FIG. 5 of 2nd Embodiment. スイッチングが行われた直後におけるハイ側とロー側との電流の増加傾向を示す説明図である。It is explanatory drawing which shows the increase tendency of the electric current of the high side and low side immediately after switching is performed. 図９の場合のハイ側の電流の増加傾向を示すグラフ図である。It is a graph which shows the increase tendency of the electric current of the high side in the case of FIG. 図９の場合のロー側の電流の増加傾向を示すグラフ図である。FIG. 10 is a graph showing an increasing tendency of a low-side current in the case of FIG. 9. スイッチングが行われた直後におけるハイ側とロー側との電流の増加傾向を示す説明図である。It is explanatory drawing which shows the increase tendency of the electric current of the high side and low side immediately after switching is performed. スイッチングが行われた直後におけるハイ側とロー側との電流の増加傾向を示す説明図である。It is explanatory drawing which shows the increase tendency of the electric current of the high side and low side immediately after switching is performed. スイッチングが行われた直後におけるハイ側とロー側との電流の増加傾向を示す説明図である。It is explanatory drawing which shows the increase tendency of the electric current of the high side and low side immediately after switching is performed.

符号の説明Explanation of symbols

１、１’パワーコントロールユニット（電力変換ユニット）
２’ 発電機
３ バッテリ（直流電源）
４ モータ
５ インバータ、第１インバータ（電力変換装置）
６ 第２インバータ（電力変換装置）
２０ Ｐｏｕｔバスバー（第１の導体）
２１ Ｎバスバー（第３の導体）
２２ ＯｕｔバスＵ（第２の導体）
２０ｔ 取付端子（正極側入力端子）
２１ｔ 取付端子（負極側入力端子）
２２ｔ 取付端子（交流出力端子）
５１ 素子接続部
５２ 素子接続部
ＵＨ ハイ側Ｕ相トランジスタ（正極側パワー半導体素子）
ＵＬ ロー側Ｕ相トランジスタ（負極側パワー半導体素子） 1, 1 'power control unit (power conversion unit)
2 'Generator 3 Battery (DC power supply)
4 Motor 5 Inverter, 1st inverter (Power converter)
6 Second inverter (power converter)
20 Pout bus bar (first conductor)
21 N bus bar (third conductor)
22 Out bus U (second conductor)
20t mounting terminal (positive side input terminal)
21t Mounting terminal (Negative electrode side input terminal)
22t mounting terminal (AC output terminal)
51 Element connection 52 Element connection UH High side U-phase transistor (positive power semiconductor element)
UL Low-side U-phase transistor (negative-side power semiconductor element)

Claims (3)

電力変換装置の導体配置構造において、直流電源の正極側に接続される正極側入力端子と、前記直流電源の負極側に接続される負極側入力端子と、三相交流電力を出力する交流出力端子と、正極側パワー半導体素子と、負極側パワー半導体素子とを備え、前記正極側入力端子と前記正極側パワー半導体素子のコレクタ電極部との間に電気的に接続される第１の導体と、前記交流出力端子と前記正極側パワー半導体素子のエミッタ電極部及び前記負極側パワー半導体素子のコレクタ電極部との間に電気的に接続される第２の導体と、前記負極側入力端子と前記負極側パワー半導体素子のエミッタ電極部との間に電気的に接続される第３の導体とを備え、前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部とを離間して配置し前記三相の内の一相を出力する電力変換器を構成し、前記第１の導体又は前記第３の導体を前記第２の導体との間で磁界の影響を相互に受ける近接した位置に平行に配置し、前記正極側入力端子又は前記負極側入力端子と前記交流出力端子との間に前記三相の他の電力変換器の入力端子又は出力端子を配置したことを特徴とする電力変換装置の導体配置構造。   In the conductor arrangement structure of the power converter, a positive input terminal connected to the positive side of the DC power supply, a negative input terminal connected to the negative side of the DC power supply, and an AC output terminal that outputs three-phase AC power A first conductor electrically connected between the positive input terminal and a collector electrode portion of the positive power semiconductor element, and a positive power semiconductor element; and a negative power semiconductor element; A second conductor electrically connected between the AC output terminal and the emitter electrode portion of the positive power semiconductor element and the collector electrode portion of the negative power semiconductor element; the negative input terminal; and the negative electrode A third conductor electrically connected to the emitter electrode portion of the side power semiconductor element, and a connection portion between the second conductor and the emitter electrode portion of the positive power semiconductor element and the negative electrode side Pa A power converter configured to output a one of the three phases by disposing a connection portion with a collector electrode portion of the semiconductor element apart from the first conductor or the third conductor; The other three-phase powers are arranged in parallel to adjacent positions that are affected by the magnetic field between the two conductors and between the positive input terminal or the negative input terminal and the AC output terminal. A conductor arrangement structure for a power converter, wherein an input terminal or an output terminal of the converter is arranged. 前記電力変換装置が複数組設けられ、各々に設けた前記第２の導体の前記正極側パワー半導体素子のエミッタ電極部との接続部と前記負極側パワー半導体素子のコレクタ電極部との接続部との離間部分に、他の電力変換装置の入力端子又は出力端子を配置したことを特徴とする電力変換装置ユニット。   A plurality of sets of the power conversion devices are provided, and a connection portion between the second conductor provided in each of the power conversion devices and an emitter electrode portion of the positive power semiconductor element and a collector electrode portion of the negative power semiconductor element. An input terminal or an output terminal of another power conversion device is disposed in the separated portion of the power conversion device unit. 前記複数の電力変換装置が発電機用の電力変換装置とモータ用の電力変換装置とで構成され、これら発電機用の電力変換装置とモータ用の電力変換装置とがシリーズハイブリッド車両搭載用として一体で構成されたことを特徴とする請求項２に記載の電力変換ユニット。   The plurality of power conversion devices include a power conversion device for a generator and a power conversion device for a motor, and the power conversion device for the generator and the power conversion device for the motor are integrated for mounting on a series hybrid vehicle. The power conversion unit according to claim 2, comprising:
JP2008196408A 2008-07-30 2008-07-30 Conductor arrangement structure of power converter Expired - Fee Related JP5451994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008196408A JP5451994B2 (en) 2008-07-30 2008-07-30 Conductor arrangement structure of power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008196408A JP5451994B2 (en) 2008-07-30 2008-07-30 Conductor arrangement structure of power converter

Publications (2)

Publication Number Publication Date
JP2010035369A true JP2010035369A (en) 2010-02-12
JP5451994B2 JP5451994B2 (en) 2014-03-26

Family

ID=41739186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008196408A Expired - Fee Related JP5451994B2 (en) 2008-07-30 2008-07-30 Conductor arrangement structure of power converter

Country Status (1)

Country Link
JP (1) JP5451994B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011338A (en) * 2012-06-29 2014-01-20 Denso Corp Semiconductor device
JP2014075521A (en) * 2012-10-05 2014-04-24 Calsonic Kansei Corp Semiconductor device
JP2014127583A (en) * 2012-12-26 2014-07-07 Toyota Motor Corp Semiconductor module
JP2016226131A (en) * 2015-05-29 2016-12-28 日立オートモティブシステムズ株式会社 Power semiconductor device
US9941255B2 (en) 2014-02-11 2018-04-10 Mitsubishi Electric Corporation Power semiconductor module
US10128165B2 (en) 2016-10-31 2018-11-13 Infineon Technologies Ag Package with vertically spaced partially encapsulated contact structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273884A (en) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp Semiconductor device, semiconductor module, and manufacturing method thereof
JP2007329428A (en) * 2006-06-09 2007-12-20 Honda Motor Co Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273884A (en) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp Semiconductor device, semiconductor module, and manufacturing method thereof
JP2007329428A (en) * 2006-06-09 2007-12-20 Honda Motor Co Ltd Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011338A (en) * 2012-06-29 2014-01-20 Denso Corp Semiconductor device
JP2014075521A (en) * 2012-10-05 2014-04-24 Calsonic Kansei Corp Semiconductor device
JP2014127583A (en) * 2012-12-26 2014-07-07 Toyota Motor Corp Semiconductor module
US9941255B2 (en) 2014-02-11 2018-04-10 Mitsubishi Electric Corporation Power semiconductor module
JP2016226131A (en) * 2015-05-29 2016-12-28 日立オートモティブシステムズ株式会社 Power semiconductor device
US10128165B2 (en) 2016-10-31 2018-11-13 Infineon Technologies Ag Package with vertically spaced partially encapsulated contact structures

Also Published As

Publication number Publication date
JP5451994B2 (en) 2014-03-26

Similar Documents

Publication Publication Date Title
JP6785276B2 (en) Power converter
US7952856B2 (en) Power control unit and hybrid vehicle comprising same
JP5508357B2 (en) Power converter
JP6172061B2 (en) Power supply device for power conversion circuit
JP5592943B2 (en) Switching circuit
CN110247538B (en) Power conversion device
JP5451994B2 (en) Conductor arrangement structure of power converter
JP5521771B2 (en) Semiconductor module and manufacturing method thereof
JP5815063B2 (en) Power converter
JP2007215358A (en) Voltage conversion device and control method therefor
JP5382874B2 (en) Power control unit
JP2009273071A (en) Device and method of driving semiconductor device
JP2006269780A (en) Power module
JPWO2011122279A1 (en) Motor drive circuit module
US20190334449A1 (en) Inverter control device
US10615707B2 (en) Inverter control device
JP4670833B2 (en) Motor drive device for vehicle
JP4572247B2 (en) Hybrid vehicle
JP6896831B2 (en) Semiconductor modules and power converters
JP2006254583A (en) Semiconductor device for power
JP2007089357A (en) Power module
JP5273487B2 (en) Power control unit
US10756648B2 (en) Inverter system with enhanced common source inductance generated at gate driver
US11424689B2 (en) Power conversion device
JP5202365B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5451994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees