JP2010027264A

JP2010027264A - Plasma display device

Info

Publication number: JP2010027264A
Application number: JP2008184633A
Authority: JP
Inventors: Naoya Tokoo; 尚也床尾; Shunichiro Nobuki; 俊一郎信木; Norihiro Uemura; 典弘植村; Masakazu Sagawa; 雅一佐川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2008-07-16
Filing date: 2008-07-16
Publication date: 2010-02-04

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-cost PDP with low power consumption, high precision, high quality image in which address discharge delay and its timewise deterioration are suppressed, and brightness and a service life are guaranteed. <P>SOLUTION: On a side between display discharge cells adjacent in the row direction in which Y electrodes are mutually adjacent, a priming discharge region partitioned by a lateral barrier rib and a gap to connect a display discharge cell and the priming discharge region are installed. Out of respectively two pieces of Y electrodes, after reset and address in a first piece (Y electrode 23-1), a drive waveform to carry out reset and address in a second piece (Y electrode 23-2) is used. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、プラズマディスプレイ装置に関し、特に、Ｘ電極−Ｙ電極対がＸＹＹＸ配置のプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）を備えたプラズマディスプレイ装置に適用して有効な技術に関するものである。 The present invention relates to a plasma display device, and more particularly to a technique that is effective when applied to a plasma display device having a plasma display panel (PDP) in which an X electrode-Y electrode pair has an XYYX arrangement.

近年、大型かつ薄型の画像表示装置として、プラズマディスプレイパネル（以下、ＰＤＰと称する）を備えたプラズマディスプレイ装置が期待されている。ＰＤＰには、その構造と駆動方法の違いからＤＣ（直流）型とＡＣ（交流）型に分類される。特に、ＡＣ面放電型ＰＤＰは、構造の単純さと高信頼性のため、もっとも実用化の進んでいる方式であり、前面基板上に表示放電を生じさせるための維持放電電極対（Ｘ電極−Ｙ電極対）を行方向に平行に延在させ、これと交差するようにアドレス電極（以下、Ａ電極と称する）を背面基板上に列方向に延在させ、複数の表示放電セルをマトリクス状に配列した構造を有している。 In recent years, a plasma display device having a plasma display panel (hereinafter referred to as PDP) is expected as a large and thin image display device. PDPs are classified into a DC (direct current) type and an AC (alternating current) type based on the difference in structure and driving method. In particular, the AC surface discharge type PDP is the most practical method due to its simple structure and high reliability, and a sustain discharge electrode pair (X electrode-Y for generating display discharge on the front substrate). Electrode pairs) are extended in parallel in the row direction, and address electrodes (hereinafter referred to as A electrodes) are extended in the column direction on the back substrate so as to intersect with the row direction, and a plurality of display discharge cells are arranged in a matrix. It has an arrayed structure.

ＰＤＰにおける一般的な画像の階調表示方式としてＡＤＳ（Address Display-Period Separation）がある。ＡＤＳ方式では、１フィールド（１６．６７ｍｓ）を所定の輝度比を有する複数のサブフィールドに分割し、それらのサブフィールドを画像に応じて選択的に発光させ、輝度の違いにより階調を表現している。さらにサブフィールドは、リセット期間、アドレス放電期間、維持放電期間で構成される。リセット期間では、マトリクス配列された全ての表示放電セル内の壁電圧をほぼ均一に揃えるため、維持放電電極対に放電開始電圧以上の電圧を印加し、表示放電セルでリセット放電を行う。アドレス放電期間では、全ての表示放電セルのうちの点灯すべき表示放電セルのみに、適量の壁電荷を生成するアドレス放電を行う。維持放電期間では、その壁電荷を利用して表示データの階調値に応じた維持放電を行う。 As a general image gradation display method in the PDP, there is ADS (Address Display-Period Separation). In the ADS system, one field (16.67 ms) is divided into a plurality of subfields having a predetermined luminance ratio, and these subfields are selectively made to emit light according to the image, and gradation is expressed by the difference in luminance. ing. Further, the subfield includes a reset period, an address discharge period, and a sustain discharge period. In the reset period, in order to make the wall voltages in all display discharge cells arranged in a matrix substantially uniform, a voltage higher than the discharge start voltage is applied to the sustain discharge electrode pair, and reset discharge is performed in the display discharge cells. In the address discharge period, address discharge for generating an appropriate amount of wall charges is performed only on the display discharge cells to be lit among all the display discharge cells. In the sustain discharge period, a sustain discharge corresponding to the gradation value of the display data is performed using the wall charges.

なお、本発明者らは、発明した結果に基づき、先行技術調査を行ったところ、以下の特許文献が抽出された。 In addition, when the present inventors conducted prior art search based on the invented result, the following patent documents were extracted.

特開２００３−２０３５７１号公報（特許文献１）では、維持放電電極対の配置がＸＹＹＸ配置であって、プライミング放電領域の背面基板上に行方向に延びる突起部を設け、それにより区切られた空間（特許文献１では２つのアドレス放電セルとなる）においてプライミング放電を発生させることにより、アドレス放電遅れ及び無効電力を小さくするＰＤＰが提案されている。 In Japanese Patent Application Laid-Open No. 2003-203571 (Patent Document 1), the sustain discharge electrode pair is arranged in an XYYX arrangement, and a protruding portion extending in the row direction is provided on the rear substrate of the priming discharge region, and the space is thereby partitioned. There has been proposed a PDP that reduces the address discharge delay and reactive power by generating a priming discharge in Patent Document 1 (which is two address discharge cells).

また、特開２００６−５９６３１号公報（特許文献２）では、維持放電電極対の配置がＸＹＹＸ配置であって、前面基板上の隣接したＹ電極（走査電極）間に平行にプライミング電極を設け、プライミング放電を発生させることで、アドレス放電遅れの減少と放電特性の向上を同時に達成するＰＤＰが提案されている。
特開２００３−２０３５７１号公報特開２００６−５９６３１号公報 Further, in Japanese Patent Application Laid-Open No. 2006-59631 (Patent Document 2), the arrangement of the sustain discharge electrode pair is an XYYX arrangement, and a priming electrode is provided in parallel between adjacent Y electrodes (scanning electrodes) on the front substrate, There has been proposed a PDP that simultaneously achieves a reduction in address discharge delay and an improvement in discharge characteristics by generating a priming discharge.
JP 2003-203571 A JP 2006-59631 A

本発明者らは、ＰＤＰの省電力化について検討を行っている。具体的には、維持放電電極対の配置がＸＹＸＹ配置のＰＤＰより、無効電力の少ないＸＹＹＸ配置のＰＤＰについて検討を行っている。 The present inventors are examining power saving of the PDP. Specifically, a PDP with an XYYX arrangement in which the arrangement of sustain discharge electrode pairs has less reactive power than a PDP with an XYXY arrangement is being studied.

特許文献１で開示されているＰＤＰでは、ＸＹＹＸ配置においてプライミング放電領域を突起部により仕切るため、プライミング放電領域が狭くなってしまう。プライミング放電領域の空間が狭い場合、放電開始電圧の上昇が考えられる。この点について図１を参照して説明する。 In the PDP disclosed in Patent Document 1, the priming discharge region is narrowed because the priming discharge region is partitioned by the protrusions in the XYYX arrangement. When the space of the priming discharge region is narrow, the discharge start voltage can be increased. This point will be described with reference to FIG.

図１は本発明者らが検討したプライミング放電領域縦幅に対する放電開始電圧特性を示す図である。横軸がプライミング放電領域における縦幅、縦軸がＶ_ｔ＿ＡＹ−Ｖ_ｔ＿ＹＡである。ここで、プライミング放電領域は後述の図３の符号３４で示す領域であり、縦幅はＤ１方向におけるプライミング放電領域３４の符号Ｗで示す幅である。また、縦軸の値はプライミング放電領域縦幅１６０μｍにおける値で規格化してある。また、Ｖ_ｔ＿ＡＹ（＞０）はＹ電極が陰極時の放電開始電圧、Ｖ_ｔ＿ＹＡ（＜０）はＡ電極が陰極時の放電開始電圧である。 FIG. 1 is a diagram showing a discharge start voltage characteristic with respect to the vertical width of the priming discharge region investigated by the present inventors. The horizontal axis represents the vertical width in the priming discharge region, and the vertical axis represents V _{t_AY} −V _{t_YA} . Here, the priming discharge area is an area indicated by reference numeral 34 in FIG. 3 described later, and the vertical width is a width indicated by reference numeral W of the priming discharge area 34 in the D1 direction. In addition, the value on the vertical axis is normalized by the value at a priming discharge region vertical width of 160 μm. V _{t_AY} (> 0) is a discharge start voltage when the Y electrode is a cathode, and V _{t_YA} (<0) is a discharge start voltage when the A electrode is a cathode.

図１に示すように、プライミング放電領域縦幅が小さくなるにつれ、Ｖ_ｔ＿ＡＹ−Ｖ_ｔ＿ＹＡの値が上昇していることから、放電開始電圧が上昇していることがわかる。放電開始電圧が低ければ、低電圧の素子を用いて駆動回路を構成することができるので、製品コストを低減することができる。このように、特許文献１で開示されているＰＤＰでは、空間の有効活用ができていないといえる。 As shown in FIG. 1, as the priming discharge region vertical width becomes smaller, the value of V _{t_AY} −V _{t_YA} increases, which indicates that the discharge start voltage has increased. If the discharge start voltage is low, the drive circuit can be configured using low-voltage elements, so that the product cost can be reduced. Thus, it can be said that the PDP disclosed in Patent Document 1 cannot effectively use the space.

また、特許文献２に示すＰＤＰにおいては、ＸＹＹＸ配置においてＸ電極−Ｙ電極対の他にプライミング電極を用いているため、それらの材料並びにそれらの電極に電圧を印加するための駆動回路といった部材が必要となり、製品コストが増加してしまう。 Further, in the PDP shown in Patent Document 2, since the priming electrode is used in addition to the X electrode-Y electrode pair in the XYYX arrangement, members such as those materials and a drive circuit for applying a voltage to these electrodes are included. This is necessary and increases the product cost.

本発明の目的は、維持放電電極対の配置がＸＹＹＸ配置であるプラズマディスプレイ装置の高精細化を図ることのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of achieving high definition of a plasma display device in which the sustain discharge electrode pair is arranged in an XYYX arrangement.

本発明の他の目的は、維持放電電極対の配置がＸＹＹＸ配置であるプラズマディスプレイ装置の黒輝度を低減することのできる技術を提供することにある。 Another object of the present invention is to provide a technique capable of reducing the black luminance of a plasma display device in which the sustain discharge electrode pair is arranged in an XYYX arrangement.

本発明の更に他の目的は、維持放電電極対の配置がＸＹＹＸ配置であるプラズマディスプレイ装置の放電遅れを低減することのできる技術を提供することにある。 Still another object of the present invention is to provide a technique capable of reducing a discharge delay of a plasma display device in which the sustain discharge electrode pair is arranged in an XYYX arrangement.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明の一実施の形態で示すプラズマディスプレイ装置は、前面基板と、前記前面基板に、行方向に延びて２本ずつ交互に列方向に設けられた複数の第１電極及び複数の第２電極と、前記前面基板と対向して配置された背面基板と、前記背面基板に、前記列方向に延びて前記行方向に設けられた複数のアドレス電極と、前記第１電極及び前記第２電極と前記アドレス電極とが交差する位置で構成される複数の表示放電セルとを備えている。さらに、前記複数の表示放電セル同士の間を仕切るように設けられた前記列方向に延びる縦隔壁及び前記行方向に延びる横隔壁と、前記表示放電セルと前記横隔壁によって区画されたプライミング放電領域と、前記表示放電セルと前記プライミング放電領域を仕切る領域において、前記表示放電セルと前記プライミング放電領域を空間的に接続する隙間とを備えている。そこで、２本ずつの前記第２電極に対して、一方の前記第２電極にリセット、アドレスの駆動波形を供給した後、他方の前記第２電極にリセット、アドレスの駆動波形を供給するものである。 A plasma display device according to an embodiment of the present invention includes a front substrate, and a plurality of first electrodes and a plurality of second electrodes provided on the front substrate in the column direction alternately in the row direction by two in the row direction. A plurality of address electrodes extending in the column direction and provided in the row direction on the back substrate; the first electrode and the second electrode; And a plurality of display discharge cells configured at positions where the address electrodes intersect. Furthermore, the vertical barrier ribs extending in the column direction and the horizontal barrier ribs extending in the row direction provided so as to partition the plurality of display discharge cells, and a priming discharge region partitioned by the display discharge cells and the horizontal barrier ribs And a gap for spatially connecting the display discharge cell and the priming discharge region in a region partitioning the display discharge cell and the priming discharge region. Therefore, for each of the two second electrodes, a reset and address drive waveform is supplied to one of the second electrodes, and then a reset and address drive waveform is supplied to the other second electrode. is there.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

この一実施の形態によれば、維持放電電極対（第１電極−第２電極対）の配置がＸＹＹＸ配置であるプラズマディスプレイ装置の高精細化を図ることができる。また、黒輝度を低減することができる。さらに、放電遅れを低減することができる。 According to this embodiment, it is possible to achieve high definition of the plasma display device in which the sustain discharge electrode pair (first electrode-second electrode pair) is arranged in an XYYX arrangement. Further, the black luminance can be reduced. Furthermore, the discharge delay can be reduced.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために平面図であってもハッチングを付す場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof may be omitted. In the drawings for explaining the following embodiments, hatching may be given even in plan views for easy understanding of the configuration.

（実施の形態１）
図２は本実施の形態におけるＰＤＰ１００を備えたプラズマディスプレイ装置１１０の構成を示す図である。プラズマディスプレイ装置１１０は、画面を表示するためのＰＤＰ１００、ＰＤＰ１００に電力を供給するための駆動回路（維持駆動回路１０１、スキャン駆動回路１０２、アドレス駆動回路１０３）、駆動回路を制御するための駆動制御回路１０４、回路に安定な直流電圧を供給する電源回路１０５を備えている。例えば、駆動回路（維持駆動回路１０１、スキャン駆動回路１０２、アドレス駆動回路１０３）、駆動制御回路１０４、電源回路１０５を搭載したシャーシとＰＤＰ１００とを熱伝導シートを介して固定し、ＰＤＰ１００と駆動回路をＦＰＣ（Flexible Print Circuit）で接続することによって、ＰＤＰモジュールとすることができる。 (Embodiment 1)
FIG. 2 is a diagram showing a configuration of plasma display apparatus 110 provided with PDP 100 in the present embodiment. The plasma display device 110 includes a PDP 100 for displaying a screen, a drive circuit for supplying power to the PDP 100 (a sustain drive circuit 101, a scan drive circuit 102, an address drive circuit 103), and a drive control for controlling the drive circuit. The circuit 104 includes a power supply circuit 105 that supplies a stable DC voltage to the circuit. For example, a chassis on which a drive circuit (a sustain drive circuit 101, a scan drive circuit 102, an address drive circuit 103), a drive control circuit 104, and a power supply circuit 105 is mounted and a PDP 100 are fixed via a heat conductive sheet, and the PDP 100 and the drive circuit are fixed. Are connected by an FPC (Flexible Print Circuit) to form a PDP module.

ＰＤＰ１００は、列方向にそれぞれが平行して行方向に延在する複数のＸ電極２２−Ｙ電極２３対（維持放電電極対）と、行方向にそれぞれが平行して列方向に延在する複数のＡ電極（アドレス電極）２９とを備えている。複数のＸ電極２２は共通電極として維持駆動回路１０１と電気的に接続されている。また、複数のＹ電極２３は独立電極としてスキャン駆動回路１０２と電気的に接続されている。また、複数のＡ電極２９は独立電極としてアドレス駆動回路１０３と電気的に接続されている。 The PDP 100 includes a plurality of X electrode 22-Y electrode 23 pairs (sustain discharge electrode pairs) each extending in the row direction in parallel to the column direction, and a plurality extending in the column direction, each parallel to the row direction. A electrode (address electrode) 29. The plurality of X electrodes 22 are electrically connected to the sustain drive circuit 101 as common electrodes. The plurality of Y electrodes 23 are electrically connected to the scan drive circuit 102 as independent electrodes. The plurality of A electrodes 29 are electrically connected to the address drive circuit 103 as independent electrodes.

本実施の形態におけるＸ電極２２−Ｙ電極２３対（維持放電電極対）の配置は、ＸＹＸＹ配置としたＰＤＰより無効電力の少ないＸＹＹＸ配置である。このＸＹＹＸ配置のＰＤＰ１００では、複数のＸ電極２２−Ｙ電極２３対と複数のＡ電極２９との交差するそれぞれの位置には複数の表示放電セルが設けられる。表示放電セルでは、駆動回路（維持駆動回路１０１、スキャン駆動回路１０２、アドレス駆動回路１０３）が有する機能によって、Ｘ電極２２−Ｙ電極２３対およびＡ電極２９に電圧が供給されて表示のための放電が行われる。具体的に駆動回路（維持駆動回路１０１、スキャン駆動回路１０２、アドレス駆動回路１０３）は、複数のＸ電極２２、複数のＹ電極２３、および複数のＡ電極２９のそれぞれに複数の表示放電セルでのリセット放電、アドレス放電、維持放電を発生させるための電圧を供給する機能を有している。 The arrangement of the X electrode 22-Y electrode 23 pair (sustain discharge electrode pair) in the present embodiment is an XYYX arrangement with less reactive power than the PDP having the XYXY arrangement. In the PDP 100 having the XYYX arrangement, a plurality of display discharge cells are provided at respective positions where the plurality of X electrode 22 -Y electrode 23 pairs and the plurality of A electrodes 29 intersect. In the display discharge cell, a voltage is supplied to the X electrode 22-Y electrode 23 pair and the A electrode 29 by the function of the drive circuit (sustain drive circuit 101, scan drive circuit 102, address drive circuit 103) for display. Discharge occurs. Specifically, the driving circuit (sustain driving circuit 101, scan driving circuit 102, address driving circuit 103) includes a plurality of display discharge cells on each of the plurality of X electrodes 22, the plurality of Y electrodes 23, and the plurality of A electrodes 29. Has a function of supplying a voltage for generating reset discharge, address discharge, and sustain discharge.

また、図２にはプラズマディスプレイ装置１１０およびこれに映像源１１１を接続した画像表示システム１２０を示す。画像表示システム１２０は、駆動回路へ映像源１１１から映像信号を供給し、その駆動回路からの信号を受けて画素毎の出射光の制御が行われ、ＰＤＰ１００の表示領域より画像を表示するものである。 FIG. 2 shows a plasma display device 110 and an image display system 120 having a video source 111 connected thereto. The image display system 120 supplies a video signal from the video source 111 to the drive circuit, receives the signal from the drive circuit, controls the emitted light for each pixel, and displays an image from the display area of the PDP 100. is there.

図３は本実施の形態におけるＰＤＰ１００を模式的に示す分解斜視図であり、図４は図３のＰＤＰ１００の一部を透視して示す平面図であり、図５は図４のＡ−Ａ線におけるＰＤＰ１００の断面図である。このＰＤＰ１００はＡＣ面放電型ＰＤＰであり、維持放電電極対の配置がＸＹＹＸ配置である。 FIG. 3 is an exploded perspective view schematically showing the PDP 100 in the present embodiment, FIG. 4 is a plan view showing a part of the PDP 100 in FIG. 3, and FIG. 5 is a line AA in FIG. It is sectional drawing of PDP100 in. This PDP 100 is an AC surface discharge type PDP, and the arrangement of sustain discharge electrode pairs is an XYYX arrangement.

ＰＤＰ１００は、ガラス製の前面基板２１などからなる前面板３６とガラス製の背面基板２８などからなる背面板３７とを対向して貼り合わせて一体化したものである。ＰＤＰ１００を構成する一方の前面基板２１は背面板３７側の面上に一定の距離を隔てて平行に形成される維持放電電極対を複数有する。この維持放電電極対は、第１電極であるＸ電極２２（以下、Ｘとも称する）と第２電極であるＹ電極２３（以下、Ｙとも称する）で構成される。 The PDP 100 is formed by integrally bonding a front plate 36 made of a glass front substrate 21 and a back plate 37 made of a glass back substrate 28 so as to face each other. One front substrate 21 constituting the PDP 100 has a plurality of sustain discharge electrode pairs formed in parallel on the surface on the rear plate 37 side at a predetermined distance. This sustain discharge electrode pair includes an X electrode 22 (hereinafter also referred to as X) which is a first electrode and a Y electrode 23 (hereinafter also referred to as Y) which is a second electrode.

Ｘ電極２２は、Ｘ透明電極２２ａと透明電極の導電性を補うことを目的としたＸバス電極２２ｂが積層して構成される。また、Ｙ電極２３は、同様に、Ｙ透明電極２３ａとＹバス電極２３ｂが積層して構成される。このうちＸバス電極２２ｂとＹバス電極２３ｂは、図３に示すように、隔壁３１の上部でＤ２方向（行方向）に延長して設けられる。これらＸ電極２２、Ｙ電極２３は、誘電体層２６により被覆され、この誘電体層２６は保護膜２７により被覆される。 The X electrode 22 is configured by laminating an X transparent electrode 22a and an X bus electrode 22b for the purpose of supplementing the conductivity of the transparent electrode. Similarly, the Y electrode 23 is configured by laminating a Y transparent electrode 23a and a Y bus electrode 23b. Among these, the X bus electrode 22b and the Y bus electrode 23b are provided to extend in the D2 direction (row direction) above the partition wall 31, as shown in FIG. These X electrode 22 and Y electrode 23 are covered with a dielectric layer 26, and this dielectric layer 26 is covered with a protective film 27.

複数の維持放電電極対は、Ｄ１方向にＸ−Ｙ−Ｙ−Ｘ−Ｘ−Ｙ−Ｙ−Ｘ−・・・と配置されている。このような配置をＸＹＹＸ配置と呼ぶ。これに対して、Ｘ−Ｙ−Ｘ−Ｙ−Ｘ−Ｙ−Ｘ−Ｙ−・・・と配置する場合もある。このような配置をＸＹＸＹ配置と呼ぶ。ＸＹＹＸ配置をとることにより、隣り合うＸ電極同士、Ｙ電極同士各々の電極間容量をなくすことができるため、ＸＹＸＹ配置の場合と比べ、無効電力の発生を抑制することができる。 The plurality of sustain discharge electrode pairs are arranged in the D1 direction as XYYXYXXYYX-. Such an arrangement is called an XYYX arrangement. On the other hand, it may be arranged as XY-XY-XY-XY-. Such an arrangement is called an XYXY arrangement. By adopting the XYYX arrangement, it is possible to eliminate the inter-electrode capacitance between the adjacent X electrodes and between the Y electrodes, so that the generation of reactive power can be suppressed compared to the case of the XYXY arrangement.

また、ＰＤＰ１００を構成する他方の背面基板２８は前面板３６側の面上にＸバス電極２２ｂ及びＹバス電極２３ｂと直角に立体交差するアドレス電極（以下、Ａ電極とも称する）２９を複数有する。このＡ電極２９は誘電体層３０により被覆されている。 The other back substrate 28 constituting the PDP 100 has a plurality of address electrodes (hereinafter also referred to as A electrodes) 29 that three-dimensionally intersect the X bus electrode 22b and the Y bus electrode 23b on the surface on the front plate 36 side. The A electrode 29 is covered with a dielectric layer 30.

このＡ電極２９は、図３におけるＤ１方向（列方向）に延長して設けられる。この誘電体層３０上には、放電の広がりを防止（放電の領域を規定）するための隔壁（リブ）３１が設けられる。誘電体層３０上には、この隔壁３１により仕切られた表示放電セルＣＬ１が設けられる。表示放電セルＣＬ１には、紫外線によって赤、緑、青の各色に発光する蛍光体層３２が塗布されている。蛍光体層３２は、赤に発光する赤蛍光体層３２Ｒ、緑に発光する緑蛍光体層３２Ｇ、および青に発光する青蛍光体層３２Ｂから構成される。 The A electrode 29 is provided extending in the D1 direction (column direction) in FIG. On the dielectric layer 30, partition walls (ribs) 31 are provided for preventing the spread of the discharge (defining the discharge region). On the dielectric layer 30, display discharge cells CL1 partitioned by the partition walls 31 are provided. The display discharge cell CL1 is coated with a phosphor layer 32 that emits light in red, green, and blue colors by ultraviolet rays. The phosphor layer 32 includes a red phosphor layer 32R that emits red light, a green phosphor layer 32G that emits green light, and a blue phosphor layer 32B that emits blue light.

ＰＤＰ１００は、ガラス製の前面基板２１などからなる前面板３６と、ガラス製の背面基板２８などからなる背面板３７とが、その外周部をガラスフリットによって封着されている。この前面板３６と背面板３７とが対向配置されることによってＰＤＰ１００では、放電空間３３が形成されている。放電空間３３には、プラズマを生成するための放電ガス（ＮｅおよびＸｅの混合ガス）が封入されている。 In the PDP 100, a front plate 36 made of a glass front substrate 21 and the like and a back plate 37 made of a glass back substrate 28 and the like are sealed with glass frit at the outer periphery. In the PDP 100, the discharge space 33 is formed by arranging the front plate 36 and the back plate 37 to face each other. A discharge gas (mixed gas of Ne and Xe) for generating plasma is enclosed in the discharge space 33.

前面基板２１は、一定の距離を隔てて平行に形成される維持放電電極対を、複数有する。この複数の維持放電電極対は、第１電極であるＸ電極２２と第２電極であるＹ電極２３で構成されている。また、Ｘ電極２２、Ｙ電極２３は、低融点ガラス層からなる誘電体層２６により被覆され、この誘電体層２６はＭｇＯからなる保護膜２７により被覆されている。 The front substrate 21 has a plurality of sustain discharge electrode pairs formed in parallel at a predetermined distance. The plurality of sustain discharge electrode pairs include an X electrode 22 that is a first electrode and a Y electrode 23 that is a second electrode. The X electrode 22 and the Y electrode 23 are covered with a dielectric layer 26 made of a low-melting glass layer, and the dielectric layer 26 is covered with a protective film 27 made of MgO.

Ｘ電極２２は、図４に示すように、Ｔ字形状をもつＸ透明電極２２ａと透明電極の導電性を補うことを目的としたＸバス電極２２ｂで構成されている。また、Ｙ電極２３は、Ｔ字形状をもつＹ透明電極２３ａと透明電極の導電性を補うことを目的としたＹバス電極２３ｂで構成されている。Ｘ電極２２とＹ電極２３は、行方向に延長して設けられており、各維持放電電極対はＸＹＹＸ配置をとっている。 As shown in FIG. 4, the X electrode 22 is composed of an X transparent electrode 22a having a T-shape and an X bus electrode 22b intended to supplement the conductivity of the transparent electrode. The Y electrode 23 includes a T-shaped Y transparent electrode 23a and a Y bus electrode 23b intended to supplement the conductivity of the transparent electrode. The X electrode 22 and the Y electrode 23 are provided extending in the row direction, and each sustain discharge electrode pair has an XYYX arrangement.

背面基板２８は、前面基板２１のＸ電極２２およびＹ電極２３と直角に立体交差するＡ電極２９を有し、このＡ電極２９は、誘電体層３０により被覆されている。このＡ電極２９は、列方向に延長して設けられている。 The back substrate 28 has an A electrode 29 that three-dimensionally intersects with the X electrode 22 and the Y electrode 23 of the front substrate 21, and the A electrode 29 is covered with a dielectric layer 30. The A electrodes 29 are provided extending in the column direction.

この誘電体３０上には、放電の広がりを防止（放電の領域を規定）するための隔壁３１が設けられている。誘電体層３０上には、この隔壁３１により、Ｘ電極２２とＹ電極２３とＡ電極２９を有する表示放電セルＣＬ１ならびに、プライミング放電領域３４（プライミング放電セルＣＬ２）が形成されている。プライミング放電領域３４は、ＸＹＹＸ配置（図５参照）により互いにＹ電極２３が隣接する表示放電セルＣＬ１（例えば図５中左側）と表示放電セルＣＬ１（例えば図５中右側）との間に、それら２つの表示放電セルＣＬ１が共用するプライミング放電セルＣＬ２に含まれるものである。 On the dielectric 30, a partition wall 31 is provided for preventing the spread of the discharge (defining the discharge region). On the dielectric layer 30, a display discharge cell CL1 having an X electrode 22, a Y electrode 23, and an A electrode 29 and a priming discharge region 34 (priming discharge cell CL2) are formed by the partition wall 31. The priming discharge region 34 is arranged between the display discharge cell CL1 (for example, the left side in FIG. 5) and the display discharge cell CL1 (for example, the right side in FIG. 5) between which the Y electrodes 23 are adjacent to each other by the XYYX arrangement (see FIG. 5). It is included in the priming discharge cell CL2 shared by the two display discharge cells CL1.

また、隔壁３１は、図４に示すように、表示放電セルＣＬ１を列ごとに仕切る縦隔壁３１Ｌと表示放電セルを行ごとに仕切る横隔壁３１Ｔで構成されている。また、隔壁と隔壁の交差部分は共通部分である。このように本実施の形態における隔壁３１はボックス型である。 Further, as shown in FIG. 4, the partition wall 31 includes a vertical partition wall 31L that partitions the display discharge cells CL1 for each column and a horizontal partition wall 31T that partitions the display discharge cells for each row. The intersection of the partition walls is a common part. Thus, the partition wall 31 in this Embodiment is a box type.

更に、表示放電セルＣＬ１とプライミング放電領域ＣＬ２を仕切る領域において、表示放電セルＣＬ１とプライミング放電領域ＣＬ２を空間的に接続するための隙間部３５が形成されている。この隙間部３５は、サンドブラストにより形成した隔壁３１を焼成する際の隔壁３１の熱収縮によって、５〜１０μｍ程度生じる。熱収縮以外にも、何らかの方法で段差を有する隔壁を形成することで、意図的に隙間部３５を設けてもよい。 Further, a gap 35 for spatially connecting the display discharge cell CL1 and the priming discharge region CL2 is formed in a region partitioning the display discharge cell CL1 and the priming discharge region CL2. The gap 35 is generated by about 5 to 10 μm due to thermal contraction of the partition wall 31 when the partition wall 31 formed by sandblasting is fired. In addition to heat shrinkage, the gap portion 35 may be intentionally provided by forming a partition wall having a level difference by some method.

このように、表示放電セルＣＬ１は、前面基板２１とそれに対向する背面基板２８との間であって背面基板２８に設けられたボックス型の隔壁３１によって囲まれた放電空間３３と、放電空間３３を充填する放電ガスと、放電空間３３に接するように背面基板２８に設けられた蛍光体層３２とを有している。ボックス型の隔壁３１は、列方向に延在する縦隔壁３１Ｌおよび行方向に延在する横隔壁３１Ｔから構成されており、前面基板２１と横隔壁３１Ｔとの間に隙間部３５がある。具体的には、表示放電セルＣＬ１（例えば図５中左側）とプライミング放電セルＣＬ２とは、その表示放電セルＣＬ１の横隔壁３１Ｔによって区画されている。また、表示放電セルＣＬ１（例えば図５中左側）とプライミング放電セルＣＬ２とは、その表示放電セルＣＬ１の横隔壁３１Ｔによって区画されている。 As described above, the display discharge cell CL1 includes a discharge space 33 between the front substrate 21 and the rear substrate 28 facing the display substrate CL1 and surrounded by the box-type barrier ribs 31 provided on the rear substrate 28, and the discharge space 33. And a phosphor layer 32 provided on the back substrate 28 so as to be in contact with the discharge space 33. The box-type partition wall 31 is composed of a vertical partition wall 31L extending in the column direction and a horizontal partition wall 31T extending in the row direction, and there is a gap 35 between the front substrate 21 and the horizontal partition wall 31T. Specifically, the display discharge cell CL1 (for example, the left side in FIG. 5) and the priming discharge cell CL2 are partitioned by the horizontal barrier rib 31T of the display discharge cell CL1. Further, the display discharge cell CL1 (for example, the left side in FIG. 5) and the priming discharge cell CL2 are partitioned by the horizontal barrier rib 31T of the display discharge cell CL1.

本実施の形態におけるＰＤＰ１００のプライミング放電セルＣＬ２では、表示放電セルＣＬ１（例えば図５中左側）と表示放電セルＣＬ１（例えば図５中右側）で共用するＡ電極２９と、Ｙ電極２３−１またはＹ電極２３−２との間で放電が発生する。この放電によりプライミング粒子が生成され、そのプライミング粒子がプライミング放電領域３４から隙間部３５を経て放電空間３３へ供給される。 In the priming discharge cell CL2 of the PDP 100 in the present embodiment, the A electrode 29 shared by the display discharge cell CL1 (for example, the left side in FIG. 5) and the display discharge cell CL1 (for example, the right side in FIG. 5), the Y electrode 23-1, or Discharge occurs between the Y electrode 23-2 and the Y electrode 23-2. This discharge generates priming particles, and the priming particles are supplied from the priming discharge region 34 to the discharge space 33 through the gap 35.

このようにＰＤＰ１００を有するプラズマディスプレイ装置１１０は、前面基板２１と、前面基板２１に、行方向に延びて２本ずつ交互に列方向に設けられた複数のＸ電極２２及び複数のＹ電極２３と、前面基板２１と対向して配置された背面基板２８と、背面基板２８に、列方向に延びて行方向に設けられた複数のＡ電極２９と、Ｘ電極２２及びＹ電極２３とＡ電極２９とが交差する位置で構成される複数の表示放電セルＣＬ１とを備えている。また、複数の表示放電セルＣＬ同士の間を仕切るように設けられた列方向に延びる縦隔壁３１Ｌ及び行方向に延びる横隔壁３１Ｔと、表示放電セルＣＬ１と横隔壁３１Ｔによって区画されたプライミング放電領域ＣＬ２と、表示放電セルＣＬ１とプライミング放電領域ＣＬ２を仕切る領域において、表示放電セルＣＬ１とプライミング放電領域ＣＬ２を空間的に接続する隙間部３５（隙間）とを備えるものである。 As described above, the plasma display device 110 having the PDP 100 includes a front substrate 21, a plurality of X electrodes 22 and a plurality of Y electrodes 23 provided on the front substrate 21 in the column direction alternately in the row direction. The rear substrate 28 disposed opposite to the front substrate 21, the plurality of A electrodes 29 extending in the column direction and provided in the row direction on the rear substrate 28, the X electrode 22, the Y electrode 23, and the A electrode 29 And a plurality of display discharge cells CL1 configured at positions where the crosses. In addition, a vertical barrier rib 31L extending in the column direction and a horizontal barrier rib 31T extending in the row direction provided so as to partition the plurality of display discharge cells CL, and a priming discharge region partitioned by the display discharge cells CL1 and the horizontal barrier rib 31T. CL2 is provided with a gap 35 (gap) that spatially connects the display discharge cell CL1 and the priming discharge region CL2 in a region that partitions the display discharge cell CL1 and the priming discharge region CL2.

図６は本実施の形態における表示放電セルＣＬ１の放電状態を模式的に示す図である。図中、符号３３は放電空間を示し、この放電空間３３にはプラズマ１０を生成するための放電ガスが充填されている。維持放電電極対（Ｘ電極２２−Ｙ電極２３対）間に電圧を印加すると、放電ガスの電離によってプラズマ１０が発生する。このプラズマからの紫外線が蛍光体層３２を励起して発光させ、蛍光体層３２からの発光は、前面基板２１を透過して、各々の放電セルからの発光でディスプレイ画面を構成する。 FIG. 6 is a diagram schematically showing a discharge state of the display discharge cell CL1 in the present embodiment. In the figure, reference numeral 33 denotes a discharge space, and the discharge space 33 is filled with a discharge gas for generating the plasma 10. When a voltage is applied between the sustain discharge electrode pair (X electrode 22-Y electrode 23 pair), plasma 10 is generated by ionization of the discharge gas. The ultraviolet rays from the plasma excite the phosphor layer 32 to emit light, and the light emitted from the phosphor layer 32 is transmitted through the front substrate 21, and the light emitted from each discharge cell constitutes a display screen.

図７は本実施の形態におけるＰＤＰ１００に１枚の画を表示するのに要する１ＴＶフィールド期間のタイムチャートである。１ＴＶフィールド期間４０は複数の異なる発光回数を持つサブフィールド４１〜４８に分割されている。これらサブフィールド毎の発光と非発光の選択により階調を表現することとなる。 FIG. 7 is a time chart of one TV field period required to display one image on the PDP 100 in the present embodiment. One TV field period 40 is divided into subfields 41 to 48 having a plurality of different light emission times. The gradation is expressed by selecting light emission and non-light emission for each subfield.

ここで、サブフィールド４１の一例として図８〜図１１を用いて説明する。図８はサブフィール４１の構成を示す図であり、図９〜図１１はそれぞれリセット期間、アドレス放電期間、維持放電期間においてＡ電極、Ｘ電極、及びＹ電極に印加される電圧波形を示す図である。 Here, an example of the subfield 41 will be described with reference to FIGS. FIG. 8 is a diagram illustrating the configuration of the sub-field 41, and FIGS. 9 to 11 are diagrams illustrating voltage waveforms applied to the A electrode, the X electrode, and the Y electrode in the reset period, the address discharge period, and the sustain discharge period, respectively. It is.

図８に示すように、サブフィールド４１は順にリセット期間４９、発光セルを規定するアドレス放電期間５０、維持放電期間５１から構成されている。 As shown in FIG. 8, the subfield 41 includes a reset period 49, an address discharge period 50 that defines a light emitting cell, and a sustain discharge period 51.

図９に示すリセット期間４９の役割は、前のサブフィールドにおける放電の履歴（壁電荷）をリセットし、全放電セルの壁電荷の状態を同じに揃え、かつアドレス放電にスムーズに移行できるような放電セルの電荷状態にしておくことである。 The role of the reset period 49 shown in FIG. 9 is such that the discharge history (wall charge) in the previous subfield is reset, the wall charge states of all discharge cells are made the same, and the transition to the address discharge can be made smoothly. It is to make it the electric charge state of a discharge cell.

Ｙ電極に正の電圧を印加、徐徐に電圧を増加させていくと、あるところで放電開始電圧を超え、微弱放電が発生する（正リセット）。リセット放電が、赤、青、緑の全ての表示放電セル内の壁電圧をほぼ均一に揃えるため、維持放電やアドレス放電の開始電圧以上の電圧を印加するが、微弱放電とは、維持放電やアドレス放電よりも放電強度が弱い放電を示す。さらに電圧を上昇させた場合、この微弱放電によって生じた負の電荷がＹ電極の保護膜表面に形成されることにより、放電セルに印加されている電圧は放電開始電圧に保たれる。 When a positive voltage is applied to the Y electrode and gradually increased, the discharge start voltage is exceeded at a certain point, and a weak discharge is generated (positive reset). The reset discharge applies a voltage equal to or higher than the start voltage of the sustain discharge and the address discharge so that the wall voltages in all the red, blue, and green display discharge cells are almost uniform. It shows a discharge whose discharge intensity is weaker than that of the address discharge. When the voltage is further increased, negative charges generated by the weak discharge are formed on the surface of the protective film of the Y electrode, whereby the voltage applied to the discharge cell is maintained at the discharge start voltage.

ここから電圧を下げていくと暫くは放電が起こらず、更に下げていくとある所から微弱放電が開始する（負リセット）。負リセットの微弱放電の開始電圧は正リセットの微弱放電の開始電圧とは逆極性の微弱放電の開始電圧である。ここで、負の電圧が最低電圧に到達したときに、赤、青、緑の全ての表示放電セルがこの微弱放電の開始電圧に到達しており、全ての放電セルの状態が揃う。言い換えると、全ての放電セルの状態が同じになるように、リセットの電圧を設定してある。この負リセットの微弱放電により、正リセット時にＹ電極側の保護膜表面に形成された余分な負の壁電荷が削られる。 When the voltage is lowered from here, discharge does not occur for a while, and when further lowered, weak discharge starts from a certain point (negative reset). The start voltage of the weak discharge of the negative reset is the start voltage of the weak discharge having the opposite polarity to the start voltage of the weak discharge of the positive reset. Here, when the negative voltage reaches the lowest voltage, all the red, blue and green display discharge cells have reached the weak discharge start voltage, and the states of all the discharge cells are aligned. In other words, the reset voltage is set so that all the discharge cells are in the same state. Due to the weak discharge of the negative reset, excessive negative wall charges formed on the surface of the protective film on the Y electrode side during the positive reset are removed.

図１０は図８のアドレス放電期間５０においてＡ電極、Ｘ電極、及びＹ電極に印加される電圧波形を示す。図中、符号５２はアドレス放電期間５０における１本のＡ電極に印加する電圧波形、５３はＸ電極に印加する電圧波形、５４、５５はＹ電極のｉ番目と（ｉ＋１）番目に印加する電圧波形であり、各々の電圧をＶ０、Ｖ１、Ｖ２（Ｖ）とする。また図１０にはＡ電極に印加するアドレス電圧パルスの幅をｔ_ａとして示してある。 FIG. 10 shows voltage waveforms applied to the A electrode, the X electrode, and the Y electrode in the address discharge period 50 of FIG. In the figure, reference numeral 52 is a voltage waveform applied to one A electrode in the address discharge period 50, 53 is a voltage waveform applied to the X electrode, and 54 and 55 are i-th and (i + 1) -th voltages applied to the Y electrode. The waveform is V0, V1, and V2 (V). Also shown in FIG. 10 is shown the width of address voltage pulse applied to the A electrode as t _a.

図１０に示すように、Ｙ電極のｉ行目にスキャンパルス５６が印加された時、Ａ電極との交点に位置するセルでアドレス放電が起こる。また、Ｙ電極のｉ行目にスキャンパルス５６が印加された時、Ａ電極がグラウンド電位（ＧＮＤ）であればアドレス放電は起こらない。このように、アドレス放電期間５０においてＹ電極にはスキャンパルスが１回印加され、Ａ電極にはスキャンパルスに対応して発光セルではＶ０、非発光セルではグラウンド電位となる。同様に、Ｙ電極のｉ＋１行目にスキャンパルス５７が印加された時、Ａ電極との交点に位置するセルでアドレス放電が起こり、あるいは、Ｙ電極のｉ＋１行目にスキャンパルス５７が印加された時、Ａ電極がグラウンド電位（ＧＮＤ）であればアドレス放電は起こらない。 As shown in FIG. 10, when the scan pulse 56 is applied to the i-th row of the Y electrode, an address discharge occurs in the cell located at the intersection with the A electrode. Further, when the scan pulse 56 is applied to the i-th row of the Y electrode, if the A electrode is at the ground potential (GND), address discharge does not occur. Thus, in the address discharge period 50, a scan pulse is applied to the Y electrode once, and the A electrode is at V0 in the light emitting cell and at the ground potential in the non-light emitting cell corresponding to the scan pulse. Similarly, when the scan pulse 57 is applied to the (i + 1) th row of the Y electrode, an address discharge occurs in the cell located at the intersection with the A electrode, or the scan pulse 57 is applied to the (i + 1) th row of the Y electrode. When the A electrode is at the ground potential (GND), no address discharge occurs.

このアドレス放電が起こった放電セルでは、放電で生じた電荷が、Ｙ電極を覆う誘電体層及び保護膜の表面に形成される。この電荷によって発生する電界により、後述する維持放電のオンオフを制御出来る。すなわち、アドレス放電を起こした放電セルは発光セルとなり、それ以外は非発光セルとなる。 In the discharge cell in which this address discharge has occurred, the electric charge generated by the discharge is formed on the surface of the dielectric layer covering the Y electrode and the protective film. The on / off state of a sustain discharge described later can be controlled by the electric field generated by this electric charge. That is, the discharge cell that has caused the address discharge becomes a light emitting cell, and the others become non-light emitting cells.

図１１は図８の維持放電期間５１の間に維持放電電極であるＸ電極とＹ電極の間に一斉に印加される電圧パルスを示したものである。図中、符号５８はＸ電極に印加される電圧波形、符号５９はＹ電極に印加される電圧波形である。どちらも同じ極性の電圧Ｖ３（Ｖ）のパルスが交互に印加されることにより、Ｘ電極とＹ電極との間の相対電圧は反転を繰り返す。この間に、Ｘ電極とＹ電極の間の放電ガス中で起こる放電を維持放電と称している。 FIG. 11 shows voltage pulses applied simultaneously between the X electrode and the Y electrode, which are the sustain discharge electrodes, during the sustain discharge period 51 of FIG. In the figure, reference numeral 58 denotes a voltage waveform applied to the X electrode, and reference numeral 59 denotes a voltage waveform applied to the Y electrode. In both cases, the pulses of the voltage V3 (V) having the same polarity are alternately applied, whereby the relative voltage between the X electrode and the Y electrode is repeatedly inverted. During this time, the discharge that occurs in the discharge gas between the X electrode and the Y electrode is called a sustain discharge.

図８〜図１１に示したサブフィールド４１におけるアドレス放電遅れの影響について説明する。図１２はアドレス放電遅れについて説明するための図である。図１２において、アドレス放電遅れｔ_ｄは電極間に放電開始電圧以上の電圧を印加した時刻から、放電が形成される時刻までの平均的な時間である。またアドレス放電遅れｔ_ｄは形成遅れｔ_ｆと統計遅れｔ_ｓに分割され、以下のように定義される。 The influence of the address discharge delay in the subfield 41 shown in FIGS. FIG. 12 is a diagram for explaining an address discharge delay. 12, the address discharge delay t _d is the application of the discharge starting voltage higher than the voltage between the electrodes time is an average time to time discharge is formed. The address discharge delay t _d is divided form lag t _f the statistical delay t _s, it is defined as follows.

ｔ_ｄ＝ｔ_ｆ＋ｔ_ｓ（１）
形成遅れｔ_ｆは放電の起点となる種電子が発生した時刻から、放電が形成される時刻までの時間であり、統計遅れｔ_ｓは電極間に放電開始電圧以上の電圧を印加した時刻から、種電子が発生する時刻までの平均的な時間である。「平均的な」と敢えて記載したのは、種電子が発生するまでの時間が同じ条件下で測定を繰り返し行ったとしても、ばらつき、分布を持つからである。この形成遅れｔ_ｆと統計遅れｔ_ｓは放電遅れ現象を理解するために必要な量である。 t _d = t _f + t _s (1)
The formation delay t _f is the time from the time when the seed electrons that are the starting point of the discharge are generated to the time when the discharge is formed, and the statistical delay t _s is the time from the time when the voltage higher than the discharge start voltage is applied between the electrodes. This is the average time until the time when seed electrons are generated. The reason why it is described as “average” is that even if the measurement is repeated under the same time until the generation of seed electrons, it has variation and distribution. Statistical delay t _s and the formation delay t _f = amount necessary to understand the discharge delay phenomenon.

アドレス電極に印加する電圧パルスの幅をｔ_ａとすると、複数回測定における放電が全てｔ_ａの時間内に起こらないとアドレス放電で失敗し、表示チラツキが発生してしまうため、全ての放電がアドレスパルス内に収まっている必要がある。 When the width of the voltage pulse applied to the address electrode and t _a, since the discharge in multiple measurements fail with time occurs without an address discharge within all t _a, display flicker occurs, all of the discharge It must be within the address pulse.

更に、ＰＤＰを連続的に駆動、点灯させる寿命試験において、アドレス放電遅れ、特に統計遅れが大きく増大する。これにより、全ての放電がアドレスパルス内に収まらなくなり、表示チラツキが発生してしまう。 Further, in the life test in which the PDP is continuously driven and lit, the address discharge delay, particularly the statistical delay, is greatly increased. As a result, all the discharges do not fit within the address pulse, and display flicker occurs.

上記したように統計遅れは電極間に放電開始電圧以上の電圧を印加した時刻から、種電子が発生するまでの平均的な時間である。放電の種となる種電子は、ＭｇＯ中の価電子帯と伝導帯の間で、伝導体から僅かに低いところに存在するトラップ準位に捕捉されていた電子が、電界効果やオージェ過程により放電空間に飛び出すことによって発生する。 As described above, the statistical delay is an average time from when the voltage higher than the discharge start voltage is applied between the electrodes until seed electrons are generated. The seed electrons that become the seeds of the discharge are the electrons trapped in the trap level that is slightly lower than the conductor between the valence band and the conduction band in MgO. Generated by jumping into space.

トラップ準位への電子の捕捉はアドレス放電の前の放電で真空紫外線のＭｇＯへの照射、または荷電粒子のＭｇＯへの衝突によって行なわれる。ここで、連続点灯を行った後においても、放電の強度は殆ど変わらないことから、トラップ準位へ電子を補足させるための真空紫外線、または荷電粒子のエネルギー強度が減少している訳ではないことが分かる。すなわち、放電空間へ放出される種電子の数が減少するのは、トラップ準位そのものの数が減少するためである。 The trapping of electrons at the trap level is performed by irradiation of MgO with vacuum ultraviolet rays or collision of charged particles with MgO in a discharge before the address discharge. Here, even after continuous lighting, since the intensity of the discharge hardly changes, the energy intensity of vacuum ultraviolet rays or charged particles for trapping electrons in the trap level does not decrease. I understand. That is, the number of seed electrons emitted to the discharge space is reduced because the number of trap levels themselves is reduced.

以上より、寿命試験により統計遅れが大きくなるのは、ＭｇＯ中のトラップ準位の数が減少し、ＭｇＯから放出される種電子の数が減少することが原因であることが分かる。 From the above, it can be understood that the statistical delay is increased by the life test because the number of trap levels in MgO decreases and the number of seed electrons emitted from MgO decreases.

イオン衝撃によるＭｇＯ劣化は主に維持放電において引き起こされる。また放電遅れが問題となるのはアドレス放電においてである。そこで、プライミング放電領域を設け、アドレス放電を起こす場所を分離し、維持放電によるＭｇＯの劣化を回避することにより、ＭｇＯからの電子放出が維持され、放電遅れやその経時劣化が大きく改善出来る。 MgO degradation due to ion bombardment is mainly caused by sustain discharge. Discharge delay is a problem in address discharge. Therefore, by providing a priming discharge region, separating the place where the address discharge occurs, and avoiding the deterioration of MgO due to the sustain discharge, the electron emission from the MgO is maintained, and the discharge delay and its deterioration over time can be greatly improved.

しかしながら、無効電力の小さいＸＹＹＸ配置において、プログレッシブ駆動でプライミングセルを利用し放電遅れの経時劣化を改善しようとした場合、以下のような問題が生じる。 However, in an XYYX arrangement with low reactive power, the following problems arise when trying to improve the deterioration over time of the discharge delay by using the priming cell by progressive driving.

プライミング放電領域を隣り合うＹ電極のそれぞれに対応するようにプライミングセルを設けようとした場合、プライミング放電領域を突起リブにより、行方向に分割すると、プライミング放電領域が狭くなってしまう。プライミング放電領域が狭くなると、プライミングセルの放電開始電圧の上昇や、プライミング放電領域の放電遅れの悪化を招いてしまい、プライミング放電領域の空間を有効活用出来ない。 When a priming cell is provided so that the priming discharge region corresponds to each of the adjacent Y electrodes, if the priming discharge region is divided in the row direction by the protruding rib, the priming discharge region becomes narrow. If the priming discharge region is narrowed, the discharge start voltage of the priming cell is increased and the discharge delay of the priming discharge region is deteriorated, and the space of the priming discharge region cannot be effectively used.

また、プライミング放電領域を突起リブなどで仕切らずに、プライミング放電領域用のプライミング電極を用いて、プライミングセルを制御しようとした場合、このプライミング電極に電圧を印加するための回路が必要となり、コストが増大してしまう。 In addition, if the priming cell is to be controlled by using the priming electrode for the priming discharge area without partitioning the priming discharge area by the protruding ribs or the like, a circuit for applying a voltage to the priming electrode is required, and the cost is reduced. Will increase.

更に、突起リブを用いずにプライミングセルを利用、すなわち隣り合うＹ電極間でプライミングセルを共用し、且つプライミング電極を用いずに、プライミングセルを制御しようとした場合、２つのＹ電極において共用するプライミングセルにおけるアドレス放電の干渉、すなわち、１本目のＹ電極におけるアドレスの後に生じるＡ電極の壁電荷の影響により、２本目のＹ電極におけるアドレスにうまく移行出来ないという問題を避けることが必須である。 Furthermore, when the priming cell is used without using the protruding rib, that is, when the priming cell is shared between the adjacent Y electrodes and the priming cell is controlled without using the priming electrode, the priming cell is shared by the two Y electrodes. It is essential to avoid the problem that the address discharge in the priming cell cannot be successfully transferred to the address in the second Y electrode due to the influence of the wall charge of the A electrode after the address in the first Y electrode. .

そこで、本実施の形態では、駆動波形を工夫することにより、アドレス放電による干渉を避けることとしている。ＸＹＹＸ配置においては、Ｙ電極が分離しているため、Ｙ電極が分離していない場合に比べ、プライミング放電領域における放電を駆動波形により制御しやすいというメリットがある。 Therefore, in the present embodiment, interference by address discharge is avoided by devising the drive waveform. In the XYYX arrangement, since the Y electrode is separated, there is an advantage that the discharge in the priming discharge region can be easily controlled by the drive waveform as compared with the case where the Y electrode is not separated.

図１３は本実施の形態における駆動波形（電圧波形）を示す図である。２本ずつのＹ電極のうち、１本目におけるリセット、アドレスの後に、２本目におけるリセット、アドレスを行う駆動波形を用いることで、アドレス放電の干渉をなくすことができる。また、２本ずつのＹ電極を各々制御出来るため、駆動波形のリセットを間引くことによって、黒輝度を低減することができ、高コントラストを実現することができる。 FIG. 13 is a diagram showing a drive waveform (voltage waveform) in the present embodiment. By using a driving waveform for resetting and addressing the second electrode after the resetting and addressing of the first Y electrode of every two Y electrodes, interference of address discharge can be eliminated. Further, since two Y electrodes can be controlled respectively, black luminance can be reduced and high contrast can be realized by thinning resetting of the drive waveform.

したがって、本発明による駆動波形を用いることで、アドレス放電の干渉という問題を生じることなく、経時劣化の抑制された、低コスト、高コントラストなＰＤＰを実現可能である。 Therefore, by using the drive waveform according to the present invention, it is possible to realize a low-cost, high-contrast PDP in which deterioration with time is suppressed without causing the problem of address discharge interference.

具体的に、本実施の形態におけるＰＤＰ１００における駆動について説明する。まず、全表示放電セルＣＬ１および全プライミング放電領域ＣＬ２において、リセット期間におけるリセット放電により、前面板３６側の保護膜２７の表面上および背面板３７の誘電体層３０、蛍光体層３２の表面上に壁電荷が形成される。 Specifically, driving in PDP 100 in the present embodiment will be described. First, in all display discharge cells CL1 and all priming discharge regions CL2, by reset discharge in the reset period, on the surface of the protective film 27 on the front plate 36 side and on the surfaces of the dielectric layer 30 and the phosphor layer 32 of the back plate 37 Wall charges are formed on the surface.

次に、アドレス放電期間の動作については、Ｙ電極２３にスキャンパルスが印加され、Ａ電極２９にアドレス電圧パルスが印加されたとき、ある放電遅れ時間だけ経過した後に、Ｙ電極（特にＹ透明電極２３ａ）とＡ電極２９と、を含む表示放電セルＣＬ１において、アドレス放電が発生する。一方で、Ｙ電極２３にスキャンパルスが印加され、Ａ電極２９にアドレス電圧パルスが印加されたとき、また、ある放電遅れ時間だけ経過した後に、Ｙ電極２３とＡ電極２９を含むプライミング放電領域ＣＬ２においてはプライミング放電が発生する。 Next, regarding the operation in the address discharge period, when a scan pulse is applied to the Y electrode 23 and an address voltage pulse is applied to the A electrode 29, after a certain discharge delay time elapses, the Y electrode (particularly the Y transparent electrode) In the display discharge cell CL1 including the electrode 23a) and the A electrode 29, an address discharge is generated. On the other hand, when a scan pulse is applied to the Y electrode 23 and an address voltage pulse is applied to the A electrode 29, or after a certain discharge delay time has elapsed, a priming discharge region CL2 including the Y electrode 23 and the A electrode 29 is obtained. In Priming discharge occurs.

表示放電セルＣＬ１におけるアドレス放電が先に発生した場合は、前述のアドレス放電と同様となる。これに対して、プライミング放電領域ＣＬ２におけるプライミング放電が先に発生した場合、このプライミング放電により発生した正イオンや電子などの荷電粒子が、隙間部３５を通じてプライミング放電領域ＣＬ２と空間的に接続された表示放電セルＣＬ１に流入し、表示放電セルＣＬ１におけるアドレス放電の形成を促進する。すなわち、アドレス放電そのものの放電遅れ時間が大きい場合に、プライミング放電が発生することにより、アドレス放電の放電遅れ時間を制限することができる。この効果は特に、アドレス放電遅れの経時劣化を抑制することができる。 When the address discharge in the display discharge cell CL1 occurs first, it is the same as the address discharge described above. On the other hand, when the priming discharge in the priming discharge region CL2 occurs first, charged particles such as positive ions and electrons generated by the priming discharge are spatially connected to the priming discharge region CL2 through the gap portion 35. It flows into the display discharge cell CL1 and promotes the formation of an address discharge in the display discharge cell CL1. That is, when the discharge delay time of the address discharge itself is large, the priming discharge is generated, so that the discharge delay time of the address discharge can be limited. In particular, this effect can suppress deterioration with time of address discharge delay.

無効電力の小さいＸＹＹＸ配置において、プライミング放電領域ＣＬ２でアドレス放電を起こそうとすると、プログレッシブ駆動では特に、アドレス放電の干渉という問題が生じてしまう。 In an XYYX arrangement with a small reactive power, if an address discharge is attempted to occur in the priming discharge region CL2, a problem of interference of address discharge occurs particularly in progressive driving.

そこで、本実施の形態においては、図１３に示すような、２本ずつのＹ電極２３（２３−１、２３−２）に対して、１本目となる一方のＹ電極２３−１におけるリセット（リセット期間４９−１）、アドレス（アドレス放電期間５０−１）の駆動波形を供給した後、２本目となる他方のＹ電極２３−２におけるリセット（リセット期間４９−２）、アドレス（アドレス放電期間５０−２）の駆動波形を供給する。その後、表示（維持放電期間５１）を行う駆動波形を用いている。 Therefore, in the present embodiment, as shown in FIG. 13, two Y electrodes 23 (23-1 and 23-2) are reset in one Y electrode 23-1 as the first ( After supplying the drive waveform of the reset period 49-1) and address (address discharge period 50-1), the reset (reset period 49-2) and address (address discharge period) of the second Y electrode 23-2 as the second one 50-2) is supplied. Thereafter, a driving waveform for performing display (sustain discharge period 51) is used.

これら駆動波形は、図２で示したプラズマディスプレイ装置１１０が有する駆動回路（維持駆動回路１０１、スキャン駆動回路１０２、アドレス駆動回路１０３）によって供給される。すなわち、駆動回路が、表示放電セルＣＬ１（例えば図５中左側）に対して順にリセット放電、アドレス放電を発生させた後、表示放電セルＣＬ１（例えば図５中右側）に対して順にリセット放電、アドレス放電を発生させ、その後、これら全ての表示放電セルＣＬ１に対して維持放電を発生させる。 These drive waveforms are supplied by the drive circuits (the sustain drive circuit 101, the scan drive circuit 102, and the address drive circuit 103) included in the plasma display apparatus 110 shown in FIG. That is, after the driving circuit generates reset discharge and address discharge in order for the display discharge cell CL1 (for example, the left side in FIG. 5), the reset discharge is sequentially performed for the display discharge cell CL1 (for example, the right side in FIG. 5). An address discharge is generated, and then a sustain discharge is generated for all these display discharge cells CL1.

具体的には、まず、１本目（Ｘ電極２２−１、Ｙ電極２３−１、Ａ電極２９）におけるポジリセット（正の鈍波リセット）及びネガリセット（負の鈍波リセット）により壁電荷の調整を行い、その後にアドレス放電を生じさせる。１本目におけるアドレス放電の次のタイミングに２本目（Ｘ電極２２−２、Ｙ電極２３−２、Ａ電極２９）におけるリセットを行う。１本目と同様に、ポジリセット及びネガリセットにより壁電荷の調整を行い、その後にアドレス放電を生じさせる。 Specifically, first, the wall charges are positively reset (positive blunt wave reset) and negative reset (negative blunt wave reset) in the first (X electrode 22-1, Y electrode 23-1, A electrode 29). Adjustment is performed, and then an address discharge is generated. At the timing next to the first address discharge, the second (X electrode 22-2, Y electrode 23-2, A electrode 29) is reset. As in the first case, wall charges are adjusted by positive reset and negative reset, and then address discharge is generated.

これにより、１本目におけるアドレス放電により生じたＡ電極２９の壁電荷をリセットすることが可能である。本駆動波形を用いて駆動させたＰＤＰ１００は、アドレス放電の干渉を起こすことなくプログレッシブ駆動を行うことができる。 Thereby, it is possible to reset the wall charge of the A electrode 29 generated by the first address discharge. The PDP 100 driven using this driving waveform can perform progressive driving without causing interference of address discharge.

本実施の形態によれば、維持放電電極対（Ｘ電極−Ｙ電極対）の配置がＸＹＹＸ配置であるＰＤＰ１００を備えたプラズマディスプレイ装置１１０の高精細化を図ることができる。また、黒輝度を低減することができる。さらに、放電遅れを低減することができる。 According to the present embodiment, it is possible to increase the definition of the plasma display device 110 including the PDP 100 in which the sustain discharge electrode pair (X electrode-Y electrode pair) is arranged in the XYYX arrangement. Further, the black luminance can be reduced. Furthermore, the discharge delay can be reduced.

このように、無効電力の小さいＸＹＹＸ配置においても、プライミング放電領域の突起リブやプライミング電極などを設けることなく、低コストで、アドレス放電遅れとその経時劣化の改善、及び低消費電力化が可能となるため、明るく、且つ寿命が保証され、且つ安定に駆動出来る、低消費電力、高精細、高画質なＰＤＰ装置を提供できる。 In this way, even in an XYYX arrangement with a small reactive power, it is possible to improve address discharge delay and its deterioration with time and reduce power consumption at low cost without providing protruding ribs or priming electrodes in the priming discharge region. Therefore, it is possible to provide a PDP device with low power consumption, high definition, and high image quality that is bright, has a guaranteed lifetime, and can be driven stably.

（実施の形態２）
図１４は本実施の形態におけるＰＤＰの一部を透視して示す平面図であり、図１５は図１４のＡ−Ａ線におけるＰＤＰの断面図である。本実施の形態においては、前記実施の形態１の構成に加え、プライミング放電領域ＣＬ２の前面基板２１側であって光吸収層７０を２本のＹバス電極２３ｂの間に設けている。なお、他の構成などについては前記実施の形態１と同様であるので重複する説明は省略する場合もある。 (Embodiment 2)
FIG. 14 is a plan view showing a part of the PDP in the present embodiment, and FIG. 15 is a cross-sectional view of the PDP taken along the line AA in FIG. In the present embodiment, in addition to the configuration of the first embodiment, the light absorption layer 70 is provided between the two Y bus electrodes 23b on the front substrate 21 side of the priming discharge region CL2. Other configurations and the like are the same as those of the first embodiment, and thus redundant description may be omitted.

光吸収層７０には黒色ガラスを用いた場合、これらの構成により、ＰＤＰを駆動させた結果、黒輝度が０．５ｃｄ／ｍ^２から０．１ｃｄ／ｍ^２に低減した。光吸収層７０に用いる材料としては、基本的には黒色のガラスなどの絶縁体が望ましいが、Ｙバス電極２３ｂとの間に距離を設けるのなら、導電性を有する材料でも構わない。 When black glass was used for the light absorption layer 70, the PDP was driven by these configurations, and as a result, the black luminance was reduced from 0.5 cd / m ² to 0.1 cd / m ² . As a material used for the light absorption layer 70, an insulator such as black glass is basically desirable. However, a conductive material may be used as long as a distance is provided between the light absorption layer 70 and the Y bus electrode 23b.

また、本実施の形態では、Ｙバス電極２３ｂと光吸収層７０を合わせた部分において、プライミング放電領域ＣＬ２におけるあらゆる発光を遮断出来るような構成としたが、光吸収層７０は、それのみでプライミング放電領域ＣＬ２からの発光を遮断出来るような配置にしても良い。 Further, in the present embodiment, the Y bus electrode 23b and the light absorption layer 70 are configured to block all light emission in the priming discharge region CL2, but the light absorption layer 70 alone is used for priming. The arrangement may be such that light emission from the discharge region CL2 can be blocked.

（実施の形態３）
図１６は本実施の形態におけるＰＤＰの一部を透視して示す平面図であり、図１７は図１６のＡ−Ａ線におけるＰＤＰの断面図である。また、図１８は本実施の形態における駆動波形を示す図である。本実施の形態においては、前記実施の形態１の構成に加え、電子放出層７１をプライミング放電領域ＣＬ２の背面基板２８側の誘電体層３０上に設けている。また、本実施の形態におけるＰＤＰの駆動波形は、前記実施の形態１と異なり、図１８に示すようなＡ電極２９を陰極とした駆動波形を用いている。なお、他の構成などについては前記実施の形態１と同様であるので重複する説明は省略する場合もある。 (Embodiment 3)
FIG. 16 is a plan view illustrating a part of the PDP in the present embodiment, and FIG. 17 is a cross-sectional view of the PDP taken along line AA in FIG. FIG. 18 is a diagram showing drive waveforms in the present embodiment. In the present embodiment, in addition to the configuration of the first embodiment, an electron emission layer 71 is provided on the dielectric layer 30 on the back substrate 28 side of the priming discharge region CL2. Also, the driving waveform of the PDP in the present embodiment is different from that of the first embodiment, and uses a driving waveform in which the A electrode 29 as shown in FIG. 18 is used as a cathode. Other configurations and the like are the same as those of the first embodiment, and thus redundant description may be omitted.

電子放出層７１にはＭｇＯの結晶を用いることができる。電子放出層７１としてＭｇＯの他に、仕事関数が小さく、二次電子放出係数γが背面板３７の誘電体層３０より高い材料、例えばアルカリ金属の酸化物、アルカリ土類金属の酸化物（ＣａＯ、ＳｒＯ、ＢａＯ）、希土類金属の酸化物（Ｙ_２Ｏ_３、Ｌａ_２Ｏ_３、Ｃｅ_２Ｏ_３、Ｄｙ_２Ｏ_３、Ｅｒ_２Ｏ_３、Ｌｕ_２Ｏ_３）、フッ化物（ＬｉＦ、ＣａＦ_２、ＭｇＦ_２）などであれば代替可能である。 An MgO crystal can be used for the electron emission layer 71. In addition to MgO as the electron emission layer 71, a material having a small work function and a secondary electron emission coefficient γ higher than that of the dielectric layer 30 of the back plate 37, for example, an alkali metal oxide, an alkaline earth metal oxide (CaO , SrO, BaO), rare earth metal oxides (Y ₂ O ₃ , La ₂ O ₃ , Ce ₂ O ₃ , Dy ₂ O ₃ , Er ₂ O ₃ , Lu ₂ O ₃ ), fluoride (LiF, CaF ₂₎ , MgF ₂ ) and the like can be substituted.

このような電子放出層７１を配置することで、アドレス放電時において、陽イオンがアドレス電極側の電子放出層７１に衝突し（これは、図１８に示すような、アドレス電極を敢えて陰極とした駆動波形を用いたことによる）、それによる二次電子放出により、放電成長を著しく促すことができる。上記の構成により、放電開始電圧が著しく低下した。 By disposing such an electron emission layer 71, positive ions collide with the electron emission layer 71 on the address electrode side during address discharge (this is because the address electrode as shown in FIG. 18 is used as a cathode). Due to the use of the drive waveform), the secondary electron emission thereby can significantly promote the discharge growth. With the above configuration, the discharge start voltage was significantly reduced.

更に、ＸＹＹＸ配置でＰＤＰを駆動させる場合、２本のＹ電極２３を同時に制御可能なため、駆動波形のリセットを間引くことによって、黒輝度を低減することができ、高コントラストを実現することができる。 Further, when driving the PDP in the XYYX arrangement, the two Y electrodes 23 can be controlled simultaneously, so that the black luminance can be reduced and high contrast can be realized by thinning the drive waveform reset. .

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、画像表示装置、特に、電極間の放電で生じる真空紫外線によって蛍光体を励起して発光表示を行う画像表示装置に有効で、とりわけＰＤＰを備えたプラズマディスプレイ装置の製造業に幅広く利用されるものである。 INDUSTRIAL APPLICABILITY The present invention is effective for an image display device, particularly an image display device that emits light by exciting phosphors by vacuum ultraviolet rays generated by discharge between electrodes, and is widely used in the manufacturing industry of a plasma display device equipped with a PDP. It is what is done.

本発明者らが検討したプライミング放電領域縦幅に対する放電開始電圧特性を示す図である。It is a figure which shows the discharge start voltage characteristic with respect to the priming discharge area | region vertical width which the present inventors examined. 本発明の他の実施の形態におけるＰＤＰを備えたプラズマディスプレイ装置の構成を示す図である。It is a figure which shows the structure of the plasma display apparatus provided with PDP in other embodiment of this invention. 本発明の一実施の形態におけるＰＤＰを模式的に示す分解斜視図である。It is a disassembled perspective view which shows typically PDP in one embodiment of this invention. 図３のＰＤＰの一部を透視して示す平面図である。FIG. 4 is a plan view showing a part of the PDP in FIG. 図４のＡ−Ａ線におけるＰＤＰの断面図である。It is sectional drawing of PDP in the AA line of FIG. 本発明の一実施の形態における表示放電セルの放電状態を模式的に示す図である。It is a figure which shows typically the discharge state of the display discharge cell in one embodiment of this invention. 本発明の一実施の形態におけるＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間のタイムチャートである。It is a time chart of 1TV field period required in order to display one image on PDP in one embodiment of this invention. サブフィールドの構成を示す図である。It is a figure which shows the structure of a subfield. リセット期間においてＡ電極、Ｘ電極、及びＹ電極に印加される電圧波形を示す図である。It is a figure which shows the voltage waveform applied to A electrode, X electrode, and Y electrode in a reset period. アドレス放電期間においてＡ電極、Ｘ電極、及びＹ電極に印加される電圧波形を示す図である。It is a figure which shows the voltage waveform applied to A electrode, X electrode, and Y electrode in an address discharge period. 維持放電期間においてＡ電極、Ｘ電極、及びＹ電極に印加される電圧波形を示す図である。It is a figure which shows the voltage waveform applied to A electrode, X electrode, and Y electrode in a sustain discharge period. アドレス放電遅れについて説明するための図である。It is a figure for demonstrating address discharge delay. 本発明の一実施の形態における駆動波形を示す図である。It is a figure which shows the drive waveform in one embodiment of this invention. 本発明の他の実施の形態におけるＰＤＰの一部を透視して示す平面図である。It is a top view which sees through and shows a part of PDP in other embodiment of this invention. 図１４のＡ−Ａ線におけるＰＤＰの断面図である。It is sectional drawing of PDP in the AA of FIG. 本発明の他の実施の形態におけるＰＤＰの一部を透視して示す平面図である。It is a top view which sees through and shows a part of PDP in other embodiment of this invention. 図１６のＡ−Ａ線におけるＰＤＰの断面図である。It is sectional drawing of PDP in the AA line of FIG. 本発明の他の実施の形態における駆動波形を示す図である。It is a figure which shows the drive waveform in other embodiment of this invention.

符号の説明Explanation of symbols

１０プラズマ
２１前面基板
２２Ｘ電極
２２ａＸ透明電極
２２ｂＸバス電極
２３Ｙ電極
２３ａＹ透明電極
２３ｂＹバス電極
２６誘電体層
２７保護膜
２８背面基板
２９Ａ電極
３０誘電体層
３１隔壁
３１Ｌ縦隔壁
３１Ｔ横隔壁
３２蛍光体層
３２Ｒ赤蛍光体層
３２Ｇ緑蛍光体層
３２Ｂ青蛍光体層
３３放電空間
３４プライミング放電領域
３５隙間部
３６前面板
３７背面板
４０１ＴＶフィールド期間
４１、４２、４３、４４、４５、４６、４７、４８サブフィールド
４９リセット期間
５０アドレス放電期間
５１維持放電期間
５２１本のＡ電極に印加する電圧波形
５３Ｘ電極に印加する電圧波形
５４Ｙ電極のｉ番目に印加する電圧波形
５５Ｙ電極のｉ＋１番目に印加する電圧波形
５６Ｙ電極のｉ行目に印加されるスキャンパルス
５７Ｙ電極のｉ＋１行目に印加されるスキャンパルス
５８Ｘ電極に印加される電圧波形
５９Ｙ電極に印加される電圧波形
７０光吸収層
７１電子放出層
１００ＰＤＰ
１０１維持駆動回路
１０２スキャン駆動回路
１０３アドレス駆動回路
１０４駆動制御回路
１０５電源回路
１１０プラズマディスプレイ装置（画像表示装置）
１１１映像源
１２０画像表示システム
ＣＬ１表示放電セル
ＣＬ２プライミング放電領域（プライミング放電セル） 10 Plasma 21 Front substrate 22 X electrode 22a X transparent electrode 22b X bus electrode 23 Y electrode 23a Y transparent electrode 23b Y bus electrode 26 Dielectric layer 27 Protective film 28 Back substrate 29 A electrode 30 Dielectric layer 31 Partition 31L Vertical partition 31T Horizontal barrier rib 32 Phosphor layer 32R Red phosphor layer 32G Green phosphor layer 32B Blue phosphor layer 33 Discharge space 34 Priming discharge region 35 Gap 36 Front plate 37 Rear plate 40 1 TV field period 41, 42, 43, 44, 45 46, 47, 48 Subfield 49 Reset period 50 Address discharge period 51 Sustain discharge period 52 Voltage waveform applied to one A electrode 53 Voltage waveform applied to X electrode 54 Voltage waveform 55 applied to i-th electrode of Y electrode Voltage waveform 56 applied to i + 1th electrode of Y electrode Scan pulse 5 applied to i-th row of Y electrode Y electrode of the (i + 1) th row to the applied scan pulses 58 X electrode applied voltage waveform 59 Y electrode voltage waveform 70 light absorbing layer 71 the electron emission layer 100 PDP applied to
DESCRIPTION OF SYMBOLS 101 Maintenance drive circuit 102 Scan drive circuit 103 Address drive circuit 104 Drive control circuit 105 Power supply circuit 110 Plasma display apparatus (image display apparatus)
111 Image source 120 Image display system CL1 Display discharge cell CL2 Priming discharge region (priming discharge cell)

Claims

前面基板と、
前記前面基板に、行方向に延びて２本ずつ交互に列方向に設けられた複数の第１電極及び複数の第２電極と、
前記前面基板と対向して配置された背面基板と、
前記背面基板に、前記列方向に延びて前記行方向に設けられた複数のアドレス電極と、
前記第１電極及び前記第２電極と前記アドレス電極とが交差する位置で構成される複数の表示放電セルと、
前記複数の表示放電セル同士の間を仕切るように設けられた前記列方向に延びる縦隔壁及び前記行方向に延びる横隔壁と、
前記表示放電セルと前記横隔壁によって区画されたプライミング放電領域と、
前記表示放電セルと前記プライミング放電領域を仕切る領域において、前記表示放電セルと前記プライミング放電領域を空間的に接続する隙間とを備え、
２本ずつの前記第２電極に対して、一方の前記第２電極にリセット、アドレスの駆動波形を供給した後、他方の前記第２電極にリセット、アドレスの駆動波形を供給することを特徴とするプラズマディスプレイ装置。 A front substrate;
A plurality of first electrodes and a plurality of second electrodes provided in the column direction alternately in the column direction, extending in the row direction on the front substrate;
A rear substrate disposed opposite to the front substrate;
A plurality of address electrodes extending in the column direction and provided in the row direction on the back substrate;
A plurality of display discharge cells configured at positions where the first electrode, the second electrode, and the address electrode intersect;
A vertical barrier rib extending in the column direction and a horizontal barrier rib extending in the row direction provided so as to partition between the plurality of display discharge cells;
A priming discharge region defined by the display discharge cells and the horizontal barrier ribs;
In a region partitioning the display discharge cell and the priming discharge region, the display discharge cell and a gap for spatially connecting the priming discharge region,
The reset and address drive waveforms are supplied to one of the second electrodes, and the reset and address drive waveforms are supplied to the other second electrode for each of the two second electrodes. Plasma display device.

前記プライミング放電領域の前記前面基板側に光吸収層が設けられていることを特徴とする請求項１に記載のプラズマディスプレイ装置。 The plasma display apparatus according to claim 1, wherein a light absorption layer is provided on the front substrate side of the priming discharge region.

前記アドレス電極を陰極とした駆動波形を用い、前記プライミング放電領域の前記背面基板側に電子放出層が設けられていることを特徴とする請求項１または２に記載のプラズマディスプレイ装置。 3. The plasma display device according to claim 1, wherein an electron emission layer is provided on the back substrate side of the priming discharge region using a driving waveform with the address electrode as a cathode.

前記駆動波形のリセットを間引くことを特徴とする請求項１〜３のいずれか一項に記載のプラズマディスプレイ装置。 The plasma display apparatus according to claim 1, wherein resetting of the driving waveform is thinned out.

列方向にそれぞれが平行して行方向に延在する複数のＸ電極−Ｙ電極対を有する前面基板と、前記行方向にそれぞれが平行して前記列方向に延在する複数のアドレス電極を有する背面基板とが対向しており、前記複数のＸ電極−Ｙ電極対と前記複数のアドレス電極との交差するそれぞれの位置に設けられ、前記Ｘ電極−Ｙ電極対および前記アドレス電極に電圧が供給されて放電する複数の表示放電セルと、
前記複数のＸ電極、前記複数のＹ電極、および前記複数のアドレス電極のそれぞれに前記複数の表示放電セルでのリセット放電、アドレス放電、維持放電を発生させるための電圧を供給する機能を有する駆動回路とを備え、
前記複数のＸ電極−Ｙ電極対の配置がＸＹＹＸ配置であり、
前記ＸＹＹＸ配置により互いに前記Ｙ電極が隣接する第１表示放電セルと第２表示放電セルとの間に、前記第１表示放電セルおよび前記第２表示放電セルが共用するプライミング放電セルを有し、
前記駆動回路が、前記第１表示放電セルに対して順に前記リセット放電、前記アドレス放電を発生させた後、前記第２表示放電セルに対して順に前記リセット放電、前記アドレス放電を発生させ、その後、前記第１表示放電セルおよび前記第２表示放電セルに対して前記維持放電を発生させることを特徴とするプラズマディスプレイ装置。 A front substrate having a plurality of X electrode-Y electrode pairs each extending in the row direction in parallel to the column direction, and a plurality of address electrodes each extending in the column direction in parallel to the row direction. A back substrate is opposed to each other, and is provided at each position where the plurality of X electrode-Y electrode pairs and the plurality of address electrodes intersect, and voltage is supplied to the X electrode-Y electrode pair and the address electrodes. A plurality of display discharge cells to be discharged,
Driving having a function of supplying voltages for generating reset discharge, address discharge, and sustain discharge in the plurality of display discharge cells to each of the plurality of X electrodes, the plurality of Y electrodes, and the plurality of address electrodes. With circuit,
The arrangement of the plurality of X electrode-Y electrode pairs is an XYYX arrangement,
A priming discharge cell shared by the first display discharge cell and the second display discharge cell between the first display discharge cell and the second display discharge cell in which the Y electrodes are adjacent to each other by the XYYX arrangement;
The drive circuit sequentially generates the reset discharge and the address discharge for the first display discharge cell, and then sequentially generates the reset discharge and the address discharge for the second display discharge cell. The plasma display apparatus generates the sustain discharge for the first display discharge cell and the second display discharge cell.

前記プライミング放電セルでは、前記第１表示放電セルおよび前記第２表示放電セルで共用する前記アドレス電極と、前記第１表示放電セルの前記Ｙ電極または前記第２表示放電セルの前記Ｙ電極との間で放電が発生することを特徴とする請求項５に記載のプラズマディスプレイ装置。 In the priming discharge cell, the address electrode shared by the first display discharge cell and the second display discharge cell, and the Y electrode of the first display discharge cell or the Y electrode of the second display discharge cell The plasma display apparatus according to claim 5, wherein a discharge occurs between the two.

前記表示放電セルは、前記前面基板とそれに対向する前記背面基板との間であって前記背面基板に設けられたボックス型の隔壁によって囲まれた放電空間と、前記放電空間を充填する放電ガスと、前記放電空間に接するように前記背面基板に設けられた蛍光体層とを有しており、
前記ボックス型の隔壁は、前記列方向に延在する縦隔壁および前記行方向に延在する横隔壁から構成されており、
前記前面基板と前記横隔壁との間に隙間があることを特徴とする請求項５記載のプラズマディスプレイ装置。 The display discharge cell includes a discharge space between the front substrate and the back substrate opposite thereto surrounded by box-shaped barrier ribs provided on the back substrate, and a discharge gas filling the discharge space. And a phosphor layer provided on the back substrate so as to be in contact with the discharge space,
The box-type partition wall is composed of a vertical partition wall extending in the column direction and a horizontal partition wall extending in the row direction,
6. The plasma display device according to claim 5, wherein there is a gap between the front substrate and the horizontal barrier rib.

前記第１表示放電セルと前記プライミング放電セルとは、前記第１表示放電セルの前記横隔壁によって区画されており、
前記第２表示放電セルと前記プライミング放電セルとは、前記第２表示放電セルの前記横隔壁によって区画されていることを特徴とする請求項７記載のプラズマディスプレイ装置。 The first display discharge cell and the priming discharge cell are partitioned by the horizontal barrier rib of the first display discharge cell,
8. The plasma display apparatus according to claim 7, wherein the second display discharge cell and the priming discharge cell are partitioned by the horizontal barrier rib of the second display discharge cell.