JP2010021291A - Spin fet - Google Patents
Spin fet Download PDFInfo
- Publication number
- JP2010021291A JP2010021291A JP2008179530A JP2008179530A JP2010021291A JP 2010021291 A JP2010021291 A JP 2010021291A JP 2008179530 A JP2008179530 A JP 2008179530A JP 2008179530 A JP2008179530 A JP 2008179530A JP 2010021291 A JP2010021291 A JP 2010021291A
- Authority
- JP
- Japan
- Prior art keywords
- band
- mgo
- electrons
- semiconductor substrate
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
Description
本発明は、スピンＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に関し、特に、磁気センサー、不揮発性メモリー及び再構成可能な論理回路に適用可能なスピンＦＥＴに関する。 The present invention relates to a spin FET (Field Effect Transistor), and more particularly to a spin FET applicable to a magnetic sensor, a nonvolatile memory, and a reconfigurable logic circuit.
大規模集積回路（ＶＬＳＩ）を構成するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタは過去３０年以上にわたって微細化され、近年のＣＭＯＳゲート長は量産レベルで４０ｎｍを下回る。微細化の進行によって、２０２０年頃にはゲート長は１０ｎｍとなり、ここでＣＭＯＳトランジスタの微細化は限界に達するといわれている。このような状況で、ＣＭＯＳとは原理が異なる、いわゆる「Ｂｅｙｏｎｄ ＣＭＯＳ」と称されるデバイスの探索が活発化してきている。例えば、カーボンナノチューブＦＥＴがその代表格である。 CMOS (Complementary Metal Oxide Semiconductor) transistors constituting a large scale integrated circuit (VLSI) have been miniaturized over the past 30 years, and the CMOS gate length in recent years is less than 40 nm at the mass production level. As the miniaturization progresses, the gate length becomes 10 nm around 2020, and it is said that the miniaturization of the CMOS transistor reaches its limit. Under such circumstances, a search for a device called “Beyond CMOS”, which has a principle different from that of CMOS, has been activated. For example, carbon nanotube FET is a typical example.
スピントランジスタも「Ｂｅｙｏｎｄ ＣＭＯＳ」デバイスの候補であり、活発な研究が行われている。その中でも東京大学の菅原氏及び田中氏が提案したスピンＭＯＳＦＥＴは有望であり、これは特許文献１に開示されている。このスピンＭＯＳＦＥＴでは、ソース電極及びドレイン電極の材料として、ハーフメタルからなる磁性体を用いており、これらのハーフメタルの磁化の向きによって、ドレイン電流のゲート電圧（ＶＧＳ）に対する特性が変化している。 Spin transistors are also candidates for “Beyond CMOS” devices and are being actively researched. Among them, the spin MOSFET proposed by Mr. Sugawara and Mr. Tanaka of the University of Tokyo is promising and is disclosed in Patent Document 1. In this spin MOSFET, a magnetic material made of a half metal is used as the material of the source electrode and the drain electrode, and the characteristics of the drain current with respect to the gate voltage (V GS ) change depending on the magnetization direction of the half metal. Yes.
図１５は、特許文献１に記載のスピンＭＯＳＦＥＴの基本構造を示す図である。 FIG. 15 is a diagram showing a basic structure of the spin MOSFET described in Patent Document 1. In FIG.
半導体基板１には、磁性体からなるソース電極５とドレイン電極７が設けられており、これらの間のチャネルは、ゲート電極３に印加される電圧によって制御することができる。ゲート電極３と半導体基板１との間には酸化物からなる絶縁層２が介在しており、金属／酸化物／半導体構造が構成されている。 The semiconductor substrate 1 is provided with a source electrode 5 and a drain electrode 7 made of a magnetic material, and a channel between them can be controlled by a voltage applied to the gate electrode 3. An insulating layer 2 made of an oxide is interposed between the gate electrode 3 and the semiconductor substrate 1 to constitute a metal / oxide / semiconductor structure.
図１６は、図１５のスピンＭＯＳＦＥＴにおけるソース電極５とドレイン電極７との間のバイアス電圧（ＶＤＳ）と、ドレイン電流ＩＤとの関係を示すグラフである。 FIG. 16 is a graph showing the relationship between the bias voltage (V DS ) between the source electrode 5 and the drain electrode 7 and the drain current ID in the spin MOSFET of FIG.
ドレイン電流ＩＤ Ｐは、ソース電極５とドレイン電極７の磁化の向きが平行である場合のドレイン電流を示し（実線）、ＩＤ ＡＰは、これらの磁化の向きが反平行である場合のドレイン電流を示している（点線）。ゲート絶縁層２の厚さは３ｎｍであり、このグラフでは、ゲート／ソース間電圧ＶＧＳを変化させた場合の、ドレイン電流ＩＤ Ｐ、ＩＤ ＡＰが示されている。 The drain current I D P indicates the drain current when the magnetization directions of the source electrode 5 and the drain electrode 7 are parallel (solid line), and I D AP indicates the drain current when the magnetization directions are anti-parallel. Current is shown (dotted line). The thickness of the gate insulating layer 2 is 3 nm, and in this graph, drain currents I D P and I D AP when the gate / source voltage V GS is changed are shown.
スピンＭＯＳＦＥＴでは、磁性体からなるソース電極５とドレイン電極７の相対的な磁化の向きによって、ドレイン電流ＩＤを制御している。すなわち、磁気抵抗効果により、これらの磁化の向きが平行の場合にはドレイン電流ＩＤは大きくなり、磁化の向きが反平行の場合にはドレイン電流ＩＤは小さくなる。 In the spin MOSFET, the drain current ID is controlled by the relative magnetization directions of the source electrode 5 and the drain electrode 7 made of a magnetic material. That is, due to the magnetoresistive effect, the drain current ID increases when these magnetization directions are parallel, and the drain current ID decreases when the magnetization directions are antiparallel.
スピンＭＯＳＦＥＴでは、ドレイン電流を大きく変化させることができる方が好ましい。すなわち、ソース電極５及びドレイン電極７に使われる磁性体の分極率が大きいほど、ドレイン電流の変化を大きくすることができる。特に、特許文献１では、これらの電極に、分極率が１００％であるハーフメタルを用いることが提唱されている。ソース電極５及びドレイン電極７に、ハーフメタルを用いた場合、磁化の向きが反平行の場合には、ドレイン電流は全く流れないため、磁場による完全なスイッチングが可能となる。スピンＭＯＳＦＥＴを論理素子として用いる場合は、図１６の電流／電圧特性に示されるように、磁化の向きが反平行である状態における電流立ち上がり領域を利用する。そのためには、スピンＭＯＳＦＥＴのチャネルにおいてバリスティック伝導（電極間の途中でエネルギーが緩和されない伝導）が期待される。なお、図１６の閾値に相当するダウンスピンのΔ１バンドとフェルミレベルの差は０．３ｅＶである。 In the spin MOSFET, it is preferable that the drain current can be changed greatly. That is, as the polarizability of the magnetic material used for the source electrode 5 and the drain electrode 7 increases, the change in the drain current can be increased. In particular, Patent Document 1 proposes to use a half metal having a polarizability of 100% for these electrodes. When half metal is used for the source electrode 5 and the drain electrode 7, when the magnetization direction is antiparallel, the drain current does not flow at all, so that complete switching by a magnetic field is possible. When a spin MOSFET is used as a logic element, a current rising region in a state where the magnetization directions are antiparallel is used as shown in the current / voltage characteristics of FIG. For this purpose, ballistic conduction (conduction in which energy is not relaxed between the electrodes) is expected in the channel of the spin MOSFET. The difference between the downspin Δ1 band corresponding to the threshold value in FIG. 16 and the Fermi level is 0.3 eV.
スピンＭＯＳＦＥＴにおいては、正のゲート電圧をゲート電極３に印加すると、エネルギーバンドが下向きに凹むように曲がり、ソース電極５と半導体基板１との界面の障壁厚みが薄くなり、電子のトンネル確率が高くなる。半導体基板１内に注入された電子をバリスティック伝導させるため、チャネル長はバリスティック伝導が維持される長さ以下に設定される。これは、チャネル通過中に電子が運動エネルギーを失うと、閾値電圧以上の電圧を印加しても、磁化反平行状態では、電流が流れなくなるからである。 In the spin MOSFET, when a positive gate voltage is applied to the gate electrode 3, the energy band is bent so as to be recessed downward, the barrier thickness at the interface between the source electrode 5 and the semiconductor substrate 1 is reduced, and the electron tunneling probability is high. Become. In order to cause the electrons injected into the semiconductor substrate 1 to be ballistically conducted, the channel length is set to be equal to or shorter than the length at which the ballistic conduction is maintained. This is because when electrons lose kinetic energy while passing through the channel, current does not flow in the magnetization antiparallel state even when a voltage higher than the threshold voltage is applied.
また、非特許文献１では、ハーフメタルを用いた場合のスピンＭＯＳＦＥＴの電流／電圧特性が計算されている。また、非特許文献２では、磁性体と半導体との間にアルミナ層を介在させる技術が開示されている。また、金属／絶縁体／金属構造におけるトンネル効果の理論的な解析は、非特許文献３に記載され、このような各種材料のエネルギーバンド図は、非特許文献４、非特許文献５及び非特許文献６に記載されている。 In Non-Patent Document 1, the current / voltage characteristics of a spin MOSFET when a half metal is used are calculated. Non-Patent Document 2 discloses a technique in which an alumina layer is interposed between a magnetic material and a semiconductor. Further, the theoretical analysis of the tunnel effect in the metal / insulator / metal structure is described in Non-Patent Document 3, and the energy band diagrams of such various materials are described in Non-Patent Document 4, Non-Patent Document 5, and Non-Patent Document. Reference 6 describes.
しかしながら、上述のように、スピンＦＥＴの電極にはハーフメタルを採用することが好ましいと考えられているが、現在のところ室温で機能するハーフメタルは得られていない。本発明は、従来の材料を用いてハーフメタルと同じ機能を室温で実現するスピンＦＥＴを提供することを目的とする。 However, as described above, it is considered preferable to employ a half metal for the electrode of the spin FET, but at present, a half metal that functions at room temperature has not been obtained. An object of this invention is to provide the spin FET which implement | achieves the same function as a half metal at room temperature using the conventional material.
上述の課題を解決するため、本発明に係るスピンＦＥＴは、半導体基板と、半導体基板上に第１トンネル障壁層を介して設けられたソース電極と、半導体基板上に第２トンネル障壁層を介して設けられたドレイン電極と、半導体基板におけるソース電極とドレイン電極との間のチャネルを制御するゲート電極とを備えたスピンＦＥＴであって、半導体基板の材料はＳｉであり、半導体基板の第１及び第２トンネル障壁層との界面の面は（１００）面であり、第１及び第２トンネル障壁層の材料は共にＭｇＯであり、第１及び第２トンネル障壁層の半導体基板との界面の面はそれぞれ（１００）面であり、ソース電極及びドレイン電極の材料はそれぞれＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）であり、ソース電極及びドレイン電極の第１及び第２トンネル障壁層との界面の面はそれぞれ（１００）面であることを特徴とする。 In order to solve the above problems, a spin FET according to the present invention includes a semiconductor substrate, a source electrode provided on the semiconductor substrate via a first tunnel barrier layer, and a second tunnel barrier layer on the semiconductor substrate. And a gate electrode for controlling a channel between the source electrode and the drain electrode in the semiconductor substrate, wherein the material of the semiconductor substrate is Si, and the first of the semiconductor substrate The surface of the interface between the first and second tunnel barrier layers is a (100) plane, the material of the first and second tunnel barrier layers is MgO, and the interface between the first and second tunnel barrier layers with the semiconductor substrate is Each of the planes is a (100) plane, and the material of the source electrode and the drain electrode is Co X Fe 1-X (0 ≦ X ≦ 1). Each of the surfaces of the interface with the tunnel barrier layer is a (100) plane.
本発明のスピンＦＥＴによれば、磁性体からなるソース電極及びドレイン電極の磁化の向きを平行とした場合、或いは、反平行とした場合において、室温においても、それぞれＦＥＴの電流／電圧特性を呈することができる。 According to the spin FET of the present invention, when the magnetization directions of the source electrode and the drain electrode made of a magnetic material are parallel or antiparallel, the current / voltage characteristics of the FET are exhibited even at room temperature. be able to.
また、上述のＦＥＴのチャネルの長さは、５０ｎｍ以下であることが好ましい。この場合、チャネルを伝播するキャリアがバリスティック伝導を行うため、すなわち、スピンを保持したキャリアのエネルギーが減衰する前に、ドレイン電極に到達することができるため、このキャリアの大部分がドレイン電極内に流れ込むことが可能となる。 Further, the channel length of the above-mentioned FET is preferably 50 nm or less. In this case, since carriers propagating through the channel perform ballistic conduction, that is, before the energy of the carriers holding the spin attenuates, the carriers can reach the drain electrode, so that most of the carriers are in the drain electrode. It becomes possible to flow into.
また、半導体基板の材料を、Ｓｉに代えて、Ｇｅ、ＧａＡｓ又はＧａＰとしても、これらのエネルギーバンド構造は類似しているため、上述の作用を奏する。 Further, even if the material of the semiconductor substrate is Ge, GaAs or GaP instead of Si, these energy band structures are similar, so that the above-described action is achieved.
本発明のスピンＦＥＴは、ハーフメタルを用いることなく室温で動作することができる。 The spin FET of the present invention can operate at room temperature without using half metal.
以下、実施の形態に係るスピンＦＥＴについて、添付の図面に基づいて説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, a spin FET according to an embodiment will be described with reference to the accompanying drawings. In addition, the same code | symbol shall be used for the same element and the overlapping description is abbreviate | omitted.
図１は、実施形態に係るスピンＦＥＴ１０の縦断面構成を示す図である。 FIG. 1 is a diagram illustrating a longitudinal sectional configuration of a spin FET 10 according to the embodiment.
このスピンＦＥＴ１０は、ソース電極及びドレイン電極が半導体基板とショットキ接触を成しているタイプのＭＯＳＦＥＴにおいて、そのソース電極及びドレイン電極を強磁性体に置き換え、更に、半導体との間に絶縁性のトンネル障壁層を介在させたものである。 The spin FET 10 is a MOSFET of a type in which a source electrode and a drain electrode are in Schottky contact with a semiconductor substrate. The source electrode and the drain electrode are replaced with a ferromagnetic material, and an insulating tunnel is formed between the semiconductor. A barrier layer is interposed.
すなわち、スピンＦＥＴ１０は、半導体基板１と、半導体基板１上に第１トンネル障壁層４を介して設けられたソース電極５と、半導体基板１上に第２トンネル障壁層６を介して設けられたドレイン電極７と、半導体基板１におけるソース電極５とドレイン電極７との間のチャネルＣＨを制御するゲート電極３とを備えている。このスピンＦＥＴ１０は、スピンＭＯＳＦＥＴであり、半導体基板１上には酸化膜からなるゲート絶縁層２が設けられ、ゲート絶縁層２上にはゲート電極３が設けられ、これらは金属／酸化物／半導体からなるＭＯＳ構造を構成している。 That is, the spin FET 10 is provided on the semiconductor substrate 1, the source electrode 5 provided on the semiconductor substrate 1 via the first tunnel barrier layer 4, and the second tunnel barrier layer 6 on the semiconductor substrate 1. A drain electrode 7 and a gate electrode 3 for controlling a channel CH between the source electrode 5 and the drain electrode 7 in the semiconductor substrate 1 are provided. This spin FET 10 is a spin MOSFET, and a gate insulating layer 2 made of an oxide film is provided on a semiconductor substrate 1, and a gate electrode 3 is provided on the gate insulating layer 2, and these are metal / oxide / semiconductor. The MOS structure which consists of is comprised.
各構成要素の材料と、要素間の界面の結晶面は、以下の通りである。
・半導体基板１の材料：Ｓｉ
・半導体基板１の第１及び第２トンネル障壁層４，６との界面の面：（１００）面
・第１トンネル障壁層４の材料：ＭｇＯ
・第１トンネル障壁層４の半導体基板１との界面の面：（１００）面
・第２トンネル障壁層６の材料：ＭｇＯ
・第２トンネル障壁層６の半導体基板１との界面の面：（１００）面
・ソース電極５の材料：ＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）
・ソース電極５の第１トンネル障壁層４との界面の面：（１００）面
・ドレイン電極７の材料：ＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）
・ドレイン電極７の第２トンネル障壁層６との界面の面：（１００）面
The material of each constituent element and the crystal plane of the interface between the elements are as follows.
-Material of the semiconductor substrate 1: Si
-Interface surface of the semiconductor substrate 1 with the first and second tunnel barrier layers 4, 6: (100) plane-Material of the first tunnel barrier layer 4: MgO
The surface of the interface between the first tunnel barrier layer 4 and the semiconductor substrate 1: (100) surface The material of the second tunnel barrier layer 6 is MgO
The surface of the interface between the second tunnel barrier layer 6 and the semiconductor substrate 1: (100) surface The material of the source electrode 5: Co X Fe 1-X (0 ≦ X ≦ 1)
- the interface surface between the first tunnel barrier layer 4 of the source electrode 5: (100) plane, the drain electrode 7 of the material: Co X Fe 1-X ( 0 ≦ X ≦ 1)
-Face of interface of drain electrode 7 with second tunnel barrier layer 6: (100) face
このスピンＦＥＴ１０では、ソース電極５の磁化の向きＭＳと、ドレイン電極７の磁化の向きＭＤを平行とすることができる。また、磁化の向きＭＳと磁化の向きＭＤを反平行とすることもできる。ソース電極５の磁化の向きＭＳは固定されており、ドレイン電極７の磁化の向きＭＤは外部から制御することができる。すなわち、外部磁場をドレイン電極７に与える又はドレイン電極７内に閾値を超える量のスピンを注入することで、ドレイン電極７内の磁化の向きＭＤは、外部磁場又はスピン注入磁化反転作用に応じて変更され、ソース側の磁化に向きＭＳに対する相対的な向きが変わる。 In the spin FET 10, the magnetization direction MS of the source electrode 5 and the magnetization direction MD of the drain electrode 7 can be made parallel. Also, the magnetization direction MS and the magnetization direction MD can be made antiparallel. The magnetization direction MS of the source electrode 5 is fixed, and the magnetization direction MD of the drain electrode 7 can be controlled from the outside. That is, by applying an external magnetic field to the drain electrode 7 or injecting spin in an amount exceeding the threshold value into the drain electrode 7, the magnetization direction MD in the drain electrode 7 depends on the external magnetic field or the spin injection magnetization reversal action. As a result, the relative direction to the direction MS changes to the magnetization on the source side.
ソース電極５から注入された電子（キャリア）のうち、スピンの向きが磁化の向きＭＳと一致しているもの（例：アップスピン）が、絶縁体からなるトンネル障壁層４を通過し、半導体基板１内に注入される。半導体基板１内に注入された電子は、半導体基板１内の電界にしたがってドレイン電極７方向に移動する。このアップスピンを有する電子は、ゲート電圧ＶＧＳが所定値以上であって、磁化の向きＭＳとＭＤが平行の場合には、比較的高い確率で第２トンネル障壁層６を通過し、ドレイン電極７内に到達する。一方、ゲート電圧ＶＧＳが所定値以上であって、磁化の向きＭＳとＭＤが反平行の場合には、ソース／ドレイン間電圧ＶＤＳが閾値を越えるまでは、この電子は、第２トンネル障壁層６を通過して、ドレイン電極７内に到達しないが、ＶＤＳが閾値を超えると、第２トンネル障壁層６を通過して、ドレイン電極７内に到達する。このように、本実施形態のスピンＦＥＴ１０によれば、室温においても、ＦＥＴの電流／電圧特性を呈することができる。 Among the electrons (carriers) injected from the source electrode 5, those whose spin direction coincides with the magnetization direction MS (for example, upspin) pass through the tunnel barrier layer 4 made of an insulator, and the semiconductor substrate. 1 is injected. The electrons injected into the semiconductor substrate 1 move in the direction of the drain electrode 7 according to the electric field in the semiconductor substrate 1. When the gate voltage V GS is equal to or higher than a predetermined value and the magnetization directions MS and MD are parallel, the electrons having the up spin pass through the second tunnel barrier layer 6 with a relatively high probability, and the drain electrode Reach within 7. On the other hand, when the gate voltage V GS is equal to or greater than the predetermined value and the magnetization directions MS and MD are antiparallel, the electrons are not allowed to pass through the second tunnel barrier until the source / drain voltage V DS exceeds the threshold value. Although it passes through the layer 6 and does not reach the drain electrode 7, when V DS exceeds the threshold value, it passes through the second tunnel barrier layer 6 and reaches the drain electrode 7. Thus, according to the spin FET 10 of this embodiment, the current / voltage characteristics of the FET can be exhibited even at room temperature.
上述の材料からなるスピンＦＥＴ１０は、熱安定性に優れ、室温動作が可能である。また、ＭｇＯの存在により、金属とＳｉが直接接触していないため、これらの界面でのスピンフリップ散乱などの動的な励起が起こりにくく、スピンＦＥＴ１０は、大きなバイアス電圧でも動作することができる。 The spin FET 10 made of the above-described material has excellent thermal stability and can be operated at room temperature. Further, since the metal and Si are not in direct contact due to the presence of MgO, dynamic excitation such as spin flip scattering at these interfaces hardly occurs, and the spin FET 10 can operate even with a large bias voltage.
また、上述のＦＥＴのチャネルＣＨの長さは、５０ｎｍ以下であることが好ましい。この場合、チャネルを伝播する電子がバリスティック伝導を行うため、すなわち、スピンを保持した電子のエネルギーが減衰する前に、ドレイン電極７に到達することができるため、電子の大部分がドレイン電極７内に流れ込むことが可能となる。 The length of the channel CH of the above-described FET is preferably 50 nm or less. In this case, since electrons propagating through the channel perform ballistic conduction, that is, before the energy of the electrons holding the spin is attenuated, the electrons can reach the drain electrode 7, so that most of the electrons are drain electrode 7. It becomes possible to flow in.
図２は、ソース電極５とドレイン電極７におけるエネルギーバンド図である。 FIG. 2 is an energy band diagram of the source electrode 5 and the drain electrode 7.
図２（ａ）では、これらの電極の磁化の向きが平行の場合のスピン伝導状態について示し、図２（ｂ）では、これらの電極の磁化の向きが反平行の場合のスピン伝導状態について示している。それぞれの図において、左側はソース電極５のエネルギーバンド、右側はドレイン電極７のエネルギーバンドを示している。ソース電極５とドレイン電極７との間には、ＶＤＳ＝（μ１−μ２）／ｅの電圧が印加されている。なお、μ１、μ２は、電圧印加前後の場合のフェルミ準位、ｅは電子の電荷量を示している。 FIG. 2A shows the spin conduction state when the magnetization directions of these electrodes are parallel, and FIG. 2B shows the spin conduction state when the magnetization directions of these electrodes are antiparallel. ing. In each figure, the left side shows the energy band of the source electrode 5, and the right side shows the energy band of the drain electrode 7. A voltage of V DS = (μ1−μ2) / e is applied between the source electrode 5 and the drain electrode 7. Note that μ1 and μ2 are Fermi levels before and after voltage application, and e is the charge amount of electrons.
ソース電極５及びドレイン電極７の磁化の向きが平行の場合（図２（ａ））、同図の左側に位置するソース電極５内において斜線で示される多数スピンの電子が、右側に位置するドレイン電極７内の多数スピンが入ることができる空のバンド内に流れ込む。なお、塗りつぶされている箇所は、電子で満たされている。 When the magnetization directions of the source electrode 5 and the drain electrode 7 are parallel (FIG. 2 (a)), the electrons of many spins indicated by diagonal lines in the source electrode 5 located on the left side of FIG. It flows into an empty band in the electrode 7 where many spins can enter. Note that the filled area is filled with electrons.
一方、ソース電極５とドレイン電極７の磁化の向きが反平行の場合（図２（ｂ））、同図の左側に位置するソース電極５内において斜線で示される多数スピンの電子が、右側に位置するドレイン電極７内における少数スピンの空のバンド内に移動する。反平行状態の場合、μ１−（μ２＋φＨＭ）＞０の場合、斜線部の面積が有限になって電子伝導が生じる。すなわち、電気伝導は、ソース−ドレイン間電圧ＶＳＤが、所定のポテンシャルφＨＭ以上のときに生じる。なお、φＨＭは少数スピン伝導バンドの下端と、フェルミ準位のエネルギー差で定義される。同図に示される電子の伝導は、バリスティック伝導を仮定している。 On the other hand, when the magnetization directions of the source electrode 5 and the drain electrode 7 are antiparallel (FIG. 2 (b)), the electrons of many spins indicated by diagonal lines in the source electrode 5 located on the left side of FIG. It moves into an empty band of minority spins in the drain electrode 7 located. For anti-parallel state, if the μ1- (μ2 + φ HM)> 0, the area of the shaded portion is the electronic conduction occurs becomes finite. That is, electric conduction occurs when the source-drain voltage V SD is equal to or higher than a predetermined potential φ HM . Φ HM is defined by the energy difference between the lower end of the minority spin conduction band and the Fermi level. The conduction of electrons shown in the figure assumes ballistic conduction.
なお、エネルギーの一部が緩和する準バリスティック領域では、φＨＭより大きな電圧が必要となり、立ち上がりも鈍くなって実用上は好ましくない。エネルギーが完全に緩和し、熱平衡となっている拡散領域では、いくら電圧をかけてもドレイン電流は流れない。なお、Ｓｉのチャネル長を５０ｎｍ以下と十分短くすると、バリスティック伝導が可能となるため、これらの問題は解決される。このようにＳｉチャネル伝導は、充分ゲート長を短くすることで、透過スピンのコヒーレント性を維持することができる。 In the quasi-ballistic region where a part of energy is relaxed, a voltage larger than φ HM is required, and the rise is slowed, which is not preferable for practical use. In the diffusion region where the energy is completely relaxed and in thermal equilibrium, no drain current flows no matter how much voltage is applied. Note that if the channel length of Si is sufficiently shortened to 50 nm or less, ballistic conduction becomes possible, and these problems are solved. Thus, the Si channel conduction can maintain the coherence of the transmitted spin by sufficiently shortening the gate length.
ここで、ソース電極５から電子が半導体基板１内に注入され、半導体基板１内を伝播した電子がドレイン電極７内に侵入するかどうかが問題となる。すなわち、上述のように、ソース電極５と半導体基板１との間には、ＭｇＯからなる第１トンネル障壁層４が介在しており、半導体基板１とドレイン電極７との間にも、ＭｇＯからなる第２トンネル障壁層６が介在している。 Here, whether electrons are injected from the source electrode 5 into the semiconductor substrate 1 and propagated in the semiconductor substrate 1 enters the drain electrode 7 becomes a problem. That is, as described above, the first tunnel barrier layer 4 made of MgO is interposed between the source electrode 5 and the semiconductor substrate 1, and the MgO is also formed between the semiconductor substrate 1 and the drain electrode 7. The second tunnel barrier layer 6 is interposed.
図３は、波動関数ΨＩ、ΨＩＩ、ΨＩＩＩが成立する媒質内を電子が通過する概念を示す図である。波動関数ΨＩＩを与える媒質はトンネル障壁層であり、図中の点線で囲まれた界面を電子が透過できるかどうかが問題となる。 FIG. 3 is a diagram illustrating the concept of electrons passing through a medium in which wave functions ψI, ψII, and ψIII are established. The medium that gives the wave function ψII is a tunnel barrier layer, and it becomes a problem whether electrons can pass through the interface surrounded by the dotted line in the figure.
具体的には、電子注入に関して、ソース電極５内の電子の波動関数をΨ５（ΨＩ）、第１トンネル障壁層４内の電子の波動関数をΨ４（ΨＩＩ）、半導体基板１内の電子の波動関数をΨ１（ΨＩＩＩ）とする。電子の取り出しに関しては、半導体基板１内の電子の波動関数をΨ１（ΨＩ）とし、第２トンネル障壁層６内の電子の波動関数をΨ６（ΨＩＩ）とし、ドレイン電極７内の電子の波動関数をΨ６（ΨＩＩＩ）とする。これらの波動関数Ψ５、Ψ４、Ψ１、Ψ６、Ψ７には、それぞれの結晶状態に応じて、Ｓ波成分やＰ波成分が含まれている。 Specifically, regarding electron injection, the wave function of electrons in the source electrode 5 is Ψ5 (ΨI), the wave function of electrons in the first tunnel barrier layer 4 is Ψ4 (ΨII), and the wave of electrons in the semiconductor substrate 1 is Let the function be ψ1 (ψIII). Regarding the extraction of electrons, the wave function of electrons in the semiconductor substrate 1 is ψ1 (ΨI), the wave function of electrons in the second tunnel barrier layer 6 is ψ6 (ψII), and the wave function of electrons in the drain electrode 7 is Is ψ6 (ψIII). These wave functions Ψ5, Ψ4, Ψ1, Ψ6, and Ψ7 include an S wave component and a P wave component according to their crystal states.
波動関数Ψ５とΨ４の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ５とΨ４が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子はソース電極５から第１トンネル障壁層４内に侵入する。同様に、波動関数Ψ４とΨ１の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ４とΨ１が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子は第１トンネル障壁層４から半導体基板１内に侵入する。 When the overlap integral of the wave functions Ψ5 and Ψ4 is not zero, that is, when both the wave functions Ψ5 and Ψ4 have a common component, for example, both have an S wave component, the continuity of the wave function is maintained, and the electron Enters the first tunnel barrier layer 4 from the source electrode 5. Similarly, when the overlap integral of the wave functions Ψ4 and Ψ1 is not zero, that is, when these wave functions Ψ4 and Ψ1 both have a common component, for example, both have an S wave component, the continuity of the wave function is maintained. Then, the electrons enter the semiconductor substrate 1 from the first tunnel barrier layer 4.
また、波動関数Ψ１とΨ６の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ１とΨ６が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子は半導体基板１から第２トンネル障壁層６内に侵入する。波動関数Ψ６とΨ７の重なり積分がゼロでない場合、すなわち、これらの波動関数Ψ６とΨ７が共に共通の成分、例えば共にＳ波成分を有している場合、波動関数の連続性が保持され、電子は第２トンネル障壁層６からドレイン電極７内に侵入する。 When the overlap integral of the wave functions Ψ1 and Ψ6 is not zero, that is, when these wave functions Ψ1 and Ψ6 both have a common component, for example, both have an S wave component, the continuity of the wave function is maintained. Electrons enter the second tunnel barrier layer 6 from the semiconductor substrate 1. When the overlap integral of the wave functions Ψ 6 and Ψ 7 is not zero, that is, when both of the wave functions Ψ 6 and Ψ 7 have a common component, for example, both have an S wave component, the continuity of the wave function is maintained and the electrons Enters from the second tunnel barrier layer 6 into the drain electrode 7.
上記とは逆に、いずれかのトンネル障壁界面の前後において、電子の波動関数の対称性が保持できるエネルギーバンドが存在しない場合は、波動関数の重なり積分がゼロとなり、この界面を電子が透過することができない。 Contrary to the above, if there is no energy band that can maintain the symmetry of the electron wave function before and after any of the tunnel barrier interfaces, the wave function overlap integral becomes zero, and electrons pass through this interface. I can't.
このように、界面透過前後のトンネル電子の波動関数が重なる場合、電子が選択的に透過する。すなわち、トンネル電子の波動関数を空間群の基底で表した場合、同じ表現に属するものだけが界面を透過する（選択則）。この選択則を許容する場合、面内における波動関数の振動の少ない成分（Ｓ波）が、圧倒的に透過率が高くなる。この選択則は、光学遷移などの選択則と同じ考え方である。選択則が許容されるとき、最も大きな透過率を有するのは、界面の面内で波動関数の空間変化が少ない（軌道角運動量としてはＳ波）成分であり、それが全体の電流の大部分を支配することになる。なお、ＭｇＯからなるトンネル障壁層と半導体基板との間には、ショットキ障壁のような界面障壁が介在しているが、この界面障壁における波動関数は、半導体基板の波動関数として扱うことができる。 Thus, when the wave functions of tunnel electrons before and after the interface transmission overlap, the electrons are selectively transmitted. That is, when the wave function of a tunnel electron is expressed by the basis of a space group, only those belonging to the same expression are transmitted through the interface (selection rule). When this selection rule is allowed, the component (S wave) with less vibration of the wave function in the plane has an extremely high transmittance. This selection rule is the same concept as the selection rule such as optical transition. When the selection rule is allowed, the component having the highest transmittance is the component with little spatial variation of the wave function in the plane of the interface (S wave as orbital angular momentum), which is the majority of the total current. Will dominate. An interface barrier such as a Schottky barrier is interposed between the tunnel barrier layer made of MgO and the semiconductor substrate, and the wave function at this interface barrier can be treated as the wave function of the semiconductor substrate.
図４は、上記実施形態で得られたスピンＭＯＳＦＥＴの電流／電圧特性を示すグラフである。 FIG. 4 is a graph showing the current / voltage characteristics of the spin MOSFET obtained in the above embodiment.
磁化の向きＭＳとＭＤが平行である場合（実線）、バイアス電圧ＶＤＳ（Ｖ）を上昇させるに伴って、ドレイン電流ＩＤ（μＡ／μｍ）が急速に立ち上がり、ドレイン電流ＩＤの飽和値はゲート電圧ＶＧＳの大きさに依存する。磁化の向きＭＳとＭＤが反平行である場合（点線）、バイアス電圧ＶＤＳ（Ｖ）が閾値電圧を越えると、その上昇させるに伴って、ドレイン電流ＩＤが急速に立ち上がり、ドレイン電流ＩＤの飽和値はゲート電圧ＶＧＳの大きさに依存する。なお、ソース電極及びドレイン電極に含まれるコバルトの組成比Ｘを調整することにより、反平行で動作された場合の閾値電圧を変えることができる。このように、本実施形態に係るスピンＦＥＴでは、ハーフメタルを用いることなく、磁化の向きが平行な場合においては、バイアス電圧の上昇に伴って急速にドレイン電流が増加し、しかる後、飽和するＦＥＴの特性を示し、磁化の向きが反平行の場合においては、特定の閾値を超えると急速にドレイン電流が増加し、しかる後、飽和するＦＥＴの特性を示すことが見出された。 When the magnetization directions MS and MD are parallel (solid line), as the bias voltage V DS (V) is increased, the drain current ID (μA / μm) rises rapidly, and the saturation value of the drain current ID Depends on the magnitude of the gate voltage V GS . When the magnetization directions MS and MD are antiparallel (dotted line), when the bias voltage V DS (V) exceeds the threshold voltage, the drain current ID rapidly rises as the bias voltage V DS (V) increases, and the drain current I D The saturation value of depends on the magnitude of the gate voltage V GS . Note that the threshold voltage when operated in antiparallel can be changed by adjusting the composition ratio X of cobalt contained in the source electrode and the drain electrode. As described above, in the spin FET according to the present embodiment, when the magnetization directions are parallel without using a half metal, the drain current rapidly increases as the bias voltage increases, and then saturates. In the case where the characteristics of the FET are shown and the magnetization direction is antiparallel, it has been found that when a specific threshold value is exceeded, the drain current rapidly increases and then the characteristics of the FET that saturates are exhibited.
なお、この構造のスピンＦＥＴ１０の製造方法は、以下の通りである。 The manufacturing method of the spin FET 10 having this structure is as follows.
まず、フッ酸水溶液内に（１００）Ｓｉからなる半導体基板を浸し、これを洗浄することで、半導体基板の表面に形成されていた自然酸化膜を除去する。次に、半導体基板をＭＢＥ（分子線エピタキシー）成膜チャンバ内に配置し、基板温度が１１００℃になるまで半導体基板を加熱して昇温し、半導体基板上から完全に酸素を除去した後、（１００）ＭｇＯからなる単結晶膜を０．８ｎｍ（４分子層）だけエピタキシャル成長させる。しかる後、（１００）ＭｇＯ上に（１００）ＣｏＸＦｅ１−Ｘ（本例ではＸ＝０）を１０ｎｍだけエピタキシャル成長させる。次に、ＥＢ（電子ビーム）リソグラフィーを用いて、ソース電極及びドレイン電極をパターニングし、チャネル長（＝ゲート長）２０ｎｍのスピンＭＯＳＦＥＴを作製する。なお、ゲート酸化膜としては、厚さ２ｎｍのＳｉＯ２を使用する。 First, a semiconductor substrate made of (100) Si is immersed in a hydrofluoric acid aqueous solution and washed to remove the natural oxide film formed on the surface of the semiconductor substrate. Next, after placing the semiconductor substrate in an MBE (molecular beam epitaxy) film formation chamber, heating the semiconductor substrate until the substrate temperature reaches 1100 ° C., and removing oxygen completely from the semiconductor substrate, A single crystal film made of (100) MgO is epitaxially grown by 0.8 nm (four molecular layers). Thereafter, (100) Co X Fe 1-X (X = 0 in this example) is epitaxially grown by 10 nm on (100) MgO. Next, using EB (electron beam) lithography, the source electrode and the drain electrode are patterned to produce a spin MOSFET having a channel length (= gate length) of 20 nm. As the gate oxide film, SiO 2 having a thickness of 2 nm is used.
図５は、ＦｅとＣｏの波数ベクトルｋＺとエネルギーＥ（ｅＶ）の関係を示すグラフである。なお、同図中におけるアップスピンのエネルギーバンドΔは、上向きの矢印で示され、少数スピンバンドは下向きの矢印で示されている。また、Γ−Ｈ方向は結晶の［１００］方向に対応する。このグラフのエネルギーバンド図自体は従来から知られており、非特許文献４に示されている。ＦｅとＣｏは類似のバンド構造をしており、フェルミ準位がＣｏではＦｅよりも約１ｅＶ高くなっている。体心立方（ｂｃｃ）構造のＦｅのフェルミレベルＥＦとダウンスピン（図中下向き矢印で示す）のエネルギーバンドΔ１のΓ谷におけるエネルギー差φＨＭは１．３ｅＶであり、ｂｃｃ構造のＣｏのフェルミレベルＥＦとダウンスピンのエネルギーバンドΔ１のΓ谷におけるエネルギー差φＨＭは０．３ｅＶである。 Figure 5 is a graph showing the relationship between the wave vector of the Fe and Co k Z and energy E (eV). In the figure, the upspin energy band Δ is indicated by an upward arrow, and the minority spin band is indicated by a downward arrow. The Γ-H direction corresponds to the [100] direction of the crystal. The energy band diagram itself of this graph is conventionally known and is shown in Non-Patent Document 4. Fe and Co have a similar band structure, and the Fermi level is about 1 eV higher than that of Fe in Co. Energy difference phi HM in Γ valley of energy band Δ1 of body-centered cubic (bcc) structure of Fe Fermi level E F and spin-down (shown in the drawing downward arrow) is 1.3 eV, Fermi of Co bcc structure energy difference phi HM in Γ valley of energy band Δ1 level E F and down spin is 0.3 eV.
すなわち、ソース電極及びドレイン電極を構成するＣｏＸＦｅ１−Ｘの組成比Ｘを選ぶことによって、そのエネルギーバンドを制御することができ、ＦＥＴの閾値を制御することができる。なお、ＦｅとＣｏの合金の場合には、組成比Ｘを０〜１に変更することで、スピンＦＥＴの閾値電圧をエネルギーバンド分だけ、すなわち、０．３〜１．３ｅＶの間で変化させることができる。 That is, by selecting the composition ratio X of Co X Fe 1-X constituting the source electrode and the drain electrode, the energy band can be controlled and the threshold value of the FET can be controlled. In the case of an alloy of Fe and Co, changing the composition ratio X to 0 to 1 changes the threshold voltage of the spin FET by the energy band, that is, between 0.3 and 1.3 eV. be able to.
なお、上述の非特許文献４に記載の計算結果によれば、（１００）Ｆｅ／（１００）ＭｇＯ／（１００）Ｆｅの積層構造を考えた場合、エネルギーバンドΔ１の電子が、全体の電流を決定している。磁化の向きが平行の場合、多数スピンであるアップスピンのエネルギーバンドΔ１の電子が伝導の９９．９９９９％を占める。 In addition, according to the calculation result described in Non-Patent Document 4 described above, when considering a (100) Fe / (100) MgO / (100) Fe stacked structure, electrons in energy band Δ1 Has been decided. When the magnetization directions are parallel, electrons in the energy band Δ1 of the upspin, which is a majority spin, occupy 99.9999% of the conduction.
一方、磁化の向きが反平行の場合、ドレイン側の少数スピンバンドにソース側のエネルギーバンドバンドΔ１の電子が、移動しなければならないが、ダウンスピンのエネルギーバンドΔ１はフェルミ準位にかかっていないため、電子の移動は選択則で禁止されることとなる。透過率の低いエネルギーバンドΔ５も伝導には寄与するが、電流の大きさは、磁化の向きが平行な時に比べて百万分の１程度しかない。この比が高いＭＲ比の起源である。 On the other hand, when the magnetization direction is antiparallel, electrons in the energy band band Δ1 on the source side must move to the minority spin band on the drain side, but the energy band Δ1 of the down spin is not on the Fermi level. Therefore, the movement of electrons is prohibited by the selection rule. The energy band Δ5 having a low transmittance also contributes to conduction, but the magnitude of the current is only about 1 / million compared to when the magnetization directions are parallel. This ratio is the origin of the high MR ratio.
ソース電極及びドレイン電極を構成する材料のエネルギーバンドは、以上のようになっている。次に、半導体基板１を構成する材料とエネルギーバンドについて説明する。 The energy bands of the materials constituting the source electrode and the drain electrode are as described above. Next, materials and energy bands constituting the semiconductor substrate 1 will be described.
図６は、（ａ）Ｇｅ、（ｂ）ＧａＡｓ、（ｃ）Ｓｉ、（ｄ）ＧａＰにおける波数ベクトルとエネルギー（ｅＶ）の関係を示すグラフである。このグラフは、従来から知られているものであり、グラフ中のａは格子間隔を示す。シェーンフリース表記によるとＳｉの結晶はＣ４ｖに属するが、Ｓｉにおける通常伝導のバンドはΔ１であり、ＧａＡｓの伝導のバンドはΔ２’になるが、界面付近での結晶の対称性はＣ２ｖに属し、どちらも同じバンドΔ１に属する。すなわち、スピン注入の選択則はＳｉだけでなくＧａＡｓにも適用することができる。 FIG. 6 is a graph showing the relationship between the wave number vector and energy (eV) in (a) Ge, (b) GaAs, (c) Si, and (d) GaP. This graph is conventionally known, and a in the graph indicates the lattice spacing. According to the Shane fleece notation, the Si crystal belongs to C 4v , but the normal conduction band in Si is Δ1, and the GaAs conduction band is Δ2 ′, but the symmetry of the crystal near the interface is C 2v . Both belong to the same band Δ1. That is, the selection rule of spin injection can be applied not only to Si but also to GaAs.
図７は、様々な結晶の格子定数（ｎｍ）と、ＭｇＯに対する不整合率（％）の関係を示す図表である。 FIG. 7 is a chart showing the relationship between the lattice constant (nm) of various crystals and the mismatch rate (%) with respect to MgO.
なお、ＭｇＯの格子定数は０．４２１２６ｎｍであるが、ＳｉなどのへのＭｇＯ層の成長は、結晶面が成長軸回りに４５度回転して成長する傾向があるため、ＭｇＯ格子の面内の対角線の寸法（０．５９５７５ｎｍ）を格子不整合率の基準となる格子定数とし、これを同表の括弧内に示す。すなわち、Ｓｉの格子定数は０．５４３０７ｎｍであるため、ＭｇＯの格子の（１００）面内の対角線の寸法（０．５９５７５ｎｍ）との差分は、０．５４３０７ｎｍ−０．５９５７５ｎｍ＝−０．０５２６８ｎｍであり、格子の不整合率は、−０．０５２６８ｎｍ／０．５９５７５ｎｍ＝−０．０８８４＝−８．８４％となる。なお、他の結晶の格子定数も、ＭｇＯの結晶の対角線寸法の方が、ＭｇＯの格子定数よりも大きさが近いため、この場合には、上述のように成長軸回りに結晶格子が４５度回転して成長する。このように、ＭｇＯは格子が整合するように面内で４５度回転する。 The lattice constant of MgO is 0.42126 nm, but the growth of the MgO layer on Si or the like tends to grow by rotating the crystal plane by 45 degrees around the growth axis. The diagonal dimension (0.59575 nm) is a lattice constant that serves as a reference for the lattice mismatch rate, and this is shown in parentheses in the table. That is, since the lattice constant of Si is 0.54307 nm, the difference from the diagonal dimension (0.59575 nm) in the (100) plane of the MgO lattice is 0.54307 nm−0.59575 nm = −0.05268 nm. The lattice mismatch rate is −0.05268 nm / 0.59575 nm = −0.0884 = −8.84%. Note that the lattice constants of other crystals are also closer to the diagonal dimension of the MgO crystal than the lattice constant of MgO. In this case, the crystal lattice is 45 degrees around the growth axis as described above. Rotate and grow. Thus, MgO rotates 45 degrees in the plane so that the lattice matches.
なお、（１００）ＭｇＯ層上に（１００）Ｆｅ層を成長させる場合、Ｆｅ層の結晶格子も、その成長軸回りに４５度回転する傾向がある。この場合、ＦｅはＳｉに対しては回転せず、Ｆｅの結晶格子はＳｉの結晶格子の成長軸の真上に整列している。 Note that when a (100) Fe layer is grown on a (100) MgO layer, the crystal lattice of the Fe layer also tends to rotate 45 degrees around its growth axis. In this case, Fe does not rotate with respect to Si, and the Fe crystal lattice is aligned directly above the growth axis of the Si crystal lattice.
図８は、（１００）ＭｇＯと（１００）半導体層との界面における原子配列を示す図である。ＭｇＯの結晶格子は、Ｘ原子からなる結晶格子に対して４５度回転しており、ＭｇＯの格子定数ａＭｇＯの１．４１４２倍が対角線の寸法ａＭｇＯ’となる。Ｘ原子がＳｉからなる場合には格子定数はａｓであり、上述の不整合率は（ａｓ−ａＭｇＯ’）／ａＭｇＯで与えられる。なお、ＧａＡｓ結晶格子の場合にはＸ原子はＧａ原子又はＡｓ原子となる。 FIG. 8 is a diagram showing an atomic arrangement at the interface between (100) MgO and (100) semiconductor layer. The crystal lattice of MgO is rotated by 45 degrees with respect to the crystal lattice composed of X atoms, and 1.4142 times the lattice constant a MgO of MgO is the diagonal dimension a MgO ′. Lattice constant when the X atoms of Si is a s, mismatch ratio described above is given by (a s -a MgO ') / a MgO. In the case of a GaAs crystal lattice, X atoms are Ga atoms or As atoms.
図９は、強磁性体からなる２つのＦｅ層間にＭｇＯ層を介在させた場合に、電子が透過するかどうかを示す図表である。○印は透過を示し、×印は不透過を示す。 FIG. 9 is a chart showing whether electrons are transmitted when an MgO layer is interposed between two Fe layers made of a ferromagnetic material. A circle indicates transmission, and a cross indicates non-transmission.
第１のＦｅ層のエネルギーバンドをΔ１（図５参照）、ＭｇＯ層のエネルギーバンドをΔ１、第２のＦｅ層のエネルギーバンドをΔ１とすると、２つのＦｅ層の磁化の向きが平行である場合には、電子は透過し、反平行ではある場合には透過しない。 When the energy band of the first Fe layer is Δ1 (see FIG. 5), the energy band of the MgO layer is Δ1, and the energy band of the second Fe layer is Δ1, the magnetization directions of the two Fe layers are parallel. In this case, electrons are transmitted and are not transmitted when they are antiparallel.
固体中の波は並進対称性があるため、進行方向である波数と、波数に垂直な面内の振動状態を用いて指定できる。この波の性質は、電子も格子振動フォノンも同様に取り扱うことができる。波数がＸ方向である波のバンドは、図１４等に示されるようにΔ１、Δ２、Δ２’、Δ５のように示される。これらのΔの後の数字は、波の面内振動の対称性に分類して付加された文字であり、固体物理学の基本的な教科書である「キッテル固体の量子論」に示されている。一般には、Δの後の数字は下付文字で示されるが、ここでは文字の明瞭性を優先して下付文字にしないで表記している。 Since the wave in the solid has translational symmetry, it can be specified using the wave number that is the traveling direction and the vibration state in the plane perpendicular to the wave number. The nature of this wave can handle both electrons and lattice vibration phonons in the same way. A wave band whose wave number is in the X direction is represented by Δ1, Δ2, Δ2 ′, Δ5 as shown in FIG. These numbers after Δ are letters added to classify the symmetry of in-plane vibrations of waves, and are shown in "Kittel solid quantum theory", which is a basic textbook of solid state physics. . In general, the number after Δ is shown as a subscript, but here, it is written without giving a subscript for the sake of clarity of the character.
２つのＦｅ層のエネルギーバンドが共にΔ２であり、ＭｇＯ層のエネルギーバンドがΔ２’であるとすると、磁化の向きに関わらず電子が透過する。同様に、２つのＦｅ層のエネルギーバンドが共にΔ２’であり、ＭｇＯ層のエネルギーバンドがΔ２である場合、磁化の向きに関わらず電子が透過する。また、２つのＦｅ層のエネルギーバンドが共にΔ５、ＭｇＯ層のエネルギーバンドがΔ５である場合、磁化の向きに関わらず電子が透過する。 If the energy bands of the two Fe layers are both Δ2, and the energy band of the MgO layer is Δ2 ′, electrons are transmitted regardless of the direction of magnetization. Similarly, when the energy bands of the two Fe layers are both Δ2 ′ and the energy band of the MgO layer is Δ2, electrons are transmitted regardless of the direction of magnetization. Further, when the energy bands of the two Fe layers are both Δ5 and the energy band of the MgO layer is Δ5, electrons are transmitted regardless of the direction of magnetization.
本実施形態のＦｅ及びＭｇＯの結晶構造は、共にＣ４ｖに属する。ただし、格子整合のため、ＭｇＯ結晶は、結晶のｚ軸（成長軸）回りに４５度回転している。ＦｅとＭｇＯは、結晶の対称性が同じ種類に属している。Ｆｅの場合、圧倒的にΔ１バンドの電子透過率が高くなっている。また、アップスピンは、Δ１バンド成分をフェルミ準位に有しているが、ダウンスピンのΔ１バンドはフェルミ準位より高い（図５参照）。したがって、ダウンスピンのΔ１バンドの電子は、ＦｅとＭｇＯの界面をトンネルすることができない。上記磁化の向きが平行の場合、アップスピンのΔ１成分の大きな電流が流れるが、磁化の向きが反平行の場合には、Δ１以外の成分しか流れないので、全体の電流量は小さくなる。なお、Ｃ４ｖはブリルアンゾーンΔ線上の電子の対称性をシェーンフリース表記で示しており、これは４回回転軸とそれを含む鏡映面を有する対称要素からなる点群からなる正方晶と同じ対称性を有することを示している。 The crystal structures of Fe and MgO in this embodiment both belong to C 4v . However, because of lattice matching, the MgO crystal is rotated 45 degrees around the z-axis (growth axis) of the crystal. Fe and MgO belong to the same type of crystal symmetry. In the case of Fe, the electron transmittance of the Δ1 band is overwhelmingly high. Upspin has a Δ1 band component at the Fermi level, but the Δ1 band of downspin is higher than the Fermi level (see FIG. 5). Accordingly, the down-spin Δ1 band electrons cannot tunnel through the interface between Fe and MgO. When the direction of magnetization is parallel, a large current of Δ1 component of upspin flows. However, when the direction of magnetization is antiparallel, only the component other than Δ1 flows, so the total current amount becomes small. C 4v indicates the symmetry of electrons on the Brillouin zone Δ line in Shane-Fries notation, which is the same as a tetragonal crystal consisting of a point group consisting of a symmetric element having a four-fold rotation axis and a mirrored surface including it. It shows that it has symmetry.
なお、固体物理学によれば、Ｃ４ｖの場合のバンドΔ１の基底関数はｚ２，ｚであり、バンドΔ１’の基底関数はｘｙ（ｘ２−ｙ２）であり、バンドΔ２の基底関数はｘ２−ｙ２であり、バンドΔ２’の基底関数はｘｙであるとされている。また、Ｃ２ｖの場合のバンドΔ１の基底関数はｚ，ｘ２，ｙ２，ｚ２であり、バンドΔ２の基底関数はｘｙであり、バンドΔ３の基底関数はｘ、ｘｚであり、バンドΔ４の基底関数はｙ、ｙｚであるとされている。 According to solid state physics, the basis function of the band Δ1 in the case of C 4v is z 2 and z, the basis function of the band Δ1 ′ is xy (x 2 −y 2 ), and the basis function of the band Δ2 Is x 2 −y 2 and the basis function of the band Δ2 ′ is assumed to be xy. In addition, the basis function of the band Δ1 in the case of C 2v is z, x 2 , y 2 , z 2 , the basis function of the band Δ 2 is xy, the basis function of the band Δ 3 is x, xz, and the band Δ 4 Are assumed to be y and yz.
図１０は、図１に示した実施形態に係るスピンＭＯＳＦＥＴの構造について、電子透過の選択則について示す図表である。ソース電極又はドレイン電極をＣｏＸＦｅ１−Ｘ（Ｘ＝０）、すなわちＦｅから構成し、トンネル障壁層をＭｇＯから構成し、半導体基板をＳｉから構成し、ＳｉとＭｇＯとの界面のＳｉ側に、これらの接触に伴って発生する界面障壁が形成されているとする。 FIG. 10 is a chart showing electron transmission selection rules for the structure of the spin MOSFET according to the embodiment shown in FIG. The source or drain electrode is made of Co X Fe 1-X (X = 0), that is, Fe, the tunnel barrier layer is made of MgO, the semiconductor substrate is made of Si, and the Si side of the interface between Si and MgO In addition, it is assumed that an interface barrier generated in association with these contacts is formed.
図１０（ａ）は、Ｓｉからなる半導体基板上に、ＭｇＯからなるトンネル障壁層を成長させた場合において、ＭｇＯが上述のようにＳｉに対して４５度回転した場合の選択則を示している。 FIG. 10A shows a selection rule when MgO is rotated by 45 degrees with respect to Si as described above when a tunnel barrier layer made of MgO is grown on a semiconductor substrate made of Si. .
この場合、ＦｅのバンドΔ１、ＭｇＯのバンドΔ１、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きが平行の場合、ＦｅとＳｉとの間のＭｇＯを透過して電子が流れ、磁化の向きが反平行の場合ＦｅとＳｉとの間には電子は流れない。 In this case, in the case of the Fe band Δ1, the MgO band Δ1, the interface barrier band Δ1, and the Si band Δ1, the MgO between Fe and Si is transmitted when the magnetization directions of the source electrode and the drain electrode are parallel. When electrons flow and the magnetization directions are antiparallel, no electrons flow between Fe and Si.
ＦｅのバンドΔ２、ＭｇＯのバンドΔ２’、界面障壁のバンドΔ２、ＳｉのバンドΔ２の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れない。 In the case of Fe band Δ2, MgO band Δ2 ′, interface barrier band Δ2, and Si band Δ2, electrons do not flow between Fe and Si regardless of the magnetization directions of the source electrode and the drain electrode.
ＦｅのバンドΔ２’、ＭｇＯのバンドΔ２、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子が流れる。 In the case of Fe band Δ2 ′, MgO band Δ2, interface barrier band Δ1, and Si band Δ1, electrons flow between Fe and Si regardless of the magnetization directions of the source and drain electrodes.
ＦｅのバンドΔ５、ＭｇＯのバンドΔ５、界面障壁のバンドΔ３＋Δ４、ＳｉのバンドΔ３＋Δ４の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れない。 In the case of the Fe band Δ5, the MgO band Δ5, the interface barrier band Δ3 + Δ4, and the Si band Δ3 + Δ4, electrons do not flow between Fe and Si regardless of the magnetization directions of the source electrode and the drain electrode.
図１０（ｂ）は、ＭｇＯがＳｉに対して回転しなかった場合の選択則を示している。 FIG. 10B shows a selection rule when MgO does not rotate with respect to Si.
この場合、ＦｅのバンドΔ１、ＭｇＯのバンドΔ１、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きが平行の場合、ＦｅとＳｉとの間のＭｇＯを透過して電子が流れ、磁化の向きが反平行の場合ＦｅとＳｉとの間には電子は流れない。 In this case, in the case of the Fe band Δ1, the MgO band Δ1, the interface barrier band Δ1, and the Si band Δ1, the MgO between Fe and Si is transmitted when the magnetization directions of the source electrode and the drain electrode are parallel. When electrons flow and the magnetization directions are antiparallel, no electrons flow between Fe and Si.
ＦｅのバンドΔ２、ＭｇＯのバンドΔ２’、界面障壁のバンドΔ１、ＳｉのバンドΔ１の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れる。 In the case of Fe band Δ2, MgO band Δ2 ′, interface barrier band Δ1, and Si band Δ1, electrons flow between Fe and Si regardless of the magnetization directions of the source and drain electrodes.
ＦｅのバンドΔ２’、ＭｇＯのバンドΔ２、界面障壁のバンドΔ２、ＳｉのバンドΔ２の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子が流れない。 In the case of the Fe band Δ2 ′, the MgO band Δ2, the interface barrier band Δ2, and the Si band Δ2, electrons do not flow between Fe and Si regardless of the magnetization directions of the source and drain electrodes.
ＦｅのバンドΔ５、ＭｇＯのバンドΔ５、界面障壁のバンドΔ３＋Δ４、ＳｉのバンドΔ３＋Δ４の場合、ソース電極及びドレイン電極の磁化の向きに拘らず、ＦｅとＳｉとの間には電子は流れない。 In the case of the Fe band Δ5, the MgO band Δ5, the interface barrier band Δ3 + Δ4, and the Si band Δ3 + Δ4, electrons do not flow between Fe and Si regardless of the magnetization directions of the source electrode and the drain electrode.
なお、上述のソース電極又はドレイン電極を構成する磁性体材料として、他の材料が用いることができるかどうかについて検討する。 It will be examined whether other materials can be used as the magnetic material constituting the source electrode or the drain electrode.
図１１は、Ｎｉの波数ベクトル（Γ［０００］、Ｘ［１００］）とエネルギーＲｙ（ｒｙｄｂｅｒｇ定数＝１３．６ｅＶ）との関係を示すグラフである。これは非特許文献６に開示されたグラフである。 FIG. 11 is a graph showing the relationship between the Ni wavenumber vector (Γ [000], X [100]) and the energy Ry (rydberg constant = 13.6 eV). This is a graph disclosed in Non-Patent Document 6.
実線はダウンスピンのバンドを示し、点線はアップスピンのバンドを示している。アップスピンのΔ１バンド、及びダウンスピンのΔ１バンドが、共に、フェルミレベルＥｓを横切っており、Δ１バンドのスピン分極率は１００％とはならない。したがって、磁化の向きの相違による選択則は成立せず、ＮｉはスピンＦＥＴのソース電極又はドレイン電極としては用いることはできない。 The solid line indicates the downspin band, and the dotted line indicates the upspin band. Δ1 band up-spin and Δ1 band down spin together and across the Fermi level E s, the spin polarization of the Δ1 band is not a 100%. Therefore, the selection rule based on the difference in magnetization direction does not hold, and Ni cannot be used as the source electrode or drain electrode of the spin FET.
図１２は、Ｆｅ／ＭｇＯ／Ｆｅの積層構造における層数とトンネル状態密度Ｄとの関係を示すグラフである。このグラフは、非特許文献３に開示されたものである。このグラフは、本発明とは直接的には関係ないが、上述の選択則が成立する場合に、電子がどの程度流れないかを考察するのには役立つものと考えられる。 FIG. 12 is a graph showing the relationship between the number of layers and the tunnel state density D in the Fe / MgO / Fe laminated structure. This graph is disclosed in Non-Patent Document 3. Although this graph is not directly related to the present invention, it is considered useful for considering how much electrons do not flow when the above selection rule is established.
図１２（ａ）は、２つのＦｅ層の磁化の向きが平行の場合を示し、図１２（ｂ）は、２つのＦｅ層の磁化の向きが反平行の場合を示している。 FIG. 12A shows a case where the magnetization directions of the two Fe layers are parallel, and FIG. 12B shows a case where the magnetization directions of the two Fe layers are antiparallel.
ＭｇＯ結晶がＳｉに対して回転しない場合、ＭｇＯを透過する電子の中にはグラフのΔ２’バンドを通るものがあるが、ＭｇＯが４層もあれば、透過電子量はＦｅ内の量の１／１０１５倍よりも小さくなり、実質的にこの電子は透過しなくなる。バンドΔ５の電子はＭｇＯを透過する可能性があるが、このΔ５の電子は、実施形態のようにＳｉを用いた場合、上述の界面障壁で遮断され、Ｓｉの伝導バンドには到達しないものと見込まれる。なお、Δ１の電子のみが伝導に寄与する。なお、ＭｇＯの出力側の状態密度Ｄ１とＤ２の差は、ＭＲ（磁気抵抗効果）素子ではＭＲ比を意味している。 When the MgO crystal does not rotate with respect to Si, some of the electrons that pass through MgO pass through the Δ2 ′ band of the graph, but if there are four layers of MgO, the amount of transmitted electrons is 1 of the amount in Fe. / 10 It becomes smaller than 15 times, and this electron is substantially not transmitted. The electrons in the band Δ5 may pass through MgO. However, when Si is used as in the embodiment, the electrons in the Δ5 are blocked by the above-described interface barrier and do not reach the Si conduction band. Expected. Only the electrons of Δ1 contribute to conduction. Note that the difference between the state densities D1 and D2 on the output side of MgO means the MR ratio in the MR (magnetoresistance effect) element.
また、上記実施形態のように、Ｓｉ上にＭｇＯを成長させた場合、一般には上述のようにＭｇＯの結晶格子が成長軸回りに４５度回転する。この場合、ＭｇＯを透過する電子にはバンドΔ２を通るものがあるが、この電子量は、Δ２’バンドを通る量よりも小さくなり、選択則がより強く効くことになる。特に、ＭｇＯとＳｉとの間の界面障壁は、上述の選択則によって、より強くバンドΔ５の電子の透過を阻害するため、Δ１バンドの電子のみが伝導に寄与する。Δ１バンドの電子は、図５に示したように、アップスピンとダウンスピンが分離され、１００％スピン分極しているので、上述の構造によれば、ハーフメタルを用いることなく、実質的にハーフメタルを用いた場合と同等の効果を奏することができる。また、ＭｇＯの波動関数を考慮すると、ＭｇＯはＦｅに対してΔ２バンドがほとんど結合しないこととなる。 Further, when MgO is grown on Si as in the above embodiment, generally, the MgO crystal lattice rotates 45 degrees around the growth axis as described above. In this case, some of the electrons passing through MgO pass through the band Δ2, but the amount of electrons is smaller than the amount passing through the Δ2 ′ band, and the selection rule is more effective. In particular, the interface barrier between MgO and Si more strongly inhibits the transmission of electrons in the band Δ5 by the above selection rule, so that only the electrons in the Δ1 band contribute to the conduction. As shown in FIG. 5, the electrons in the Δ1 band are separated from the up spin and the down spin and are 100% spin-polarized. Therefore, according to the above-described structure, the half-metal is substantially not used. The same effect as when using metal can be achieved. In consideration of the wave function of MgO, MgO has almost no Δ2 band bonded to Fe.
図１３は、ＭｇＯ内のエネルギー（Ｈａｒｔｒｅｅｓ）と（ｋΔｚ）２の関係を示すグラフである。このグラフは、非特許文献３に開示されたものである。なお、１Ｈａｒｔｒｅｅｓ＝２７．２１０７ｅＶである。ｋは［００１］方向のものであり、ΔｚはＭｇＯ（１００）面の格子面間隔である。ＥＦはフェルミ準位、ＥＣは伝導帯の下端準位、ＥＶは価電子帯の上端準位を示し、Ｅｇはエネルギーバンドギャップを示している。バンドが下方に下がるとトンネル減衰率が上昇し、電子が透過しにくくなる。Δ１バンドは、Δ２’、Δ５バンドよりもトンネル透過率が高く、Ｆｅに対するトンネル材料としてはＭｇＯが優れていることが分かる。 FIG. 13 is a graph showing the relationship between energy (Hartleys) and (kΔz) 2 in MgO. This graph is disclosed in Non-Patent Document 3. Note that 1 Hearts = 27.2107 eV. k is in the [001] direction, and Δz is the lattice spacing of the MgO (100) plane. E F is the Fermi level, E C is the lower level of the conduction band, E V represents the upper end level of the valence band, Eg represents the energy band gap. When the band goes down, the tunnel attenuation rate increases and it becomes difficult to transmit electrons. The Δ1 band has higher tunnel transmittance than the Δ2 ′ and Δ5 bands, and it can be seen that MgO is excellent as a tunnel material for Fe.
ＭｇＯの虚数バンドはΔ１が最も減衰率が小さく、続いてΔ５バンド，Δ２’バンドになる。Δ２バンドは減衰率が大きく、図では示されていない。ＦｅのΔ２’バンドを通る電子は、ＭｇＯではΔ２バンドを伝播するが、その確率はΔ１の１／１０２０以下であり、無視することができる。したがって、実施の形態に係るスピンＦＥＴでは、Δ１バンドの電子しか伝導に寄与しない。Δ１バンドだけをみると、Ｆｅはハーフメタルと同じバンド構造となっているため、有限のバイアス電圧ＶＤＳをソース電極とドレイン電極との間に印加した場合、ダウンスピンのΔ１バンドとフェルミレベルＥＦのエネルギー差は、ハーフメタルを用いた場合の電位差φＨＭと同じ働きをする。 As for the imaginary band of MgO, Δ1 has the smallest attenuation rate, followed by Δ5 band and Δ2 ′ band. The Δ2 band has a large attenuation rate and is not shown in the figure. Electrons passing through the Δ2 ′ band of Fe propagate through the Δ2 band in MgO, but the probability is 1/10 20 or less of Δ1, and can be ignored. Therefore, in the spin FET according to the embodiment, only Δ1 band electrons contribute to conduction. When only the Δ1 band is seen, since Fe has the same band structure as that of the half metal, when a finite bias voltage V DS is applied between the source electrode and the drain electrode, the Δ1 band of the down spin and the Fermi level E The energy difference of F has the same function as the potential difference φ HM when half metal is used.
以上のように、ＭｇＯの特異なバンド構造は、実質的にＦｅのΔ１とΔ５バンドに対して、対称性をもったバンドの電子のみを透過させるが、上述のように、Δ５の電子は界面障壁によって伝導が阻害されるため、実質的にはΔ１バンドの電子が伝導に寄与する。 As described above, the unique band structure of MgO substantially transmits only the electrons having the symmetry with respect to the Δ1 and Δ5 bands of Fe, but as described above, the electron of Δ5 is the interface. Since conduction is inhibited by the barrier, electrons in the Δ1 band substantially contribute to conduction.
図１４は、Ｓｉにおける波数ベクトル（Γ［０００］、Ｘ［１００］）とエネルギー（ｅＶ）の関係を示すグラフであり、このグラフは、非特許文献５に開示されたものである。
結晶構造がＣ４ｖの場合、エネルギーバンドギャップＥｇ内のトンネル伝導を規定するのは、虚数域ではΔ１ではなく、Δ２’とΔ５である。
結晶構造がＣ２ｖの場合、Δ３＋Δ４のバンドがエネルギーバンドギャップＥｇ内のトンネル伝導を規定する。
ＭｇＯとＳｉとの間の界面障壁は、電子に対するトンネル障壁としても機能する。この界面障壁では、Ｓｉの虚バンドの対称性により、ＭｇＯのΔ２’またはΔ５の電子だけが透過する。
FIG. 14 is a graph showing the relationship between the wave vector (Γ [000], X [100]) and energy (eV) in Si. This graph is disclosed in Non-Patent Document 5.
When the crystal structure is C 4v , the tunnel conduction within the energy band gap Eg is not Δ1 but Δ2 ′ and Δ5 in the imaginary number region.
When the crystal structure is C 2v , the band of Δ3 + Δ4 defines the tunnel conduction in the energy band gap Eg.
The interface barrier between MgO and Si also functions as a tunnel barrier for electrons. In this interface barrier, only MgO Δ2 ′ or Δ5 electrons are transmitted due to the symmetry of the imaginary band of Si.
Ｓｉの［１００］、［０１０］、［００１］方向のΔバンドの伝導帯は、Ｃ４ｖでΔ１またはΔ２’である。ＳｉのΔ５バンドは、伝導帯の下端より２ｅＶ以上高く、実際のバイアス電圧ＶＤＳは、２ｅＶ以下で使われるので、実質的に無視できる。また、Δ５バンドの電子の透過率は低いので、バイアス電圧ＶＤＳが２ｅＶ以上であっても、電流への寄与は小さく、無視できる。Ｓｉのバルク結晶構造はＣ４ｖに属するが、ＳｉとＭｇＯの界面付近では、その結晶構造の螺旋対称性が無くなるため、Ｃ２ｖに属することとなる。Ｃ２ｖの場合、Δ１とΔ２’は、同じΔ１表現に属する。したがって、Ｓｉ、Ｇｅ、ＧａＡｓ等の良く知られた化合物半導体、ＩＶ半導体の伝導帯は全てＣ２ｖでΔ１となる。なお、図１４及び図６は、バルク結晶のＣ４Ｖの状態を示しているが、界面付近では対称性がバルクとは異なりＣ２Ｖとなる。 The conduction band of the Δ band in the [100], [010], and [001] directions of Si is Δ1 or Δ2 ′ in C 4v . Since the Δ5 band of Si is 2 eV or more higher than the lower end of the conduction band, and the actual bias voltage V DS is used at 2 eV or less, it can be substantially ignored. Further, since the transmittance of electrons in the Δ5 band is low, even if the bias voltage V DS is 2 eV or more, the contribution to the current is small and can be ignored. Although the bulk crystal structure of Si belongs to C4v , the spiral symmetry of the crystal structure disappears near the interface between Si and MgO, and therefore belongs to C2v . In the case of C 2v , Δ1 and Δ2 ′ belong to the same Δ1 expression. Therefore, the conduction bands of well-known compound semiconductors such as Si, Ge, and GaAs, and IV semiconductors are all Δ2 in C 2v . Note that FIG. 14 and FIG. 6 shows the state of C 4V bulk crystal symmetry is C 2V unlike bulk in the vicinity of the interface.
なお、ＳｉとＭｇＯとの間の界面障壁は、トンネル障壁と同じ扱いになるため、波動関数の対称性は、波数が虚数であるエバネッセント波に適用される。Ｓｉの虚バンドは、Ｃ４Ｖの場合、Δ２’とΔ５である。結晶がＣ２ｖの場合、伝導バンドは、Δ１とΔ３＋Δ４になる。 Since the interface barrier between Si and MgO is treated the same as a tunnel barrier, the symmetry of the wave function is applied to an evanescent wave whose wave number is an imaginary number. Imaginary band of Si, in the case of C4 V, is a Δ5 and Δ2 '. When the crystal is C 2v , the conduction bands are Δ1 and Δ3 + Δ4.
ＭｇＯ及びＦｅはＣ４ｖに属している。Ｆｅにおいては、Δ１バンドとΔ２’バンドの電子だけが伝導に寄与する。Δ２’バンドはＭｇＯではΔ２虚バンドとしてトンネルするが、トンネル確率は非常に小さい。従って実質的に本発明の素子ではΔ１バンドのみが伝導に寄与する．Δ１バンドは１００％スピン分極しているため、結局、これはハーフメタルと同じであり、φＨＭはダウンスピンのΔ１バンドとフェルミ準位の差となる。ＦｅのΔ１とΔ２’のみが透過することがわかる。 MgO and Fe belong to C4v . In Fe, only electrons in the Δ1 band and Δ2 ′ band contribute to conduction. The Δ2 ′ band tunnels as a Δ2 imaginary band in MgO, but the tunnel probability is very small. Therefore, in the device of the present invention, substantially only the Δ1 band contributes to conduction. Since the Δ1 band is 100% spin-polarized, this is the same as half metal, and φ HM is the difference between the down-spin Δ1 band and the Fermi level. It can be seen that only Δ1 and Δ2 ′ of Fe are transmitted.
上述したように、実施の形態に係るスピンＦＥＴでは、（１００）Ｆｅ／（１００）ＭｇＯ／（１００）Ｓｉの積層構造からなるコヒーレントな伝導を用い、単結晶のエピタキシャル膜として、ＭｇＯ層とＦｅ層をＳｉ基板上に成膜している。電子伝導は、各層間の波動関数に対称性がある場合に生じる。また、半導体基板の材料を、Ｓｉに代えて、Ｇｅ、ＧａＡｓ又はＧａＰとしても、これらのエネルギーバンド構造は類似しているため、上述の作用を奏する。なお、上述のスピンＭＯＳＦＥＴでは、ゲート酸化膜を除去し、ゲート電極が半導体基板に直接接触させることで、ショットキ型のスピンＦＥＴとして機能させることもできる。 As described above, in the spin FET according to the embodiment, the coherent conduction having the stacked structure of (100) Fe / (100) MgO / (100) Si is used, and the MgO layer and the FeO are formed as a single crystal epitaxial film. The layer is deposited on the Si substrate. Electron conduction occurs when the wave function between layers is symmetric. Further, even if the material of the semiconductor substrate is Ge, GaAs or GaP instead of Si, these energy band structures are similar, so that the above-described action is achieved. Note that the above-described spin MOSFET can also function as a Schottky spin FET by removing the gate oxide film and bringing the gate electrode into direct contact with the semiconductor substrate.
１・・・半導体基板、２・・・絶縁層、３・・・ゲート電極、４，６・・・トンネル障壁層、５・・・ソース電極、７・・・ドレイン電極、ＭＳ・・・ソース電極の磁化の向き、ＭＤ・・・ドレイン電極の磁化の向き、ＣＨ・・・チャネル。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Insulating layer, 3 ... Gate electrode, 4, 6 ... Tunnel barrier layer, 5 ... Source electrode, 7 ... Drain electrode, MS ... Source Direction of magnetization of electrode, MD: Direction of magnetization of drain electrode, CH: Channel.
Claims (3)
前記半導体基板上に第１トンネル障壁層を介して設けられたソース電極と、
前記半導体基板上に第２トンネル障壁層を介して設けられたドレイン電極と、
前記半導体基板における前記ソース電極と前記ドレイン電極との間のチャネルを制御するゲート電極と、
を備えたスピンＦＥＴであって、
前記半導体基板の材料はＳｉであり、
前記半導体基板の前記第１及び第２トンネル障壁層との界面の面は（１００）面であり、
前記第１及び第２トンネル障壁層の材料は共にＭｇＯであり、
前記第１及び第２トンネル障壁層の前記半導体基板との界面の面はそれぞれ（１００）面であり、
前記ソース電極及びドレイン電極の材料はそれぞれＣｏＸＦｅ１−Ｘ（０≦Ｘ≦１）であり、
前記ソース電極及びドレイン電極の前記第１及び第２トンネル障壁層との界面の面はそれぞれ（１００）面である、
ことを特徴とするスピンＦＥＴ。 A semiconductor substrate;
A source electrode provided on the semiconductor substrate via a first tunnel barrier layer;
A drain electrode provided on the semiconductor substrate via a second tunnel barrier layer;
A gate electrode for controlling a channel between the source electrode and the drain electrode in the semiconductor substrate;
A spin FET comprising:
The material of the semiconductor substrate is Si,
The surface of the interface of the semiconductor substrate with the first and second tunnel barrier layers is a (100) plane,
The materials of the first and second tunnel barrier layers are both MgO,
The interface surfaces of the first and second tunnel barrier layers with the semiconductor substrate are (100) surfaces, respectively.
The materials of the source electrode and the drain electrode are Co X Fe 1-X (0 ≦ X ≦ 1),
The interface surfaces of the source electrode and the drain electrode with the first and second tunnel barrier layers are (100) planes, respectively.
A spin FET characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008179530A JP2010021291A (en) | 2008-07-09 | 2008-07-09 | Spin fet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008179530A JP2010021291A (en) | 2008-07-09 | 2008-07-09 | Spin fet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010021291A true JP2010021291A (en) | 2010-01-28 |
Family
ID=41705912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008179530A Pending JP2010021291A (en) | 2008-07-09 | 2008-07-09 | Spin fet |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010021291A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073882A (en) * | 2008-09-18 | 2010-04-02 | Osaka Univ | Magnetoresistive effect film, magnetoresistive element including the same, and magnetic device |
| JP2012059725A (en) * | 2010-09-03 | 2012-03-22 | Tdk Corp | Spin injection electrode structure, spin conduction element, and spin conduction device |
| JP2012191063A (en) * | 2011-03-11 | 2012-10-04 | Tdk Corp | Spin element, magnetic sensor using the spin element, and spin fet using the spin element |
| US9842635B2 (en) | 2015-03-20 | 2017-12-12 | Kabushiki Kaisha Toshiba | Spin transistor memory |
| CN115924893A (en) * | 2023-01-13 | 2023-04-07 | 中国科学院苏州纳米技术与纳米仿生研究所 | Room-temperature spinning cross-molecule embedded carbon nanotube heterojunction material, preparation method and application |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151601A (en) * | 1992-11-05 | 1994-05-31 | Fuji Xerox Co Ltd | Oriented ferroelectric thin film |
| JP2007092147A (en) * | 2005-09-29 | 2007-04-12 | Tokyo Institute Of Technology | Laminate structure, semi-conductor device, and transistor |
| JP2007142424A (en) * | 2005-11-16 | 2007-06-07 | Headway Technologies Inc | Method of forming tunnel barrier layer, and tmr sensor and method of manufacturing the sensor |
| JP2008047706A (en) * | 2006-08-16 | 2008-02-28 | Nec Lcd Technologies Ltd | Semiconductor circuit, and semiconductor device using it |
| JP2008066596A (en) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | Spin mosfet |
-
2008
- 2008-07-09 JP JP2008179530A patent/JP2010021291A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151601A (en) * | 1992-11-05 | 1994-05-31 | Fuji Xerox Co Ltd | Oriented ferroelectric thin film |
| JP2007092147A (en) * | 2005-09-29 | 2007-04-12 | Tokyo Institute Of Technology | Laminate structure, semi-conductor device, and transistor |
| JP2007142424A (en) * | 2005-11-16 | 2007-06-07 | Headway Technologies Inc | Method of forming tunnel barrier layer, and tmr sensor and method of manufacturing the sensor |
| JP2008047706A (en) * | 2006-08-16 | 2008-02-28 | Nec Lcd Technologies Ltd | Semiconductor circuit, and semiconductor device using it |
| JP2008066596A (en) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | Spin mosfet |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073882A (en) * | 2008-09-18 | 2010-04-02 | Osaka Univ | Magnetoresistive effect film, magnetoresistive element including the same, and magnetic device |
| JP2012059725A (en) * | 2010-09-03 | 2012-03-22 | Tdk Corp | Spin injection electrode structure, spin conduction element, and spin conduction device |
| JP2012191063A (en) * | 2011-03-11 | 2012-10-04 | Tdk Corp | Spin element, magnetic sensor using the spin element, and spin fet using the spin element |
| US9842635B2 (en) | 2015-03-20 | 2017-12-12 | Kabushiki Kaisha Toshiba | Spin transistor memory |
| CN115924893A (en) * | 2023-01-13 | 2023-04-07 | 中国科学院苏州纳米技术与纳米仿生研究所 | Room-temperature spinning cross-molecule embedded carbon nanotube heterojunction material, preparation method and application |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | Van der Waals magnets: wonder building blocks for two‐dimensional spintronics? | |
| Li et al. | Intrinsic van der Waals magnetic materials from bulk to the 2D limit: new frontiers of spintronics | |
| Wang et al. | Magnetics and spintronics on two-dimensional composite materials of graphene/hexagonal boron nitride | |
| US7625767B2 (en) | Methods of making spintronic devices with constrained spintronic dopant | |
| Akinaga et al. | Semiconductor spintronics | |
| US20080012004A1 (en) | Spintronic devices with constrained spintronic dopant | |
| JP2010021291A (en) | Spin fet | |
| Meena et al. | Enhancing TMR and spin-filtration by using out-of-plane graphene insulating barrier in MTJs | |
| US20150311305A1 (en) | Spin mosfet | |
| Wu et al. | Tunable nonlocal valley-entangled Cooper pair splitter realized in bilayer-graphene van der Waals spin valves | |
| US20090141409A1 (en) | Spin filter spintronic devices | |
| Mi et al. | Two-dimensional magnetic materials for spintronic devices | |
| Benítez et al. | Investigating the spin-orbit interaction in van der Waals heterostructures by means of the spin relaxation anisotropy | |
| Perkins et al. | Spintronics in 2D graphene-based van der Waals heterostructures | |
| Zhou et al. | High tunnel magnetoresistance in Mo/CoFe/MgO magnetic tunnel junction: A first-principles study | |
| JP4956514B2 (en) | Semiconductor device | |
| JP2009059820A (en) | Spin transistor, and semiconductor memory | |
| Phan | New Research Trends in Electrically Tunable 2D van der Waals Magnetic Materials | |
| JP7137882B2 (en) | Qubit cells and qubit integrated circuits | |
| Inglot et al. | Graphene with Rashba spin-orbit interaction and coupling to a magnetic layer: Electron states localized at the domain wall | |
| JP6236791B2 (en) | Spin injection electrode structure and spin transport device using the same | |
| Sverdlov et al. | Demands for spin-based nonvolatility in emerging digital logic and memory devices for low power computing | |
| ÖZDEMİR | Ab-initio Calculations of the Half-metallic Ferromagnetic New Variant Perovskites Li2CrO6 and Li2CuO6 | |
| Han et al. | Electron and magnon resonant tunneling: materials, physics and devices | |
| Obeng | Graphene and emerging materials for post-CMOS applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |