JP2010010413A - Multilayer printed wiring board, and multilayer printed wiring board device - Google Patents

Multilayer printed wiring board, and multilayer printed wiring board device Download PDF

Info

Publication number
JP2010010413A
JP2010010413A JP2008168262A JP2008168262A JP2010010413A JP 2010010413 A JP2010010413 A JP 2010010413A JP 2008168262 A JP2008168262 A JP 2008168262A JP 2008168262 A JP2008168262 A JP 2008168262A JP 2010010413 A JP2010010413 A JP 2010010413A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
multilayer printed
ground
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008168262A
Other languages
Japanese (ja)
Inventor
Kimitoshi Hara
公敏 原
Kenji Ito
賢治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuka Fuji Xerox Manufacturing Co Ltd
Original Assignee
Suzuka Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuka Fuji Xerox Manufacturing Co Ltd filed Critical Suzuka Fuji Xerox Manufacturing Co Ltd
Priority to JP2008168262A priority Critical patent/JP2010010413A/en
Publication of JP2010010413A publication Critical patent/JP2010010413A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board and a multilayer printed wiring board device, capable of integrating component mounting steps in one step. <P>SOLUTION: The multilayer printed wiring board device is provided which bears BGA type electronic parts (BGA parts). A power supply via connected to a power supply layer and a ground via connected to a ground layer are provided in a central area surrounded by a power supply pad and a ground pad connected to BGA components. With this arrangement, a decoupling effect caused by a C component occurs between vias. The decoupling effect caused by a C component also occurs between layers, because the power supply via is connected to the power supply layer and the ground via is connected to the ground layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電子部品が実装される多層プリント配線基板、及び前記電子部品が実装された多層プリント配線基板装置に関するものである。   The present invention relates to a multilayer printed wiring board on which electronic components are mounted, and a multilayer printed wiring board device on which the electronic components are mounted.

従来より、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体集積回路部品（以下、「ＢＧＡ部品」と略す。）が搭載された多層プリント配線基板装置は、よく知られている（例えば、特許文献１，２参照）。   2. Description of the Related Art Conventionally, a multilayer printed wiring board device on which, for example, a BGA (Ball Grid Array) type semiconductor integrated circuit component (hereinafter abbreviated as “BGA component”) is well known (for example, Patent Document 1, 2).

従来の多層プリント配線基板装置１０１は、図６および図７に示すように、多層構造の多層プリント配線基板１０２と、ＢＧＡ部品１０７と、デカップリングコンデンサ１０８とを有している。そして、ＢＧＡ部品１０７は多層プリント配線基板１０２の上面である部品面１０２Ａに実装され、デカップリングコンデンサ１０８は多層プリント配線基板１０２の下面である半田面１０２Ｂに実装されている。   As shown in FIGS. 6 and 7, the conventional multilayer printed wiring board device 101 includes a multilayer printed wiring board 102 having a multilayer structure, a BGA component 107, and a decoupling capacitor 108. The BGA component 107 is mounted on the component surface 102A that is the upper surface of the multilayer printed wiring board 102, and the decoupling capacitor 108 is mounted on the solder surface 102B that is the lower surface of the multilayer printed wiring board 102.

このデカップリングコンデンサ１０８は、ＢＧＡ部品１０７への電源供給時に生ずるノイズを低減すべく、ＢＧＡ部品１０７と接続する電源パッド１２０の近傍に実装されている。より具体的には、図６に示すように、デカップリングコンデンサ１０８は、半田面１０２Ｂの、ＢＧＡ部品１０７の真裏（真下）に対応する位置に実装されている。   The decoupling capacitor 108 is mounted in the vicinity of the power supply pad 120 connected to the BGA component 107 in order to reduce noise generated when power is supplied to the BGA component 107. More specifically, as shown in FIG. 6, the decoupling capacitor 108 is mounted on the solder surface 102 </ b> B at a position corresponding to the back side (below the BGA component 107).

特開２００４−３２７９９３号公報JP 2004-327993 A 特開２００６−３２４４４４号公報JP 2006-324444 A

しかしながら、従来の多層プリント配線基板装置１０１は、上述のように部品面１０２Ａ及び半田面１０２Ｂにそれぞれ電子部品を実装する必要があるため、部品実装工程として、部品面１０２Ａへの実装工程と半田面１０２Ｂへの実装工程の少なくとも２工程が必要であった。   However, since the conventional multilayer printed wiring board device 101 needs to mount electronic components on the component surface 102A and the solder surface 102B as described above, the mounting process on the component surface 102A and the solder surface are necessary as the component mounting process. At least two steps of mounting to 102B were necessary.

このような部品面１０２Ａ及び半田面１０２Ｂに電子部品が実装される構成は、部品実装工程が少なくとも２工程となるため、製造タクトの短縮および製造コストの低減の阻害要因になるという問題があった。また、多層プリント配線基板装置１０１は、軽量化あるいは小型化を達成すべく、部品点数を減らすことも求められていた。   Such a configuration in which the electronic component is mounted on the component surface 102A and the solder surface 102B has a problem that the component mounting process is at least two steps, which hinders the shortening of the manufacturing tact and the reduction of the manufacturing cost. . The multilayer printed wiring board device 101 is also required to reduce the number of components in order to achieve weight reduction or size reduction.

そこで本発明は、上記問題点を解決することができる多層プリント配線基板、及び多層プリント配線基板装置を提供することを目的とする。   Therefore, an object of the present invention is to provide a multilayer printed wiring board and a multilayer printed wiring board device that can solve the above problems.

本発明は、電源に接続される電源プレーンからなる電源層と、グランドに接続されるグランドプレーンからなるグランド層と、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装される回路パターンからなる回路パターン層と、をそれぞれ少なくとも一層有する多層プリント配線基板に関するものである。   The present invention relates to an electronic device having a structure in which a power source layer composed of a power plane connected to a power source, a ground layer composed of a ground plane connected to the ground, and terminals are formed in a grid pattern so as to surround the central area. The present invention relates to a multilayer printed wiring board having at least one circuit pattern layer composed of circuit patterns on which components are mounted.

ここで、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品とは、端子が格子状に形成されたグリッドアレイ部品の中で、少なくとも中央部のエリアに端子が無いものをいう。   Here, an electronic component having a structure in which terminals are formed in a lattice shape so as to surround a central area is a grid array component in which terminals are formed in a lattice shape. It means nothing.

そして、電子部品を実装するための複数のパッドが、端子の位置に対応して回路パターン層に設けられ、複数のパッドに囲まれた回路パターン層のエリアには、電源層に接続された電源ビアと、グランド層に接続されたグランドビアが設けられている。   A plurality of pads for mounting electronic components are provided in the circuit pattern layer corresponding to the positions of the terminals, and an area of the circuit pattern layer surrounded by the plurality of pads has a power supply connected to the power supply layer. A via and a ground via connected to the ground layer are provided.

かかる構成にあっては、電子部品の中央部に対応する多層プリント配線基板の位置に複数の電源ビアおよびグランドビアが集中して配置されるため、電源ビアとグランドビアの間には、キャパシタンス成分〔「容量成分」とも呼ぶ。（以下「Ｃ成分」と略す。）〕によるデカップリング効果が生ずる。また、電源プレーンとグランドプレーンは、それぞれ電源とグランドに接続されているため、電源プレーンとグランドプレーンの間でもＣ成分によるデカップリング効果が生じる。   In such a configuration, since a plurality of power supply vias and ground vias are concentrated on the position of the multilayer printed wiring board corresponding to the central part of the electronic component, a capacitance component is provided between the power supply via and the ground via. [Also referred to as “capacitance component”. (Hereinafter abbreviated as “component C”)] occurs. In addition, since the power plane and the ground plane are connected to the power supply and the ground, respectively, a decoupling effect due to the C component also occurs between the power plane and the ground plane.

ここで、デカップリング効果とは、電源ラインとグランドラインとの間の交流成分をショートするための容量を発生させることであり、電子部品の動作時に発生するノイズを極力電子部品の周辺の高速回路内に閉じ込めて外部の配線等に流さないようにすることをいう。   Here, the decoupling effect is to generate a capacitor for short-circuiting the AC component between the power supply line and the ground line, and noise generated during the operation of the electronic component is reduced to a high-speed circuit around the electronic component as much as possible. It means that it is confined inside so that it does not flow to external wiring.

したがって、従来はノイズの低減目的で、コンデンサを半田面に実装する必要があったが、本発明の多層プリント配線基板はコンデンサを実装しなくても、前記デカップリング効果によりノイズの低減を図ることが可能となる。これにより、半田面に電子部品を実装する工程を省略できるため、全体として製造工程が簡略化され、かつ、部品点数を減らすことができる。   Therefore, in the past, it was necessary to mount a capacitor on the solder surface for the purpose of reducing noise. However, the multilayer printed wiring board of the present invention can reduce noise by the decoupling effect without mounting a capacitor. Is possible. Thereby, since the process of mounting electronic components on the solder surface can be omitted, the manufacturing process can be simplified as a whole, and the number of parts can be reduced.

また、前記した構成において、電源ビアとグランドビアが隣り合うように交互に並んでいても良い。かかる構成により、電源ビアとグランドビアの間のＣ成分によるデカップリング効果をさらに向上させることができる。   In the above-described configuration, the power supply vias and the ground vias may be arranged alternately so as to be adjacent to each other. With this configuration, the decoupling effect due to the C component between the power supply via and the ground via can be further improved.

また、前記した構成において、電源ビア及びグランドビアのうち、全部または一部がスルーホールであることが望ましい。このようなスルーホールを採用すると、ビアの長さを最長とできるため、電源ビアとグランドビアの間のＣ成分によるデカップリング効果をさらに向上させることができる。   In the above-described configuration, it is desirable that all or a part of the power supply via and the ground via is a through hole. When such a through hole is employed, the length of the via can be maximized, so that the decoupling effect due to the C component between the power supply via and the ground via can be further improved.

また、本発明は、上述の多層プリント配線基板の複数のパッドに、中央部のエリアを取り囲むように端子が格子状に形成された構造の電子部品が実装された多層プリント配線基板装置に関する。かかる構成により、前記したデカップリング効果を奏する多層プリント配線基板装置を提供できる。   The present invention also relates to a multilayer printed wiring board device in which electronic components having a structure in which terminals are formed in a lattice shape so as to surround an area in the center are mounted on a plurality of pads of the multilayer printed wiring board described above. With this configuration, it is possible to provide a multilayer printed wiring board device that exhibits the decoupling effect described above.

また、前記した多層プリント配線基板装置にあっては、電子部品の外周近傍に、一方の端子が電源プレーンに接続され、他方の端子がグランドプレーンに接続されたコンデンサが実装されていても良い。かかる構成により、ノイズ低減のためのデカップリング効果をさらに向上させることができる。   In the multilayer printed wiring board device described above, a capacitor in which one terminal is connected to the power supply plane and the other terminal is connected to the ground plane may be mounted near the outer periphery of the electronic component. With this configuration, the decoupling effect for noise reduction can be further improved.

本発明は、半田面にコンデンサを実装する工程を省略できるため、製造工程が簡略化できると共に、多層プリント配線基板に実装する電子部品の数を減らすことができる。   According to the present invention, since the process of mounting the capacitor on the solder surface can be omitted, the manufacturing process can be simplified and the number of electronic components mounted on the multilayer printed wiring board can be reduced.

以下、この発明の最良の形態について図面を参照して説明する。   The best mode of the present invention will be described below with reference to the drawings.

図１は多層プリント配線基板装置の縦断側面図、図２は多層プリント配線基板装置の一部切欠部分平面図、図３は図２を拡大して示す拡大平面図である。
図１に示すように、電子部品としてのＢＧＡ部品７が搭載された多層プリント配線基板装置１ａは、絶縁材料からなる多層構造の多層プリント配線基板２を備え、多層プリント配線基板２の上面である部品面２Ａを備えた回路パターン層に、ＢＧＡ部品７が実装（配設）されている。また、多層プリント配線基板２の下面には、半田面２Ｂが形成されている。 FIG. 1 is a longitudinal side view of a multilayer printed wiring board device, FIG. 2 is a partially cutaway plan view of the multilayer printed wiring board device, and FIG. 3 is an enlarged plan view showing FIG.
As shown in FIG. 1, a multilayer printed wiring board device 1a on which a BGA component 7 as an electronic component is mounted includes a multilayer printed wiring board 2 having a multilayer structure made of an insulating material, and is an upper surface of the multilayer printed wiring board 2. A BGA component 7 is mounted (arranged) on the circuit pattern layer having the component surface 2A. A solder surface 2B is formed on the lower surface of the multilayer printed wiring board 2.

ここで、ＢＧＡ部品７は、下面の中央部のエリアを取り囲むように格子状に複数の端子７ａがロの字状に形成されている。なお、複数の端子７ａは、電源端子、グランド端子、およびその他の信号端子等である。   Here, in the BGA component 7, a plurality of terminals 7a are formed in a square shape in a lattice shape so as to surround an area at the center of the lower surface. The plurality of terminals 7a are a power supply terminal, a ground terminal, and other signal terminals.

また、図２に示すように、多層プリント配線基板２の部品面２Ａを備えた回路パターン層には、ＢＧＡ部品７の各端子７ａが接続される（各端子７ａに対応する）電源パッド２０Ａ、グランドパッド２０Ｂ、及びその他のパッド２０Ｃが形成されている。   Further, as shown in FIG. 2, each terminal 7a of the BGA component 7 is connected to the circuit pattern layer provided with the component surface 2A of the multilayer printed wiring board 2 (corresponding to each terminal 7a). A ground pad 20B and other pads 20C are formed.

ここで、電源パッド２０Ａ及びグランドパッド２０Ｂは、ＢＧＡ部品７の中央部のエリアに対応する部品面２Ａ（回路パターン層）におけるエリアを取り囲むようにしてロ字状に形成されている。なお、電源パッド２０Ａ及びグランドパッド２０Ｂは、図２および図３に示すように、ＢＧＡ部品７の中央部のエリアに対応する部品面２Ａ（回路パターン層）におけるエリアの外縁に沿って交互に配列されている。   Here, the power supply pad 20 </ b> A and the ground pad 20 </ b> B are formed in a square shape so as to surround an area in the component surface 2 </ b> A (circuit pattern layer) corresponding to the central area of the BGA component 7. The power pads 20A and the ground pads 20B are alternately arranged along the outer edge of the area on the component surface 2A (circuit pattern layer) corresponding to the central area of the BGA component 7, as shown in FIGS. Has been.

このように、各パッド２０Ａ、２０Ｂおよび２０ＣはＢＧＡ部品７の端子７ａの配列に対応して配置されている。そして、ＢＧＡ部品７の実装時には、電源パッド２０ＡはＢＧＡ部品７の電源端子である端子７ａと接続し、グランドパッド２０ＢはＢＧＡ部品７のグランド端子である端子７ａと接続する。また、その他のパッド２０Ｃは、ＢＧＡ部品７のその他の信号端子と接続する。このように、各パッド２０Ａ、２０Ｂおよび２０ＣとＢＧＡ部品７の各端子７ａとが導通すると、ＢＧＡ部品７へデータ信号や制御信号などの各種の信号が入出力可能となる。   Thus, the pads 20A, 20B and 20C are arranged corresponding to the arrangement of the terminals 7a of the BGA component 7. When the BGA component 7 is mounted, the power pad 20A is connected to the terminal 7a that is the power terminal of the BGA component 7, and the ground pad 20B is connected to the terminal 7a that is the ground terminal of the BGA component 7. The other pads 20C are connected to other signal terminals of the BGA component 7. As described above, when the pads 20A, 20B, and 20C are electrically connected to the terminals 7a of the BGA component 7, various signals such as data signals and control signals can be input / output to / from the BGA component 7.

また、多層プリント配線基板２内には、図１に示すように、導電材料で構成された電源プレーン４ａからなる電源層４Ａと、電源プレーン４ａより下方に配されたグランドプレーン４ｂからなるグランド層４Ｂとを有している。この電源プレーン４ａは電源に接続され、グランドプレーン４ｂはグランドに接続されている。   Further, in the multilayer printed wiring board 2, as shown in FIG. 1, a power layer 4A composed of a power plane 4a made of a conductive material, and a ground layer composed of a ground plane 4b arranged below the power plane 4a. 4B. The power plane 4a is connected to a power source, and the ground plane 4b is connected to the ground.

また、電源層４とグランド層４Ｂとの間には、ＢＧＡ部品７の電源端子およびグランド端子以外の端子７ａと電気的に接続される信号パターン層４Ｃが配されている。なお、多層プリント配線基板２の半田面２Ｂには、コンデンサ等の実装部品は実装されていない。   Between the power supply layer 4 and the ground layer 4B, a signal pattern layer 4C that is electrically connected to the terminals 7a other than the power supply terminal and the ground terminal of the BGA component 7 is disposed. Note that mounting components such as capacitors are not mounted on the solder surface 2B of the multilayer printed wiring board 2.

図２に示すように、本発明の多層プリント配線基板装置１ａは、部品面２Ａ（回路パターン層）に形成された、パッド２０Ａ〜２０Ｃが形成されずに多層プリント配線基板２の上面が露出した正方形状のエリアを、中央エリアＦとしている。言い換えれば、中央エリアＦは、電源パッド２０Ａとグランドパッド２０Ｂとでパッド２０によって取り囲まれている。そして、中央エリアＦ内には、スルーホール１０が格子状に配設されている。さらに換言すると、中央エリアＦは、ＢＧＡ部品７（電子部品）の格子状の端子が無い中央部のエリアに対応する部品面２Ａ（回路パターン層）におけるエリアである。   As shown in FIG. 2, in the multilayer printed wiring board device 1a of the present invention, the upper surface of the multilayer printed wiring board 2 is exposed without the pads 20A to 20C formed on the component surface 2A (circuit pattern layer). A square area is a central area F. In other words, the central area F is surrounded by the pad 20 with the power pad 20A and the ground pad 20B. In the central area F, the through holes 10 are arranged in a lattice pattern. In other words, the central area F is an area on the component surface 2A (circuit pattern layer) corresponding to the central area where there is no grid-like terminal of the BGA component 7 (electronic component).

この中央エリアＦにおいて、図１および図３に示すように、電源プレーン４ａに接続された電源スルーホール１０Ａ（電源ビア）と、グランドプレーン４ｂに接続されたグランドスルーホール１０Ｂ（グランドビア）とが、多層プリント配線基板２の厚み方向（積層方向）に貫いて（貫通して）いても良い。なお、本実施例では、図３に示すように、中央エリアＦに、４×４個の格子パターンでスルーホール１０を設け、さらに電源スルーホール１０Ａとグランドスルーホール１０Ｂとを隣り合うように交互に配列した。   In this central area F, as shown in FIGS. 1 and 3, a power through hole 10A (power via) connected to the power plane 4a and a ground through hole 10B (ground via) connected to the ground plane 4b are formed. The multilayer printed wiring board 2 may penetrate (penetrate) in the thickness direction (stacking direction). In this embodiment, as shown in FIG. 3, through holes 10 are provided in the central area F with 4 × 4 lattice patterns, and power supply through holes 10A and ground through holes 10B are alternately arranged adjacent to each other. Arranged.

このように、部品面２Ａにおけるパッド２０Ａ〜２０Ｃが形成されない中央の平面領域（中央エリアＦ）に、スルーホール１０を配置することにより、電源スルーホール１０Ａとグランドスルーホール１０Ｂの間でＣ成分によるデカップリング効果が生ずる。また、スルーホール１０は、電源プレーン４ａ又はグランドプレーン４ｂに接続されているため、プレーン４ａ，４ｂ間でもＣ成分によるデカップリング効果が生じる。   As described above, by arranging the through hole 10 in the central plane area (central area F) where the pads 20A to 20C are not formed on the component surface 2A, the C component is generated between the power supply through hole 10A and the ground through hole 10B. A decoupling effect occurs. Further, since the through hole 10 is connected to the power supply plane 4a or the ground plane 4b, a decoupling effect due to the C component also occurs between the planes 4a and 4b.

したがって、従来はノイズの低減目的で半田面２Ｂにコンデンサが実装されていたが、かかるコンデンサが実装されていなくてもデカップリング効果によりノイズの低減を図ることが可能となる。   Therefore, in the past, a capacitor was mounted on the solder surface 2B for the purpose of reducing noise, but even if such a capacitor is not mounted, it is possible to reduce noise due to the decoupling effect.

これにより、半田面２Ｂにコンデンサを実装する製造工程が省略されるため、製造工程が簡略化される。また、中央エリアＦの有効利用が実現でき、多層プリント配線基板２に実装する部品点数を減らすこともできる。
なお、中央エリアＦにおいて格子状に整列した電源スルーホール１０Ａ及びグランドスルーホール１０Ｂは交互に配置される構成としたため、スルーホール１０間のＣ成分によるデカップリング効果が可及的に向上している。 This eliminates the manufacturing process of mounting the capacitor on the solder surface 2B, thereby simplifying the manufacturing process. In addition, the central area F can be effectively used, and the number of components mounted on the multilayer printed wiring board 2 can be reduced.
Since the power supply through holes 10A and the ground through holes 10B arranged in a grid pattern in the central area F are alternately arranged, the decoupling effect due to the C component between the through holes 10 is improved as much as possible. .

図４および図５に従って、実施例２に係る多層プリント配線基板装置１ｂを説明する。図４は多層プリント配線基板装置の縦断側面図であり、図５は多層プリント配線基板装置の部分平面図である。なお、上述の実施例１に係る多層プリント配線基板装置１ａと共通する事項については、同じ符号を付して説明を簡略又は省略する。   A multilayer printed wiring board device 1b according to the second embodiment will be described with reference to FIGS. 4 is a longitudinal side view of the multilayer printed wiring board device, and FIG. 5 is a partial plan view of the multilayer printed wiring board device. In addition, about the matter which is common in the multilayer printed wiring board apparatus 1a which concerns on the above-mentioned Example 1, the same code | symbol is attached | subjected and description is abbreviate | omitted or abbreviate | omitted.

図４および図５に示すように、多層プリント配線基板装置１ｂは、中央エリアＦに設けられるビアは、特定の層間を接続する層間ビア（ＩＶＨ：Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ）１０Ｃ，１０Ｄとされている。具体的には、電源層間ビア１０Ｃ（電源ビア）が電源プレーン４ａと接続し、グランド層間ビア１０Ｄ（グランドビア）がグランドプレーン４ｂと接続している。   As shown in FIGS. 4 and 5, in the multilayer printed wiring board device 1b, vias provided in the central area F are interlayer vias (IVH) 10C and 10D connecting specific layers. Specifically, the power supply interlayer via 10C (power supply via) is connected to the power supply plane 4a, and the ground interlayer via 10D (ground via) is connected to the ground plane 4b.

また、多層プリント配線基板装置１ｂは、部品面２Ａにおけるパッド２０Ａ〜２０Ｃの形成領域の外側、すなわちＢＧＡ部品７の外周近傍にコンデンサ３０が実装されている。ここで、コンデンサ３０の一方の端子（図示省略）は前記電源プレーン４ａに接続され、他方の端子（図示省略）はグランドプレーン４ｂに接続されている。   In the multilayer printed wiring board device 1b, the capacitor 30 is mounted outside the formation area of the pads 20A to 20C on the component surface 2A, that is, near the outer periphery of the BGA component 7. Here, one terminal (not shown) of the capacitor 30 is connected to the power plane 4a, and the other terminal (not shown) is connected to the ground plane 4b.

多層プリント配線基板装置１ｂは、ノイズ低減のためのデカップリングコンデンサを半田面２Ｂに実装する必要が無いため、部品面２Ａの電源パッド２０Ａから遠い位置に、新たにコンデンサ３０を実装することができる。かかる構成により、多層プリント配線基板装置１ｂに実装される実装部品は、すべて部品面２Ａのみに実装できるため、部品実装工程を１工程にできる。ビアのみでのデカップリング効果が弱い場合は、コンデンサ３０を配置してデカップリング効果を向上させることができる。   Since the multilayer printed wiring board device 1b does not have to mount a decoupling capacitor for reducing noise on the solder surface 2B, a capacitor 30 can be newly mounted at a position far from the power supply pad 20A on the component surface 2A. . With this configuration, all the mounting components mounted on the multilayer printed wiring board device 1b can be mounted only on the component surface 2A, so that the component mounting process can be performed in one step. When the decoupling effect by only the via is weak, the capacitor 30 can be disposed to improve the decoupling effect.

前記した実施例は、説明のために例示したものであって、本発明としてはそれらに限定されるものではなく、特許請求の範囲、明細書および図面の記載から当業者が認識することができる本発明の技術的思想に反しない限り、変更、削除および付加が可能である。   The above-described embodiments have been illustrated for the purpose of explanation, and the present invention is not limited thereto, and can be recognized by those skilled in the art from the description of the claims, the specification, and the drawings. Modifications, deletions, and additions are possible without departing from the technical idea of the present invention.

例えば、多層プリント配線基板２は、電源層４Ａ、グランド層４Ｂ、及び回路パターン層４Ｃをそれぞれ少なくとも一層具備していればよいが、上記実施例に限定されず、複数の層にそれぞれ設定してもよい。   For example, the multilayer printed wiring board 2 only needs to include at least one power source layer 4A, a ground layer 4B, and a circuit pattern layer 4C. However, the multilayer printed wiring board 2 is not limited to the above-described embodiment, and is set to a plurality of layers. Also good.

また、中央部のエリアＦに配置されるビアは、全部がスルーホールであってもよいし、一部がスルーホールであってもよい。なお、これまでに述べた説明にあっては、本発明に係る多層プリント配線基板装置１ａ，１ｂの部品面２Ａを上面とし、半田面２Ｂを下面として便宜上説明したが、本発明は上下方向が限定されるものではない。   Further, the vias arranged in the central area F may be all through holes or part thereof may be through holes. In the description given so far, the component surface 2A of the multilayer printed wiring board device 1a, 1b according to the present invention has been described as the upper surface and the solder surface 2B as the lower surface. It is not limited.

また、前記した実施例においては、電子部品としてＢＧＡ部品を用いて説明したが、これに限定されるものではなく、電子部品は中央部のエリアを取り囲むように端子が格子状に形成された構造を有するものであれば良い。例えば、電子部品は中央部のエリアを取り囲むように端子が格子状に形成されたＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）等のグリッドアレイ部品である。   In the above-described embodiments, the BGA component is used as the electronic component. However, the present invention is not limited to this, and the electronic component has a structure in which terminals are formed in a lattice shape so as to surround the central area. As long as it has. For example, the electronic component is a grid array component such as a PGA (Pin Grid Array) in which terminals are formed in a lattice shape so as to surround a central area.

実施例１に係る多層プリント配線基板装置の縦断側面図である。It is a vertical side view of the multilayer printed wiring board device according to the first embodiment. 実施例１に係る多層プリント配線基板装置の一部切欠部分平面図である。1 is a partially cutaway plan view of a multilayer printed wiring board device according to Embodiment 1. FIG. 実施例１に係る多層プリント配線基板装置であって、図２を拡大して示す拡大平面図である。FIG. 3 is an enlarged plan view illustrating the multilayer printed wiring board device according to the first embodiment, which is an enlarged view of FIG. 2. 実施例２に係る多層プリント配線基板装置の縦断側面図である。It is a vertical side view of the multilayer printed wiring board device according to the second embodiment. 実施例２に係る多層プリント配線基板装置の部分平面図である。6 is a partial plan view of a multilayer printed wiring board device according to Example 2. FIG. 従来の多層プリント配線基板装置の側面図である。It is a side view of the conventional multilayer printed wiring board apparatus. 従来の多層プリント配線基板装置一部切欠平面図である。It is a partially cutaway plan view of a conventional multilayer printed wiring board device.

符号の説明Explanation of symbols

１ａ，１ｂ 多層プリント配線基板装置
２Ａ 部品面（基板表面）
４ａ 電源プレーン
４Ａ 電源層
４ｂ グランドプレーン
４Ｂ グランド層
４ｃ 回路パターン
４Ｃ 回路パターン層
７ ＢＧＡ部品（電子部品）
１０Ａ 電源スルーホール（電源ビア）
１０Ｂ グランドスルーホール（グランドビア）
１０Ｃ 電源層間ビア１０Ｃ（電源ビア）
１０Ｄ グランド層間ビア１０Ｄ（グランドビア）
２０Ａ 電源パッド
２０Ｂ グランドパッド
３０ コンデンサ
Ｆ 中央部エリア 1a, 1b Multilayer printed wiring board device 2A Component side (board surface)
4a Power plane 4A Power layer 4b Ground plane 4B Ground layer 4c Circuit pattern 4C Circuit pattern layer 7 BGA component (electronic component)
10A Power through hole (power via)
10B Ground through hole (Grand via)
10C Power supply interlayer via 10C (Power supply via)
10D Ground interlayer via 10D (Ground via)
20A Power supply pad 20B Ground pad 30 Capacitor F Central area

Claims (5)

電源に接続される電源プレーンからなる電源層と、
グランドに接続されるグランドプレーンからなるグランド層と、
中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装される回路パターンからなる回路パターン層と、をそれぞれ少なくとも一層有する多層プリント配線基板であって、
前記電子部品を実装するための複数のパッドが、前記端子の位置に対応して前記回路パターン層に設けられ、
前記複数のパッドに囲まれた前記回路パターン層のエリアには、前記電源層に接続された電源ビアと、前記グランド層に接続されたグランドビアが設けられたことを特徴とする多層プリント配線基板 A power layer consisting of power planes connected to the power source,
A ground layer consisting of a ground plane connected to the ground;
A multilayer printed wiring board having at least one circuit pattern layer comprising a circuit pattern on which an electronic component having a structure in which terminals are formed in a lattice shape so as to surround an area in the center part,
A plurality of pads for mounting the electronic component is provided in the circuit pattern layer corresponding to the position of the terminal,
The area of the circuit pattern layer surrounded by the plurality of pads includes a power supply via connected to the power supply layer and a ground via connected to the ground layer. 前記電源ビアと前記グランドビアが隣り合うように交互に並んでいる請求項１に記載の多層プリント配線基板   The multilayer printed wiring board according to claim 1, wherein the power supply via and the ground via are alternately arranged so as to be adjacent to each other. 前記電源ビア及び前記グランドビアの全部または一部がスルーホールであることを特徴とする請求項1または２に記載の多層プリント配線基板   The multilayer printed wiring board according to claim 1, wherein all or part of the power supply via and the ground via are through holes. 請求項１〜３のいずれか１つに記載の多層プリント配線基板の前記複数のパッドに、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装された多層プリント配線基板装置   The multilayer which mounted the electronic component which has the structure where the terminal was formed in the grid | lattice form so that the area of a center part might be enclosed in these pads of the multilayer printed wiring board as described in any one of Claims 1-3 Printed circuit board equipment 前記電子部品の外周近傍に、一方の端子が前記電源プレーンに接続され、他方の端子が前記グランドプレーンに接続されたコンデンサが実装された請求項４記載の多層プリント配線基板装置   The multilayer printed wiring board device according to claim 4, wherein a capacitor having one terminal connected to the power supply plane and the other terminal connected to the ground plane is mounted near the outer periphery of the electronic component.
JP2008168262A 2008-06-27 2008-06-27 Multilayer printed wiring board, and multilayer printed wiring board device Pending JP2010010413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008168262A JP2010010413A (en) 2008-06-27 2008-06-27 Multilayer printed wiring board, and multilayer printed wiring board device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168262A JP2010010413A (en) 2008-06-27 2008-06-27 Multilayer printed wiring board, and multilayer printed wiring board device

Publications (1)

Publication Number Publication Date
JP2010010413A true JP2010010413A (en) 2010-01-14

Family

ID=41590546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168262A Pending JP2010010413A (en) 2008-06-27 2008-06-27 Multilayer printed wiring board, and multilayer printed wiring board device

Country Status (1)

Country Link
JP (1) JP2010010413A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147643B2 (en) 2013-04-26 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor package
CN106211556A (en) * 2016-07-28 2016-12-07 广东欧珀移动通信有限公司 Printed circuit board (PCB) and there is its electronic installation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147643B2 (en) 2013-04-26 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor package
CN106211556A (en) * 2016-07-28 2016-12-07 广东欧珀移动通信有限公司 Printed circuit board (PCB) and there is its electronic installation

Similar Documents

Publication Publication Date Title
EP1761119B1 (en) Ceramic capacitor
JP5280309B2 (en) Semiconductor device and manufacturing method thereof
JP2017123459A (en) Printed circuit board
JP2000307005A (en) Semiconductor integrated circuit, printed wiring board, and electronic apparatus
JP4365166B2 (en) Capacitor, multilayer wiring board, and semiconductor device
JP2010004028A (en) Wiring board, method of manufacturing the same, and semiconductor device
KR101298280B1 (en) Embedded printed circuit board and manufacturing method thereof
KR20150048105A (en) Wiring substrate and wiring substrate fabrication method
KR101555403B1 (en) Wiring board
JP2006100699A (en) Printed wiring board, method for manufacturing the same and information processor
US20170354038A1 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
JP2010153831A5 (en) Wiring board and semiconductor device
JP2010010413A (en) Multilayer printed wiring board, and multilayer printed wiring board device
JP2001144205A (en) Multi-terminal device and printed wiring board
JP2007129046A (en) Mounting structure of capacitor array
JP2012109386A (en) Wiring board
JP2014096584A (en) Printed circuit board and method of manufacturing printed circuit board
JP2000340956A (en) Multilayered wiring board
US6950315B2 (en) High frequency module mounting structure in which solder is prevented from peeling
JP2005203420A (en) Electronic circuit board
KR102262073B1 (en) Wiring substrate
JP6236841B2 (en) Multilayer wiring board and manufacturing method thereof
JP7405460B1 (en) Manufacturing methods for circuit boards and electronic components
JP2012089541A (en) Multilayer circuit board
WO2021084750A1 (en) Interposer mounted substrate

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101007

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101007