JP2010010413A - Multilayer printed wiring board, and multilayer printed wiring board device - Google Patents
Multilayer printed wiring board, and multilayer printed wiring board device Download PDFInfo
- Publication number
- JP2010010413A JP2010010413A JP2008168262A JP2008168262A JP2010010413A JP 2010010413 A JP2010010413 A JP 2010010413A JP 2008168262 A JP2008168262 A JP 2008168262A JP 2008168262 A JP2008168262 A JP 2008168262A JP 2010010413 A JP2010010413 A JP 2010010413A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- ground
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、電子部品が実装される多層プリント配線基板、及び前記電子部品が実装された多層プリント配線基板装置に関するものである。 The present invention relates to a multilayer printed wiring board on which electronic components are mounted, and a multilayer printed wiring board device on which the electronic components are mounted.
従来より、例えばBGA(Ball Grid Array)タイプの半導体集積回路部品(以下、「BGA部品」と略す。)が搭載された多層プリント配線基板装置は、よく知られている(例えば、特許文献1,2参照)。 2. Description of the Related Art Conventionally, a multilayer printed wiring board device on which, for example, a BGA (Ball Grid Array) type semiconductor integrated circuit component (hereinafter abbreviated as “BGA component”) is well known (for example, Patent Document 1, 2).
従来の多層プリント配線基板装置101は、図6および図7に示すように、多層構造の多層プリント配線基板102と、BGA部品107と、デカップリングコンデンサ108とを有している。そして、BGA部品107は多層プリント配線基板102の上面である部品面102Aに実装され、デカップリングコンデンサ108は多層プリント配線基板102の下面である半田面102Bに実装されている。
As shown in FIGS. 6 and 7, the conventional multilayer printed
このデカップリングコンデンサ108は、BGA部品107への電源供給時に生ずるノイズを低減すべく、BGA部品107と接続する電源パッド120の近傍に実装されている。より具体的には、図6に示すように、デカップリングコンデンサ108は、半田面102Bの、BGA部品107の真裏(真下)に対応する位置に実装されている。
The
しかしながら、従来の多層プリント配線基板装置101は、上述のように部品面102A及び半田面102Bにそれぞれ電子部品を実装する必要があるため、部品実装工程として、部品面102Aへの実装工程と半田面102Bへの実装工程の少なくとも2工程が必要であった。
However, since the conventional multilayer printed
このような部品面102A及び半田面102Bに電子部品が実装される構成は、部品実装工程が少なくとも2工程となるため、製造タクトの短縮および製造コストの低減の阻害要因になるという問題があった。また、多層プリント配線基板装置101は、軽量化あるいは小型化を達成すべく、部品点数を減らすことも求められていた。
Such a configuration in which the electronic component is mounted on the
そこで本発明は、上記問題点を解決することができる多層プリント配線基板、及び多層プリント配線基板装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a multilayer printed wiring board and a multilayer printed wiring board device that can solve the above problems.
本発明は、電源に接続される電源プレーンからなる電源層と、グランドに接続されるグランドプレーンからなるグランド層と、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装される回路パターンからなる回路パターン層と、をそれぞれ少なくとも一層有する多層プリント配線基板に関するものである。 The present invention relates to an electronic device having a structure in which a power source layer composed of a power plane connected to a power source, a ground layer composed of a ground plane connected to the ground, and terminals are formed in a grid pattern so as to surround the central area. The present invention relates to a multilayer printed wiring board having at least one circuit pattern layer composed of circuit patterns on which components are mounted.
ここで、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品とは、端子が格子状に形成されたグリッドアレイ部品の中で、少なくとも中央部のエリアに端子が無いものをいう。 Here, an electronic component having a structure in which terminals are formed in a lattice shape so as to surround a central area is a grid array component in which terminals are formed in a lattice shape. It means nothing.
そして、電子部品を実装するための複数のパッドが、端子の位置に対応して回路パターン層に設けられ、複数のパッドに囲まれた回路パターン層のエリアには、電源層に接続された電源ビアと、グランド層に接続されたグランドビアが設けられている。 A plurality of pads for mounting electronic components are provided in the circuit pattern layer corresponding to the positions of the terminals, and an area of the circuit pattern layer surrounded by the plurality of pads has a power supply connected to the power supply layer. A via and a ground via connected to the ground layer are provided.
かかる構成にあっては、電子部品の中央部に対応する多層プリント配線基板の位置に複数の電源ビアおよびグランドビアが集中して配置されるため、電源ビアとグランドビアの間には、キャパシタンス成分〔「容量成分」とも呼ぶ。(以下「C成分」と略す。)〕によるデカップリング効果が生ずる。また、電源プレーンとグランドプレーンは、それぞれ電源とグランドに接続されているため、電源プレーンとグランドプレーンの間でもC成分によるデカップリング効果が生じる。 In such a configuration, since a plurality of power supply vias and ground vias are concentrated on the position of the multilayer printed wiring board corresponding to the central part of the electronic component, a capacitance component is provided between the power supply via and the ground via. [Also referred to as “capacitance component”. (Hereinafter abbreviated as “component C”)] occurs. In addition, since the power plane and the ground plane are connected to the power supply and the ground, respectively, a decoupling effect due to the C component also occurs between the power plane and the ground plane.
ここで、デカップリング効果とは、電源ラインとグランドラインとの間の交流成分をショートするための容量を発生させることであり、電子部品の動作時に発生するノイズを極力電子部品の周辺の高速回路内に閉じ込めて外部の配線等に流さないようにすることをいう。 Here, the decoupling effect is to generate a capacitor for short-circuiting the AC component between the power supply line and the ground line, and noise generated during the operation of the electronic component is reduced to a high-speed circuit around the electronic component as much as possible. It means that it is confined inside so that it does not flow to external wiring.
したがって、従来はノイズの低減目的で、コンデンサを半田面に実装する必要があったが、本発明の多層プリント配線基板はコンデンサを実装しなくても、前記デカップリング効果によりノイズの低減を図ることが可能となる。これにより、半田面に電子部品を実装する工程を省略できるため、全体として製造工程が簡略化され、かつ、部品点数を減らすことができる。 Therefore, in the past, it was necessary to mount a capacitor on the solder surface for the purpose of reducing noise. However, the multilayer printed wiring board of the present invention can reduce noise by the decoupling effect without mounting a capacitor. Is possible. Thereby, since the process of mounting electronic components on the solder surface can be omitted, the manufacturing process can be simplified as a whole, and the number of parts can be reduced.
また、前記した構成において、電源ビアとグランドビアが隣り合うように交互に並んでいても良い。かかる構成により、電源ビアとグランドビアの間のC成分によるデカップリング効果をさらに向上させることができる。 In the above-described configuration, the power supply vias and the ground vias may be arranged alternately so as to be adjacent to each other. With this configuration, the decoupling effect due to the C component between the power supply via and the ground via can be further improved.
また、前記した構成において、電源ビア及びグランドビアのうち、全部または一部がスルーホールであることが望ましい。このようなスルーホールを採用すると、ビアの長さを最長とできるため、電源ビアとグランドビアの間のC成分によるデカップリング効果をさらに向上させることができる。 In the above-described configuration, it is desirable that all or a part of the power supply via and the ground via is a through hole. When such a through hole is employed, the length of the via can be maximized, so that the decoupling effect due to the C component between the power supply via and the ground via can be further improved.
また、本発明は、上述の多層プリント配線基板の複数のパッドに、中央部のエリアを取り囲むように端子が格子状に形成された構造の電子部品が実装された多層プリント配線基板装置に関する。かかる構成により、前記したデカップリング効果を奏する多層プリント配線基板装置を提供できる。 The present invention also relates to a multilayer printed wiring board device in which electronic components having a structure in which terminals are formed in a lattice shape so as to surround an area in the center are mounted on a plurality of pads of the multilayer printed wiring board described above. With this configuration, it is possible to provide a multilayer printed wiring board device that exhibits the decoupling effect described above.
また、前記した多層プリント配線基板装置にあっては、電子部品の外周近傍に、一方の端子が電源プレーンに接続され、他方の端子がグランドプレーンに接続されたコンデンサが実装されていても良い。かかる構成により、ノイズ低減のためのデカップリング効果をさらに向上させることができる。 In the multilayer printed wiring board device described above, a capacitor in which one terminal is connected to the power supply plane and the other terminal is connected to the ground plane may be mounted near the outer periphery of the electronic component. With this configuration, the decoupling effect for noise reduction can be further improved.
本発明は、半田面にコンデンサを実装する工程を省略できるため、製造工程が簡略化できると共に、多層プリント配線基板に実装する電子部品の数を減らすことができる。 According to the present invention, since the process of mounting the capacitor on the solder surface can be omitted, the manufacturing process can be simplified and the number of electronic components mounted on the multilayer printed wiring board can be reduced.
以下、この発明の最良の形態について図面を参照して説明する。 The best mode of the present invention will be described below with reference to the drawings.
図1は多層プリント配線基板装置の縦断側面図、図2は多層プリント配線基板装置の一部切欠部分平面図、図3は図2を拡大して示す拡大平面図である。
図1に示すように、電子部品としてのBGA部品7が搭載された多層プリント配線基板装置1aは、絶縁材料からなる多層構造の多層プリント配線基板2を備え、多層プリント配線基板2の上面である部品面2Aを備えた回路パターン層に、BGA部品7が実装(配設)されている。また、多層プリント配線基板2の下面には、半田面2Bが形成されている。
FIG. 1 is a longitudinal side view of a multilayer printed wiring board device, FIG. 2 is a partially cutaway plan view of the multilayer printed wiring board device, and FIG. 3 is an enlarged plan view showing FIG.
As shown in FIG. 1, a multilayer printed
ここで、BGA部品7は、下面の中央部のエリアを取り囲むように格子状に複数の端子7aがロの字状に形成されている。なお、複数の端子7aは、電源端子、グランド端子、およびその他の信号端子等である。
Here, in the
また、図2に示すように、多層プリント配線基板2の部品面2Aを備えた回路パターン層には、BGA部品7の各端子7aが接続される(各端子7aに対応する)電源パッド20A、グランドパッド20B、及びその他のパッド20Cが形成されている。
Further, as shown in FIG. 2, each
ここで、電源パッド20A及びグランドパッド20Bは、BGA部品7の中央部のエリアに対応する部品面2A(回路パターン層)におけるエリアを取り囲むようにしてロ字状に形成されている。なお、電源パッド20A及びグランドパッド20Bは、図2および図3に示すように、BGA部品7の中央部のエリアに対応する部品面2A(回路パターン層)におけるエリアの外縁に沿って交互に配列されている。
Here, the
このように、各パッド20A、20Bおよび20CはBGA部品7の端子7aの配列に対応して配置されている。そして、BGA部品7の実装時には、電源パッド20AはBGA部品7の電源端子である端子7aと接続し、グランドパッド20BはBGA部品7のグランド端子である端子7aと接続する。また、その他のパッド20Cは、BGA部品7のその他の信号端子と接続する。このように、各パッド20A、20Bおよび20CとBGA部品7の各端子7aとが導通すると、BGA部品7へデータ信号や制御信号などの各種の信号が入出力可能となる。
Thus, the
また、多層プリント配線基板2内には、図1に示すように、導電材料で構成された電源プレーン4aからなる電源層4Aと、電源プレーン4aより下方に配されたグランドプレーン4bからなるグランド層4Bとを有している。この電源プレーン4aは電源に接続され、グランドプレーン4bはグランドに接続されている。
Further, in the multilayer printed
また、電源層4とグランド層4Bとの間には、BGA部品7の電源端子およびグランド端子以外の端子7aと電気的に接続される信号パターン層4Cが配されている。なお、多層プリント配線基板2の半田面2Bには、コンデンサ等の実装部品は実装されていない。
Between the power supply layer 4 and the
図2に示すように、本発明の多層プリント配線基板装置1aは、部品面2A(回路パターン層)に形成された、パッド20A〜20Cが形成されずに多層プリント配線基板2の上面が露出した正方形状のエリアを、中央エリアFとしている。言い換えれば、中央エリアFは、電源パッド20Aとグランドパッド20Bとでパッド20によって取り囲まれている。そして、中央エリアF内には、スルーホール10が格子状に配設されている。さらに換言すると、中央エリアFは、BGA部品7(電子部品)の格子状の端子が無い中央部のエリアに対応する部品面2A(回路パターン層)におけるエリアである。
As shown in FIG. 2, in the multilayer printed
この中央エリアFにおいて、図1および図3に示すように、電源プレーン4aに接続された電源スルーホール10A(電源ビア)と、グランドプレーン4bに接続されたグランドスルーホール10B(グランドビア)とが、多層プリント配線基板2の厚み方向(積層方向)に貫いて(貫通して)いても良い。なお、本実施例では、図3に示すように、中央エリアFに、4×4個の格子パターンでスルーホール10を設け、さらに電源スルーホール10Aとグランドスルーホール10Bとを隣り合うように交互に配列した。
In this central area F, as shown in FIGS. 1 and 3, a power through
このように、部品面2Aにおけるパッド20A〜20Cが形成されない中央の平面領域(中央エリアF)に、スルーホール10を配置することにより、電源スルーホール10Aとグランドスルーホール10Bの間でC成分によるデカップリング効果が生ずる。また、スルーホール10は、電源プレーン4a又はグランドプレーン4bに接続されているため、プレーン4a,4b間でもC成分によるデカップリング効果が生じる。
As described above, by arranging the through
したがって、従来はノイズの低減目的で半田面2Bにコンデンサが実装されていたが、かかるコンデンサが実装されていなくてもデカップリング効果によりノイズの低減を図ることが可能となる。
Therefore, in the past, a capacitor was mounted on the
これにより、半田面2Bにコンデンサを実装する製造工程が省略されるため、製造工程が簡略化される。また、中央エリアFの有効利用が実現でき、多層プリント配線基板2に実装する部品点数を減らすこともできる。
なお、中央エリアFにおいて格子状に整列した電源スルーホール10A及びグランドスルーホール10Bは交互に配置される構成としたため、スルーホール10間のC成分によるデカップリング効果が可及的に向上している。
This eliminates the manufacturing process of mounting the capacitor on the
Since the power supply through
図4および図5に従って、実施例2に係る多層プリント配線基板装置1bを説明する。図4は多層プリント配線基板装置の縦断側面図であり、図5は多層プリント配線基板装置の部分平面図である。なお、上述の実施例1に係る多層プリント配線基板装置1aと共通する事項については、同じ符号を付して説明を簡略又は省略する。
A multilayer printed
図4および図5に示すように、多層プリント配線基板装置1bは、中央エリアFに設けられるビアは、特定の層間を接続する層間ビア(IVH:Interstitial Via Hole)10C,10Dとされている。具体的には、電源層間ビア10C(電源ビア)が電源プレーン4aと接続し、グランド層間ビア10D(グランドビア)がグランドプレーン4bと接続している。
As shown in FIGS. 4 and 5, in the multilayer printed
また、多層プリント配線基板装置1bは、部品面2Aにおけるパッド20A〜20Cの形成領域の外側、すなわちBGA部品7の外周近傍にコンデンサ30が実装されている。ここで、コンデンサ30の一方の端子(図示省略)は前記電源プレーン4aに接続され、他方の端子(図示省略)はグランドプレーン4bに接続されている。
In the multilayer printed
多層プリント配線基板装置1bは、ノイズ低減のためのデカップリングコンデンサを半田面2Bに実装する必要が無いため、部品面2Aの電源パッド20Aから遠い位置に、新たにコンデンサ30を実装することができる。かかる構成により、多層プリント配線基板装置1bに実装される実装部品は、すべて部品面2Aのみに実装できるため、部品実装工程を1工程にできる。ビアのみでのデカップリング効果が弱い場合は、コンデンサ30を配置してデカップリング効果を向上させることができる。
Since the multilayer printed
前記した実施例は、説明のために例示したものであって、本発明としてはそれらに限定されるものではなく、特許請求の範囲、明細書および図面の記載から当業者が認識することができる本発明の技術的思想に反しない限り、変更、削除および付加が可能である。 The above-described embodiments have been illustrated for the purpose of explanation, and the present invention is not limited thereto, and can be recognized by those skilled in the art from the description of the claims, the specification, and the drawings. Modifications, deletions, and additions are possible without departing from the technical idea of the present invention.
例えば、多層プリント配線基板2は、電源層4A、グランド層4B、及び回路パターン層4Cをそれぞれ少なくとも一層具備していればよいが、上記実施例に限定されず、複数の層にそれぞれ設定してもよい。
For example, the multilayer printed
また、中央部のエリアFに配置されるビアは、全部がスルーホールであってもよいし、一部がスルーホールであってもよい。なお、これまでに述べた説明にあっては、本発明に係る多層プリント配線基板装置1a,1bの部品面2Aを上面とし、半田面2Bを下面として便宜上説明したが、本発明は上下方向が限定されるものではない。
Further, the vias arranged in the central area F may be all through holes or part thereof may be through holes. In the description given so far, the
また、前記した実施例においては、電子部品としてBGA部品を用いて説明したが、これに限定されるものではなく、電子部品は中央部のエリアを取り囲むように端子が格子状に形成された構造を有するものであれば良い。例えば、電子部品は中央部のエリアを取り囲むように端子が格子状に形成されたPGA(Pin Grid Array)等のグリッドアレイ部品である。 In the above-described embodiments, the BGA component is used as the electronic component. However, the present invention is not limited to this, and the electronic component has a structure in which terminals are formed in a lattice shape so as to surround the central area. As long as it has. For example, the electronic component is a grid array component such as a PGA (Pin Grid Array) in which terminals are formed in a lattice shape so as to surround a central area.
1a,1b 多層プリント配線基板装置
2A 部品面(基板表面)
4a 電源プレーン
4A 電源層
4b グランドプレーン
4B グランド層
4c 回路パターン
4C 回路パターン層
7 BGA部品(電子部品)
10A 電源スルーホール(電源ビア)
10B グランドスルーホール(グランドビア)
10C 電源層間ビア10C(電源ビア)
10D グランド層間ビア10D(グランドビア)
20A 電源パッド
20B グランドパッド
30 コンデンサ
F 中央部エリア
1a, 1b Multilayer printed
10A Power through hole (power via)
10B Ground through hole (Grand via)
10C Power supply interlayer via 10C (Power supply via)
10D Ground interlayer via 10D (Ground via)
20A
Claims (5)
グランドに接続されるグランドプレーンからなるグランド層と、
中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装される回路パターンからなる回路パターン層と、をそれぞれ少なくとも一層有する多層プリント配線基板であって、
前記電子部品を実装するための複数のパッドが、前記端子の位置に対応して前記回路パターン層に設けられ、
前記複数のパッドに囲まれた前記回路パターン層のエリアには、前記電源層に接続された電源ビアと、前記グランド層に接続されたグランドビアが設けられたことを特徴とする多層プリント配線基板 A power layer consisting of power planes connected to the power source,
A ground layer consisting of a ground plane connected to the ground;
A multilayer printed wiring board having at least one circuit pattern layer comprising a circuit pattern on which an electronic component having a structure in which terminals are formed in a lattice shape so as to surround an area in the center part,
A plurality of pads for mounting the electronic component is provided in the circuit pattern layer corresponding to the position of the terminal,
The area of the circuit pattern layer surrounded by the plurality of pads includes a power supply via connected to the power supply layer and a ground via connected to the ground layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168262A JP2010010413A (en) | 2008-06-27 | 2008-06-27 | Multilayer printed wiring board, and multilayer printed wiring board device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168262A JP2010010413A (en) | 2008-06-27 | 2008-06-27 | Multilayer printed wiring board, and multilayer printed wiring board device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010413A true JP2010010413A (en) | 2010-01-14 |
Family
ID=41590546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168262A Pending JP2010010413A (en) | 2008-06-27 | 2008-06-27 | Multilayer printed wiring board, and multilayer printed wiring board device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010413A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9147643B2 (en) | 2013-04-26 | 2015-09-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN106211556A (en) * | 2016-07-28 | 2016-12-07 | 广东欧珀移动通信有限公司 | Printed circuit board (PCB) and there is its electronic installation |
-
2008
- 2008-06-27 JP JP2008168262A patent/JP2010010413A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9147643B2 (en) | 2013-04-26 | 2015-09-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN106211556A (en) * | 2016-07-28 | 2016-12-07 | 广东欧珀移动通信有限公司 | Printed circuit board (PCB) and there is its electronic installation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1761119B1 (en) | Ceramic capacitor | |
JP5280309B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2017123459A (en) | Printed circuit board | |
JP2000307005A (en) | Semiconductor integrated circuit, printed wiring board, and electronic apparatus | |
JP4365166B2 (en) | Capacitor, multilayer wiring board, and semiconductor device | |
JP2010004028A (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
KR101298280B1 (en) | Embedded printed circuit board and manufacturing method thereof | |
KR20150048105A (en) | Wiring substrate and wiring substrate fabrication method | |
KR101555403B1 (en) | Wiring board | |
JP2006100699A (en) | Printed wiring board, method for manufacturing the same and information processor | |
US20170354038A1 (en) | Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device | |
JP2010153831A5 (en) | Wiring board and semiconductor device | |
JP2010010413A (en) | Multilayer printed wiring board, and multilayer printed wiring board device | |
JP2001144205A (en) | Multi-terminal device and printed wiring board | |
JP2007129046A (en) | Mounting structure of capacitor array | |
JP2012109386A (en) | Wiring board | |
JP2014096584A (en) | Printed circuit board and method of manufacturing printed circuit board | |
JP2000340956A (en) | Multilayered wiring board | |
US6950315B2 (en) | High frequency module mounting structure in which solder is prevented from peeling | |
JP2005203420A (en) | Electronic circuit board | |
KR102262073B1 (en) | Wiring substrate | |
JP6236841B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP7405460B1 (en) | Manufacturing methods for circuit boards and electronic components | |
JP2012089541A (en) | Multilayer circuit board | |
WO2021084750A1 (en) | Interposer mounted substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100630 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101007 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101007 |