JP2010010344A - Differential type spiral inductor, integrated circuit device, and electronic instrument - Google Patents
Differential type spiral inductor, integrated circuit device, and electronic instrument Download PDFInfo
- Publication number
- JP2010010344A JP2010010344A JP2008167113A JP2008167113A JP2010010344A JP 2010010344 A JP2010010344 A JP 2010010344A JP 2008167113 A JP2008167113 A JP 2008167113A JP 2008167113 A JP2008167113 A JP 2008167113A JP 2010010344 A JP2010010344 A JP 2010010344A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- path
- crossing
- cross
- spiral inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、差動型スパイラルインダクタ、集積回路装置及び電子機器に関する。 The present invention relates to a differential spiral inductor, an integrated circuit device, and an electronic apparatus.
近年の携帯電話に代表される移動体通信機器の急速な発展に伴い、その搭載部品である半導体集積回路装置(IC)の高機能化、小型化、低電力化の要求が厳しくなってきている。特に、高周波の電波を送受信するRF(Radio Frequency)回路に対して高い性能が要求されている。RF回路の構成要素として、例えば、図6(A)の電圧制御発振器(Voltage Controlled Oscillator:VCO)、図6(B)の低雑音増幅器(Low Noise Amplifier:LNA)や電力増幅器(Power Amplifier:PA)があり、これらの差動回路には差動型のスパイラルインダクタ1000が使用される。図6(C)は、差動型スパイラルインダクタ1000の等価回路であり、差動特性を向上させるためにはA−C間の配線のインピーダンスとB−C間の配線のインピーダンスを等しくするために、抵抗成分R1及びR2、容量成分C1及びC2をそれぞれ等しくすることが重要である。差動特性を向上させるための従来の手法として、例えば、差動型スパイラルインダクタの配線パターンが左右対称になるように配線パターンを形成する手法が提案されている。
図7(A)〜図7(C)は、従来の差動型スパイラルインダクタについて説明するための図である。図7(A)は、従来の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図7(B)及び図7(C)は、それぞれ、図7(A)のI−I線断面図及びII−II線断面図である。図7(A)〜図7(C)に示すように、従来の差動型スパイラルインダクタ1000では、A−C間の配線経路と、B−C間の配線経路が交差する交差部1020、1030、1040、1050で両配線経路の配線パターンが異なる配線層に形成される。例えば、交差部1020、1030、1040、1050において、A−C間の配線経路上の交差配線1022、1052及びB−C間の配線経路上の交差配線1034、1044がメタル5配線層に形成され、A−C間の配線経路上の交差配線1032、1042及びB−C間の配線経路上の交差配線1024、1054がメタル6配線層に形成される。そのため、A−C間の配線経路において、メタル6配線層の配線パターン1002及び1008が配線接続部1062及び1064でビアホール1060を介して交差配線1022と接続され、メタル6配線層の配線パターン1016及び1018が配線接続部1066及び1068でビアホール1060を介して交差配線1052と接続される。また、B−C間の配線経路において、メタル6配線層の配線パターン1006及び1012が配線接続部1072及び1074でビアホール1060を介して交差配線1034と接続され、メタル6配線層の配線パターン1012及び1014が配線接続部1076及び1078でビアホール1060を介して交差配線1044と接続される。ここで、各交差配線の形状がテーパー形状である場合には、各交差配線に接続される配線パターンの幅が異なるため、図7(A)のように、A−C間の配線経路上にあるビアホールの数とB−C間の配線経路上にあるビアホールの数が異なる。従って、A−C間の配線経路上にあるビアホールの抵抗とB−C間の配線経路上にあるビアホールの抵抗の差分だけ、A−C間の配線の抵抗成分R1とB−C間の配線の抵抗成分R2に差が生じる。そのため、差動型スパイラルインダクタの差動特性を向上させることが難しかった。
FIG. 7A to FIG. 7C are diagrams for explaining a conventional differential spiral inductor. FIG. 7A is a plan view schematically showing a wiring pattern on a semiconductor substrate of a conventional differential spiral inductor, and FIG. 7B and FIG. 2) is a cross-sectional view taken along line II and line II-II of FIG. As shown in FIGS. 7A to 7C, in the conventional differential
本発明は、以上のような問題点に鑑みてなされたものであり、対称性の改善により差動特性の向上を実現する差動型スパイラルインダクタ、集積回路装置及び電子機器を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a differential spiral inductor, an integrated circuit device, and an electronic apparatus that can improve differential characteristics by improving symmetry. And
(1)本発明は、
第1の端子と、
対称線に対して前記第1の端子と線対称の位置にある第2の端子と、
前記第1の端子と前記第2の端子を電気的に接続する導電性配線と、
前記第1の端子から前記対称線上の所定の点に至る前記導電性配線の第1の配線経路と前記第2の端子から前記所定の点に至る前記導電性配線の第2の配線経路が前記対称線上でそれぞれ第1番目〜第N番目(N≧2)に交差する第1〜第Nの交差部と、を含み、
第2n−1(n≧1)の前記交差部及び第2nの前記交差部の一方は、
前記第1の配線経路の交差配線が第1の配線層に形成されるとともに前記第2の配線経路の交差配線が前記第1の配線層と異なる第2の配線層に形成され、
前記第2n−1の前記交差部及び前記第2nの前記交差部の他方は、
前記第2の配線経路の交差配線が前記第1の配線層に形成されるとともに前記第1の配線経路の交差配線が前記第2の配線層に形成され、
前記導電性配線は、
前記第1〜第Nの交差部以外の非交差部において前記対称線に対して線対称な形状の配線パターンが前記第1の配線層に形成され、前記非交差部において前記交差配線の各々の両端に接続される非交差配線の幅が異なり、前記第2の配線層に形成された前記交差配線の両端がホールを介して導電性部材により前記非交差配線と電気的に接続され、
前記第2n−1の前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数と、前記第2nの前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数が等しいことを特徴とする差動型スパイラルインダクタである。
(1) The present invention
A first terminal;
A second terminal in line symmetry with the first terminal with respect to a symmetry line;
Conductive wiring for electrically connecting the first terminal and the second terminal;
A first wiring path of the conductive wiring from the first terminal to a predetermined point on the symmetric line and a second wiring path of the conductive wiring from the second terminal to the predetermined point are First to Nth intersections that intersect the first to Nth (N ≧ 2) on the symmetry line, respectively,
One of the 2n-1 (n ≧ 1) intersection and the 2nth intersection is
The cross wiring of the first wiring path is formed in a first wiring layer and the cross wiring of the second wiring path is formed in a second wiring layer different from the first wiring layer;
The other of the intersection of the 2n-1 and the intersection of the 2n is
A cross wiring of the second wiring path is formed in the first wiring layer and a cross wiring of the first wiring path is formed in the second wiring layer;
The conductive wiring is
A wiring pattern having a line-symmetric shape with respect to the symmetric line is formed in the first wiring layer in a non-intersecting portion other than the first to Nth crossing portions, and each of the crossing wirings is formed in the non-intersecting portion. The width of the non-crossing wiring connected to both ends is different, and both ends of the crossing wiring formed in the second wiring layer are electrically connected to the non-crossing wiring by a conductive member through holes,
The number of the holes connecting both ends of the cross wiring formed in the second wiring layer of the second n-1 crossing portion and the non-crossing wiring; and the second of the second n crossing portions. The differential spiral inductor is characterized in that the number of the holes connecting both ends of the cross wiring formed in the wiring layer and the non-cross wiring is equal.
所定の点は、第1の配線経路の長さと第2の配線経路の長さがほぼ等しくなる対称線上の点であってもよい。 The predetermined point may be a point on a symmetric line where the length of the first wiring path and the length of the second wiring path are substantially equal.
配線層は、メタル配線層であってもよいし、ポリシリコン配線層であってもよい。 The wiring layer may be a metal wiring layer or a polysilicon wiring layer.
ホールは、ポリシリコン配線とメタル1層配線を接続するためのコンタクトホールであってもよいし、連続する複数のメタル配線層に形成されたメタル配線を接続するためのビアホールであってもよい。 The hole may be a contact hole for connecting the polysilicon wiring and the metal first layer wiring, or may be a via hole for connecting metal wiring formed in a plurality of continuous metal wiring layers.
第1〜第Nの交差部における第1の配線経路の交差配線及び第2の配線経路の交差配線は、異なる配線層に形成されていればよく、それぞれ複数の配線層に形成されていてもよい。 The cross wiring of the first wiring route and the cross wiring of the second wiring route in the first to Nth crossing portions may be formed in different wiring layers, and may be formed in a plurality of wiring layers, respectively. Good.
本発明によれば、第1の端子と第2の端子は対称線に対して線対称の位置にある。また、第1の端子と第2の端子を電気的に接続する導電性配線は、非交差部において対称線に対して線対称な形状の配線パターンが第1の配線層に形成されている。そのため、第1の配線経路の配線の非交差部の配線パターンと第2の配線経路の配線の非交差部の配線パターンは、配線抵抗及び配線容量がほぼ等しい。また、本発明の差動型スパイラルインダクタは、第1の配線経路と第2の配線経路が対称線上でそれぞれ第1番目〜第N番目に交差する第1〜第Nの交差部を含み、第2n−1の交差部及び第2nの交差部の一方は、第1の配線経路の交差配線が第1の配線層に形成され、他方は、第2の配線経路の交差配線が第1の配線層に形成されている。ここで、これらの交差配線は非交差配線が形成されている配線層と同じ配線層に形成されているので、交差配線と非交差配線を電気的に接続するためのホールは不要である。一方、第2n−1の交差部及び第2nの交差部の一方は、第2の配線経路の交差配線が第2の配線層に形成され、他方は、第1の配線経路の交差配線が第2の配線層に形成されている。ここで、これらの交差配線は非交差配線が形成されている配線層と異なる配線層に形成されているので、交差配線と非交差配線を電気的に接続するためのホールが必要であるが、第2n−1の交差部の第2の配線層に形成された交差配線の両端と非交差配線を接続するホールの数と、第2nの前記交差部の第2の配線層に形成された交差配線の両端と非交差配線を接続する前記ホールの数は等しい。すなわち、第1の配線経路の交差配線と非交差配線を電気的に接続するすべてのホールの数と第2の配線経路の交差配線と非交差配線を電気的に接続するすべてのホールの数が等しい。従って、本発明によれば、第1の配線経路のホールの抵抗と第2の配線経路のホールの抵抗の差がほとんどないので、差動特性を向上させることができる。 According to the present invention, the first terminal and the second terminal are in a line-symmetric position with respect to the symmetry line. In addition, in the conductive wiring that electrically connects the first terminal and the second terminal, a wiring pattern having a line-symmetric shape with respect to the symmetric line is formed in the first wiring layer at the non-intersection. Therefore, the wiring pattern at the non-intersection portion of the wiring of the first wiring path and the wiring pattern at the non-intersection portion of the wiring of the second wiring path have substantially the same wiring resistance and wiring capacitance. In addition, the differential spiral inductor of the present invention includes first to Nth intersections where the first wiring path and the second wiring path intersect the first to Nth lines on the symmetry line, respectively. One of the 2n-1 intersection and the 2n-1 intersection is formed in the first wiring layer by the intersection wiring of the first wiring path, and the other of the intersections of the second wiring path is the first wiring. Formed in layers. Here, since these cross wirings are formed in the same wiring layer as the wiring layer in which the non-cross wiring is formed, a hole for electrically connecting the cross wiring and the non-cross wiring is not necessary. On the other hand, one of the 2n-1 crossing portion and the 2n crossing portion has a cross wiring of the second wiring path formed in the second wiring layer, and the other has the cross wiring of the first wiring path as the first wiring. 2 wiring layers. Here, since these cross wirings are formed in a wiring layer different from the wiring layer in which the non-crossing wiring is formed, a hole for electrically connecting the crossing wiring and the non-crossing wiring is necessary. The number of holes connecting both ends of the cross wiring formed in the second wiring layer of the 2n-1 crossing portion and the non-crossing wiring, and the crossing formed in the second wiring layer of the 2n crossing portion The number of holes connecting both ends of the wiring and the non-crossing wiring is equal. That is, the number of all holes electrically connecting the cross wiring and the non-cross wiring of the first wiring path and the number of all holes electrically connecting the cross wiring and the non-cross wiring of the second wiring path are as follows. equal. Therefore, according to the present invention, there is almost no difference between the resistance of the holes in the first wiring path and the resistance of the holes in the second wiring path, so that the differential characteristics can be improved.
(2)本発明の差動型スパイラルインダクタは、
前記ホールと、前記第2の配線層に形成された配線パターンと、を含み、前記第1〜第Nの前記交差部のいずれかにおいて前記第2の配線層に形成された前記交差配線の一端と前記非交差配線をそれぞれ接続する2N個の配線接続部を含み、
前記第1の配線経路の第m番目(m≧1)の前記配線接続部に含まれる前記ホールの数と前記第2の配線経路の第m番目の前記配線接続部に含まれる前記ホールの数が等しくてもよい。
(2) The differential spiral inductor of the present invention is
One end of the cross wiring formed in the second wiring layer at any one of the first to Nth crossing portions, including the hole and a wiring pattern formed in the second wiring layer And 2N wiring connection portions respectively connecting the non-crossing wirings,
The number of holes included in the mth (m ≧ 1) wiring connection portion of the first wiring path and the number of holes included in the mth wiring connection portion of the second wiring path May be equal.
すなわち、第1の配線経路を第1の端子から対称線上の所定の点に向かって辿った時に第m番目に通過する配線接続部に含まれるホールの数と第2の配線経路を第2の端子から対称線上の所定の点に向かって辿った時に第m番目に通過する配線接続部に含まれるホールの数が等しい。 That is, when the first wiring path is traced from the first terminal toward a predetermined point on the symmetry line, the number of holes included in the wiring connecting portion passing through the mth line and the second wiring path are set to the second The number of holes included in the wiring connecting portion that passes through the mth pass when tracing from the terminal toward a predetermined point on the symmetry line is equal.
(3)本発明の差動型スパイラルインダクタにおいて、
前記2N個の配線接続部の各々は、
前記ホールが第1の方向及び第2の方向にアレイ状に配置され、
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第2の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第1の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であってもよい。
(3) In the differential spiral inductor of the present invention,
Each of the 2N wiring connections is
The holes are arranged in an array in a first direction and a second direction;
The mth wiring connection part of the first wiring path is:
The number of the holes arranged in the second direction is an integral multiple of the number of the holes arranged in the first direction of the m-th wiring connection portion of the second wiring path. ,
The mth wiring connection part of the second wiring path is:
The number of the holes arranged in the second direction is an integral multiple of the number of the holes arranged in the first direction of the m-th wiring connection portion of the first wiring path. May be.
例えば、第1の配線経路の第m番目の配線接続部及び第2の配線経路の第m番目の配線接続部の一方は、第1の方向にp個、第2の方向にq個のホール(p×q個のホール)を含む配線接続パターンを第2の方向にr個並べて配置することにより形成され、第1の配線経路の第m番目の配線接続部及び第2の配線経路の第m番目の配線接続部の他方は、当該配線パターンを90°回転して第2の方向にr個並べて配置することにより形成されるようにしてもよい。この場合、差動型スパイラルインダクタのレイアウトパターン設計において、当該配線接続パターンのレイアウトパターンを作成することにより、第1の配線経路の第m番目の配線接続部のレイアウトパターン及び第2の配線経路の第m番目の配線接続部のレイアウトパターンを簡単に作成することができるので、レイアウトパターン設計工数を削減することができる。 For example, one of the m-th wiring connection part of the first wiring path and the m-th wiring connection part of the second wiring path has p holes in the first direction and q holes in the second direction. It is formed by arranging r wiring connection patterns including (p × q holes) side by side in the second direction, and the m-th wiring connection portion of the first wiring path and the second wiring path of the second wiring path. The other of the m-th wiring connection portions may be formed by rotating the wiring pattern by 90 ° and arranging the wiring patterns in the second direction. In this case, in the layout pattern design of the differential spiral inductor, by creating the layout pattern of the wiring connection pattern, the layout pattern of the mth wiring connection portion of the first wiring path and the second wiring path Since the layout pattern of the mth wiring connection portion can be easily created, the layout pattern design man-hour can be reduced.
(4)本発明の差動型スパイラルインダクタにおいて、
前記第2の配線経路の前記第m番目の前記配線接続部は、
90°回転して配置した場合に、複数の前記ホールの相対的な配置が前記第1の配線経路の前記第m番目の前記配線接続部の複数の前記ホールの相対的な配置と一致するように形成されていてもよい。
(4) In the differential spiral inductor of the present invention,
The mth wiring connection part of the second wiring path is:
When arranged by rotating 90 °, the relative arrangement of the plurality of holes matches the relative arrangement of the plurality of holes in the m-th wiring connection portion of the first wiring path. It may be formed.
本発明によれば、差動型スパイラルインダクタのレイアウトパターン設計において、第1の配線経路の第m番目の配線接続部及び第2の配線経路の第m番目の配線接続部のいずれか一方のレイアウトパターンを作成すれば他方のレイアウトパターンを作成する必要がないので、レイアウトパターン設計工数を削減することができる。 According to the present invention, in the layout pattern design of the differential spiral inductor, the layout of either the mth wiring connection portion of the first wiring path or the mth wiring connection portion of the second wiring path. If the pattern is created, it is not necessary to create the other layout pattern, so the layout pattern design man-hour can be reduced.
(5)本発明の差動型スパイラルインダクタにおいて、
前記2N個の配線接続部の各々は、
前記第2の配線層に形成された前記配線パターンが、その第1の辺の長さが前記ホールを介して接続される前記非交差配線の幅と略同じである長方形状であってもよい。
(5) In the differential spiral inductor of the present invention,
Each of the 2N wiring connections is
The wiring pattern formed on the second wiring layer may have a rectangular shape in which the length of the first side is substantially the same as the width of the non-crossing wiring connected through the hole. .
(6)本発明の差動型スパイラルインダクタにおいて、
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第2の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの第1の辺の長さと略同じであり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第1の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの前記第1の辺の長さと略同じであってもよい。
(6) In the differential spiral inductor of the present invention,
The mth wiring connection part of the first wiring path is:
The length of the second side orthogonal to the first side of the wiring pattern formed in the second wiring layer is included in the mth wiring connection part of the second wiring path. Approximately the same length as the first side of the wiring pattern formed in the second wiring layer;
The mth wiring connection part of the second wiring path is:
The length of the second side orthogonal to the first side of the wiring pattern formed in the second wiring layer is included in the mth wiring connection part of the first wiring path. The length of the first side of the wiring pattern formed in the second wiring layer may be substantially the same.
(7)本発明は、
上記のいずれかに記載の差動型スパイラルインダクタを含むことを特徴とする集積回路装置である。
(7) The present invention
An integrated circuit device comprising the differential spiral inductor according to any one of the above.
(8)本発明は、
上記に記載の集積回路装置と、
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
(8) The present invention
An integrated circuit device as described above;
Data input means to be processed by the integrated circuit device;
An electronic device comprising: output means for outputting data processed by the integrated circuit device.
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.
1.差動型スパイラルインダクタ
1−1.第1実施例
図1(A)〜図1(C)は、本実施形態の差動型スパイラルインダクタの第1実施例について説明するための図である。図1(A)は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図1(B)及び図1(C)は、それぞれ、図1(A)のI−I線断面図及びII−II線断面図である。
1. Differential type spiral inductor 1-1. First Example FIGS. 1A to 1C are diagrams for explaining a first example of the differential spiral inductor of the present embodiment. FIG. 1A is a plan view schematically showing a wiring pattern on a semiconductor substrate of the differential spiral inductor of the present embodiment. FIGS. 1B and 1C are respectively a plan view and a plan view, respectively. It is the II sectional view taken on the line of (A), and the II-II sectional view.
差動型スパイラルインダクタ10は、図1(A)〜図1(C)に示すように、端子12(第1の端子の一例)、対称線16に対して端子12と線対称の位置にある端子14(第2の端子の一例)、端子12と端子14を電気的に接続する導電性配線100を含む。
As shown in FIGS. 1A to 1C, the
また、差動型スパイラルインダクタ10は、4つの交差部120、130、140、150(第1〜第Nの交差部の一例)を含む。
The
交差部120、130、140、150において、端子12(A点)から対称線16上のC点に至る導電性配線100の第1の配線経路(以下、A−C配線経路という)と端子14(B点)からC点に至る導電性配線100の第2の配線経路(以下、B−C配線経路という)が、対称線16上でそれぞれ第1番目〜第4番目に交差する。
At the
すなわち、交差部120において、A−C配線経路の交差配線122とB−C配線経路の交差配線124は、対称線16に対して互いに線対称な形状であり、対称線16上で交差する。同様に、交差部130において、A−C配線経路の交差配線132とB−C配線経路の交差配線134は、対称線16に対して互いに線対称な形状であり、対称線16上で交差する。同様に、交差部140において、A−C配線経路の交差配線142とB−C配線経路の交差配線144は、対称線16に対して互いに線対称な形状であり、対称線16上で交差する。同様に、交差部150において、A−C配線経路の交差配線152とB−C配線経路の交差配線154は、対称線16に対して互いに線対称な形状であり、対称線16上で交差する。
In other words, at the
ここで、交差部120(第1の交差部)と交差部130(第2の交差部)の一方は、A−C配線経路の交差配線が第1の配線層に形成されるとともにB−C配線経路の交差配線が第1の配線層と異なる第2の配線層に形成され、交差部120(第1の交差部)と交差部130(第2の交差部)の他方は、B−C配線経路の交差配線が第1の配線層に形成されるとともにA−C配線経路の交差配線が第2の配線層に形成されている。例えば、図1(A)のように、交差部130において交差配線132がメタル6層のプロセスにおけるメタル6配線層(最上位のメタル配線層)に形成されるとともに交差配線134がメタル5配線層(最上位から2番目のメタル配線層)に形成され、交差部120において交差配線124がメタル6配線層に形成されるとともに交差配線122がメタル5配線層に形成されている。
Here, one of the intersecting portion 120 (first intersecting portion) and the intersecting portion 130 (second intersecting portion) is formed such that the intersecting wiring of the AC wiring path is formed in the first wiring layer and BC. The cross wiring of the wiring path is formed in a second wiring layer different from the first wiring layer, and the other of the crossing portion 120 (first crossing portion) and the crossing portion 130 (second crossing portion) is B-C. Cross wirings of the wiring paths are formed in the first wiring layer, and cross wirings of the AC wiring paths are formed in the second wiring layer. For example, as shown in FIG. 1A, the
同様に、交差部140(第3の交差部)と交差部150(第4の交差部)の一方は、A−C配線経路の交差配線が第1の配線層に形成されるとともにB−C配線経路の交差配線が第1の配線層と異なる第2の配線層に形成され、交差部140(第3の交差部)と交差部150(第4の交差部)の他方は、B−C配線経路の交差配線が第1の配線層に形成されるとともにA−C配線経路の交差配線が第2の配線層に形成されている。例えば、図1(A)のように、交差部140において交差配線142がメタル6配線層に形成されるとともに交差配線144がメタル5配線層に形成され、交差部150において交差配線154がメタル6配線層に形成されるとともに交差配線152がメタル5配線層に形成されていている。
Similarly, one of the intersecting portion 140 (third intersecting portion) and the intersecting portion 150 (fourth intersecting portion) has an intersection wiring of the AC wiring path formed in the first wiring layer and BC. The intersection wiring of the wiring path is formed in a second wiring layer different from the first wiring layer, and the other of the intersection 140 (third intersection) and the intersection 150 (fourth intersection) is B-C Cross wirings of the wiring paths are formed in the first wiring layer, and cross wirings of the AC wiring paths are formed in the second wiring layer. For example, as shown in FIG. 1A, the
導電性配線100は、非交差配線102、104、106、108、110、112、114、116、118、交差配線122、124、132、134、142、144、152、154により構成される。非交差配線102、104、106、108、110、112、114、116、118は、交差部120、130、140、150以外の部分である非交差部に存在する配線である。
The
非交差配線102、104、106、108、110、112、114、116、118はメタル6配線層(第1の配線層の一例)に形成される。ここで、非交差配線102、104、106、108、110、112、114、116、118によりメタル6配線層に形成される配線パターンは、対称線16に対して線対称な形状である。
ここで、交差配線122、124、132、134、142、144、152、154の形状は、その配線幅が一定の比率で変化するテーパー形状である。従って、交差配線122の両端に接続される非交差配線102の幅W1と非交差配線108の幅W2が異なる。また、交差配線124の両端に接続される非交差配線104の幅W1と非交差配線106の幅W2が異なる。例えば、図1(A)のように、非交差配線108、106がそれぞれ非交差配線102、104よりも細くてもよい。
Here, the shape of the cross wirings 122, 124, 132, 134, 142, 144, 152, 154 is a tapered shape in which the wiring width changes at a constant ratio. Therefore, the width W 1 of the
同様に、交差配線132の両端に接続される非交差配線108の幅W2と非交差配線110の幅W3が異なる。また、交差配線134の両端に接続される非交差配線106の幅W2と非交差配線112の幅W3が異なる。例えば、図1(A)のように、非交差配線110、112がそれぞれ非交差配線108、106よりも細くてもよい。
Similarly, the width W 2 of the
同様に、交差配線142の両端に接続される非交差配線110の幅W3と非交差配線116の幅W4が異なる。また、交差配線144の両端に接続される非交差配線112の幅W3と非交差配線114の幅W4が異なる。例えば、図1(A)のように、非交差配線116、114がそれぞれ非交差配線110、112よりも細くてもよい。
Similarly, the width W 3 of the
同様に、交差配線152の両端に接続される非交差配線116の幅W4と非交差配線118の幅W5が異なる。また、交差配線154の両端に接続される非交差配線114の幅W4と非交差配線118の幅W5が異なる。例えば、図1(A)のように、非交差配線118が非交差配線116及び114よりも細くてもよい。
Similarly, the width W 4 of the
交差配線122の両端は、配線接続部162及び164にそれぞれ含まれるビアホール160を介して導電性部材により非交差配線102及び108と電気的に接続されている。また、交差配線134の両端は、配線接続部172及び174にそれぞれ含まれるビアホール160を介して導電性部材により非交差配線106及び112と電気的に接続されている。また、交差配線144の両端は、配線接続部176及び178にそれぞれ含まれるビアホール160を介して導電性部材により非交差配線112及び114と電気的に接続されている。また、交差配線152の両端は、配線接続部166及び168にそれぞれ含まれるビアホール160を介して導電性部材により非交差配線116及び118と電気的に接続されている。
Both ends of the
配線接続部162、164、166、168、172、174、176、178は、ビアホール160がY方向(第1の方向の一例)及びX方向(第2の方向の一例)にアレイ状に配置されていてもよい。
In the
図1(A)のように、配線接続部162は、例えば24(6×4)個のビアホール160と、メタル5配線層(第2の配線層の一例)に形成された配線パターン162−2と、を含み、交差部120(第1の交差部)においてメタル5配線層に形成された交差配線122の一端と非交差配線102を接続する。同様に、配線接続部164は、例えば12(4×3)個のビアホール160と、メタル5配線層に形成された配線パターン164−2と、を含み、交差配線122の一端と非交差配線108を接続する。
As shown in FIG. 1A, the
また、図1(A)のように、配線接続部166は、例えば6(2×3)個のビアホール160と、メタル5配線層に形成された配線パターン166−2と、を含み、交差部150(第4の交差部)においてメタル5配線層に形成された交差配線152の一端と非交差配線116を接続する。同様に、配線接続部168は、例えば2(1×2)個のビアホール160と、メタル5配線層に形成された配線パターン168−2と、を含み、交差配線152の一端と非交差配線118を接続する。
Further, as shown in FIG. 1A, the
また、配線接続部172は、例えば24(4×6)個のビアホール160と、メタル5配線層に形成された配線パターン172−2と、を含み、交差部130(第2の交差部)においてメタル5配線層に形成された交差配線134の一端と非交差配線106を接続する。同様に、配線接続部174は、例えば12(3×4)個のビアホール160と、メタル5配線層に形成された配線パターン174−2と、を含み、交差配線134の一端と非交差配線112を接続する。
In addition, the
また、配線接続部176は、例えば6(3×2)個のビアホール160と、メタル5配線層に形成された配線パターン176−2と、を含み、交差部140(第3の交差部)においてメタル5配線層に形成された交差配線144の一端と非交差配線112を接続する。同様に、配線接続部178は、例えば2(2×1)個のビアホール160と、メタル5配線層に形成された配線パターン178−2と、を含み、交差配線144の一端と非交差配線114を接続する。
In addition, the
ここで、交差部120(第1の交差部)のメタル5配線層(第2の配線層の一例)に形成された交差配線122の両端と非交差配線102、108を接続するビアホール160の数は36個(24個+12個)である。一方、交差部130(第2の交差部)のメタル5配線層(第2の配線層の一例)に形成された交差配線134の両端と非交差配線106、112を接続するビアホールの数も36個(24個+12個)である。すなわち、配線接続部162、164において交差配線122の両端と非交差配線102、108を接続するビアホール160の数と配線接続部172、174において交差配線134の両端と非交差配線106、112を接続するビアホールの数が等しい。
Here, the number of via
また、交差部140(第3の交差部)のメタル5配線層(第2の配線層の一例)に形成された交差配線144の両端と非交差配線112、114を接続するビアホール160の数は8個(6個+2個)である。一方、交差部150(第4の交差部)のメタル5配線層(第2の配線層の一例)に形成された交差配線152の両端と非交差配線116、118を接続するビアホールの数も8個(6個+2個)である。すなわち、配線接続部176、178において交差配線144の両端と非交差配線112、114を接続するビアホール160の数と配線接続部166、168において交差配線152の両端と非交差配線116、118を接続するビアホールの数が等しい。
Further, the number of via
そして、配線接続部162、164、166、168はA−C配線経路に含まれ、配線接続部172、174、176、178はB−C配線経路に含まれるので、交差配線と非交差配線を接続するための、A−C配線経路のビアホールの数とB−C配線経路のビアホールの数は、ともに44個(36個+8個)であり、等しい。
Since the
さらに、図1(A)のように、A−C配線経路の第1番目の配線接続部162に含まれるビアホールの数(24個)とB−C配線経路の第1番目の配線接続部172に含まれるビアホールの数(24個)が等しくなるようにしてもよい。同様に、A−C配線経路の第2番目の配線接続部164に含まれるビアホールの数(12個)とB−C配線経路の第2番目の配線接続部174に含まれるビアホールの数(12個)が等しくなるようにしてもよい。同様に、A−C配線経路の第3番目の配線接続部166に含まれるビアホールの数(6個)とB−C配線経路の第3番目の配線接続部176に含まれるビアホールの数(6個)が等しくなるようにしてもよい。同様に、A−C配線経路の第4番目の配線接続部168に含まれるビアホールの数(2個)とB−C配線経路の第4番目の配線接続部178に含まれるビアホールの数(2個)が等しくなるようにしてもよい。
Further, as shown in FIG. 1A, the number (24) of via holes included in the first
ここで、図1(A)のように、B−C配線経路の第1番目〜第4番目の配線接続部172、174、176、178は、90°回転して配置した場合に、ビアホール160の相対的な配置がそれぞれA−C配線経路の第1番目〜第4番目の配線接続部162、164、166、168のビアホール160の相対的な配置と一致するように形成されていてもよい。
Here, as shown in FIG. 1A, when the first to fourth
また、配線接続部162、164、166、168、172、174、176、178は、メタル5配線層(第2の配線層の一例)に形成された配線パターン162−2、164−2、166−2、168−2、172−2、174−2、176−2、178−2が、Y方向の辺(第1の辺の一例)の長さがビアホール160を介してそれぞれ接続される非交差配線102、108、116、118、106、112、112、114の幅とほぼ同じである長方形状であってもよい。例えば、配線パターン162−2のY方向の辺の長さL1が非交差配線102の幅W1とほぼ同じであってもよい。また、例えば、配線パターン172−2のY方向の辺の長さL2が非交差配線106の幅W2とほぼ同じであってもよい。
Further, the
さらに、A−C配線経路の第1番目〜第4番目の配線接続部162、164、166、168に含まれる配線パターン162−2、164−2、166−2、168−2のX方向の辺(第1の辺と直交する第2の辺の一例)の長さは、それぞれB−C配線経路の第1番目〜第4番目の配線接続部172、174、176、178に含まれる配線パターン172−2、174−2、176−2、178−2のY方向の辺の長さとほぼ同じであってもよい。同様に、B−C配線経路の第1番目〜第4番目の配線接続部172、174、176、178に含まれる配線パターン172−2、174−2、176−2、178−2のX方向の辺の長さは、それぞれA−C配線経路の第1番目〜第4番目の配線接続部162、164、166、168に含まれる配線パターン162−2、164−2、166−2、168−2のY方向の辺の長さとほぼ同じであってもよい。例えば、配線パターン162−2のX方向の辺の長さL2は、配線パターン172−2のY方向の辺の長さL2とほぼ同じであってもよい。また、例えば、配線パターン172−2のX方向の辺の長さL1は、配線パターン162−2のY方向の辺の長さL1とほぼ同じであってもよい。
Further, the X-direction of the wiring patterns 162-2, 164-2, 166-2, and 168-2 included in the first to fourth
なお、差動型スパイラルインダクタ10には、C点を外部と接続するために、メタル4配線層(最上位から3番目のメタル配線層)に形成された配線パターン184によるセンタータップが設けられていてもよい。ここで、メタル6配線層に形成された非交差配線118とメタル5層に形成された配線パターン182がビアホール180−1を介して導電性部材により電気的に接続され、配線パターン182と配線パターン184がビアホール180−2を介して導電性部材により電気的に接続されている。また、A−C配線経路のビアホール180−1、180−2の抵抗値とB−C配線経路のビアホール180−1、180−2の抵抗値をそれぞれ等しくするために、ビアホール180−1、180−2はそれぞれ対称線16に対して対称になるように配置されている。
The
本実施形態の差動型スパイラルインダクタ10によれば、端子12と端子14は対称線16に対して線対称の位置にある。また、端子12と端子14を電気的に接続する導電性配線100は、非交差部において対称線16に対して線対称な形状の配線パターンがメタル6配線層に形成されている。そのため、A−C配線経路の配線の非交差部の配線パターンとB−C配線経路の配線の非交差部の配線パターンは、配線抵抗及び配線容量がほぼ等しい。また、交差部120(第1の交差部)と交差部130(第2の交差部)をペアとして、交差部120のA−C配線経路の交差配線122の両端と非交差配線102、108を接続する配線接続部162、164のビアホールの数と、交差部130のB−C配線経路の交差配線134の両端と非交差配線106、112を接続する配線接続部172、174のビアホールの数が等しい。また、交差部140(第3の交差部)と交差部150(第4の交差部)をペアとして、交差部140のB−C配線経路の交差配線144の両端と非交差配線112、114を接続する配線接続部176、178のビアホールの数と、交差部150のA−C配線経路の交差配線152の両端と非交差配線116、118を接続する配線接続部166、168のビアホールの数が等しい。すなわち、A−C配線経路の交差配線と非交差配線を電気的に接続するビアホール160の数とB−C配線経路の交差配線と非交差配線を電気的に接続するビアホール160の数が等しい。従って、本実施形態の差動型スパイラルインダクタ10によれば、A−C配線経路のビアホール160の抵抗とB−C配線経路のビアホールの抵抗の差がほとんどないので、差動特性を向上させることができる。
According to the
また、本実施形態の差動型スパイラルインダクタ20によれば、配線接続部162、164、166、168を90°回転して配置することにより、配線接続部172、174、176、178がそれぞれ形成されている。従って、差動型スパイラルインダクタ10のレイアウトパターン設計において、配線接続部162、164、166、168のレイアウトパターンを作成すれば配線接続部172、174、176、178のレイアウトパターンを作成しなくて済むので、レイアウトパターン設計工数を削減することができる。
In addition, according to the
1−2.第2実施例
図2(A)〜図2(C)は、本実施形態の差動型スパイラルインダクタの第2実施例について説明するための図である。図2(A)は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図2(B)及び図2(C)は、それぞれ、図2(A)のI−I線断面図及びII−II線断面図である。ここで、差動型スパイラルインダクタ20は、図1(A)〜図1(C)に示した差動型スパイラルインダクタ10の配線接続部162、164、166、168、172、174、176、178を、それぞれ配線接続部202、204、206、208、212、214、216、218に置き換えた構成であり、配線接続部202、204、206、208、212、214、216、218以外の構成は差動型スパイラルインダクタ10と同じであるため図1(A)〜図1(C)と同じ番号を付しており、その説明を省略する。
1-2. Second Example FIGS. 2A to 2C are diagrams for explaining a second example of the differential spiral inductor of the present embodiment. 2A is a plan view schematically showing a wiring pattern on the semiconductor substrate of the differential spiral inductor of the present embodiment. FIGS. 2B and 2C are respectively a plan view and FIG. It is the II sectional view taken on the line of (A), and the II-II sectional view. Here, the
差動型スパイラルインダクタ20は、配線接続部202、204、206、208、212、214、216、218を含む。
The
配線接続部202、204、206、208、212、214、216、218は、ビアホール160がY方向(第1の方向の一例)及びX方向(第2の方向の一例)にアレイ状に配置されている。
In the
ここで、A−C配線経路の第1番目の配線接続部202は、X方向(第2の方向の一例)に配置されたビアホール160の数(8個)が、B−C配線経路の第1番目の配線接続部212のY方向(第1の方向の一例)に配置されたビアホール160の数(4個)の2倍(整数倍の一例)である。逆に、配線接続部212は、X方向に配置されたビアホール160の数(12個)が、配線接続部202のY方向に配置されたビアホール160の数(6個)の2倍である。
Here, the first
同様に、A−C配線経路の第2番目の配線接続部204は、X方向に配置されたビアホール160の数(6個)が、B−C配線経路の第2番目の配線接続部214のY方向に配置されたビアホール160の数(3個)の2倍である。逆に、配線接続部214は、X方向に配置されたビアホール160の数(8個)が、配線接続部204のY方向に配置されたビアホール160の数(4個)の2倍である。
Similarly, the second
同様に、A−C配線経路の第3番目の配線接続部206は、X方向に配置されたビアホール160の数(6個)が、B−C配線経路の第3番目の配線接続部216のY方向に配置されたビアホール160の数(3個)の2倍である。逆に、配線接続部216は、X方向に配置されたビアホール160の数(4個)が、配線接続部206のY方向に配置されたビアホール160の数(2個)の2倍である。
Similarly, the third
また、A−C配線経路の第4番目の配線接続部208は、X方向に配置されたビアホール160の数(2個)が、B−C配線経路の第4番目の配線接続部218のY方向に配置されたビアホール160の数(2個)の1倍である。逆に、配線接続部218は、X方向に配置されたビアホール160の数(2個)が、配線接続部208のY方向に配置されたビアホール160の数(2個)の1倍である。
Further, the fourth
ここで、配線接続部202に含まれるビアホールの数(6×8=48個)と、配線接続部212に含まれるビアホールの数(4×12=48個)は等しい。また、配線接続部204に含まれるビアホールの数(4×6=24個)と、配線接続部214に含まれるビアホールの数(3×8=24個)は等しい。また、配線接続部206に含まれるビアホールの数(2×6=12個)と、配線接続部216に含まれるビアホールの数(3×4=12個)は等しい。また、配線接続部208に含まれるビアホールの数(1×2=2個)と、配線接続部218に含まれるビアホールの数(2×1=2個)は等しい。 Here, the number of via holes included in the wiring connection portion 202 (6 × 8 = 48) is equal to the number of via holes included in the wiring connection portion 212 (4 × 12 = 48). Further, the number of via holes included in the wiring connection portion 204 (4 × 6 = 24) is equal to the number of via holes included in the wiring connection portion 214 (3 × 8 = 24). The number of via holes included in the wiring connection portion 206 (2 × 6 = 12) is equal to the number of via holes included in the wiring connection portion 216 (3 × 4 = 12). The number of via holes included in the wiring connection portion 208 (1 × 2 = 2) is equal to the number of via holes included in the wiring connection portion 218 (2 × 1 = 2).
そして、配線接続部202、204、206、208はA−C配線経路に含まれ、配線接続部212、214、216、218はB−C配線経路に含まれるので、交差配線と非交差配線を接続するための、A−C配線経路のビアホールの数とB−C配線経路のビアホールの数は、ともに86個(48個+24個+12個+2個)であり、等しい。
Since the
本実施形態の差動型スパイラルインダクタ20によれば、A−C配線経路の配線の非交差部の配線パターンとB−C配線経路の配線の非交差部の配線パターンは、配線抵抗及び配線容量がほぼ等しい。また、A−C配線経路の交差配線と非交差配線を電気的に接続するビアホール160の数とB−C配線経路の交差配線と非交差配線を電気的に接続するビアホール160の数が等しい。従って、本実施形態の差動型スパイラルインダクタ20によれば、A−C配線経路のビアホール160の抵抗とB−C配線経路のビアホールの抵抗の差がほとんどないので、差動特性を向上させることができる。
According to the
また、本実施形態の差動型スパイラルインダクタ20は、配線接続部202、204、206、212、214、216のビアホール160の数が、それぞれ図1(A)の配線接続部162、164、166、172、174、176のビアホール160の数の2倍になっているので、図1(A)〜図1(C)で説明した差動型スパイラルインダクタ10に対して、A−C配線経路の配線とB−C配線経路の配線のビアホール160の抵抗成分が約1/2になっている。従って、本実施形態の差動型スパイラルインダクタ20によれば、図1(A)〜図1(C)で説明した差動型スパイラルインダクタ10よりもQ値が向上し、エネルギー損失が小さくなり消費電力を低減することができる。
Further, in the
また、本実施形態の差動型スパイラルインダクタ20によれば、配線接続パターン(ビアコンポーネント)162をX方向に2個並べて配置することにより配線接続部202が形成され、配線接続パターン162を90°回転した配線接続パターン172をX方向に2個並べて配置することにより配線接続部212が形成されている。また、配線接続パターン164をX方向に2個並べて配置することにより配線接続部204が形成され、配線接続パターン164を90°回転した配線接続パターン174をX方向に2個並べて配置することにより配線接続部214が形成されている。また、配線接続パターン176をX方向に2個並べて配置することにより配線接続部216が形成され、配線接続パターン176を90°回転した配線接続パターン166をX方向に2個並べて配置することにより配線接続部206が形成されている。また、配線接続パターン178を配置することにより配線接続部218が形成され、配線接続パターン178を90°回転した配線接続パターン168を配置することにより配線接続部208が形成されている。従って、差動型スパイラルインダクタ20のレイアウトパターン設計において、配線接続パターン162、164、176、178にそれぞれ対応する4つのビアコンポーネントのレイアウトパターンを作成することにより、A−C配線経路の配線接続部のレイアウトパターン及びB−C配線経路の配線接続部のレイアウトパターンを簡単に作成することができるので、レイアウトパターン設計工数を削減することができる。
Further, according to the
1−3.第3実施例
図3(A)〜図3(C)は、本実施形態の差動型スパイラルインダクタの第3実施例について説明するための図である。図3(A)は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図3(B)及び図3(C)は、それぞれ、図3(A)のI−I線断面図及びII−II線断面図である。ここで、差動型スパイラルインダクタ30は、図1(A)〜図1(C)に示した差動型スパイラルインダクタ10に対して、C点を外部と接続するためのセンタータップが設けられていない。C点を外部と接続せずに使用する場合にはセンタータップは不要であるため、そのような用途に用いられる差動型スパイラルインダクタ30には、図1(A)の配線パターン182、184、ビアホール180−1、180−2が設けられていない。
1-3. 3rd Example FIG. 3: (A)-FIG.3 (C) are the figures for demonstrating the 3rd Example of the differential spiral inductor of this embodiment. FIG. 3A is a plan view schematically showing a wiring pattern on the semiconductor substrate of the differential spiral inductor of the present embodiment. FIGS. 3B and 3C are respectively the same as FIG. It is the II sectional view taken on the line of (A), and the II-II sectional view. Here, the
このように、本実施形態の差動型スパイラルインダクタ30によれば、センタータップを設けないことにより、主に、交差配線122、124、142、144と配線パターン184の間の寄生容量をより小さくすることができる。従って、本実施形態の差動型スパイラルインダクタ30によれば、図1(A)〜図1(C)で説明した差動型スパイラルインダクタ10に対して、さらにQ値が向上し、エネルギー損失が小さくなり消費電力を低減することができる。
Thus, according to the
なお、差動型スパイラルインダクタ30は、センタータップが設けられていない点を除き、その他の構成は差動型スパイラルインダクタ10と同じであるため図1(A)〜図1(C)と同じ番号を付しており、その説明を省略する。
The
2.集積回路装置
図4に、本実施の形態の集積回路装置の一例である通信コントローラのブロック図を示す。
2. Integrated Circuit Device FIG. 4 is a block diagram of a communication controller that is an example of the integrated circuit device of the present embodiment.
通信コントローラ600は、帯域通過フィルタ(Band Pass Filter:BPF)320及びインピーダンス整合回路330を介してアンテナ310と接続される。
The
アンテナ310で受信された受信信号は、BPF320に入力される。BPF320は、所定の帯域の信号を通過させるフィルタである。従って、BPF320は、非通過帯域の周波数成分を有する妨害信号を除去する。
A reception signal received by the
インピーダンス整合回路330は、信号の反射を防止するために特性インピーダンスと整合させるようにインピーダンス整合を行う。BPF320を通過した、希望信号を含む受信信号は、インピーダンス整合回路330を介して通信コントローラ600に供給される。
The
なお送信信号は、インピーダンス整合回路330を介してBPF320で非通過帯域の周波数成分を有する妨害信号が除去された後、アンテナ310から送信される。
The transmission signal is transmitted from the
なお無線信号の周波数を考慮すると波長が長くなり、アンテナ310の集積化が困難な場合には、図4に示すように通信コントローラ600の外部にアンテナ310を設けることが望ましい。しかしながら、アンテナ310を通信コントローラ600に内蔵させるようにしても良いことは当然である。
In addition, when the frequency of the radio signal is taken into consideration and the wavelength becomes long and it is difficult to integrate the
また同様に、非通過帯域の減衰量を十分に大きくするためにBPF320を構成するインダクタンス素子及びキャパシタ素子の面積が大きくなる場合には、図4に示すように通信コントローラ600の外部にBPF320を設けることが望ましい。しかしながら、BPF320を通信コントローラ600に内蔵させるようにしても良いことは当然である。
Similarly, when the area of the inductance element and the capacitor element constituting the
更にインピーダンス整合を外付けのインダクタンス素子及びキャパシタ素子で調整する必要がある場合には、図4に示すように通信コントローラ600の外部にインピーダンス整合回路330を設けることが望ましい。しかしながら、インピーダンス整合回路330を通信コントローラ600に内蔵させるようにしても良いことは当然である。
Further, when it is necessary to adjust impedance matching with an external inductance element and capacitor element, it is desirable to provide an
通信コントローラ600は、受信信号を増幅するための低雑音増幅器(Low Noise Amplifier:LNA)410と送信データに対応した送信信号を増幅するための電力増幅器(Power Amplifier:PA)402とを含む。このため通信コントローラ600は、切替スイッチRF_SWを含む。従って、受信時には、切替スイッチRF_SWは、受信信号をLNA410に供給し、送信時には、切替スイッチRF_SWは、PA402によって増幅された送信信号をインピーダンス整合回路330に供給する。
The
LNA410によって増幅された受信信号は、混合器(mixer)420に供給される。混合器420には、分周器422から所定の周波数の局部発振信号L0が入力され、LNA410からの受信信号の周波数が中間周波数付近に変換される。BPF424は、混合器420によって中間周波数付近に変換された受信信号を通過させる。
The received signal amplified by the
BPF424を通過した受信信号は、リミッタアンプ426によって増幅されると共に、所与のレベルに振幅が制限される。リミッタアンプ426によって増幅された信号は、FM検波回路430及びA/D変換器428に供給され、A/D変換器428がRSSI(Received Signal Strength Indicator)を出力する。
The received signal that has passed through the
FM検波回路430によって生成された復調信号は、低域通過フィルタ(Low Pass Filter:LPF)432により高周波成分のノイズが除去された後、データスライサ434によって2値化された受信データが生成される。この受信データが、復調信号としてベースバンドエンジン500に供給される。
From the demodulated signal generated by the
A/D変換器428で生成されたRSSIは、制御回路440によりベースバンドエンジン500に供給される。この制御回路440は、通信コントローラ600の各部を制御する。
The RSSI generated by the A /
PLL(Phased Locked Loop)回路444は、制御回路440の設定値に基づいて、PLLループフィルタの特性に応じて目的の周波数に収束する。収束後、周波数が設定値に一致した場合は、対応した逓倍率で、水晶発振器OSCの発振出力であるクロックCLKを逓倍し、逓倍したクロックを電圧制御発振器(Voltage Controlled Oscillator:VCO)446に供給する。なおクロックCLKは、ベースバンドエンジン500の基準クロックとして供給される。
A PLL (Phased Locked Loop)
VCO446の出力は分波器445により分波され、その出力は受信時の局部発振信号出力として、あるいは、送信時の送信信号出力として、さらにPLLループの分周用として使用される。PLLループの分周用としては、分周器422に出力し、分周器422において水晶発振器OSCとほぼ同じ周波数に分周され、さらに比較器(図示せず)で周波数および位相比較され、この比較結果に応じて最終的に電圧が生成されてVCOの周波数を制御する。ベースバンドエンジン500からの送信データは、LPF448によって高周波成分が除去された後、VCO446においてFM変調されて、分波器445を介して送信信号として出力される。この送信信号は、PA402によって増幅され、切替スイッチRF_SWに供給される。切替スイッチRF_SWは、制御回路440からの制御信号に従って切替動作を行う。なお分波器445から出力された送信信号は、BPF320で帯域外放射は落とすことができるが、必要に応じてBPFを内蔵することも可能である。図示しないBPFを介して所定の周波数帯域外の放射を除去した後、PA402により増幅してもよい。
The output of the
バイアス発生回路450は、定電流又は定電圧を発生し、通信コントローラ600を構成する各部に供給するようになっている。
The
このような通信コントローラ400では、RXfront部460、RX部462、PLL回路444、TX部464の各部を単位に、ベースバンドエンジン300からの起動信号によりスタンバイ動作に移行したり、該スタンバイ動作から起動したりできるようになっている。ここで、スタンバイ動作は、クロックを停止させたり、回路への電源供給を遮断したりして消費電流を削減する動作をいう。
In such a communication controller 400, each unit of the
RXfront部460は、LNA410、混合器420、BPF424、リミッタアンプ426、A/D変換器428を含み、起動信号RXfrontcntによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。RX部462は、RXfront部460、FM検波回路430、LPF432、データスライサ434を含み、起動信号RXtcntによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。PLL回路444は、起動信号PLLcntによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。TX部464は、PA402、分波器445、LPF448を含み、起動信号Txcntによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。
The
ここで、VCO446は、本実施形態の差動型スパイラルインダクタを含む図6(A)のような構成の回路により実現することができる。また、PA402やLNA410は、本実施形態の差動型スパイラルインダクタを含む図6(B)のような構成の回路により実現することができる。
Here, the
本実施形態の差動型スパイラルインダクタを図4の集積回路装置に組み込むことにより、従来よりも高性能の集積回路装置を提供することができる。 By incorporating the differential spiral inductor of this embodiment into the integrated circuit device of FIG. 4, it is possible to provide an integrated circuit device with higher performance than the conventional one.
3.電子機器
図5に、本実施の形態の電子機器の一例である通信装置のブロック図を示す。
3. Electronic Device FIG. 5 is a block diagram of a communication device that is an example of the electronic device of this embodiment.
通信装置700(マスタ端末)は、通信コントローラ600(集積回路装置)及びアンテナ310を介して、通信相手であるスレーブ端末との間で所定の規格に従った無線通信を行う。アンテナ310は、通信コントローラ600(集積回路装置)の処理対象となるデータの入力手段として機能する。ホストプロセッサ810(ベースバンドエンジン500)が、通信周波数帯域内の複数の使用可能帯域を変更する順序や各使用可能帯域内のホップシーケンスを決定する。ホストプロセッサ810(ベースバンドエンジン500)からの指示を受けた通信コントローラ600が、スレーブ端末との間で無線通信を行う。
The communication device 700 (master terminal) performs wireless communication according to a predetermined standard with a slave terminal that is a communication partner via the communication controller 600 (integrated circuit device) and the
通信装置700は、通信コントローラ600、ベースバンドエンジン500に加えて、各部を制御するホストプロセッサ(アプリケーションプロセッサ)810を含む。
In addition to the
ホストプロセッサ810は、読み出し専用メモリ(Read Only Memory:ROM)820やランダムアクセスメモリ(Random Access Memory:RAM)830に記憶されたプログラム及び設定データに基づいて、通信装置700の各部を制御する。ホストプロセッサ810は、RAM830の記憶領域の少なくとも一部をワークエリアとして使用することができる。
The
ホストプロセッサ810には、音声コーデック860が接続されている。音声コーデック860は、通信コントローラ600を介して受信された音声データをデコードして、D/A変換器870によりアナログ信号に変換した後、スピーカ880(広義には出力部)により音声出力を行うことができる。スピーカ880は、通信コントローラ600(集積回路装置)により処理されたデータを出力するための出力手段として機能する。或いは、音声コーデック860は、マイク890(広義には入力部)を介して入力された音声信号をA/D変換器900によりデジタル信号に変換した後、エンコードを行って、通信コントローラ600を介して通信相手に送信できるようになっている。
An
本実施形態の集積回路装置を図5の電子機器に組み込むことにより、コストパフォーマンスの高い電子機器を提供することができる。 By incorporating the integrated circuit device of this embodiment into the electronic device of FIG. 5, an electronic device with high cost performance can be provided.
なお、本実施形態を利用できる電子機器としては、図5に示すもの以外にも、携帯型情報端末、カーナビゲーション装置等の種々の電子機器を考えることができる。 In addition to the one shown in FIG. 5, various electronic devices such as a portable information terminal and a car navigation device can be considered as electronic devices that can use this embodiment.
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。 In addition, this invention is not limited to this embodiment, A various deformation | transformation implementation is possible within the range of the summary of this invention.
例えば、第1実施例〜第3実施例の差動型スパイラルインダクタにおいて、非交差配線や交差配線は、製造プロセスの種類に応じて使用可能な任意の種類かつ任意の数の配線層に形成することができる。 For example, in the differential spiral inductors according to the first to third embodiments, the non-crossing wiring and the crossing wiring are formed in any kind and any number of wiring layers that can be used according to the kind of the manufacturing process. be able to.
また、第1実施例〜第3実施例の差動型スパイラルインダクタでは交差部が4つであるがこれに限定されない。 In the differential spiral inductors of the first to third embodiments, there are four intersections, but the present invention is not limited to this.
また、例えば、差動型スパイラルインダクタの導電性配線をポリシリコン配線層やメタル1配線層に形成してもよい。なお、当該導電性配線をポリシリコン配線層やメタル1配線層のような半導体基板に近い配線層に形成した場合、当該導電性配線と半導体基板の間の寄生容量が大きくなるが、差動回路を動作させる周波数によっては、当該寄生容量の大小は差動型スパイラルインダクタのQ値にほとんど影響を与えない。従って、差動回路を動作させる周波数によっては、当該導電性配線をポリシリコン配線層やメタル1配線層に生成してもQ値を高くすることができるので、消費電力を低減することができる。
For example, the conductive wiring of the differential spiral inductor may be formed in a polysilicon wiring layer or a
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
10 差動型スパイラルインダクタ、12 端子、14 端子、16 対称線、20 差動型スパイラルインダクタ、30 差動型スパイラルインダクタ、100 導電性配線、102 非交差配線、104 非交差配線、106 非交差配線、108 非交差配線、110 非交差配線、112 非交差配線、114 非交差配線、116 非交差配線、118 非交差配線、120 交差部、122 交差配線、124 交差配線、130 交差部、132 交差配線、134 交差配線、140 交差部、142 交差配線、144 交差配線、150 交差部、152 交差配線、154 交差配線、160 ビアホール、162 配線接続部、164 配線接続部、166 配線接続部、168 配線接続部、172 配線接続部、174 配線接続部、176 配線接続部、178 配線接続部、180 ビアホール、182 配線パターン、184 配線パターン、200 導電性配線、202 配線接続部、204 配線接続部、206 配線接続部、208 配線接続部、212 配線接続部、214 配線接続部、216 配線接続部、218 配線接続部、310 アンテナ、320 帯域通過フィルタ(BPF)、330 インピーダンス整合回路、402 電力増幅器(PA)、410 低雑音増幅器(LNA)、420 混合器、422 分周器、424 BPF、426 リミッタアンプ、428 A/D変換器、430 FM検波回路、432 低域通過フィルタ(LPF)、434 データスライサ、440 制御回路、444 PLL回路、445 分波器、446 電圧制御発振器(VCO)、448 低域通過フィルタ(LPF)、450 バイアス発生回路、460 RXfront部、462 RX部、464 TX部、500 ベースバンドエンジン、600 通信コントローラ(集積回路装置)、700 通信装置、810 ホストプロセッサ(アプリケーションプロセッサ)、820 読み出し専用メモリ(ROM)、830 ランダムアクセスメモリ(RAM)、860 音声コーデック、870 D/A変換器、880 スピーカ、890 マイク、900 A/D変換器、1000 差動型スパイラルインダクタ、1002 非交差配線、1004 非交差配線、1006 非交差配線、1008 非交差配線、1010 非交差配線、1012 非交差配線、1014 非交差配線、1016 非交差配線、1018 非交差配線、1020 交差部、1022 交差配線、1024 交差配線、1030 交差部、1032 交差配線、1034 交差配線、1040 交差部、1042 交差配線、1044 交差配線、1050 交差部、1052 交差配線、1054 交差配線、1060 ビアホール、1062 配線接続部、1064 配線接続部、1066 配線接続部、1068 配線接続部、1072 配線接続部、1074 配線接続部、1076 配線接続部、1078 配線接続部 10 differential spiral inductors, 12 terminals, 14 terminals, 16 symmetrical lines, 20 differential spiral inductors, 30 differential spiral inductors, 100 conductive wiring, 102 non-crossing wiring, 104 non-crossing wiring, 106 non-crossing wiring , 108 Non-crossing wiring, 110 Non-crossing wiring, 112 Non-crossing wiring, 114 Non-crossing wiring, 116 Non-crossing wiring, 118 Non-crossing wiring, 120 Crossing wiring, 122 Crossing wiring, 124 Crossing wiring, 130 Crossing wiring, 132 Crossing wiring , 134 cross wiring, 140 cross section, 142 cross wiring, 144 cross wiring, 150 cross section, 152 cross wiring, 154 cross wiring, 160 via hole, 162 wiring connection section, 164 wiring connection section, 166 wiring connection section, 168 wiring connection Part, 172 wiring connection part, 174 wiring connection part, 1 76 wiring connection part, 178 wiring connection part, 180 via hole, 182 wiring pattern, 184 wiring pattern, 200 conductive wiring, 202 wiring connection part, 204 wiring connection part, 206 wiring connection part, 208 wiring connection part, 212 wiring connection part , 214 Wiring connection portion, 216 Wiring connection portion, 218 Wiring connection portion, 310 Antenna, 320 Band pass filter (BPF), 330 Impedance matching circuit, 402 Power amplifier (PA), 410 Low noise amplifier (LNA), 420 Mixer 422 frequency divider, 424 BPF, 426 limiter amplifier, 428 A / D converter, 430 FM detector circuit, 432 low-pass filter (LPF), 434 data slicer, 440 control circuit, 444 PLL circuit, 445 duplexer 446 Voltage controlled oscillator (VC ) 448 low pass filter (LPF), 450 bias generation circuit, 460 RXfront section, 462 RX section, 464 TX section, 500 baseband engine, 600 communication controller (integrated circuit apparatus), 700 communication apparatus, 810 host processor ( Application processor), 820 read-only memory (ROM), 830 random access memory (RAM), 860 audio codec, 870 D / A converter, 880 speaker, 890 microphone, 900 A / D converter, 1000 differential spiral inductor 1002 Non-crossing wiring, 1004 Non-crossing wiring, 1006 Non-crossing wiring, 1008 Non-crossing wiring, 1010 Non-crossing wiring, 1012 Non-crossing wiring, 1014 Non-crossing wiring, 1016 Non-crossing wiring, 1018 Non-crossing Line, 1020 intersection, 1022 intersection wiring, 1024 intersection wiring, 1030 intersection, 1032 intersection wiring, 1034 intersection wiring, 1040 intersection, 1042 intersection wiring, 1044 intersection wiring, 1050 intersection, 1052 intersection wiring, 1054 intersection wiring, 1060 Via hole, 1062 Wiring connecting portion, 1064 Wiring connecting portion, 1066 Wiring connecting portion, 1068 Wiring connecting portion, 1072 Wiring connecting portion, 1074 Wiring connecting portion, 1076 Wiring connecting portion, 1078 Wiring connecting portion
Claims (8)
対称線に対して前記第1の端子と線対称の位置にある第2の端子と、
前記第1の端子と前記第2の端子を電気的に接続する導電性配線と、
前記第1の端子から前記対称線上の所定の点に至る前記導電性配線の第1の配線経路と前記第2の端子から前記所定の点に至る前記導電性配線の第2の配線経路が前記対称線上でそれぞれ第1番目〜第N番目(N≧2)に交差する第1〜第Nの交差部と、を含み、
第2n−1(n≧1)の前記交差部及び第2nの前記交差部の一方は、
前記第1の配線経路の交差配線が第1の配線層に形成されるとともに前記第2の配線経路の交差配線が前記第1の配線層と異なる第2の配線層に形成され、
前記第2n−1の前記交差部及び前記第2nの前記交差部の他方は、
前記第2の配線経路の交差配線が前記第1の配線層に形成されるとともに前記第1の配線経路の交差配線が前記第2の配線層に形成され、
前記導電性配線は、
前記第1〜第Nの交差部以外の非交差部において前記対称線に対して線対称な形状の配線パターンが前記第1の配線層に形成され、前記非交差部において前記交差配線の各々の両端に接続される非交差配線の幅が異なり、前記第2の配線層に形成された前記交差配線の両端がホールを介して導電性部材により前記非交差配線と電気的に接続され、
前記第2n−1の前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数と、前記第2nの前記交差部の前記第2の配線層に形成された前記交差配線の両端と前記非交差配線を接続する前記ホールの数が等しいことを特徴とする差動型スパイラルインダクタ。 A first terminal;
A second terminal in line symmetry with the first terminal with respect to a symmetry line;
Conductive wiring for electrically connecting the first terminal and the second terminal;
A first wiring path of the conductive wiring from the first terminal to a predetermined point on the symmetric line and a second wiring path of the conductive wiring from the second terminal to the predetermined point are First to Nth intersections that intersect the first to Nth (N ≧ 2) on the symmetry line, respectively,
One of the 2n-1 (n ≧ 1) intersection and the 2nth intersection is
The cross wiring of the first wiring path is formed in a first wiring layer and the cross wiring of the second wiring path is formed in a second wiring layer different from the first wiring layer;
The other of the intersection of the 2n-1 and the intersection of the 2n is
A cross wiring of the second wiring path is formed in the first wiring layer and a cross wiring of the first wiring path is formed in the second wiring layer;
The conductive wiring is
A wiring pattern having a line-symmetric shape with respect to the symmetric line is formed in the first wiring layer in a non-intersecting portion other than the first to Nth crossing portions, and each of the crossing wirings is formed in the non-intersecting portion. The width of the non-crossing wiring connected to both ends is different, and both ends of the crossing wiring formed in the second wiring layer are electrically connected to the non-crossing wiring by a conductive member through holes,
The number of the holes connecting both ends of the cross wiring formed in the second wiring layer of the second n-1 crossing portion and the non-crossing wiring; and the second of the second n crossing portions. A differential spiral inductor characterized in that the number of the holes connecting both ends of the cross wiring formed in the wiring layer and the non-cross wiring is equal.
前記ホールと、前記第2の配線層に形成された配線パターンと、を含み、前記第1〜第Nの前記交差部のいずれかにおいて前記第2の配線層に形成された前記交差配線の一端と前記非交差配線をそれぞれ接続する2N個の配線接続部を含み、
前記第1の配線経路の第m番目(m≧1)の前記配線接続部に含まれる前記ホールの数と前記第2の配線経路の第m番目の前記配線接続部に含まれる前記ホールの数が等しいことを特徴とする差動型スパイラルインダクタ。 In claim 1,
One end of the cross wiring formed in the second wiring layer at any one of the first to Nth crossing portions, including the hole and a wiring pattern formed in the second wiring layer And 2N wiring connection portions respectively connecting the non-crossing wirings,
The number of holes included in the mth (m ≧ 1) wiring connection portion of the first wiring path and the number of holes included in the mth wiring connection portion of the second wiring path Is a differential spiral inductor characterized by equality.
前記2N個の配線接続部の各々は、
前記ホールが第1の方向及び第2の方向にアレイ状に配置され、
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第2の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の方向に配置された前記ホールの数が、前記第1の配線経路の前記第m番目の前記配線接続部の前記第1の方向に配置された前記ホールの数の整数倍であることを特徴とする差動型スパイラルインダクタ。 In claim 2,
Each of the 2N wiring connections is
The holes are arranged in an array in a first direction and a second direction;
The mth wiring connection part of the first wiring path is:
The number of the holes arranged in the second direction is an integral multiple of the number of the holes arranged in the first direction of the m-th wiring connection portion of the second wiring path. ,
The mth wiring connection part of the second wiring path is:
The number of holes arranged in the second direction is an integral multiple of the number of holes arranged in the first direction of the m-th wiring connection portion of the first wiring path. A differential spiral inductor characterized by that.
前記第2の配線経路の前記第m番目の前記配線接続部は、
90°回転して配置した場合に、複数の前記ホールの相対的な配置が前記第1の配線経路の前記第m番目の前記配線接続部の複数の前記ホールの相対的な配置と一致するように形成されていることを特徴とする差動型スパイラルインダクタ。 In claim 2 or 3,
The mth wiring connection part of the second wiring path is:
When arranged by rotating 90 °, the relative arrangement of the plurality of holes matches the relative arrangement of the plurality of holes in the m-th wiring connection portion of the first wiring path. A differential spiral inductor, characterized in that it is formed as follows.
前記2N個の配線接続部の各々は、
前記第2の配線層に形成された前記配線パターンが、その第1の辺の長さが前記ホールを介して接続される前記非交差配線の幅と略同じである長方形状であることを特徴とする差動型スパイラルインダクタ。 In any of claims 2 to 4,
Each of the 2N wiring connections is
The wiring pattern formed in the second wiring layer has a rectangular shape in which the length of the first side is substantially the same as the width of the non-intersecting wiring connected through the hole. Differential type spiral inductor.
前記第1の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第2の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの第1の辺の長さと略同じであり、
前記第2の配線経路の前記第m番目の前記配線接続部は、
前記第2の配線層に形成された前記配線パターンの前記第1の辺と直交する第2の辺の長さが前記第1の配線経路の前記第m番目の前記配線接続部に含まれる前記第2の配線層に形成された前記配線パターンの前記第1の辺の長さと略同じであることを特徴とする差動型スパイラルインダクタ。 In claim 5,
The mth wiring connection part of the first wiring path is:
The length of the second side orthogonal to the first side of the wiring pattern formed in the second wiring layer is included in the mth wiring connection part of the second wiring path. Approximately the same length as the first side of the wiring pattern formed in the second wiring layer;
The mth wiring connection part of the second wiring path is:
The length of the second side orthogonal to the first side of the wiring pattern formed in the second wiring layer is included in the mth wiring connection part of the first wiring path. A differential spiral inductor characterized by being substantially the same as the length of the first side of the wiring pattern formed in the second wiring layer.
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。 An integrated circuit device according to claim 7;
Data input means to be processed by the integrated circuit device;
And an output means for outputting data processed by the integrated circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167113A JP5163887B2 (en) | 2008-06-26 | 2008-06-26 | Differential spiral inductor, integrated circuit device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167113A JP5163887B2 (en) | 2008-06-26 | 2008-06-26 | Differential spiral inductor, integrated circuit device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010344A true JP2010010344A (en) | 2010-01-14 |
JP5163887B2 JP5163887B2 (en) | 2013-03-13 |
Family
ID=41590492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008167113A Expired - Fee Related JP5163887B2 (en) | 2008-06-26 | 2008-06-26 | Differential spiral inductor, integrated circuit device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5163887B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010343A (en) * | 2008-06-26 | 2010-01-14 | Seiko Epson Corp | Differential spiral inductor, integrated circuit device, and electronic apparatus |
CN103137600A (en) * | 2011-11-25 | 2013-06-05 | 瑞萨电子株式会社 | Transformer |
CN103928446A (en) * | 2014-04-30 | 2014-07-16 | 无锡中星微电子有限公司 | On-chip capacitor with low common mode coupling effect and design method of on-chip capacitor |
KR20180025592A (en) * | 2016-09-01 | 2018-03-09 | 삼성전기주식회사 | Coil component |
WO2019172283A1 (en) * | 2018-03-09 | 2019-09-12 | 株式会社村田製作所 | High-frequency circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140438A (en) * | 1997-07-15 | 1999-02-12 | Fuji Electric Co Ltd | Planar magnetic element |
JP2005045272A (en) * | 2003-07-26 | 2005-02-17 | Samsung Electronics Co Ltd | Inductor having coupling member and inductor portion in order to offer coupled magnetic field |
JP2007165761A (en) * | 2005-12-16 | 2007-06-28 | Casio Comput Co Ltd | Semiconductor device |
JP2008103602A (en) * | 2006-10-20 | 2008-05-01 | Seiko Epson Corp | Electronic substrate, its manufacturing method, and electronic apparatus |
-
2008
- 2008-06-26 JP JP2008167113A patent/JP5163887B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140438A (en) * | 1997-07-15 | 1999-02-12 | Fuji Electric Co Ltd | Planar magnetic element |
JP2005045272A (en) * | 2003-07-26 | 2005-02-17 | Samsung Electronics Co Ltd | Inductor having coupling member and inductor portion in order to offer coupled magnetic field |
JP2007165761A (en) * | 2005-12-16 | 2007-06-28 | Casio Comput Co Ltd | Semiconductor device |
JP2008103602A (en) * | 2006-10-20 | 2008-05-01 | Seiko Epson Corp | Electronic substrate, its manufacturing method, and electronic apparatus |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010343A (en) * | 2008-06-26 | 2010-01-14 | Seiko Epson Corp | Differential spiral inductor, integrated circuit device, and electronic apparatus |
CN103137600A (en) * | 2011-11-25 | 2013-06-05 | 瑞萨电子株式会社 | Transformer |
CN103928446A (en) * | 2014-04-30 | 2014-07-16 | 无锡中星微电子有限公司 | On-chip capacitor with low common mode coupling effect and design method of on-chip capacitor |
KR20180025592A (en) * | 2016-09-01 | 2018-03-09 | 삼성전기주식회사 | Coil component |
KR102632366B1 (en) * | 2016-09-01 | 2024-02-02 | 삼성전기주식회사 | Coil component |
WO2019172283A1 (en) * | 2018-03-09 | 2019-09-12 | 株式会社村田製作所 | High-frequency circuit |
US11476810B2 (en) | 2018-03-09 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Radio-frequency circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5163887B2 (en) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5154419B2 (en) | Variable integrated inductor | |
US10903546B2 (en) | Planar balun transformer device | |
JP5163887B2 (en) | Differential spiral inductor, integrated circuit device and electronic device | |
JP5912808B2 (en) | Semiconductor device | |
WO2018164255A1 (en) | Wireless communication device | |
JPH10256826A (en) | Tuning type slot antenna | |
JP2000036702A (en) | Radio terminal | |
RU2639600C2 (en) | Adjustable inductor circuit, transceiver, method and computer program | |
US9245866B2 (en) | Antenna device and wireless apparatus | |
US20140340261A1 (en) | Dual band antenna | |
JP2009089300A (en) | Antenna device, and wireless communication device | |
TWI474611B (en) | Method and system for using a microstrip to switch circuits in cmos applications | |
JP5311000B2 (en) | Differential spiral inductor, integrated circuit device and electronic device | |
JP3608379B2 (en) | Tunable slot antenna | |
WO2003010820A1 (en) | Analog/digital hybrid integrated circuit | |
JP2008270921A (en) | Radio communication device | |
JP2003101342A (en) | Wideband antenna | |
US8350630B2 (en) | Method and system for LOGEN based on harmonics using microstrip techniques | |
JP2005333313A (en) | Semiconductor integrated circuit | |
JP2005079397A (en) | Semiconductor device | |
Sharawi | Emerging MIMO antenna systems for future handheld devices: Possibilities and Challenges | |
JP2001196855A (en) | Voltage controlled oscillator | |
JP2006148385A (en) | Antenna multiplexer | |
JP2006135835A (en) | Electronic component for high frequency signal processing and wireless communication system | |
JP2005217581A (en) | High-frequency power amplification module, high-frequency module, and radio communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |