JP2010009279A - デバッグ方法およびデバッグプログラム - Google Patents
デバッグ方法およびデバッグプログラム Download PDFInfo
- Publication number
- JP2010009279A JP2010009279A JP2008167187A JP2008167187A JP2010009279A JP 2010009279 A JP2010009279 A JP 2010009279A JP 2008167187 A JP2008167187 A JP 2008167187A JP 2008167187 A JP2008167187 A JP 2008167187A JP 2010009279 A JP2010009279 A JP 2010009279A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- software
- file
- execution
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】 システムのシミュレーションにより生成された波形データファイル、CPUの構成要素を定義したCPU定義ファイル、ソフトウェアのソースファイルおよびソフトウェアの実行ファイルが入力される。波形データファイルおよびCPU定義ファイルに基づいて時刻情報およびCPU内部動作情報が取得されてCPUのソフトウェア実行状態が再現される。時刻情報、CPU内部動作情報、ソフトウェアのソースファイルおよびソフトウェアの実行ファイルに基づいてデバッグ情報が表示される。
【選択図】 図3
Description
(付記1)
CPUを含むハードウェアおよび前記CPUにより実行されるソフトウェアを組み合わせて実現されるシステムについて、コンピュータ上で前記ソフトウェアをデバッグするデバッグ方法であって、
前記システムのシミュレーションにより生成された波形データファイル、前記CPUの構成要素を定義したCPU定義ファイル、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルを入力する第1工程と、
前記波形データファイルおよび前記CPU定義ファイルに基づいて時刻情報およびCPU内部動作情報を取得して、前記CPUのソフトウェア実行状態を再現する第2工程と、
前記時刻情報、前記CPU内部動作情報、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルに基づいてデバッグ情報を表示する第3工程とを含むことを特徴とするデバッグ方法。
(付記2)
付記1に記載のデバッグ方法において、
前記第2工程は、
前記時刻情報および前記CPU内部動作情報を前記CPU内のプログラムカウンタの値が次に変化する際の情報に更新する処理を繰り返すことにより、前記CPUのソフトウェア実行状態を所望の状態まで進める継続実行工程と、
前記時刻情報および前記CPU内部動作情報を前記CPU内のプログラムカウンタの値が次に変化する際の情報に更新することにより、前記CPUのソフトウェア実行状態を次の状態まで進めるステップ実行工程とを含むことを特徴とするデバッグ方法。
(付記3)
付記2に記載のデバッグ方法において、
前記第2工程は、前記継続実行工程の実施中に前記CPU内部動作情報に含まれる前記CPU内のプログラムカウンタの値が予め設定されたブレークポイントの値と一致するのに伴って、ブレーク発生を通知して前記継続実行工程を終了させるブレーク工程を含むことを特徴とするデバッグ方法。
(付記4)
付記1〜付記3のいずれか1項に記載のデバッグ方法において、
前記第3工程は、前記CPU内部動作情報に含まれる前記CPU内のプログラムカウンタの値に対応する前記ソフトウェアのソースコードを表示するソースコード表示工程を含むことを特徴とするデバッグ方法。
(付記5)
付記1〜付記4のいずれか1項に記載のデバッグ方法において、
前記第3工程は、前記CPU内部動作情報に含まれる前記ソフトウェアの指定変数の値を表示する変数値表示工程を含むことを特徴とするデバッグ方法。
(付記6)
付記1〜付記5のいずれか1項に記載のデバッグ方法において、
前記第3工程は、前記CPU内部動作情報に含まれる前記CPU内のメモリの指定アドレスのデータを表示するメモリデータ表示工程を含むことを特徴とするデバッグ方法。
(付記7)
付記1〜付記6のいずれか1項に記載のデバッグ方法において、
前記時刻情報および前記波形データファイルに基づいて波形情報を表示する第4工程を含むことを特徴とするデバッグ方法。
(付記8)
CPUを含むハードウェアおよび前記CPUにより実行されるソフトウェアを組み合わせて実現されるシステムについて前記ソフトウェアをデバッグするためのコンピュータに、
前記システムのシミュレーションにより生成された波形データファイル、前記CPUの構成要素を定義したCPU定義ファイル、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルを入力する第1工程と、
前記波形データファイルおよび前記CPU定義ファイルに基づいて時刻情報およびCPU内部動作情報を取得して前記CPUのソフトウェア実行状態を再現する第2工程と、
前記時刻情報、前記CPU内部動作情報、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルに基づいてデバッグ情報を表示する第3工程とを実行させることを特徴とするデバッグプログラム。
Claims (5)
- CPUを含むハードウェアおよび前記CPUにより実行されるソフトウェアを組み合わせて実現されるシステムについて、コンピュータ上で前記ソフトウェアをデバッグするデバッグ方法であって、
前記システムのシミュレーションにより生成された波形データファイル、前記CPUの構成要素を定義したCPU定義ファイル、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルを入力する第1工程と、
前記波形データファイルおよび前記CPU定義ファイルに基づいて時刻情報およびCPU内部動作情報を取得して、前記CPUのソフトウェア実行状態を再現する第2工程と、
前記時刻情報、前記CPU内部動作情報、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルに基づいてデバッグ情報を表示する第3工程とを含むことを特徴とするデバッグ方法。 - 請求項1に記載のデバッグ方法において、
前記第2工程は、
前記時刻情報および前記CPU内部動作情報を前記CPU内のプログラムカウンタの値が次に変化する際の情報に更新する処理を繰り返すことにより、前記CPUのソフトウェア実行状態を所望の状態まで進める継続実行工程と、
前記時刻情報および前記CPU内部動作情報を前記CPU内のプログラムカウンタの値が次に変化する際の情報に更新することにより、前記CPUのソフトウェア実行状態を次の状態まで進めるステップ実行工程とを含むことを特徴とするデバッグ方法。 - 請求項2に記載のデバッグ方法において、
前記第2工程は、前記継続実行工程の実施中に前記CPU内部動作情報に含まれる前記CPU内のプログラムカウンタの値が予め設定されたブレークポイントの値と一致するのに伴って、ブレーク発生を通知して前記継続実行工程を終了させるブレーク工程を含むことを特徴とするデバッグ方法。 - 請求項1〜請求項3のいずれか1項に記載のデバッグ方法において、
前記第3工程は、前記CPU内部動作情報に含まれる前記CPU内のプログラムカウンタの値に対応する前記ソフトウェアのソースコードを表示するソースコード表示工程を含むことを特徴とするデバッグ方法。 - CPUを含むハードウェアおよび前記CPUにより実行されるソフトウェアを組み合わせて実現されるシステムについて前記ソフトウェアをデバッグするためのコンピュータに、
前記システムのシミュレーションにより生成された波形データファイル、前記CPUの構成要素を定義したCPU定義ファイル、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルを入力する第1工程と、
前記波形データファイルおよび前記CPU定義ファイルに基づいて時刻情報およびCPU内部動作情報を取得して前記CPUのソフトウェア実行状態を再現する第2工程と、
前記時刻情報、前記CPU内部動作情報、前記ソフトウェアのソースファイルおよび前記ソフトウェアの実行ファイルに基づいてデバッグ情報を表示する第3工程とを実行させることを特徴とするデバッグプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167187A JP5120103B2 (ja) | 2008-06-26 | 2008-06-26 | デバッグ方法およびデバッグプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167187A JP5120103B2 (ja) | 2008-06-26 | 2008-06-26 | デバッグ方法およびデバッグプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010009279A true JP2010009279A (ja) | 2010-01-14 |
JP5120103B2 JP5120103B2 (ja) | 2013-01-16 |
Family
ID=41589705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008167187A Expired - Fee Related JP5120103B2 (ja) | 2008-06-26 | 2008-06-26 | デバッグ方法およびデバッグプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120103B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016206963A (ja) * | 2015-04-23 | 2016-12-08 | 株式会社明電舎 | デジタル回路シミュレータの波形とソフトウェア設計図との連携方法および連携プログラム |
CN112948200A (zh) * | 2021-02-01 | 2021-06-11 | 湖南品腾电子科技有限公司 | 基于mcu存储器可重用性验证***及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001350646A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
JP2002108649A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | トレース解析を支援するためのプログラムを記録した記録媒体及びプログラム製品 |
JP2002342113A (ja) * | 2001-05-15 | 2002-11-29 | Hitachi Ltd | プログラム実行状況表示方法及びその実施装置並びにその処理プログラム |
JP2007334812A (ja) * | 2006-06-19 | 2007-12-27 | Nec Electronics Corp | シミュレータ及びシミュレーション方法 |
-
2008
- 2008-06-26 JP JP2008167187A patent/JP5120103B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001350646A (ja) * | 2000-06-06 | 2001-12-21 | Advantest Corp | 半導体試験システム |
JP2002108649A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | トレース解析を支援するためのプログラムを記録した記録媒体及びプログラム製品 |
JP2002342113A (ja) * | 2001-05-15 | 2002-11-29 | Hitachi Ltd | プログラム実行状況表示方法及びその実施装置並びにその処理プログラム |
JP2007334812A (ja) * | 2006-06-19 | 2007-12-27 | Nec Electronics Corp | シミュレータ及びシミュレーション方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016206963A (ja) * | 2015-04-23 | 2016-12-08 | 株式会社明電舎 | デジタル回路シミュレータの波形とソフトウェア設計図との連携方法および連携プログラム |
CN112948200A (zh) * | 2021-02-01 | 2021-06-11 | 湖南品腾电子科技有限公司 | 基于mcu存储器可重用性验证***及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5120103B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8180620B2 (en) | Apparatus and method for performing hardware and software co-verification testing | |
JP2018136985A5 (ja) | ||
WO2007001108A1 (en) | System for providing feature-oriented software product line engineering environment | |
JP2017084082A (ja) | シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法 | |
US9235670B2 (en) | Method and an apparatus for automatic generation of verification environment for processor design and verification | |
US8140315B2 (en) | Test bench, method, and computer program product for performing a test case on an integrated circuit | |
Iyenghar et al. | Towards model-based test automation for embedded systems using UML and UTP | |
JP6763153B2 (ja) | ハードウェア/ソフトウェア協調検証装置およびハードウェア/ソフトウェア協調検証方法 | |
EP3532936A1 (en) | Debugging system and method | |
US7606694B1 (en) | Framework for cycle accurate simulation | |
JP2004348606A (ja) | 高位合成装置、ハードウェア検証用モデル生成方法およびハードウェア検証方法 | |
JP5120103B2 (ja) | デバッグ方法およびデバッグプログラム | |
CN117435483A (zh) | 基于Formal工具的仿真验证激励生成方法、装置、介质及终端 | |
Patel et al. | Model-driven validation of SystemC designs | |
CN114328062B (zh) | 校验缓存一致性的方法、装置和存储介质 | |
Tolvanen et al. | Metamodeling for medical devices: Code generation, model-debugging and run-time synchronization | |
Friske et al. | Improving test coverage for UML state machines using transition instrumentation | |
JP5387521B2 (ja) | 論理検証シナリオ生成装置、及び、論理検証シナリオ生成プログラム | |
JP2016045676A (ja) | デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法 | |
JP2016126700A (ja) | プログラム検証装置、プログラム検証方法及びプログラム検証プログラム | |
JP3745968B2 (ja) | 試験システム及び試験方法及び試験プログラム及び試験プログラムを記録した計算機で読み取り可能な記録媒体 | |
CN117313650B (zh) | 一种芯片测试验证方法及其应用装置 | |
JP2009217720A (ja) | プログラム生成装置およびプログラム生成方法 | |
JP4893028B2 (ja) | チップセットのエミュレーション装置および方法 | |
US7904289B2 (en) | Method and system for testing functionality of a chip checker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |