JP2010003701A - Fed lighting device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an FED lighting device capable of efficiently lighting a field emission display (FED) by flowing a huge amount of electrons from a cathode electrode to an anode electrode at a comparatively low voltage, and capable of controlling the luminance of the FED. <P>SOLUTION: In a vacuum-sealed space, the FED lighting device includes first and second cathode electrodes 22, 23 arranged in opposition on one surface, and a transmission-type anode electrode 21 with a phosphor applied on the other opposing surface. An AC voltage nearly symmetrical is impressed between the first and the second cathode electrodes by a DC-AC inverter 1 to excite electrons, the electrons are sucked by a first direct voltage applied on the anode electrode by a DC-DC converter 7 to collide with the anode electrode and make the anode electrode emit light, electric characteristics of the first cathode electrode are detected by detecting circuits D1, R2 and R4, and then, the luminance of the FED is controlled by a control circuit 1-1 based on the detected electric characteristics. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ＦＥＤ（フィールド・エミッション・ディスプレイ）を点灯させるＦＥＤ点灯装置に関する。   The present invention relates to an FED lighting device for lighting a field emission display (FED).

ＦＥＤ点灯装置においては、真空密閉された空間内に、１つのカソード電極と蛍光体が塗布された透過型の１つのアノード電極とを有し、アノード電極・カソード電極間に印加した直流電圧により、カソード電極表面のスタンパから電子を吸引し、電子をアノード電極に衝突させてアノード電極を発光させている（特許文献１）。また、スタンパの代わりに、より微細な加工、例えばＣＮＴを表面に有したカソード電極に関しても開示されている（特許文献１、特許文献２）。   The FED lighting device has one cathode electrode and one transmissive anode electrode coated with a phosphor in a vacuum-sealed space, and a direct current voltage applied between the anode electrode and the cathode electrode Electrons are attracted from a stamper on the cathode electrode surface, and the electrons collide with the anode electrode to cause the anode electrode to emit light (Patent Document 1). Further, instead of a stamper, finer processing, for example, a cathode electrode having CNT on its surface is also disclosed (Patent Documents 1 and 2).

ＣＲＴ（陰極線管）やＦＥＤに代表される面光源方式のディスプレイは、放電管のような線光源やＬＥＤ（発光ダイオード）のような点光源を用いたディスプレイよりも輝度均一性が優れている。   A surface light source type display typified by a CRT (cathode ray tube) or FED has better luminance uniformity than a display using a line light source such as a discharge tube or a point light source such as an LED (light emitting diode).

また、面光源方式のディスプレイにあっては、大量生産する場合、ディスプレイの生産性も高く、点灯装置も比較的容易であるという利点がある。さらに、発光に水銀を使用しないため、地球環境にもやさしい。その中でも、ナノテク技術を用いたＦＥＤ、特にＣＮＴ型ＦＥＤは、次世代の薄型ディスプレイの１つとして注目を集めている。   In addition, the surface light source type display has advantages in that the productivity of the display is high and the lighting device is relatively easy when mass-produced. In addition, since mercury is not used for light emission, it is friendly to the global environment. Among them, FED using nanotechnology, particularly CNT type FED, is attracting attention as one of the next generation thin displays.

特開２００４−２２７８０１号公報JP 2004-227801 A 特開２００５−２３５７４８号公報JP 2005-235748 A

しかしながら、特許文献１のように、１つのカソード電極と１つのアノード電極との間に印加した直流電圧により、カソード電極からアノード電極に電子を飛ばす場合、カソード電極内の電子は束縛状態であるため、大量の電子を放出するには非常に大きな電圧及びエネルギーが必要となる。   However, as in Patent Document 1, when electrons are blown from the cathode electrode to the anode electrode by a DC voltage applied between one cathode electrode and one anode electrode, the electrons in the cathode electrode are in a bound state. In order to emit a large amount of electrons, a very large voltage and energy are required.

本発明は、比較的低い電圧で、カソード電極からアノード電極に大量の電子を飛ばすことができ、効率良くＦＥＤを点灯でき、しかもＦＥＤの輝度を制御できるＦＥＤ点灯装置を提供することにある。   It is an object of the present invention to provide an FED lighting device that can emit a large amount of electrons from a cathode electrode to an anode electrode at a relatively low voltage, can light the FED efficiently, and can control the brightness of the FED.

前記課題を解決するために、請求項１の発明は、真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータとを有し、前記ＤＣ−ＡＣインバータは、前記アノード電極の電気的特性を検出する検出回路と、前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路とを有することを特徴とする。   In order to solve the above-mentioned problem, the invention of claim 1 is a first structure comprising a carbon nano tube (CNT) arranged in a vacuum sealed space on one surface facing a comb shape. And a second cathode electrode and a transmission-type anode electrode coated with a phosphor on the other opposing surface, and an approximately symmetrical alternating voltage is applied between the first and second cathode electrodes to excite electrons. And an FED that attracts the electrons by the first DC voltage applied to the anode electrode and collides the electrons with the anode electrode to cause the anode electrode to emit light, and converts a second DC voltage to the AC voltage. A DC-AC inverter that is applied between the first and second cathode electrodes, and a DC-D that converts the second DC voltage into the first DC voltage and applies the first DC voltage to the transmissive anode electrode. The DC-AC inverter includes a detection circuit that detects an electrical characteristic of the anode electrode, and a control circuit that controls the brightness of the FED based on the electrical characteristic detected by the detection circuit. It is characterized by that.

請求項２の発明は、真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータと、前記第１及び第２カソード電極間の電気的特性を検出する検出回路と、前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路とを有することを特徴とする。   According to the second aspect of the present invention, in the vacuum-sealed space, the first and second cathode electrodes arranged on one surface facing the comb shape and made of carbon nano tubes (CNT) and the other A transmission-type anode electrode coated with a phosphor on the opposite surface, and applying a substantially symmetrical alternating voltage between the first and second cathode electrodes to excite electrons and applying to the anode electrode An FED that attracts the electrons by a first DC voltage and collides the electrons with the anode electrode to emit light from the anode electrode, and converts the second DC voltage into the AC voltage to convert the first and second cathode electrodes. A DC-AC inverter applied in between, a DC-DC converter that converts the second DC voltage to the first DC voltage and applies the first DC voltage to the transmission anode, and the first and second DC voltages. A detection circuit for detecting an electrical characteristic between the second cathode electrode, and having a control circuit for controlling the FED of brightness based on the electrical characteristic detected by said detection circuit.

本発明によれば、一方の表面に多数の微細な突起物、例えばＣＮＴを有し且つ対向して配置された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを設け、第１及び第２カソード電極間に略対称の交流電圧をＤＣ−ＡＣインバータにより印加して電子を励起させるとともに、ＤＣ−ＤＣコンバータによりアノード電極に印加した第１直流電圧により電子を吸引して電子を前記アノード電極に衝突させてアノード電極を発光させる。   According to the present invention, the first and second cathode electrodes having a large number of fine protrusions, for example, CNTs on one surface and disposed opposite to each other, and the transmission on which the other opposing surface is coated with a phosphor And a first DC voltage applied to the anode electrode by a DC-DC converter, while applying a substantially symmetrical AC voltage between the first and second cathode electrodes by a DC-AC inverter to excite electrons. Thus, electrons are attracted and collided with the anode electrode to cause the anode electrode to emit light.

このため、比較的低い電圧のアノード電極で、カソード電極からアノード電極に大量の電子を飛ばすことができ、電子放出に余分なエネルギーを必要としないため、投入電力に対して効率良くＦＥＤを点灯させることができる。また、制御回路は、検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御するので、ＦＥＤの輝度を一定に制御することができる。   For this reason, since a large amount of electrons can be blown from the cathode electrode to the anode electrode with an anode electrode having a relatively low voltage, and no extra energy is required for electron emission, the FED is lit efficiently with respect to the input power. be able to. Further, since the control circuit controls the brightness of the FED based on the electrical characteristics detected by the detection circuit, the brightness of the FED can be controlled to be constant.

本発明のＦＥＤ点灯装置の実施例１の構成を示す回路図である。It is a circuit diagram which shows the structure of Example 1 of the FED lighting device of this invention. 図１に示す実施例１のＦＥＤ点灯装置のＦＥＤの構成図である。It is a block diagram of FED of the FED lighting device of Example 1 shown in FIG. 図１に示す実施例１のＦＥＤ点灯装置の動作波形図である。It is an operation | movement waveform diagram of the FED lighting device of Example 1 shown in FIG. 本発明のＦＥＤ点灯装置の実施例２の構成を示す回路図である。It is a circuit diagram which shows the structure of Example 2 of the FED lighting device of this invention. 図４に示す実施例２のＦＥＤ点灯装置の動作波形図である。It is an operation | movement waveform diagram of the FED lighting device of Example 2 shown in FIG. 図４に示す実施例２のＦＥＤ点灯装置のカソード電極からアノード電極に流れる電流の波形図である。It is a wave form diagram of the electric current which flows into the anode electrode from the cathode electrode of the FED lighting device of Example 2 shown in FIG. 図４に示す実施例２のＦＥＤ点灯装置のカソード電圧に対する輝度特性を示す図である。It is a figure which shows the luminance characteristic with respect to the cathode voltage of the FED lighting device of Example 2 shown in FIG. 図４に示す実施例２のＦＥＤ点灯装置のアノード電圧に対する輝度特性を示す図である。It is a figure which shows the luminance characteristic with respect to the anode voltage of the FED lighting device of Example 2 shown in FIG. 本発明をＬＣＤバックライトパネルの点灯に応用した場合の実施例３を示す図である。It is a figure which shows Example 3 at the time of applying this invention to lighting of an LCD backlight panel. 図９に示すＬＣＤバックライトパネルの構成例を示す図である。It is a figure which shows the structural example of the LCD backlight panel shown in FIG.

以下、本発明のＦＥＤ点灯装置の実施の形態を図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the FED lighting device of the present invention will be described in detail with reference to the drawings.

図１は本発明のＦＥＤ点灯装置の実施例１の構成を示す回路図であり、具体的にはＴＶ装置を想定したものである。ＦＥＤ点灯装置は、ＤＣ−ＡＣインバータ１、ＣＮＴ型ＦＥＤ２、ＰＦＣ(力率改善回路)３、ＳＭＰＳ４、マイコン５、サウンド部６、ＤＣ−ＤＣコンバータ７、検出回路８を有する。   FIG. 1 is a circuit diagram showing a configuration of a first embodiment of the FED lighting device according to the present invention. Specifically, a TV device is assumed. The FED lighting device includes a DC-AC inverter 1, a CNT type FED 2, a PFC (power factor correction circuit) 3, an SMPS 4, a microcomputer 5, a sound unit 6, a DC-DC converter 7, and a detection circuit 8.

ＰＦＣ３は、交流電源からの交流入力電圧を整流平滑した電圧をスイッチングして昇圧するとともに力率を改善し、ＳＭＰＳ４は電源装置であり、ＰＦＣ３からの電圧を安定化した直流電圧に変換して、マイコン５、サウンド部６、ＤＣ−ＡＣインバータ１、ＤＣ−ＤＣコンバータ７に供給する。   The PFC3 switches and boosts the voltage obtained by rectifying and smoothing the AC input voltage from the AC power supply and improves the power factor. The SMPS4 is a power supply device, which converts the voltage from the PFC3 into a stabilized DC voltage, The microcomputer 5, the sound unit 6, the DC-AC inverter 1, and the DC-DC converter 7 are supplied.

ＤＣ−ＤＣコンバータ７は、ＳＭＰＳ４からの低電圧の直流電圧を所定の高電圧の直流電圧に変換し、ＣＮＴ型ＦＥＤ２の端子ＴＡに供給する。ＤＣ−ＡＣインバータ１は、ＳＭＰＳ４からの低電圧の直流電圧を低電圧の交流電圧に変換し、ＣＮＴ型ＦＥＤ２に供給する。   The DC-DC converter 7 converts the low-voltage DC voltage from the SMPS 4 into a predetermined high-voltage DC voltage and supplies it to the terminal TA of the CNT type FED 2. The DC-AC inverter 1 converts a low DC voltage from the SMPS 4 into a low AC voltage and supplies it to the CNT type FED 2.

図２（ａ）は実施例１のＦＥＤ点灯装置のＦＥＤの構成図である。図２（ｂ）は図２（ａ）のＡ部の拡大図を示している。図２（ｃ）は図２（ｂ）のＢ部の拡大図であり、複数併設されたＣＮＴを示している。   FIG. 2A is a configuration diagram of the FED of the FED lighting device according to the first embodiment. FIG. 2B shows an enlarged view of a portion A in FIG. FIG. 2C is an enlarged view of a portion B in FIG. 2B, and shows a plurality of CNTs provided side by side.

ＣＮＴ型ＦＥＤ２は、ＤＣ−ＡＣインバータ１からの交流電圧を入力する端子ＴＣ１，ＴＣ２と、ＤＣ−ＤＣコンバータ７からの直流電圧を入力する端子ＴＡとを有する。また、ＣＮＴ型ＦＥＤ２は、図２（ａ）に示すように、真空密閉された空間内に、表面にＣＮＴを有し且つ櫛型に対向して配置された第１カソード電極２２及び第２カソード電極２３と、第１及び第２カソード電極２２，２３から所定距離離して配置され且つ蛍光体が塗布された透過型のアノード電極２１とを有している。   The CNT type FED 2 has terminals TC 1 and TC 2 for inputting an AC voltage from the DC-AC inverter 1 and a terminal TA for inputting a DC voltage from the DC-DC converter 7. In addition, as shown in FIG. 2A, the CNT type FED 2 includes a first cathode electrode 22 and a second cathode that have CNTs on the surface and are disposed facing the comb shape in a vacuum-sealed space. The electrode 23 and a transmission-type anode electrode 21 that is disposed at a predetermined distance from the first and second cathode electrodes 22 and 23 and is coated with a phosphor.

第１カソード電極２２は、端子ＴＣ１に接続され、第２カソード電極２３は、端子ＴＣ２に接続され、ＤＣ−ＡＣインバータ１から交流電圧が印加されるようになっている。   The first cathode electrode 22 is connected to the terminal TC1, the second cathode electrode 23 is connected to the terminal TC2, and an AC voltage is applied from the DC-AC inverter 1.

次に、このように構成されたＣＮＴ型ＦＥＤ２の点灯動作を説明する。まず、ＤＣ−ＡＣインバータ１から端子ＴＣ１と端子ＴＣ２とに交流電圧が印加されると、第１及び第２カソード電極２２，２３間に略対称の交流電圧が印加される。このため、電子が励起されるとともに、アノード電極２１にＤＣ−ＤＣコンバータ７から端子ＴＡを介して印加された直流電圧により電子を吸引して電子をアノード電極２１に衝突させてアノード電極２１を発光させる。   Next, the lighting operation of the CNT type FED 2 configured as described above will be described. First, when an AC voltage is applied from the DC-AC inverter 1 to the terminal TC 1 and the terminal TC 2, a substantially symmetrical AC voltage is applied between the first and second cathode electrodes 22 and 23. For this reason, electrons are excited, and electrons are attracted to the anode electrode 21 by a DC voltage applied from the DC-DC converter 7 via the terminal TA to collide with the anode electrode 21 to emit light from the anode electrode 21. Let

このため、比較的低い電圧のアノード電極２１で、カソード電極２２，２３からアノード電極２１に大量の電子を飛ばすことができ、電子放出に余分なエネルギーを必要としないため、投入電力に対して効率良くＦＥＤを点灯させることができる。   For this reason, a large amount of electrons can be blown from the cathode electrodes 22 and 23 to the anode electrode 21 with the anode electrode 21 having a relatively low voltage, and no extra energy is required for electron emission. The FED can be lit well.

次に、ＤＣ−ＡＣインバータ１の詳細について説明する。ＳＭＰＳ出力（コンデンサＣ０）とグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との第１直列回路が接続されている。ＳＭＰＳ出力（コンデンサＣ０）とグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ２（Ｐ型ＦＥＴＱｐ２と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ２（Ｎ型ＦＥＴＱｎ２と称する。）との第２直列回路が接続されている。   Next, details of the DC-AC inverter 1 will be described. A first series circuit of a high-side P-type MOSFET Qp1 (referred to as P-type FET Qp1) and a low-side N-type MOSFET Qn1 (referred to as N-type FET Qn1) is connected between the SMPS output (capacitor C0) and the ground. Has been. A second series circuit of a high-side P-type MOSFET Qp2 (referred to as P-type FET Qp2) and a low-side N-type MOSFET Qn2 (referred to as N-type FET Qn2) is connected between the SMPS output (capacitor C0) and the ground. Has been.

Ｐ型ＦＥＴＱｐ１，Ｑｐ２、Ｎ型ＦＥＴＱｎ１，Ｑｎ２は、スイッチングネットワーク(ＳＷネットワーク)１９を構成し、本発明のスイッチング回路に対応する。   The P-type FETs Qp1 and Qp2 and the N-type FETs Qn1 and Qn2 constitute a switching network (SW network) 19 and correspond to the switching circuit of the present invention.

Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との接続点との間には、トランスＴの一次巻線Ｐが接続されている。Ｐ型ＦＥＴＱｐ１，Ｑｐ２のソースにＳＭＰＳ出力（コンデンサＣ０）からの直流電圧が供給され、Ｐ型ＦＥＴＱｐ１のゲートとＮ型ＦＥＴＱｎ１のゲートとはコントロールＩＣ１−１の端子ＤＲＶ１に接続されている。Ｐ型ＦＥＴＱｐ２のゲートとＮ型ＦＥＴＱｎ２のゲートはコントロールＩＣ１−１の端子ＤＲＶ２に接続されている。   A primary winding P of the transformer T is connected between a connection point between the P-type FET Qp1 and the N-type FET Qn1 and a connection point between the P-type FET Qp2 and the N-type FET Qn2. A DC voltage from the SMPS output (capacitor C0) is supplied to the sources of the P-type FETs Qp1 and Qp2, and the gate of the P-type FET Qp1 and the gate of the N-type FET Qn1 are connected to the terminal DRV1 of the control IC 1-1. The gate of the P-type FET Qp2 and the gate of the N-type FET Qn2 are connected to the terminal DRV2 of the control IC 1-1.

コントロールＩＣ１−１は、スタート回路１０、定電流決定回路１１ａ、発振器１２ａ、分周器１３、誤差増幅器１５、ＰＷＭコンパレータ１６ａ、ナンド回路１７ａ、論理回路１７ｂ、ドライバ１８ａ，１８ｂを有している。定電流決定回路１１ａは、端子ＲＦを介して定電流決定抵抗Ｒ１の一端に接続されている。発振器１２ａは、端子ＣＦを介してコンデンサＣ１の一端に接続されている。   The control IC 1-1 includes a start circuit 10, a constant current determination circuit 11a, an oscillator 12a, a frequency divider 13, an error amplifier 15, a PWM comparator 16a, a NAND circuit 17a, a logic circuit 17b, and drivers 18a and 18b. The constant current determination circuit 11a is connected to one end of the constant current determination resistor R1 through the terminal RF. The oscillator 12a is connected to one end of the capacitor C1 through the terminal CF.

スタート回路１０は、ＳＭＰＳ出力（コンデンサＣ０）からの直流電圧を受けて所定電圧ＲＥＧを生成して内部の各部に供給している。定電流決定回路１１ａは、定電流決定抵抗Ｒ１により任意に設定される定電流を流す。発振器１２ａは、定電流決定回路１１ａの定電流に基づいてコンデンサＣ１の充放電を行い、図３に示すような鋸波発振波形（図３では端子ＣＦでのコンデンサＣ１の充放電電圧を示す。）を発生させ、鋸波発振波形に基づいてクロックＣＫを生成する。クロックＣＫは、図３に示すように、端子ＣＦでの鋸波発振波形に同期した立ち上がり期間がＨレベルで、立下り期間がＬレベルのパルス電圧波形であり、分周器１３に送られる。   The start circuit 10 receives a DC voltage from the SMPS output (capacitor C0), generates a predetermined voltage REG, and supplies it to each internal part. The constant current determination circuit 11a passes a constant current arbitrarily set by the constant current determination resistor R1. The oscillator 12a charges and discharges the capacitor C1 based on the constant current of the constant current determination circuit 11a, and shows a sawtooth oscillation waveform as shown in FIG. 3 (in FIG. 3, the charge / discharge voltage of the capacitor C1 at the terminal CF is shown). ) To generate a clock CK based on the sawtooth oscillation waveform. As shown in FIG. 3, the clock CK is a pulse voltage waveform whose rising period is H level and whose falling period is L level synchronized with the sawtooth oscillation waveform at the terminal CF, and is sent to the frequency divider 13.

トランスＴの第１の二次巻線Ｓ１の一端はＣＮＴ型ＦＥＤ２の端子ＴＣ１に接続され、第１の二次巻線Ｓ１の他端は抵抗Ｒ２の一端とダイオードＤ１のアノードに接続されている。トランスＴの第２の二次巻線Ｓ２の一端はＣＮＴ型ＦＥＤ２の端子ＴＣ２に接続され、第２の二次巻線Ｓ２の他端は抵抗Ｒ３の一端とダイオードＤ２のアノードに接続されている。   One end of the first secondary winding S1 of the transformer T is connected to the terminal TC1 of the CNT type FED2, and the other end of the first secondary winding S1 is connected to one end of the resistor R2 and the anode of the diode D1. . One end of the second secondary winding S2 of the transformer T is connected to the terminal TC2 of the CNT type FED2, and the other end of the second secondary winding S2 is connected to one end of the resistor R3 and the anode of the diode D2. .

抵抗Ｒ２の他端と抵抗Ｒ３の他端とは接地され、ダイオードＤ１のカソードとダイオードＤ２のカソードとは抵抗Ｒ４の一端と抵抗Ｒ５の一端とに接続され、抵抗Ｒ４の他端は接地されている。抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５、ダイオードＤ１，Ｄ２とは電流検出回路を構成している。電流検出回路は、ＣＮＴ型ＦＥＤ２に流れる電流を検出し、検出された電流に比例した電圧を、コントロールＩＣ１−１のフィードバック端子ＦＢを介して誤差増幅器１５の反転入力端子に出力する。   The other end of the resistor R2 and the other end of the resistor R3 are grounded, the cathode of the diode D1 and the cathode of the diode D2 are connected to one end of the resistor R4 and one end of the resistor R5, and the other end of the resistor R4 is grounded. Yes. The resistors R2, R3, R4, R5 and the diodes D1, D2 constitute a current detection circuit. The current detection circuit detects the current flowing through the CNT type FED 2 and outputs a voltage proportional to the detected current to the inverting input terminal of the error amplifier 15 via the feedback terminal FB of the control IC 1-1.

誤差増幅器１５は、反転入力端子に入力される電流検出回路からの電圧と非反転入力端子に入力される基準電圧Ｅ１との誤差電圧ＦＢＯＵＴを増幅し、その誤差電圧ＦＢＯＵＴをＰＷＭコンパレータ１６ａの非反転入力端子へ送る。ＰＷＭコンパレータ１６ａは、非反転入力端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが反転入力端子に入力される端子ＣＦからの鋸波波形電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが鋸波波形電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ａと論理回路１７ｂとに出力する。   The error amplifier 15 amplifies the error voltage FBOUT between the voltage from the current detection circuit input to the inverting input terminal and the reference voltage E1 input to the non-inverting input terminal, and the error voltage FBOUT is non-inverted by the PWM comparator 16a. Send to input terminal. The PWM comparator 16a is at the H level when the error voltage FBOUT from the error amplifier 15 input to the non-inverting input terminal is equal to or higher than the sawtooth waveform voltage from the terminal CF input to the inverting input terminal, and the error voltage FBOUT is sawtooth. A pulse signal having an L level when it is less than the wave waveform voltage is generated and output to the NAND circuit 17a and the logic circuit 17b.

分周器１３は、発振器１２ａからのパルス信号を２分周し、２分周されたパルス信号Ｑをナンド回路１７ａに出力するとともに２分周されたパルス信号Ｑを反転したパルス信号を論理回路１７ｂに出力する。   The frequency divider 13 divides the pulse signal from the oscillator 12a by two, outputs the pulse signal Q divided by two to the NAND circuit 17a, and inverts the pulse signal Q obtained by frequency division by two into a logic circuit. To 17b.

ナンド回路１７ａは、分周器１３からの２分周されたパルス信号とＰＷＭコンパレータ１６ａからの信号とのナンドをとりドライバ１８ａ及び端子ＤＲＶ１を介して駆動信号をＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１に出力する。論理回路１７ｂは、分周器１３からの２分周されたパルス信号とＰＷＭコンパレータ１６ａからの信号とのアンドをとりドライバ１８ｂ及び端子ＤＲＶ２を介して駆動信号をＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２に出力する。   The NAND circuit 17a takes a NAND of the pulse signal divided by two from the frequency divider 13 and the signal from the PWM comparator 16a and outputs a drive signal to the P-type FET Qp1 and the N-type FET Qn1 through the driver 18a and the terminal DRV1. To do. The logic circuit 17b takes an AND of the pulse signal divided by two from the frequency divider 13 and the signal from the PWM comparator 16a, and outputs a drive signal to the P-type FET Qp2 and the N-type FET Qn2 via the driver 18b and the terminal DRV2. To do.

例えば、図３において、時刻ｔ１〜ｔ２では、ＰＷＭコンパレータ１６ａの出力は、Ｈレベルとなり、分周器１３の出力は、Ｈレベルとなるので、ナンド回路１７ａの出力は、Ｌレベルとなる。このため、端子ＤＲＶ１からは、Ｌレベルが出力されて、Ｐ型ＦＥＴＱｐ１がオンする。   For example, in FIG. 3, from time t1 to t2, the output of the PWM comparator 16a becomes H level and the output of the frequency divider 13 becomes H level, so the output of the NAND circuit 17a becomes L level. Therefore, the L level is output from the terminal DRV1, and the P-type FET Qp1 is turned on.

また、論理回路１７ｂの出力は、Ｈレベルとなるため、端子ＤＲＶ２からはＨレベルが出力され、Ｎ型ＦＥＴＱｎ２がオンする。このため、Ｃ０→Ｑｐ１→Ｐ→Ｑｎ２→ＧＮＤと電流が流れる。従って、ＣＮＴ型ＦＥＤ２の端子ＴＣ１の電圧ＶＣ１と端子ＴＣ２の電圧ＶＣ２との間の電圧ＶＣ１−ＶＣ２は、図３に示すように正電圧となる。   Further, since the output of the logic circuit 17b is at the H level, the H level is output from the terminal DRV2, and the N-type FET Qn2 is turned on. For this reason, a current flows in the order of C0 → Qp1 → P → Qn2 → GND. Therefore, the voltage VC1-VC2 between the voltage VC1 at the terminal TC1 and the voltage VC2 at the terminal TC2 of the CNT type FED2 is a positive voltage as shown in FIG.

また、時刻ｔ４〜ｔ５では、即ち、分周器１３の出力ＱがＬレベルでＰＷＭコンパレータ１６ａの出力がＨレベルのときは、Ｎ型ＦＥＴＱｎ１がオンし、Ｐ型ＦＥＴＱｐ２がオンする。このため、Ｃ０→Ｑｐ２→Ｐ→Ｑｎ１→ＧＮＤと電流が流れる。従って、ＣＮＴ型ＦＥＤ２の端子ＴＣ１の電圧ＶＣ１と端子ＴＣ２の電圧ＶＣ２との間の電圧ＶＣ１−ＶＣ２は、図３に示すように負電圧となる。   Further, from time t4 to t5, that is, when the output Q of the frequency divider 13 is L level and the output of the PWM comparator 16a is H level, the N-type FET Qn1 is turned on and the P-type FET Qp2 is turned on. For this reason, a current flows through C0 → Qp2 → P → Qn1 → GND. Accordingly, the voltage VC1-VC2 between the voltage VC1 at the terminal TC1 and the voltage VC2 at the terminal TC2 of the CNT type FED2 is a negative voltage as shown in FIG.

即ち、駆動信号は、分周器１３の出力とＰＷＭコンパレータ１６ａの出力との合成によりクロックＣＫに同期しながら、端子ＤＲＶ１と端子ＤＲＶ２に交互に送られる。   That is, the drive signal is alternately sent to the terminal DRV1 and the terminal DRV2 while being synchronized with the clock CK by combining the output of the frequency divider 13 and the output of the PWM comparator 16a.

以上の動作により、コントロールＩＣ１−１は、鋸波発振波形の周波数でＰ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ２と、Ｐ型ＦＥＴＱｐ２，Ｎ型ＦＥＴＱｎ１とを交互にオン／オフさせる。これにより、ＣＮＴ型ＦＥＤ２に矩形波の交流電力が供給されるとともに、ＣＮＴ型ＦＥＤ２を流れる電流が所定値に制御される。   With the above operation, the control IC 1-1 alternately turns on / off the P-type FET Qp1, N-type FET Qn2 and P-type FET Qp2, N-type FET Qn1 at the frequency of the sawtooth oscillation waveform. Thereby, rectangular-wave AC power is supplied to the CNT type FED 2 and the current flowing through the CNT type FED 2 is controlled to a predetermined value.

このように、ＤＣ−ＡＣインバータ１で発生した交流電圧をＣＮＴ型ＦＥＤ２の端子ＴＣ１と端子ＴＣ２とに印加するとともに、電流検出回路Ｄ１、Ｄ２、Ｒ２〜Ｒ４から得る電気的特性（電圧、電流、電力など）の１つを、例えば、カソード電極２２、２３間に流れる電流を検出し、検出した電流に基づき、コントロールＩＣ１−１がＳＷネットワーク１９の各ＦＥＴＱｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２をＰＷＭ制御する。合わせて、検出回路８（第１検出回路）は、ＣＮＴ型ＦＥＤ２のアノード電極２１の電気的特性（電圧、電流、電力など）を検出する。ＤＣ−ＤＣコンバータ７は、検出回路８からの電気的特性に基づいて、出力を制御する。これらの方法によりＦＥＤの輝度を一定に制御することができる。   As described above, the AC voltage generated by the DC-AC inverter 1 is applied to the terminals TC1 and TC2 of the CNT type FED2, and the electrical characteristics (voltage, current, and voltage) obtained from the current detection circuits D1, D2, and R2 to R4. For example, the current flowing between the cathode electrodes 22 and 23 is detected, and based on the detected current, the control IC 1-1 performs PWM control of each FET Qp1, Qn1, Qp2, Qn2 of the SW network 19 . In addition, the detection circuit 8 (first detection circuit) detects the electrical characteristics (voltage, current, power, etc.) of the anode electrode 21 of the CNT type FED 2. The DC-DC converter 7 controls the output based on the electrical characteristics from the detection circuit 8. By these methods, the brightness of the FED can be controlled to be constant.

なお、第１及び第２カソード電極２２，２３間に印加される電圧が所定電圧以上に達したときにアノード電極２１側が電子を吸引することから、ＦＥＤの発光効率だけを考慮すれば、第１及び第２カソード２２，２３電極間の交流電圧は矩形波であることが望ましい。   Note that when the voltage applied between the first and second cathode electrodes 22 and 23 reaches a predetermined voltage or more, the anode electrode 21 side attracts electrons, so that only the light emission efficiency of the FED is considered. The AC voltage between the second and second cathodes 22 and 23 is preferably a rectangular wave.

また、第１及び第２カソード電極２３間の矩形波電圧は、図１に示すようなフルブリッジ回路、あるいはハーフブリッジ回路、あるいはプッシュプル回路などのＭＯＳＦＥＴからなるＳＷネットワークのスイッチング及びトランスＴによる変圧により生成することが望ましい。   Further, the rectangular wave voltage between the first and second cathode electrodes 23 is switched by a SW network composed of MOSFETs such as a full bridge circuit, a half bridge circuit, or a push-pull circuit as shown in FIG. It is desirable to generate by.

但し、ＤＣ−ＡＣインバータ１のスイッチングロスなども考慮すると、第１及び第２カソード電極２２，２３間の交流電圧は正弦波または台形波であることが望ましい。   However, considering the switching loss of the DC-AC inverter 1 and the like, the AC voltage between the first and second cathode electrodes 22 and 23 is preferably a sine wave or a trapezoidal wave.

また、第１及び第２カソード電極２２，２３間は、櫛型形状をなし、容量特性を示すため、スイッチングネットワーク回路１９の後に接続されるトランスＴの前後に、直列インダクタンス成分を付加すれば、容量とインダクタンスとの共振動作で容易に正弦波も台形波（共振特性が弱い場合）も生成できる。   Further, the first and second cathode electrodes 22 and 23 have a comb shape and exhibit capacitance characteristics. Therefore, if a series inductance component is added before and after the transformer T connected after the switching network circuit 19, A sine wave and a trapezoidal wave (when the resonance characteristic is weak) can be easily generated by the resonance operation of the capacitance and the inductance.

あるいは、コントロールＩＣ１−１は、ＰＷＭ制御に代えて、共振動作の場合には周波数制御を行っても良い。   Alternatively, the control IC 1-1 may perform frequency control in the case of resonance operation instead of PWM control.

なお、真空密閉する空間を細長い線状に形成すれば、そのまま放電管のようなバックライトの線光源の代替品として応用できる。真空密閉する空間を点状に形成すれば、そのままＬＥＤのようなバックライトの点光源の代替品として応用できる。   If the space to be vacuum-sealed is formed in a long and thin line shape, it can be applied as a substitute for a line light source for a backlight such as a discharge tube. If the space to be vacuum-sealed is formed in a dot shape, it can be applied as a substitute for a backlight point light source such as an LED.

図４は本発明のＦＥＤ点灯装置の実施例２の構成を示す回路図である。実施例２は、実施例１に対して、コントロールＩＣ１−２内のＳＷネットワーク１９ａがＮ型ＦＥＴＱｎ１，Ｎ型ＦＥＴＱｎ２からなるプシュプルで構成されている点が異なる。   FIG. 4 is a circuit diagram showing a configuration of Embodiment 2 of the FED lighting device of the present invention. The second embodiment is different from the first embodiment in that the SW network 19a in the control IC 1-2 is configured by a push pull composed of an N-type FET Qn1 and an N-type FET Qn2.

Ｎ型ＦＥＴＱｎ１のゲートはコントロールＩＣ１−１の端子ＤＲＶ１に接続され、Ｎ型ＦＥＴＱｎ２のゲートはコントロールＩＣ１−１の端子ＤＲＶ２に接続されている。Ｎ型ＦＥＴＱｎ１のドレインは１次巻線Ｐ１の一端に接続され、Ｎ型ＦＥＴＱｎ２のドレインは１次巻線Ｐ２の一端に接続されている。   The gate of the N-type FET Qn1 is connected to the terminal DRV1 of the control IC 1-1, and the gate of the N-type FET Qn2 is connected to the terminal DRV2 of the control IC 1-1. The drain of the N-type FET Qn1 is connected to one end of the primary winding P1, and the drain of the N-type FET Qn2 is connected to one end of the primary winding P2.

また、ナンド回路１７ａの代わりに、アンド回路１７ｃを用い、論理回路１７ｂの代わりに、論理回路１７ｄを用いている。   Further, an AND circuit 17c is used instead of the NAND circuit 17a, and a logic circuit 17d is used instead of the logic circuit 17b.

図５は図４に示す実施例２のＦＥＤ点灯装置のカソード間電圧の動作波形図である。   FIG. 5 is an operational waveform diagram of the cathode-to-cathode voltage of the FED lighting device of Example 2 shown in FIG.

図５において、時刻ｔ１〜ｔ２では、ＰＷＭコンパレータ１６ａの出力は、Ｈレベルとなり、分周器１３の出力は、Ｈレベルとなるので、アンド回路１７ｃの出力は、Ｈレベルとなる。このため、端子ＤＲＶ１からは、Ｈレベルが出力されて、Ｎ型ＦＥＴＱｎ１がオンする。また、論理回路１７ｄの出力は、Ｌレベルとなるため、端子ＤＲＶ２からはＬレベルが出力され、Ｎ型ＦＥＴＱｎ２がオフする。このため、Ｃ０→Ｐ１→Ｑｎ１→ＧＮＤと電流が流れる。   In FIG. 5, since the output of the PWM comparator 16a becomes H level and the output of the frequency divider 13 becomes H level from time t1 to t2, the output of the AND circuit 17c becomes H level. For this reason, H level is output from the terminal DRV1, and the N-type FET Qn1 is turned on. Since the output of the logic circuit 17d is L level, the L level is output from the terminal DRV2, and the N-type FET Qn2 is turned off. For this reason, a current flows through C0 → P1 → Qn1 → GND.

また、時刻ｔ４〜ｔ５では、即ち、分周器１３の出力ＱがＬレベルでＰＷＭコンパレータ１６ａの出力がＨレベルのときは、Ｎ型ＦＥＴＱｎ１がオフし、Ｎ型ＦＥＴＱｎ２がオンする。このため、Ｃ０→Ｐ２→Ｑｎ２→ＧＮＤと電流が流れる。   Further, from time t4 to t5, that is, when the output Q of the frequency divider 13 is L level and the output of the PWM comparator 16a is H level, the N-type FET Qn1 is turned off and the N-type FET Qn2 is turned on. For this reason, a current flows through C0 → P2 → Qn2 → GND.

即ち、駆動信号は、分周器１３の出力とＰＷＭコンパレータ１６ａの出力との合成によりクロックＣＫに同期しながら、鋸波発振波形の立ち下り期間をデットタイムとして、端子ＤＲＶ１と端子ＤＲＶ２に交互に送られる。   In other words, the drive signal is synchronized with the clock CK by synthesizing the output of the frequency divider 13 and the output of the PWM comparator 16a, and alternates between the terminal DRV1 and the terminal DRV2 using the falling period of the sawtooth oscillation waveform as the dead time. Sent.

また、第１及び第２カソード電極２２，２３間は、櫛型形状をなし、容量特性を示すため、ＳＷネットワーク１９ａの後に接続されるトランスＴの前後に、直列インダクタンスＬｒを付加したので、第１及び第２カソード電極２２，２３間の容量と直列インダクタンスＬｒとの共振動作で、容易に正弦波を生成できる（図５のＶＣ１−ＶＣ２間波形）。   In addition, the first and second cathode electrodes 22 and 23 have a comb shape, and in order to exhibit capacitance characteristics, a series inductance Lr is added before and after the transformer T connected after the SW network 19a. A sine wave can be easily generated by the resonance operation of the capacitance between the first and second cathode electrodes 22 and 23 and the series inductance Lr (the waveform between VC1 and VC2 in FIG. 5).

なお、実施例２のＣＮＴ型ＦＥＤ点灯装置のカソード電極２２，２３からアノード電極２１に流れる電流の波形図を図６に示した。図６において、カソード間電圧（ＶＣ１−ＶＣ２）が所定電圧(±ＶＳ)以上になると、アノード電極２１が電子を吸引（カソード電極２２，２３から電子を放出）し、アノード電極２１が点灯する。電子放出の状態は、アノード電極２１に流入する電流により確認できる。   In addition, the waveform diagram of the current flowing from the cathode electrodes 22 and 23 to the anode electrode 21 of the CNT type FED lighting device of Example 2 is shown in FIG. In FIG. 6, when the voltage between the cathodes (VC1-VC2) becomes equal to or higher than a predetermined voltage (± VS), the anode electrode 21 draws electrons (releases electrons from the cathode electrodes 22 and 23), and the anode electrode 21 is turned on. The state of electron emission can be confirmed by the current flowing into the anode electrode 21.

図７は図４に示す実施例２のＣＮＴ型ＦＥＤ点灯装置のカソード電圧に対する輝度特性を示す図である。図７から、カソード電圧の増加に伴ってＦＥＤの輝度も増加していることがわかる。図８は図４に示す実施例２のＦＥＤ点灯装置のアノード電圧に対する輝度特性を示す図である。図８から、アノード電圧の増加に伴ってＦＥＤの輝度も増加していることがわかる。   FIG. 7 is a diagram showing luminance characteristics with respect to the cathode voltage of the CNT type FED lighting device of Example 2 shown in FIG. FIG. 7 shows that the brightness of the FED increases as the cathode voltage increases. FIG. 8 is a diagram showing luminance characteristics with respect to the anode voltage of the FED lighting device of Example 2 shown in FIG. FIG. 8 shows that the brightness of the FED increases as the anode voltage increases.

図９は本発明をＬＣＤバックライトパネルの点灯に応用した場合の実施例３を示す図である。図４に示す実施例２がＣＮＴ型ＦＥＤ２を用いたのに対して、図９に示す実施例３は、ＬＣＤバックライトパネル２ａを用いた点が異なり、その他の構成は、図４に示す構成と同一である。図１０は図９に示すＬＣＤバックライトパネルの構成例を示す図である。   FIG. 9 is a diagram showing a third embodiment when the present invention is applied to lighting of an LCD backlight panel. While Example 2 shown in FIG. 4 uses CNT type FED2, Example 3 shown in FIG. 9 differs in that LCD backlight panel 2a is used, and other configurations are the same as those shown in FIG. Is the same. FIG. 10 is a diagram showing a configuration example of the LCD backlight panel shown in FIG.

図１０に示すＬＣＤバックライトパネル２ａにおいて、ＬＣＤバックライトパネル２ａには、４つのＬＣＤバックライト３１−１〜３１−４が併設されている。各ＬＣＤバックライト３１−１〜３１−４には、第１カソード電極２２ａのための端子ＴＣ１１〜ＴＣ１４と、第２カソード電極２３ａのための端子ＴＣ２１〜ＴＣ２４と、アノード電極２１ａのための端子ＴＡ１〜ＴＡ４が設けられている。   In the LCD backlight panel 2a shown in FIG. 10, the LCD backlight panel 2a is provided with four LCD backlights 31-1 to 31-4. Each of the LCD backlights 31-1 to 31-4 has terminals TC11 to TC14 for the first cathode electrode 22a, terminals TC21 to TC24 for the second cathode electrode 23a, and a terminal TA1 for the anode electrode 21a. -TA4 is provided.

端子ＴＣ１は、端子ＴＣ１１〜ＴＣ１４に接続され、端子ＴＣ２は、端子ＴＣ２１〜ＴＣ２４に接続され、ＤＣ−ＡＣインバータ１ａから低電圧が各ＬＣＤバックライト３１−１〜３１−４の第１カソード電極２２ａと第２カソード電極２３ａ間に印加されるようになっている。   The terminal TC1 is connected to the terminals TC11 to TC14, the terminal TC2 is connected to the terminals TC21 to TC24, and a low voltage is applied from the DC-AC inverter 1a to the first cathode electrodes 22a of the LCD backlights 31-1 to 31-4. And the second cathode electrode 23a.

端子ＴＡは、端子ＴＡ１〜ＴＡ４に接続され、ＤＣ−ＤＣコンバータ７から各ＬＣＤバックライト３１−１〜３１−４のアノード電極２３ａに高電圧が印加されるようになっている。   The terminal TA is connected to the terminals TA1 to TA4, and a high voltage is applied from the DC-DC converter 7 to the anode electrodes 23a of the LCD backlights 31-1 to 31-4.

このような構成によれば、各ＬＣＤバックライト３１−１〜３１−４において、ＤＣ−ＡＣインバータ１ａから端子ＴＣ１と端子ＴＣ２とに交流電圧が印加されると、第１及び第２カソード電極２２ａ，２３ａ間に略対称の交流電圧が印加される。このため、電子が励起されるとともに、アノード電極２１ａにＤＣ−ＤＣコンバータ７から端子ＴＡを介して印加された直流電圧により電子を吸引して電子をアノード電極２１ａに衝突させてアノード電極２１ａを発光させる。   According to such a configuration, when an AC voltage is applied from the DC-AC inverter 1a to the terminal TC1 and the terminal TC2 in each of the LCD backlights 31-1 to 31-4, the first and second cathode electrodes 22a. , 23a is applied with a substantially symmetrical AC voltage. For this reason, the electrons are excited and the electrons are attracted to the anode electrode 21a by the DC voltage applied from the DC-DC converter 7 through the terminal TA to collide with the anode electrode 21a to emit light from the anode electrode 21a. Let

このため、比較的低い電圧のアノード電極２１ａで、カソード電極２２ａ，２３ａからアノード電極２１ａに大量の電子を飛ばすことができ、電子放出に余分なエネルギーを必要としないため、投入電力に対して効率良くＬＣＤを点灯させることができる。ここでＬＣＤセル３３はこれらの光を映像信号に基づいて透過、遮断する。   Therefore, a large amount of electrons can be blown from the cathode electrodes 22a and 23a to the anode electrode 21a with the anode electrode 21a having a relatively low voltage, and no extra energy is required for electron emission. The LCD can be turned on well. Here, the LCD cell 33 transmits and blocks these lights based on the video signal.

なお、本発明は上述した実施例に限定されるものではない。ＤＣ−ＤＣコンバータ７やＡＣ−ＤＣインバータ１ａは、例えば、ＰＦＣ３の出力に接続しても良い。また、図４及び図９に示すトランスＴの出力側のインダクタンスＬｒは、トランスＴの入力側に設けても良く、あるいは、リーケージインダクタンスを有するトランスに置き換えても良い。また、インダクタンスＬｒと直列にコンデンサや抵抗を挿入しても良い。   In addition, this invention is not limited to the Example mentioned above. The DC-DC converter 7 and the AC-DC inverter 1a may be connected to the output of the PFC 3, for example. Further, the inductance Lr on the output side of the transformer T shown in FIGS. 4 and 9 may be provided on the input side of the transformer T, or may be replaced with a transformer having a leakage inductance. Further, a capacitor or a resistor may be inserted in series with the inductance Lr.

さらに、電気的特性は、トランスＴの１次側やＦＥＴＱｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２に流れる電流によって検出しても良い。コントロールＩＣ１−１，１−２は、マイコン５からの信号に基づいて、低周波数の間欠ドライブ（バースト調光）を行うバースト調光機能を追加しても良く、電源投入時やバースト調光の立ち上がり時に、ＰＷＭ制御のオンデューティを徐々に広げていくソフトスタート機能を追加しても良く、鋸波発振波形の立ち下り期間をデットタイムとして、分周されたパルス信号Ｑに対して所定のデットタイムを有する機能を追加しても良い。   Furthermore, the electrical characteristics may be detected by the current flowing through the primary side of the transformer T and the FETs Qp1, Qn1, Qp2, and Qn2. The control ICs 1-1 and 1-2 may be added with a burst dimming function that performs intermittent driving (burst dimming) at a low frequency based on a signal from the microcomputer 5; A soft start function that gradually increases the on-duty of the PWM control at the time of rising may be added, and a predetermined dead time is applied to the divided pulse signal Q with the falling time of the sawtooth oscillation waveform as the dead time. A function having time may be added.

本発明は、ＦＥＤ点灯装置に適用可能である。   The present invention is applicable to FED lighting devices.

１，１ａ ＤＣ−ＡＣインバータ
１−１〜１−２ コントロールＩＣ
２ ＣＮＴ型ＦＥＤ
２ａ ＬＣＤバックライトパネル
３ ＰＦＣ
４ ＳＭＰＳ
５ マイコン
６ サウンド部
７ ＤＣ−ＤＣコンバータ
８ 検出回路
１０ スタート回路
１１ａ 定電流決定回路
１２ａ 発振器
１３ 分周器
１５ 誤差増幅器
１６ａ ＰＷＭコンパレータ
１７ａ ナンド回路
１７ｂ，１７ｄ 論理回路
１７ｃ アンド回路
１８ａ，１８ｂ ドライバ
１９，１９ａ ＳＷネットワーク
２１，２１ａ アノード電極
２２，２２ａ 第１カソード電極
２３，２３ａ 第２カソード電極
３１−１〜３１−４ ＬＣＤバックライト
３３ ＬＣＤセル
Ｔ，Ｔ１ トランス
Ｑｐ１，Ｑｐ２ Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２ Ｎ型ＦＥＴ
Ｒ１ 定電流決定抵抗
Ｒ２〜Ｒ５ 抵抗
Ｄ１，Ｄ２ ダイオード
Ｃ１ コンデンサ
Ｐ，Ｐ１，Ｐ２ 一次巻線
Ｓ１ 第１の二次巻線
Ｓ２ 第２の二次巻線 1,1a DC-AC inverter 1-1 to 1-2 Control IC
2 CNT type FED
2a LCD backlight panel 3 PFC
4 SMPS
5 microcomputer 6 sound unit 7 DC-DC converter 8 detection circuit 10 start circuit 11a constant current determination circuit 12a oscillator 13 frequency divider 15 error amplifier 16a PWM comparator 17a NAND circuit 17b, 17d logic circuit 17c AND circuit 18a, 18b driver 19, 19a SW network 21, 21a Anode electrode 22, 22a First cathode electrode 23, 23a Second cathode electrode 31-1 to 31-4 LCD backlight 33 LCD cell T, T1 Transformer Qp1, Qp2 P-type FET
Qn1, Qn2 N-type FET
R1 constant current determining resistor R2 to R5 resistor D1, D2 diode C1 capacitor P, P1, P2 primary winding S1 first secondary winding S2 second secondary winding

Claims (2)

真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、
第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、
前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータとを有し、
前記ＤＣ−ＡＣインバータは、前記アノード電極の電気的特性を検出する検出回路と、
前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路と、
を有することを特徴とするＦＥＤ点灯装置。 In a vacuum-sealed space, the first and second cathode electrodes arranged on one surface facing the comb shape and composed of carbon nano tubes (CNTs) and the phosphor on the other facing surface A transmission-type anode electrode applied, and applying a substantially symmetrical alternating voltage between the first and second cathode electrodes to excite electrons, and the first direct-current voltage applied to the anode electrode An FED that causes the electrons to collide with the anode electrode to cause the anode electrode to emit light,
A DC-AC inverter that converts a second DC voltage into the AC voltage and applies the voltage between the first and second cathode electrodes;
A DC-DC converter that converts the second DC voltage to the first DC voltage and applies the first DC voltage to the transmissive anode electrode;
The DC-AC inverter includes a detection circuit that detects electrical characteristics of the anode electrode;
A control circuit for controlling the brightness of the FED based on the electrical characteristics detected by the detection circuit;
A FED lighting device comprising: 真空密閉された空間内に、一方の表面に櫛型に対向して配置され且つカーボン・ナノ・チューブ（ＣＮＴ）で構成された第１及び第２カソード電極と他方の対向する表面に蛍光体が塗布された透過型アノード電極とを有し、前記第１及び第２カソード電極間に略対称の交流電圧を印加して電子を励起させるとともに、前記アノード電極に印加した第１直流電圧により前記電子を吸引して前記電子を前記アノード電極に衝突させて前記アノード電極を発光させるＦＥＤと、
第２直流電圧を前記交流電圧に変換して前記第１及び第２カソード電極間に印加するＤＣ−ＡＣインバータと、
前記第２直流電圧を前記第１直流電圧に変換して該第１直流電圧を前記透過型アノード電極に印加するＤＣ−ＤＣコンバータと、
前記第１及び第２カソード電極間の電気的特性を検出する検出回路と、
前記検出回路で検出された電気的特性に基づきＦＥＤの輝度を制御する制御回路と、
を有することを特徴とするＦＥＤ点灯装置。 In a vacuum-sealed space, the first and second cathode electrodes arranged on one surface facing the comb shape and composed of carbon nano tubes (CNTs) and the phosphor on the other facing surface A transmission-type anode electrode applied, and applying a substantially symmetrical alternating voltage between the first and second cathode electrodes to excite electrons, and the first direct-current voltage applied to the anode electrode An FED that causes the electrons to collide with the anode electrode to cause the anode electrode to emit light,
A DC-AC inverter that converts a second DC voltage into the AC voltage and applies the voltage between the first and second cathode electrodes;
A DC-DC converter that converts the second DC voltage into the first DC voltage and applies the first DC voltage to the transmissive anode electrode;
A detection circuit for detecting an electrical characteristic between the first and second cathode electrodes;
A control circuit for controlling the brightness of the FED based on the electrical characteristics detected by the detection circuit;
A FED lighting device comprising: