JP2010002530A

JP2010002530A - Display device and electronic equipment

Info

Publication number: JP2010002530A
Application number: JP2008159929A
Authority: JP
Inventors: Hiroshi Sagawa; 裕志佐川; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-06-19
Filing date: 2008-06-19
Publication date: 2010-01-07

Abstract

<P>PROBLEM TO BE SOLVED: To suppress reduction in the initial yield prior to repairing while taking a countermeasure against a brightness defect caused by intrusion of foreign matter. <P>SOLUTION: When three organic electroluminescence (EL) elements 21-1, 21-2, 21-3 and three driver circuits 25-1, 25-2, 25-3 are placed within the pixel area of a single sub-pixel, the size L1 of the center driver circuit 25-2 is set to be smaller than a size L0 when sizes of the three driver circuits 25-1, 25-2, 25-3 are set equal. An EL aperture 21a-2 of the center organic EL element 21-2 is set to be smaller than the apertures 21a-1 and 21a-3 of the organic EL elements 21-1 and 21-3, respectively, in both sides of the center element in accordance with the size relation of the driver circuits 25. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。 The present invention relates to a display device and an electronic device, and more particularly, to a flat-panel (flat panel) display device in which pixels including electro-optic elements are two-dimensionally arranged in a matrix (matrix shape), and an electronic device having the display device. .

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。 In recent years, in the field of display devices that perform image display, flat display devices in which pixels (pixel circuits) including light emitting elements are arranged in a matrix are rapidly spreading. As a flat display device, as a light emitting element of a pixel, a so-called current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device, for example, a phenomenon that emits light when an electric field is applied to an organic thin film is used. An organic EL display device using an organic EL (Electro Luminescence) element has been developed and commercialized.

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。 The organic EL display device has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the power consumption is low. Since the organic EL element is a self-luminous element, image visibility is higher than that of a liquid crystal display device that displays an image by controlling the light intensity from a light source (backlight) with a liquid crystal for each pixel. In addition, since an illumination member such as a backlight is not required, it is easy to reduce the weight and thickness. Furthermore, since the response speed of the organic EL element is as high as about several μsec, an afterimage at the time of displaying a moving image does not occur.

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。 As in the liquid crystal display device, the organic EL display device can adopt a simple (passive) matrix method and an active matrix method as its driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large-sized and high-definition display device. There are problems such as difficult.

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。 Therefore, in recent years, an active element in which an electric current flowing through an electro-optic element is controlled by an active element provided in the same pixel as the electro-optic element, for example, an insulated gate field effect transistor (generally, a TFT (Thin Film Transistor)). Matrix display devices have been actively developed. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optic element continues to emit light over a period of one frame.

ところで、有機ＥＬ素子は、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ装置において、当該有機ＥＬ素子を形成する工程で異物が混入すると、画素の輝度欠陥が発生する。 By the way, the organic EL element has a structure in which an organic film including a light emitting layer is sandwiched between an anode electrode and a cathode electrode. In an organic EL device using an organic EL element having such a structure as a light emitting element of a pixel, if a foreign substance is mixed in the process of forming the organic EL element, a luminance defect of the pixel occurs.

具体的には、図３０に示す画素回路において、製造工程で混入する異物が原因となって有機ＥＬ素子２１のアノード電極-カソード電極の電極間ショートが引き起こされる場合がある。この有機ＥＬ素子２１の電極間ショートにより、有機ＥＬ素子２１が発光しなくなるいわゆる滅点と呼称される輝度欠陥が発生する。 Specifically, in the pixel circuit shown in FIG. 30, a short circuit between the anode electrode and the cathode electrode of the organic EL element 21 may be caused due to foreign matters mixed in the manufacturing process. Due to a short circuit between the electrodes of the organic EL element 21, a luminance defect called a dark spot at which the organic EL element 21 does not emit light occurs.

また、有機ＥＬ素子２１を駆動する駆動トランジスタ２２、映像信号を書き込む書込みトランジスタ２３および映像信号を蓄積する蓄積容量２４等の画素構成素子を基板上に形成する基板工程においても、異物の混入によって輝度欠陥が発生する場合がある。具体的には、駆動トランジスタ２２のドレイン電極−ソース電極の電極間が異物によってショートすると、電源Ｖｃｃから有機ＥＬ素子２１に直接電流が流れてしまうために、有機ＥＬ素子２１が光りっぱなしになるいわゆる輝点と呼称される輝度欠陥が発生する。 Also in the substrate process of forming pixel components such as the drive transistor 22 for driving the organic EL element 21, the write transistor 23 for writing the video signal, and the storage capacitor 24 for storing the video signal on the substrate, the luminance is increased due to the mixing of foreign matter. Defects may occur. Specifically, when the drain electrode and the source electrode of the drive transistor 22 are short-circuited by a foreign substance, a current flows directly from the power source Vcc to the organic EL element 21, and thus the organic EL element 21 remains lighted. Luminance defects called so-called bright spots occur.

また、書込みトランジスタ２３のドレイン電極−ソース電極の電極間が異物によってショートすると、駆動トランジスタ２３が完全に非導通状態とならないために、有機ＥＬ素子２１に電流が流れてしまう。この場合は、完全な黒階調が表現できないいわゆる半滅点と呼称される輝度欠陥が発生する。さらに、蓄積容量２４を形成する２つの電極間が異物によってショートすると、有機ＥＬ素子２１に電流が流れなくなるために、滅点となる輝度欠陥が発生する。このような製造工程での異物混入に起因する輝度欠陥については、表示装置の高精細化に伴う画素の微細化が進むにつれてその発生が顕著になる。 In addition, when the drain electrode and the source electrode of the write transistor 23 are short-circuited due to a foreign substance, the drive transistor 23 is not completely turned off, and a current flows through the organic EL element 21. In this case, a luminance defect called a so-called half-dark point that cannot express a complete black gradation occurs. Further, when the two electrodes forming the storage capacitor 24 are short-circuited by a foreign substance, no current flows through the organic EL element 21, and a luminance defect that becomes a dark spot occurs. The occurrence of such a luminance defect due to the contamination of foreign matters in the manufacturing process becomes more prominent as the pixels become finer as the display device becomes higher in definition.

この異物混入に起因する輝度欠陥に対する対策として、１つの副画素内に有機ＥＬ素子を含む画素構成素子を複数組設ける技術が提案されている（例えば、特許文献１参照）。この提案技術によれば、いずれかの組の画素構成素子がショート等で欠陥化しても、その欠陥化した画素構成素子を分離するリペア技術によって異物混入に起因する輝度欠陥の発生を防止することができる。 As a countermeasure against the luminance defect due to the contamination of foreign matter, a technique has been proposed in which a plurality of pixel constituent elements including organic EL elements are provided in one subpixel (see, for example, Patent Document 1). According to this proposed technique, even if any pair of pixel constituent elements becomes defective due to a short circuit or the like, the occurrence of a luminance defect due to contamination by foreign matters is prevented by a repair technology that separates the defective pixel constituent elements. Can do.

特開２００６−１３３５４２号公報JP 2006-133542 A

しかしながら、上記従来技術では、限られた画素面積内に画素構成素子をそれぞれ複数組設ける構成を採っているので、画素構成素子のレイアウト密度が高い。そして、特に画素の微細化が進むにつれて画素構成素子のレイアウト密度が益々高くなる傾向にあることから、異物によるショート等の発生頻度がより高くなるために、画素構成素子の欠陥化に対するリペア前の初期歩留まりが低下する。 However, since the conventional technology adopts a configuration in which a plurality of pixel constituent elements are provided within a limited pixel area, the layout density of the pixel constituent elements is high. In particular, since the layout density of the pixel constituent elements tends to increase more and more as the miniaturization of the pixels progresses, the frequency of occurrence of short-circuits due to foreign matters becomes higher. Initial yield decreases.

そこで、本発明は、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることが可能な表示装置および当該表示装置を有する電子機器を提供することを目的とする。 In view of the above, an object of the present invention is to provide a display device capable of suppressing a decrease in initial yield before repair and an electronic apparatus having the display device while taking measures against a luminance defect caused by contamination of foreign matter. .

本発明による表示装置は、
複数の電気光学素子と、前記複数の電気光学素子をそれぞれ駆動する複数の駆動回路とを含む画素が行列状に配置され、
前記複数の駆動回路の配列方向における中央部の駆動回路のサイズと当該中央部の駆動回路の両側の駆動回路のサイズとが異なる構成となっている。 A display device according to the present invention comprises:
Pixels including a plurality of electro-optic elements and a plurality of drive circuits that respectively drive the plurality of electro-optic elements are arranged in a matrix,
The size of the drive circuit at the center in the arrangement direction of the plurality of drive circuits is different from the size of the drive circuits on both sides of the drive circuit at the center.

ここで、画素とは、白黒表示対応の場合には白黒画像を形成する１つの画素を言い、カラー表示対応の場合にはカラー画像を形成する単位となる１つの画素を構成する複数の副画素の各々を言う。また、駆動回路は、映像信号を書き込む書込みトランジスタと、当該書込みトランジスタによって書き込まれた映像信号を蓄積する蓄積容量と、当該蓄積容量に蓄積された映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと少なくとも画素構成素子（回路素子）として有する。そして、駆動回路のサイズは、書込みトランジスタおよび駆動トランジスタのトランジスタサイズや蓄積容量の容量サイズ等によって決まる。 Here, the pixel means one pixel that forms a black and white image in the case of monochrome display, and a plurality of sub-pixels constituting one pixel as a unit for forming a color image in the case of color display. Say each. In addition, the drive circuit includes a write transistor for writing the video signal, a storage capacitor for storing the video signal written by the write transistor, and a drive for driving the electro-optic element according to the video signal stored in the storage capacitor. A transistor and at least a pixel constituent element (circuit element) are included. The size of the drive circuit is determined by the transistor size of the write transistor and the drive transistor, the capacity size of the storage capacitor, and the like.

電気光学素子と駆動回路とを複数ずつ設けて画素を構成する場合、複数の駆動回路の配列方向における各駆動回路のサイズを等しく設定するのが一般的である。しかし、限られた画素面積内に駆動回路の回路素子（画素構成素子）をそれぞれ複数組設けることで、回路素子のレイアウト密度が高くなるため、製造工程での異物によるショート等の発生頻度が高くなる。これに対して、複数の駆動回路の配列方向における中央部の駆動回路のサイズと当該中央部の駆動回路の両側の駆動回路のサイズとを異ならせる。 When a pixel is configured by providing a plurality of electro-optic elements and drive circuits, it is common to set the sizes of the drive circuits in the arrangement direction of the plurality of drive circuits to be equal. However, by providing a plurality of sets of circuit elements (pixel constituent elements) of the drive circuit within a limited pixel area, the layout density of the circuit elements increases, so the frequency of occurrence of shorts due to foreign matters in the manufacturing process is high. Become. On the other hand, the size of the central drive circuit in the arrangement direction of the plurality of drive circuits is different from the size of the drive circuits on both sides of the central drive circuit.

具体的には、複数の駆動回路の各サイズを等しく設定したときの当該サイズに対して、中央部の駆動回路のサイズまたは両側の駆動回路のサイズを小さくする。これにより、中央部の駆動回路のサイズまたは両側の駆動回路のサイズが小さくなった分だけ、中央部の駆動回路と両側の駆動回路との間の配置スペースに余裕ができる。すると、製造工程の異物の発生に対して、中央部の駆動回路と両側の駆動回路との間におけるショートの発生頻度を低減できる。 Specifically, the size of the drive circuit at the center or the size of the drive circuits on both sides is made smaller than the size when each size of the plurality of drive circuits is set equal. As a result, the arrangement space between the central drive circuit and the drive circuits on both sides can be afforded as much as the size of the drive circuit on the central portion or the size of the drive circuits on both sides is reduced. Then, the occurrence frequency of a short circuit between the drive circuit at the center and the drive circuits on both sides can be reduced with respect to the occurrence of foreign matter in the manufacturing process.

または、中央部の駆動回路と両側の駆動回路との間に確保できる配置スペースの余裕分を、両側の駆動回路の回路素子または中央部の駆動回路の回路素子のレイアウトに振り分けることができる。これにより、両側の駆動回路の回路素子または中央部の駆動回路の回路素子のレイアウト密度を低くできる。この場合、複数の駆動回路の各サイズを等しく設定したときの当該サイズに対して、両側の駆動回路のサイズまたは中央部の駆動回路のサイズが大きくなる。 Alternatively, the margin of the arrangement space that can be secured between the driving circuit in the central portion and the driving circuits on both sides can be distributed to the layout of the circuit elements of the driving circuits on both sides or the circuit elements of the driving circuit in the central portion. Thereby, the layout density of the circuit elements of the drive circuits on both sides or the circuit elements of the drive circuit in the center can be lowered. In this case, the size of the drive circuit on both sides or the size of the drive circuit in the center is larger than the size when each size of the plurality of drive circuits is set equal.

本発明によれば、中央部の駆動回路と両側の駆動回路との間の配置スペースに余裕ができるため、または、両側の駆動回路の回路素子または中央部の駆動回路の回路素子のレイアウト密度を低くできるため、製造工程で発生する異物によるショートの発生頻度を低減できる。その結果、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることができる。 According to the present invention, the layout space between the drive circuit on the both sides or the circuit elements of the drive circuit on the central portion can be increased because the arrangement space between the drive circuit on the central portion and the drive circuits on both sides can be afforded. Since it can be made low, the frequency of occurrence of short circuits due to foreign matters generated in the manufacturing process can be reduced. As a result, it is possible to suppress a decrease in the initial yield before repairing while taking measures against a luminance defect caused by contamination of foreign matter.

以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。 [System configuration]
FIG. 1 is a system configuration diagram showing an outline of the configuration of an active matrix display device to which the present invention is applied. Here, as an example, an active matrix organic EL display device using, as an example, a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element as a light-emitting element of a pixel (pixel circuit) This case will be described as an example.

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を駆動する。この駆動部として、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。 As shown in FIG. 1, an organic EL display device 10 according to this application example includes a plurality of pixels 20 including light emitting elements, a pixel array unit 30 in which the pixels 20 are two-dimensionally arranged in a matrix, and the pixel array. The drive unit is disposed around the unit 30. The drive unit drives each pixel 20 of the pixel array unit 30. As the drive unit, for example, a write scanning circuit 40, a power supply scanning circuit 50, and a signal output circuit 60 are provided.

ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。 Here, when the organic EL display device 10 supports monochrome display, one pixel serving as a unit for forming a monochrome image corresponds to the pixel 20. On the other hand, when the organic EL display device 10 supports color display, one pixel as a unit for forming a color image is composed of a plurality of sub-pixels (sub-pixels), and this sub-pixel corresponds to the pixel 20. More specifically, in a display device for color display, one pixel includes a sub-pixel that emits red light (R), a sub-pixel that emits green light (G), and a sub-pixel that emits blue light (B). It consists of three sub-pixels of a pixel.

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。 However, one pixel is not limited to the combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, at least one sub-pixel that emits white light (W) is added to improve luminance to form one pixel, or at least one that emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding subpixels.

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。 The pixel array unit 30 includes scanning lines 31-1 to 31-m and a power supply line 32-1 along the row direction (pixel arrangement direction of pixels in the pixel row) with respect to the arrangement of the pixels 20 in m rows and n columns. ˜32-m are wired for each pixel row. Furthermore, signal lines 33-1 to 33-n are wired for each pixel column along the column direction (pixel arrangement direction of the pixel column).

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。 The scanning lines 31-1 to 31 -m are connected to the output ends of the corresponding rows of the writing scanning circuit 40, respectively. The power supply lines 32-1 to 32-m are connected to the output terminals of the corresponding rows of the power supply scanning circuit 50, respectively. The signal lines 33-1 to 33-n are connected to the output ends of the corresponding columns of the signal output circuit 60, respectively.

表示領域となる画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。 The pixel array unit 30 serving as a display region is usually formed on a transparent insulating substrate such as a glass substrate. Thereby, the organic EL display device 10 has a flat panel structure. The drive circuit for each pixel 20 in the pixel array section 30 can be formed using an amorphous silicon TFT or a low-temperature polysilicon TFT. When the low-temperature polysilicon TFT is used, the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 can also be mounted on the display panel (substrate) 70 that forms the pixel array unit 30.

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。 The write scanning circuit 40 is configured by a shift register or the like that sequentially shifts (transfers) the start pulse sp in synchronization with the clock pulse ck. The writing scanning circuit 40 sequentially supplies writing scanning signals WS (WS1 to WSm) to the scanning lines 31-1 to 31-m when writing video signals to the respective pixels 20 of the pixel array section 30. Each pixel 20 of the unit 30 is scanned in order in a row unit (line-sequential scanning).

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。 The power supply scanning circuit 50 includes a shift register that sequentially shifts the start pulse sp in synchronization with the clock pulse ck. The power supply scanning circuit 50 synchronizes with the line sequential scanning by the write scanning circuit 40 and switches between a first power supply potential Vccp and a second power supply potential Vini lower than the first power supply potential Vccp. ) To the power supply lines 32-1 to 32-m. The light emission / non-light emission of the pixel 20 is controlled by switching the power supply potential DS to Vccp / Vini.

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。信号出力回路６０から出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。 The signal output circuit 60 has either a signal voltage (hereinafter also simply referred to as “signal voltage”) Vsig or a reference potential Vofs of a video signal corresponding to luminance information supplied from a signal supply source (not shown). Either one is selected as appropriate and output. The signal voltage Vsig / reference potential Vofs output from the signal output circuit 60 is written in units of rows to each pixel 20 of the pixel array unit 30 via the signal lines 33-1 to 33-n. In other words, the signal output circuit 60 employs a line-sequential writing drive configuration in which the signal voltage Vsig is written in units of rows (lines).

（有機ＥＬ表示装置のレイアウト）
図２は、有機ＥＬ表示装置１０のレイアウトの一例を示す概略平面図である。なお、図１では、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が表示パネル７０上に画素アレイ部３０と共に設けられる構成を例に挙げて説明した。ここでは、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が表示パネル７０の外部に設けられる場合のレイアウトについて説明するものとする。 (Layout of organic EL display device)
FIG. 2 is a schematic plan view showing an example of the layout of the organic EL display device 10. 1, the configuration in which the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 are provided on the display panel 70 together with the pixel array unit 30 has been described as an example. Here, the layout in the case where the writing scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 are provided outside the display panel 70 will be described.

図２において、表示領域となる画素アレイ部３０を有する表示パネル７０の基板、例えばガラス基板７１上の画素アレイ部３０の外周部には補助配線７２が設けられている。補助配線７２は、後述する共通電源供給線３４と電気的に接続されている。 In FIG. 2, auxiliary wiring 72 is provided on the outer periphery of the pixel array unit 30 on the substrate of the display panel 70 having the pixel array unit 30 serving as a display region, for example, a glass substrate 71. The auxiliary wiring 72 is electrically connected to a common power supply line 34 described later.

この補助配線７２には、外部の電源部（図示せず）とＴＣＰ(Tape Carrier Package)方式にて電気的接続をとる電源供給ＴＣＰ７３を通して後述するカソード電位Ｖｃａｔｈが外部の電源部から供給される。ここで、ＴＣＰは、フレキシブル・テープにドライバＩＣをボンディングで搭載したものの呼称である。 The auxiliary wiring 72 is supplied with a cathode potential Vcath (described later) from an external power supply unit through a power supply TCP 73 that is electrically connected to an external power supply unit (not shown) by a TCP (Tape Carrier Package) method. Here, TCP is the name of a driver tape mounted on a flexible tape by bonding.

画素アレイ部３０の走査線３１および電源供給線３２には、外部の書込み走査回路４０および電源供給走査回路５０とＴＡＢ(Tape Automated Bonding)にて電気的接続をとる制御信号供給ＴＡＢ７４を通して走査信号ＷＳおよび電源電位ＤＳが供給される。制御信号供給ＴＡＢ７４は、表示パネル７０の例えば左右両側に設けられている。また、画素アレイ部３０の信号線３２には、外部の信号出力回路６０電気的接続をとる映像信号供給ＴＡＢ７５を通して映像信号の信号電圧Ｖｓｉｇが供給される。 A scanning signal WS is supplied to the scanning line 31 and the power supply line 32 of the pixel array unit 30 through a control signal supply TAB 74 that is electrically connected to the external writing scanning circuit 40 and the power supply scanning circuit 50 by TAB (Tape Automated Bonding). And the power supply potential DS is supplied. The control signal supply TAB 74 is provided on the left and right sides of the display panel 70, for example. Further, the signal voltage Vsig of the video signal is supplied to the signal line 32 of the pixel array unit 30 through the video signal supply TAB 75 that is electrically connected to the external signal output circuit 60.

（画素回路）
図３は、画素（画素回路）２０の具体的な回路構成を示す回路図である。図３に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆるベタ配線）された共通電源供給線３４にカソード電極が接続されている。共通電源供給線３４には、先述した補助配線７２を通してカソード電位Ｖｃａｔｈが供給される。 (Pixel circuit)
FIG. 3 is a circuit diagram showing a specific circuit configuration of the pixel (pixel circuit) 20. As shown in FIG. 3, the pixel 20 includes a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, for example, an organic EL element 21, and a drive circuit that drives the organic EL element 21. It is constituted by. The organic EL element 21 has a cathode electrode connected to a common power supply line 34 that is wired in common to all the pixels 20 (so-called solid wiring). The cathode potential Vcath is supplied to the common power supply line 34 through the auxiliary wiring 72 described above.

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３および蓄積容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。 The drive circuit that drives the organic EL element 21 has a drive transistor 22, a write transistor 23, and a storage capacitor 24. Here, N-channel TFTs are used as the drive transistor 22 and the write transistor 23. However, the combination of conductivity types of the drive transistor 22 and the write transistor 23 is merely an example, and is not limited to these combinations.

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。 Note that when an N-channel TFT is used as the driving transistor 22 and the writing transistor 23, an amorphous silicon (a-Si) process can be used. By using the a-Si process, it is possible to reduce the cost of the substrate on which the TFT is formed, and thus to reduce the cost of the organic EL display device 10. Further, when the drive transistor 22 and the write transistor 23 have the same conductivity type, both the transistors 22 and 23 can be formed by the same process, which can contribute to cost reduction.

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。 The drive transistor 22 has one electrode (source / drain electrode) connected to the anode electrode of the organic EL element 21 and the other electrode (drain / source electrode) connected to the power supply line 32 (32-1 to 32-m). It is connected.

書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１−１〜３１−ｍ）に接続されている。 The write transistor 23 has one electrode (source / drain electrode) connected to the signal line 33 (33-1 to 33-n) and the other electrode (drain / source electrode) connected to the gate electrode of the drive transistor 22. ing. The gate electrode of the writing transistor 23 is connected to the scanning line 31 (31-1 to 31-m).

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。 In the drive transistor 22 and the write transistor 23, one electrode refers to a metal wiring electrically connected to the source / drain region, and the other electrode refers to a metal wiring electrically connected to the drain / source region. Say. Further, depending on the potential relationship between one electrode and the other electrode, if one electrode becomes a source electrode, it becomes a drain electrode, and if the other electrode also becomes a drain electrode, it becomes a source electrode.

蓄積容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。 The storage capacitor 24 has one electrode connected to the gate electrode of the drive transistor 22 and the other electrode connected to the other electrode of the drive transistor 22 and the anode electrode of the organic EL element 21.

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと蓄積容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。 The drive circuit of the organic EL element 21 is not limited to a circuit configuration including two transistors, the drive transistor 22 and the write transistor 23, and one capacitor element of the storage capacitor 24. For example, a circuit configuration in which one electrode is connected to the anode electrode of the organic EL element 21 and the other electrode is connected to a fixed potential, so that an auxiliary capacitor that compensates for the insufficient capacity of the organic EL element 21 is provided as necessary. It is also possible to adopt.

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに蓄積容量２４に保持される。 In the pixel 20 configured as described above, the writing transistor 23 becomes conductive in response to a high active writing scanning signal WS applied to the gate electrode from the writing scanning circuit 40 through the scanning line 31. Thereby, the write transistor 23 samples the signal voltage Vsig or the reference potential Vofs of the video signal corresponding to the luminance information supplied from the signal output circuit 60 through the signal line 33 and writes the sampled voltage in the pixel 20. The written signal voltage Vsig or reference potential Vofs is applied to the gate electrode of the drive transistor 22 and held in the storage capacitor 24.

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、蓄積容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。 When the potential DS of the power supply line 32 (32-1 to 32-m) is at the first power supply potential Vccp, the drive transistor 22 has one electrode as a drain electrode and the other electrode as a source electrode in a saturation region. Operate. As a result, the drive transistor 22 is supplied with current from the power supply line 32 and drives the organic EL element 21 to emit light by current drive. More specifically, the drive transistor 22 operates in the saturation region, thereby supplying a drive current having a current value corresponding to the voltage value of the signal voltage Vsig held in the storage capacitor 24 to the organic EL element 21. The organic EL element 21 is caused to emit light by current driving.

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。 Further, when the power supply potential DS is switched from the first power supply potential Vccp to the second power supply potential Vini, the drive transistor 22 operates as a switching transistor with one electrode serving as a source electrode and the other electrode serving as a drain electrode. As a result, the drive transistor 22 stops supplying the drive current to the organic EL element 21 and puts the organic EL element 21 into a non-light emitting state. That is, the drive transistor 22 also has a function as a transistor that controls light emission / non-light emission of the organic EL element 21.

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１に対して順バイアスを与える時間を変えることによって有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。 The switching operation of the drive transistor 22 provides a period during which the organic EL element 21 is in a non-light emitting state (non-light emitting period), and the organic EL element 21 emits light by changing the time for applying a forward bias to the organic EL element 21. The ratio (duty) of the period and the non-light emitting period can be controlled. By this duty control, the afterimage blur caused by the light emission of the pixels over one frame period can be reduced, so that the quality of the moving image can be particularly improved.

ここで、信号出力回路６０から信号線３３を通して選択的に供給される基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。 Here, the reference potential Vofs that is selectively supplied from the signal output circuit 60 through the signal line 33 corresponds to a potential that serves as a reference for the signal voltage Vsig of the video signal corresponding to the luminance information (for example, the black level of the video signal). Potential).

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。 Of the first and second power supply potentials Vccp and Vini selectively supplied from the power supply scanning circuit 50 through the power supply line 32, the first power supply potential Vccp generates a drive current for driving the organic EL element 21 to emit light. The power supply potential for supplying to The second power supply potential Vini is a power supply potential for applying a reverse bias to the organic EL element 21. The second power supply potential Vini is set to a potential lower than the reference potential Vofs, for example, a potential lower than Vofs−Vth, preferably sufficiently lower than Vofs−Vth when the threshold voltage of the driving transistor 22 is Vth. Is done.

＜画素のレイアウトおよび構造＞
ここで、画素２０のレイアウトおよび画素２０の具体的な構造について説明する。カラー表示対応の場合、カラー画像を形成する単位となる１つの画素は、先述したように、複数の副画素、例えばＲＧＢの副画素２０Ｒ，２０Ｇ，２０Ｂの集合（組み合わせ）からなる。 <Pixel layout and structure>
Here, a layout of the pixel 20 and a specific structure of the pixel 20 will be described. In the case of color display support, one pixel as a unit for forming a color image is composed of a set (combination) of a plurality of subpixels, for example, RGB subpixels 20R, 20G, and 20B, as described above.

図４は、ＲＧＢの副画素２０Ｒ，２０Ｇ，２０Ｂについての全体のレイアウトを示す概略平面図である。図４に示すように、ＲＧＢの副画素２０Ｒ，２０Ｇ，２０Ｂは、行方向において互いに隣接して設けられる。副画素２０Ｒ，２０Ｇ，２０Ｂにおいて、基板（図３のガラス基板７１）上に下部電極（例えば、アノード電極）２１１が配置され、当該下部電極２１１上に有機ＥＬ素子２１の開口部（以下、「ＥＬ開口部」と記述する）２１ａが形成されている。 FIG. 4 is a schematic plan view showing the overall layout of the RGB sub-pixels 20R, 20G, and 20B. As shown in FIG. 4, the RGB sub-pixels 20R, 20G, and 20B are provided adjacent to each other in the row direction. In the sub-pixels 20R, 20G, and 20B, a lower electrode (for example, an anode electrode) 211 is disposed on a substrate (glass substrate 71 in FIG. 3), and an opening (hereinafter referred to as “aperture”) of the organic EL element 21 is formed on the lower electrode 211. 21a) (denoted as “EL opening”).

下部電極２１１にはコンタクト部２１１ａが形成されている。下部電極２１１は、当該下部電極２１１の下に配された駆動トランジスタ２２のソース電極にコンタクト部２１１ａを介して電気的に接続される。この下部電極２１１相互間に当該下部電極２１１と同一層で構成された補助配線７２が、下部電極２１１を取り囲むように格子状に配線されている。この補助配線７２はさらに、画素アレイ部３０の全体を取り囲むように配線されている（図３参照）。 A contact portion 211 a is formed on the lower electrode 211. The lower electrode 211 is electrically connected to the source electrode of the driving transistor 22 disposed below the lower electrode 211 via a contact portion 211a. Auxiliary wiring 72 configured in the same layer as the lower electrode 211 is wired between the lower electrodes 211 in a lattice shape so as to surround the lower electrode 211. The auxiliary wiring 72 is further wired so as to surround the entire pixel array section 30 (see FIG. 3).

副画素２０Ｒ，２０Ｇ，２０Ｂの構造について、図５および図６を用いてより詳細に説明する。 The structure of the subpixels 20R, 20G, and 20B will be described in more detail with reference to FIGS.

図５は、副画素２０Ｒ，２０Ｇ，２０Ｂのうち、例えばＲの副画素２０Ｒの具体的な構成例を示す図である。ここでは、Ｒの副画素２０Ｒを例に挙げて説明するが、他の色の副画素２０Ｇ，２０Ｂについても基本的にＲの副画素２０Ｒと同じ構成になっている。図５において、（Ａ）は第１配線層および第２配線層に着目した概略平面図、（Ｂ）はアノード層に着目した概略平面図である。因みに、図５（Ａ）と図５（Ｂ）とを重ね合わせたものが図４となる。 FIG. 5 is a diagram illustrating a specific configuration example of, for example, the R subpixel 20R among the subpixels 20R, 20G, and 20B. Here, the R sub-pixel 20R will be described as an example, but the sub-pixels 20G and 20B of the other colors have basically the same configuration as the R sub-pixel 20R. 5A is a schematic plan view focusing on the first wiring layer and the second wiring layer, and FIG. 5B is a schematic plan view focusing on the anode layer. Incidentally, FIG. 4 is a superposition of FIG. 5 (A) and FIG. 5 (B).

図６は、１つの副画素について全体の層構造を示す断面図であり、図４のａ−ａ´線に沿った断面図である。図５および図６において、図４と同等部分には同一符号を付して示している。 FIG. 6 is a cross-sectional view showing the entire layer structure of one subpixel, and is a cross-sectional view taken along the line aa ′ of FIG. 5 and 6, the same parts as those in FIG. 4 are denoted by the same reference numerals.

図５および図６において、ガラス基板７１上には、副画素２０Ｒ，２０Ｇ，２０Ｂを構成する薄膜トランジスタ（駆動トランジスタ２２や書込みトランジスタ２３）および蓄積容量２４などの画素構成素子を形成するための最下部の第１配線層７５が設けられる。すなわち、第１配線層７５は、信号線３３の一部、蓄積容量２４の一方の電極、薄膜トランジスタのゲート電極を形成する。第１配線層７５の上にはさらに、ゲート絶縁膜として機能する層間絶縁膜（酸化膜）７６が設けられる。 5 and 6, on the glass substrate 71, the lowermost part for forming pixel constituent elements such as a thin film transistor (driving transistor 22 and writing transistor 23) and a storage capacitor 24 constituting the sub-pixels 20R, 20G, and 20B. The first wiring layer 75 is provided. That is, the first wiring layer 75 forms part of the signal line 33, one electrode of the storage capacitor 24, and the gate electrode of the thin film transistor. An interlayer insulating film (oxide film) 76 that functions as a gate insulating film is further provided on the first wiring layer 75.

層間絶縁膜（ゲート絶縁膜）７６の上には、非晶質シリコンからなる半導体薄膜７７が成膜され、結晶化される。この半導体薄膜７７のチャネル領域となる部位の上部には、絶縁性のストッパー層７８がパターン形成される。このストッパー層７８を覆う状態で例えばｎ型の不純物を含有するシリコンからなるｎ+ 型半導体層７９が成膜される。このｎ+ 型半導体層７９と半導体薄膜７７とが、薄膜トランジスタのゲート電極（第１配線層７５の一部）の上方において島状にパターニングされる。その結果、駆動トランジスタ２２や書込みトランジスタ２３の薄膜トランジスタＴＦＴが形成される。 A semiconductor thin film 77 made of amorphous silicon is formed on the interlayer insulating film (gate insulating film) 76 and crystallized. An insulating stopper layer 78 is formed in a pattern on the upper portion of the semiconductor thin film 77 serving as a channel region. An n + type semiconductor layer 79 made of, for example, silicon containing an n type impurity is formed in a state of covering the stopper layer 78. The n + -type semiconductor layer 79 and the semiconductor thin film 77 are patterned in an island shape above the gate electrode (a part of the first wiring layer 75) of the thin film transistor. As a result, the thin film transistors TFT of the drive transistor 22 and the write transistor 23 are formed.

層間絶縁膜７６の上にはさらに、薄膜トランジスタＴＦＴのソース電極やドレイン電極と電気的に接続される第２配線層８１が設けられる。そして、第２配線層８１を覆う状態でパッシベーション膜８２が成膜され、さらにその上に絶縁平坦化膜８３が成膜される。この絶縁平坦化膜８３上に有機ＥＬ素子２１が形成される。有機ＥＬ素子２１は、下層側から順に積層された下部電極（例えば、アノード電極）２１１、有機層２１２および上部電極（例えば、カソード電極）２１３によって構成されている。 A second wiring layer 81 that is electrically connected to the source electrode and drain electrode of the thin film transistor TFT is further provided on the interlayer insulating film 76. Then, a passivation film 82 is formed so as to cover the second wiring layer 81, and an insulating flattening film 83 is further formed thereon. The organic EL element 21 is formed on the insulating planarizing film 83. The organic EL element 21 includes a lower electrode (for example, an anode electrode) 211, an organic layer 212, and an upper electrode (for example, a cathode electrode) 213 that are sequentially stacked from the lower layer side.

有機ＥＬ素子２１は、下部電極２１１と上部電極２１３との間に誘電体である有機層２１２が挟まれた構造となっているために容量成分（寄生容量／等価容量）を持つことになる。有機層２１２は、詳細には、低分子系の材料による多層構造を採用している。より具体的には、有機層２１２は、例えば、下部電極２１１側から上部電極２１３側に向かって順に、例えば、ホール注入層、ホール輸送層、発光層および電子輸送層（電子注入層を兼ねる）を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に対応した材料が用いられる。 The organic EL element 21 has a capacitance component (parasitic capacitance / equivalent capacitance) because the organic layer 212 that is a dielectric is sandwiched between the lower electrode 211 and the upper electrode 213. Specifically, the organic layer 212 employs a multilayer structure made of a low molecular weight material. More specifically, the organic layer 212 is, for example, in order from the lower electrode 211 side to the upper electrode 213 side, for example, a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer (also serving as an electron injection layer). have. In the case of color display compatibility, a material corresponding to the display color is used as the organic material of the light emitting layer.

有機ＥＬ素子２１の周囲は、絶縁膜パターンである開口部規定絶縁膜８４で覆われる。そして、開口部規定絶縁膜８４の周辺に、先述した補助配線７２が下部電極２１１と同一層として配線される。有機ＥＬ素子２１の上部電極２１３は、画素アレイ部３０のほぼ全面を覆うようにベタ配線される。そして、図示を省略するが、上部電極２１３上にパッシベーション膜を介して封止基板が接着剤によって接合され、当該封止基板によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。 The periphery of the organic EL element 21 is covered with an opening defining insulating film 84 that is an insulating film pattern. Then, the auxiliary wiring 72 described above is wired as the same layer as the lower electrode 211 around the opening defining insulating film 84. The upper electrode 213 of the organic EL element 21 is solidly wired so as to cover almost the entire surface of the pixel array unit 30. Although not shown, the sealing substrate is bonded to the upper electrode 213 via a passivation film with an adhesive, and the organic EL element 21 is sealed with the sealing substrate, whereby the display panel 70 is formed. The

（有機ＥＬ表示装置の回路動作）
次に、有機ＥＬ表示装置１０の回路動作について、図７のタイミング波形図を基に図８および図９の動作説明図を用いて説明する。なお、図８および図９の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。 (Circuit operation of organic EL display device)
Next, the circuit operation of the organic EL display device 10 will be described with reference to the operation explanatory diagrams of FIGS. 8 and 9 based on the timing waveform diagram of FIG. In the operation explanatory diagrams of FIGS. 8 and 9, the write transistor 23 is illustrated with a switch symbol for simplification of the drawing. Further, the equivalent capacitance 25 of the organic EL element 21 is also illustrated.

図７のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（書込み走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位（電源電位）ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。また、ゲート電位Ｖｇの波形を一点鎖線で示し、ソース電位Ｖｓの波形を点線で示すことで、両者を識別できるようにしている。 In the timing waveform diagram of FIG. 7, the potential (writing scanning signal) WS of the scanning line 31 (31-1 to 31-m) changes, the potential (power supply potential) of the power supply line 32 (32-1 to 32-m). ) Changes in DS and changes in the gate potential Vg and source potential Vs of the drive transistor 22 are shown. Further, the waveform of the gate potential Vg is indicated by a one-dot chain line, and the waveform of the source potential Vs is indicated by a dotted line so that the two can be identified.

＜前フレームの発光期間＞
図７のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。 <Light emission period of previous frame>
In the timing waveform diagram of FIG. 7, the time before time t1 is the light emission period of the organic EL element 21 in the previous frame (field). In the light emission period of the previous frame, the potential DS of the power supply line 32 is at the first power supply potential (hereinafter referred to as “high potential”) Vccp, and the writing transistor 23 is in a non-conduction state.

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図８（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。 At this time, the drive transistor 22 is designed to operate in a saturation region. As a result, as shown in FIG. 8A, the drive current (drain-source current) Ids corresponding to the gate-source voltage Vgs of the drive transistor 22 passes from the power supply line 32 through the drive transistor 22 to the organic EL element. 21 is supplied. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current Ids.

＜閾値補正準備期間＞
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図８（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。 <Threshold correction preparation period>
At time t1, a new frame (current frame) for line sequential scanning is entered. Then, as shown in FIG. 8B, the second power supply potential (hereinafter referred to as the potential DS of the power supply line 32) is sufficiently lower than Vofs−Vth with respect to the reference potential Vofs of the signal line 33 from the high potential Vccp. Switch to Vini) (described as “low potential”).

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。 Here, the threshold voltage of the organic EL element 21 is Vthel, and the potential of the common power supply line 34 (cathode potential) is Vcath. At this time, if the low potential Vini is Vini <Vthel + Vcath, the source potential Vs of the drive transistor 22 is substantially equal to the low potential Vini, so that the organic EL element 21 is in a reverse bias state and extinguished.

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図８（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。 Next, when the potential WS of the scanning line 31 transits from the low potential side to the high potential side at time t2, as shown in FIG. 8C, the writing transistor 23 becomes conductive. At this time, since the reference potential Vofs is supplied from the signal output circuit 60 to the signal line 33, the gate potential Vg of the drive transistor 22 becomes the reference potential Vofs. Further, the source potential Vs of the driving transistor 22 is at a potential Vini that is sufficiently lower than the reference potential Vofs.

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。 At this time, the gate-source voltage Vgs of the drive transistor 22 is Vofs-Vini. Here, if Vofs−Vini is not larger than the threshold voltage Vth of the drive transistor 22, threshold correction processing described later cannot be performed, and therefore it is necessary to set a potential relationship of Vofs−Vini> Vth.

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。 As described above, the process of fixing (initializing) the gate potential Vg of the drive transistor 22 to the reference potential Vofs and the source potential Vs to the low potential Vini is a preparation before performing a threshold correction process described later. (Threshold correction preparation) processing. Therefore, the reference potential Vofs and the low potential Vini become the initialization potentials of the gate potential Vg and the source potential Vs of the drive transistor 22, respectively.

＜閾値補正期間＞
次に、時刻ｔ３で、図８（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。 <Threshold correction period>
Next, at time t3, as shown in FIG. 8D, when the potential DS of the power supply line 32 is switched from the low potential Vini to the high potential Vccp, the threshold is maintained while the gate potential Vg of the drive transistor 22 is maintained. The correction process is started. That is, the source potential Vs of the drive transistor 22 starts to increase toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the gate potential Vg.

ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は蓄積容量２４に保持される。 Here, for convenience, processing for changing the source potential Vs toward the potential obtained by subtracting the threshold voltage Vth of the drive transistor 22 from the initialization potential Vofs with reference to the initialization potential Vofs of the gate electrode of the drive transistor 22 is corrected by the threshold value. This is called processing. As the threshold correction process proceeds, the gate-source voltage Vgs of the drive transistor 22 eventually converges to the threshold voltage Vth of the drive transistor 22. A voltage corresponding to the threshold voltage Vth is held in the storage capacitor 24.

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら蓄積容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。 In the period for performing the threshold correction process (threshold correction period), the organic EL element 21 is cut off in order to prevent the current from flowing exclusively to the storage capacitor 24 and not to the organic EL element 21. As described above, the potential Vcath of the common power supply line 34 is set.

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図９（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。 Next, when the potential WS of the scanning line 31 transitions to the low potential side at time t4, the writing transistor 23 is turned off as illustrated in FIG. At this time, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 to be in a floating state. However, since the gate-source voltage Vgs is equal to the threshold voltage Vth of the drive transistor 22, the drive transistor 22 is in a cutoff state. Therefore, the drain-source current Ids does not flow through the driving transistor 22.

＜信号書込み＆移動度補正期間＞
次に、時刻ｔ５で、図９（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図９（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。 <Signal writing & mobility correction period>
Next, at time t5, as shown in FIG. 9B, the potential of the signal line 33 is switched from the reference potential Vofs to the signal voltage Vsig of the video signal. Subsequently, at time t6, the potential WS of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 becomes conductive as shown in FIG. 9C, and the signal voltage Vsig of the video signal is sampled. To write in the pixel 20.

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが蓄積容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。 By the writing of the signal voltage Vsig by the writing transistor 23, the gate potential Vg of the driving transistor 22 becomes the signal voltage Vsig. When the driving transistor 22 is driven by the signal voltage Vsig of the video signal, the threshold voltage Vth of the driving transistor 22 is canceled with a voltage corresponding to the threshold voltage Vth held in the storage capacitor 24. Details of the principle of threshold cancellation will be described later.

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。 At this time, the organic EL element 21 is in a cutoff state (high impedance state). Accordingly, the current (drain-source current Ids) flowing from the power supply line 32 to the drive transistor 22 in accordance with the signal voltage Vsig of the video signal flows into the equivalent capacitor 25 of the organic EL element 21 and charging of the equivalent capacitor 25 starts. Is done.

有機ＥＬ素子２１の等価容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。 As the equivalent capacitance 25 of the organic EL element 21 is charged, the source potential Vs of the drive transistor 22 rises with time. At this time, the pixel-to-pixel variation in the threshold voltage Vth of the drive transistor 22 has already been cancelled, and the drain-source current Ids of the drive transistor 22 depends on the mobility μ of the drive transistor 22.

ここで、映像信号の信号電圧Ｖｓｉｇに対する蓄積容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。 Here, it is assumed that the ratio of the holding voltage Vgs of the storage capacitor 24 to the signal voltage Vsig of the video signal, that is, the write gain G is 1 (ideal value). Then, the source potential Vs of the drive transistor 22 rises to the potential of Vofs−Vth + ΔV, so that the gate-source voltage Vgs of the drive transistor 22 becomes Vsig−Vofs + Vth−ΔV.

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、蓄積容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、蓄積容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。 That is, the increase ΔV of the source potential Vs of the drive transistor 22 is subtracted from the voltage (Vsig−Vofs + Vth) held in the storage capacitor 24, in other words, the charge of the storage capacitor 24 is discharged. And negative feedback was applied. Therefore, the increase ΔV of the source potential Vs becomes a feedback amount of negative feedback.

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。 In this way, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids flowing through the drive transistor 22, the mobility μ of the drain-source current Ids of the drive transistor 22. The dependence on can be negated. This canceling process is a mobility correction process for correcting the variation of the mobility μ of the driving transistor 22 for each pixel.

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。 More specifically, since the drain-source current Ids increases as the signal amplitude Vin (= Vsig−Vofs) of the video signal written to the gate electrode of the drive transistor 22 increases, the absolute value of the feedback amount ΔV of the negative feedback increases. The value also increases. Therefore, mobility correction processing according to the light emission luminance level is performed.

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。 Further, when the signal amplitude Vin of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the drive transistor 22 increases. Can do. Therefore, it can be said that the feedback amount ΔV of the negative feedback is a correction amount for mobility correction. Details of the principle of mobility correction will be described later.

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図９（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。 <Light emission period>
Next, at time t7, the potential WS of the scanning line 31 shifts to the low potential side, so that the writing transistor 23 is turned off as illustrated in FIG. 9D. As a result, the gate electrode of the drive transistor 22 is electrically disconnected from the signal line 33 and is in a floating state.

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に蓄積容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、蓄積容量２４によるブートストラップ動作である。 Here, when the gate electrode of the driving transistor 22 is in a floating state, the storage capacitor 24 is connected between the gate and the source of the driving transistor 22, thereby interlocking with the fluctuation of the source potential Vs of the driving transistor 22. The gate potential Vg also varies. Thus, the operation in which the gate potential Vg of the drive transistor 22 varies in conjunction with the variation in the source potential Vs is a bootstrap operation by the storage capacitor 24.

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。 The gate electrode of the drive transistor 22 enters a floating state, and at the same time, the drain-source current Ids of the drive transistor 22 starts to flow into the organic EL element 21, whereby the anode potential of the organic EL element 21 is set according to the current Ids. To rise.

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、蓄積容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。 When the anode potential of the organic EL element 21 exceeds Vthel + Vcath, the drive current starts to flow through the organic EL element 21, and the organic EL element 21 starts to emit light. The increase in the anode potential of the organic EL element 21 is nothing but the increase in the source potential Vs of the drive transistor 22. When the source potential Vs of the drive transistor 22 rises, the gate potential Vg of the drive transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24.

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。 At this time, assuming that the bootstrap gain is 1 (ideal value), the amount of increase in the gate potential Vg is equal to the amount of increase in the source potential Vs. Therefore, the gate-source voltage Vgs of the drive transistor 22 is kept constant at Vsig−Vofs + Vth−ΔV during the light emission period. At time t8, the potential of the signal line 33 is switched from the signal voltage Vsig of the video signal to the reference potential Vofs.

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。 In the series of circuit operations described above, each processing operation of threshold correction preparation, threshold correction, signal voltage Vsig writing (signal writing), and mobility correction is executed in one horizontal scanning period (1H). Further, the signal writing and mobility correction processing operations are executed in parallel during the period from time t6 to time t7.

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。 (Threshold cancellation principle)
Here, the principle of threshold cancellation (that is, threshold correction) of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. As a result, a constant drain-source current (drive current) Ids given by the following equation (1) is supplied from the drive transistor 22 to the organic EL element 21.
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) ² (1)
Here, W is the channel width of the drive transistor 22, L is the channel length, and Cox is the gate capacitance per unit area.

図１０に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。 FIG. 10 shows the characteristics of the drain-source current Ids versus the gate-source voltage Vgs of the drive transistor 22.

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。 As shown in this characteristic diagram, if no cancellation process is performed for the variation of the threshold voltage Vth of the drive transistor 22 for each pixel, the drain-source current corresponding to the gate-source voltage Vgs when the threshold voltage Vth is Vth1. Ids becomes Ids1.

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。 On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the drive transistor 22 varies, the drain-source current Ids varies even if the gate-source voltage Vgs is constant.

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２） On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage Vgs of the drive transistor 22 at the time of light emission is Vsig−Vofs + Vth−ΔV. Therefore, when this is substituted into the equation (1), the drain-source current Ids is expressed by the following equation (2).
Ids = (1/2) · μ (W / L) Cox (Vsig−Vofs−ΔV) ²
(2)

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。 That is, the term of the threshold voltage Vth of the drive transistor 22 is canceled, and the drain-source current Ids supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage Vth of the drive transistor 22. As a result, even if the threshold voltage Vth of the drive transistor 22 varies from pixel to pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time, the drain-source current Ids does not vary. The brightness can be kept constant.

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図１１に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。 (Principle of mobility correction)
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 11 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the drive transistor 22 and a pixel B having a relatively low mobility μ of the drive transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。 Consider a case where the signal amplitude Vin (= Vsig−Vofs) of the same level is written to both the pixels A and B, for example, in the gate electrode of the drive transistor 22 in a state where the mobility μ varies between the pixel A and the pixel B. In this case, if the mobility μ is not corrected at all, it is between the drain-source current Ids1 ′ flowing through the pixel A having a high mobility μ and the drain-source current Ids2 ′ flowing through the pixel B having a low mobility μ. There will be a big difference. Thus, when a large difference occurs between the pixels in the drain-source current Ids due to the variation in mobility μ from pixel to pixel, the uniformity of the screen is impaired.

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図１１に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。 Here, as is clear from the transistor characteristic equation of Equation (1), the drain-source current Ids increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 11, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility.

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。 Therefore, by applying negative feedback to the gate-source voltage Vgs with the feedback amount ΔV corresponding to the drain-source current Ids of the drive transistor 22 by the mobility correction processing, the negative feedback is increased as the mobility μ is increased. become. As a result, variation in mobility μ for each pixel can be suppressed.

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。 Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel B are substantially equal, the variation in mobility μ from pixel to pixel is corrected.

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。 In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids.

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。 Therefore, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids of the driving transistor 22, the current value of the drain-source current Ids of the pixels having different mobility μ. Is made uniform. As a result, variation in mobility μ for each pixel can be corrected. That is, the process for applying negative feedback to the gate-source voltage Vgs of the drive transistor 22 with the feedback amount ΔV corresponding to the current flowing through the drive transistor 22 (drain-source current Ids) is the mobility correction process.

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図１２を用いて説明する。 Here, in the pixel (pixel circuit) 20 shown in FIG. 2, the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor 22 depending on the presence or absence of threshold correction and mobility correction is shown in FIG. I will explain.

図１２において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図１２（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。 In FIG. 12, (A) does not perform both threshold correction and mobility correction, (B) does not perform mobility correction, and performs only threshold correction, (C) performs threshold correction and mobility correction. Each case is shown. As shown in FIG. 12A, when neither threshold correction nor mobility correction is performed, the drain-source current Ids is caused by variations in the threshold voltage Vth and the mobility μ for each of the pixels A and B. A large difference occurs between the pixels A and B.

これに対して、閾値補正のみを行った場合は、図１２（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことにより、図１２（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。 On the other hand, when only the threshold correction is performed, as shown in FIG. 12B, although the variation in the drain-source current Ids can be reduced to some extent, the variation in the mobility μ for each of the pixels A and B. The difference in the drain-source current Ids between the pixels A and B due to this remains. Then, by performing both the threshold correction and the mobility correction, as shown in FIG. 12C, the drain between the pixels A and B due to the variation of the threshold voltage Vth and the mobility μ for each of the pixels A and B. -The difference in the current Ids between the sources can be almost eliminated. Therefore, the luminance variation of the organic EL element 21 does not occur at any gradation, and a display image with good image quality can be obtained.

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した蓄積容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。 Further, the pixel 20 shown in FIG. 2 has the function of bootstrap operation by the storage capacitor 24 described above in addition to the correction functions of threshold correction and mobility correction. Obtainable.

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、蓄積容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。 That is, even if the source potential Vs of the drive transistor 22 changes with the time-dependent change of the IV characteristic of the organic EL element 21, the gate-source potential Vgs of the drive transistor 22 is set by the bootstrap operation by the storage capacitor 24. Can be kept constant. Therefore, the current flowing through the organic EL element 21 does not change and is constant. As a result, since the light emission luminance of the organic EL element 21 is kept constant, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to realize image display without luminance deterioration associated therewith.

［リペア技術］
以上説明した、本発明の前提となる有機ＥＬ表示装置１０において、前にも述べたように、有機ＥＬ素子２１を形成する工程や、駆動トランジスタ２２、書込みトランジスタ２３、蓄積容量２４を形成する基板工程で異物が混入すると、種々の輝度欠陥が発生する。輝度欠陥としては、有機ＥＬ素子２１の電極間ショートや蓄積容量２４の電極間ショートによる滅点、駆動トランジスタ２２の電極間ショートによる輝点、書込みトランジスタ２３の電極間ショートによる半滅点などが挙げられる。これら画素単位の輝度欠陥が発生すると、表示パネル７０の歩留まりが低下する。 [Repair technology]
In the organic EL display device 10 as the premise of the present invention described above, as described above, the step of forming the organic EL element 21, the substrate on which the drive transistor 22, the write transistor 23, and the storage capacitor 24 are formed. When a foreign substance is mixed in the process, various luminance defects are generated. Examples of the luminance defect include a dark spot due to a short circuit between the electrodes of the organic EL element 21 and a short circuit between the electrodes of the storage capacitor 24, a bright spot due to a short circuit between the electrodes of the drive transistor 22, and a half dark spot due to a short circuit between the electrodes of the write transistor 23. It is done. When the luminance defect of these pixel units occurs, the yield of the display panel 70 decreases.

この輝度欠陥に起因する表示パネル７０の歩留まりの低下を抑える技術として、輝度欠陥に対するリペア技術がある。この輝度欠陥に対するリペア技術について、以下に参考例を挙げて説明する。 As a technique for suppressing a decrease in the yield of the display panel 70 due to the luminance defect, there is a repair technique for the luminance defect. The repair technique for this luminance defect will be described below with reference examples.

（参考例１）
図１３は、参考例１に係るリペア技術を用いた画素回路を示す回路図である。参考例１に係るリペア技術では、電気光学素子として例えば３個の有機ＥＬ素子２１−１，２１−２，２１−３を用いるとともに、これら有機ＥＬ素子２１−１，２１−２，２１−３を１つの駆動回路２５で共通に駆動する構成を採っている。 (Reference Example 1)
FIG. 13 is a circuit diagram illustrating a pixel circuit using the repair technique according to Reference Example 1. In the repair technique according to Reference Example 1, for example, three organic EL elements 21-1, 21-2, and 21-3 are used as electro-optical elements, and these organic EL elements 21-1, 21-2, and 21-3 are used. Are commonly driven by a single drive circuit 25.

この参考例１に係るリペア技術では、３個の有機ＥＬ素子２１−１，２１−２，２１−３のいずれか１つが異物による電極間ショート等で欠陥化した場合に、当該欠陥化した有機ＥＬ素子２１−１／２１−２／２１−３を駆動回路２５から切り離すことで、画素２０が完全に滅点になることを防ぐ（輝度欠陥に対するリペア）。 In the repair technique according to the reference example 1, when any one of the three organic EL elements 21-1, 21-2, and 21-3 is defective due to a short circuit between electrodes due to a foreign matter, the defective organic By disconnecting the EL element 21-1 / 21-2 / 21-3 from the drive circuit 25, the pixel 20 is prevented from becoming a complete dark spot (repair for luminance defect).

ここで、図１４（Ａ）に示すように、有機ＥＬ素子２１−１，２１−２，２１−３の全体に流れる電流値をＩとすると、有機ＥＬ素子２１−１，２１−２，２１−３個々にはＩ／３の電流値が流れる。その結果、有機ＥＬ素子２１−１，２１−２，２１−３トータルで電流値Ｉに応じた発光輝度が得られる。 Here, as shown in FIG. 14A, if the current value flowing through the organic EL elements 21-1, 21-2, 21-3 is I, the organic EL elements 21-1, 21-2, 21 -3 current value of I / 3 flows individually. As a result, the light emission luminance corresponding to the current value I is obtained in total for the organic EL elements 21-1, 21-2 and 21-3.

一方、３個の有機ＥＬ素子２１−１，２１−２，２１−３のうち、例えば有機ＥＬ素子２１−１が異物による電極間ショート等で欠陥化した場合、図１４（Ｂ）に示すように、有機ＥＬ素子２１−１が部位ａの配線の切断によって駆動回路２５から切り離される。すると、残りの有機ＥＬ素子２１−２，２１−３に流れる電流値がＩ／２となることになるため、電流値Ｉに応じた発光輝度を確保することができる。しかし、残りの有機ＥＬ素子２１−２，２１−３の電流密度が上昇することで、これら有機ＥＬ素子２１−２，２１−３の劣化が早くなるために、輝度半減寿命が短くなってしまう。ここで、輝度半減寿命とは、有機ＥＬ素子の輝度が初期輝度の半分程度まで低下する寿命を言う。 On the other hand, among the three organic EL elements 21-1, 21-2, and 21-3, for example, when the organic EL element 21-1 is defective due to a short circuit between electrodes due to foreign matter, as shown in FIG. In addition, the organic EL element 21-1 is separated from the drive circuit 25 by cutting the wiring of the part a. Then, since the current value flowing through the remaining organic EL elements 21-2 and 21-3 becomes I / 2, the light emission luminance corresponding to the current value I can be ensured. However, since the current density of the remaining organic EL elements 21-2 and 21-3 is increased, the deterioration of the organic EL elements 21-2 and 21-3 is accelerated, so that the luminance half-life is shortened. . Here, the luminance half-life refers to a lifetime in which the luminance of the organic EL element is reduced to about half of the initial luminance.

（参考例２）
図１５は、参考例２に係るリペア技術を用いた画素回路を示す回路図である。参考例２に係るリペア技術では、電気光学素子として例えば３個の有機ＥＬ素子２１−１，２１−２，２１−３を用いるとともに、これら有機ＥＬ素子２１−１，２１−２，２１−３を３つの駆動回路２５−１，２５−２，２５−３で独立に駆動する構成を採っている。 (Reference Example 2)
FIG. 15 is a circuit diagram illustrating a pixel circuit using the repair technique according to Reference Example 2. In the repair technique according to Reference Example 2, for example, three organic EL elements 21-1, 21-2, and 21-3 are used as electro-optical elements, and these organic EL elements 21-1, 21-2, and 21-3 are used. Is driven independently by three drive circuits 25-1, 25-2 and 25-3.

この参考例２に係るリペア技術では、書込みトランジスタ２３−１，２３−２，２３−２によって映像信号の信号電圧Ｖｓｉｇが蓄積容量２４−１，２４−２，２４−３に１／３ずつ蓄積される。そして、信号電圧Ｖｓｉｇに応じて機ＥＬ素子２１−１，２１−２，２１−３の全体に流れる電流値をＩとすると、有機ＥＬ素子２１−１，２１−２，２１−３個々にはＩ／３の電流値が流れる。その結果、有機ＥＬ素子２１−１，２１−２，２１−３トータルで電流値Ｉに応じた発光輝度が得られる。 In the repair technique according to the second reference example, the signal voltage Vsig of the video signal is stored in the storage capacitors 24-1, 24-2, 24-3 by 1/3 by the write transistors 23-1, 23-2, 23-2. Is done. Then, assuming that the current value flowing through the entire EL elements 21-1, 21-2, 21-3 according to the signal voltage Vsig is I, each of the organic EL elements 21-1, 21-2, 21-3 is individually A current value of I / 3 flows. As a result, the light emission luminance corresponding to the current value I is obtained in total for the organic EL elements 21-1, 21-2 and 21-3.

ここで、３個の有機ＥＬ素子２１−１，２１−２，２１−３のうち、例えば有機ＥＬ素子２１−３が異物による電極間ショート等で欠陥化した場合には、部位ｂの配線の切断によって駆動回路２５−３から切り離されることで、滅点に対するリペアが行われる。駆動トランジスタ２２−３が異物による電極間ショート等で欠陥化した場合には、部位ｃの配線が切断されることで輝点に対するリペアが行われる。書き込みトランジスタ２３−３が異物による電極間ショート等で欠陥化した場合には、部位ｄの配線が切断されることで半滅点に対するリペアが行われる。蓄積容量２４−３が異物による電極間ショート等で欠陥化した場合には、部位ｅの配線が切断されることで滅点に対するリペアが行われる。 Here, of the three organic EL elements 21-1, 21-2, and 21-3, for example, when the organic EL element 21-3 is defective due to a short circuit between electrodes due to foreign matter, the wiring of the part b By being disconnected from the drive circuit 25-3 by the cutting, the repair for the dark spot is performed. When the driving transistor 22-3 becomes defective due to a short circuit between electrodes due to foreign matter, the bright line is repaired by cutting the wiring of the part c. When the writing transistor 23-3 is defective due to a short circuit between electrodes due to a foreign substance or the like, the wiring of the part d is cut to repair the half-dead point. When the storage capacitor 24-3 becomes defective due to a short-circuit between electrodes due to a foreign substance or the like, the wiring at the site e is cut to repair the dark spot.

この参考例２に係るリペア技術によれば、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、画素２０が完全に輝度欠陥になることを防ぐことができる。また、駆動トランジスタ２２および書込みトランジスタ２３のいずれの素子が欠陥化して分離されても、蓄積容量２４−１，２４−２，２４−３にはそれぞれ信号電圧Ｖｓｉｇ／３ずつ蓄積されている。このことから、有機ＥＬ素子２１−１，２１−２，２１−３に流れる電流値はＩ／３であるため、電流値Ｉに応じた発光輝度を確保することができ、またリペア前後の輝度半減寿命は変わらない。 According to the repair technique according to the reference example 2, even when a defect due to a foreign substance occurs in any pixel constituent element, the defective element can be separated, so that the pixel 20 is prevented from becoming a complete luminance defect. be able to. Even if any element of the drive transistor 22 and the write transistor 23 is defective and separated, the signal voltage Vsig / 3 is stored in the storage capacitors 24-1, 24-2, 24-3, respectively. Therefore, since the current value flowing through the organic EL elements 21-1, 21-2, and 21-3 is I / 3, the light emission luminance according to the current value I can be secured, and the luminance before and after the repair. Half-life does not change.

しかしながら、参考例２に係るリペア技術の場合は、限られた画素面積内に画素構成素子、即ち有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３および蓄積容量２４をそれぞれ複数組設けているため、画素構成素子のレイアウト密度が高い。そして、特に画素２０の微細化が進むにつれて画素構成素子のレイアウト密度が益々高くなる傾向にあるため、画素構成素子個々における異物によるショート等の発生頻度がより高くなる。 However, in the case of the repair technique according to Reference Example 2, a plurality of sets of pixel constituent elements, that is, the organic EL element 21, the drive transistor 22, the write transistor 23, and the storage capacitor 24 are provided within a limited pixel area. The layout density of the pixel constituent elements is high. In particular, since the layout density of the pixel constituent elements tends to increase more and more as the pixels 20 are miniaturized, the frequency of occurrence of short-circuits or the like due to foreign matters in the pixel constituent elements becomes higher.

また、限られた画素面積内に例えば３つの駆動回路２５−１，２５−２，２５−３が配置されることになるため、駆動回路２５−１，２５−２，２５−３相互間の配置スペースも狭くならざるを得ない。すると、画素構成素子個々でのショートの発生に限らず、駆動回路２５−１，２５−２，２５−３相互間での異物によるショートも発生し、当該ショーとによって画素構成素子が欠陥化する場合もある。その結果、画素構成素子の欠陥化に対するリペア前の初期歩留まりが低下する。 Further, for example, three drive circuits 25-1, 25-2, and 25-3 are arranged within a limited pixel area, and therefore, between the drive circuits 25-1, 25-2, and 25-3. The placement space must be narrow. Then, not only the occurrence of a short circuit in each pixel component element but also a short circuit caused by foreign matter between the drive circuits 25-1, 25-2 and 25-3 occurs, and the pixel component element becomes defective due to the show. In some cases. As a result, the initial yield before repair with respect to the defective pixels is reduced.

［本実施形態の特徴部分］
有機ＥＬ素子２１とその駆動回路２５とを複数ずつ設けて画素（副画素）２０を構成する場合、複数の駆動回路の配列方向における各駆動回路のサイズを等しく設定するのが一般的である。ここで、一例として、図１６に示すように、１つの画素面積内に３つの有機ＥＬ素子２１−１，２１−２，２１−３と３つの駆動回路２５−１，２５−２，２５−３とを配置する場合を考える。図１６において、（Ａ）は駆動回路２５−１，２５−２，２５−３の配置関係を、（Ｂ）は有機ＥＬ素子２１−１，２１−２，２１−３の配置関係をそれぞれ示している。 [Characteristics of this embodiment]
When the pixel (sub-pixel) 20 is configured by providing a plurality of organic EL elements 21 and their drive circuits 25, the sizes of the drive circuits in the arrangement direction of the plurality of drive circuits are generally set equal. Here, as an example, as shown in FIG. 16, three organic EL elements 21-1, 21-2, 21-3 and three drive circuits 25-1, 25-2, 25- are included in one pixel area. Suppose that 3 is arranged. 16A shows the arrangement relationship between the drive circuits 25-1, 25-2, and 25-3, and FIG. 16B shows the arrangement relationship between the organic EL elements 21-1, 21-2, and 21-3. ing.

この場合、一般的に、駆動回路２５−１，２５−２，２５−３は、等しいピッチｐ０で配列され、その配列方向における駆動回路２５−１，２５−２，２５−３のサイズＬ０も等しくなるように設定される。ここで、駆動回路２５−１，２５−２，２５−３のサイズＬ０は、書込みトランジスタ２２および駆動トランジスタ２３のトランジスタサイズや蓄積容量２４の容量サイズ等によって決まる。 In this case, generally, the drive circuits 25-1, 25-2, and 25-3 are arranged at an equal pitch p0, and the size L0 of the drive circuits 25-1, 25-2, and 25-3 in the arrangement direction is also set. Set to be equal. Here, the size L0 of the drive circuits 25-1, 25-2, and 25-3 is determined by the transistor sizes of the write transistor 22 and the drive transistor 23, the capacitance size of the storage capacitor 24, and the like.

また、有機ＥＬ素子２１−１，２１−２，２１−３についても、駆動回路２５−１，２５−２，２５−３のピッチｐ０と等しいピッチｐ０で配置される。駆動回路２５−１，２５−２，２５−３のサイズＬ０のサイズが等しいときには、一般的に、有機ＥＬ素子２１−１，２１−２，２１−３のＥＬ開口部２１ａ−１，２１ａ−２，２１ａ−３の各面積Ｓ１，Ｓ２，Ｓ３も等しくなるように設定される。 The organic EL elements 21-1, 21-2, and 21-3 are also arranged at a pitch p0 that is equal to the pitch p0 of the drive circuits 25-1, 25-2, and 25-3. When the sizes L0 of the drive circuits 25-1, 25-2, 25-3 are equal, generally, the EL openings 21a-1, 21a- of the organic EL elements 21-1, 21-2, 21-3 are used. The areas S1, S2 and S3 of 2, 21a-3 are also set to be equal.

これに対して、本実施形態では、複数の駆動回路の配列方向における中央部の駆動回路のサイズと当該中央部の駆動回路の両側の駆動回路のサイズとを異ならせる構成を採る。一例として、有機ＥＬ素子２１とその駆動回路２５とを３つずつ設けて画素（副画素）２０を構成する場合は、真ん中の駆動回路２５−２のサイズと、両側の駆動回路２５−１，２５−３のサイズとを異ならせる。 On the other hand, in the present embodiment, a configuration is adopted in which the size of the central drive circuit in the arrangement direction of the plurality of drive circuits is different from the size of the drive circuits on both sides of the central drive circuit. As an example, when the pixel (sub-pixel) 20 is configured by providing three organic EL elements 21 and their drive circuits 25, the size of the middle drive circuit 25-2 and the drive circuits 25-1, Different from the size of 25-3.

具体的には、ある決められた画素面積において、３つの駆動回路２５−１，２５−２，２５−３の各サイズを等しく設定したときの当該サイズＬ０に対して、真ん中の駆動回路２５−２のサイズを小さく設定する。このとき、両側の駆動回路２５−１，２５−３のサイズについては、サイズＬ０もしくはそれよりも大きく設定する。または、両側の駆動回路２５−１，２５−３のサイズをサイズＬ０に対して小さく設定する。真ん中の駆動回路２５−２のサイズについては、サイズＬ０もしくはそれよりも大きく設定する。以下に、具体的な実施例について説明する。 Specifically, in the predetermined pixel area, the middle drive circuit 25- is compared with the size L0 when the sizes of the three drive circuits 25-1, 25-2, 25-3 are set equal. Set the size of 2 smaller. At this time, the sizes of the drive circuits 25-1 and 25-3 on both sides are set to the size L0 or larger. Alternatively, the size of the drive circuits 25-1 and 25-3 on both sides is set smaller than the size L0. The size of the middle driving circuit 25-2 is set to the size L0 or larger. Specific examples will be described below.

（実施例１）
図１７は、実施例１に係る画素構成を示す概略平面図であり、（Ａ）は駆動回路の配置関係を、（Ｂ）は有機ＥＬ素子の配置関係をそれぞれ示している。また、図１８は、実施例１に係る画素構成の概略平面図であり、図１７の基板上の駆動回路と有機ＥＬ素子とを重ね合わせたものである。ここでは、一例として、１つの画素面積内に３つの有機ＥＬ素子と３つの駆動回路とを配置する場合を例に挙げて説明するものとする。 Example 1
FIG. 17 is a schematic plan view illustrating the pixel configuration according to the first embodiment, where (A) shows the arrangement relationship of the drive circuits and (B) shows the arrangement relationship of the organic EL elements. FIG. 18 is a schematic plan view of the pixel configuration according to the first embodiment, in which the drive circuit on the substrate and the organic EL element in FIG. 17 are superimposed. Here, as an example, a case where three organic EL elements and three drive circuits are arranged in one pixel area will be described as an example.

図１７および図１８に示すように、１つの副画素の画素面積内に、３つの有機ＥＬ素子２１−１，２１−２，２１−３と３つの駆動回路２５−１，２５−２，２５−３とが配置されている。１つの副画素につき３つの有機ＥＬ素子２１−１，２１−２，２１−３が設けられているということは、副画素の発光領域が３つに分割（画素分割）されていることと等価である。一方、３つの有機ＥＬ素子２１−１，２１−２，２１−３を駆動する駆動回路２５として、同じ数の駆動回路２５−１，２５−２，２５−３が設けられている。 As shown in FIGS. 17 and 18, within the pixel area of one subpixel, three organic EL elements 21-1, 21-2, 21-3 and three drive circuits 25-1, 25-2, 25 are provided. -3. The fact that three organic EL elements 21-1, 21-2 and 21-3 are provided for one subpixel is equivalent to the light emission region of the subpixel being divided into three (pixel division). It is. On the other hand, the same number of drive circuits 25-1, 25-2, and 25-3 are provided as drive circuits 25 that drive the three organic EL elements 21-1, 21-2, and 21-3.

特に図１７（Ａ）において、ガラス基板７１（図６参照）上には、駆動回路２５−１，２５−２，２５−３を構成する駆動トランジスタ２２、書込みトランジスタ２３および蓄積容量２４などの回路素子を形成するための最下部の第１配線層７５が設けられている。この第１配線層７５は、信号線３３の一部、駆動トランジスタ２２および書込みトランジスタ２３のゲート電極、蓄積容量２４の一方の電極などを形成する。 In particular, in FIG. 17A, on the glass substrate 71 (see FIG. 6), circuits such as the drive transistor 22, the write transistor 23, and the storage capacitor 24 that constitute the drive circuits 25-1, 25-2, and 25-3. A lowermost first wiring layer 75 for forming an element is provided. The first wiring layer 75 forms part of the signal line 33, the gate electrodes of the drive transistor 22 and the write transistor 23, one electrode of the storage capacitor 24, and the like.

第１配線層７５の上には、層間絶縁膜（図６の層間絶縁膜７６）を介して第２配線層８１が設けられている。この第２配線層８１は、駆動トランジスタ２２および書込みトランジスタ２３のソース電極やドレイン電極と電気的に接続されるとともに、蓄積容量２４の他方の電極、走査線３１、電源供給線３２、信号線３３の一部を形成する。 A second wiring layer 81 is provided on the first wiring layer 75 via an interlayer insulating film (interlayer insulating film 76 in FIG. 6). The second wiring layer 81 is electrically connected to the source electrode and the drain electrode of the drive transistor 22 and the write transistor 23, and the other electrode of the storage capacitor 24, the scanning line 31, the power supply line 32, and the signal line 33. Form a part of

第１配線層７５と第２配線層８１とはコンタクト部９１，９２，９３にて電気的に接続される。また、蓄積容量２４の他方の電極を形成する第２配線層８１に対して、有機ＥＬ素子２１−１，２１−２，２１−３の下部電極（例えば、アノード電極）２１１−１，２１１−２，２１１−３がコンタクト部９４にて電気的に接続される。 The first wiring layer 75 and the second wiring layer 81 are electrically connected by contact portions 91, 92, 93. Further, with respect to the second wiring layer 81 forming the other electrode of the storage capacitor 24, lower electrodes (for example, anode electrodes) 211-1, 211- of the organic EL elements 21-1, 21-2, 21-3. 2, 211-3 are electrically connected by the contact portion 94.

ここで、３つの駆動回路２５−１，２５−２，２５−３のうち、両側の駆動回路２５−１，２５−３については、駆動回路２５の配列方向（図の上下方向）のサイズを例えばＬ０に設定する。このサイズＬ０は、先述したように、ある決められた画素面積において、３つの駆動回路２５−１，２５−２，２５−３の各サイズを等しく設定したときの当該サイズである（図１６参照）。また、駆動回路２５−１，２５−３の各サイズＬ０は、書込みトランジスタ２２および駆動トランジスタ２３のトランジスタサイズや蓄積容量２４の容量サイズ等によって決まる。 Here, among the three drive circuits 25-1, 25-2, and 25-3, the drive circuits 25-1 and 25-3 on both sides have a size in the arrangement direction (vertical direction in the drawing) of the drive circuits 25. For example, it is set to L0. As described above, the size L0 is the size when the sizes of the three drive circuits 25-1, 25-2, and 25-3 are set to be equal in a predetermined pixel area (see FIG. 16). ). The sizes L0 of the drive circuits 25-1 and 25-3 are determined by the transistor sizes of the write transistor 22 and the drive transistor 23, the capacitance size of the storage capacitor 24, and the like.

３つの駆動回路２５−１，２５−２，２５−３のうち、中央部（本例では、真ん中）の駆動回路２５−２については、サイズＬ０に対して当該サイズＬ０よりも小さいサイズＬ１（Ｌ０＞Ｌ１）に設定する。この駆動回路２５−２のサイズＬ１についても、書込みトランジスタ２２および駆動トランジスタ２３のトランジスタサイズや蓄積容量２４の容量サイズ等によって決まる。 Of the three drive circuits 25-1, 25-2, 25-3, the drive circuit 25-2 at the center (in this example, the middle) has a size L1 that is smaller than the size L0 with respect to the size L0. L0> L1). The size L1 of the drive circuit 25-2 is also determined by the transistor sizes of the write transistor 22 and the drive transistor 23, the capacity size of the storage capacitor 24, and the like.

一方、有機ＥＬ素子側については、両側の有機ＥＬ素子２１−１，２１−３のＥＬ開口部２１ａ−１，２１ａ−３の各面積Ｓ１，Ｓ３（Ｓ１＝Ｓ３）に対して、真ん中の有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２の面積Ｓ２´を小さく設定する。ここでは、ＥＬ開口部２１ａ−１，２１ａ−３の各面積Ｓ１，Ｓ３については、ＥＬ開口部２１ａ−１，２１ａ−２，２１ａ−３の各面積Ｓ１，Ｓ２，Ｓ３を等しく設定したときの当該面積に設定している（図１６参照）。 On the other hand, with respect to the organic EL element side, the organic center in the middle of the respective areas S1, S3 (S1 = S3) of the EL openings 21a-1, 21a-3 of the organic EL elements 21-1, 21-3 on both sides. The area S2 ′ of the EL opening 21a-2 of the EL element 21-2 is set small. Here, for the areas S1, S3 of the EL openings 21a-1, 21a-3, the areas S1, S2, S3 of the EL openings 21a-1, 21a-2, 21a-3 are set equal. This area is set (see FIG. 16).

真ん中の駆動回路２５−２のサイズＬ１が、両側の駆動回路２５−１，２５−３のサイズＬ０よりも小さいということは、駆動回路２５−２のトランジスタサイズが駆動回路２５−１，２５−３のトランジスタサイズよりも小さいことを意味する。ということは、一定の信号電圧に対して、駆動回路２５−２の方が、駆動回路２５−１，２５−３よりも有機ＥＬ素子２１に流す電流密度が小さいということである。このとき、有機ＥＬ素子２１−１，２１−２，２１−３の各ＥＬ開口部２１ａ−１，２１ａ−２，２１ａ−３が同じ大きさだと、有機ＥＬ素子２１−２の輝度が有機ＥＬ素子２１−１，２１−３の輝度よりも低くなってしまう。 That the size L1 of the middle driving circuit 25-2 is smaller than the size L0 of the driving circuits 25-1 and 25-3 on both sides means that the transistor size of the driving circuit 25-2 is the driving circuits 25-1 and 25-25. This means that the transistor size is smaller than 3. That is, the drive circuit 25-2 has a smaller current density flowing through the organic EL element 21 than the drive circuits 25-1 and 25-3 with respect to a constant signal voltage. At this time, if the EL openings 21a-1, 21a-2, and 21a-3 of the organic EL elements 21-1, 21-2, and 21-3 have the same size, the luminance of the organic EL element 21-2 becomes the organic EL. It becomes lower than the luminance of the elements 21-1, 21-3.

これに対して、真ん中の有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２を両側の有機ＥＬ素子２１−１，２１−３の開口部２１ａ−１，２１ａ−３よりも小さく設定する（Ｓ１＝Ｓ３＞Ｓ２´）。すると、真ん中の駆動回路２５−２のサイズＬ１が両側の駆動回路２５−１，２５−３のサイズＬ０よりも小さくても、有機ＥＬ素子２１−１，２１−２，２１−３を同じ輝度で発光させることができる。 In contrast, the EL opening 21a-2 of the middle organic EL element 21-2 is set smaller than the openings 21a-1 and 21a-3 of the organic EL elements 21-1 and 21-3 on both sides (S1). = S3> S2 '). Then, even if the size L1 of the middle drive circuit 25-2 is smaller than the size L0 of the drive circuits 25-1 and 25-3 on both sides, the organic EL elements 21-1, 21-2 and 21-3 have the same luminance. Can emit light.

上述したように、実施例１に係る画素構成では、真ん中の駆動回路２５−２のサイズＬ１を、３つの駆動回路２５−１，２５−２，２５−３の各サイズを等しく設定したときの当該サイズＬ０よりも小さく設定している。また、この駆動回路２５のサイズの大小関係に対応して、真ん中の有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２を両側の有機ＥＬ素子２１−１，２１−３の開口部２１ａ−１，２１ａ−３よりも小さく設定している。 As described above, in the pixel configuration according to the first embodiment, the size L1 of the middle driving circuit 25-2 is set when the sizes of the three driving circuits 25-1, 25-2, and 25-3 are set equal. It is set smaller than the size L0. Further, in correspondence with the size relationship of the drive circuit 25, the EL opening 21a-2 of the middle organic EL element 21-2 is replaced with the openings 21a-1 of the organic EL elements 21-1 and 21-3 on both sides. , 21a-3.

かかる構成を採ることにより、図１６（Ａ）と図１７（Ａ）との対比から明らかなように、真ん中の駆動回路２５−２のサイズＬ１がサイズＬ０よりも小さい分だけ、真ん中の駆動回路２５−２と両側の駆動回路２５−１，２５−３との間の配置スペースに余裕ができる。これにより、製造工程の異物の発生に対して、真ん中の駆動回路２５−２と両側の駆動回路２５−１，２５−３との間における製造工程での異物によるショートの発生頻度を低減できる。その結果、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることができる。 By adopting such a configuration, as is apparent from the comparison between FIG. 16A and FIG. 17A, the middle drive circuit 25-2 is smaller than the size L0 by the size L1 of the middle drive circuit 25-2. There is a margin in the arrangement space between 25-2 and the drive circuits 25-1 and 25-3 on both sides. Thereby, the occurrence frequency of the short circuit due to the foreign substance in the manufacturing process between the middle driving circuit 25-2 and the driving circuits 25-1 and 25-3 on both sides can be reduced with respect to the generation of the foreign substance in the manufacturing process. As a result, it is possible to suppress a decrease in the initial yield before repairing while taking measures against a luminance defect caused by contamination of foreign matter.

また、図１９に示すように、製造工程での異物によるショートに起因して、真ん中の発光部Ｂが滅点化したとしても、両側の発光部Ａ，Ｃが滅点Ｂを補うため、１つの副画素が全体的に発光しているように見える。すなわち、両側の発光部Ａ，Ｃの発光領域（発光面積）が真ん中よりも大きいことで、リペア後であっても１つの副画素が全体的に発光しているように見えるため、表示画面全体に対する視認性を向上できる。 Further, as shown in FIG. 19, even if the light emitting part B in the middle is darkened due to a short circuit caused by a foreign substance in the manufacturing process, the light emitting parts A and C on both sides compensate for the dark spot B. It seems that two sub-pixels emit light as a whole. That is, since the light emitting regions (light emitting areas) of the light emitting portions A and C on both sides are larger than the middle, one subpixel appears to emit light as a whole even after repair, and thus the entire display screen The visibility with respect to can be improved.

＜実施例１の変形例＞
実施例１では、両側の駆動回路２５−１，２５−３のサイズをＬ０に設定し、真ん中の駆動回路２５−２のサイズＬ１をサイズＬ０よりも小さく設定するとした。これに対し、本変形例では、図２０に示すように、真ん中の駆動回路２５−２のサイズＬ１をサイズＬ０よりも小さく設定し、両側の駆動回路２５−１，２５−３のサイズＬ２をサイズＬ０よりも大きく設定する。 <Modification of Example 1>
In the first embodiment, the size of the drive circuits 25-1 and 25-3 on both sides is set to L0, and the size L1 of the middle drive circuit 25-2 is set to be smaller than the size L0. On the other hand, in this modification, as shown in FIG. 20, the size L1 of the middle drive circuit 25-2 is set smaller than the size L0, and the size L2 of the drive circuits 25-1 and 25-3 on both sides is set. Set larger than size L0.

すなわち、駆動回路２５−２のサイズＬ１がサイズＬ０よりも小さいことで、真ん中の駆動回路２５−２と両側の駆動回路２５−１，２５−３との間に確保できる配置スペースの余裕分を、両側の駆動回路２５−１，２５−３の回路素子のレイアウトに振り分ける。これにより、両側の駆動回路２５−１，２５−３の回路素子のレイアウト密度を低くできるため、製造工程で発生する異物によるショートの発生頻度を低減できる。その結果、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることができる。 That is, since the size L1 of the drive circuit 25-2 is smaller than the size L0, there is a margin of the arrangement space that can be secured between the middle drive circuit 25-2 and the drive circuits 25-1 and 25-3 on both sides. The layout is divided into the circuit element layouts of the drive circuits 25-1 and 25-3 on both sides. Thereby, since the layout density of the circuit elements of the drive circuits 25-1 and 25-3 on both sides can be lowered, the frequency of occurrence of a short circuit due to foreign matters generated in the manufacturing process can be reduced. As a result, it is possible to suppress a decrease in the initial yield before repairing while taking measures against a luminance defect caused by contamination of foreign matter.

（実施例２）
図２１は、実施例２に係る画素構成を示す概略平面図であり、（Ａ）は駆動回路の配置関係を、（Ｂ）は有機ＥＬ素子の配置関係をそれぞれ示している。また、図２２は、実施例１に係る画素構成の概略平面図であり、図２１の基板上の駆動回路と有機ＥＬ素子とを重ね合わせたものである。 (Example 2)
21A and 21B are schematic plan views illustrating the pixel configuration according to the second embodiment. FIG. 21A illustrates a layout relationship of drive circuits, and FIG. 21B illustrates a layout relationship of organic EL elements. FIG. 22 is a schematic plan view of the pixel configuration according to Example 1, in which the drive circuit on the substrate of FIG. 21 and the organic EL element are overlaid.

図２１および図２２において、図１７および図１８と同等部分には同一符号を付して示している。また、本実施例２においても、実施例１の場合と同様に、一例として、１つの画素面積内に３つの有機ＥＬ素子と３つの駆動回路とを配置する場合を例に挙げて説明するものとする。 21 and 22, the same parts as those in FIGS. 17 and 18 are denoted by the same reference numerals. In the second embodiment, as in the case of the first embodiment, as an example, a case where three organic EL elements and three drive circuits are arranged in one pixel area will be described as an example. And

本実施例２では、３つの駆動回路２５−１，２５−２，２５−３のうち、真ん中の駆動回路２５−２については、駆動回路２５の配列方向（図の上下方向）のサイズを例えばＬ０に設定する。このサイズＬ０は、先述したように、ある決められた画素面積において、３つの駆動回路２５−１，２５−２，２５−３の各サイズを等しく設定したときの当該サイズである（図１６参照）。また、駆動回路２５−２のサイズＬ０は、書込みトランジスタ２２および駆動トランジスタ２３のトランジスタサイズや蓄積容量２４の容量サイズ等によって決まる。 In the second embodiment, among the three drive circuits 25-1, 25-2, and 25-3, for the middle drive circuit 25-2, the size of the drive circuit 25 in the arrangement direction (vertical direction in the figure) is, for example, Set to L0. As described above, the size L0 is the size when the sizes of the three drive circuits 25-1, 25-2, and 25-3 are set to be equal in a predetermined pixel area (see FIG. 16). ). The size L0 of the drive circuit 25-2 is determined by the transistor sizes of the write transistor 22 and the drive transistor 23, the capacity size of the storage capacitor 24, and the like.

３つの駆動回路２５−１，２５−２，２５−３のうち、両側の駆動回路２５−１，２５−３については、サイズＬ０に対して当該サイズＬ０よりも小さいサイズＬ１（Ｌ０＞Ｌ１）に設定する。この駆動回路２５−１，２５−３の各サイズＬ１についても、書込みトランジスタ２２および駆動トランジスタ２３のトランジスタサイズや蓄積容量２４の容量サイズ等によって決まる。 Of the three drive circuits 25-1, 25-2, and 25-3, the drive circuits 25-1 and 25-3 on both sides have a size L1 that is smaller than the size L0 with respect to the size L0 (L0> L1). Set to. The sizes L1 of the drive circuits 25-1 and 25-3 are also determined by the transistor sizes of the write transistor 22 and the drive transistor 23, the capacity size of the storage capacitor 24, and the like.

一方、有機ＥＬ素子側については、真ん中の有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２の面積Ｓ２に対して、両側の有機ＥＬ素子２１−１，２１−３のＥＬ開口部２１ａ−１，２１ａ−３の各面積Ｓ１´，Ｓ３´（Ｓ１´＝Ｓ３´）を小さく設定する。ここでは、真ん中のＥＬ開口部２１ａ−２の面積Ｓ２については、ＥＬ開口部２１ａ−１，２１ａ−２，２１ａ−３の各面積Ｓ１，Ｓ２，Ｓ３を等しく設定したときの当該面積に設定している（図１６参照）。 On the other hand, for the organic EL element side, the EL openings 21a-1 of the organic EL elements 21-1 and 21-3 on both sides with respect to the area S2 of the EL opening 21a-2 of the middle organic EL element 21-2. , 21a-3, the areas S1 ′ and S3 ′ (S1 ′ = S3 ′) are set small. Here, the area S2 of the middle EL opening 21a-2 is set to the area when the areas S1, S2, S3 of the EL openings 21a-1, 21a-2, 21a-3 are set equal. (See FIG. 16).

両側の駆動回路２５−１，２５−３のサイズＬ１が、真ん中の駆動回路２５−２のサイズＬ０よりも小さいということは、駆動回路５−１，２５−３のトランジスタサイズが駆動回路２５−２のトランジスタサイズよりも小さいことを意味する。ということは、一定の信号電圧に対して、駆動回路２５−１，２５−３の方が、駆動回路２５−２よりも有機ＥＬ素子２１に流す電流密度が小さいということである。このとき、有機ＥＬ素子２１−１，２１−２，２１−３の各ＥＬ開口部２１ａ−１，２１ａ−２，２１ａ−３が同じ大きさだと、有機ＥＬ素子２１−１，２１−３の輝度が有機ＥＬ素子２１−２の輝度よりも低くなってしまう。 The size L1 of the driving circuits 25-1 and 25-3 on both sides is smaller than the size L0 of the middle driving circuit 25-2. This means that the transistor sizes of the driving circuits 5-1 and 25-3 are the driving circuit 25-. It means that it is smaller than the transistor size of 2. This means that the drive circuits 25-1 and 25-3 have a smaller current density flowing through the organic EL element 21 than the drive circuit 25-2 with respect to a constant signal voltage. At this time, if the EL openings 21a-1, 21a-2, 21a-3 of the organic EL elements 21-1, 21-2, 21-3 have the same size, the organic EL elements 21-1, 21-3 The luminance is lower than the luminance of the organic EL element 21-2.

これに対して、両側の有機ＥＬ素子２１−１，２１−３の開口部２１ａ−１，２１ａ−３を真ん中の有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２よりも小さく設定する（Ｓ２＞Ｓ１´＝Ｓ３´）。すると、両側の駆動回路２５−１，２５−３のサイズＬ１が真ん中の駆動回路２５−２のサイズＬ０よりも小さくても、有機ＥＬ素子２１−１，２１−２，２１−３を同じ輝度で発光させることができる。 In contrast, the openings 21a-1 and 21a-3 of the organic EL elements 21-1 and 21-3 on both sides are set to be smaller than the EL opening 21a-2 of the middle organic EL element 21-2 (S2). > S1 ′ = S3 ′). Then, even if the size L1 of the drive circuits 25-1 and 25-3 on both sides is smaller than the size L0 of the middle drive circuit 25-2, the organic EL elements 21-1, 21-2 and 21-3 have the same luminance. Can emit light.

上述したように、実施例２に係る画素構成では、両側の駆動回路２５−１，２５−３のサイズＬ１を、３つの駆動回路２５−１，２５−２，２５−３の各サイズを等しく設定したときの当該サイズＬ０よりも小さく設定している。また、この駆動回路２５のサイズの大小関係に対応して、両側の有機ＥＬ素子２１−１，２１−３の開口部２１ａ−１，２１ａ−３を真ん中の有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２よりも小さく設定している。 As described above, in the pixel configuration according to the second embodiment, the size L1 of the drive circuits 25-1 and 25-3 on both sides is equal to the size of the three drive circuits 25-1, 25-2, and 25-3. It is set smaller than the size L0 when set. Corresponding to the size relationship of the drive circuit 25, the openings 21a-1 and 21a-3 of the organic EL elements 21-1 and 21-3 on both sides are connected to the EL openings of the organic EL element 21-2 in the middle. It is set smaller than the part 21a-2.

かかる構成を採ることにより、図１６（Ａ）と図２１（Ａ）との対比から明らかなように、両側の駆動回路２５−１，２５−３のサイズＬ１がサイズＬ０よりも小さい分だけ、真ん中の駆動回路２５−２と両側の駆動回路２５−１，２５−３との間の配置スペースに余裕ができる。これにより、製造工程の異物の発生に対して、真ん中の駆動回路２５−２と両側の駆動回路２５−１，２５−３との間における製造工程での異物によるショートの発生頻度を低減できる。 By adopting such a configuration, as apparent from the comparison between FIG. 16A and FIG. 21A, the size L1 of the drive circuits 25-1 and 25-3 on both sides is smaller than the size L0. A sufficient space can be provided between the middle drive circuit 25-2 and the drive circuits 25-1 and 25-3 on both sides. Thereby, the occurrence frequency of the short circuit due to the foreign substance in the manufacturing process between the middle driving circuit 25-2 and the driving circuits 25-1 and 25-3 on both sides can be reduced with respect to the generation of the foreign substance in the manufacturing process.

また、特に図２１（Ａ）から明らかなように、１つの副画素の上下両側、即ち両側の駆動回路２５−１，２５−３の外側には、画素の発光制御を行なうための制御線、例えば走査線３１や電源供給線３２が画素行ごとに配線されている。したがって、両側の駆動回路２５−１，２５−３のサイズＬ１がサイズＬ０よりも小さい分だけ、両側の駆動回路２５−１，２５−３と走査線３１や電源供給線３２との間の配置スペースに余裕ができる。これにより、製造工程の異物の発生に対して、両側の駆動回路２５−１，２５−３と走査線３１や電源供給線３２との間における製造工程での異物によるショートの発生頻度を低減できる。 Further, as is apparent from FIG. 21A in particular, control lines for controlling the light emission of the pixels are provided on the upper and lower sides of one subpixel, that is, outside the drive circuits 25-1 and 25-3 on both sides. For example, scanning lines 31 and power supply lines 32 are wired for each pixel row. Therefore, the arrangement between the drive circuits 25-1 and 25-3 on both sides and the scanning lines 31 and the power supply lines 32 is equivalent to the size L1 of the drive circuits 25-1 and 25-3 on both sides being smaller than the size L0. Space can be afforded. Thereby, the occurrence frequency of the short circuit due to the foreign matter in the manufacturing process between the drive circuits 25-1 and 25-3 on both sides and the scanning line 31 and the power supply line 32 can be reduced with respect to the generation of the foreign matter in the manufacturing process. .

以上により、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることができる。 As described above, it is possible to suppress a decrease in the initial yield before repairing while taking measures against a luminance defect caused by contamination with foreign matter.

＜実施例２の変形例＞
実施例２では、真ん中の駆動回路２５−２のサイズをＬ０に設定し、両側の駆動回路２５−１，２５−３のサイズＬ１をサイズＬ０よりも小さく設定するとした。これに対し、本変形例では、図２３に示すように、両側の駆動回路２５−１，２５−３のサイズＬ１をサイズＬ０よりも小さく設定し、真ん中の駆動回路２５−２のサイズＬ２をサイズＬ０よりも大きく設定する。 <Modification of Example 2>
In the second embodiment, the size of the middle drive circuit 25-2 is set to L0, and the size L1 of the drive circuits 25-1 and 25-3 on both sides is set to be smaller than the size L0. On the other hand, in the present modification, as shown in FIG. 23, the size L1 of the drive circuits 25-1 and 25-3 on both sides is set smaller than the size L0, and the size L2 of the middle drive circuit 25-2 is set. Set larger than size L0.

すなわち、駆動回路２５−１，２５−３のサイズＬ１がサイズＬ０よりも小さいことによって駆動回路２５−２と駆動回路２５−１，２５−３との間に確保できる配置スペースの余裕分を、真ん中の駆動回路２５−２の回路素子のレイアウトに振り分ける。これにより、真ん中の駆動回路２５−２の回路素子のレイアウト密度を低くできるため、製造工程で発生する異物によるショートの発生頻度を低減できる。 That is, a margin of an arrangement space that can be secured between the drive circuit 25-2 and the drive circuits 25-1 and 25-3 when the size L1 of the drive circuits 25-1 and 25-3 is smaller than the size L0, The layout is divided into the circuit element layout of the middle drive circuit 25-2. As a result, the layout density of the circuit elements of the middle drive circuit 25-2 can be reduced, so that the frequency of occurrence of shorts due to foreign matters generated in the manufacturing process can be reduced.

また、真ん中の駆動回路２５−２に関して、配置スペースを大きく確保できることで、駆動トランジスタ２２のトランジスタサイズの大型化によって駆動回路２５−２の駆動能力を、サイズＬ０の場合よりも上げることができる。これは、真ん中に有機ＥＬ素子２１−２のＥＬ開口部２１ａ−２の大きさ（面積Ｓ２）を、サイズＬ０の場合よりも拡大できることを意味する。 Further, since a large arrangement space can be secured for the middle driving circuit 25-2, the driving capability of the driving circuit 25-2 can be increased more than the size L0 by increasing the transistor size of the driving transistor 22. This means that the size (area S2) of the EL opening 21a-2 of the organic EL element 21-2 can be expanded in the middle as compared with the case of the size L0.

これにより、図２４に示すように、製造工程での異物によるショートに起因して、両側の発光部Ａ，Ｃの一方または両方が滅点化したとしても、発光領域が大きい真ん中の発光部Ｂが滅点Ａ，Ｃを補うため、１つの副画素が全体的に発光しているように見える。すなわち、真ん中の発光部Ｂの発光領域（発光面積）が両側よりも大きいことで、リペア後であっても１つの副画素が全体的に発光しているように見えるため、表示画面全体に対する視認性を向上できる。 As a result, as shown in FIG. 24, even if one or both of the light emitting portions A and C on both sides are darkened due to a short circuit due to a foreign substance in the manufacturing process, the middle light emitting portion B having a large light emitting region. Supplements the dark spots A and C, it seems that one subpixel emits light as a whole. That is, since the light emitting region (light emitting area) of the middle light emitting portion B is larger than both sides, one subpixel appears to emit light as a whole even after repair. Can be improved.

なお、上記実施例１，２では、１つの画素面積内に３つの有機ＥＬ素子と３つの駆動回路とを配置する場合を例に挙げて説明したが、その数は３つに限られるものではない。そして、例えば、１つの画素面積内に７つの有機ＥＬ素子と７つの駆動回路とを配置する場合には、中央部の駆動回路と両側の駆動回路との振り分けは任意に設定することが可能である。 In the first and second embodiments, the case where three organic EL elements and three drive circuits are arranged in one pixel area has been described as an example. However, the number is not limited to three. Absent. For example, when seven organic EL elements and seven drive circuits are arranged in one pixel area, the distribution between the drive circuit in the center and the drive circuits on both sides can be arbitrarily set. is there.

例えば、７つの駆動回路のうちの中央部分の３つの駆動回路を中央部の駆動回路とし、当該３つの駆動回路の両側の４つの駆動回路を両側の駆動回路として振り分けることができる。また、真ん中の１つの駆動回路を中央部の駆動回路とし、その両側の６つの駆動回路を両側の駆動回路として振り分けることもできる。さらには、中央部分の５つの駆動回路を中央部の駆動回路とし、その両側の２つの駆動回路を両側の駆動回路として振り分けることもできる。 For example, three drive circuits in the central portion of the seven drive circuits can be assigned as the central drive circuit, and the four drive circuits on both sides of the three drive circuits can be assigned as the drive circuits on both sides. It is also possible to distribute the middle one drive circuit as the central drive circuit and the six drive circuits on both sides as the drive circuits on both sides. Furthermore, the five drive circuits in the central portion can be used as the drive circuit in the central portion, and the two drive circuits on both sides thereof can be distributed as the drive circuits on both sides.

［実施形態の変形例］
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。例えば、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に書き込むスイッチングトランジスタを有する画素構成など、種々の画素構成のものが考えられる。 [Modification of Embodiment]
In the above embodiment, the driving circuit of the organic EL element 21 is basically described as an example of the pixel configuration including the two transistors of the driving transistor 22 and the writing transistor 23. However, the present invention is not limited to this pixel configuration. The application is not limited to. For example, various pixel configurations such as a pixel configuration having a switching transistor for selectively writing the reference potential Vofs to the gate electrode of the drive transistor 22 are conceivable.

また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。 In the above embodiment, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel 20 has been described as an example. However, the present invention is not limited to this application example. . Specifically, the present invention relates to a display device using a current-driven electro-optical element (light emitting element) such as an inorganic EL element, an LED element, a semiconductor laser element or the like whose emission luminance changes according to a current value flowing through the device. Applicable to all.

［適用例］
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図２５〜図２９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。 [Application example]
The display device according to the present invention described above can be applied to display devices of electronic devices in various fields that display video signals input to electronic devices or video signals generated in electronic devices as images or videos. Is possible. As an example, the present invention can be applied to various electronic devices shown in FIGS. 25 to 29, for example, digital cameras, notebook personal computers, portable terminal devices such as mobile phones, and display devices such as video cameras.

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。 The display device according to the present invention includes a module-shaped one having a sealed configuration. For example, a display module formed by attaching a facing portion such as transparent glass to the pixel array portion 30 is applicable. The transparent facing portion may be provided with a color filter, a protective film, and the like, and further the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting a signal to the pixel array unit from the outside, an FPC (flexible printed circuit), and the like.

以下に、本発明が適用される電子機器の具体例について説明する。 Specific examples of electronic devices to which the present invention is applied will be described below.

図２５は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。 FIG. 25 is a perspective view showing an appearance of a television set to which the present invention is applied. The television set according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is created by using the display device according to the present invention as the video display screen unit 101.

図２６は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。 26A and 26B are perspective views showing the external appearance of a digital camera to which the present invention is applied. FIG. 26A is a perspective view seen from the front side, and FIG. 26B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図２７は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。 FIG. 27 is a perspective view showing the external appearance of a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like, and the display device according to the present invention is used as the display unit 123. It is produced by this.

図２８は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。 FIG. 28 is a perspective view showing the appearance of a video camera to which the present invention is applied. The video camera according to this application example includes a main body part 131, a lens 132 for photographing an object on the side facing forward, a start / stop switch 133 at the time of photographing, a display part 134, etc., and the display part 134 according to the present invention. It is manufactured by using a display device.

図２９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。 FIG. 29 is an external view showing a mobile terminal device to which the present invention is applied, for example, a mobile phone, in which (A) is a front view in an opened state, (B) is a side view thereof, and (C) is closed. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. A cellular phone according to this application example includes an upper casing 141, a lower casing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub-display 145, a picture light 146, a camera 147, and the like. Then, by using the display device according to the present invention as the display 144 or the sub display 145, the mobile phone according to this application example is manufactured.

本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram showing an outline of a configuration of an organic EL display device to which the present invention is applied. 本適用例に係る有機ＥＬ表示装置のレイアウトの一例を示す概略平面図である。It is a schematic plan view which shows an example of the layout of the organic electroluminescence display which concerns on this application example. 本適用例に係る有機ＥＬ表示装置の画素の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the pixel of the organic electroluminescence display which concerns on this application example. ＲＧＢの副画素についての全体のレイアウトを示す概略平面図である。It is a schematic plan view which shows the whole layout about a RGB subpixel. １つの副画素の具体的な構成例を示す図であり、（Ａ）は第１配線層および第２配線層に着目した概略平面図、（Ｂ）はアノード層に着目した概略平面図である。2A and 2B are diagrams illustrating a specific configuration example of one subpixel, in which FIG. 1A is a schematic plan view focusing on a first wiring layer and a second wiring layer, and FIG. 2B is a schematic plan view focusing on an anode layer. . １つの副画素について全体の層構造を示す断面図であり、図４のａ−ａ´線に沿った断面図である。FIG. 5 is a cross-sectional view showing the entire layer structure of one subpixel, and is a cross-sectional view taken along the line aa ′ in FIG. 4. 本適用例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for description of the circuit operation | movement of the organic electroluminescence display which concerns on this application example. 本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。It is explanatory drawing (the 1) of the circuit operation | movement of the organic electroluminescence display which concerns on this application example. 本適用例に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。It is explanatory drawing (the 2) of the circuit operation | movement of the organic electroluminescence display which concerns on this application example. 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the threshold voltage Vth of a drive transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。FIG. 10 is a characteristic diagram for explaining the relationship between the signal voltage Vsig of the video signal and the drain-source current Ids of the drive transistor depending on whether threshold correction and mobility correction are performed. 参考例１に係るリペア技術についての説明図（その１）である。It is explanatory drawing (the 1) about the repair technique which concerns on the reference example 1. FIG. 参考例１に係るリペア技術についての説明図（その２）である。It is explanatory drawing (the 2) about the repair technique which concerns on the reference example 1. FIG. 参考例２に係るリペア技術についての説明図である。It is explanatory drawing about the repair technique which concerns on the reference example 2. FIG. 一般的な画素構成を示す概略平面図である。It is a schematic plan view which shows a general pixel structure. 実施例１に係る画素構成を示す概略平面図である。3 is a schematic plan view showing a pixel configuration according to Example 1. FIG. 実施例１に係る画素構成の概略平面図である。3 is a schematic plan view of a pixel configuration according to Example 1. FIG. 実施例１に係る画素構成でのリペアについての説明図である。6 is an explanatory diagram for repair in the pixel configuration according to Embodiment 1. FIG. 実施例１の変形例に係る画素構成を示す概略平面図である。6 is a schematic plan view illustrating a pixel configuration according to a modification of Example 1. FIG. 実施例２に係る画素構成を示す概略平面図である。6 is a schematic plan view showing a pixel configuration according to Example 2. FIG. 実施例２に係る画素構成の概略平面図である。6 is a schematic plan view of a pixel configuration according to Example 2. FIG. 実施例２の変形例に係る画素構成を示す概略平面図である。10 is a schematic plan view illustrating a pixel configuration according to a modification of Example 2. FIG. 実施例２の変形例に係る画素構成でのリペアについての説明図である。FIG. 10 is an explanatory diagram regarding repair in a pixel configuration according to a modification of Example 2; 本発明が適用されるテレビジョンセットの外観を示す斜視図である。It is a perspective view which shows the external appearance of the television set to which this invention is applied. 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。It is a perspective view which shows the external appearance of the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。1 is a perspective view illustrating an appearance of a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラの外観を示す斜視図である。It is a perspective view which shows the external appearance of the video camera to which this invention is applied. 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is an external view which shows the mobile telephone to which this invention is applied, (A) is the front view in the open state, (B) is the side view, (C) is the front view in the closed state, (D) Is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. 輝度欠陥についての説明図である。It is explanatory drawing about a brightness | luminance defect.

符号の説明Explanation of symbols

１０…有機ＥＬ表示装置、２０…画素、２０Ｒ，２０Ｇ，２０Ｂ…副画素、２１，２１−１，２１−２，２１−３…有機ＥＬ素子、２２，２２−１，２２−２…駆動トランジスタ、２３，２３−１，２３−２…書込みトランジスタ、２４，２４−１，２４−２…蓄積容量、２５−１，２５−２，２５−３…駆動回路、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル DESCRIPTION OF SYMBOLS 10 ... Organic EL display device, 20 ... Pixel, 20R, 20G, 20B ... Sub-pixel, 21, 21-1, 21-22, 21-3 ... Organic EL element, 22, 22-1, 22-2 ... Drive transistor , 23, 23-1, 23-2 ... writing transistor, 24, 24-1, 24-2 ... storage capacitor, 25-1, 25-2, 25-3 ... drive circuit, 30 ... pixel array section, 31 ( 31-1 to 31-m) ... scanning line, 32 (32-1 to 32-m) ... power supply line, 33 (33-1 to 33-n) ... signal line, 34 ... common power supply line, 40 ... Write scanning circuit 50 ... Power supply scanning circuit 60 ... Signal output circuit 70 ... Display panel

Claims

複数の電気光学素子と、前記複数の電気光学素子をそれぞれ駆動する複数の駆動回路とを含む画素が行列状に配置され、
前記複数の駆動回路の配列方向における中央部の駆動回路のサイズと当該中央部の駆動回路の両側の駆動回路のサイズとが異なる
表示装置。 Pixels including a plurality of electro-optic elements and a plurality of drive circuits that respectively drive the plurality of electro-optic elements are arranged in a matrix,
A display device in which a size of a drive circuit in a central portion in the arrangement direction of the plurality of drive circuits is different from a size of drive circuits on both sides of the drive circuit in the central portion.

前記複数の駆動回路の各々は、映像信号を書き込む書込みトランジスタと、当該書込みトランジスタによって書き込まれた映像信号を蓄積する蓄積容量と、当該蓄積容量に蓄積された映像信号に応じて前記電気光学素子を駆動する駆動トランジスタとを少なくとも有する
請求項１記載の表示装置。 Each of the plurality of drive circuits includes a writing transistor for writing a video signal, a storage capacitor for storing the video signal written by the writing transistor, and the electro-optic element according to the video signal stored in the storage capacitor. The display device according to claim 1, comprising at least a driving transistor to be driven.

前記複数の駆動回路の各サイズを等しく設定したときの当該サイズに対して、前記中央部の駆動回路のサイズが小さい
請求項１または２記載の表示装置。 The display device according to claim 1, wherein the size of the driving circuit in the central portion is smaller than the size when the sizes of the plurality of driving circuits are set equal.

前記複数の駆動回路の各サイズを等しく設定したときの当該サイズに対して、前記両側の駆動回路のサイズが大きい
請求項３記載の表示装置。 The display device according to claim 3, wherein the size of the drive circuits on both sides is larger than the size when the sizes of the plurality of drive circuits are set equal.

前記複数の電気光学素子の各開口部面積を等しく設定したときの当該開口部面積に対して中央部の電気光学素子の開口部面積が小さい
請求項３記載の表示装置。 The display device according to claim 3, wherein the opening area of the central electro-optic element is smaller than the opening area when the opening areas of the plurality of electro-optic elements are set equal.

前記複数の駆動回路の各サイズを等しく設定したときの当該サイズに対して、前記両側の駆動回路のサイズが小さい
請求項１または２記載の表示装置。 The display device according to claim 1, wherein the size of the drive circuits on both sides is smaller than the size when the sizes of the plurality of drive circuits are set equal.

前記複数の駆動回路の各サイズを等しく設定したときの当該サイズに対して、前記中央部の駆動回路のサイズが大きい
請求項６記載の表示装置。 The display device according to claim 6, wherein the size of the drive circuit in the central portion is larger than the size when the sizes of the plurality of drive circuits are set to be equal.

前記複数の電気光学素子の各開口部面積を等しく設定したときの当該開口部面積に対して中央部の電気光学素子の両側の電気光学素子の開口部面積が小さい
請求項６記載の表示装置。 The display device according to claim 6, wherein the opening areas of the electro-optic elements on both sides of the central electro-optic element are smaller than the opening areas when the opening areas of the plurality of electro-optic elements are set equal.

前記両側の駆動回路の外側に、前記画素の発光制御を行なうための制御線が画素行ごとに配線されている
請求項６記載の表示装置。 The display device according to claim 6, wherein a control line for performing light emission control of the pixel is provided for each pixel row outside the drive circuits on both sides.

複数の電気光学素子と、前記複数の電気光学素子をそれぞれ駆動する複数の駆動回路とを含む画素が行列状に配置され、
前記複数の駆動回路の配列方向における中央部の駆動回路のサイズと当該中央部の駆動回路の両側の駆動回路のサイズとが異なる
表示装置を有する電子機器。 Pixels including a plurality of electro-optic elements and a plurality of drive circuits that respectively drive the plurality of electro-optic elements are arranged in a matrix,
An electronic apparatus having a display device, wherein a size of a driving circuit in a central portion in the arrangement direction of the plurality of driving circuits is different from a size of driving circuits on both sides of the driving circuit in the central portion.