JP2009534886A - 算術符号化方法及びデバイス - Google Patents

算術符号化方法及びデバイス Download PDF

Info

Publication number
JP2009534886A
JP2009534886A JP2009505840A JP2009505840A JP2009534886A JP 2009534886 A JP2009534886 A JP 2009534886A JP 2009505840 A JP2009505840 A JP 2009505840A JP 2009505840 A JP2009505840 A JP 2009505840A JP 2009534886 A JP2009534886 A JP 2009534886A
Authority
JP
Japan
Prior art keywords
value
bits
elements
suffix
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009505840A
Other languages
English (en)
Other versions
JP5264706B2 (ja
JP2009534886A5 (ja
Inventor
レ ラン ジャン−クリストフ
コッシュレル ジルダ
ジョリヴェ クリストフ
フォサール ミカエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37744535&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2009534886(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2009534886A publication Critical patent/JP2009534886A/ja
Publication of JP2009534886A5 publication Critical patent/JP2009534886A5/ja
Application granted granted Critical
Publication of JP5264706B2 publication Critical patent/JP5264706B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4006Conversion to or from arithmetic code
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本発明はCABACなどの算術符号化方法によって符号化された要素をデコードするための方法に関する。この方法は第1及び第2のデコーディングパラメータCodlOffset0及びCodlRangeに基づいて、バイナリストリームの少なくとも一部を要素のセットにデコードする。要素のセットは、n個の第1の要素からなるプレフィックス(P2)及びm個の第2の要素を備えるサフィックス(S2)を備え、プレフィックス(P2)及びサフィックス(S2)はピボット(P)と呼ばれる要素に分離される。この方法は、−nの値と、mの値とを並列計算することにより決定するステップと、−サフィックス(S2)を決定するステップとを備えたことを特徴とする。

Description

本発明は、文脈(contextual:コンテクスト)の算術符号化方法(arithmetic cording method)によって符号化(コード化)されたデコーディング要素のための方法及びデバイスに関し、符号化された要素はデータストリームの形式で生じる。
オーディオ又はビデオ型のデジタルデータは、様々な符号化方法によって符号化できる。算術符号化方法の分野は既知であり、後者は特に、整数でないビット数でデータアイテム(データ項目;data item)又は構文(syntax)要素(例えば動きベクトル)の符号化を可能にする。従って、1及び同じビットは、ハフマン符号化が可能とするものに対し、2つの異なる構文要素(syntax element)に関する情報を含むことができる。この場合にこのようなビットはフラクショナルビット(fractional bit)と呼ばれる。
MPEG−4 Part10又はMPEG−4 AVC という名前でも知られているH.264ビデオ符号化標準は、CABAC(“Context-based Adaptive Binary Arithmetic Cording”)という名前で知られている文脈の算術符号化方法であるエントロピー符号化方法を提案する。この符号化方法は、従来の符号化された値は現在の構文要素の符号化に影響を与える限りにおいて適応できる。エントロピーデコーディングのステップ及び続く処理(例えば逆量子化)の間の構文要素をデコードするための回数を改善するために、並びに従って必要なメモリーサイズを減らすために、文脈算術符号化方法の少なくとも一部を並列化することが望ましく、これはデコーディング方法の連続性のために比較的複雑である。
本発明は、従来技術の欠点の少なくとも1つを軽減することを目的とする。特に、本発明はCABACなどの算術符号化方法によって符号化された要素をデコードするための方法に関し、符号化された要素はバイナリストリームの形式で生じる。第1及び第2の既定のデコーディングパラメータに基づいてバイナリストリームの少なくとも一部を要素のセットにデコードする方法は、間隔の下限(CodlOffset0)及び大きさ(CodlRange)をそれぞれ定義し、要素のセットは既定の同一の値のn個の第1の要素からなるプレフィックス(P2)及びn個の第2の要素を備えるサフィックス(S2)を備え、既定の関数に基づいてmはnに依存し、プレフィックス(P2)及びサフィックス(S2)はピボット(P)と呼ばれる要素に分離される。この方法は、
−第1及び第2のデコーディングパラメータ、並びにk個の第1のビットと呼ばれ、kはプレフィックス(P2)から推測するためにn以上の既定の整数であるバイナリストリームのk個の連続ビットの値に基づくnの値と、mの値とを並列計算することにより決定するステップと、
−第1及び第2のデコーディングパラメータ並びにk個の第1のビットのn個の第1のビットに続くバイナリストリームのm個の連続ビットの値に基づくサフィックス(S2)を並列計算することにより決定するステップと
を備えたことを特徴とする方法である。
好ましくは、n個の第1の要素、ピボット(P)及びm個の第2の要素はビットである。
特有の実施形態に従って、
−val(n)はバイナリストリームのn個の第1のビットに対応する値であり、
−CodlOffsetは間隔の下限を定義する第1のパラメータの値であり、
−CodlRangeは間隔の大きさを定義する第2のパラメータの値であり、
CodlOffset+val(n)―(2−1)CodlRange<CodlRange
の関係を満たす最小の整数であるようにnの値は決定される。
さらに、値が(2CodlOffset+val(n))/CodlRangeの商と等しくなるように、サフィックス(S2)は決定される。
本発明は、CABACなどの算術符号化方法によって符号化された要素をデコードするデバイスに関し、符号化された要素は、バイナリストリームの形式で生じ、第1及び第2の既定のデコーディングパラメータに基づいてバイナリストリームの少なくとも一部を要素のセットにデコードするデバイスは、間隔の下限(CodlOffset0)及び大きさ(CodlRange)をそれぞれ定義し、要素のセットは既定の同一の値のn個の第1の要素からなるプレフィックス(P2)及びn個の第2の要素を備えるサフィックス(S2)を備え、既定の関数に基づいてmはnに依存し、プレフィックス(P2)及びサフィックス(S2)はピボット(P)と呼ばれる要素に分離され、このデバイスは、
−第1及び第2のデコーディングパラメータ、並びにk個の第1のビットと呼ばれ、kはプレフィックス(P2)から推測するためにn以上の既定の整数であるバイナリストリームのk個の連続ビットの値に基づくnの値と、mの値とを決定するために並列で操作する手段(20、200、201)と、
−第1及び第2のデコーディングパラメータ並びにk個の第1のビットのn個の第1のビットに続くバイナリストリームのm個の連続ビットの値に基づくサフィックス(S2)を決定するために並列で操作する手段(20、200、202、21)と
を備えることを特徴とするデバイス。
好ましくは、サフィックス(S2)を決定するための手段は、オン・シリコンの除算器を備える。
有利なことに、デコーディングデバイスは、プレフィックスP2、ピボットP、及びサフィックスS2を連結するための手段(22)をさらに備えることを特徴とする。
好ましくは、デコーディングデバイスは、m+n+1に等しいビットの整数の番号によりバイナリストリームをシフトするための手段(23)をさらに備えることを特徴とする。
本発明は、プログラムがコンピュータ上で実行されるとき、本発明に従って上記の方法のステップを実行するためのプログラムコード命令を備える。
本発明は添付の図面を参照して、実装の完全に限定的でない有利な例示的な実施形態及びモードによって、本発明がより良く理解され図示される。
CABAC文脈の算術符号化モードがアクティブ化されるとき、H.264標準によって画像のシーケンスのデコーディングのア。プリケーションのフレームワーク内で、本発明を説明する。画像のシーケンスの符号化の間、ある構文要素、例えば動きベクトルは、頻繁に現れる。従って、効果的な方法でそれらをデコードすることができることが重要である。この目的のために、本発明の目的は、CABACなどの文脈の算術符号化方法によって前に符号化されたデジタルデータをデコードするための方法を少なくとも部分的に並列化することである。
H.264標準によって、構文要素は算術符号化方法によって直接に符号化されない。特に、構文要素は、バイナリ化ステップと呼ばれる第1の符号化ステップの間、構文要素は「ビン(bins)」と呼ばれるビットからなる可変長コードを使用することにより符号化され、JVT - M050d4で参照されるISO/IEC MPEG及びITU -T VCEGの「Draft of version 4 of H.264/AVC (ITU-T Recommendation H.264 and ISO/IEC 14496-10 (MPEG-4 part 10) Advanced Video Coding)」という題名の文書において定義されているテーブル及び/又は方法を活用して最終的なデータストリームのビットと区別する。第2のステップの間、このように作成されたビンのセットは、文脈の算術符号化方法によって、符号化されたデータストリーム(「ビンストリーム(binstream)」)であるビンのセットにコード化される。その結果、従来のエントロピーデコーディング方法(例えばMPEG−2標準のフレームワーク内で使用されるデコーディング方法など)と対比して、H.264標準のフレームワーク内で使用されるデコーディング方法などのエントロピーデコーディング方法は、
−符号化されたデータストリームにおいて、ビンの一定数を読み出すステップと、
−文脈の算術デコーディングのステップの間、これらのビットに基づいて、連続的な方法で、(DCT係数またはベクトル構成要素などのように)構文要素を表す連続ビットまたはビンの第2のストリームを作成するステップと、
−前のステップの間、作成されたビンに基づいて構文要素を作成するステップと
を備える。
デコーディング方法の最後のステップは、非バイナリ化ステップと呼ばれる。所与の数のビットを、異なる数のビンに変換できる。これらのビンは、完全な構文要素の値を取り出すように格納され解釈される。構文要素の値がデコードされていたとき、いくつかの最後のビットを基に、続く構文要素についての情報を抽出できることを留意されたい。H.264標準の場合、符号化方法は、符号化しようとする構文要素の種類に続く、降格した算術符号化モード(「バイパス(bypass)」モードと呼ばれる)を考慮することができる。その後符号化方法は、バイパスフラグ(bypassFlag)と呼ばれる特定のパラメータの値を図1へ設定する。後者がデコードされなければならない構文要素の種類の関数としての本発明によるデコーディング方法により、このパラメータの値を決定する。特に、H.264標準は、所与の構文要素が降格したモード又は降格していないモードのどちらで符号化されなければならないかを指定する。降格したモードは、構文要素又は分布が大体均一であるこのような要素の部分で、特に使用される。図2は、構文要素のビンを表し(たとえば、動きベクトルmvd_l0及びmvd_l1並びにH.264標準において定義される係数Coef_abs_level_minus1)、少なくとも一部は降格したモードによって符号化される。たとえば、動きベクトルの構文要素及び係数Coef_abs_level_minus1のサフィックスS1は、H.264標準によると、降格されたモードにおいて符号化される。たとえば動きベクトルについて、サフィックスS1のビンはプレフィックスP1の最初の9ビンに続く。係数Coef_abs_level_minus1について、サフィックスS1のビンは、プレフィックスP1の最初の14ビンに続く。このような構文要素の値がある値以下である場合(プレフィックスP1におけるビンの数による)、サフィックスS1はないかもしれない。降格されていないモードにおして符号化されたプレフィックスP1は、たとえばbypassFlag=0、文書JVT−M050d4に説明されるなどの従来の文脈の算術デコーディング方法によってデコードされる。サフィックスS1は本発明の方法によってデコードされる。
図1は、この分野の状態による及び文書JVT−M050d4に説明されるデコーディング方法を表す。この方法は、構文要素又は降格したモードにおいて符号化されたこのような要素の一部を表すビンの連続を作成することを可能にする。演であり、算子は、文書JVT−M050d4で使用され定義され、演算子「|」は「又は(OR)」演算子であり、演算子「&」は、「及び(AND)」演算子である。関数val(m)は、符号化されたデータストリームにおいて「mビットを読み出すこと(reading m bit)」により、取得された値を返す。算術デコーダの現在の状態を特徴付けるデコーディングパラメータcodIOffset0=0及びcodIRange =1はそれぞれ、下限及び間隔の大きさを定義する。これらのデコーディングパラメータは、codIOffset0=0及びcodIRange =1の各断面(slice)の最初の画像において初期化される。ビン値(binVal)は、現在のビンの値を指定する。図1に示される方法を実行することにより、つまりこれを何度も連続して適用することにより、各反復(はい及びいいえの分岐)で出くわす分岐のすべての可能性のある組み合わせの結果を当てる。しかし、検討された構文要素、つまり動きベクトル及び係数のサフィックスS1のデコーディングの場合にこれを並列化することにより、この方法を単純にすることが可能である。特にこれらのサフィックスS1を表すビンの連続はランダムではない。それらは連続性を示し、特に、
‐値「1」の連続ビンからなるプレフィックスP2と、
‐ピボットと呼ばれるビン「0」及び参照されたPと、
‐ランダムな連続mビンからなるサフィックスS2と
を備え、既定の関数によってmはnに依存し、例えばm=n+n、 nは値が知られていて、現在の構文要素に依存する整数である。
本分野の状態によってk回この方法を実行することにより、次のkの関係が取得される: 命令1の関係;
codIOffset1= (2 x codIOffset0 + val(l)) - codIRange
命令2の関係:
codIOffset2 = (2 x codIOffsetl + val (l)) - codIRange
= (22 x codIOffset0 + val (2)) - (22 - 1) x codIRange
命令3の関係:
codIOffset3 = (23 x codIOffset0 + val (3)) - (23 - 1) x codIRange
命令kの関係:
codIOffsetk = (2k x codIOffset0 + val(k)) - (2* - 1) x codIRange
したがって、ステップ1の間、codIOffset及びcodIRangeの値に単に基づき、ピボットPの位置を決定し、つまりnの値及び結果としてサフィックスS2の長さである。特にcodIOffset<codIRangeの関係となる最も小さいインデックスpは、ピボットの位置を本当に満たすように決定する。P2の最初のビンのインデックスがゼロであると仮定すると、p=nである。Pは常にkより小さいとして(たとえばk=14)、この値を決定するために、これ以降、CodIOffsetkのk値を平行に計算し、これらの値をCodIRangeと比較することを満たす。このステップの比較で、CodIOffsetoの値は更新される。続いて、val(1 ) ... val(m)の値を決定するために、P番目(pth)のビットの後のデータストリームを検討する。
ピボットPの位置Pが決定された後、サフィックスS1のサフィックスS2を再構築するためにステップ2の間に作成されたままのビンの数mは、m=n+nとして知られる。ところが、これらのビットのそれぞれの値は、第2のステップの間で決定されたままである。本分野の状態によってこの方法を再度m回実行することにより、以下のmの関係が取得される。
codIOffset1 = 21 x codIOffset0 + val(1) - bo x codIRange
codIOffset2 = 22 x codIOffset0 + val(2) - (2 x b0 + b1 ) x codIRange
codIOffset3 = 23 xcodIOffset0 + val(3) - (22 xb0 + 2Xb1 + b2) x codIRange

codIOffsetm = 2mcodOffset0 + val(m) - codIRange x [2m-1b0 + 2m-1b0 +... + bm-1]
α = 2mcodIOffset0 + val(m)及びB = [2m-1b0 + 2m-1b0 +... + bm-1]とする。αはデータストリームの、ビットの値に依存して一定であり、既知であり、codIOffset0の値も既知である。基準はさらにcodIOffsetmの値がcodIRangeより小さいことを強制する。
その後すぐに、Bはα / codIRangeの商に等しく、codIOffsetmはα = CodIRange* B + codIOffsetm 及び codIOffsetm < codIRangeなので、同じ除算の余りに等しい。codIRangeの値はしたがって、H.264基準によって値αから最大回数、減算される。
ステップ1の間ピボットの位置が決定され、したがってプレフィックスP2はその後、サフィックスS2のビンの値が決定され、つまりステップ2の間の値B、サフィックスS1はP1、S2及びピボットの連結により完全に決定される。ステップ1及びステップ2の完了で、codIRangeの値は修正されず、codOffset0の値はcodIOffsetmで更新される。場合により更新され、codIRange及びcodOffset0の値は、文脈の算術符号化方法は、降格されたモード又は降格されていないモードのいずれかで便をデコードするのに、もう一度使用される。
本発明は、本発明による算術デコーディング方法を実装する文脈の算術デコーディングデビアス10にも関する。下記の図面において、示されたモジュールは、物理的に区別可能なユニットに対応してもよく、又、対応しなくてもよい、機能的なユニットである。たとえば、これらのモジュール又はモジュールのいくつかを、単一のコンポーネントとして一緒にグループ化することができ、ソフトウェアの1及びいくつかの部品の機能性を構成する。逆に、あるモジュールは別個の物理的な実体からなる可能性もある。図3を参照して、デコーディングデバイス10は、データパス全体を監視する役割の監視モジュール100から特に備える。監視モジュール100は、例えば状態機械(FSM−有限状態機械(Finite State Machine))の形式をとる。デコーディングデバイス10は、近接データに基づいて、図3におけるcts_memで参照されたメモリに格納された文脈を選択することを可能にするモジュール101を備える。デコーディングデバイス10はさらに、本発明による前に説明されたデコーディング方法を実装する算術デコーディングモジュール102を備える。パイプライン処理の2段階を同期させるために、デコーディングデバイス10は、監視モジュール100及び算術デコーディングモジュール102の間に位置付らられたレジスタRを備える。算術デコーディングモジュール102は、cts_memメモリにおける文脈の値を読み出す可能性があり、入力として受け取ったデータストリームを基にビンを作成する。これはcts_memメモリにおける文脈も更新する。このビンは、非バイナリ化モジュール103に送信される。一定数のビットによりデータストリームをシフトする外部のシフト器にシフトコマンドを送る。非バイナリ化モジュール103は、算術デコーダ102により作成されたビンを基に、構文要素tsを作成することを可能にする。
算術デコーディングモジュール102は、本発明によるデコーディング方法が使用される以外の構文要素又はこのような要素の一部のビンをデコーディングするための基準によって提案される従来の算術デコーディング方法を実装する第1のモジュールを備える(つまり動きベクトルのサフィックス及び係数Coef_abs_level_minus1)。算術デコーディングモジュール102は、本発明による方法を実装する図4に示された第2のモジュールも備える。モジュール104は、サフィックスS1のプレフィックスP2を作成するため、及びαの値を計算するために、本発明による方法のステップ1によって、ピボットPの位置を計算することを可能にする第1の計算モジュール20を特に備える。これはさらに、サフィックスS2の値及びcodOffset0の新しい値を計算するために、パラメータcodIRangeによりαの除算を行うことを可能にする計算モジュール21を備える。計算モジュール21は、例えばオンシリコン除算器である。モジュール104もまた、計算モジュール20により作成されるプレフィックスP2を連結させることによりサフィックスS1を作成することを可能にする図9に示される連結モジュール22を備え、ピボットP及びサフィックスS2は計算モジュール21により作成される。モジュール104は整数のビットの数(m+n+1)を計算することを可能にする図10に示されるモジュール23を備え、この数は、このビットの数によりデータストリームをシフトするためのシフト器に送信される。
図5に示される計算モジュール20は以下のkの関係を平行で計算することを可能にする図6に示される第1の計算モジュール200を備える:
計算_1(k) = (2k x codIOffset0 + var(k)) - 2k x codIRange )。
ゼロ値を第1の計算モジュール200により計算されるk値である計算_1(k)と比較することにより、これによりcodIOffsetのk値をcodIRangeの値と比較することにより、ピボットPの位置pを決定することを可能にする図7に示される第1の計算モジュール201も備える。計算モジュール20は、以下のkの関係を計算することを可能にする図8に示される第2の計算モジュール202をさらに備える;
計算_2(k) = 2k x codIOffset0 + var(k)。
さらに、kの計算された値の中から計算_2(m)の値を選択することを可能にする計算マルチプレクサMを備え、既知のmの値はピボットの位置の決定に続く。計算_2(m)に等しいパラメータαの値は、計算モジュール21により使用され、サフィックスS2の値及びオフセットcodIOffset0の新しい値を計算する。
当然のことながら、本発明は上述の例示的な実施形態に限定されない。特に当業者は、
説明された実施形態への任意の変形を紹介でき、それらをこれらの様々な利点からの利益を結合することができる。ビデオデータのフレームワーク内で説明された本発明は、このデータの種類に限定されず、特にオーディオ、音声型のデータに適用できる。また、H.264標準に限定されず、H.264に従って文脈の算術符号化方法を実装する他の基準にも特に適用できる。
技術の状態によって、H.264標準によってバイパスモード(bypass mode)と呼ばれる特定のモードにおいて符号化された構文要素又はこのような要素の一部を表す「ビン」と呼ばれるビットをデコードするための方法を示している図である。 一定の規則を提示する特定の構文要素のビンを示している図である。 モジュールの形で本発明による文脈の算術デコーディングデバイスを示している図である。 図3に示された文脈の算術デコーディングデバイスのモジュールの一部を示している図である。 図4に示されたデコーディングデバイスの一部の第1の演算モジュールを示している図である。 図5に示されたモジュールの第1の演算モジュールを示している図である。 図5に示されたモジュールの第2の演算モジュールを示している図である。 図5に示されたモジュールの第3の演算モジュールを示している図である。 図4に示されたデコーディングデバイスの一部の第2の演算モジュールを示している図である。 図4に示されたデコーディングデバイスの一部の第3の演算モジュールを示している図である。

Claims (9)

  1. CABACなどの算術符号化方法によって符号化された要素をデコードする方法であって、前記符号化された要素は、バイナリストリームの形式で生じ、第1及び第2の既定のデコーディングパラメータに基づいて前記バイナリストリームの少なくとも一部を要素のセットにデコードする前記方法は、間隔の下限(CodIOffset0)及び大きさ(CodIRange)をそれぞれ定義し、前記要素のセットは既定の同一の値のn個の第1の要素からなるプレフィックス(P2)及びn個の第2の要素を備えるサフィックス(S2)を備え、既定の関数に基づいてmはnに依存し、前記プレフィックス(P2)及び前記サフィックス(S2)はピボット(P)と呼ばれる要素に分離され、
    −前記第1及び第2のデコーディングパラメータ、並びにk個の第1のビットと呼ばれ、kは前記プレフィックス(P2)から推測するためにn以上の既定の整数である前記バイナリストリームのk個の連続ビットの値に基づくnの値と、mの値とを並列計算することにより決定するステップと、
    −前記第1及び第2のデコーディングパラメータ並びに前記k個の第1のビットのn個の第1のビットに続く前記バイナリストリームのm個の連続ビットの値に基づく前記サフィックス(S2)を並列計算することにより決定するステップと
    を備えたことを特徴とする方法。
  2. 前記n個の第1の要素、前記ピボット(P)及び前記m個の第2の要素はビットであることを特徴とする請求項1に記載の方法。
  3. −val(n)は前記バイナリストリームの前記n個の第1のビットに対応する値であり、
    −CodIOffsetは前記間隔の前記下限を定義する前記第1のパラメータの値であり、
    −CodIRangeは前記間隔の前記大きさを定義する前記第2のパラメータの値であり、
    CodlOffset+val(n)―(2−1)CodlRange<CodlRange
    の関係を満たす最小の整数であるようにnの値は決定されることを特徴とする請求項2に記載の方法。
  4. 前記値が(2CodlOffset+val(n))/CodlRangeの商と等しくなるように、前記サフィックス(S2)は決定されることを特徴とする請求項3に記載の方法。
  5. CABACなどの算術符号化方法によって符号化された要素をデコードするデバイス(104)であって、前記符号化された要素は、バイナリストリームの形式で生じ、第1及び第2の既定のデコーディングパラメータに基づいて前記バイナリストリームの少なくとも一部を要素のセットにデコードする前記デバイスは、間隔の下限(CodlOffset0)及び大きさ(CodlRange)をそれぞれ定義し、前記要素のセットは既定の同一の値のn個の第1の要素からなるプレフィックス(P2)及びn個の第2の要素を備えるサフィックス(S2)を備え、既定の関数に基づいてmはnに依存し、前記プレフィックス(P2)及び前記サフィックス(S2)はピボット(P)と呼ばれる要素に分離され、
    −前記第1及び第2のデコーディングパラメータ、並びにk個の第1のビットと呼ばれ、kは前記プレフィックス(P2)から推測するためにn以上の既定の整数である前記バイナリストリームのk個の連続ビットの値に基づくnの値と、mの値とを決定するために並列で操作する手段(20、200、201)と、
    −前記第1及び第2のデコーディングパラメータ並びに前記k個の第1のビットのn個の第1のビットに続く前記バイナリストリームのm個の連続ビットの値に基づく前記サフィックス(S2)を決定するために並列で操作する手段(20、200、202、21)と
    を備えることを特徴とするデバイス(104)。
  6. 前記サフィックス(S2)を決定するための手段は、オン・シリコンの除算器を備えることを特徴とする請求項5に記載のデバイス。
  7. 前記デコーディングデバイスは、前記プレフィックスP2、前記ピボットP、及び前記サフィックスS2を連結するための手段(22)をさらに備えることを特徴とする請求項6に記載のデバイス。
  8. 前記デコーディングデバイス(104)は、m+n+1に等しいビットの整数の番号により前記バイナリストリームをシフトするための手段(23)をさらに備えることを特徴とする請求項7に記載のデバイス。
  9. 前記プログラムがコンピュータ上で実行されるとき、請求項1乃至4の任意に記載の方法のステップを実行するためのプログラムコード命令を備えることを特徴とするコンピュータプログラム製品。
JP2009505840A 2006-04-18 2007-04-05 算術デコーディング方法及びデバイス Active JP5264706B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0603431A FR2900004A1 (fr) 2006-04-18 2006-04-18 Procede et dispositif de decodage arithmetique
FR0603431 2006-04-18
PCT/EP2007/053402 WO2007118811A2 (en) 2006-04-18 2007-04-05 Arithmetic decoding method and device

Publications (3)

Publication Number Publication Date
JP2009534886A true JP2009534886A (ja) 2009-09-24
JP2009534886A5 JP2009534886A5 (ja) 2012-10-11
JP5264706B2 JP5264706B2 (ja) 2013-08-14

Family

ID=37744535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009505840A Active JP5264706B2 (ja) 2006-04-18 2007-04-05 算術デコーディング方法及びデバイス

Country Status (7)

Country Link
US (1) US7876240B2 (ja)
EP (1) EP2008467B1 (ja)
JP (1) JP5264706B2 (ja)
KR (1) KR101360313B1 (ja)
CN (1) CN101427583B (ja)
FR (1) FR2900004A1 (ja)
WO (1) WO2007118811A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046504A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 算術復号装置、画像復号装置、および算術復号方法
WO2016203881A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 算術復号装置及び算術符号化装置
KR101887798B1 (ko) 2014-06-20 2018-08-10 에이치에프아이 이노베이션 인크. 비디오 코딩에서의 신택스에 대한 이진화 및 컨텍스트 적응 코딩의 방법 및 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4382840B2 (ja) * 2007-08-20 2009-12-16 Nttエレクトロニクス株式会社 2値算術符号化装置
WO2010041488A1 (ja) * 2008-10-10 2010-04-15 株式会社東芝 動画像符号化装置
CN101500164B (zh) * 2008-12-31 2011-09-28 深圳市同洲电子股份有限公司 算术编码的打包输出的方法和装置
US8638850B2 (en) * 2009-05-06 2014-01-28 Advanced Micro Devices, Inc. Execution units for context adaptive binary arithmetic coding (CABAC)
GB2488159B (en) * 2011-02-18 2017-08-16 Advanced Risc Mach Ltd Parallel video decoding
CN105357540B (zh) * 2011-06-28 2019-09-06 三星电子株式会社 对视频进行解码的方法
TWI590649B (zh) * 2011-11-08 2017-07-01 三星電子股份有限公司 視訊之算術解碼裝置
WO2013070974A2 (en) * 2011-11-08 2013-05-16 General Instrument Corporation Method of determining binary codewords for transform coefficients

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004135251A (ja) * 2002-10-10 2004-04-30 Sony Corp 画像情報符号化方法及び画像情報復号方法
JP2006054877A (ja) * 2004-08-05 2006-02-23 Samsung Electronics Co Ltd 適応算術復号化方法及び適応算術復号化装置
JP2008113375A (ja) * 2006-10-31 2008-05-15 Canon Inc 正規化処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135358A (ja) * 1995-11-08 1997-05-20 Nec Corp 算術符号を用いた画像符号化装置
JP2002094386A (ja) * 2000-09-12 2002-03-29 Mitsubishi Electric Corp 符号化装置、復号装置、符号化方法および復号方法
US7274671B2 (en) * 2001-02-09 2007-09-25 Boly Media Communications, Inc. Bitwise adaptive encoding using prefix prediction
EP1322117A1 (fr) * 2001-12-06 2003-06-25 Koninklijke Philips Electronics N.V. Dispositif de codage/décodage arithmétique
US7769088B2 (en) * 2003-05-28 2010-08-03 Broadcom Corporation Context adaptive binary arithmetic code decoding engine
US6894628B2 (en) * 2003-07-17 2005-05-17 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Apparatus and methods for entropy-encoding or entropy-decoding using an initialization of context variables
US7688895B2 (en) * 2003-07-22 2010-03-30 Lsi Corporation Method and/or circuit for binary arithmetic decoding decisions before termination
JP2005130099A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Ind Co Ltd 算術復号装置、算術符号化装置、算術符号化・復号装置、携帯端末装置、動画像撮影装置、及び、動画像記録・再生装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004135251A (ja) * 2002-10-10 2004-04-30 Sony Corp 画像情報符号化方法及び画像情報復号方法
JP2006054877A (ja) * 2004-08-05 2006-02-23 Samsung Electronics Co Ltd 適応算術復号化方法及び適応算術復号化装置
JP2008113375A (ja) * 2006-10-31 2008-05-15 Canon Inc 正規化処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046504A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 算術復号装置、画像復号装置、および算術復号方法
US9532044B2 (en) 2011-09-29 2016-12-27 Panasonic Intellectual Property Management Co., Ltd. Arithmetic decoding device, image decoding apparatus and arithmetic decoding method
KR101887798B1 (ko) 2014-06-20 2018-08-10 에이치에프아이 이노베이션 인크. 비디오 코딩에서의 신택스에 대한 이진화 및 컨텍스트 적응 코딩의 방법 및 장치
WO2016203881A1 (ja) * 2015-06-18 2016-12-22 シャープ株式会社 算術復号装置及び算術符号化装置

Also Published As

Publication number Publication date
JP5264706B2 (ja) 2013-08-14
KR20090007301A (ko) 2009-01-16
WO2007118811A3 (en) 2008-01-10
FR2900004A1 (fr) 2007-10-19
WO2007118811A2 (en) 2007-10-25
EP2008467B1 (en) 2011-12-28
CN101427583A (zh) 2009-05-06
US7876240B2 (en) 2011-01-25
KR101360313B1 (ko) 2014-02-11
US20090219177A1 (en) 2009-09-03
CN101427583B (zh) 2011-06-01
EP2008467A2 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
JP5264706B2 (ja) 算術デコーディング方法及びデバイス
JP2009534886A5 (ja)
US6587057B2 (en) High performance memory efficient variable-length coding decoder
US10489426B2 (en) Category-prefixed data batching of coded media data in multiple categories
KR100624432B1 (ko) 내용 기반 적응적 이진 산술 복호화 방법 및 장치
US7898445B2 (en) Entropy coding apparatus
US8306125B2 (en) 2-bin parallel decoder for advanced video processing
JP5736032B2 (ja) 算術符号化のための適応型2値化
US7777654B2 (en) System and method for context-based adaptive binary arithematic encoding and decoding
KR100717055B1 (ko) Cabac 복호기에서 복수의 이진 값들을 파이프라인방식에 의하여 복호화하는 방법 및 이를 위한 복호화 장치
KR20060012093A (ko) 고속의 디코딩을 수행하는 파이프라인 구조의 내용 기반적응적 이진 산술 디코더
EP1440585A2 (en) Improved variable length decoder
US20140286417A1 (en) Data encoding and decoding
KR102123620B1 (ko) 대용량 병렬 처리를 위해 비디오 신호를 엔트로피 인코딩 또는 엔트로피 디코딩하는 방법 및 장치
US7508328B2 (en) Entropy processor for decoding
JP2010193398A (ja) 画像符号化装置及び画像符号化方法
US7463781B2 (en) Low overhead context intializations for arithmetic video codecs
US20220109891A1 (en) Features of range asymmetric number system encoding and decoding
JP2008199100A (ja) 可変長符号復号装置
US8963747B2 (en) Decoding apparatus, encoding apparatus, decoding method, and encoding method
JP2017153124A (ja) 復号装置、及び復号方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120525

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250