JP2009525652A - サーキュレータタイプのモノリシック装置 - Google Patents

サーキュレータタイプのモノリシック装置 Download PDF

Info

Publication number
JP2009525652A
JP2009525652A JP2008552866A JP2008552866A JP2009525652A JP 2009525652 A JP2009525652 A JP 2009525652A JP 2008552866 A JP2008552866 A JP 2008552866A JP 2008552866 A JP2008552866 A JP 2008552866A JP 2009525652 A JP2009525652 A JP 2009525652A
Authority
JP
Japan
Prior art keywords
circulator
output
resistor
input
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008552866A
Other languages
English (en)
Other versions
JP4945579B2 (ja
Inventor
カストゥー，アントニー
プラナ，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2009525652A publication Critical patent/JP2009525652A/ja
Application granted granted Critical
Publication of JP4945579B2 publication Critical patent/JP4945579B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45386—Indexing scheme relating to differential amplifiers the AAC comprising one or more coils in the source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)
  • External Artificial Organs (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Low-Molecular Organic Synthesis Reactions Using Catalysts (AREA)
  • Steroid Compounds (AREA)

Abstract

【解決手段】本発明は、高周波信号を送受信するためにアンテナ(2) に接続されることが意図され、サーキュレータの出力(S) に信号を供給することが可能なデュアル−インプット差動増幅器(31)と、第１、第２及び第３アクセス端子を夫々含む２つの3dB カプラー(A,B) とを備えたモノリシックサーキュレータに関し、第２端子はサーキュレータの１つの入力(E) に接続され、第３端子は増幅器の１つの入力に夫々接続され、第１端子は、アンテナとアンテナのインピーダンスに近いインピーダンスを有する負荷要素(30)とに夫々接続されることが意図されている。

Description

本発明は、集積回路等のモノリシック装置に属するサーキュレータに関する。本発明は、特に無線周波識別システムに用いられるサーキュレータに関する。
図１は、無線周波識別システムを示す図である。アンテナ２を備える端末１によってトランスポンダ装置３が識別可能になる。トランスポンダ装置３は、品物に接着されたタグ又は人が携行するバッジであってもよい。端末１は、考案された使用に応じて固定されてもよく、又は可動であってもよい。
トランスポンダ装置３は、以下に示すように識別され得る。端末１は、アンテナ２を介して電磁気信号Txを送信する。トランスポンダ装置３が電磁気信号Txを受信すると、トランスポンダ装置は電磁気信号Rxを送信し、該電磁気信号は、アンテナ２によって受信され、その後端末１によって処理される。
電磁気信号Tx,Rx が同一のアンテナによって送受信されるので、端末１は、２つの信号の「分離」を可能にする装置を備える必要がある。この目的のために、いわゆるサーキュレータ装置が一般に用いられる。
図２は公知のサーキュレータの一例を示す図である。サーキュレータは、入力E とアースとの間に配置されたコンデンサ10を備える。サーキュレータは、更に一端を入力E に接続され、他端をノードn1とノードn2とに夫々接続された２個のコイル11,12 を備える。コンデンサ13,14 は、ノードn1又はn2とアースとの間に夫々配置されている。抵抗器15はノードn1とn2との間に配置されている。低ノイズ差動増幅器LNA 20の入力はノードn1,n2 に接続されている。差動増幅器LNA 20は、出力S に信号を与える。電磁気信号Tx,Rx を送信／受信するためのアンテナ２がノードn1に接続されている。更に、電荷要素21がノードn2とアースとの間に配置されている。電荷要素21のインピーダンスZiはアンテナ２のインピーダンスと等しい。このサーキュレータは、実際には差動増幅器へと続く集中素子ウイルキンソン型分配器から形成されている。
送信では、端末１は、サーキュレータの入力E に電気信号を与える。この信号が、電磁気信号が送信されるアンテナ２に伝わる。尚、電気信号はコイル12を介してノードn2にも伝わる。差動増幅器20の入力で受信される電気信号は、振幅及び位相において理論上同一である。差動増幅器20によって与えられる信号は、そのとき０又は非常に低い。
信号Rxがトランスポンダ装置３によって送信されると、アンテナ２がこの信号を受信して、ノードn1にこの信号を送信する。この信号は、ノードn2に達するためにサーキュレータを介して更に伝わり、強く減衰されてノードn2に届く。サーキュレータの要素は、差動増幅器20の入力に存在する信号が反対の位相であるような値を有している。これら２つの信号間の差は、サーキュレータの出力S に回収した信号Rxを与える増幅器20によって増幅され変換される。
上述したサーキュレータの欠点は、端末１によって与えられる信号Txの強度が、差動増幅器LNA 20の動作を妨害しないために低い状態でなければならないことである。実際、端末１の送信強度のこの制限により、端末１から10cm以上離れて置かれたトランスポンダ装置の検出が妨げられる。
更に、サーキュレータの分離強度、言い換えれば平行に送信された信号Txより非常に低い強度の信号Rxの認識を可能にするその性能は制限されている。従って、信号Rxの強度は、信号Txの強度に対してあまりにも低くあってはならない。この目的のために、トランスポンダ装置が端末１に接近する必要があるか、又はトランスポンダ装置が内蔵電池を備える必要がある。ところで、内蔵電池を使用することにより、タグ又はバッジのようなトランスポンダのコストとサイズとが著しく増加する。更に、トランスポンダの電力消費量は一般に高く、電池の蓄電容量は低く、トランスポンダの寿命はしばしば制限されている。
更に、アンテナ２のインピーダンスが使用状態に応じて著しく変わるので、サーキュレータの分離強度は、実際「理論上の」強度より低いに違いない。アンテナのインピーダンスは特に、アンテナに接近した導電要素の存在に依存する。
米国特許第６５６７６４８号明細書
本発明の目的は、強度が非常に低い信号のアンテナによる受信を妨害せずに、送信されるべき強度が高い信号をこの同一のアンテナに転送することが可能なサーキュレータを提供することである。
本発明の別の目的は、サーキュレータが接続されたアンテナのインピーダンスが何であれ、不変の分離強度を有するサーキュレータを提供することである。
本発明の別の目的は、モノリシック構造で作られ得るサーキュレータを提供することである。
本発明の別の目的は、数GHz の周波数を有する電磁気信号の送受信が可能であるサーキュレータを提供することである。
これらの目的の全て又は一部を達成するために、本発明は、高周波信号を送受信するためにアンテナに接続されることが意図されたモノリシックサーキュレータにおいて、サーキュレータの出力に信号を与えることが可能な２入力の差動増幅器と、第１、第２及び第３アクセス端子を夫々含み、第２端子はサーキュレータの入力E に接続され、第３端子は増幅器の入力に夫々接続され、第１端子は、アンテナとアンテナのインピーダンスに近いインピーダンスを有する電荷要素とに夫々接続されることが意図されている２つの3-dBカプラーとを備えることを特徴とするモノリシックサーキュレータを提供する。
サーキュレータの実施形態によれば、各カプラーは、カプラーの第１端子と第３端子との間に並列に配置された抵抗器と中間点を有するコイルとを含み、中間点を有する各コイルの２つの部分は磁気的に結合されており、カプラーのコイルの中間点はカプラーの第１端子に接続されている。
サーキュレータの実施形態によれば、各カプラーは、考慮対象のカプラーの抵抗器と中間点を有するコイルとに並列なコンデンサを更に含む。
サーキュレータの実施形態によれば、アンテナのインピーダンスは値R の抵抗のインピーダンスに近く、各カプラーの抵抗の値はR の４倍に略等しく、差動増幅器の入力のインピーダンスは、R の２倍に略等しく、サーキュレータの入力に接続された回路の出力インピーダンスは、R の２倍に略等しい。
サーキュレータの実施形態によれば、電荷要素のインピーダンスは設定可能である。
サーキュレータの実施形態によれば、サーキュレータは、差動増幅器の出力で測定された電圧に応じて電荷要素のインピーダンスを修正することが可能な制御回路を備える。
サーキュレータの実施形態によれば、電荷要素は、アースとバラクタタイプの２つの第１ダイオードのカソード間の第１中間ノードとの間にある直列の第１抵抗器及び第１電圧ソースと、アースとバラクタタイプの２つの第２ダイオードのカソード間の第２中間ノードとの間にある直列の第２抵抗器及び第２電圧ソースとを含み、第１ダイオードの内の一方のダイオードのアノードが第３抵抗器を介してアースされており、第２ダイオードの内の一方のダイオードのアノードがアースされており、第２ダイオードの内の他方のダイオードのアノードが第４抵抗器を介してアースされており、コイルが、第１ダイオードの内の他方のダイオードのアノードと他方の第２ダイオードのアノードとの間に配置されている。
サーキュレータの実施形態によれば、制御回路は、サーキュレータの出力を受けて、第１及び第２制御閉回路に接続された第１ブロック組立部を含み、第１ブロック組立部は、低域フィルタ及び微分装置へと続く、サーキュレータの出力信号の振幅を抽出するための装置を有し、各制御閉回路は、分子（numerator ）の入力で微分装置の出力を受ける分割ブロックを有し、分割ブロックの出力は、コンパレータの正端子に接続され、コンパレータの出力は、積分ブロックの入力に出力を接続された安定装置に接続され、微分ブロックは、積分ブロックの出力と分割ブロックの分母（denominator ）の入力との間に配置され、第２閉回路は、更にコンパレータと安定装置との間に配置され、第１閉回路の微分ブロックの出力を受けるバッファブロックを有し、バッファブロックの出力は、第１閉回路の微分ブロックの出力が夫々０であるか否かに応じて、第２閉回路のコンパレータの出力に等しいか又は０に等しく、第１及び第２閉回路の積分回路の出力は、夫々電荷要素の第１及び第２電圧ソースによって印加される電圧に等しい電圧を与える。
サーキュレータの実施形態によれば、微分装置は、低域フィルタの出力とアースとの間に直列で配置されたコンデンサ及び抵抗器から形成され、コンデンサと抵抗器との間の中間ノードは制御閉回路の分割ブロックの入力N に接続されており、各制御閉回路の安定装置は、第１及び第２シュミットトリガを有し、第１シュミットトリガの入力は、考慮対象の閉回路のコンパレータに接続され、第１抵抗器はシュミットトリガ間に配置され、コンデンサは第２シュミットトリガの入力とアースとの間に配置され、第２抵抗器は、第２シュミットトリガの出力と考慮対象の制御閉回路の積分ブロックの入力との間に配置されており、各制御閉回路の微分ブロックは、ブロックの入力とアースとの間に直列にコンデンサと抵抗器とを有し、コンデンサと抵抗器との間の中間ノードはブロックの出力を形成しており、各制御閉回路の積分ブロックは、差動増幅器と、差動増幅器の出力と負の入力との間に並列に配置されたコンデンサ及び抵抗器とを有し、増幅器の正端子及び負端子は、夫々アースと考慮対象の閉回路の安定装置の出力とに夫々接続されている。
本発明は、上述されたような、アンテナに接続されたサーキュレータを備えた電磁気信号を送受信するための端末を提供する。
本発明の前述及び他の目的、特徴及び利点が、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明される。
明瞭さのために、同一の要素は異なる図面において同一の参照番号で示され、更に集積回路の表示ではよくあるように、図５は正しい縮尺で図示されていない。
図３は、本発明に係るサーキュレータを示す図である。サーキュレータは、1,2,3 と番号付けられた３つのアクセス端子を夫々含む２つのカプラーA,B を備える。カプラーA のアクセス端子n°1 はアンテナ２に接続されている。カプラーB のアクセス端子n°1 は、アンテナ２のインピーダンスに近いインピーダンスを有する電荷要素30に接続されている。カプラーA,B のアクセス端子n°2 はサーキュレータの入力E に接続されている。カプラーA,B のアクセス端子n°3 は、低ノイズ差動増幅器LNA 31の入力na,nb に夫々接続されている。増幅器31の出力はサーキュレータの出力S に接続されている。
本発明に係るサーキュレータに用いられるカプラーは、3dB-タイプのカプラーである。3dB カプラーは、アクセス端子n°1 に達する信号が各端子n°2,n°3 に伝わるように、アクセス端子n°2 に届く信号のみが、端子n°1 に伝わるように構成されている。理想の3dB カプラーでは、信号が端子n°2 とn°3 との間で伝わらない。
様々なタイプの3dB カプラーが用いられてもよい。結合線及びウイルキンソン型分配器はその一例である。磁気的に結合された２つの部分を有する中間点を含むコイルから形成されたカプラーの一例が、以下に説明される。
本発明に係るサーキュレータを備えた端末が電磁気信号Txを送信したい場合、端末はサーキュレータの入力E に適切な信号txを与える。信号txは、カプラーA のアクセス端子n°2 とn°1 との間を通ってアンテナ２に伝わる。その後アンテナ２は電磁気信号Txを送信する。
既存のカプラーが完全ではないので、この送信の間、電気信号txの一部が、カプラーのアクセス端末n°2 とn°3 との間を通って、ノードna,nb に伝わり、ノードna,nb は２つの「寄生」信号txa,txb を受信する。しかしながら、寄生信号txa,txb の強度は、入力E に存在する電気信号txの強度より非常に小さい。この強い強度低減により、差動増幅器の動作を妨害することがなくなる。更に、寄生信号txa,txb は同一の振幅であり、同一の位相である。従って、サーキュレータの出力S で与えられる信号の値に対する寄生信号の影響は、無視できる。差動増幅器31の同相分除去要因が高い程、この影響は一層無視できる。
電磁気信号Rxが、トランスデューサ装置３によって送信され、アンテナ２によって受信されるとき、電気信号rxは、カプラーA のアクセス端子n°1 のレベルでサーキュレータに「入る」。信号rxが、信号rxaの形で増幅器31の入力naに達するために、カプラーA のアクセス端子n°3 に伝わる。信号rxは、カプラーB のアクセス端子n°2 に入るために、カプラーA のアクセス端子n°2 にも伝わる。その後強度が非常に低い信号が、信号rxb の形で増幅器31の入力nbに達するために、カプラーB のアクセス端子n°3 を介して出る。信号rxa,rxb は位相が反対であり、信号rxb の振幅は信号rxa の振幅より非常に低い。その後差動増幅器は、出力S に回収した受信信号rxに対応する信号を与える。
本発明に係るサーキュレータの利点は、サーキュレータが、差動増幅器の動作を妨害せずに、強度が高い電磁気信号の送信が可能であることである。従って、本発明に係るサーキュレータを備えた端末は、強度が非常に低い電磁気信号を受信することができ、従って端末から比較的遠く離れたトランスデューサ装置を検出することが可能である。
更に、1GHz程度の周波数を有する信号を受信して送信することが可能であるために、公知のサーキュレータは、非常に高いインダクタンス値、静電容量値及び抵抗値を有する要素を備える必要がある。これは、モノリシック装置の形でのサーキュレータの実施形態と互換性がない。
反対に、多くのタイプの3dB カプラーは、１組の「一体化可能な」要素、すなわち集積回路に配置されるべき適切なサイズの要素から形成されてもよい。
従って、本発明に係るサーキュレータの利点は、信号の送受信周波数が1GHz程度に高い場合でも、サーキュレータがモノリシック構造で作られ得ることである。
図４は、本発明に係るサーキュレータの実施形態を示す図である。各カプラーA,B は、サーキュレータの入力E と差動増幅器31の入力na又はnbとの間に並列に配置された、抵抗器A30,B30 と中間点A31,B31 を有するコイルとを含む。コイルA31 の中間点はアンテナ２に接続されている。コイルB31 の中間点は電荷要素30に接続されている。中間点を有するコイルA31,B31 は、夫々磁気的に結合された２つのコイル部分を含む。中間点を有する各コイル毎に、第１部分が入力E とコイルの中間点との間に配置され、第２部分が中間点と増幅器31の入力na又はnbとの間に配置されている。コイルのインダクタンスの合計はL に等しく、第１部分及び第２部分は夫々L/2 に等しいインダクタンスを有する。
図５は、磁気的に結合された２つの部分を有する中間点を含むコイルの一例を示す平面図である。このような中間点を含むコイルが現在集積回路に用いられている。コイルは一般に、集積回路の相互接続ネットワークで、半導体要素を収容する半導体ウエハの上方に配置されている。相互接続ネットワークは、絶縁層で分離されたいくつかの金属化レベルを含む。図５に示された中間点を含むコイルは、主として同一の金属化レベルN に配置された金属線から形成され、少数の金属線がより低い金属化レベルn-1 に配置されている。略八角形状の内部螺旋s1が金属化レベルN に形成されている。螺旋s1の２つの端部s1a,s1b は、図面の左側で互いに接近している。端部s1a は、図面の左側に配置され、コイルの端部e1を形成する端部を有する、主としてレベルN に形成された外部螺旋s2に接続されている。同様に、内部螺旋s1の端部s1b は、図面の左側に配置され、コイルの端部e2を形成する端部を有する、レベルN に形成された外部螺旋s3に接続されている。螺旋s1の端部s1a は、レベルN に配置された連結コイル部分11a によって螺旋s2に接続されている。端部s1b に関しては、端部s1b は、２つの導電性バイアと、連結部分11a の下で且つ連結部分に対して横方向にレベルN-1 に配置された部分とを含む「トンネル」形状の連結コイル部分11b によって螺旋s3に接続されている。各螺旋s2,s3 は半分の螺旋s2a,s3a を有し、半分の螺旋は、螺旋s1に接近して、螺旋s1の下方及び上方を夫々図面の左側から右側に延びている。螺旋s2,s3 の別の半分の螺旋s2b,s3b は、半分の螺旋s3a,s2a の上方及び下方を夫々図面の右側から左側に延びている。螺旋s3の半分の螺旋s3a,s3b は、レベルN に配置された連結コイル部分13によって接続されている。螺旋s2の半分の螺旋s2a,s2b は、２つの導電性バイアと、連結部分13の下で且つ連結部分に対して横方向にレベルN-1 に配置された部分とを含む「トンネル」形状の連結コイル部分12によって接続されている。図面の右側に位置した螺旋s1の中間部分は、中間点m を形成する接触パッドに接続されている。
第１コイル部分は、螺旋s2と螺旋s1の半分とから形成されている。コイルの第２部分は、螺旋s3と螺旋s1の半分とから形成されている。２つのコイル部分はより合わされて、磁気的に結合されている。
図４に示されたサーキュレータの実施形態では、磁気的に結合された２つの部分を有する中間点を含むコイルを用いることにより、サーキュレータの入力E と増幅器31の入力na,nb との間に絶縁を形成することが可能になる。しかしながら、各コイルA31,B31 に接続された要素が以下に定義するような所定のインピーダンス値を有するので、入力E と増幅器31との間の絶縁が一層望ましく達成されることは注目されるべきである。
図６は、コイルA31,B31 の内の１つに接続された要素の等価電気回路図である。コイル
の中間点m は、インピーダンスZ を夫々有するアンテナ２又は電荷要素30に接続されている。コイルの一端はサーキュレータの入力E に接続されており、サーキュレータの入力は、出力インピーダンス値Z1を有する電力増幅器のような端末の回路に接続されている。コイルの他端は、この等価図で一般にn と呼ばれる、増幅器の入力na又はnbに接続されている。増幅器31の各入力はインピーダンスZ2を有する。更にコイルの端部は、インピーダンスZ3を有する「整合」回路を介して接続されている。この整合要素は、特に図４に示された抵抗器A30 又はB30 を含む。
絶縁が「完全」になるために、インピーダンスZ1,Z2 は同一であり、インピーダンスZ の２倍に等しくなくてはならない（Z1=Z2=2*Z ）。更に、インピーダンスZ3はインピーダンスZ の４倍に等しくなくてはならない（Z3=4*Z）。
アンテナ２のインピーダンスZ は、変動するかもしれないが、50オームの値を有する抵抗器R のインピーダンスに常に比較的近い。従って、インピーダンスZ1,Z2 は、2*R 、すなわち100 オームに略等しいはずである。インピーダンスZ3、言い換えれば各分岐の抵抗A30 又はB30 は、4*R 、すなわち200 オームに略等しいはずである。
図７は、モノリシック装置の中間点を含むコイルの寄生要素を考慮に入れた、図６に示された電気回路図より更に詳細な等価電気回路図である。このようなコイルの寄生容量性要素は以下のようにモデル化されてもよい。静電容量C のコンデンサがコイルの各端部とアースと間に配置され、2*C と等しい静電容量を有するコンデンサが、コイルの中間点とアースとの間に配置されている。静電容量C の値は、用いられるコイルのサイズと形状との関数である。一般に、コイルのインダクタンスが高ければ高い程、静電容量C は高くなる。
次に入力E 、中間点m 及び入力n は、インピーダンスZ1',Z',Z2'を夫々有する要素に接続されている。インピーダンスZ1' は、静電容量C のコンデンサと並列なインピーダンスZ1から形成されている。同様に、インピーダンスZ2' は、静電容量C のコンデンサと並列なインピーダンスZ2から形成されている。インピーダンスZ'は、静電容量2*C のコンデンサと並列なインピーダンスZ から形成されている。
その結果、入力E と増幅器との間で電気的絶縁を与える関係は、Z1'=Z2'=2*Z'及びZ3=4*Z' である。
第２の関係を満たすために、静電容量C/2 のコンデンサが、各抵抗器A31,B31 と並列に配置される必要がある。その結果、インピーダンスZ3は、並列の静電容量C/2 のコンデンサ及び値4*R の抵抗器のインピーダンスである。
第１の関係は、既に定義されたインピーダンスZ1,Z2 を修正せずに満たされる。言い換えれば、インピーダンスZ1,Z2 は、アンテナの「平均の」等価インピーダンスに相当する抵抗R と等しい。
図８は、図４に示されたサーキュレータの別の実施形態を示す図である。図４に示された要素に加えて、サーキュレータは、各カプラーA,B に、抵抗器A30,B30 及びコイルA31,B31 に並列してコンデンサA32,B32 を備える。各コンデンサA32,B32 の静電容量は、コイルA31,B31 の漂遊容量に応じて上述されたように設定される。サーキュレータは、更にコイルA31 の中間点とアンテナ２との間に配置されたコンデンサ40を備える。コンデンサ40は接続コンデンサとして用いられる。対称的に、コンデンサ40と同一の静電容量のコンデンサ41が、コイルB31 の中間点と電荷要素30との間に配置されている。
更にまた、送信では、各コイルA31,B31 の第２部分は、増幅器31の入力に伝える求められていない磁化電流を伝える。この磁化電流は、コイルのインダクタンス値L に反比例し、コイル中を伝わる信号の周波数に反比例する。2.4GHz程度の周波数では、増幅器31の入力での寄生信号txa 又はtxb の強度と、入力E での信号txの強度との間の20dBの比率は、数nHのインダクタンスを有するコイルA31,B31 を用いて得られてもよい。
本発明の完成された実施形態によれば、電荷要素30は、「動的に」調整可能な、すなわちサーキュレータの使用中に調整可能な可変インピーダンスZcを有する。インピーダンスZcは、アンテナ２のインピーダンスに可能な限り近いように調節されている。電荷要素のインピーダンスZcを動的に調節するために、図３及び８に示された制御装置45が用いられてもよく、制御装置は、必要であれば、差動増幅器31の出力で測定された電圧に応じてインピーダンスZcを修正する。制御装置45はこのように、電荷要素のインピーダンスZcを制御するために閉回路の形成を可能にする。可変インピーダンスZcの電荷要素及び関連した制御装置45の一例が、更に詳細に以下に説明される。
図９は、図３に示されたサーキュレータの電荷要素30の実施形態を示す図である。電荷要素は、アースと、一対のバラクタ（VARACTOR）タイプのダイオードd1a,d1b のカソードを接続する中間ノードn10 との間に直列に配置された電圧ソースV1と値R1の抵抗器50とを含む。バラクタ（VARACTOR）タイプのダイオードは、可変容量ダイオードとしても公知である。同様に、電圧ソースV2及び値R2の抵抗器51が、アースと、一対のバラクタ（VARACTOR）タイプのダイオードd2a,d2b のカソードを接続する中間ノードn20 との間に直列に配置されている。ダイオードd1a のアノードは、値R3の抵抗器52を介してアースされている。ダイオードd2a のアノードはアースされている。インダクタンスLiのコイル53が、ダイオードd1b のアノードとダイオードd2b のアノードとの間に配置されている。値R4の抵抗器54が、アースとダイオードd2b のアノードとの間に配置されている。ダイオードd2b のアノード、抵抗器54及びコイル53が、図３に示されたサーキュレータのカプラーB の端子n°1 に接続されることが意図された接続ノードncに接続されている。
一対のダイオードd1a/d1b の等価な静電容量Cd1 は電圧V1の関数である。電圧V1が高くなればなるほど、静電容量Cd1 は低くなる。同様に、一対のダイオードd2a/d2b の等価な静電容量Cd2 は電圧V2の関数である。電圧V2が高くなればなるほど、静電容量Cd2 は低くなる。
電荷要素30のインピーダンスZcが複素数Zc=zr+j*ziとして定義されてもよく、j が複素変数であり、zr,zi がZcの実数部分及び虚数部分に対応する実数である。一次では、実数部分zrが電圧V2によって設定され、虚数部分ziが電圧V1によって設定される。
限定されない表示として、電荷要素の構成要素の特性が以下に示される。
抵抗R1: 1.8 キロオーム
抵抗R2: 1.8 キロオーム
抵抗R3: 20オーム
抵抗R4: 4 キロオーム
インダクタンスLi: 3.43nH
V1=0.2及び4VではCd1 : 7 pF
V2=0.2及び4VではCd1 : 3.81pF
当業者は、図９に示された要素以外に他の電荷要素を考案してもよい。それを横切って加えられる信号の強度変動に対して感度が非常に低い、インピーダンスZcを有する電荷要素が、サーキュレータを介して伝わる信号のひずみの問題を回避するために用いられる。
図９に示された電荷要素の利点は、電荷要素のインピーダンスZcがノードncに加えられた信号の強度変動に対して感度が非常に低いということである。
アンテナ２のインピーダンス変動に応じて電荷要素のインピーダンスZcを制御するための閉回路を形成すべく、図９に示された電荷要素と関連して用いられ得る制御装置45の一例が、以下に説明される。
図10は、制御装置45の一部を示す図である。演算装置60が、LNA 増幅器31によって装置の出力S に与えられた電圧Vs(t) を受けて、電圧Vsの振幅に相当する電圧A(t)を与える。低域フィルタ61は、信号A(t)の低周波部分を「抽出」し、電圧Ab(t) を与える。電圧Ab(t) は、電荷要素30に印加された電圧V1,V2 の値の関数である。従って、電圧Abは、２つの入力変数である電圧V1,V2 を有する関数F によって定義されてもよい、Ab=F(V1,V2) 。
図11は、電圧V2の異なる値に対する電圧V1に応じた電圧Abの値を示す図である。電圧V2が何であれ、電圧V1が0Vから、本例では3.5Vに等しいV10 の値に増加するとき電圧Abは減少し、電圧V1がV10 の値からV1の最大可能値まで増加するとき電圧Abは増加することが分かる。従って、V1がV10 より小さいとき、V1に対する電圧Abの導関数は負であり、V1がV10より大きいとき正である。
電圧V1の異なる値に対する電圧V2に応じた電圧Abの変動は、既に説明された変動と同一である。
制御装置45による電圧V1,V2 の設定は、２ステップで行なわれる。設定は、２つの電圧の内の一方、例えば電圧V1を調節して、他方を変更せずに開始される。第２電圧、本例では電圧V2がその後調整されて、電圧V1が設定される。設定の目的は最後には電圧Ab０を得ることである。
図12は、電圧V1の設定を可能にする、図３に示された制御装置45の一部を示す図である。ブロック100 は、制御装置45の演算装置60及び低域フィルタ61に加えて、制御装置45以外のサーキュレータの要素も含む。ブロック100 は、既に説明された関数F による電圧V1の変動に応じて電圧Abを修正する。電圧Ab及び電圧V1は、アンテナ２のインピーダンス変動に応じて経時変動し、表記Ab(t),V1(t) は、このような時間変動を考慮に入れることを可能にする。
制御装置45は以下の要素を含む。コンデンサ101 の電極は、図10に示された低域フィルタ61の出力に接続されている。抵抗器102 が、コンデンサ101 の別の電極とアースとの間に配置されている。コンデンサ101 と抵抗器102 との間の中間ノードは、分割ブロック110 の「分子（numerator ）」の入力N に接続されている。分割ブロック110 の出力は、アースに接続された負端子を有するコンパレータブロック115 の正端子に接続されている。コンパレータブロック115 の出力はシュミットトリガブロック120 に接続されている。ブロック120 の出力は抵抗器125 の一端子に接続されている。コンデンサ126 が、抵抗器125 の他の端子とアースとの間に配置されている。抵抗器125 とコンデンサ126 との間の中間ノードは、シュミットトリガタイプのブロック130 の入力に接続されている。ブロック130 の出力は抵抗器135 の一端子に接続されている。抵抗器135 の他の端子は、正の入力をアースに接続された増幅器140 の負の入力に接続されている。コンデンサ145 及び抵抗器146 が、増幅器140 の出力と負の入力との間で並列に配置されている。増幅器140 の出力は、ブロック100 に含まれる電荷要素30に印加される電圧V1(t) を与える。増幅器140 の出力はコンデンサ150 の一電極に接続されている。抵抗器151 がアースとコンデンサ150 の他の電極との間に配置されている。コンデンサ150 と抵抗器151 との間の中間ノードは分割ブロック110 の「分母（denominator ）」の入力D に接続されている。
コンデンサ101 及び抵抗器102 は、微分装置を形成し、分割ブロック110 の入力N に与えられる電圧の値は電圧Abの時間導関数（dAb(t)/dt ）に相当する。
コンデンサ150 及び抵抗器151 は別の微分装置を形成する。分割ブロック110 の入力D に与えられる電圧の値は、電圧V1の時間導関数（dV1(t)/dt ）に相当する。
分割ブロック110 の出力に与えられる値は、電圧V1に対する電圧Abの導関数（dAb(t)/dV1）に相当する。
コンパレータ115 の出力に与えられる値は、電圧V1に対する電圧Abの導関数の符号を示す。
抵抗器125 及びコンデンサ126 は低域フィルタを形成する。これらの低域フィルタ及びシュミットトリガタイプのブロック120,130 は、制御閉回路を安定させるために用いられる。
増幅器140 、コンデンサ145 及び抵抗器135,146 は積分装置を形成する。dAb/dV1 の符号が正であるとき、積分装置は電圧V1を減少させ、また逆に増加させる。
電圧Abの時間導関数が０であり、dAb(t)/dt=0 のとき、電圧V1が設定される。その後電圧V2の設定に進む。
図13は、制御装置45の完全な図である。図12に関連して述べられた要素に加えて、制御装置は以下の要素を含む。コンデンサ101 と抵抗器102 との間の中間ノードは、分割ブロック160 の「分子（numerator ）」の入力N に接続されている。分割ブロック160 の出力は、負端子をアースに接続されたコンパレータブロック165 の正端子に接続されている。コンパレータブロック165 の出力はバッファ装置166 の一入力に接続されている。バッファ装置166 の他の入力はコンデンサ150 と抵抗器151 との間の中間ノードに接続されている。バッファ装置166 の出力はシュミットトリガタイプのブロック170 に接続されている。ブロック170 の出力は抵抗器175 の一端子に接続されている。コンデンサ176 が抵抗器175 の他の端子とアースとの間に配置されている。抵抗器175 とコンデンサ176 との間の中間ノードは、シュミットトリガタイプのブロック180 の入力に接続されている。ブロック180 の出力は抵抗器185 の一端子に接続されている。抵抗器185 の他の端子は、正の入力をアースに接続された演算増幅器190 の負の入力に接続されている。コンデンサ195 及び抵抗器196 が、増幅器190 の出力と負の入力との間に並列に配置されている。増幅器190 の出力は、ブロック100 に含まれる電荷要素30に印加される電圧V2(t) を与える。増幅器190 の出力はコンデンサ197 の一電極に接続されている。抵抗器198 がアースとコンデンサ197 の他の電極との間に配置されている。コンデンサ197 と抵抗器198 との間の中間ノードは分割ブロック160 の「分母（denominator ）」の入力D に接続されている。
バッファ装置166 は、dV1(t)/dt の値が０でないとき、すなわち電圧V1の設定が完了していない限り、電圧０を出力し、電圧V1の設定が完了したとき、コンパレータブロック165 によって与えられる電圧と略等しい電圧を出力するために設けられている。160 乃至198 の参照番号を有する他の要素の動作は、110 乃至151 の参照番号を有する要素の既に説明された動作と同一である。
図14は、本発明に係るサーキュレータに用いられ得る差動増幅器の入力段を示す図である。この第１段は２つの分岐を含み、各分岐は、１対のカスコード（cascode ）組立NPN 型バイポーラトランジスタt200,t201 及びt202,t203 から形成されている。トランジスタ
t200のコレクタはトランジスタt201のエミッタに接続され、トランジスタt202のコレクタはトランジスタt203のエミッタに接続されている。トランジスタt200,t202 のエミッタは、中間点b200を有するコイルを介して接続されている。トランジスタt200のベースは、コイルb201及びコンデンサc201を介して増幅器の入力e1に直列で接続されている。同様に、トランジスタt202のベースは、コイルb202及びコンデンサc202を介して増幅器の入力e2に直列で接続されている。トランジスタt201のコレクタは、コンデンサc211を介して出力s1に接続されている。同様に、トランジスタt203のコレクタは、コンデンサc212を介して出力s2に接続されている。トランジスタt201のコレクタとトランジスタt203のコレクタとは中間点b210を有するコイルを介して接続されている。抵抗器r200が、コイルの中間点b210と供給電圧Vdd との間に配置されている。２つの抵抗器r201,r202 が、電圧Vdd とアースとの間に直列で配置され、抵抗器r201と抵抗器r202との間の中間ノードはトランジスタt200のベースに接続されている。２つの抵抗器r203,r204 は、電圧Vdd とアースとの間に直列で配置され、抵抗器r203と抵抗器r204との間の中間ノードはトランジスタt202のベースに接続されている。コイルの中間点b200は、エミッタをアースに接続されたトランジスタt210のコレクタに接続されている。トランジスタt210のベースはトランジスタt211のベースに接続されている。トランジスタt211のエミッタはアースされている。トランジスタt211のコレクタはトランジスタt212のベースに接続されている。トランジスタt212のエミッタはトランジスタt211のベースに接続されている。抵抗器r210が、供給電圧Vdd とトランジスタt211のコレクタとの間に配置されている。２つの抵抗器r211,r212 が電圧Vdd とアースとの間で直列に配置されている。抵抗器r211と抵抗器r212との間の中間ノードはトランジスタt212のコレクタに接続されている。出力s1,s2 は直列の２つの抵抗器r220,r221 によって接続されている。抵抗器r220と抵抗器r221との間の中間ノードはトランジスタt210のベースに接続されている。コンデンサc220がトランジスタt201のベースとアースとの間に配置されている。同様に、コンデンサc221がトランジスタt203のベースとアースとの間に配置されている。２つの抵抗器r230,r231 が、電圧Vdd とアースとの間に直列で配置されて、抵抗器r230と抵抗器r231との間の中間ノードがトランジスタt201のベースに接続されている。同様に、２つの抵抗器r232,r233 が、電圧Vdd とアースとの間で直列に配置されており、抵抗器r232と抵抗器r233との間の中間ノードがトランジスタt203のベースに接続されている。
増幅器の第１段では、トランジスタt210,t211,t212及び抵抗器r210,r211,r212がカレントミラーを形成する。このカレントミラーは、対のトランジスタt200/t201 及びt202/t203 から形成された増幅器の２つの主分岐のための電流ソースを形成する。コンデンサc220,c221 及び抵抗器r230乃至r233は、トランジスタt201,t203のベースにバイアスをかけるための回路を形成する。
更に、抵抗器r220,r221 及びこれらのトランジスタ210 のベースとの接続部分は、２つの主分岐に供給する電流ソースによって与えられる電流の値を規制するための装置を形成する。位相及び振幅が同一である信号が入力e1,e2 で受信されるとき、例えば寄生信号txa,txb の受信では、電流ソースによって与えられる電流が、受信信号の強度が高いか低いかに応じて増減する。
差動増幅器の規制装置の存在により、その同相分除去要因(CMR) の増加を可能にする。その結果、増幅器の検出及び増幅の性能は寄生信号txa,txb にかなり反応を示さなくなる。電磁気信号Rxを受信すると、その後増幅器は、増幅器の動作を妨害する強度が高い電磁気信号Txの同時送信のために、強度が非常に低い識別された信号rxa,rxb を検出して増幅することができる。
本発明に係るサーキュレータの利点は、このようなサーキュレータを装備した端末が、トランスポンダのために内蔵電池を有する必要なく、更に離れたトランスポンダ装置を検
出することができるということである。
限定しない指示として、本発明に係るサーキュレータは、30mW(15dBm) 程度の強度を有する電磁気信号Txの送信、及び最小強度が0.1 nW(-70dBm)程度である電磁気信号Rxの同時受信を可能にする。
当然本発明は、当業者に想起される様々な変更及び修正がなされ得る。特に、カプラーの他の実施形態を考案することは、当業者の技能の範囲内である。更に、他の電荷要素及び他の制御回路が考案されてもよい。
更に、図３に示された本発明に係るサーキュレータのカプラーA,B 及び差動増幅器31は、同一の集積回路、言い換えれば同一のモノリシック装置に属する。電荷要素30、制御装置45及びアンテナ２は、この同一の集積回路に属してもよいし、この集積回路の外部に形成されて、この集積回路に接続されてもよい。
既に説明された無線周波認識システムを示す図である。 既に説明された公知のサーキュレータを示す図である。 本発明に係るサーキュレータを示す図である。 本発明に係るサーキュレータの実施形態を示す図である。 図４に示されたサーキュレータに用いられる中間点を有するコイルの一例を示す平面図である。 図４に示されたサーキュレータの一部の等価電気回路図である。 図４に示されたサーキュレータの一部の更に詳細な等価電気回路図である。 図４に示されたサーキュレータの別の実施形態を示す図である。 本発明に係るサーキュレータに用いられ得る電荷要素の一例を示す図である。 図８に示されたサーキュレータの装置の一部を示す図である。 図９に示された電荷要素の電圧ソースによって印加された電圧に応じた、図３に示されたサーキュレータの出力信号のレベルを示す図である。 図９に示された電荷要素のインピーダンスを制御するためのシステムを示す図である。 図12に示された制御システムの更に詳細な図である。 本発明に係るサーキュレータの一例に用いられた低ノイズ差動増幅器の第１段を示す図である。

Claims (10)

  1. 高周波信号を送受信するためにアンテナ(2) に接続されることが意図されたモノリシックサーキュレータにおいて、
    該サーキュレータの出力(S) に信号を与えることが可能な２入力の差動増幅器(31)と、
    第１、第２及び第３アクセス端子を夫々含み、前記第２端子は前記サーキュレータの入力(E) に接続され、第３端子は前記増幅器の入力に夫々接続され、前記第１端子は、前記アンテナと該アンテナのインピーダンスに近いインピーダンスを有する電荷要素(30)とに夫々接続されることが意図されている２つの3dB カプラー(A,B) とを備えることを特徴とするサーキュレータ。
  2. 各カプラーは、該カプラーの第１端子と第３端子との間に並列に配置された抵抗器(A30,B30) と中間点(A31,B31) を有するコイルとを含み、中間点を有する各コイルの２つの部分は磁気的に結合されており、カプラーのコイルの前記中間点はカプラーの第１端子に接続されていることを特徴とする請求項１に記載のサーキュレータ。
  3. 各カプラーは、考慮対象のカプラーの抵抗器(A30,B30) と中間点(A31,B31) を有するコイルとに並列なコンデンサ(A32,B32) を更に含むことを特徴とする請求項２に記載のサーキュレータ。
  4. 前記アンテナ(2) のインピーダンスは値R の抵抗のインピーダンスに近く、各カプラーの抵抗(A30,B30) の値はR の４倍に略等しく、前記差動増幅器の入力のインピーダンスは、R の２倍に略等しく、前記サーキュレータの入力(E) に接続された回路の出力インピーダンスは、R の２倍に略等しいことを特徴とする請求項２に記載のサーキュレータ。
  5. 前記電荷要素(30)のインピーダンス(Zc)は設定可能であることを特徴とする請求項１に記載のサーキュレータ。
  6. 前記差動増幅器の出力(S) で測定された電圧に応じて電荷要素(30)のインピーダンス(Zc)を修正することが可能な制御回路(45)を備えることを特徴とする請求項５に記載のサーキュレータ。
  7. 前記電荷要素(30)は、アースとバラクタタイプの２つの第１ダイオード(d1a,d1b) のカソード間の第１中間ノード(n10)との間にある直列の第１抵抗器(50)及び第１電圧ソース(V1)と、アースとバラクタタイプの２つの第２ダイオード(d2a,d2b) のカソード間の第２中間ノード(n20)との間にある直列の第２抵抗器(51)及び第２電圧ソース(V2)とを含み、前記第１ダイオードの内の一方ダイオードのアノードが第３抵抗器(52)を介してアースされており、前記第２ダイオードの内の一方のダイオードのアノードがアースされており、前記第２ダイオードの内の他方のダイオードのアノードが第４抵抗器(54)を介してアースされており、コイル(53)が、前記第１ダイオードの内の他方のダイオードのアノードと前記他方の第２ダイオードのアノードとの間に配置されていることを特徴とする請求項５に記載のサーキュレータ。
  8. 前記制御回路(45)は、前記サーキュレータの出力を受けて、第１及び第２制御閉回路に接続された第１ブロック組立部を含み、該第１ブロック組立部は、低域フィルタ及び微分装置へと続く、前記サーキュレータの出力信号の振幅を抽出するための装置を有し、各制御閉回路は、分子（numerator ）の入力(N) で前記微分装置の出力を受ける分割ブロック(110,160) を有し、該分割ブロックの出力は、コンパレータ(115,165) の正端子に接続され、前記コンパレータの出力は、積分ブロックの入力に出力を接続された安定装置に接続され、微分ブロックは、前記積分ブロックの出力と前記分割ブリッジの分母（denominato
    r ）の入力(D) との間に配置され、前記第２閉回路は、更に前記コンパレータと前記安定装置との間に配置され、前記第１閉回路の微分ブロックの出力を受けるバッファブロック(166) を有し、該バッファブロックの出力は、前記第１閉回路の微分ブロックの出力が夫々０であるか否かに応じて、前記第２閉回路のコンパレータの出力に等しいか又は０に等しく、前記第１及び第２閉回路の積分回路の出力は、夫々前記電荷要素(30)の第１及び第２電圧ソース(V1,V2) によって印加される電圧に等しい電圧を与えることを特徴とする請求項６又は７に記載のサーキュレータ。
  9. 前記微分装置は、前記低域フィルタの出力とアースとの間に直列で配置されたコンデンサ(101) 及び抵抗器(102) から形成され、該コンデンサと抵抗器との間の中間ノードは前記制御閉回路の分割ブロック(110,160) の入力(N) に接続されており、
    各制御閉回路の前記安定装置は、第１シュミットトリガ(120,170) 及び第２シュミットトリガ(130,180) を有し、前記第１シュミットトリガの入力は、考慮対象の閉回路の前記コンパレータ(115;165) に接続され、第１抵抗器(125;175) は前記シュミットトリガ間に配置され、コンデンサ(126;176) は前記第２シュミットトリガの入力とアースとの間に配置され、第２抵抗器(135;185) は、前記第２シュミットトリガの出力と考慮対象の制御閉回路の積分ブロックの入力との間に配置されており、
    各制御閉回路の前記微分ブロックは、該ブロックの入力とアースとの間に直列にコンデンサ(150;197) と抵抗器(151;198) とを有し、該コンデンサと抵抗器との間の中間ノードは前記ブロックの出力を形成しており、
    各制御閉回路の前記積分ブロックは、差動増幅器(140;190) と、該差動増幅器の出力と負の入力との間に並列に配置されたコンデンサ(145;195) 及び抵抗器(146;196) とを有し、前記増幅器の正端子及び負端子は、夫々アースと考慮対象の閉回路の安定装置の出力とに夫々接続されている
    ことを特徴とする請求項８に記載のサーキュレータ。
  10. 電磁気信号を受信し送信するための端末において、
    請求項１乃至９のいずれかに記載のサーキュレータを備え、該サーキュレータはアンテナに接続されていることを特徴とする端末。
JP2008552866A 2006-02-02 2007-02-02 サーキュレータタイプのモノリシック装置 Expired - Fee Related JP4945579B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0650365A FR2896918B1 (fr) 2006-02-02 2006-02-02 Dispositif monolithique de type circulateur
FR0650365 2006-02-02
PCT/FR2007/050742 WO2007090982A2 (fr) 2006-02-02 2007-02-02 Dispositif monolithique de type circulateur

Publications (2)

Publication Number Publication Date
JP2009525652A true JP2009525652A (ja) 2009-07-09
JP4945579B2 JP4945579B2 (ja) 2012-06-06

Family

ID=37038498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552866A Expired - Fee Related JP4945579B2 (ja) 2006-02-02 2007-02-02 サーキュレータタイプのモノリシック装置

Country Status (8)

Country Link
US (1) US7782155B2 (ja)
EP (1) EP1979983B1 (ja)
JP (1) JP4945579B2 (ja)
AT (1) ATE433208T1 (ja)
CA (1) CA2640664C (ja)
DE (1) DE602007001236D1 (ja)
FR (1) FR2896918B1 (ja)
WO (1) WO2007090982A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015526925A (ja) * 2012-05-24 2015-09-10 レイセオン カンパニー 低プロファイル広帯域トランスミットアレイに関するディフェレンシャルハイパワーアンプ
US9419320B2 (en) 2011-12-20 2016-08-16 Murata Manufacturing Co., Ltd. Nonreciprocal circuit element and transceiver device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009171350A (ja) * 2008-01-17 2009-07-30 Nsc Co Ltd ラジオ受信機およびこれに用いる受信用半導体集積回路
US20140103735A1 (en) * 2012-10-16 2014-04-17 California Institute Of Technology Systems and methods for wireless transducers through integrated on-chip antenna
WO2018101112A1 (ja) * 2016-11-30 2018-06-07 株式会社村田製作所 配線基板、カプラモジュール、及び通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304429A (ja) * 1992-04-24 1993-11-16 Fujitsu Ltd 並列運転増幅器とその異常検出回路
JP2001036012A (ja) * 1999-07-21 2001-02-09 Hitachi Ltd 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置
EP1209756A1 (en) * 2000-11-28 2002-05-29 Telefonaktiebolaget L M Ericsson (Publ) A radio frequency amplifying circuit
JP2002299915A (ja) * 2001-01-24 2002-10-11 Murata Mfg Co Ltd 非可逆回路素子及び通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2807813C2 (de) * 1978-02-23 1980-02-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Erreichung von Leistungsanpassung bei rauschangepaBten Hochfrequenz-Verstärkern
DE19508429A1 (de) * 1995-03-09 1996-09-12 Daimler Benz Ag Zirkulatoranordnung
US5697088A (en) * 1996-08-05 1997-12-09 Motorola, Inc. Balun transformer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304429A (ja) * 1992-04-24 1993-11-16 Fujitsu Ltd 並列運転増幅器とその異常検出回路
JP2001036012A (ja) * 1999-07-21 2001-02-09 Hitachi Ltd 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置
EP1209756A1 (en) * 2000-11-28 2002-05-29 Telefonaktiebolaget L M Ericsson (Publ) A radio frequency amplifying circuit
JP2002299915A (ja) * 2001-01-24 2002-10-11 Murata Mfg Co Ltd 非可逆回路素子及び通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419320B2 (en) 2011-12-20 2016-08-16 Murata Manufacturing Co., Ltd. Nonreciprocal circuit element and transceiver device
JP2015526925A (ja) * 2012-05-24 2015-09-10 レイセオン カンパニー 低プロファイル広帯域トランスミットアレイに関するディフェレンシャルハイパワーアンプ

Also Published As

Publication number Publication date
US20090302964A1 (en) 2009-12-10
FR2896918B1 (fr) 2008-04-11
WO2007090982A3 (fr) 2007-11-22
JP4945579B2 (ja) 2012-06-06
CA2640664C (en) 2014-10-28
CA2640664A1 (en) 2007-08-16
ATE433208T1 (de) 2009-06-15
WO2007090982A2 (fr) 2007-08-16
EP1979983A2 (fr) 2008-10-15
EP1979983B1 (fr) 2009-06-03
DE602007001236D1 (de) 2009-07-16
FR2896918A1 (fr) 2007-08-03
US7782155B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
KR101658286B1 (ko) 무선 주파수 커플러용 시스템 및 방법
US9479126B2 (en) System and method for a low noise amplifier
EP2847869B1 (en) A transceiver with an integrated rx/tx configurable passive network
US10224876B2 (en) Low dropout voltage regulator for highly linear radio frequency power amplifiers
KR20170093208A (ko) 조정 가능한 rf 커플러
CN110311630A (zh) 用于旁路低噪声放大器的***和方法
JP4945579B2 (ja) サーキュレータタイプのモノリシック装置
EP3044871B1 (en) Wideband bias circuits and methods
CN105827208A (zh) 用于实施差分驱动放大器及线圈布置的设备及方法
WO2020108386A1 (zh) 射频放大模块及通信终端
US7719349B2 (en) Filter circuit for wireless applications and noise reduction method
US7236802B2 (en) Coupling device for interfacing power amplifier and antenna in differential mode
CN104426489A (zh) 功率放大器
US20090261903A1 (en) Variable gain rf amplifier
CN110289830B (zh) 一种分支滤波网络
CN112994623B (zh) 一种应用于功率放大器的功率检测电路
KR100737539B1 (ko) 이동 통신 단말기의 전력증폭기 정합회로
CN221042806U (zh) 一种功率放大电路、电子电路及电子设备
US11552666B1 (en) Low loss impedance matching circuit network having an inductor with a low coupling coefficient
US10171112B2 (en) RF multiplexer with integrated directional couplers
CN220823062U (zh) 一种射频器件及包括其的射频电路***和电子设备
US20240195367A1 (en) Rf circuit
US8766725B2 (en) Apparatus and methods for frequency compensation of an amplifier
US11309842B2 (en) Power amplifier circuit
US11128273B2 (en) Variable gain amplifier embedded in a reception chain

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees