JP2009525619A - Geiger mode avalanche photodiode - Google Patents

Geiger mode avalanche photodiode Download PDF

Info

Publication number
JP2009525619A
JP2009525619A JP2008553439A JP2008553439A JP2009525619A JP 2009525619 A JP2009525619 A JP 2009525619A JP 2008553439 A JP2008553439 A JP 2008553439A JP 2008553439 A JP2008553439 A JP 2008553439A JP 2009525619 A JP2009525619 A JP 2009525619A
Authority
JP
Japan
Prior art keywords
photodiode
layer
avalanche
region
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008553439A
Other languages
Japanese (ja)
Inventor
プラバート アガルヴァル
ジャン ソンスキー
ラッセ ユハナ カウピネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2009525619A publication Critical patent/JP2009525619A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode

Abstract

シリコン・オン・インシュレータ・ウェハと基板搬送処理とを用いて、アバランシェモードフォトダイオードアレイ102が製造される。アレイは、複数のフォトダイオード100を含む。そのフォトダイオード100は、電気的な絶縁層206、空乏領域204、並びに第１のドープ領域208及び第２のドープ領域210を含む。相互接続層212は、フォトダイオードに対する電気的接続を提供する電極214,216を含む。フォトダイオードアレイ102は、ハンドルウェハ217により運搬される。  An avalanche mode photodiode array 102 is manufactured using a silicon-on-insulator wafer and a substrate transfer process. The array includes a plurality of photodiodes 100. The photodiode 100 includes an electrically insulating layer 206, a depletion region 204, and a first doped region 208 and a second doped region 210. Interconnect layer 212 includes electrodes 214 and 216 that provide electrical connection to the photodiode. The photodiode array 102 is carried by the handle wafer 217.

Description

本発明は、フォトダイオードの分野に関し、より詳細には、アバランシェモードフォトダイオードに関する。本発明は、医療イメージング装置用の放射線検出器だけでなく、比較的高速かつ効率的な光検出が求められる他の状況においても特定の用途が見出される。   The present invention relates to the field of photodiodes, and more particularly to avalanche mode photodiodes. The invention finds particular application not only in radiation detectors for medical imaging devices, but also in other situations where relatively fast and efficient light detection is required.

ガイガーモード・アバランシェ・フォトダイオードは、通常、個別の光子を検出し、かつナノ秒未満の範囲における信号を生成するのに十分な感度を持つ半導体光検出器である。例えば、Webb及びMcIntyreによるSingle Photon Detection with Avalanche Photodiodes, Bulletin of the American Physical Society, vol. 15, p.813(1970)や、RochasらによるFirst Fully Integrated 2-D Array of Single-Photon Detectors in Standard CMOS Technology, IEEE Phot. Tech. Lett., vol. 15, no.6, p.963(2003)を参照されたい。   Geiger mode avalanche photodiodes are semiconductor photo detectors that are usually sensitive enough to detect individual photons and generate signals in the sub-nanosecond range. For example, Single Photon Detection with Avalanche Photodiodes, Bulletin of the American Physical Society, vol. 15, p.813 (1970) by Webb and McIntyre, and First Fully Integrated 2-D Array of Single-Photon Detectors in Standard CMOS by Rochas et al. Technology, IEEE Phot. Tech. Lett., Vol. 15, no.6, p.963 (2003).

単光子アバランシェダイオード(SPADs)とも称されることのあるガイガーモードデバイスは、従来のアバランシェ・フォトダイオードに似ている。しかしながら、それらは、通常、降伏電圧を上回る10〜20%のオーダにある電圧でバイアスされる。空乏層における電子孔ペアの生成により、例えば、入射光子によりアバランシェイベントが引き起こされるまで、この状態が維持されることができる。アバランシェ処理をクエンチし、そのデバイスを感応状態に戻すため、レジスタ又は能動回路といったクエンチ回路が使用される。   Geiger mode devices, sometimes referred to as single photon avalanche diodes (SPADs), are similar to conventional avalanche photodiodes. However, they are normally biased with a voltage on the order of 10-20% above the breakdown voltage. Generation of electron hole pairs in the depletion layer can maintain this state until, for example, an avalanche event is triggered by incident photons. A quench circuit, such as a resistor or active circuit, is used to quench the avalanche process and return the device to a sensitive state.

こうしたフォトダイオードは有益であることが証明されたが、まだ改良の余地が残されている。既存の多くのフォトダイオード実現において、比較的短い波長の入射光(例えば、可視スペクトルの青色端部での波長を持つ光子)が、デバイスの高ドープされた上部表面において優先的に吸収される。通常、最初の200ナノメータ(nm)付近である。結果として、デバイス量子効率が減らされ、特にこうした比較的短い波長において減らされる。   Although such photodiodes have proven useful, there is still room for improvement. In many existing photodiode implementations, incident light of a relatively short wavelength (eg, photons having a wavelength at the blue end of the visible spectrum) is preferentially absorbed at the highly doped top surface of the device. Usually around the first 200 nanometers (nm). As a result, device quantum efficiency is reduced, especially at these relatively short wavelengths.

更に、高ドープされた領域で生成されたキャリアは、アバランシェ処理を開始するために、空乏領域のエッジに拡散しなければならない。その拡散時間は、デバイスの速度を限定する可能性があり、特にブルーレジメ(blue regime)において生じる。例えば、光子束の測定を容易にするために、そのデバイスがアレイで使用されるとき、別の限定が生じる。斯かるアレイにおいて、アレイ要素、デバイス電極及びクエンチ回路間の光学アイソレーションにより占有される領域が、そのデバイスの領域効率性を減らしてしまう。   Furthermore, the carriers generated in the highly doped region must diffuse to the edge of the depletion region in order to start the avalanche process. The diffusion time can limit the speed of the device, especially in the blue regime. For example, another limitation arises when the device is used in an array to facilitate measurement of photon flux. In such an array, the area occupied by optical isolation between the array elements, the device electrodes and the quench circuit reduces the area efficiency of the device.

本発明の側面は、こうした問題その他を解決することである。   An aspect of the present invention is to solve these problems and others.

本発明の第１の側面によれば、アバランシェ・フォトダイオードが、半導体空乏領域と、陽極と、陰極とを含む。荷電キャリアを生成するよう、可視スペクトルの青色端部における波長を持つ入射光子が、上記空乏領域において吸収される。上記フォトダイオードにおけるアバランシェ電流を生成するよう、上記荷電キャリアは、上記空乏領域において、衝撃イオン化を行う。   According to a first aspect of the present invention, an avalanche photodiode includes a semiconductor depletion region, an anode, and a cathode. Incident photons having a wavelength at the blue end of the visible spectrum are absorbed in the depletion region so as to generate charge carriers. The charge carriers undergo impact ionization in the depletion region so as to generate an avalanche current in the photodiode.

本発明の別の側面によれば、アバランシェ・フォトダイオードのアレイを製造する方法が、基板と、シリコン層と、上記基板と上記シリコン層との間に物理的に配置される埋め込み酸化物層とを含むシリコン・オン・インシュレータ・ウェハを用いる。その方法は、上記シリコン層において複数のアバランシェ・フォトダイオードを形成するステップを含む。上記フォトダイオードは、陽極、陰極及び空乏領域を含む。その方法は、個別のフォトダイオードの上記陽極及び上記陰極と電気的通信を行う複数の電極を形成するステップも含み、上記複数の電極は、上記埋め込み酸化物層の反対側にある上記シリコン層の側に配置される。またその方法は、上記基板を除去するステップも含み、上記除去により、上記フォトダイオードは、上記埋め込み酸化物層を介して照射される。   According to another aspect of the invention, a method of manufacturing an array of avalanche photodiodes includes a substrate, a silicon layer, and a buried oxide layer physically disposed between the substrate and the silicon layer. A silicon-on-insulator wafer containing is used. The method includes forming a plurality of avalanche photodiodes in the silicon layer. The photodiode includes an anode, a cathode, and a depletion region. The method also includes forming a plurality of electrodes in electrical communication with the anode and cathode of individual photodiodes, wherein the plurality of electrodes are formed on the silicon layer opposite the buried oxide layer. Placed on the side. The method also includes the step of removing the substrate, whereby the photodiode is irradiated through the buried oxide layer by the removal.

本発明の別の側面によれば、フォトダイオードアレイが、シリコン・オン・インシュレータ・ウェハを用いて生成される。上記フォトダイオードアレイは、上記シリコン・オン・インシュレータ・ウェハのシリコン層において複数のアバランシェ・フォトダイオードを形成するステップと、個別のフォトダイオードの上記陽極及び上記陰極と電気的通信を行う複数の電極を形成するステップと、上記シリコン・オン・インシュレータ・ウェハにハンドルウェハを付けるステップと、上記基板を除去するステップとを含む処理を用いて製造される。上記除去により、上記フォトダイオードは、上記埋め込み酸化物層を介して照射される。上記フォトダイオードは、陽極、陰極及び空乏領域を含み、上記複数の電極は、上記埋め込み酸化物層の反対のフォトダイオードの側に配置され、及び上記電極は、上記ハンドルウェハと上記フォトダイオードとの間に物理的に配置される。   According to another aspect of the invention, a photodiode array is generated using a silicon-on-insulator wafer. The photodiode array includes a step of forming a plurality of avalanche photodiodes in a silicon layer of the silicon-on-insulator wafer, and a plurality of electrodes in electrical communication with the anode and the cathode of the individual photodiodes. Fabricated using a process that includes forming, attaching a handle wafer to the silicon-on-insulator wafer, and removing the substrate. By the removal, the photodiode is irradiated through the buried oxide layer. The photodiode includes an anode, a cathode, and a depletion region, the plurality of electrodes are disposed on a side of the photodiode opposite the buried oxide layer, and the electrodes are disposed between the handle wafer and the photodiode. Physically placed between.

本発明の別の側面によれば、アバランシェ・フォトダイオードが、上記フォトダイオードの陰極を形成する第１の半導体ドープ領域と、上記フォトダイオードの陽極を形成する第２の半導体ドープ領域と、上記フォトダイオードの光受信面と光学通信を行う第３の半導体領域と、上記第１の半導体ドープ領域と電気的通信を行う第１の電極及び上記第２の半導体ドープ領域と電気的通信を行う第２の電極を含む相互接続層とを含む。上記フォトダイオードがアバランシェモードで動作されるとき、上記第３の半導体領域のほぼすべてが空乏状態にされる。上記第３の半導体領域は、上記相互接続層と上記光受信面との間に物理的に配置される。   According to another aspect of the present invention, an avalanche photodiode includes a first semiconductor doped region that forms a cathode of the photodiode, a second semiconductor doped region that forms an anode of the photodiode, and the photo A third semiconductor region in optical communication with the light receiving surface of the diode; a first electrode in electrical communication with the first semiconductor doped region; and a second in electrical communication with the second semiconductor doped region. And an interconnect layer including a plurality of electrodes. When the photodiode is operated in the avalanche mode, almost all of the third semiconductor region is depleted. The third semiconductor region is physically disposed between the interconnect layer and the light receiving surface.

本発明の別の側面によれば、装置が、検査領域と、上記検査領域における検査対象の対象物を支持するよう構成される対象物支持部と、放射線検出器アレイとを含む。該放射線検出器アレイが、アバランシェ・フォトダイオードのアレイと上記検査領域に面する放射線感知面とを含む。上記フォトダイオードは、陽極、陰極及び空乏領域を含む。上記検出器アレイは、前記フォトダイオードに対する電気接続を提供する複数の電極を含む相互接続層も含む。上記フォトダイオードの空乏領域において吸収される光子が、荷電キャリアを生成し、上記フォトダイオードにおけるアバランシェ電流を生成するよう、上記荷電キャリアは、上記フォトダイオードの空乏領域において、衝撃イオン化を行う。上記相互接続層が、上記放射線受信面の反対にある上記フォトダイオードアレイの側に配置される。   According to another aspect of the present invention, an apparatus includes an inspection region, an object support configured to support an object to be inspected in the inspection region, and a radiation detector array. The radiation detector array includes an array of avalanche photodiodes and a radiation sensitive surface facing the examination region. The photodiode includes an anode, a cathode, and a depletion region. The detector array also includes an interconnect layer that includes a plurality of electrodes that provide electrical connection to the photodiode. The charge carriers undergo impact ionization in the depletion region of the photodiode so that photons absorbed in the depletion region of the photodiode generate charge carriers and avalanche current in the photodiode. The interconnect layer is disposed on the side of the photodiode array opposite the radiation receiving surface.

添付図面及び説明を読み理解すれば、当業者は、本発明の更に他の側面を理解することであろう。   Those skilled in the art will appreciate still other aspects of the present invention upon reading and understanding the accompanying drawings and description.

本発明は、例示を介して説明されるが、対応する図面における図に限定されるものではない。図面において、同様な参照符号は、同様な要素を示す。   The present invention will be described by way of example, but is not limited to the figures in the corresponding drawings. In the drawings, like reference numbers indicate like elements.

当業者であれば、明確さ及び説明の簡単さのため、図面における種々の特徴が大きさ通りに描かれてはいないことを理解されるであろう。   Those skilled in the art will appreciate that the various features in the drawings are not drawn to scale for clarity and simplicity of description.

図１及び図２を参照すると、フォトダイオードアレイ１０２が、複数の背面照射アバランシェ・フォトダイオード１００１、１００２、１００３、...１００ｎを含む。２次元アレイが図示されるが、例えば１次元アレイ、不規則なアレイ、及び単一のフォトダイオードといった他の構成も想定される。 1 and 2, a photodiode array 102 includes a plurality of back-illuminated avalanche photodiodes 100 1 , 100 2 , 100 3 ,... 100 n . Although a two-dimensional array is shown, other configurations are envisioned, such as a one-dimensional array, an irregular array, and a single photodiode.

ここで図２に目を向けると、フォトダイオード１００は、光受信面２２２を介して入射光２２０を受信する。酸化シリコンの層といった電気的絶縁層２０２が、そこを通る光透過率を最大化するために好ましく選択される厚みを持ち、例えば、約100〜300ナノメータ(nm)の範囲の厚である。400nmの波長を持つ光に対して、例えば、200nmの厚を持つ層は、空気の約80%の透過係数を持つ。他の波長及び層の厚さも想定される。絶縁層２０２は、省略されることもできる。   Turning now to FIG. 2, the photodiode 100 receives the incident light 220 through the light receiving surface 222. An electrically insulating layer 202, such as a layer of silicon oxide, has a thickness that is preferably selected to maximize light transmission therethrough, for example, in the range of about 100-300 nanometers (nm). For light with a wavelength of 400 nm, for example, a layer with a thickness of 200 nm has a transmission coefficient of about 80% of air. Other wavelengths and layer thicknesses are also envisioned. The insulating layer 202 can be omitted.

およそ100-500nmの厚を持つ空乏層２０４が、シリコンといった低ドープ(lightly doped)半導体層から製造される。ドーパントは、半導体物質における変動効果を減らすものとして主に機能する。デバイスの動作の間、空乏層２０４ではキャリアが使い尽くされる点を理解されたい。固有の(即ち、意図的にドーピングされたものではない)半導体も使用されることができる。   A depletion layer 204 having a thickness of approximately 100-500 nm is fabricated from a lightly doped semiconductor layer such as silicon. Dopants function primarily as reducing the variability effects in semiconductor materials. It should be understood that carriers are exhausted in the depletion layer 204 during device operation. Intrinsic (ie, not intentionally doped) semiconductors can also be used.

フォトダイオード１００が、絶縁層２０２と空乏領域２０４との間のインタフェースでのダングリングボンドといった、可能性として有害な格子欠陥の効果を減らすよう処理されることもできる。１つの実現において、空乏層２０４と絶縁層２０２との間のインタフェースにおいておよそ5〜15nmの厚を持つp型ドープ層２０６が与えられる。好ましくは、ドープ層２０６の厚は、特に、可視スペクトルの青色端部における波長を持つか、それより短い波長を持つ入射光子２２０を実質的に吸収することなくインタフェースでの欠陥効果を減らすよう選択される。ドーパントは好ましくは、絶縁層２０２に延在する。ドーパント濃度は通常、ガウシアン曲線に従うので、ピーク濃度は有利には、インタフェースに、若しくはその近くに配置されるか、又はそのインタフェースのわずかに絶縁層２０２側に配置される。化学パシベーションといった他の技術も想定される。ドープ層又はパシベーション層２０６は省略されることもできる。   The photodiode 100 can also be treated to reduce the effects of potentially harmful lattice defects, such as dangling bonds at the interface between the insulating layer 202 and the depletion region 204. In one implementation, a p-type doped layer 206 is provided having a thickness of approximately 5-15 nm at the interface between the depletion layer 204 and the insulating layer 202. Preferably, the thickness of the doped layer 206 is selected to reduce defect effects at the interface without substantially absorbing incident photons 220 having wavelengths at or below the blue end of the visible spectrum, in particular. Is done. The dopant preferably extends into the insulating layer 202. Since the dopant concentration typically follows a Gaussian curve, the peak concentration is advantageously placed at or near the interface or slightly on the insulating layer 202 side of the interface. Other techniques such as chemical passivation are also envisioned. The doped layer or passivation layer 206 may be omitted.

シリコン層の第１の領域２０８は、p型ドープされ、フォトダイオード１００の陽極を形成する。一方、第２のドープ領域２１０は、n型ドープされ、陰極を形成する。共に、空乏層２０４並びに第１のドープ領域２０８及び第２のドープ領域２１０は、pπn、pνn、又はpinフォトダイオードを形成する。ダングリングボンドの効果を更に減らすために、第１のドープ領域２０８及び層２０６は好ましくは、空乏領域２０４が絶縁層２０２又はアイソレーション領域２１８に到達することを防止するよう共働する。ドープ層２０６及びインプラント領域２０８、２１０のドーピングが反対にされることもできる点に留意されたい。その場合、第１の領域２０８は、フォトダイオードの陰極を形成し、第２の領域２１０は、陽極を形成する。   The first region 208 of the silicon layer is p-type doped and forms the anode of the photodiode 100. On the other hand, the second doped region 210 is n-type doped to form a cathode. Together, the depletion layer 204 and the first doped region 208 and the second doped region 210 form a pπn, pνn, or pin photodiode. In order to further reduce the effects of dangling bonds, the first doped region 208 and layer 206 preferably cooperate to prevent the depletion region 204 from reaching the insulating layer 202 or the isolation region 218. Note that the doping of doped layer 206 and implant regions 208, 210 may be reversed. In that case, the first region 208 forms the cathode of the photodiode, and the second region 210 forms the anode.

数マイクロメータ(μm)の厚を持つバックエンド相互接続層２１２は、pドープ領域２０８に電気的に接続される第１の電極２１４を含む。２つの電極が示されるが、共に第１のドープ領域に接続される点を理解されたい。電極の１つは省略されることができる。第２の電極２１６は、nドープ領域２１０に電気的に接続される。ポリシリコン又は他の適切な物質(図示省略)から作られるクエンチングレジスタが、バックエンド層２１２に含まれることができる。ガラス又は他の適切な物質から製造されるキャリア基板又はハンドルウェハ２１７は、約1ミリメータ(mm)の厚を持つ。アイソレーショントレンチといったアイソレーション領域２１８は、隣接フォトダイオード又は他のデバイスからフォトダイオード１００を孤立化させる。   A back-end interconnect layer 212 having a thickness of a few micrometers (μm) includes a first electrode 214 that is electrically connected to the p-doped region 208. Although two electrodes are shown, it should be understood that both are connected to the first doped region. One of the electrodes can be omitted. Second electrode 216 is electrically connected to n-doped region 210. Quenching resistors made from polysilicon or other suitable material (not shown) can be included in the backend layer 212. A carrier substrate or handle wafer 217 made from glass or other suitable material has a thickness of about 1 millimeter (mm). An isolation region 218, such as an isolation trench, isolates the photodiode 100 from adjacent photodiodes or other devices.

各フォトダイオード１００は好ましくは、約400〜2500μm2の面積を持つが、他の面積も想定される。フォトダイオードを受信する光子束を示す信号を得ることが目的である場合、有利には、アレイ１０２により受信される光子束を示す出力信号を生み出すよう、アレイ１０２における様々なフォトダイオード１００の出力が合計される。 Each photodiode 100 preferably has an area of about 400-2500 μm 2 although other areas are envisioned. If the goal is to obtain a signal indicative of the photon flux that is received by the photodiode, advantageously the output of the various photodiodes 100 in the array 102 is such that an output signal indicative of the photon flux received by the array 102 is produced. To be summed.

図３及び図４は、シリコン・オン・インシュレータ(SOI)ウェハ３０１及び基板搬送処理を用いて、フォトダイオードアレイ１０２を製造する技術を説明する。図３ａを参照すると、SOIウェハ３０１は従来、シリコン基板３０２と、二酸化シリコン(SiO2)又は他の埋め込み酸化物(buried oxide)絶縁層２０２と、シリコン層３０４とを含む。特に有利なSOIウェハは、従来の処理技術(例えばCMOS処理技術)がフォトダイオード１００を生成するのに使用されることができる点にある。更に、所望の信号処理回路が、製造過程の一部としてSOIウェハ上に容易に組み込まれることもできる。SOIウェハ３０１に関して製造技術が説明されるが、所望のフォトダイオード１００構造を提供する他の製造技術が実現されることもできる。 3 and 4 illustrate a technique for manufacturing the photodiode array 102 using a silicon-on-insulator (SOI) wafer 301 and a substrate transfer process. Referring to FIG. 3 a, SOI wafer 301 conventionally includes a silicon substrate 302, silicon dioxide (SiO 2 ) or other buried oxide insulating layer 202, and a silicon layer 304. A particularly advantageous SOI wafer is that conventional processing techniques (eg, CMOS processing techniques) can be used to produce the photodiode 100. Furthermore, the desired signal processing circuit can be easily incorporated on the SOI wafer as part of the manufacturing process. Although manufacturing techniques are described with respect to the SOI wafer 301, other manufacturing techniques that provide the desired photodiode 100 structure may be implemented.

アイソレーション領域２１８は、ステップ４０２で製造される。アイソレーションがトレンチアイソレーションを用いて提供されるような場合、所望のマスクが適用され、そのトレンチはエッチングされ(好ましくは、絶縁層２０２に到達する)、誘電体で充填される。シリコンの局所酸化(LOCOS)又は他のアイソレーション技術も想定される。シリコン層３０４の上部表面には化学機械ポリッシング(CMP)処理も適用される。例示的なフォトダイオード１００に対するアイソレーション領域２１８を示すウェハ３０１の断面が、図３ｂに示される。   An isolation region 218 is manufactured at step 402. Where isolation is provided using trench isolation, the desired mask is applied and the trench is etched (preferably reaching the insulating layer 202) and filled with a dielectric. Silicon local oxidation (LOCOS) or other isolation techniques are also envisioned. A chemical mechanical polishing (CMP) process is also applied to the upper surface of the silicon layer 304. A cross section of the wafer 301 showing the isolation region 218 for the exemplary photodiode 100 is shown in FIG. 3b.

ステップ４０４において、図３ｃを参照して、絶縁層３０２とシリコン層３０４との間のインタフェースでの格子欠陥の効果を減らすため、ウェハ３０１が処理される。ある実施形態では、ウェハ３０１のフロント側３９９からドーパントイオンを注入する(implant)ことにより、ドープ層２０６が形成される。この層は、マスクされる必要がない点に留意されたい。上述されたように、化学パシベーション又は他の適切な技術も想定されることができる。ステップ４０４は省略されることもできる。特に、SOIウェハが十分に高い品質であるか、又はインタフェーストラップを最小化するために製造の間処理される場合には、省略可能である。   In step 404, referring to FIG. 3c, the wafer 301 is processed to reduce the effects of lattice defects at the interface between the insulating layer 302 and the silicon layer 304. In one embodiment, the doped layer 206 is formed by implanting dopant ions from the front side 399 of the wafer 301. Note that this layer does not need to be masked. As mentioned above, chemical passivation or other suitable techniques can also be envisaged. Step 404 may be omitted. It can be omitted, especially if the SOI wafer is of high enough quality or is processed during manufacturing to minimize interface traps.

ステップ４０６において、図３ｄを参照して、所望のマスクを適用し、ドーパントイオンを注入することにより、第１のドープ領域２０８が形成される。ステップ４０８において、図３ｅを参照して、第２のドープ領域２１０が同様に形成される。望むなら、追加的な信号処理又は他の回路も実現されることができる。ステップ４１０でアニーリング処理が実行される。   In step 406, referring to FIG. 3d, the first doped region 208 is formed by applying a desired mask and implanting dopant ions. In step 408, referring to FIG. 3e, a second doped region 210 is similarly formed. Additional signal processing or other circuitry can be implemented if desired. In step 410, an annealing process is performed.

様々な別のフォトダイオード１００構成が可能であることに留意されたい。従って、例えば、第１のドープ領域２０８及び第２のドープ領域２１０が、図２に表されるような一般的な環状構造を持つことができる。第１の領域２０８及び第２の領域２１０は、例えば図５に表されるように、交差指型(interdigitated:交互嵌合型)とすることもできる。   Note that various other photodiode 100 configurations are possible. Therefore, for example, the first doped region 208 and the second doped region 210 can have a general annular structure as shown in FIG. The first region 208 and the second region 210 may be of an interdigitated type as shown in FIG. 5, for example.

ステップ４１２において、図３ｆを参照して、相互接続層２１２及び電極２１４、２１６は、バックエンド処理ステップにおいて製造される。   In step 412, referring to FIG. 3f, interconnect layer 212 and electrodes 214, 216 are fabricated in a back-end processing step.

ステップ４１４において、相互接続層２１２がキャリア基板２１７に固定され、SOIウェハ３０１のシリコン基板３０２が除去されるよう、従って、図１に表される構造を生み出すよう、基板搬送処理が実行される。基板搬送処理を実行するための適切な技術は、2001年1月23日付けのタイトル「Semiconductor Device Comprising a Glass Supporting Body onto Which a Substrate with Semiconductor Elements and a Metalization is Attached by Means of an Adhesive」である米国特許番号6,177,707に記載され、本書でも参照により含まれる。   In step 414, a substrate transfer process is performed so that the interconnect layer 212 is secured to the carrier substrate 217 and the silicon substrate 302 of the SOI wafer 301 is removed, thus creating the structure depicted in FIG. A suitable technique for performing substrate transfer processing is the title `` Semiconductor Device Comprising a Glass Supporting Body onto Which a Substrate with Semiconductor Elements and a Metalization is Attached by Means of an Adhesive '' dated January 23, 2001. U.S. Pat. No. 6,177,707, which is also incorporated herein by reference.

より詳細には、相互接続層２１２は、エポキシ、アクリレート又は他の適切な接着剤を用いてキャリア基板２１７に接着される。有利なことに、その接着剤は、UV感応する開始剤が追加される無溶媒モノマを含む。モノマは、UVに対する被ばくで架橋し、約5〜15μmの範囲の厚を持つアクリル層を形成する。その後、基板３０２は、絶縁層２０２に対して下に除去される。このため、基板は、CMP処理の対象となり、それは、絶縁層２０２に対する距離がμmのわずか数十分の一まで続けられる。その後、絶縁層は、水酸化カリウム(KOH)エッチングバス(etch bath)にさらされる。絶縁層２０２に到達すると、エッチング処理は停止する。非SOIベースのウェハが使用される場合、基板３０２を選択的に除去するため背面リソグラフが使用されることができる。   More particularly, the interconnect layer 212 is adhered to the carrier substrate 217 using epoxy, acrylate, or other suitable adhesive. Advantageously, the adhesive comprises a solventless monomer to which a UV sensitive initiator is added. The monomer crosslinks upon exposure to UV to form an acrylic layer having a thickness in the range of about 5-15 μm. Thereafter, the substrate 302 is removed below the insulating layer 202. For this reason, the substrate is subject to CMP processing, which continues to a few tenths of a μm distance to the insulating layer 202. The insulating layer is then exposed to a potassium hydroxide (KOH) etch bath. When the insulating layer 202 is reached, the etching process stops. If a non-SOI based wafer is used, a backside lithograph can be used to selectively remove the substrate 302.

図６を参照すると、電離放射線検出器として使用するのに特に適した放射線検出器アレイ６００は、絶縁層２０２に光学的に結合されるシンチレータ物質６０２を含む。シンチレータ６０２の放射線受信面６０４で受信される放射線６０４に応じて、シンチレータ６０２により生成される光が、フォトディテクタ１００により受信される。陽電子放出断層撮影(PET)用途では、タイムオブフライト(TOF)情報を与えるため、有利には、ルテチウムイットリウムオルトケイ酸塩(LYSO)、ルテチウムオルトケイ酸塩(LSO)、及び臭化ランタン(LaBr)といった比較的高速なシンチレータ物質が使用されることができる。LySO及びLSOは、およそ420nmの波長を持つ光を放ち、LaBrは、およそ370nmの波長を持つ光を放つ。理解されるように、両方とも可視スペクトルの青色端部にある。   Referring to FIG. 6, a radiation detector array 600 that is particularly suitable for use as an ionizing radiation detector includes a scintillator material 602 that is optically coupled to an insulating layer 202. The light generated by the scintillator 602 is received by the photodetector 100 in response to the radiation 604 received by the radiation receiving surface 604 of the scintillator 602. For positron emission tomography (PET) applications, such as lutetium yttrium orthosilicate (LYSO), lutetium orthosilicate (LSO), and lanthanum bromide (LaBr) are advantageously used to provide time of flight (TOF) information. A relatively fast scintillator material can be used. LySO and LSO emit light with a wavelength of approximately 420 nm, and LaBr emits light with a wavelength of approximately 370 nm. As can be seen, both are at the blue end of the visible spectrum.

特定の用途における要件に基づき、硫酸化ガドリニウム(GOS)、ヨウ化ナトリウム(NaI)、ガドリニウムケイ酸塩(GSO)、ビスマスゲルマニウム(BGO)、混合ルテチウムケイ酸塩(MLS)、ルテチウムガドリニウムケイ酸塩(LGSO)及び塩化ランタン(LaCl)、並びにそれらの混合物といった他の適切なシンチレータも想定される。当業者であれば理解されるように、シンチレータ６０２の選択並びにシンチレータ６０２及び絶縁層２０２の相対的な厚の選択は好ましくは、所望のシンチレータ６０２変換効率及び絶縁層光透過率を提供するよう調整される。   Based on specific application requirements, gadolinium sulfate (GOS), sodium iodide (NaI), gadolinium silicate (GSO), bismuth germanium (BGO), mixed lutetium silicate (MLS), lutetium gadolinium silicate Other suitable scintillators such as (LGSO) and lanthanum chloride (LaCl), and mixtures thereof are also envisioned. As will be appreciated by those skilled in the art, the selection of the scintillator 602 and the selection of the relative thickness of the scintillator 602 and the insulating layer 202 are preferably adjusted to provide the desired scintillator 602 conversion efficiency and insulating layer light transmission. Is done.

動作中おいて、フォトダイオード１００は、好ましくは、ダイオードの降伏電圧を幾分超えるところで逆バイアスされる。それは、図示される実施形態では、5〜10ボルト直流(5 to 10 VDC)の範囲にある。フォトダイオード１００は、降伏電圧未満のアバランシェモードで動作されることもできる。いずれにせよ、空乏領域２０４のすべて、又はほぼすべてと、特に、比較的短い波長の入射光子が吸収される空乏領域２０４の一部とが、空乏状態で維持される。   In operation, the photodiode 100 is preferably reverse biased somewhere above the breakdown voltage of the diode. It is in the range of 5 to 10 volts direct current (5 to 10 VDC) in the illustrated embodiment. The photodiode 100 can also be operated in an avalanche mode below the breakdown voltage. In any case, all or nearly all of the depletion region 204 and in particular the portion of the depletion region 204 in which incident photons of relatively short wavelength are absorbed are maintained in a depleted state.

デバイスがシンチレータ６０２を含む場合、入射放射線はシンチレータ６０４で受信され、それは、対応する光パルスを生成する。LySO、LSO又はLaBrシンチレータの場合、光子は、可視スペクトルの青色端部における波長を持つ。   If the device includes a scintillator 602, incident radiation is received at the scintillator 604, which generates a corresponding light pulse. In the case of LySO, LSO or LaBr scintillators, the photons have a wavelength at the blue end of the visible spectrum.

結果として生じる光子は、まず絶縁層２０２とドープ層２０６とにぶつかる。絶縁層２０２及びドープ層２０６は好ましくは比較的薄いので、比較的多数の光子が、これらの層を通過し、空乏領域２０４において吸収される。   The resulting photons first strike the insulating layer 202 and the doped layer 206. Since the insulating layer 202 and the doped layer 206 are preferably relatively thin, a relatively large number of photons pass through these layers and are absorbed in the depletion region 204.

これらの光子は、空乏領域２０４に吸収され、従って正孔ペアを生成する。正孔ペアは、空乏領域２０４にできる電場にぶつかり、衝撃イオン化処理を介して、追加的な正孔ペアを生成する。この処理は、いわゆるアバランシェを生成するため繰り返される。正孔ペアは、第１のドープ領域２０８及び第２のドープ領域２１０で収集され、こうして、電気的な出力電流を生成する。   These photons are absorbed in the depletion region 204 and thus generate hole pairs. The hole pair hits the electric field created in the depletion region 204 and generates an additional hole pair via the impact ionization process. This process is repeated to generate a so-called avalanche. Hole pairs are collected in the first doped region 208 and the second doped region 210, thus producing an electrical output current.

空乏領域２０４において生じる光子吸収の部分を増加させることは、従来のデバイスに対するフォトダイオード１００の量子効率及び速度を改善するのに役に立つ。なぜなら、正孔ペアは、アバランシェを開始するために空乏領域２０４に拡散する必要がないからである。このため、好ましくは、空乏領域２０４のほとんど、特に、比較的短い波長を持つ入射光子２２０が吸収される空乏領域２０４の部分が、フォトダイオード１００の処理の間空乏状態となるよう(depleted)、空乏領域２０４の体積は十分小さい。第１のドープ領域２０８と第２のドープ領域２１０との間の距離を減らすことは、アバランシェにより横断されなければならない距離を更に減らし、デバイスの速度を増加させる。更に、背面照射型デザインが、アイソレーション領域２１８により占有される領域により主に制限される、アレイ１０２の領域利用を向上させる。結果として、領域利用率90%以上を持つフォトダイオードアレイ１０２が、適切なフォトダイオード１００及びアイソレーション領域２１８デザインを介して実現されることができる。   Increasing the portion of photon absorption that occurs in the depletion region 204 helps to improve the quantum efficiency and speed of the photodiode 100 over conventional devices. This is because the hole pair does not need to diffuse into the depletion region 204 to initiate the avalanche. Thus, preferably, most of the depletion region 204, particularly the portion of the depletion region 204 where incident photons 220 having a relatively short wavelength are absorbed, is depleted during processing of the photodiode 100. The volume of the depletion region 204 is sufficiently small. Reducing the distance between the first doped region 208 and the second doped region 210 further reduces the distance that must be traversed by the avalanche and increases the speed of the device. Further, the back-illuminated design improves the area utilization of the array 102, which is mainly limited by the area occupied by the isolation region 218. As a result, a photodiode array 102 with a region utilization of 90% or more can be realized through a suitable photodiode 100 and isolation region 218 design.

フォトダイオード１００がガイガーモードで維持される場合、アバランシェにより所与のフォトダイオード１００により生成される電流は、比較的光子束とは独立している。電流は連続的にクエンチされ、ダイオードは、追加的な光が受信されるまで安定状態に戻される。アバランシェが原因で所与のフォトダイオード１００により生成される電流は、比較的光子束とは独立しているので、アレイ１０２により覆われる領域において受信される束を示す信号を与えるべく、複数のフォトダイオードからの出力が使用される。他方で、フォトダイオード１００が、アバランシェモードで、しかし降伏電圧未満で動作される場合、所与のフォトダイオード１００により生成される光子電流は一般的に、入射光子束に比例する。   When the photodiode 100 is maintained in Geiger mode, the current generated by a given photodiode 100 by the avalanche is relatively independent of the photon flux. The current is continuously quenched and the diode is returned to a stable state until additional light is received. Since the current generated by a given photodiode 100 due to avalanche is relatively independent of photon flux, multiple photons are provided to provide a signal indicative of the flux received in the area covered by the array 102. The output from the diode is used. On the other hand, if the photodiode 100 is operated in avalanche mode but below the breakdown voltage, the photon current generated by a given photodiode 100 is generally proportional to the incident photon flux.

図６に関して上述された放射線検出器アレイ６００は、PETシステムにおける使用に特によく適している。図７を参照すると、PETシステム７００は、検査領域７０８を囲う１つ又は複数の軸方向のリングに配置される複数の検出器アレイ６００を持つガントリ７０２を含む。PET用途において、検査領域７０８において生じる陽電子消滅イベントにより生成される511keVのガンマ線ペアを検出するため、検出器アレイ６００が、一致検出回路と共に用いられる。   The radiation detector array 600 described above with respect to FIG. 6 is particularly well suited for use in PET systems. Referring to FIG. 7, the PET system 700 includes a gantry 702 having a plurality of detector arrays 600 arranged in one or more axial rings surrounding an examination region 708. In PET applications, the detector array 600 is used with a coincidence detection circuit to detect 511 keV gamma ray pairs generated by positron annihilation events occurring in the examination region 708.

対象物支持部７１６が、人間の患者といった画像化される対象物７１８を支持する。対象物支持部７１６は好ましくは、対象物７１８が複数の長手位置でスキャンされることができるよう、PETシステム７００の動作に合わせて長手方向に移動可能である。   An object support 716 supports an object 718 to be imaged, such as a human patient. The object support 716 is preferably movable longitudinally with the operation of the PET system 700 so that the object 718 can be scanned at a plurality of longitudinal positions.

データ取得システム７２０は、検出器アレイ６００により検出される消滅イベントのリストを含む投影データを提供する。その投影データは、TOF情報も含むことができる。再構成器７２９は、対象物７１８における放射線核種の分布を示すボリュメトリック画像データを生成する。   Data acquisition system 720 provides projection data including a list of annihilation events detected by detector array 600. The projection data can also include TOF information. The reconstructor 729 generates volumetric image data indicating the distribution of radionuclides in the object 718.

ワークステーションコンピュータが、オペレータ端末７２８として機能する。端末７２８は、モニタ又はディスプレイといった人間可読出力デバイスと、キーボード及びマウスといった入力デバイスとを含む。端末７２８にあるソフトウェアにより、オペレータは、再構成器７２９により生成されるボリュメトリック画像データを表示その他操作することができる。端末７２８上のソフトウェアを用いて、所望のスキャンプロトコルを確立し、スキャンを開始及び停止し、その他スキャナと相互作用することにより、オペレータは、システム７００の動作を制御することができる。再構成された画像データは、システム１００に関連付けられる他のコンピュータ、又は画像アーカイブ通信システム(PACS)、病院情報システム／放射線情報システム(HIS/RIS)、インターネット等の共通ネットワークに対するアクセスを持つ他のコンピュータに対して利用可能とされることもできる。   A workstation computer functions as the operator terminal 728. Terminal 728 includes a human readable output device such as a monitor or display and input devices such as a keyboard and mouse. The software in the terminal 728 allows the operator to display and manipulate volumetric image data generated by the reconstructor 729. Using software on terminal 728, the operator can control the operation of system 700 by establishing the desired scan protocol, starting and stopping scans, and interacting with other scanners. The reconstructed image data may be other computers associated with the system 100 or other computers having access to a common network such as an image archive communication system (PACS), a hospital information system / radiology information system (HIS / RIS), the Internet, etc. It can also be made available to computers.

システム７００に関する変形例もまた可能である。従って、例えば、PETシステム７００が、コンピュータ断層撮影(CT)、磁気共鳴(MR)、X線又はその他のシステムと組み合わされることができる。追加的な情報は通常、対象物７１８に関する構造的な情報を提供するのに使用されることができ、取得されたPETデータに関する減衰訂正を実行するのに使用されることができる。   Variations on the system 700 are also possible. Thus, for example, the PET system 700 can be combined with computed tomography (CT), magnetic resonance (MR), x-ray, or other systems. The additional information can typically be used to provide structural information about the object 718 and can be used to perform attenuation correction on the acquired PET data.

更に、他の511keVのガンマ放射線を検出するため、断層撮影用途以外で個別の検出器又は検出器アレイ６００が使用されることができる。例えば、その検出器は、単光子放出コンピュータ断層撮影(SPECT)、X線コンピュータ断層撮影(CT)、又はX線イメージングシステムといった核イメージングシステムにおいて使用されることができる。その検出器は、蛍光又は他の光学イメージングシステムにおいても使用されることができる。検出器アレイ６００は、平面、弧状、又は他の非円形配置で配置されることもできる。光放射線を検出することが目的である場合、シンチレータ６０２が省略されることもできる。   In addition, a separate detector or detector array 600 can be used to detect other 511 keV gamma radiation other than tomographic applications. For example, the detector can be used in nuclear imaging systems such as single photon emission computed tomography (SPECT), x-ray computed tomography (CT), or x-ray imaging systems. The detector can also be used in fluorescence or other optical imaging systems. The detector array 600 can also be arranged in a planar, arcuate or other non-circular arrangement. If the purpose is to detect optical radiation, the scintillator 602 can be omitted.

もちろん、前述の詳細な説明を読み、かつ理解することにより、当業者であれば、変形例及び変更例を思いつくであろう。本発明は、このような変形例及び変更例が添付の特許請求の範囲又はそれと均等なものの範囲内にある限り、すべてのこのような変形及び変更を含むものとして解釈されることが意図される。   Of course, variations and modifications will occur to those of ordinary skill in the art upon reading and understanding the foregoing detailed description. The present invention is intended to be construed as including all such modifications and variations as long as such variations and modifications are within the scope of the appended claims or equivalents thereof. .

フォトダイオードアレイの上面図である。It is a top view of a photodiode array. 図１に示される線2-2を通るフォトダイオードの断面図である。It is sectional drawing of the photodiode which passes along the line 2-2 shown by FIG. 製造の間の様々な段階でのフォトダイオードを示す断面図である。FIG. 2 is a cross-sectional view showing a photodiode at various stages during manufacture. 製造の間の様々な段階でのフォトダイオードを示す断面図である。FIG. 2 is a cross-sectional view showing a photodiode at various stages during manufacture. 製造の間の様々な段階でのフォトダイオードを示す断面図である。FIG. 2 is a cross-sectional view showing a photodiode at various stages during manufacture. 製造の間の様々な段階でのフォトダイオードを示す断面図である。FIG. 2 is a cross-sectional view showing a photodiode at various stages during manufacture. 製造の間の様々な段階でのフォトダイオードを示す断面図である。FIG. 2 is a cross-sectional view showing a photodiode at various stages during manufacture. 製造の間の様々な段階でのフォトダイオードを示す断面図である。FIG. 2 is a cross-sectional view showing a photodiode at various stages during manufacture. フォトダイオードアレイの製造におけるステップを示す図である。It is a figure which shows the step in manufacture of a photodiode array. フォトダイオードのマスクデザインを示す図である。It is a figure which shows the mask design of a photodiode. 放射線検出器の断面図を示す図である。It is a figure which shows sectional drawing of a radiation detector. 陽電子放出断層撮影スキャナを示す図である。It is a figure which shows a positron emission tomography scanner.

Claims (34)

半導体空乏領域と、
陽極と、
陰極とを有するアバランシェ・フォトダイオードであって、
荷電キャリアを生成するよう、可視スペクトルの青色端部における波長を持つ入射光子が、前記空乏領域において吸収され、前記フォトダイオードにおけるアバランシェ電流を生成するよう、前記荷電キャリアは、前記空乏領域において、衝撃イオン化を行う、アバランシェ・フォトダイオード。 A semiconductor depletion region;
The anode,
An avalanche photodiode having a cathode,
In order to generate charge carriers, incident photons having a wavelength at the blue end of the visible spectrum are absorbed in the depletion region and the charge carriers are impacted in the depletion region so as to generate an avalanche current in the photodiode. An avalanche photodiode that performs ionization. 前記フォトダイオードが、光受信面と電気的絶縁層とを有し、前記電気的絶縁層は、前記光受信面と前記空乏領域との間に配置される、請求項１に記載のアバランシェ・フォトダイオード。   The avalanche photo according to claim 1, wherein the photodiode has a light receiving surface and an electrically insulating layer, and the electrically insulating layer is disposed between the light receiving surface and the depletion region. diode. 前記電気的絶縁層が、SOIウェハの埋め込み酸化物層から作られる、請求項２に記載のアバランシェ・フォトダイオード。   The avalanche photodiode of claim 2, wherein the electrically insulating layer is made from a buried oxide layer of a SOI wafer. 前記空乏領域と前記電気的絶縁層との間のインタフェースで格子欠陥の効果を減らす手段を有する、請求項２に記載のアバランシェ・フォトダイオード。   3. An avalanche photodiode according to claim 2, comprising means for reducing the effects of lattice defects at the interface between the depletion region and the electrically insulating layer. 前記減らす手段が、薄い半導体ドープ層を有する、請求項４に記載のアバランシェ・フォトダイオード。   5. An avalanche photodiode according to claim 4, wherein the reducing means comprises a thin semiconductor doped layer. 前記フォトダイオードが、背面照射型である、請求項２に記載のアバランシェ・フォトダイオード。   The avalanche photodiode according to claim 2, wherein the photodiode is a back-illuminated type. 前記フォトダイオードが、
ハンドルウェハと、
前記空乏領域と前記ハンドルウェハとの間に物理的に配置される相互接続層とを有する、請求項２に記載のアバランシェ・フォトダイオード。 The photodiode is
A handle wafer;
The avalanche photodiode of claim 2, comprising an interconnect layer physically disposed between the depletion region and the handle wafer. 前記空乏領域と光学的通信を行うシンチレータを含む、請求項１に記載のアバランシェ・フォトダイオード。   The avalanche photodiode according to claim 1, comprising a scintillator in optical communication with the depletion region. 前記シンチレータが、LySO、LSO、LGSO、又はLaBrの１つを有する、請求項８に記載のアバランシェ・フォトダイオード。   9. An avalanche photodiode according to claim 8, wherein the scintillator comprises one of LySO, LSO, LGSO, or LaBr. 前記陽極及び陰極が、交差指型となるよう構成される、請求項１に記載のアバランシェ・フォトダイオード。   The avalanche photodiode of claim 1, wherein the anode and cathode are configured to be interdigitated. シリコン・オン・インシュレータ・ウェハを用いてアバランシェ・フォトダイオードのアレイを製造する方法において、前記ウェハが、基板と、シリコン層と、前記基板と前記シリコン層との間に物理的に配置される埋め込み酸化物層とを含み、
前記シリコン層において複数のアバランシェ・フォトダイオードを形成するステップであって、前記フォトダイオードが、陽極、陰極及び空乏領域を含む、ステップと、
個別のフォトダイオードの前記陽極及び前記陰極と電気的通信を行う複数の電極を形成するステップであって、前記複数の電極が、前記埋め込み酸化物層の反対側にある前記シリコン層の側に配置される、ステップと、
前記基板を除去するステップであって、前記除去により、前記フォトダイオードが、前記埋め込み酸化物層を介して照射される、ステップとを有する方法。 In a method for manufacturing an array of avalanche photodiodes using a silicon-on-insulator wafer, the wafer is physically disposed between a substrate, a silicon layer, and the substrate and the silicon layer. An oxide layer,
Forming a plurality of avalanche photodiodes in the silicon layer, the photodiodes including an anode, a cathode, and a depletion region;
Forming a plurality of electrodes in electrical communication with the anode and cathode of individual photodiodes, wherein the plurality of electrodes are disposed on the side of the silicon layer opposite the buried oxide layer Step,
Removing the substrate, wherein the removal causes the photodiode to be irradiated through the buried oxide layer. 前記アレイにハンドルウェハを付けるステップを更に有し、前記複数の電極が、前記ハンドルウェハと前記シリコンウェハとの間に物理的に配置される、請求項１１に記載の方法。   The method of claim 11, further comprising attaching a handle wafer to the array, wherein the plurality of electrodes are physically disposed between the handle wafer and the silicon wafer. 前記アレイにおけるフォトダイオード間の電気的アイソレーションを提供するアイソレーション領域を形成するステップを含む、請求項１１に記載の方法。   The method of claim 11, comprising forming an isolation region that provides electrical isolation between photodiodes in the array. 前記アイソレーション領域が、シリコンの局所酸化技術を用いて形成される、請求項１３に記載の方法。   The method of claim 13, wherein the isolation region is formed using a local oxidation technique of silicon. 前記埋め込み酸化物層と前記シリコン層との間のインタフェースで、インプラント層を形成するステップを含む、請求項１１に記載の方法。   The method of claim 11, comprising forming an implant layer at an interface between the buried oxide layer and the silicon layer. 前記埋め込み酸化物層と光学通信を行うシンチレータを配置するステップを含む、請求項１１に記載の方法。   The method of claim 11, comprising disposing a scintillator in optical communication with the buried oxide layer. 請求項１６に記載の方法を用いて作られる電離放射線検出器。   An ionizing radiation detector made using the method of claim 16. シリコン・オン・インシュレータ・ウェハを用いて生成されるフォトダイオードアレイであって、前記ウェハが、基板と、シリコン層と、前記基板と前記シリコン層との間に物理的に配置される埋め込み酸化物層とを含み、
前記シリコン層において複数のアバランシェ・フォトダイオードを形成するステップであって、前記フォトダイオードが、陽極、陰極及び空乏領域を含む、ステップと、
個別のフォトダイオードの前記陽極及び前記陰極と電気的通信を行う複数の電極を形成するステップであって、前記複数の電極が、前記埋め込み酸化物層の反対にある前記フォトダイオードの側に配置される、ステップと、
前記シリコン・オン・インシュレータ・ウェハにハンドルウェハを付けるステップであって、前記電極が、前記ハンドルウェハと前記フォトダイオードとの間に物理的に配置される、ステップと、
前記シリコン・オン・インシュレータ・ウェハから前記基板を除去するステップであって、前記除去により、前記フォトダイオードが、前記埋め込み酸化物層を介して照射される、ステップとを有する処理を用いて前記フォトダイオードアレイが製造される、フォトダイオードアレイ。 A photodiode array produced using a silicon-on-insulator wafer, wherein the wafer is physically disposed between a substrate, a silicon layer, and the substrate and the silicon layer Including layers,
Forming a plurality of avalanche photodiodes in the silicon layer, the photodiodes including an anode, a cathode, and a depletion region;
Forming a plurality of electrodes in electrical communication with the anode and cathode of individual photodiodes, wherein the plurality of electrodes are disposed on a side of the photodiode opposite the buried oxide layer. Step,
Attaching a handle wafer to the silicon-on-insulator wafer, wherein the electrode is physically disposed between the handle wafer and the photodiode;
Removing the substrate from the silicon-on-insulator wafer, wherein the removal causes the photodiode to be irradiated through the buried oxide layer. A photodiode array from which the diode array is manufactured. 前記処理が、相互接続層と前記埋め込み酸化物層との間に延在するアイソレーショントレンチを形成するステップを更に有する、請求項１８に記載のフォトダイオードアレイ。   The photodiode array of claim 18, wherein the processing further comprises forming an isolation trench extending between an interconnect layer and the buried oxide layer. アバランシェ・フォトダイオードであって、
前記フォトダイオードの陰極を形成する第１の半導体ドープ領域と、
前記フォトダイオードの陽極を形成する第２の半導体ドープ領域と、
前記フォトダイオードの光受信面と光学通信を行う第３の半導体領域であって、前記フォトダイオードがアバランシェモードで動作されるとき、前記第３の半導体領域のほぼすべてが空乏状態にされる、第３の半導体領域と、
前記第１の半導体ドープ領域と電気的通信を行う第１の電極と、前記第２の半導体ドープ領域と電気的通信を行う第２の電極とを含む相互接続層であって、前記第３の半導体領域が、前記相互接続層と前記光受信面との間に物理的に配置される、相互接続層とを有する、アバランシェ・フォトダイオード。 An avalanche photodiode,
A first semiconductor doped region forming a cathode of the photodiode;
A second semiconductor doped region forming the anode of the photodiode;
A third semiconductor region in optical communication with the light receiving surface of the photodiode, wherein when the photodiode is operated in an avalanche mode, substantially all of the third semiconductor region is depleted; 3 semiconductor regions;
An interconnect layer comprising a first electrode in electrical communication with the first semiconductor doped region and a second electrode in electrical communication with the second semiconductor doped region, wherein the third layer An avalanche photodiode, wherein a semiconductor region has an interconnect layer physically disposed between the interconnect layer and the light receiving surface. 前記第１の半導体ドープ領域、前記第２の半導体ドープ領域及び前記第３の半導体領域が、pπn又はpνnフォトダイオードのいずれかを形成する、請求項２０に記載のフォトダイオード。   21. The photodiode of claim 20, wherein the first semiconductor doped region, the second semiconductor doped region, and the third semiconductor region form either a pπn or a pνn photodiode. 前記第３の半導体領域が、約500nmより少ない厚を持つ、請求項２１に記載のフォトダイオード。   The photodiode of claim 21, wherein the third semiconductor region has a thickness less than about 500 nm. 前記フォトダイオードを囲む前記アイソレーショントレンチを含む、請求項２０に記載のフォトダイオード。   21. The photodiode of claim 20, comprising the isolation trench surrounding the photodiode. 前記第３の半導体領域と前記光受信面との間に配置される電気的絶縁層を含む、請求項２０に記載のフォトダイオード。   21. The photodiode according to claim 20, further comprising an electrically insulating layer disposed between the third semiconductor region and the light receiving surface. 前記電気的絶縁層が、二酸化シリコンを有し、前記電気的絶縁層は、前記光学スペクトルの青色端部における波長を持つ光を実質的に透過する、請求項２４に記載のフォトダイオード。   25. The photodiode of claim 24, wherein the electrically insulating layer comprises silicon dioxide, and the electrically insulating layer substantially transmits light having a wavelength at a blue end of the optical spectrum. 前記第３の半導体領域と前記電気的絶縁層との間のインタフェースに配置されるパシベーション層を含む、請求項２５に記載のフォトダイオード。   26. The photodiode of claim 25, comprising a passivation layer disposed at an interface between the third semiconductor region and the electrically insulating layer. 前記光受信面の反対側にあるフォトダイオードの側に配置されるハンドルウェハを含む、請求項２０に記載のフォトダイオード。   21. The photodiode of claim 20, comprising a handle wafer disposed on a side of the photodiode opposite the light receiving surface. 前記ハンドルウェハが、ガラスを有する、請求項２７に記載のフォトダイオード。   28. The photodiode of claim 27, wherein the handle wafer comprises glass. 前記第１及び第２の半導体ドープ領域が、同心である、請求項２０に記載のフォトダイオード。   21. The photodiode of claim 20, wherein the first and second semiconductor doped regions are concentric. 前記第３の半導体層と光学通信するシンチレータを含む、請求項２０に記載のフォトダイオード。   21. The photodiode of claim 20, comprising a scintillator in optical communication with the third semiconductor layer. 検査領域と、
前記検査領域における検査対象の対象物を支持するよう構成される対象物支持部と、
放射線検出器アレイとを有し、該放射線検出器アレイが、
前記検査領域に面する放射線感知面と、
アバランシェ・フォトダイオードのアレイであって、各フォトダイオードが、陽極、陰極及び空乏領域を含み、前記フォトダイオードの空乏領域において吸収される光子は、荷電キャリアを生成し、前記フォトダイオードにおけるアバランシェ電流を生成するよう、前記荷電キャリアが、前記フォトダイオードの空乏領域において、衝撃イオン化を行う、アバランシェ・フォトダイオードのアレイと、
前記フォトダイオードに対する電気接続を提供する複数の電極を含む相互接続層であって、前記相互接続層が、前記放射線受信面の反対にある前記フォトダイオードアレイの側に配置される、相互接続層とを含む、装置。 Inspection area;
An object support configured to support an object to be inspected in the inspection region;
A radiation detector array, the radiation detector array comprising:
A radiation sensitive surface facing the examination area;
An array of avalanche photodiodes, where each photodiode includes an anode, a cathode, and a depletion region, and photons absorbed in the depletion region of the photodiode generate charge carriers and generate an avalanche current in the photodiode. An array of avalanche photodiodes, wherein the charge carriers perform impact ionization in the depletion region of the photodiodes,
An interconnect layer comprising a plurality of electrodes providing electrical connection to the photodiode, the interconnect layer being disposed on a side of the photodiode array opposite the radiation receiving surface; Including the device. 前記放射線検出器アレイが、前記検査領域からの電離放射線を受信するシンチレータを含む、請求項３１に記載の装置。   32. The apparatus of claim 31, wherein the radiation detector array includes a scintillator that receives ionizing radiation from the examination region. 前記シンチレータが、ルテチウム及びランタンのいずれかを含む、請求項３２に記載の装置。   35. The apparatus of claim 32, wherein the scintillator comprises either lutetium or lanthanum. 前記アバランシェ・フォトダイオードが、ガイガーモードで動作される、請求項３１に記載の装置。   32. The apparatus of claim 31, wherein the avalanche photodiode is operated in Geiger mode.
JP2008553439A 2006-02-01 2007-01-17 Geiger mode avalanche photodiode Pending JP2009525619A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76661706P 2006-02-01 2006-02-01
PCT/US2007/060621 WO2008048694A2 (en) 2006-02-01 2007-01-17 Geiger mode avalanche photodiode

Publications (1)

Publication Number Publication Date
JP2009525619A true JP2009525619A (en) 2009-07-09

Family

ID=39185979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553439A Pending JP2009525619A (en) 2006-02-01 2007-01-17 Geiger mode avalanche photodiode

Country Status (6)

Country Link
US (1) US7714292B2 (en)
EP (1) EP1982356B1 (en)
JP (1) JP2009525619A (en)
CN (1) CN101379615B (en)
RU (1) RU2416840C2 (en)
WO (1) WO2008048694A2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159972A (en) * 2010-01-29 2011-08-18 Ewha Univ-Industry Collaboration Foundation Silicon photomultiplier with vertical structure excellent in quantum efficiency of all wavelength bands
JP2014225647A (en) * 2013-04-01 2014-12-04 オムニヴィジョン テクノロジーズ インコーポレイテッド Enhanced photon detection device with biased deep trench isolation
JP2018019040A (en) * 2016-07-29 2018-02-01 キヤノン株式会社 Photodetector and photodetection system
JP2018019039A (en) * 2016-07-29 2018-02-01 キヤノン株式会社 Photodetector and photodetection system
US10192923B2 (en) 2012-10-18 2019-01-29 Hamamatsu Photonics K.K. Photodiode array
JP2020102498A (en) * 2018-12-20 2020-07-02 パナソニックＩｐマネジメント株式会社 Solid-state imaging device and method for manufacturing solid-state imaging device
JP2021192436A (en) * 2017-08-04 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 Optical detection element and electronic apparatus
US11309442B2 (en) 2016-07-29 2022-04-19 Canon Kabushiki Kaisha Photodetection device and photodetection system
JP2022082557A (en) * 2016-11-29 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 Photodetector and electronic equipment
JP2022103167A (en) * 2016-10-18 2022-07-07 ソニーセミコンダクタソリューションズ株式会社 Sensor and distance measurement device

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2290721C2 (en) 2004-05-05 2006-12-27 Борис Анатольевич Долгошеин Silicon photoelectronic multiplier (alternatives) and locations for silicon photoelectronic multiplier
JP5183471B2 (en) 2006-07-03 2013-04-17 浜松ホトニクス株式会社 Photodiode array
US8188563B2 (en) * 2006-07-21 2012-05-29 The Regents Of The University Of California Shallow-trench-isolation (STI)-bounded single-photon CMOS photodetector
JP4413940B2 (en) * 2007-03-22 2010-02-10 株式会社東芝 Solid-state image sensor, single-plate color solid-state image sensor, and electronic device
WO2009139936A2 (en) * 2008-02-14 2009-11-19 California Institute Of Technology Single photon detection with self-quenching multiplication
US8803075B2 (en) 2008-04-18 2014-08-12 Saint-Gobain Ceramics & Plastics, Inc. Radiation detector device
EP2380038B1 (en) * 2008-12-22 2019-01-09 Koninklijke Philips N.V. Cmos imager
WO2010080048A1 (en) * 2009-01-11 2010-07-15 Popova Elena Viktorovna Semiconductor geiger mode microcell photodiode (variants)
CN101923173B (en) * 2009-06-10 2014-10-01 圣戈本陶瓷及塑料股份有限公司 Scintillator and detector assembly
EP2462630B1 (en) * 2009-08-03 2016-03-30 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Highly efficient cmos technology compatible silicon photoelectric multiplier
EP2293032A1 (en) * 2009-09-04 2011-03-09 Radisens Diagnostic Limited An Integrated Cytometric Sensor System and Method
CN102695967A (en) * 2009-10-19 2012-09-26 布鲁克哈文科学协会有限责任公司 3D-trench electrode detectors
CN101789040B (en) * 2010-01-27 2011-09-14 中国科学院上海技术物理研究所 Design method of Geiger mode angular position digitizer (APD) passive quenching and recovering integrated circuit
US8324554B2 (en) 2010-03-23 2012-12-04 Massachusetts Institute Of Technology Single-electron detection method and apparatus for solid-state intensity image sensors with a charge-metering device
GB201004922D0 (en) * 2010-03-24 2010-05-12 Sensl Technologies Ltd Silicon photomultiplier and readout method
EP2561556B1 (en) * 2010-04-23 2016-06-08 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Silicon photoelectric multiplier
KR101169708B1 (en) * 2010-04-26 2012-07-30 서강대학교산학협력단 PET detector module using GAPD composed of large area micro-cells
CN102184929B (en) * 2011-03-24 2013-04-24 南京大学 Ultraviolet avalanche diode imaging array pixel, application method thereof and avalanche transistor imaging array
US20120267737A1 (en) * 2011-04-21 2012-10-25 Redlen Technologies Side shielding cathode design for a radiation detector with improved efficiency
US9188681B2 (en) * 2011-07-12 2015-11-17 Isis Innovation Limited Ion detector
US9917118B2 (en) 2011-09-09 2018-03-13 Zecotek Imaging Systems Pte. Ltd. Photodetector array and method of manufacture
JP5926921B2 (en) 2011-10-21 2016-05-25 浜松ホトニクス株式会社 Photodetector
JP5832852B2 (en) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 Photodetector
JP5791461B2 (en) * 2011-10-21 2015-10-07 浜松ホトニクス株式会社 Photodetector
EP2852975B1 (en) * 2012-05-23 2020-04-29 Lumileds Holding B.V. Surface mountable semiconductor device
KR101964891B1 (en) 2013-01-28 2019-08-07 삼성전자주식회사 Digital Silicon Photomultiplier Detector Cell
JP5925711B2 (en) * 2013-02-20 2016-05-25 浜松ホトニクス株式会社 Detector, PET apparatus and X-ray CT apparatus
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
JP5996478B2 (en) * 2013-04-09 2016-09-21 浜松ホトニクス株式会社 Radiation image detector
EP2793273B1 (en) * 2013-04-17 2016-12-28 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Silicon photomultiplier with very low optical cross-talk and improved readout
CN104377269A (en) * 2013-08-13 2015-02-25 哈尔滨工大华生电子有限公司 High-gain infinitesimal avalanche photodiode array preparing method
US9876127B2 (en) * 2013-11-22 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside-illuminated photodetector structure and method of making the same
JP6162595B2 (en) * 2013-12-19 2017-07-12 浜松ホトニクス株式会社 Photodetector
CN104752340B (en) * 2013-12-31 2018-05-01 上海丽恒光微电子科技有限公司 Avalanche photodiode array device and forming method, laser three-dimensional imaging device
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
KR102380829B1 (en) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Imaging device
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
JP6469213B2 (en) 2015-03-31 2019-02-13 浜松ホトニクス株式会社 Semiconductor device
KR102232038B1 (en) 2016-01-07 2021-03-26 더 리서치 파운데이션 포 더 스테이트 유니버시티 오브 뉴욕 Selenium photomultiplier and its manufacturing method
CN107086253B (en) * 2016-02-15 2019-02-22 中芯国际集成电路制造（天津）有限公司 The manufacturing method of semiconductor devices
US9939536B2 (en) 2016-02-19 2018-04-10 Sensi Technologies Ltd. Semiconductor photomultiplier with baseline restoration for a fast terminal signal output including output loads to correct an overshoot of an output signal (as amended)
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
FR3056019B1 (en) * 2016-09-13 2018-10-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives PHOTODIODE OF SPAD TYPE
CN111682039B (en) * 2016-09-23 2021-08-03 苹果公司 Stacked back side illumination SPAD array
US10312391B2 (en) * 2016-10-04 2019-06-04 Omnivision Technologies, Inc. Apparatus and method for single-photon avalanche-photodiode detectors with reduced dark count rate
JP7058479B2 (en) 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 Photodetector
EP3574344A2 (en) 2017-01-25 2019-12-04 Apple Inc. Spad detector having modulated sensitivity
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10673204B2 (en) 2017-03-07 2020-06-02 Sensl Technologies Ltd. Laser driver
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
CN111052405B (en) * 2017-09-06 2023-03-31 日本电信电话株式会社 Avalanche photodiode and method for manufacturing the same
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10158038B1 (en) 2018-05-17 2018-12-18 Hi Llc Fast-gated photodetector architectures comprising dual voltage sources with a switch configuration
US10340408B1 (en) 2018-05-17 2019-07-02 Hi Llc Non-invasive wearable brain interface systems including a headgear and a plurality of self-contained photodetector units configured to removably attach to the headgear
WO2019221799A1 (en) * 2018-05-17 2019-11-21 Hi Llc Stacked photodetector assemblies
US10420498B1 (en) 2018-06-20 2019-09-24 Hi Llc Spatial and temporal-based diffusive correlation spectroscopy systems and methods
US11213206B2 (en) 2018-07-17 2022-01-04 Hi Llc Non-invasive measurement systems with single-photon counting camera
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
CN109638024A (en) * 2018-12-18 2019-04-16 暨南大学 A kind of visible light short-wave band silicon substrate avalanche photodiode array and preparation method thereof
US11006876B2 (en) 2018-12-21 2021-05-18 Hi Llc Biofeedback for awareness and modulation of mental state using a non-invasive brain interface system and method
CN109713081B (en) * 2018-12-27 2022-02-01 中国科学院长春光学精密机械与物理研究所 Method for manufacturing integrated silicon-based visible light detector array device
JP2020155503A (en) * 2019-03-19 2020-09-24 株式会社東芝 Photodetection device
WO2020247185A1 (en) 2019-06-06 2020-12-10 Hi Llc Photodetector systems with low-power time-to-digital converter architectures
FR3101727B1 (en) * 2019-10-08 2021-09-17 Commissariat Energie Atomique method of manufacturing at least one voltage-strained planar photodiode
US11771362B2 (en) 2020-02-21 2023-10-03 Hi Llc Integrated detector assemblies for a wearable module of an optical measurement system
US11883181B2 (en) 2020-02-21 2024-01-30 Hi Llc Multimodal wearable measurement systems and methods
WO2021167876A1 (en) 2020-02-21 2021-08-26 Hi Llc Methods and systems for initiating and conducting a customized computer-enabled brain research study
WO2021167892A1 (en) 2020-02-21 2021-08-26 Hi Llc Wearable devices and wearable assemblies with adjustable positioning for use in an optical measurement system
US11096620B1 (en) 2020-02-21 2021-08-24 Hi Llc Wearable module assemblies for an optical measurement system
US11969259B2 (en) 2020-02-21 2024-04-30 Hi Llc Detector assemblies for a wearable module of an optical measurement system and including spring-loaded light-receiving members
US11950879B2 (en) 2020-02-21 2024-04-09 Hi Llc Estimation of source-detector separation in an optical measurement system
US11245404B2 (en) 2020-03-20 2022-02-08 Hi Llc Phase lock loop circuit based signal generation in an optical measurement system
US11187575B2 (en) 2020-03-20 2021-11-30 Hi Llc High density optical measurement systems with minimal number of light sources
US11864867B2 (en) 2020-03-20 2024-01-09 Hi Llc Control circuit for a light source in an optical measurement system by applying voltage with a first polarity to start an emission of a light pulse and applying voltage with a second polarity to stop the emission of the light pulse
WO2021188496A1 (en) 2020-03-20 2021-09-23 Hi Llc Photodetector calibration of an optical measurement system
US11645483B2 (en) 2020-03-20 2023-05-09 Hi Llc Phase lock loop circuit based adjustment of a measurement time window in an optical measurement system
US11877825B2 (en) 2020-03-20 2024-01-23 Hi Llc Device enumeration in an optical measurement system
US11857348B2 (en) 2020-03-20 2024-01-02 Hi Llc Techniques for determining a timing uncertainty of a component of an optical measurement system
US11607132B2 (en) 2020-03-20 2023-03-21 Hi Llc Temporal resolution control for temporal point spread function generation in an optical measurement system
WO2021188485A1 (en) 2020-03-20 2021-09-23 Hi Llc Maintaining consistent photodetector sensitivity in an optical measurement system
US11322639B2 (en) * 2020-04-09 2022-05-03 Globalfoundries U.S. Inc. Avalanche photodiode
US11476372B1 (en) 2020-05-13 2022-10-18 Apple Inc. SPAD-based photon detectors with multi-phase sampling TDCs
US11611002B2 (en) 2020-07-22 2023-03-21 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures
US11424377B2 (en) 2020-10-08 2022-08-23 Globalfoundries U.S. Inc. Photodiode with integrated, light focusing element
US20240063321A1 (en) 2021-02-07 2024-02-22 Koninklijke Philips N.V. Apparatus having a single photon avalanche diode (spad) with improved near infrared (nir) photon detection efficiency
US11949034B2 (en) 2022-06-24 2024-04-02 Globalfoundries U.S. Inc. Photodetector with dual doped semiconductor material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182909A (en) * 1991-06-13 1993-07-23 Seiko Instr Inc Semiconductor integrated circuit device
JPH07221341A (en) * 1993-12-08 1995-08-18 Nikon Corp Silicon avalanche photodiode for detecting ultraviolet ray
JP2005532695A (en) * 2002-07-11 2005-10-27 キネティック リミテッド Photodetector circuit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187416C (en) * 1983-07-14 1991-09-16 Philips Nv RADIATION-SENSITIVE SEMICONDUCTOR DEVICE.
US5923071A (en) * 1992-06-12 1999-07-13 Seiko Instruments Inc. Semiconductor device having a semiconductor film of low oxygen concentration
DE4322648C1 (en) * 1993-07-07 1994-08-18 Siemens Ag Apparatus having a coil with four legs
US5446308A (en) * 1994-04-04 1995-08-29 General Electric Company Deep-diffused planar avalanche photodiode
US5583352A (en) * 1994-04-29 1996-12-10 Eg&G Limited Low-noise, reach-through, avalanche photodiodes
JPH1020042A (en) * 1996-06-28 1998-01-23 Shimadzu Corp X-ray ct solid detector
JPH10233525A (en) * 1997-02-19 1998-09-02 Hamamatsu Photonics Kk Avalanche photodiode
JPH10261588A (en) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp Semiconductor device
FR2764381A1 (en) * 1997-06-09 1998-12-11 Univ De Neuchatel ELECTROCHEMICOLUMINESCENT DETECTOR
US5757057A (en) * 1997-06-25 1998-05-26 Advanced Photonix, Inc. Large area avalanche photodiode array
JP4538107B2 (en) * 1998-03-02 2010-09-08 エヌエックスピー ビー ヴィ Semiconductor device having a glass support to which an insulating layer having a semiconductor element and a metallized layer is attached by an adhesive
EP1284021A4 (en) * 2000-04-20 2008-08-13 Digirad Corp Fabrication of low leakage-current backside illuminated photodiodes
US6426991B1 (en) * 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
US6541836B2 (en) * 2001-02-21 2003-04-01 Photon Imaging, Inc. Semiconductor radiation detector with internal gain
US20020138021A1 (en) * 2001-03-23 2002-09-26 Devonrex, Inc. Micro-invasive tissue removal device
EP1258927B1 (en) 2001-05-15 2005-08-17 STMicroelectronics S.r.l. High-gain photodetector of semiconductor material and manufacturing process thereof
DE10124032B4 (en) 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Method of manufacturing components on an SOI wafer
CA2396325C (en) 2001-09-06 2010-03-30 Sumitomo Electric Industries, Ltd. Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode
EP1540733B1 (en) * 2002-09-19 2008-07-16 Quantum Semiconductor, LLC Light-sensing device
US7254851B2 (en) * 2002-11-13 2007-08-14 Imaging Diagnostic Systems, Inc. Patient support structure having a tabletop with a breast positioning aperture for a laser imaging apparatus
WO2004100200A2 (en) 2003-05-01 2004-11-18 Yale University Solid state microchannel plate photodetector
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
RU2290721C2 (en) * 2004-05-05 2006-12-27 Борис Анатольевич Долгошеин Silicon photoelectronic multiplier (alternatives) and locations for silicon photoelectronic multiplier
US7361882B2 (en) * 2005-04-14 2008-04-22 Sensors Unlimited, Inc. Method and apparatus for providing non-linear, passive quenching of avalanche currents in Geiger-mode avalanche photodiodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182909A (en) * 1991-06-13 1993-07-23 Seiko Instr Inc Semiconductor integrated circuit device
JPH07221341A (en) * 1993-12-08 1995-08-18 Nikon Corp Silicon avalanche photodiode for detecting ultraviolet ray
JP2005532695A (en) * 2002-07-11 2005-10-27 キネティック リミテッド Photodetector circuit

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159972A (en) * 2010-01-29 2011-08-18 Ewha Univ-Industry Collaboration Foundation Silicon photomultiplier with vertical structure excellent in quantum efficiency of all wavelength bands
US10192923B2 (en) 2012-10-18 2019-01-29 Hamamatsu Photonics K.K. Photodiode array
US10224361B2 (en) 2012-10-18 2019-03-05 Hamamatsu Photonics K.K. Photodiode array
TWI660515B (en) * 2012-10-18 2019-05-21 日商濱松赫德尼古斯股份有限公司 Photodiode array
JP2014225647A (en) * 2013-04-01 2014-12-04 オムニヴィジョン テクノロジーズ インコーポレイテッド Enhanced photon detection device with biased deep trench isolation
JP7013120B2 (en) 2016-07-29 2022-01-31 キヤノン株式会社 Photodetector and photodetector
JP2018019040A (en) * 2016-07-29 2018-02-01 キヤノン株式会社 Photodetector and photodetection system
JP2018019039A (en) * 2016-07-29 2018-02-01 キヤノン株式会社 Photodetector and photodetection system
US11309442B2 (en) 2016-07-29 2022-04-19 Canon Kabushiki Kaisha Photodetection device and photodetection system
JP2022103167A (en) * 2016-10-18 2022-07-07 ソニーセミコンダクタソリューションズ株式会社 Sensor and distance measurement device
JP7413432B2 (en) 2016-10-18 2024-01-15 ソニーセミコンダクタソリューションズ株式会社 Sensor, ranging device
JP2022082557A (en) * 2016-11-29 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 Photodetector and electronic equipment
JP7285351B2 (en) 2016-11-29 2023-06-01 ソニーセミコンダクタソリューションズ株式会社 Photodetectors and electronic devices
JP2021192436A (en) * 2017-08-04 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 Optical detection element and electronic apparatus
US11699716B2 (en) 2017-08-04 2023-07-11 Sony Semiconductor Solutions Corporation Solid-state imaging device
JP7418934B2 (en) 2017-08-04 2024-01-22 ソニーセミコンダクタソリューションズ株式会社 Photodetector, electronic equipment
JP2020102498A (en) * 2018-12-20 2020-07-02 パナソニックＩｐマネジメント株式会社 Solid-state imaging device and method for manufacturing solid-state imaging device
JP7190648B2 (en) 2018-12-20 2022-12-16 パナソニックＩｐマネジメント株式会社 Solid-state image sensor and method for manufacturing solid-state image sensor

Also Published As

Publication number Publication date
US7714292B2 (en) 2010-05-11
WO2008048694A3 (en) 2008-07-24
WO2008048694A2 (en) 2008-04-24
EP1982356B1 (en) 2017-03-15
EP1982356A2 (en) 2008-10-22
US20090008566A1 (en) 2009-01-08
CN101379615A (en) 2009-03-04
RU2416840C2 (en) 2011-04-20
CN101379615B (en) 2013-06-12
RU2008131699A (en) 2010-02-10

Similar Documents

Publication Publication Date Title
EP1982356B1 (en) Geiger mode avalanche photodiode
EP2150991B1 (en) Method of forming an avalanche photodiode integrated with cmos circuitry and silicon photomultiplier manufactured by said method
JP5771252B2 (en) Avalanche photodiode type radiation detector
US9035412B2 (en) Thin active layer fishbone photodiode with a shallow N+ layer and method of manufacturing the same
US8164151B2 (en) Thin active layer fishbone photodiode and method of manufacturing the same
US6713768B2 (en) Junction-side illuminated silicon detector arrays
US8110806B2 (en) Solid-state photomultiplier having improved timing resolution
JP2008311651A (en) Structure of semiconductor photomultiplier
US20100014631A1 (en) Scintillator based x-ray sensitive integrated circuit element with depleted electron drift region
JP2008246206A (en) Photon counting ct detector using solid-state photomultiplier and scintillator
US10624593B2 (en) Systems for a photomultiplier
US8288733B2 (en) Radiation sensitive detector
D’Ascenzo et al. Current status and development of CMOS SiPM for scintillator-based radiation detectors toward all-digital sensors
den Hartog et al. Optimization of array design for TIBr imaging detectors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702