JP2009518707A - Tv−pcアーキテクチャ - Google Patents
Tv−pcアーキテクチャ Download PDFInfo
- Publication number
- JP2009518707A JP2009518707A JP2008542883A JP2008542883A JP2009518707A JP 2009518707 A JP2009518707 A JP 2009518707A JP 2008542883 A JP2008542883 A JP 2008542883A JP 2008542883 A JP2008542883 A JP 2008542883A JP 2009518707 A JP2009518707 A JP 2009518707A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- network
- hardware
- configuration data
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/54—Link editing before load time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stored Programmes (AREA)
- Image Processing (AREA)
Abstract
装置は、少なくとも第1ハードウェア部と第2ハードウェア部とを有する。第1部と第2部のそれぞれは、各自の処理要素と各部の処理要素にプログラムコードを提供するための各自のメモリ要素との各自の信号接続とを有する。装置はさらに、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素を有する第3ハードウェア部を有する。装置の第4ハードウェア部は、第1コンフィギュレーションデータの制御の下で第1及び第3部の各要素の間の通信を可能にし、異なる第2コンフィギュレーションデータの制御の下で第2及び第3部の各要素の間の通信を可能にするI/Oネットワークを有する。
Description
本発明は、2つの処理部を備えた装置に関する。本発明はさらに、処理部とさらなる処理部との接続とを備えた処理アセンブリに関する。
ここ10年の間に、オーディオやビデオなどのデジタルコンテンツの利用性の向上及びパーソナルコンピュータ(PC)のパワーの向上は、テレビやサラウンドアンプなどのレンダリング装置、VCR、書き換え可能な光記憶装置、専用ハードディスクレコーダなどの記憶装置などの従来の家電(CE)装置とPCとの間の収束を導いてきた。PC上で実行されるソフトウェアアーキテクチャの一例は、Windows(登録商標) XPの特殊なバージョンに基づくMicrosoftのMulti−Media Centreである。PCは、従来のPCアーキテクチャに基づくものであり、現在のPCでは、エンドポイントの間のメインの入出力(I/O)アーキテクチャ(インターコネクト)としてPCI−expressが使用される。エンドポイントは、グラフィックスIC、ギガビットイーサネット(登録商標)コントローラ、メモリICなどの単なる回路であってもよいが、またはUSB、従来のPCI−bus、SATAなどの他のサブネットワークとのブリッジであるかもしれない。典型的には、PCI−expressを介し直接的に又は間接的にアクセス可能なマルチメディアPC装置(ハードウェアユニット)は、少なくともテレビチューナ、オーディオチューナ、光記憶装置及びハードディスク(SATAなどを介し)を有する。
図1は、典型的なPCI ExpressベースのPCアーキテクチャを示す。PCI Expressは、要素(装置とも呼ばれる)間のポイント・ツー・ポイント接続を利用する。PE1〜PE6の要素が示される。各接続は、2n(n≧0)個のデュアル一方向パスを有する。シングル一方向パスとの接続はx1により参照され、2つの一方向パスとの接続はx2により参照され、4つの一方向パスとの接続はx4により参照されるなどする。S0及びS1などの階層ネットワークとのスイッチが使用される。特殊な形態のスイッチは、システムのヘッド又はルート、いわゆるルートコンプレックスRCである。ルートコンプレックスは、他の装置との少なくとも1つの接続をサポートするが、典型的には少数しかサポートしない。各接続は、独立した階層ドメインを形成する。ドメイン間の接続がが可能であるか(及びどの程度まで可能であるか)は、ルートコンプレックスの具体的な実現形態に依存する。ルートコンプレックスのPCI−Expressの1つは、システムにおけるメインスイッチS0に対するものである。スイッチS0から、ルートコンプレックスは上流にある。スイッチS0は、典型的には、複数の下流のPCI Express接続をサポートし、その一部はS1などのさらなるスイッチに接続されるかもしれない。スイッチ(ルートコンプレックス以外の)は、ルートコンプレックスと下流の周辺装置の1つ(下流は、ルートコンプレックスから離れている)との間のストリームをサポートすることに主に関係している。スイッチの下流の2つの周辺装置の間のピア・ツー・ピア接続は例外である。この場合、それはスイッチにより管理される。ブリッジ又はルートコンプレックスに接続される特定の装置は、実際にはPCIやUSBなどのとのBRとして示されるブリッジであるかもしれない。各PCI Expressシステムでは、1つのルートコンプレックスRCしか存在せず、それはまたスイッチを含むシステムの構成を担う。この構成は、PCI Expressネットワークに存在する要素の数え上げ(存在する要素をとその機能を決定する)、要素のホットプラグをサポートし、バーチャルチャネル、ポートアービトレーションテーブル、電力管理、エラーレポートなどを構成するなどの多数の側面をカバーする。大部分のPCデスクトップは、I/O(入出力)のため、2つのメインIC、GMCH(Graphics and Memory Controller Hub)及びICH(I/O Controller Hub)を利用する。PCI Expressアーキテクチャ上の上記ICの共通のマッピングは、図1に示されるように、ルートコンプレックスをGMCHに統合し、メモリMEMとグラフィックスサブシステムGRAPHをGMCH(=ルートコンプレックス)に直接接続することである。プロセッサCPUはまた、ルートコンプレックスに直接接続される。そのとき、ICHはメインスイッチS0を統合する。
一般に、PCI Expressに基づくマルチメディアPCの使用は、PCに通常あるマルチメディアアプリケーション(ゲームなど)と共に、サラウンド音声により高品位テレビを視聴するなどのCEアプリケーションを効果的にサポートするのに十分な帯域幅と機能(アイソクロナスストリームのサポートなど)を与える。しなしながら実際には、PCとCE装置(特にテレビ)は、異なる起源を有し、それが依然として現在の装置に反映されている。例えば、グラフィックス処理は異なる性質を有している。PCでは従来、変更があるときは常にウィンドウのピクセル入力を提供するのはアプリケーションプログラムであった。グラフィックスシステムは、各スクリーンピクセルに対して、それが何れのウィンドウからのものであるか、それの値は何れであるべきか(インバースマッピング)を決定した。テレビでは従来、画像全体が固定レートにより変化する(例えば、毎秒25フレームなど)。グラフィックスシステムは、このために設計され、スケーリングなどあらゆるタイプのビデオ処理を実行している間に、入力ピクセルをスクリーンピクセルに連続的にマッピングする。何れのタイプのグラフィックス処理も、高いレベルの精緻化を実現し、従来のPCグラフィックスは3Dゲームを処理するのに優れ、ハイエンドテレビグラフィックスが、高品位テレビ信号及びリアルタイムビデオ変換/スケーリングを処理するのに優れている。テレビとPCとの間により多くの相違点が存在する。例えば、PCは常にオープンであり、多くのアプリケーションを搭載してきた。これは、ブート時に本来的に低速となる相対的に重たいオペレーティングシステムをもたらしてきた。このオープン性と予測不可なインタラクションを備えた多くのアプリケーションが、PCをよりクラッシュ状態にさせる傾向がある。テレビは従来閉じられており、少数のアプリケーションしか有さず、このため、より短いブート時間となるため、ユーザ入力により高い応答性を有し、クラッシュ状態となる傾向も低い。
マルチメディアPCの応答性及び信頼性をCE装置と同程度にするためのいくつかの試みがなされてきた。例えば、デュアルモードブートをサポートするマルチメディアPCが知られている。第1モードでは、極めて限られた機能しか利用可能でなく、典型的には、装置はオーディオ機能しか実行しない。Windows(登録商標)オペレーティングシステムはブートされず、その代わりに、シンプルなオペレーティングシステムがROMからブートされる。これは、ブートアップ時間、ユーザ入力に対する応答性及び信頼性を低減させる。ユーザがより高度な機能を所望する場合(典型的には、画像が要求される)、PC全体が第2モードにおいてブートされる。第1モードは第2モードの一部しか使用していないことになる。システムは、モードに応じてソフトウェアをロードされる1つの亜プロセッサを有する。これらのモードは互いに排他的である。
本発明の課題は、2つの処理要求セットをサポートするためのアーキテクチャを向上させることをである。
本発明の上記課題を満たすため、装置は、少なくとも第1ハードウェア部と第2ハードウェア部とを有し、第1部と第2部のそれぞれは、各自の処理要素と各部の処理要素にプログラムコードを提供するための各自のメモリ要素との各自の信号接続とを有する。
本装置はさらに、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素を有する第3ハードウェア部と、第1コンフィギュレーションデータの制御の下で第1及び第3部の各要素の間の通信を可能にし、異なる第2コンフィギュレーションデータの制御の下で第2及び第3部の各要素の間の通信を可能にするI/Oネットワークを有する第4ハードウェア部とを有する。このように、各々が周辺要素が容易に共有可能な特定の機能を対象とした2つの処理部を備えたアーキテクチャが構成される。各処理部による周辺要素へのアクセスは、各自のコンフィギュレーションデータにより制御される。各部は自らの周辺要素を有することが要求されない。本発明では、第1又は第2部がシングルプロセッシングコア、複数のコアを備えたシングルプロセッサ又はマルチプロセッサ(おそらくそれぞれが複数のコアを備える)を有しているかは関係ない。部分は、処理要素と関連するプログラムにより規定される。
このアーキテクチャは、請求項2に記載されるように、第1及び第2部が互いに独立に動作可能であり、装置が少なくとも、第1部と第3及び第4部の少なくとも一部とが使用され、第4部が第1コンフィギュレーションデータの制御の下で動作する第1モードと、第2部と第3及び第4部の少なくとも一部が使用され、第4部が第2コンフィギュレーションデータの制御の下で動作する第2モードにより選択的に動作するよう構成される。例えば、第1部がPC機能を提供し、第2部がテレビ機能を提供する状況では、ユーザは装置のパワーアップ時に、自らが所望することを決定するかもしれない(例えば、純粋にテレビを視聴し、インターネットのブラウジング、MP3楽曲のライブラリの管理などの他の処理を実行するなど)。装置はその後、ユーザの命令に係る処理部を起動する。
上記アーキテクチャはまた、請求項3に記載されるように、第1部、第2部、第3部及び第4部が使用される共有モードにより動作することが可能である。このモードでは、両方の処理部のパワーが結合される。両方が、例えば、アプローチ/要求がグラフィックス処理とテレビ信号処理のケースのようにコンフリクトするかもしれないため、1つの処理部によっては容易に実現できないより高い品質のパフォーマンスが達成できるように、特化した処理を実行することができる。
請求項4に記載されるような好適な実施例では、第1部と第2部は共に、オーディオ及び/又はビデオ機能を提供するよう構成され、第1部の処理要素は、第2部の処理要素より強力又は多用途である。ここでの強力とは、比較可能ベースによる処理パワーについて表現される(例えば、毎秒のメガ命令又は処理における適切な表現に再計算されるなど)。典型的には、第2部はまたより少ない(エネルギー)パワーしか要求しない。これは、この目的のため最適化された処理(テレビ信号について最適化された画像、すなわち、より高い品質など)とより低い電力消費の効果により、装置のユーザに装置を第2モード(単にテレビを視聴するだけ)により動作させる選択を与える。あるいは、ユーザは、装置に第1モードにより動作させ、通常はより高いエネルギー消費によりさらなるパワーを利用してより多くの機能を起動させることができる(例えば、ビデオ信号を記録し、AVコンテンツのライブラリを管理し、インターネットをブラウジングするなどを可能にする)。
好適な実施例では、装置は、第1トリガーに応答して第2モードにより動作をスタートし、以降の第2トリガーに応答して、第1モードによる動作にスイッチするよう構成される。このように、低パワーの第2部は、リモコンを介し受け付けたトリガーなどに応答して、システムのスタート処理(ブート処理)中に使用される。以降の第2トリガーに応答して(例えば、第1部をスタートする明示的なリクエスト、リモコンの“ブラウズ”ボタンの押下など第2部でなく第1部のみにより供給される機能に対するリクエスト、又は第1部がブート処理を終了し、引き継ぎの準備ができているという信号など)、第1部に制御がわたされる。このように、向上した応答性を有する装置が実現される。
従属形式の請求項6に記載される実施例では、装置は、第2部の処理要素に第1部の処理要素のコプロセッサとして機能させるためのコンピュータプログラム命令を有する。このように、共有モードでは、責任を明確にしながら(典型的にはプログラムを簡単化する)、第2処理部のパワーが利用可能である。
従属形式の請求項7に記載される実施例では、コンピュータプログラム命令が、第2部の処理要素に第3部の少なくとも1つの周辺要素を使用してコプロセッシング機能を提供することを支援させるためのものである。このように、処理部が使用されるだけでなく、専用のICが第2処理部の制御の下で使用されるかもしれない。これは、第2処理部についてすでに存在するドライバが、依然として利用可能であり、第1処理部に移植される必要がないという効果を有する。それはまた、第1部が追加的なドライバによりさらなるロードされる必要がなく、第1部のパフォーマンス及び信頼性を低下させるという効果を有する。
従属形式の請求項8に記載される実施例では、装置は、第2部の処理要素に第1部の処理要素の監視手段として機能させるためのコンピュータプログラム命令を有する。第2部は、第1部がもはや適切に機能していないことを検出した場合(例えば、それが所定の期間に第1部から信号を受信しなかったなど)、何れか適切なアクションをとるかもしれない。このようなアクションは、例えば、装置を第2モードに永久にスイッチするか、又は装置を第2モードにスイッチし、第1部をリセットし、第1部が良好に再スタートした後、もとのモード(第1モードのみ又は共有モード)にもどすかもしれない。このように、装置には向上された信頼性が備えられる。
好適な実施例では、第1部の処理要素により実行され、実行時に装置に汎用計算装置の機能を実行させる第1コンピュータプログラム命令セットと、第2部の処理要素により実行され、実行時に装置に特定のAV装置、特にテレビの機能を実行させる第2コンピュータプログラム命令セットとを有する。このように、オープン性、ハードウェア及び/又はソフトウェアの急速な進歩、広範なHW/SWモジュールなどの効果を備えた汎用PCタイプの世界が、信頼性、応答性及びテレビタイプの信号の高品質処理などのAV装置に固有の効果と最適に組み合わせることができる。このように、テレビだけでなく汎用PCとして機能可能な改良された装置が提供される。
従属形式の請求項9に記載されるような好適な実施例では、装置は、ディスプレイにビデオ出力画像を生成するコンピュータグラフィックス周辺要素であって、前記I/Oネットワークを介しアクセス可能であり、前記第1部の計算要素により制御されるコンピュータグラフィックス周辺要素と、テレビ信号を処理するビデオ処理周辺要素であって、前記I/Oネットワークを介しアクセス可能であり、前記第2部の計算要素により制御されるビデオ処理周辺要素と、前記第1又は第2計算要素に前記コンピュータグラフィックス周辺要素により生成されるビデオ出力画像上に少なくとも1つのウィンドウと、前記ビデオ処理周辺要素により生成される少なくとも1つのさらなるウィンドウとを割り当てさせるコンピュータプログラム命令とを有する。
このように、最適なグラフィックス処理が、ディスプレイスクリーンの異なる部分(ウィンドウ)に同時に適用可能である。典型的には、PCグラフィックスカードが実際の出力信号を生成し(例えば、DVI又はHDMIを介しディスプレイに接続される)、グラフィックスがウィンドウの一部のコンテンツの処理を行い、テレビビデオプロセッサが他のウィンドウの処理を行う。例えば、ユーザがインターネットをブラウズし、又は1以上のウィンドウにおいてグラフィックスゲームをプレイする場合、これらのウィンドウの信号は、グラフィックスプロセッサにより処理されるかもしれない。その間にユーザがニュースのスタートをモニタするためウィンドウを開いている場合、このウィンドウは、テレビビデオプロセッサにより処理されるかもしれない。この例では、全体的な責任がPC(第1部)に与えられるかもしれない。他方、ユーザがインターネットからムービーのさらなる情報を抽出するための小さなポップアップウィンドウ(PCグラフィックスプロセッサにより処理された)を備えたフルスクリーンウィンドウ(テレビビデオプロセッサにより処理された)においてムービーを視聴する場合、全体の責任はテレビビデオプロセッサに与えられるかもしれない。責任はまた、Open−GLなどの特定のグラフィックスフォーマットを利用して可能となるように、単にウィンドウに分割されるかもしれない。
請求項11に記載されるような好適な実施例では、I/Oネットワークは階層的にスイッチされるI/Oネットワークタイプであり、第4部は、ネットワークのプライマリスイッチ要素(S0)を有する。スイッチされたネットワークは、一般により高い帯域幅とより高いスケーラビリティを提供する。プライマリスイッチ要素は、両方の処理部により共有される。好ましくは、I/OネットワークはPCI Expressである。これは、現在及び数年後の将来の要求を満たすことが予想されるPCベースI/Oネットワークの新たな規格である。
従属形式の請求項12に記載されるような実施例では、第1及び第2アーキテクチャ部は、スイッチされたI/Oネットワークの各自の単一の第1及び第2ルート要素を有している。各ルート要素は、各自の処理要素及び少なくともプライマリスイッチ要素に直接接続される。ルート要素は、例えば、プロセッサがそれのメモリにアクセスするのに必要とされるパフォーマンスを与える第1処理部に特有のものが選択されるかもしれない。ルート要素はまた、それの部分に関連するすべてのコンフィギュレーションデータに関連付け可能である。(例えば、それは自らの部分のBIOSからそれを抽出するかもしれない。)このように、問題なく、第1又は第2部がまた他方の部分(それぞれ第2又は第1部)を必要とすることなく自らの機能を実行することが可能であることが保証可能である。それは自らのコンフィギュレーションを完全に独立して実行することができる。各ルート要素について、それがI/Oネットワークを介し自らの要素にアクセスを提供するか、またどの程度まで提供するか独立に選択することができる。好ましくは、第1及び第2コンフィギュレーションデータは、プライマリスイッチ要素と第1又は第2ルート要素をそれぞれ設定するためのものである。PCI Expressでは、ルート要素はルートコンプレックスと呼ばれる。
好適な実施例では、I/Oネットワーク上の周辺要素は、オーディオチューナ、ビデオチューナ、ハードディスクユニット、光ストレージユニット、ソリッドステートメモリカード、オーディオ及び/若しくはビデオデコーダ、ワイド若しくはローカルエリアネットワークインタフェース、テレテキストデコーダ、USBブリッジの少なくとも1つである。これらの何れかの組み合わせが使用されてもよい。ユーザは、上記のいくつかを備えたPC(第1部、第3部及び第4部)を購入し、その後に、第2部及び任意的に1以上の周辺要素(第3部のためのさらなる要素)を備えたテレビモジュールを購入するかもしれない。同様に、ユーザは、テレビ(第2部、第3部及び第4部)を購入し、その後にPC機能を提供するプラグインモジュール(第1部と第3部のインターネットインタフェースなどの任意的ないくつかの要素)を購入するかもしれない。
本発明の課題を満たすため、処理アセンブリは、第1処理要素と該第1処理要素にプログラムコードを提供するための第1メモリ要素との信号接続とを有する第1ハードウェア部と、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素を有する第3ハードウェア部と、前記第1及び第3部に接続されるI/Oネットワークを有し、第1コンフィギュレーションデータの制御の下で前記第1及び第3部の各要素の間の通信を可能にする第4ハードウェア部とを有し、前記第4ハードウェア部はさらに、第2処理要素と該第2処理要素にプログラムコードを提供する第2メモリ要素との信号接続とを有する第2ハードウェア部に接続するための信号接続を有し、前記第4部は、前記信号接続を介し異なる第2コンフィギュレーションデータを受信し、前記第2コンフィギュレーションデータの制御の下で前記第2及び第3部の各要素の間の通信を可能にするよう動作可能である。ここでは、第1部は上述した装置全体の第1部と第2部の何れかであるかもしれないことが理解されるであろう。例えば、ユーザは、上記の一部を備えたPC(第1部、第3部及び第4部)を購入し、その後に、第2部と任意的に1以上の周辺要素(第3部のためのさらなる要素)を備えたアドオンテレビモジュールを購入するかもしれない。同様に、ユーザはまずテレビ(第2部、第3部及び第4部)を購入し、その後にPC機能を提供するプラグインモジュール(第1部と第3部のインターネットインタフェースなどの任意的ないくつかの要素)を購入するかもしれない。
本発明の上記及び他の特徴は、後述される実施例を参照して明らかになるであろう。
異なる図において同一の参照番号又は略号が使用される場合、それらは相違が示されていない場合には同一の構成を参照している。図2は、本発明による装置の概略ブロック図を示す。本装置は、ハードウェア処理機能を有する少なくとも2つの部分を有する。第1ハードウェア部AP1と第2ハードウェア部AP2が示されている。第1部分AP1は、処理要素CPU−1とメモリ要素MEM−1を有する。メモリ要素MEM−1が第1部分AP−1に配置される代わりに、第1部分AP−1がメモリ要素MEM−1との信号接続を有してもよい。メモリ要素は、システムの他の部分に固定的に配置されてもよいが、それはまた、USBキーやメモリカードなどの着脱可能タイプを有してもよい。処理要素CPU−1は、メモリMEM−1からプログラムコードを抽出可能である。メモリは、処理要素CPU−1のためのすべてのプログラムコードと関連するデータを有するかもしれない。所望される場合、それは処理要素CPU−1の効果的なブート処理を可能にする第1部分しか有しなくてもよい。これにより、さらなるコードは、第3部分AP−3に周辺装置としてあるハードディスクなどの他のメモリ/ストレージから抽出されてもよい。メモリMEM−1は、コンピュータシステムから周知であるBIOSであってもよく、それはまた、処理要素CPU−1のメインRAMベースメモリを有してもよい。処理要素は、シングルコアプロセッサ、マルチコアプロセッサ、シングルコアを備えたマルチプロセッサ、又は複数のコアを備えたマルチプロセッサであってもよい。原則的に、何れか適切なプロセッサが利用されてもよい。装置の観点について、それは1つの整合性のあるプログラムパーツセットの下で動作する1つの処理要素としてみなされる。また、AP−1は、処理要素CPU−1と関連するプログラムにより規定される。同様のことが、少なくとも処理要素CPU−2と処理要素CPU−2にプログラムコードを提供するメモリ要素MEM−2とを有する第2ハードウェア部について成り立つ。上述されるように、第2部分はまた、メモリ要素MEM−2が第2部分に固定的には配置されていないメモリ要素MEM−2との信号接続しか有しないかもしれない。各部分AP−1及びAP−2はまた、メモリMEM−1及びMEM−2以外の1以上の周辺要素(図2には図示せず)を有してもよい。このような周辺要素がI/OネットワークAP−4を介しアクセス可能であるか、又は当該部分に対して排他的であるかは、AP−1及びAP−2の設計による。
本装置はさらに、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素(PE−1、PE−2、PE−3及びPE−4が示される)を含む第3ハードウェア部AP3を有する。好ましくは、本装置は、特にオーディオ及び/又はビデオデータ(AV)を処理可能なマルチメディア装置である。効果的には、本装置はまた、汎用コンピュータとして動作可能であり、Windows(登録商標)やLinuxなどのオペレーティングシステム並びにユーザに広範な機能を提供するための適切なアプリケーションプログラム及びドライバがロード可能である。また、I/Oネットワーク上の周辺要素は、好ましくは、オーディオチューナ、ビデオチューナ、ハードディスクユニット、光ストレージユニット、ソリッドステートメモリカード、オーディオ及び/若しくはビデオデコーダ、ワイド若しくはローカルエリアネットワークインタフェース、テレテキストデコーダ、USBブリッジの少なくとも1つである。これらの何れかの組み合わせが利用されてもよい。
本装置はさらに、I/Oネットワークを有する第4ハードウェア部AP−4(図2には個別には図示せず)を有する。I/Oネットワークは、第1コンフィギュレーションデータの制御の下で第1及び第3部分の各要素の間の通信を可能にする。効果的には、これは200として示されるサブシステムを形成する。さらに、I/Oネットワークは、210として示されるサブシステムを形成する相異なる第2コンフィギュレーションデータの制御の下で第2及び第3部分の各要素の間の通信を可能にする。第1コンフィギュレーションデータは、好ましくは、AP−1の不揮発性メモリ(BIOSなど)に格納され、第2コンフィギュレーションデータは、AP−2の不揮発性メモリに格納される。
このように、周辺装置が容易に共有可能な具体的な機能を対象とした少なくとも2つの処理部AP−1及びAP−2を備えたアーキテクチャが構成される。各処理部による周辺装置へのアクセスは、各コンフィギュレーションデータの制御下で行われる。各部はメモリを除いて各自のAP−1又はAP−2に自らの周辺装置を有することは要求されていない。
好適な実施例では、第1部分と第2部分の両方が少なくともオーディオ及び/又はビデオ機能を提供するよう構成され、第1部分の処理要素は第2部分の処理要素より強力である。ここでの強力とは、比較可能なベースにおける処理パワーにより表される(例えば、毎秒のメガ命令又は処理による適切な表現に再計算されるなど)。典型的には、第2部分はまたより少ないエネルギーしか必要としない。例えば、第1処理部は、汎用コンピュータの機能を提供するためのインテルのPentium(登録商標) 4やAMDのAthlonなどの従来のPCプロセッサを有するかもしれない。第2処理部は、MIPS RISCプロセッサ、ARMベース埋め込みプロセッサ又はDSP(Digital Signal Processor)などの特定のAV機能により適したプロセッサを有するかもしれない。第2処理部はまた、RISC/埋め込みプロセッサ及びDSPなどを有するマルチプロセッササブシステムであるかもしれない。
好適な実施例では、本装置は処理要素CPU−1による実行と、実行されると、本装置に汎用計算装置の機能を実行させるための第1コンピュータプログラム命令セット(図示せず)を有する。ソフトウェアは、Windows(登録商標) XPやLinuxなどの従来のオペレーティングシステムを有するかもしれない。好ましくは、Windows(登録商標) Media CnterやLinux MythTVなどのAVアプリケーションプログラムを備えた最適化されたオペレーティングシステムが使用される。本装置はまた、第2部分の処理要素により実行され、実行されると、本装置に特定のAV装置の機能、特にテレビを実行させる第2コンピュータプログラム命令セットを有する。このように、オープン性、ハードウェア及び/若しくはソフトウェアの急速な進歩、広範なHW/SWモジュールなどの利点を備えた汎用PCタイプの世界が、テレビタイプの信号の確実性、応答性及び高品質処理などの特定のAV装置の効果と最適に組み合わせ可能である。コンピュータプログラム命令セットが、不揮発性ストレージからそれ自体の部分にロードされてもよいが、ハードディスクなどの共有された記憶装置から完全に又は部分的にロードされてもよい。好ましくは、第2部分AP−2のためのソフトウェアが、ハードウェアディスクがクラッシュしても本装置が依然として(部分的に)機能できることを保証するため、ROMやフラッシュなどのソリッドステート不揮発性メモリからロードされる。これは、故障したハードディスクを交換し、第1部分のソフトウェアを再インストールするための時間をユーザに与える。
本発明によるアーキテクチャは、互いに独立して第1部分と第2部分とを動作させることを可能にする。それらはまた、共有モードにより利用されてもよい。第1モードでは、第1部分AP−1と第3及び第4部分の少なくとも一部が利用される。図2では、これは200として示される。この例では、AP−4全体が使用され、AP−3のPE−1、PE−2及びPE−3が使用される。AP−4は、第1コンフィギュレーションデータの制御の下で動作する。このモードが起動されると、このコンフィギュレーションデータがロードされ、関連する部分がAP−4の少なくとも関連する部分(AP−4の設定可能なスイッチなど)に提供される(のレジスタに書き込まれる)。同様にして、第2モードでは、第2部分と第3及び第4部分の少なくとも一部が使用される。第4部分は、第2コンフィギュレーションデータの制御の下で動作する。例えば、第1部分がPC機能を提供し、第2部分がテレビ機能を提供する状況では、ユーザは装置のパワーアップ時に、ユーザが実行することを所望することを決定するかもしれない(例えば、テレビを純粋に視聴し、インターネットをブラウジングし、MP3の楽曲のライブラリなどを管理するなど他の処理を実行するなど)。その後、本装置は、ユーザの命令に係る処理部を起動する。ユーザ命令のモニタリングは、各部分の1つにより実行されてもよく(好ましくは、最も速く応答する部分及び/又は最もエネルギーを消費しない部分)、又は専用回路を利用することによって実行されてもよい。この回路又はモニタリング部は、その後にユーザにより所望される部分を起動するかもしれない。処理回路の起動は周知であり、その実行方法は本発明の一部でない。
アーキテクチャはまた、第1部分、第2部分、第3部分及び第4部分が利用される共有モードによる処理を可能にする。このモードでは、両方の処理部のパワーが結合される。両方が特殊な処理を実行可能であるか、又は一方が特殊な機能について利用可能であり、他方が汎用処理機能を提供する。
好適な実施例では、この共有は、第1トリガーに応答して第2モードによるスタート処理によって、また第2の以降のトリガーに応答して第1モードによる処理へのスイッチによって実現される。このように、システムのスタート(ブート)期間中は、低パワー部分が担当する。このため、第1部分は、例えば、リモコンなどの制御装置を介し入力されるユーザ制御の処理を担当するかもしれない。上述されるように、リモコン又は装置上のキーの起動などの他のユーザ入力がまた、専用回路を利用してモニタされるかもしれない。その後、第2部分は、第1部分をパワーアップすることが即座に要求されているか決定することができる。第2部分はまた、ユーザからの第2トリガーを待機し(例えば、第2部分によっては供給されず、第1部分によってのみ供給される機能に対するリクエストなど)、その後に第1部分を起動するかもしれない。第2トリガーは、リモコン上の“ブラウズ”ボタンの押下など、ユーザからの明示的なトリガーであるかもしれない。第2トリガーはまた、第1トリガーによりトリガーされた処理の期間中に行われるかもしれない。例えば、第2部分により実行される処理の期間中、インターネットを介し大きなファイルをダウンロードすることが要求され、第1部分がこのためのドライバを有している。そのとき、イニシアチブを取得し、第2トリガーを内部的に生成するのは第2部分であり、例えば、リモコンを介して受信したトリガーに応答して、システムのスタート(ブート)を受け持つ。また、第2トリガーを生成するのは第1部分であるかもしれない。例えば、装置のパワーアップ時、第1部分が即座に起動される。これは典型的には実質的により多くのソフトウェアをロード及び初期化する必要があり、典型的にはまたより多くの周辺荘を使用するため、第1部分が完全に動作するまでより長い時間がかかる。第1部分が、ユーザにより所望される機能を十分に実行可能であると判断するとすぐに、それは第2部分から受け継ぐためトリガーを発信するかもしれない。それはまた、より正常な引き継ぎが実行可能となるように、第2部分に信号を発信するかもしれない。例えば、第2部分は、このような信号を検出すると、制御を一時に又は段階的に制御し、第1部分に主たる制御を有する周辺装置を通知することが可能である。
共有モードの特に効果的な例は、第2部分が第1部分のコプロセッサ及び/又は監視部として機能する場合である。コプロセッサとして動作可能となるため、CPU−2はCPU−1の代わりに周辺装置にデータを供給し、又は周辺装置を制御することが可能となる必要がある。このような周辺装置は、その後に好ましくは、AP−3における共有要素である。所望される場合、CPU−2の出力はまたCPU−1の入力として利用されてもよい。このための好適な構成は、AP−3が周辺要素として共有メモリを有する場合である。もちろん、2以上のCPUの間の他の既知の通信/共有スキームが利用されてもよい。監視手段として動作可能となるため、本装置は、CPU−2をCPU−1のコプロセッサとして動作させるためのコンピュータプログラム命令を有する。CPU−2は、それ自体でコプロセッシング機能のすべてを実行してもよい(すなわち、ソフトウェアを提供する装置を除く他の何れかの周辺装置を利用することなく)。好ましくは、コンピュータプログラム命令は、CPU−2にAP−3の少なくとも1つの周辺要素を使用して、コプロセッシング機能を提供することを支援させるものである。このように、CPU−2が使用されるだけでなく、専用のICがCPU−2の制御の下で使用されてもよい。
実施例では、本装置は、CPU−2にCPU−1の監視手段として機能させるためのコンピュータプログラム命令を有する。この監視機能は何れか適切な方法により実行される。例えば、CPU−1は、CPU−2にトリガーを定期的に(毎秒など)提供するようプログラムされるかもしれない。このようなトリガーが所定の期間に受信されなかった場合(2〜10回の定期的期間など)、CPU−2は、CPU−1がクラッシュしたと想定するかもしれない。第1部分がもはや適切に機能しないと検出された場合、CPU−2は何れか適切なアクションを実行してもよい。このようなアクションは、例えば、装置を第2モードに永久にスイッチするためのものであってもよく、装置を第2モードにスイッチし、第1部分をリセットし、第1部分の再スタートが成功した後にもとのモード(第1モード又は共有モード)にスイッチするようにしてもよい。これにより、監視手段はI/Oネットワークを再構成するかもしれない。これについて、よりパワーの低いCPUはコプロセッサ又は監視手段であってもよいことが理解されるが、またより強力なCPUがコプロセッサ及び/又は監視手段となることが可能である。実際、CPU−1とCPU−2の両方が互いの監視手段となることも可能である。
図3は、本装置がディスプレイに対するビデオ出力画像を生成するためのコンピュータグラフィックス周辺要素CGPEを有する好適な実施例を示す。(要素の出力は矢印として示される。)コンピュータグラフィックス周辺要素CGPEは、I/Oネットワークを介しアクセス可能であり、CPU−1により制御される。図3の例では、CGPEは周辺ブロックAP−3に配置される。そのとき、それは完全にアクセス可能である(例えば、全帯域幅入出力など)。図4は、CGPEがAP−1に配置される他の実施例を示す。当該部分は、このときCPGEが外部のAP−1からどの程度アクセス可能であるか決定するかもしれない(例えば、出力のみ及びおそらく制限された帯域幅のため)。さらに、本装置は、テレビ信号を処理するためのビデオ処理周辺要素VPPRを有する。この信号は、VPPEによって直接的に装置の外部から、又はセットトップボックスや衛星受信機などからのDVI又はHDMI入力などにより入力周辺要素を利用して受信されるかもしれない。信号はまた、光ストレージ(DVDムービーなど)、ハードディスク又はソリッドステートメモリカードなどの記憶装置から取得されてもよい。ビデオ処理周辺要素VPPEは、I/Oネットワークを介しアクセス可能であり、CPU−2により制御される。図3の例では、VPPEはブロックAP−3に配置される。所望される場合、それはまたAP−2のブロックに配置されてもよい。この場合、制御は、CPU−2とVPPEの間の直接的な接続などの専用手段を利用して、又はAP−4を介し構成されるかもしれない(図9に具体例が与えられている)。本装置は、CPU−1又はCPU−2にCGPEにより生成されるビデオ出力画像の少なくとも1つのウィンドウを割り当てさせ、VPPEにより生成される少なくとも1つのさらなるウィンドウを割り当てさせるためのコンピュータプログラム命令を格納する。図5は、VPPEがウィンドウ510の処理を行う例を示す。それは、CPU−1の制御の下でコンテンツがスクリーン上の正しい位置にレンダリングされることを保証するCGPEに、I/Oネットワークを介しそれの出力を導く。この例では、CGPEは、ウィンドウ510によりカバーされなくなるまで、メインウィンドウ500の処理を実行する。このため、CGPEは、共有されるビデオ出力バッファを制御する。このバッファは、典型的にはAP−1にある。このように、最適なグラフィックス処理が、ディスプレイスクリーンの異なる部分(ウィンドウ)に同時に適用可能である。CGPEが処理されたウィンドウ信号を1つの出力信号に合成するOpen−GLなどの特定のグラフィックスフォーマットを用いて可能となるように、責任はウィンドウ毎に分割されるかもしれない。
図6に示される好適な実施例では、I/Oネットワークは階層的にスイッチされるI/Oネットワークタイプを有する。第4部分のであるAP−4は、ネットワークのプライマリスイッチ要素を有する。このプライマリスイッチ要素S0は、AP−1とAP−2により共有される。
好ましくは、I/OネットワークはPCI Expressである。メインスイッチに加えて、PCI Expressはまた1つのルートコンプレックスを有する。図6に示されるような実施例では、AP−1とAP−2は、それぞれスイッチされるI/Oネットワークの単一の第1及び第2ルート要素RC−1及びRC−2を有する。各ルート要素は、各自の処理要素(RC−1はCPU−1に、PC−2はCPU−2に)と、少なくともプライマリスイッチ要素(S0)に直接接続される。例えば、プロセッサがそれのメモリにアクセスするのに要求されるパフォーマンスを与えるなど、第1処理部に固有のルート要素が選択されてもよい。ルート要素はまた、それの部分に関連するすべてのコンフィギュレーションデータに関連付けることが可能であり、例えば、それはそれ自体の部分のBIOS(図示せず)からそれを抽出してもよい。自らにおいて、PC I/Oの当業者にとって、PCI Expressをどのように構成するか、何れのデータが関係するかは一般に知られている。これ自体は、本発明の主題ではない。メインスイッチS0は現在2つのルートコンプレックスの下流にあることが理解されるであろう(より一般には、複数のルートコンプレックス)。また、スイッチS0はそうするよう構成される必要がある。信号接続がすべて同一のPCI Expressタイプを有するため、それは単に1つの代わりに2つの接続を介しコンフィギュレーション入力と関連するレポートを受け入れるためのロジックを伴う。コンフィギュレーションがどのように機能するかは具体的な装置次第である。例えば、第1CPU−2が制御されている場合、S0は単にAP−2から(RC−2などを介し)第1コンフィギュレーションデータを受信する。これは通常通りであろう。以降に、制御がCPU−1にスイッチした場合、S0はRC−1を介し新たな又は追加的なコンフィギュレーションデータを受け取るかもしれない。コンフィギュレーションをAP−1とAP−2の両方の要求をカバーする1つの新たなセットと完全に置換し、又は追加的な情報しか提供しないことは、本装置の実現形態次第である。好ましくは、S0が両方のタイプをサポートするよう構成される(完全に置換する又は追加的なコンフィギュレーションを受け付ける)。AP−1が既存のコンフィギュレーションを置換する場合、好ましくは、AP−1は、AP−2の要求が依然として満たされていることを保証する。例えば、CPU−1又はRC−1は、AP−2又は関連するメモリから現在のコンフィギュレーションを読み、これらの要求がコンフリクトしない程度まで満たされていることを確認するかもしれない。もちろん、CPU−2はまた、CPU−1によりアクセス可能なメモリにコンフィギュレーションを書き込むようにしてもよい(S0の下流など)。レポートのため、何れか適切な機構が選択されてもよい。例えば、S0は、関係するルートコンプレックスを介し発信されたコンフィギュレーションデータに関連する部分のみ又はすべての部分においてRC−1とRC−2の両方に通知する。制御の役割にまだないルートコンプレックス又はCPUは実際には従来のPCI Express上の周辺装置として機能することが理解されるであろう。
図7は、I/OネットワークAP−4がルートコンプレックスに関してS0の階層的に下流にあるさらなるスイッチS1を有する構成を示す。図8では、装置が2つのモジュールに分割され、一方のみがメインスイッチS0を有するさらなる例が与えられる。この例では、メインモジュール800は、Ap−1、AP−4及びAP−3の4つの周辺要素(PE−1,PE−2,PE−4及びPE−5)を有する。アドオンモジュール810は、AP−2、AP−3の3つの周辺要素(PE−3,PE−6及びPE−7)、及びAP−4の第2スイッチS1を有する。本例では、モジュール800は、モジュール810がアドオンテレビ又は他のタイプのCEモジュールであるPCであるかもしれない。自由にアクセス可能なアドオンモジュールのすべての周辺装置に接続されるスイッチをアドオンモジュールに含めることによって、アドオンモジュールは周辺装置が直接S0に加えられる場合よりメインモジュールのコンフィギュレーションに影響を及ぼさない。モジュール800は、第1処理要素(この場合にはCPU−1)と第1処理要素にプログラムコードを提供する第1メモリ要素(この場合にはMEM−1)とを有する第1ハードウェア部を有する処理アセンブリの一例である。処理アセンブリはまた、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素(この場合にはAP3の周辺要素)を有する第3ハードウェア部を有する。処理アセンブリはまた、第1コンフィギュレーションデータの制御の下で第1部分と第3部分の各要素の間の通信を可能にするため、第1部分と第3部分に接続されるI/Oネットワークを有する第4ハードウェア部(この場合にはAP−4のS0)を有する。第4ハードウェア部はさらに、プログラムコードを第2処理要素に提供するため、第2処理要素(この場合にはCPU−2)と第2メモリ要素(この場合にはMEM−2)を有する第2ハードウェア部(この場合にはAP2)に接続するための信号接続を有する。第4部分AP−4は、第2コンフィギュレーションデータの制御の下で第2部分と第3部分との各要素の間の通信を可能にするため、第2部分から信号接続を介し相異なる第2コンフィギュレーションデータを受け取るよう動作可能である。このように、アドオンモジュール810は、単にプラグイン可能であり、またこのモジュールのプロセッサはネットワークを独立に制御することができる。また、AP−2はAP−1がアドオンモジュール上にあるメインモジュール(S0を有するモジュール)のコアとなりうることが理解されるであろう。
図9は、ハードウェア部AP−1及びAP−2がそれぞれコンピュータグラフィックス周辺要素(CGPE)とビデオ処理周辺要素(VPPE)を有する好適な実施例を示す。VPPEからCPPEへのビデオ出力を提供するため、CPPEはまたI/OネットワークAP4に、この場合にはネットワークのメインスイッチS0に直接接続される。このため、S0は、AP−1のルート要素RC−1との上流方向の接続とCGPEとの下流方向の接続を有する。
好適な実施例では、装置が動作するモードを直接制御するのはユーザでなく、装置はさらにそれをトリガーするタイマー装置(図示せず)を有する。好ましくは、タイマーは低電力タイプのものである。ユーザは、何れか従来の方法によりタイマーをセットする。タイマーは以下の何れかをサポートするかもしれない。
・AP−2(又は所望される場合にはAP−1)のブート処理をトリガーする
・AP−1又はAP−2により制御されるアプリケーションのスタートをトリガーする。これは、まだアクティブでない場合にはAP−1又はAP−2をブートすることを伴う。好ましくは、タイマーは、ブート処理がアプリケーションがプログラムされた時間にスタートするよう時間内にスタートできるように、AP−1及び/又はAP−2のブート遅延により予めプログラムされる。
・所望のAVソース(ビデオチューナ、オーディオチューナ、オーディオCD、DVDなど)及び/又は適用可能な場合にはチャネルを選択する。これはまた、インターネットラジオ、インターネットビデオ、Podキャスティングなどの他のインターネットAVソースをカバーするかもしれない。
・ユーザによりプログラムされた時間にシステムをスイッチオフする。
・AP−2(又は所望される場合にはAP−1)のブート処理をトリガーする
・AP−1又はAP−2により制御されるアプリケーションのスタートをトリガーする。これは、まだアクティブでない場合にはAP−1又はAP−2をブートすることを伴う。好ましくは、タイマーは、ブート処理がアプリケーションがプログラムされた時間にスタートするよう時間内にスタートできるように、AP−1及び/又はAP−2のブート遅延により予めプログラムされる。
・所望のAVソース(ビデオチューナ、オーディオチューナ、オーディオCD、DVDなど)及び/又は適用可能な場合にはチャネルを選択する。これはまた、インターネットラジオ、インターネットビデオ、Podキャスティングなどの他のインターネットAVソースをカバーするかもしれない。
・ユーザによりプログラムされた時間にシステムをスイッチオフする。
また、PCとテレビの組み合わせなど2つの本質的に異なる機能の組み合わせを提供する“合成”装置を構築する代わりに、異なる品質及び/又は信頼性であるが、同様の機能を提供し続けるモジュラー装置を構築することが可能である。例えば、AP−1は、一般にベーシックなテレビ又はベーシックなCE装置の処理をカバーするかもしれない。このとき、メインモジュールはAP−2、AP−4(の一部)及びAP−3を有するかもしれない。このモジュールは、テレビ受信機と、オーディオCDの再生、ハードディスク又は光ストレージへの従来の記録など任意的にベーシックな光ストレージ機能を提供するかもしれない。アドオンモジュールは、AP−1の形式でより高度なプロセッサを追加し、任意的には、インターネットアクセスや第2チューナなどの1以上の追加的な周辺装置を追加するかもしれない。共有モードでは、アドオンモジュールは、ダブルウィンドウテレビ、PIP(Picture In Picture)、テレビを視聴しながらのウィンドウ内のインターネットブラウジング、タイムスリップレコーディングなどの追加的な機能を提供するかもしれない。所望される場合、アドオンモジュールはまた、ゲームのプレイなどのPCに典型的に関連付けされるアプリケーションを提供するかもしれない。好ましくは、アドオンモジュールはまた、Philips Pixel PlusやNatural Motionビデオ処理機能などのより高度な画像処理機能をサポートする。
本発明はまた、本発明を実現するよう構成されたコンピュータプログラム、特にキャリア上のコンピュータプログラムに拡張されることが理解されるであろう。プログラムは、ソースコード、オブジェクトコード、部分的にコンパイルされた形式などのコード中間ソース及びオブジェクトコード、又は本発明による方法の実現に使用するのに適した他の何れかの形式によるものであってもよい。キャリアは、プログラムを搬送可能な任意のエンティティ又は装置であるかもしれない。例えば、キャリアは、CD−ROMや半導体ROMなどのROM、フロッピー(登録商標)やハードディスクなどの磁気記録媒体などの記憶媒体を有するかもしれない。さらに、キャリアは、電気若しくは光ケーブルを介し又は無線若しくは他の手段によって伝搬可能な電気若しくは光信号などの伝送可能なキャリアであるかもしれない。プログラムがこのような信号において実現されるとき、キャリアはこのようなケーブル又は他の装置若しくは手段によって構成されるかもしれない。あるいは、キャリアは、プログラムが埋め込まれる集積回路であってもよく、集積回路は関連する方法を実行するため、若しくはそれの実行に使用するよう構成される。
上述した実施例は本発明を限定するものでなく例示するものであり、当業者は添付した請求項の範囲から逸脱することなく他の多数の実施例を設計可能であることに留意すべきである。請求項では、括弧内に置かれる参照符号は、請求項を限定するものとして解釈されるべきでない。動詞“有する”及びそれの活用の使用は、請求項に記載した以外の要素又はステップの存在を排除するものでない。要素に先行する冠詞“ある”は、このような要素が複数存在することを排除するものでない。本発明は、いくつかの要素を有するハードウェアによって、また適切にプログラムされたコンピュータによって実現可能である。複数の手段を列記した装置クレームでは、これらの手段のいくつかが互いに異なる従属形式の請求項に記載される事実は、これらの手段の組み合わせが効果的に利用可能でないことを示すものでない。
Claims (16)
- 少なくとも第1ハードウェア部と第2ハードウェア部とを有する装置であって、
前記第1及び第2部は、各自の処理要素と該各部の処理要素にプログラムコードを提供するための各自のメモリ要素とを有し、
当該装置はさらに、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素を有する第3ハードウェア部と、第1コンフィギュレーションデータの制御の下で前記第1及び第3部の各要素の間の通信を可能にし、異なる第2コンフィギュレーションデータの制御の下で前記第2及び第3部の各要素の間の通信を可能にするI/Oネットワークを有する第4ハードウェア部とを有する装置。 - 前記第1及び第2部は、互いに独立して動作するよう構成され、
当該装置は少なくとも、
前記第1部と前記第3及び第4部の少なくとも一部とが使用され、前記第4部が前記第1コンフィギュレーションデータの制御の下で動作する第1モードと、
前記第2部と前記第3及び第4部の少なくとも一部が使用され、前記第4部が前記第2コンフィギュレーションデータの制御の下で動作する第2モードと、
により選択的に動作するよう構成される、請求項1記載の装置。 - 当該装置は、前記第1部、第2部、第3部及び第4部が使用される共有モードにより動作するよう構成される、請求項1記載の装置。
- 前記第1部と第2部は共に、オーディオ及び/又はビデオ機能を提供するよう構成され、
前記第1部の処理要素は、前記第2部の処理要素より強力又は多用途である、請求項1記載の装置。 - 当該装置は、第1トリガーに応答して前記第2モードにより動作をスタートし、以降の第2トリガーに応答して、前記第1モードによる動作にスイッチするよう構成される、請求項2乃至4記載の装置。
- 当該装置は、前記第2部の処理要素に前記第1部の処理要素のコプロセッサとして機能させるコンピュータプログラム命令を有する、請求項3記載の装置。
- 前記コンピュータプログラム命令は、前記第2部の処理要素に前記第3部の少なくとも1つの周辺要素を使用して前記コプロセッシング機能を提供することを支援させるためのものである、請求項6記載の装置。
- 当該装置は、前記第2部の処理要素に前記第1部の処理要素の監視手段として機能させるためのコンピュータプログラム命令を有する、請求項3記載の装置。
- 当該装置は、前記第1部の処理要素により実行され、実行時に当該装置に汎用計算装置の機能を実行させる第1コンピュータプログラム命令セットと、前記第2部の処理要素により実行され、実行時に当該装置に特定のAV装置、特にテレビの機能を実行させる第2コンピュータプログラム命令セットとを有する、請求項1記載の装置。
- 当該装置は、
ディスプレイにビデオ出力画像を生成するコンピュータグラフィックス周辺要素であって、前記I/Oネットワークを介しアクセス可能であり、前記第1部の計算要素により制御されるコンピュータグラフィックス周辺要素と、
テレビ信号を処理するビデオ処理周辺要素であって、前記I/Oネットワークを介しアクセス可能であり、前記第2部の計算要素により制御されるビデオ処理周辺要素と、
前記第1又は第2計算要素に前記コンピュータグラフィックス周辺要素により生成されるビデオ出力画像上に少なくとも1つのウィンドウと、前記ビデオ処理周辺要素により生成される少なくとも1つのさらなるウィンドウとを割り当てさせるコンピュータプログラム命令と、
を有する、請求項9記載の装置。 - 前記I/Oネットワークは、階層的にスイッチされるI/Oネットワークタイプのものであり、
前記第4部は、前記ネットワークのプライマリスイッチ要素を有する、請求項1記載の装置。 - 前記第1及び第2アーキテクチャ部は、前記スイッチされるI/Oネットワークの各自の単一の第1及び第2ルート要素を有し、
各ルート要素は、前記各自の処理要素と少なくとも前記プライマリスイッチ要素とに直接接続される、請求項11記載の装置。 - 前記第1及び第2コンフィギュレーションデータは、前記プライマリスイッチ要素と前記第1又は第2ルート要素をそれぞれ構成するためのものである、請求項12記載の装置。
- 前記I/Oネットワークは、PCI Expressである、請求項11記載の装置。
- 前記周辺要素は、オーディオチューナ、ビデオチューナ、ハードディスクユニット、光ストレージユニット、ソリッドステートメモリカード、オーディオ及び/若しくはビデオデコーダ、ワイド若しくはローカルエリアネットワークインタフェース、テレテキストデコーダ、USBブリッジの少なくとも1つである、請求項1記載の装置。
- 第1処理要素と該第1処理要素にプログラムコードを提供するための第1メモリ要素との信号接続とを有する第1ハードウェア部と、データのソース及び/又はデスティネーションとして機能する少なくとも1つの周辺要素を有する第3ハードウェア部と、前記第1及び第3部に接続されるI/Oネットワークを有し、第1コンフィギュレーションデータの制御の下で前記第1及び第3部の各要素の間の通信を可能にする第4ハードウェア部とを有する処理アセンブリであって、
前記第4ハードウェア部はさらに、第2処理要素と該第2処理要素にプログラムコードを提供する第2メモリ要素との信号接続とを有する第2ハードウェア部に接続するための信号接続を有し、
前記第4部は、前記信号接続を介し異なる第2コンフィギュレーションデータを受信し、前記第2コンフィギュレーションデータの制御の下で前記第2及び第3部の各要素の間の通信を可能にするよう動作可能である処理アセンブリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05111492 | 2005-11-30 | ||
PCT/IB2006/054361 WO2007063450A2 (en) | 2005-11-30 | 2006-11-21 | Tv-pc architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009518707A true JP2009518707A (ja) | 2009-05-07 |
Family
ID=38038801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008542883A Pending JP2009518707A (ja) | 2005-11-30 | 2006-11-21 | Tv−pcアーキテクチャ |
Country Status (6)
Country | Link |
---|---|
US (1) | US20080263184A1 (ja) |
EP (1) | EP1958082A2 (ja) |
JP (1) | JP2009518707A (ja) |
KR (1) | KR20080078030A (ja) |
CN (1) | CN101322115A (ja) |
WO (1) | WO2007063450A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI370976B (en) * | 2008-01-10 | 2012-08-21 | Avermedia Tech Inc | Method for operating tv tuner card |
CN101996146B (zh) * | 2009-08-26 | 2013-08-07 | 戴尔产品有限公司 | 多模式处理模块及其使用方法 |
US9183560B2 (en) | 2010-05-28 | 2015-11-10 | Daniel H. Abelow | Reality alternate |
US8943257B2 (en) * | 2011-09-30 | 2015-01-27 | Intel Corporation | Protocol neutral fabric |
KR101936615B1 (ko) * | 2012-01-27 | 2019-04-09 | 삼성전자 주식회사 | 디스플레이장치, 업그레이드장치, 그 제어방법 및 디스플레이 시스템 |
US9093015B2 (en) * | 2012-01-27 | 2015-07-28 | Samsung Electronics Co., Ltd. | Display apparatus, upgrade apparatus, control method thereof, and display system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587154B1 (en) * | 1998-09-30 | 2003-07-01 | Micron Technology, Inc. | Method and system for displaying video signals |
US6526577B1 (en) * | 1998-12-01 | 2003-02-25 | United Video Properties, Inc. | Enhanced interactive program guide |
US6735778B2 (en) * | 2000-01-19 | 2004-05-11 | Denis Khoo | Method and system for providing home shopping programs |
KR20020015848A (ko) | 2000-08-23 | 2002-03-02 | 윤종용 | 운영 체제를 기반으로 한 텔레비젼 및 이 장치의 초기화면 디스플레이 방법 |
US7120711B2 (en) * | 2002-12-19 | 2006-10-10 | Intel Corporation | System and method for communicating over intra-hierarchy and inter-hierarchy links |
US7457906B2 (en) | 2003-01-21 | 2008-11-25 | Nextio, Inc. | Method and apparatus for shared I/O in a load/store fabric |
US7298973B2 (en) * | 2003-04-16 | 2007-11-20 | Intel Corporation | Architecture, method and system of multiple high-speed servers to network in WDM based photonic burst-switched networks |
US7162560B2 (en) | 2003-12-31 | 2007-01-09 | Intel Corporation | Partitionable multiprocessor system having programmable interrupt controllers |
JP2005217908A (ja) | 2004-01-30 | 2005-08-11 | Toshiba Corp | 情報処理装置および同装置におけるコンテンツの表示方法 |
US8176204B2 (en) * | 2005-03-11 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | System and method for multi-host sharing of a single-host device |
-
2006
- 2006-11-21 JP JP2008542883A patent/JP2009518707A/ja active Pending
- 2006-11-21 KR KR1020087015973A patent/KR20080078030A/ko not_active Application Discontinuation
- 2006-11-21 WO PCT/IB2006/054361 patent/WO2007063450A2/en active Application Filing
- 2006-11-21 EP EP06831892A patent/EP1958082A2/en not_active Withdrawn
- 2006-11-21 US US12/095,009 patent/US20080263184A1/en not_active Abandoned
- 2006-11-21 CN CNA2006800449387A patent/CN101322115A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2007063450A2 (en) | 2007-06-07 |
CN101322115A (zh) | 2008-12-10 |
WO2007063450A3 (en) | 2007-10-11 |
EP1958082A2 (en) | 2008-08-20 |
KR20080078030A (ko) | 2008-08-26 |
US20080263184A1 (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI463431B (zh) | 促成圖形處理單元間之有效率切換的方法與電腦系統 | |
RU2451989C2 (ru) | Поддержка нескольких операционных систем в мультимедийных устройствах | |
US7814307B2 (en) | Fast booting a computing device to a specialized experience | |
US7797555B2 (en) | Method and apparatus for managing power from a sequestered partition of a processing system | |
JP2009518707A (ja) | Tv−pcアーキテクチャ | |
US20070266264A1 (en) | Method and apparatus for managing power in a processing system with multiple partitions | |
US20090112884A1 (en) | Information processing apparatus and control method | |
US20110004749A1 (en) | Launching An Application From A Power Management State | |
KR20110021200A (ko) | 영상 재생 장치의 부팅을 제어하는 방법 및 그 장치 | |
JP2008512734A (ja) | マルチメディアコンテンツ管理システム | |
JP2007035010A (ja) | 高速データアクセスメモリよりオペレーションシステムコアプログラムをロードしてコンピュータプログラムをインスタント起動実行する方法 | |
WO2006120821A1 (ja) | 画像処理システム | |
JP2007035012A (ja) | 設定優先順序でコンピュータプログラムを実行する方法 | |
JP2006277472A (ja) | 情報処理装置 | |
JP2012018486A (ja) | 情報処理装置およびユーザインタフェースの表示位置制御法 | |
US20140181499A1 (en) | Method for improving booting of a computing device | |
JP2009086955A (ja) | カメラ装置およびその制御方法 | |
JP2006236079A (ja) | コンピュータおよびディスク管理方法 | |
JPH11175205A (ja) | コンピュータシステムおよびそのパワーダウン制御方法 | |
TWI279711B (en) | Dual-processor multimedia system, and method for fast activation of the multimedia system | |
CN102256074B (zh) | ***模块化设计的电脑电视一体机 | |
US20050097279A1 (en) | Electronic apparatus including plural processors | |
TWI559227B (zh) | 具有內建雙可隨機關閉開啟電源作業裝置的電腦系統 | |
JP2005293417A (ja) | コンピュータ機器、コンピュータネットワークシステム、プログラム転送方法およびプログラム転送用プログラム | |
CN1952889A (zh) | 多媒体电脑***及快速启始该***播放多媒体数据的方法 |