JP2009515341A - ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法 - Google Patents
ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法 Download PDFInfo
- Publication number
- JP2009515341A JP2009515341A JP2008539049A JP2008539049A JP2009515341A JP 2009515341 A JP2009515341 A JP 2009515341A JP 2008539049 A JP2008539049 A JP 2008539049A JP 2008539049 A JP2008539049 A JP 2008539049A JP 2009515341 A JP2009515341 A JP 2009515341A
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- layer
- address
- nanowires
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000013461 design Methods 0.000 title abstract description 6
- 239000002070 nanowire Substances 0.000 claims description 451
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/202—Integrated devices comprising a common active layer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/81—Array wherein the array conductors, e.g. word lines, bit lines, are made of nanowires
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Biomedical Technology (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Theoretical Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【選択図】図1
Description
過去50年間に、エレクトロニクス及びコンピューティング産業は、トランジスタ及び信号ワイヤのような基本的な電子部品のサイズを絶えず小さくすることによって、さらには、それに応じて、プロセッサ及び電子メモリチップを含む、集積回路の部品密度を絶えず高めることによって、絶えず進歩してきた。しかしながら、最終的には、フォトリソグラフィ法に基づく半導体回路製造技術において、根本的な部品サイズ限界に達するものと予想される。例えば、部品のサイズが紫外光の解像限界(即ち、約193nmの波長)未満まで小さくなると、次世代のリソグラフィのような、フォトリソグラフィ技術を用いて、さらに小さな部品を作り出すために、技術的にはるかに要求が厳しい技術が用いられる必要がある。新たな技術を用いるために、高額な半導体製造設備を再構築することが必要とされることもある。また、多くの新たな障害に直面することも予想される。例えば、初期の半導体の表面上に既に製造されている部品に対して、各ステップにおいて用いられるマスクを正確に位置合わせしながら、一連のフォトリソグラフィのステップを通じて、半導体デバイスを製造する必要がある。部品サイズが小さくなると、正確に位置合わせするのが益々難しくなり、費用がかかるようになる。別の例として、半導体表面上に製造される部品のサイズが小さくなると、或る特定のタイプの欠陥が半導体表面にランダムに分布する結果として半導体デバイスに欠陥が生じる確率が高くなる可能性があり、結果として、製造中に欠陥のあるデバイスの割合が増えて、それに応じて、有用な製造物の歩留まりが低下する。最終的には、分子スケールの距離においてのみ生じる種々の量子効果によって、半導体内に部品を製造する現在の手法が全く役に立たなくなる可能性もある。
本発明の種々の実施形態は、電気部品とワイヤとの間に位置合わせ不良があるにもかかわらず、ワイヤとアドレスワイヤとを仲介して結びつけるクロスバーアレイ設計を対象とする。一実施形態では、ナノスケールデバイスは、2つ又は2つより多いナノワイヤから成る第1の層、及び第1の層を覆う、2つ又は2つより多いアドレスワイヤから成る第2の層から構成され得る。また、当該ナノスケールデバイスは、第1の層と第2の層との間に配置される中間層も含むことができる。1つ又は複数の電気部品パターンが第1の層及び第2の層と位置合わせされるように、2つ又は2つより多い冗長な電気部品パターンが中間層内に形成され得る。
以下に説明されるように、クロスバーアレイは、マルチプレクサ/デマルチプレクサ及びロジックアレイのような電子デバイスを構成するために使用され得る多数の新たに出現した電子工学的な構成媒体のうちの1つを表す。クロスバーアレイは一般に、ワイヤの層と、直交して重なるアドレスワイヤ層と、或る特定の重なり合う場所においてアドレスワイヤをワイヤに接続する電気部品のパターンを有する中間層とから構成される。しかしながら、製造中に、多数の電気部品がワイヤと位置合わせされないことがあるので、或る特定のワイヤがアドレス指定できないことがある。本発明の種々の実施形態は、2組以上のアドレスワイヤと、ずらして配置された2つ以上の冗長な電気部品パターンとを利用するクロスバーアレイ設計に向けられる。冗長な電気部品パターンはそれぞれ、他の電気部品パターンの場所に対してずらして配置され、そのため、2つの電気部品パターンは、ワイヤと同じ位置合わせ(アライメント)を有さない。この結果、所望の数のワイヤを、1つ又は複数の冗長な電気部品パターンによってアドレス指定することができる確率が高くなる。さらに、ワイヤ及びアドレスワイヤの重なり合う層を接続する冗長な電気部品パターンは、ワイヤをアドレス指定するためにそれぞれ使用され得る複数の組のワイヤアドレスに関連付けられる。本発明は、以下の2つのサブセクション、即ち(1)クロスバーアレイの概説、及び(2)本発明の実施形態において、以下に説明される。
電子デバイスを製造するための比較的新しく、有望な技術は、ナノワイヤクロスバーを含む。図1は、ナノワイヤクロスバーを示す。図1では、概ね平行なナノワイヤ102から成る第1の層の上には、第1の層102のナノワイヤに対して向きが概ね垂直である、概ね平行なナノワイヤ104から成る第2の層が重なるが、層間の配向角は変えてもよい。ナノワイヤの2つの層は格子、即ちクロスバーを形成し、第2の層104の各ナノワイヤは第1の層102の全てのナノワイヤの上に重なり、2つのナノワイヤ間の最も近い接点を表すナノワイヤ交差部において、第1の層102の各ナノワイヤと密接に接触する。図1の個々のナノワイヤは円形の断面を有するように示されるが、ナノワイヤは、正方形、長方形、楕円形又はさらに複雑な断面を有することもできる。また、ナノワイヤは、多くの異なる幅又は直径、及びアスペクト比又は偏心率を有することができる。用語「ナノワイヤクロスバー」は、ナノワイヤに加えて、サブマイクロスケール、マイクロスケール、又はさらに大きな寸法を有するワイヤから成る1つ又は複数の層を有するクロスバーを指すことがある。
本発明の種々の実施形態が、マルチプレクサ/デマルチプレクサのナノワイヤクロスバーに関連して以下に説明される。しかしながら、本発明は、マルチプレクサ/デマルチプレクサのナノワイヤクロスバーには限定されず、磁気回路及び半導体をベースにする回路に用いられるワイヤのような、任意の寸法のワイヤ及びアドレスワイヤを有するロジックアレイ等の任意の種類のクロスバーアレイにおいて、製造時の位置合わせ不良を許容するために使用され得る。
付加的なナノワイヤの数=Δx/(P/2)
例えば、ピッチが60nmの128本のアドレス指定可能なナノワイヤを有するマルチプレクサ/デマルチプレクサが必要とされ、最大位置合わせ誤差が500nmである場合には、さらに17本のナノワイヤを追加して、最大の位置合わせ不良にも関わらず、ナノワイヤ領域を十分に網羅する145本のナノワイヤを有するナノワイヤ領域を与えることができる。
Claims (10)
- ワイヤとアドレスワイヤとを仲介して結びつけるデバイスであって、
2つ又はそれより多いワイヤ(1501〜1511)から成る第1の層と、
2つ又はそれより多いアドレスワイヤ(1512〜1523)から成り、前記第1の層に重なる第2の層と、
前記第1の層と前記第2の層との間に配置される中間層(704、804)と、
前記中間層内に形成される2つ又はそれより多い冗長な電気部品パターン(1400)とを含み、前記電気部品パターンのうちの1つ又は複数が前記第1の層及び前記第2の層と位置合わせされる、デバイス。 - 2つ又はそれより多い実質的に平行なワイヤ(1512〜1523)から成る前記第1の層に重なる実質的に平行な前記アドレスワイヤ(1501〜1511)が、前記第1の層内の前記ワイヤに対してほぼ垂直である、請求項1に記載のデバイス。
- 1つ又は複数の前記ワイヤ(1501〜1511)の数が、
付加的なナノワイヤの数=Δx/(P/2)
だけ増加し、ここで、Δxがアドレス指定パターンの許容量であり、Pがワイヤピッチである、請求項1に記載のデバイス。 - 前記1つ又は複数のワイヤ(1501〜1511)が、ナノスケール、サブマイクロスケール、マイクロスケール又はそれよりも大きな寸法のワイヤとすることができ、導体材料又は半導体材料から構成され得る、請求項1に記載のデバイス。
- 前記アドレスワイヤ(1512〜1523)が、ナノスケール、サブマイクロスケール、マイクロスケール又はそれよりも大きな寸法のワイヤとすることができ、導体材料又は半導体材料から構成され得る、請求項1に記載のデバイス。
- クロスバーアレイ内のワイヤをアドレス指定するための方法であって、
2つ又はそれより多いワイヤ(1501〜1511)から成る第1の層、及び前記ワイヤの第1の層に重なる2つ又はそれより多いアドレスワイヤ(1512〜1523)から成る第2の層を準備し、
前記第1の層及び前記第2の層の前記ワイヤを相互接続する有限数の冗長な電気部品パターン位置合わせを決定し、前記位置合わせのそれぞれが、1組のアドレス(1526、1626、1726、1826)に対応し、
前記アドレスの組(1526、1626、1726、1826)から、2つ又はそれより多い異なる組のアドレスのうちのアドレスと重複するアドレスを有するアドレスの組を選択し、
前記重複する組のアドレスを試験して、前記第1の層の前記ワイヤをアドレス指定するために使用され得る前記1組のアドレスを決定することを含む、方法。 - 前記第1の層(1501〜1511)に重なる前記第2の層(1512〜1523)が、前記第1の層の前記ワイヤに対してほぼ垂直に向けられたワイヤの第2の層をさらに含む、請求項6に記載の方法。
- 前記第1の層(1501〜1511)及び前記第2の層(1512〜1523)が、導体材料又は半導体材料から構成され得る、ナノスケール、サブマイクロスケール、マイクロスケール又はそれよりも大きな寸法のワイヤをさらに含む、請求項6に記載の方法。
- 前記重複する組のアドレスが、他の組のアドレス内のアドレスのアドレス接頭部と一致するアドレス接頭部(1901)と、他の組のアドレス内のアドレスのアドレス接尾部と一致するアドレス接尾部(1902)とを有するアドレスをさらに含む、請求項6に記載の方法。
- 或る特定の組のアドレスを前記試験することが、前記特定の組のアドレス内の論理アドレスに対応する前記第2の層の前記アドレスワイヤに電圧を印加して、前記第1の層内の対応するワイヤの電圧を測定することをさらに含む、請求項6に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/264,464 | 2005-11-01 | ||
US11/264,464 US7307345B2 (en) | 2005-11-01 | 2005-11-01 | Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points |
PCT/US2006/042923 WO2007053764A2 (en) | 2005-11-01 | 2006-11-01 | Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009515341A true JP2009515341A (ja) | 2009-04-09 |
JP5047184B2 JP5047184B2 (ja) | 2012-10-10 |
Family
ID=37909389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539049A Expired - Fee Related JP5047184B2 (ja) | 2005-11-01 | 2006-11-01 | ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7307345B2 (ja) |
EP (1) | EP1961009B1 (ja) |
JP (1) | JP5047184B2 (ja) |
KR (1) | KR100965965B1 (ja) |
CN (1) | CN101351846B (ja) |
WO (1) | WO2007053764A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7307345B2 (en) | 2005-11-01 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points |
US8143682B2 (en) * | 2006-10-31 | 2012-03-27 | Hewlett-Packard Development Company, L.P. | Methods and systems for implementing logic gates with spintronic devices located at nanowire crossbar junctions of crossbar arrays |
JP4636077B2 (ja) * | 2007-11-07 | 2011-02-23 | ソニー株式会社 | 半導体集積回路 |
KR20150056309A (ko) * | 2013-11-15 | 2015-05-26 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187589A (ja) * | 2001-11-13 | 2003-07-04 | Hewlett Packard Co <Hp> | メモリのためのアドレス構成を生成する方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6551857B2 (en) * | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US6256767B1 (en) * | 1999-03-29 | 2001-07-03 | Hewlett-Packard Company | Demultiplexer for a molecular wire crossbar network (MWCN DEMUX) |
WO2003088257A1 (en) * | 2002-04-10 | 2003-10-23 | Jeng-Jye Shau | Embedded electrically programmable read only memory devices |
JP2003030999A (ja) * | 2001-07-18 | 2003-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100408418B1 (ko) * | 2001-11-22 | 2003-12-06 | 삼성전자주식회사 | 상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스 |
US6898098B2 (en) * | 2003-01-31 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Molecular-junction-nanowire-crossbar-based associative array |
US7169696B2 (en) | 2003-06-24 | 2007-01-30 | California Institute Of Technology | Method for making a system for selecting one wire from a plurality of wires |
US7307345B2 (en) * | 2005-11-01 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points |
-
2005
- 2005-11-01 US US11/264,464 patent/US7307345B2/en active Active
-
2006
- 2006-11-01 EP EP06844255A patent/EP1961009B1/en not_active Expired - Fee Related
- 2006-11-01 JP JP2008539049A patent/JP5047184B2/ja not_active Expired - Fee Related
- 2006-11-01 CN CN2006800502374A patent/CN101351846B/zh not_active Expired - Fee Related
- 2006-11-01 WO PCT/US2006/042923 patent/WO2007053764A2/en active Application Filing
- 2006-11-01 KR KR1020087013211A patent/KR100965965B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187589A (ja) * | 2001-11-13 | 2003-07-04 | Hewlett Packard Co <Hp> | メモリのためのアドレス構成を生成する方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20080070847A (ko) | 2008-07-31 |
US7307345B2 (en) | 2007-12-11 |
WO2007053764A3 (en) | 2007-07-26 |
EP1961009B1 (en) | 2012-01-04 |
CN101351846B (zh) | 2012-11-14 |
CN101351846A (zh) | 2009-01-21 |
US20070101309A1 (en) | 2007-05-03 |
EP1961009A2 (en) | 2008-08-27 |
WO2007053764A2 (en) | 2007-05-10 |
KR100965965B1 (ko) | 2010-06-24 |
JP5047184B2 (ja) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7922919B2 (en) | Crossbar-array designs and wire addressing methods that tolerate misalignment of electrical components at wire overlap points | |
US6880146B2 (en) | Molecular-wire-based restorative multiplexer, and method for constructing a multiplexer based on a configurable, molecular-junction-nanowire crossbar | |
JP5086359B2 (ja) | クロスバーメモリシステム及びクロスバーメモリシステムのクロスバーメモリ接合部に対して書込み及び読出しを行なう方法 | |
JP5121921B2 (ja) | 3次元クロスバーアレイシステム、並びに3次元クロスバーアレイ接合部に情報を書き込む方法及び3次元クロスバーアレイ接合部に格納された情報を読み出す方法 | |
US6919740B2 (en) | Molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits, and more complex circuits composed, in part, from molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits | |
US7359888B2 (en) | Molecular-junction-nanowire-crossbar-based neural network | |
TWI413122B (zh) | 用於奈米級縱橫式交接結構之多工器介面 | |
JP5096376B2 (ja) | トンネル抵抗接合部ベースのマイクロスケール/ナノスケールデマルチプレクサアレイ | |
US6898098B2 (en) | Molecular-junction-nanowire-crossbar-based associative array | |
JP5047184B2 (ja) | ワイヤが重なり合う場所における電気部品の位置合わせ不良を許容するクロスバーアレイ設計及びワイヤアドレス指定方法 | |
US7340356B2 (en) | Method and system for reading the resistance state of junctions in crossbar memory | |
US7292498B2 (en) | Factored nanoscale multiplexer/demultiplexer circuit for interfacing nanowires with microscale and sub-microscale electronic devices | |
US7530032B2 (en) | Nanowire crossbar implementations of logic gates using configurable, tunneling resistor junctions | |
US7228518B2 (en) | Method for reducing the size and nanowire length used in nanowire crossbars without reducing the number of nanowire junctions | |
US7254799B2 (en) | Method for allocating resources in heterogeneous nanowire crossbars having defective nanowire junctions | |
US7948271B1 (en) | Molecular wire crossbar logic (MWCL) | |
DeHon | Sublithographic architecture: Shifting the responsibility for perfection | |
DeHon | 11.1 Revising the Model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120717 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |