JP2009302987A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2009302987A
JP2009302987A JP2008156163A JP2008156163A JP2009302987A JP 2009302987 A JP2009302987 A JP 2009302987A JP 2008156163 A JP2008156163 A JP 2008156163A JP 2008156163 A JP2008156163 A JP 2008156163A JP 2009302987 A JP2009302987 A JP 2009302987A
Authority
JP
Japan
Prior art keywords
input
output
amplifier
matching circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008156163A
Other languages
English (en)
Inventor
Kenji Toyoda
研次 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008156163A priority Critical patent/JP2009302987A/ja
Publication of JP2009302987A publication Critical patent/JP2009302987A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)

Abstract

【課題】集積化が容易で複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供すること。
【解決手段】半導体集積回路は、外部接続端子OUT、/OUT、第1と第2の増幅器1077、1078、第1と第2の整合回路1091、1092を具備する。増幅器1077、1078は、第1と第2の周波数の第1と第2の入力信号Vin1、Vin2を増幅する。整合回路1091、1092は増幅器1077、1078の出力を外部接続端子に供給して、外部接続端子に外部回路124が接続可能である。整合回路1091、1092はリアクタンス素子Ls1、Ls2を含み、その出力インピーダンスZoutと外部回路124の入力インピーダンスZinとの整合が可能である。第1入力信号の送信時に第1と第2の増幅器の一方と他方とは活性化と非活性化の状態に制御され、第2入力信号の送信時に制御状態は反転される。
【選択図】図2

Description

本発明は携帯電話、無線LAN等のRF通信に利用される送信機能もしくは受信機能を有する半導体集積回路に関するものであり、特に複数の周波数でインピーダンス整合を得るために有効な技術に関するものである。
GSM、GPRS、EDGE、WCDMA、DCS、PCSに代表されるセルラーや無線LAN等の各種通信方式が発展しているが、近年、1つの端末で複数の通信方式や送受信周波数帯域に対応したマルチモード/マルチバンド送受信機が渇望されている。尚、GSMはGlobal System for Mobile Communicationの略であり、GPRSはGeneral Packet Radio Serviceの略である。EDGEは、Enhanced Data for GSM Evolution; Enhanced Data for GPRSの略である。WCDMAは、Wideband Code Division Multiple Accessの略である。DCSは、Digital Cellular Systemの略である。PCSは、Personal Communication Systemの略である。
下記非特許文献1には、世界規模の使用のための2100、1900、850/800MHzのトライ・バンドの第3世代セルラートランシーバー用集積回路(IC)が記載されている。このRFトランシーバーは、トライ・バンド・WCDMAとクワッド・バンド・GSM/EDGEとのベースバンド信号処理ICを集積化している。また、下記非特許文献1には、3GPPが提唱する下記6個の周波数帯が記載されている。尚、3GPPは、3-rd Generation Partnership Projectの略である。
バンド アップリンク ダウンリンク 単位 地域
バンドI :1920〜1980 2110〜2170 MHz 欧州
バンドII :1850〜1910 1930〜1990 MHz 米国
バンドIII :1710〜1785 1805〜1880 MHz 欧州
バンドIV :1710〜1755 2110〜2155 MHz 米国
バンドV : 824〜 849 869〜 894 MHz 米国
バンドVI : 830〜 840 875〜 885 MHz 日本
更に、下記非特許文献1に記載されたRF集積化トランシーバーは、上記バンドIII、Vのダウンリンク周波数のRF受信信号が供給されるレシーバーと、上記バンドIII、Vのアップリンク周波数のRF送信信号を形成するトランスミッターと、周波数シンセサイザとを含んでいる。周波数シンセサイザは、レシーバーとトランスミッターとのための2個の集積化電圧制御発振器(VCO)と伴に2個のフラクショナルNシンセサイザとで構成されている。良く知られているように、フラクショナルNシンセサイザを用いることにより、PLL回路の分周器の分周数を整数だけではなく分数(フラクション)に設定することで基準周波数の整数倍以外の発振周波数を電圧制御発振器(VCO)の出力から得られるものである。
上記レシーバーは、バンドIとバンドIIの略2GHzのダウンリンク周波数を持つRF受信信号が供給される第1受信ミキサーと、バンドVの略0.9GHzのダウンリンク周波数を持つRF受信信号が供給される第2受信ミキサーとを含む。3476〜4340MHzの周波数帯域をカバーする受信用電圧制御発振器(RxVCO)と第1受信ミキサーおよび第2受信ミキサーとの間には、分周数が2と4とに設定可能な受信用分周器が接続されている。
上記トランスミッターは、バンドIとバンドIIの略1.9GHzのアップリンク周波数を持つRF送信信号を生成する第1送信ミキサーと、バンドVの略0.8GHzのアップリンク周波数を持つRF送信信号を生成する第2送信ミキサーとを含む。3296〜3960MHzの周波数帯域をカバーする送信用電圧制御発振器(TXVCO)と第1送信ミキサーとの間には分周数が2に設定された第1送信用分周器が接続され、この送信用電圧制御発振器(TXVCO)と第2送信ミキサーとの間には分周数が4に設定可された第2送信用分周器が接続されている。
また、下記特許文献1には、PINダイオードによってスイッチングが可能であり少なくとも2つの基本周波数バンドに適合した負荷インピーダンスを与えるインピーダンス整合回路を電力増幅器に接続することが記載されている。
一方、下記非特許文献2には、GSM850、GSM900、DCS、PCSのクワッド・バンドの携帯電話を実現するため、バリゥム・ストロンチュウム・チタネート(BST)からなる強誘電体物質をチューナブル容量に使用することが記載されている。強誘電体容量とコプレーナー導波線とを使用することによって、ローバンド(LB)で3〜3.5Ω負荷線(Zin)を示す一方、ハイバンド(HB)で4〜4.5Ω負荷線(Zin)を示すローパス型出力整合回路が形成される。
D.L.Kaczman et al, "A Single−Chip Tri−Band (2100, 1900, 850/800 MHz) WCDMA/HSDPA Cellular Transceicer", IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.41, NO.5, MAY 2006, PP.1122−1132. Ali Tombak, "A Ferroelectric−Capacitor−Based Tunable Matching Network for Quad−Band Cellular Power Amplifiers", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.55, N0.2, FEBRUARY 2007, PP.370−375. 特表2001−512642号 公報
本発明者等は本発明に先立って、GSM通信方式とWCDMA(UMTS)通信方式との両者をサポートする無線周波数信号処理半導体集積回路(以下、RFICと言う)の開発に従事した。
図1は、本発明に先立って本発明者等により検討されたGSM通信方式とWCDMA通信方式との両者をサポートする無線周波数信号処理半導体集積回路(以下、RFICと言う)10の構成を示す図である。
《本発明に先立って検討されたRFIC》
図1に示すRFIC10は、WCDMA受信ブロック101、GSM受信ブロック102、第1ローカル信号生成ブロック103、GSM/WCDMA・ベースバンド受信処理ブロック104を含んでいる。また、RFIC10は、GSM送信ブロック105、第2ローカル信号生成ブロック106、WCDMA送信ブロック107、GSM/WCDMA・ベースバンド送信処理ブロック108を含んでいる。
図1のRFIC10には、フロントエンドモジュール13を介して携帯電話端末のアンテナ14からWCDMA通信方式とGSM通信方式とのRF受信信号が供給される。図1のRFIC10から形成されるGSM送信信号とWCDMA送信信号とはGSM・RF電力増幅器モジュール11、WCDMA・RF電力増幅器モジュール12、フロントエンドモジュール13を介して携帯電話端末のアンテナ14に供給される。
《WCDMAの受信》
携帯電話端末のアンテナ14で受信されるバンド1(2110〜2170MHz)のWCDMA受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、バンド1のWCDMA受信信号は、バンド1のためのデュプレクサー1301と整合回路1308とを介してRFIC10のWCDMA受信ブロック101のバンド1のための低雑音増幅器1010に供給される。低雑音増幅器1010で増幅されたバンド1のWCDMA受信信号は、バンド1のためのバンドパスフィルタ151を介して第1受信ミキサー1013に供給される。第1受信ミキサー1013には、第1ローカル信号生成ブロック103から生成されるバンド1の受信ローカル信号(2110〜2170MHz)が供給される。従って、第1受信ミキサー1013では、バンド1のWCDMA受信増幅信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたバンド1のWCDMA受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたバンド1のWCDMA受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
アンテナ14で受信されるバンド9(1749.9〜1879.9MHz)のWCDMA受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、バンド9のWCDMA受信信号は、フロントエンドモジュール13のバンド9のためのデュプレクサー1302と整合回路1309とを介してRFIC10のWCDMA受信ブロック101のバンド9のための低雑音増幅器1011に供給される。低雑音増幅器1011で増幅されたバンド9のWCDMA受信信号は、バンド9のためのバンドパスフィルタ152を介して第2受信ミキサー1014に供給される。第2受信ミキサー1014には、第1ローカル信号生成ブロック103から生成されるバンド9の受信ローカル信号(1749.9〜1879.9MHz)が供給される。従って、第2受信ミキサー1014では、バンド9のWCDMA受信増幅信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたバンド9のWCDMA受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたバンド9のWCDMA受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
アンテナ14で受信されるバンド6(875〜885MHz)のWCDMA受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、バンド6のWCDMA受信信号は、フロントエンドモジュール13のバンド6のためのデュプレクサー1303と整合回路1310とを介してRFIC10のWCDMA受信ブロック101のバンド1のための低雑音増幅器1012に供給される。低雑音増幅器1012で増幅されたバンド6のWCDMA受信信号は、バンド6のためのバンドパスフィルタ153を介して第3受信ミキサー1015に供給される。第3受信ミキサー1015には、第1ローカル信号生成ブロック103から生成されるバンド6の受信ローカル信号(875〜885MHz)が供給される。従って、第3受信ミキサー1015では、バンド6のWCDMA受信増幅信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたバンド6のWCDMA受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたバンド6のWCDMA受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
《GSMの受信》
携帯電話端末のアンテナ14で受信されるDCS1800(1805〜1850MHz)の受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、DCS1800の受信信号は、表面弾性波フィルタ1304と整合回路1311とを介してRFIC10のGSM受信ブロック102のDCS1800のための低雑音増幅器1020に供給される。低雑音増幅器1020で増幅されたDCS1800の受信信号は、第4受信ミキサー1024に供給される。第4受信ミキサー1024には、第1ローカル信号生成ブロック103から生成されるDCS1800の受信ローカル信号(1805〜1850MHz)が供給される。従って、第4受信ミキサー1024では、DCS1800の受信信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたバンド6のDCS1800の受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたDCS1800の受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
携帯電話端末のアンテナ14で受信されるPCS1900(1930〜1990MHz)の受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、PCS1900の受信信号は、表面弾性波フィルタ1305と整合回路1312とを介してRFIC10のGSM受信ブロック102のPCS1900のための低雑音増幅器1021に供給される。低雑音増幅器1021で増幅されたPCS1900の受信信号は、第4受信ミキサー1024に供給される。第4受信ミキサー1024には、第1ローカル信号生成ブロック103から生成されるPCS1900の受信ローカル信号(1930〜1990MHz)が供給される。従って、第4受信ミキサー1024では、PCS1900の受信信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたPCS1900の受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたPCS1900の受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
携帯電話端末のアンテナ14で受信されるGSM850(869〜894MHz)の受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、GSM850の受信信号は、表面弾性波フィルタ1306と整合回路1313とを介してRFIC10のGSM受信ブロック102のGSM850のための低雑音増幅器1022に供給される。低雑音増幅器1022で増幅されたGSM850の受信信号は、第5受信ミキサー1025に供給される。第5受信ミキサー1025には、第1ローカル信号生成ブロック103から生成されるGSM850の受信ローカル信号(869〜894MHz)が供給される。従って、第5受信ミキサー1025では、GSM850の受信信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたGSM850の受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたGSM850の受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
携帯電話端末のアンテナ14で受信されるEGSM(GSM900:925〜950MHz)の受信信号は、最初にフロントエンドモジュール13のアンテナスイッチ1300に供給される。その後、EGSMの受信信号は、表面弾性波フィルタ1307と整合回路1314とを介してRFIC10のGSM受信ブロック102のEGSMのための低雑音増幅器1023に供給される。低雑音増幅器1023増幅されたEGSMの受信信号は、第5受信ミキサー1025に供給される。第5受信ミキサー1025には、第1ローカル信号生成ブロック103から生成されるEGSMの受信ローカル信号(925〜950MHz)が供給される。従って、第5受信ミキサー1025では、EGSMの受信信号のダイレクト・ダウン・コンバージョン(DDC)が行われる。DDCで形成されたEGSMの受信アナログベースバンド信号I、Qは、可変利得増幅器1041_I、Q、1043_I、Q、1045_I、Q、ローパスフィルタ1042_I、Q、1044_I、Q、1046_I、Qを介してA/D変換器1047_I、Qに供給される。A/D変換器1047_I、Qから変換されたEGSMの受信ディジタルベースバンド信号RxDB_I、RxDB_Qは、他のLSIで構成されるベースバンド信号処理ユニット(図示せず)に供給される。
《GSMの送信》
ベースバンド信号処理ユニット(図示せず)からRFIC10に供給されるEGSMおよびGSM850の送信ディジタルベースバンド信号TxDB_I、TxDB_Qは、GSM/WCDMA・ベースバンド送信処理ブロック108のD/A変換器1081、1082により送信アナログベースバンド信号に変換される。
ベースバンド信号処理ユニット(図示せず)からRFIC10に供給されるDCS1800およびPCS1900の送信ディジタルベースバンド信号TxDB_I、TxDB_Qも、GSM/WCDMA・ベースバンド送信処理ブロック108のD/A変換器1081、1082により送信アナログベースバンド信号に変換されることができる。
EGSMおよびGSM850の送信アナログベースバンド信号もしくはDCS1800およびPCS1900の送信アナログベースバンド信号は、GSM送信ブロック105のミキサー1050に供給される。GSM送信ブロック105はオフセットPLLの回路形式によって構成され、IFミキサー1050には第1ローカル信号生成ブロック103の分周器1034から生成される略80MHzの中間周波ローカル信号が供給される。従って、IFミキサー1050から生成される送信IF信号はローパスフィルタ1051を介して位相比較器1052の一方の入力端子に供給される。位相比較器1052の出力はローパスフィルタ1053を介して送信電圧制御発振器1054に供給される。送信電圧制御発振器1054の出力に接続された分周器1055、1056の出力はフィードバック回路1057を介して位相比較器1052の他方の入力端子に供給されるので、送信電圧制御発振器1054から生成されるRF送信信号の位相はFミキサー1050から生成される送信IF信号の位相と一致する。従って、EGSM、GSM850、DCS1800、PCS1900のいずれかのGSM通信において、送信電圧制御発振器1054から生成されるRF送信信号は送信アナログベースバンド信号の位相変調による正確な位相情報を含むものとなる。
EGSM、GSM850、DCS1800、PCS1900のいずれかのGSM通信が位相変調による位相情報を含むと伴に振幅変調による振幅情報を含む場合には、IFミキサー1050から生成される送信IF信号の振幅情報はローパスフィルタ1051を介してフィードフォワード回路1058の一方の入力端子に供給される。
EGSMおよびGSM850のRF送信信号を増幅する第1RF電力増幅器111のRF送信増幅信号の一部は、第1パワーカップラーとフィードバック回路1057とを介してフィードフォワード回路1058の他方の入力端子に供給される。フィードフォワード回路1058の出力信号は、制御回路1059を介してGSM・RF電力増幅器モジュール11の送信パワー制御回路110に供給される。フィードフォワード回路1058の一方の入力端子と他方の入力端子とにそれぞれ供給される送信IF信号の振幅情報と第1RF電力増幅器111のRF送信増幅信号の一部とが一致するように、制御回路1059と送信パワー制御回路110とは第1RF電力増幅器111の増幅利得を制御する。DCS1800およびPCS1900のRF送信信号を増幅する第2RF電力増幅器112のRF送信増幅信号の一部は、第2パワーカップラーとフィードバック回路1057とを介してフィードフォワード回路1058の他方の入力端子に供給される。フィードフォワード回路1058の出力信号は、制御回路1059を介してGSM・RF電力増幅器モジュール11の送信パワー制御回路110に供給される。フィードフォワード回路1058の一方の入力端子と他方の入力端子とにそれぞれ供給される送信IF信号の振幅情報と第2RF電力増幅器112のRF送信増幅信号の一部とが一致するように、制御回路1059と送信パワー制御回路110とは第2RF電力増幅器112の増幅利得を制御する。従って、EGSM、GSM850、DCS1800、PCS1900のいずれかのGSM通信が位相変調による位相情報を含むと伴に振幅変調による振幅情報を含む場合には、送信電圧制御発振器1054から生成されるRF送信信号は送信アナログベースバンド信号の位相変調による正確な位相情報と振幅変調による正確な振幅情報とを含むものとなる。
尚、オフセットPLLのGSM送信ブロック105の制御回路1059の出力レベルに応答して送信パワー制御回路110が第1および第2RF電力増幅器111、112に供給される電源電圧レベルを制御することによって第1および第2RF電力増幅器111、112の増幅利得を制御するものである。
また、EGSMのRF送信信号の周波数は889〜915MHzに設定され、GSM850のRF送信信号の周波数は824〜849MHzに設定されている。更に、DCS1800のRF送信信号の周波数は1710〜1785MHzに設定され、PCS1900のRF送信信号の周波数は1850〜1910MHzに設定されている。
《WCDMAの送信》
ベースバンド信号処理ユニット(図示せず)からRFIC10に供給されるWCDMAのバンド1あるいはバンド6あるいはバンド9の送信ディジタルベースバンド信号TxDB_I、TxDB_Qは、GSM/WCDMA・ベースバンド送信処理ブロック108のD/A変換器1081、1082に供給される。D/A変換器1081、1082によって変換されたWCDMAのバンド1あるいはバンド6あるいはバンド9の送信アナログベースバンド信号は、マルチプレクサ1082に供給される。
WCDMAのバンド6の送信アナログベースバンド信号は、マルチプレクサ1082からローパスフィルタ1070と他のマルチプレクサ1072とを介して第1送信ミキサー1073に供給される。第1送信ミキサー1073には、第2ローカル信号生成ブロック106から生成されるバンド6の送信ローカル信号(830〜840MHz)が供給される。従って、第1送信ミキサー1073では、バンド6のWCDMA送信アナログベースバンド信号のダイレクト・アップ・コンバージョン(DUC)が行われる。DUCで形成され周波数が830〜840MHzに設定されたバンド6のWCDMA・RF送信信号は、可変利得増幅器1075とドライバー増幅器1077とを介してWCDMA・RF電力増幅器モジュール12に供給される。WCDMA・RF電力増幅器モジュール12では、バンド6のWCDMA・RF送信信号は、バンド6のための表面弾性波バンドパスフィルタ1210を介してRF電力増幅器1220によって増幅される。RF電力増幅器1220からのバンド6のWCDMA・RF送信増幅信号は、バンド6のためのアイソレータ1317とデュプレクサー1303とアンテナスイッチ1300とを介して、携帯電話端末のアンテナ14に供給される。
WCDMAのバンド9の送信アナログベースバンド信号は、マルチプレクサ1082から他のローパスフィルタ1071と他のマルチプレクサ1072とを介して第2送信ミキサー1074に供給される。第2送信ミキサー1074には、第2ローカル信号生成ブロック106から生成されるバンド9の送信ローカル信号(1749.9〜1784.9MHz)が供給される。従って、第2送信ミキサー1074では、バンド9のWCDMA送信アナログベースバンド信号のダイレクト・アップ・コンバージョン(DUC)が行われる。DDCで形成され周波数が1749.9〜1784.9MHzに設定されたバンド9のWCDMA・RF送信信号は、可変利得増幅器1076とドライバー増幅器1078とを介してWCDMA・RF電力増幅器モジュール12に供給される。WCDMA・RF電力増幅器モジュール12では、バンド9のWCDMA・RF送信信号は、バンド9のための表面弾性波バンドパスフィルタ1211を介してRF電力増幅器1221によって増幅される。RF電力増幅器1221からのバンド9のWCDMA・RF送信増幅信号は、バンド9のためのアイソレータ1318とデュプレクサー1302とアンテナスイッチ1300とを介して、携帯電話端末のアンテナ14に供給される。
WCDMAのバンド1の送信アナログベースバンド信号は、マルチプレクサ1082から他のローパスフィルタ1071と他のマルチプレクサ1072とを介して第2送信ミキサー1074に供給される。第2送信ミキサー1074には、第2ローカル信号生成ブロック106から生成されるバンド1の送信ローカル信号(1920〜1980MHz)が供給される。従って、第2送信ミキサー1074では、バンド1のWCDMA送信アナログベースバンド信号のダイレクト・アップ・コンバージョン(DUC)が行われる。DUCで形成され周波数が1920〜1980MHzに設定されたバンド1のWCDMA・RF送信信号は、可変利得増幅器1076とドライバー増幅器1079とを介してWCDMA・RF電力増幅器モジュール12に供給される。WCDMA・RF電力増幅器モジュール12では、バンド1のWCDMA・RF送信信号は、バンド1のための表面弾性波バンドパスフィルタ1212を介してRF電力増幅器1222によって増幅される。RF電力増幅器1222からのバンド1のWCDMA・RF送信増幅信号は、バンド1のためのアイソレータ1319とデュプレクサー1301とアンテナスイッチ1300とを介して、携帯電話端末のアンテナ14に供給される。
《RFICが有する問題》
図1に示した本発明に先立って本発明者等によって検討されたRFICは、WCDMA受信のトライ・バンドと3個の異なる受信周波数とGSM受信のクワッド・バンドと4個の異なる受信周波数とに対応する必要がある。また、図1のRFICは、WCDMA送信のトライ・バンドと3個の異なる送信周波数とGSM送信のクワッド・バンドと4個の異なる送信周波数とに対応する必要がある。
図1で3個の異なる受信周波数のWCDMAのRF受信信号を受信する3個の低雑音増幅器1010、1011、1012の入力インピーダンスは、互いに異なっている。従って、3個の低雑音増幅器1010、1011、1012と適切なインピーダンス整合を取るための3個の入力整合回路1308、1309、1310の出力インピーダンスは、互いに異なるものとなる。良く知られているように、向かい合った2つの回路間で適切なインピーダンス整合を取るためには、2つの回路のインピーダンスを複素共役関係にして、相互リアクタンス分を互いにキャンセルするためである。
図1で4個の異なる受信周波数のGSMのRF受信信号を受信する4個の低雑音増幅器1020、1021、1022、1023の入力インピーダンスは、互いに異なっている。従って、4個の低雑音増幅器1020、1021、1022、1023と適切なインピーダンス整合を取るための4個の入力整合回路1311、1312、1313、1314の出力インピーダンスは、互いに異なるものとなる。良く知られているように、向かい合った2つの回路間で適切なインピーダンス整合を取るためには、2つの回路のインピーダンスを複素共役関係にして、相互リアクタンス分を互いにキャンセルするためである。
WCDMA受信のための3個の入力整合回路1308、1309、1310やGSM受信のための4個の入力整合回路1311、1312、1313、1314は、大きなインダクタンスのインダクタンスや大きなキャパシタンスのコンデンサを含むものである。従って、これらの7個の入力整合回路1308、1309、1310、1311、1312、1313、1314は、RFIC10の外部のディスクリート部品で構成されるものとなり、RFIC10の外部端子数が大きいと言う問題が明らかとされた。
また、図1で3個の異なる送信周波数のWCDMAのRF送信信号を送信するための3個のRF電力増幅器1220、1221、1222にそれぞれ接続された3個の表面弾性波バンドパスフィルタ1210、1211、1212の入力インピーダンスは、互いに異なっている。従って、3個の表面弾性波バンドパスフィルタ1210、1211、1212と適切なインピーダンス整合を取るための3個のドライバー増幅器1077、1078、1079の出力インピーダンスは、互いに異なるものとなる。
更に、図1でEGSMおよびGSM850のRF送信信号を増幅する第1RF電力増幅器111の入力インピーダンスとDCS1800およびPCS1900のRF送信信号を増幅する第2RF電力増幅器112の入力インピーダンスとは、互いに異なっている。従って、図1では図示されていないが、RFIC10の内部で第1RF電力増幅器111の入力を駆動するEGSM・GSM850ドライバー増幅器の出力インピーダンスと第2RF電力増幅器112の入力を駆動するDCS・PCSドライバー増幅器の出力インピーダンスとは、互いに異なるものとなる。従って、これらの5個のRF電力増幅器111、112、1220、1221、1222は、RFIC10の外部部品で構成されるものとなり、RFIC10の外部端子数が大きいと言う問題が明らかとされた。
従って、本発明者等は図1に示すRFIC10の外部端子数が大きいと言う問題を解決するために、前記特許文献1に記載された複数の基本周波数バンドに適合した負荷インピーダンスを与えるインピーダンス整合回路をRFIC10に内蔵することを考えた。
しかし、インピーダンス整合回路をスイッチングするためのスイッチ素子としてのPINダイオードは、RFICの外部のディスクリート部品で構成できるが、RFIC内部には形成困難であることが判明した。P型半導体とN型半導体とが接合を介して接触する一般的なPNダイオードに対して、PINダイオードではI型半導体と呼ばれる不純物濃度が極めて低い真性半導体を介してP型半導体とN型半導体とが接触するものである。その結果、一般的なPNダイオードと比較すると、オフ状態でのPINダイオードの端子間寄生容量が極めて小さく逆バイアス電圧の変化による寄生容量の変化も極めて小さいものである。しかし、PINダイオードはRFIC内部には形成困難であるために、前記特許文献1に記載のPINダイオード使用のインピーダンス整合回路をRFIC10に集積化することは困難であった。
さらにオン状態でのPINダイオードの端子間直列抵抗は、RF送信時には送信電力の損出によって電力効率の低下を生じると伴にRF受信時には端子間直列抵抗での熱雑音によって低雑音受信が困難となると言う問題を生じることも明らかとされた。
次に、本発明者等は図1に示すRFIC10の外部端子数が大きいと言う問題を解決するために、前記非特許文献2に記載の強誘電体物質からなるチューナブル容量をRFIC10に内蔵することを考えた。
しかし、チューナブル容量を構成するバリゥム・ストロンチュウム・チタネート(BST)等の強誘電体物質はRFICの半導体製造プロセスでの汚染の原因となるとの危惧により、強誘電体物質からなるチューナブル容量をRFIC10に集積化することが困難であることが判明した。
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
従って、本発明の目的とするところは、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することにある。
また、本発明の他の目的とするところは、RF送信時の送信電力の損出を低減して電力効率を改善することにある。更にまた本発明の他の目的とするところは、RF受信時の熱雑音を低減して低雑音受信を可能とすることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的な半導体集積回路は、外部接続端子(OUT、/OUT)と、第1増幅器(1077)と、第2増幅器(1078)と、第1整合回路(1091)と、第2整合回路(1092)とを具備する。
前記第1増幅器(1077)は第1周波数を有する第1入力信号(Vin1)を増幅して、前記第2増幅器(1078)は第2周波数を有する第2入力信号(Vin2)を増幅する。
前記第1と第2の整合回路(1091、1092)は、前記第1と第2増幅器からの第1と第2の出力信号を前記外部接続端子にそれぞれ供給する。前記外部接続端子には、前記第1と第2の出力信号が供給可能な外部回路(124)が接続可能である。前記第1と第2の整合回路(1091、1092)は、第1と第2のリアクタンス素子(Ls1、Ls2)をそれぞれ含む。それによって、前記第1と第2の整合回路(1091、1092)の出力インピーダンス(Zout)と、前記外部回路(124)の入力インピーダンス(Zin)との整合が可能である。
前記第1入力信号の送信時には前記第1と第2増幅器の一方と他方とはそれぞれ活性化状態と非活性化状態に制御され、前記第2入力信号の送信時に制御状態は反転される(図2参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することができる。
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態による半導体集積回路は、外部接続端子(OUT、/OUT)と、第1増幅器(1077)と、第2増幅器(1078)と、第1整合回路(1091)と、第2整合回路(1092)とを具備する。
前記第1増幅器(1077)は第1周波数を有する第1入力信号(Vin1)を増幅して第1出力信号を形成することが可能であり、前記第2増幅器(1078)は前記第1周波数よりも高い第2周波数を有する第2入力信号(Vin2)を増幅して第2出力信号を形成することが可能である。
前記第1整合回路(1091)は前記第1増幅器から供給される前記第1出力信号を前記外部接続端子に供給することが可能であり、前記第2整合回路(1092)は前記第2増幅器から供給される前記第2出力信号を前記外部接続端子に供給することが可能である。
前記外部接続端子には、前記第1出力信号と前記第2出力信号とが供給可能な外部回路(124)が前記半導体集積回路の外部で接続可能である。
前記第1整合回路(1091)は、第1リアクタンス素子(Ls1、Lo1)を少なくとも含む(図2、図6参照)。それによって、前記第1周波数の前記第1出力信号を前記外部接続端子に供給する前記第1整合回路の出力インピーダンス(Zout)は、前記第1周波数の前記第1出力信号が供給される前記外部回路(124)の入力インピーダンス(Zin)との整合が可能である(図4(A)、図7(A)参照)。
前記第2整合回路(1092)は、第2リアクタンス素子(Ls2、Lo2)を少なくとも含む(図2、図6参照)。それによって、前記第2周波数の前記第2出力信号を前記外部接続端子に供給する前記第2整合回路の出力インピーダンス(Zout)は、前記第2周波数の前記第2出力信号が供給される前記外部回路(124)の入力インピーダンス(Zin)との整合が可能である(図4(B)、図7(B)参照)。
前記第1増幅器が活性化されることによって前記第1増幅器が前記第1周波数の前記第1出力信号を前記第1整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第2増幅器は非活性化されるものである。
前記第2増幅器が活性化されることによって前記第2増幅器が前記第2周波数の前記第2出力信号を前記第2整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第1増幅器は非活性化されるものである(図2、図6参照)。
前記実施の形態によれば、前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とは容易に集積化されることができるので、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することができる。
また、前記実施の形態によれば、第1周波数でのインピーダンス整合と第2周波数でのインピーダンス整合の切り換えは、前記第1増幅器と前記第2増幅器との活性化・非活性化の切り換えによって実行される。従って、RF送信時の送信電力の損出を低減して電力効率を改善することができる。
好適な実施の形態では、前記第1整合回路(1091)の前記第1リアクタンス素子(Ls1)は前記第1増幅器の出力端子と前記外部接続端子との間に接続され、前記第2整合回路(1092)の前記第2リアクタンス素子(Ls2)は前記第2増幅器の出力端子と前記外部接続端子との間に接続されている。前記第1整合回路と前記第2整合回路とは前記外部接続端子(OUT、/OUT)に接続された出力回路(1090)を共有する。前記出力回路は、前記外部接続端子に接続された第3リアクタンス素子(Cp)を少なくとも含む(図2参照)。
より好適な実施の形態では、前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記出力回路の前記第3リアクタンス素子は容量またはインダクターである(図2参照)。
他のより好適な実施の形態では、前記出力回路の前記第3リアクタンス素子は制御信号(Cp_Cnt)によって制御可能である(図2参照)。
他の好適な実施の形態では、前記第1整合回路(1091)の前記第1リアクタンス素子(Lo1)は前記第1増幅器の出力端子に接続され、前記第2整合回路(1092)の前記第2リアクタンス素子(Lo2)は前記第2増幅器の出力端子に接続されている。前記第1整合回路(1091)は、前記第1増幅器の前記出力端子と前記外部接続端子との間に接続された第3リアクタンス素子(Cs1、Ls1)を含む。前記第2整合回路(1092)は、前記第2増幅器の前記出力端子と前記外部接続端子との間に接続された第4リアクタンス素子(Cs2、Ls2)を含み、前記出力回路は前記外部接続端子に接続された第5リアクタンス素子(Cp、Lp)を含む(図6、図8、図14、図16参照)。
より好適な実施の形態では、前記第1整合回路の前記第1リアクタンス素子(Lo1)と前記第2整合回路の前記第2リアクタンス素子(Lo2)とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子(Cs1)と前記第2整合回路の前記第4リアクタンス素子(Cs2)とは容量であり、前記出力回路の前記第5リアクタンス素子は容量またはインダクター(Cp、Lp)である(図6、図8参照)。
他のより好適な実施の形態では、前記第1整合回路の前記第1リアクタンス素子(Lo1)と前記第2整合回路の前記第2リアクタンス素子(Lo2)とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子(Ls1)と前記第2整合回路の前記第4リアクタンス素子(Ls2)とは他のインダクターである(図14、図16参照)。
具体的な実施の形態では、前記第1増幅器(1077)と前記第2増幅器(1078)とはRF周波数である前記第1周波数を有する前記第1入力信号(Vin1)と前記第2周波数を有する前記2入力信号(Vin2)とをそれぞれ増幅するドライバー増幅器である。
より具体的な実施の形態では、前記ドライバー増幅器である前記第1増幅器と前記第2増幅器とはRF送信機のRF電力増幅器(123)を駆動するものである。
〔2〕本発明の別の観点の代表的な実施の形態による半導体集積回路は、外部接続端子(IN、/IN)と、第1増幅器(2077)と、第2増幅器(2078)と、第1整合回路(2091)と、第2整合回路(2092)とを具備する。
前記第1増幅器(2077)は第1周波数を有する第1入力信号(Vin1)を増幅して第1出力信号を形成することが可能であり、前記第2増幅器(2078)は前記第1周波数よりも高い第2周波数を有する第2入力信号(Vin2)を増幅して第2出力信号を形成することが可能である。
前記第1整合回路(2091)は、前記外部接続端子から供給される前記第1周波数を有する前記第1入力信号(Vin1)を前記第1増幅器(2077)の入力端子に供給ことが可能である。前記第2整合回路(2092)は前記外部接続端子から供給される前記第2周波数を有する前記第2入力信号(Vin2)を前記第2増幅器(2078)の入力端子に供給することが可能である。
前記外部接続端子(IN、/IN)には、前記第1入力信号と前記第2入力信号とを供給可能な外部回路(224)が前記半導体集積回路の外部で接続可能である。
前記第1整合回路(2091)は、第1リアクタンス素子(Ls1、Lo1)を少なくとも含む(図17、図19、図21、図22、図24、図25、図27参照)。それによって、前記第1周波数の前記第1入力信号が供給される前記第1整合回路の入力インピーダンス(Zin)は、前記第1周波数の前記第1出力信号を前記外部接続端子に供給する前記外部回路(124)の出力インピーダンス(Zout)との整合が可能である(図20(A)、図23(A)、図26(A)参照)。
前記第2整合回路(1092)は、第2リアクタンス素子(Ls2、Lo2)を少なくとも含む((図17、図19、図21図5、図24、図25、図27参照)。それによって、前記第2周波数の前記第2入力信号が供給される前記第2整合回路の入力インピーダンス(Zin)は、前記第2周波数の前記第2出力信号を前記外部接続端子に供給する前記外部回路(124) の出力インピーダンス(Zout)との整合が可能である(図20(A)、図23(A)、図26(A)参照)。
前記第1増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第1整合回路とを介して供給される前記第1周波数の前記第1入力信号を前記第1増幅器が増幅する際には、前記第2増幅器は非活性化されるものである。
前記第2増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第2整合回路とを介して供給される前記第2周波数の前記第2入力信号を前記第2増幅器が増幅する際には、前記第1増幅器は非活性化されるものである(図17、図19、図21、図22、図24、図25、図27参照)。
前記実施の形態によれば、前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とは容易に集積化されることができるので、集積化が容易であると伴に複数の周波数バンドに適合するインピーダンス整合回路を含む半導体集積回路を提供することができる。
また、前記実施の形態によれば、第1周波数でのインピーダンス整合と第2周波数でのインピーダンス整合の切り換えは、前記第1増幅器と前記第2増幅器との活性化・非活性化の切り換えによって実行される。従って、RF受信時の熱雑音を低減して低雑音受信を可能とすることができる。
好適な実施の形態では、前記第1整合回路(2091)の前記第1リアクタンス素子(Ls1)は前記外部接続端子と前記第1増幅器の前記入力端子との間に接続され、前記第2整合回路(2092)の前記第2リアクタンス素子(Ls2)は前記外部接続端子と前記第2増幅器の前記入力端子との間に接続されている。前記第1整合回路と前記第2整合回路とは前記外部接続端子(IN、/IN)に接続された入力回路(2090)を共有する。前記入力回路は、前記外部接続端子に接続された第3リアクタンス素子(Cin、Lin)を少なくとも含む(図17、図19、図21、図22、図24、図25、図27参照)。
より好適な実施の形態では、前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記入力回路の前記第3リアクタンス素子は容量またはインダクター(Cin、Lin)である(図17、図19、図21、図22、図24、図25、図27参照)。
他のより好適な実施の形態では、前記入力回路の前記第3リアクタンス素子との少なくとも1つの素子のリアクタンスは制御信号(Cin_Cnt、Lin_Cnt)によって制御可能である(図17、図19、図21、図22、図24、図25、図27参照)。
他の好適な実施の形態では、前記第1整合回路(2091)の前記第1リアクタンス素子(Lo1)は前記第1増幅器の前記入力端子に接続され、前記第2整合回路(2092)の前記第2リアクタンス素子(Lo2)は前記第2増幅器の前記入力端子に接続されている。前記第1整合回路(2091)は、前記第1増幅器の前記入力端子と前記外部接続端子との間に接続された第3リアクタンス素子(Ls1、Cs1)を含む。前記第2整合回路(2092)は、前記第2増幅器の前記入力端子と前記外部接続端子との間に接続された第4リアクタンス素子(Ls2、Cs2)を含み、前記入力回路の前記外部接続端子に接続された第5リアクタンス素子(Cin、Lin)を含む(図17、図19、図21、図22、図24、図25、図27参照)。
より好適な実施の形態では、前記第1整合回路の前記第1リアクタンス素子(Lo1)と前記第2整合回路の前記第2リアクタンス素子(Lo2)とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子(Ls1)と前記第2整合回路の前記第4リアクタンス素子(Ls2)とは他のインダクターである(図22、図24参照)。
他のより好適な実施の形態では、前記第1整合回路の前記第1リアクタンス素子(Lo1)と前記第2整合回路の前記第2リアクタンス素子(Lo2)とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子(Cs1)と前記第2整合回路の前記第4リアクタンス素子(Cs2)とは容量であり、前記入力回路の前記第5リアクタンス素子は容量またはインダクター(Cin、Lin)である(図25、図27参照)。
具体的な実施の形態では、前記第1増幅器(2077)と前記第2増幅器(2078)とはRF周波数である前記第1周波数を有する前記第1入力信号(Vin1)と前記第2周波数を有する前記2入力信号(Vin2)とをそれぞれ増幅する低雑音増幅器である。
より具体的な実施の形態では、前記低雑音増幅器である前記第1増幅器と前記第2増幅器とはRF受信機のアンテナ(14)で受信された前記第1入力信号(Vin1)と前記第2入力信号(Vin2)とをそれぞれ増幅するものである。
〔3〕本発明の更に別の観点の代表的な実施の形態による半導体集積回路は、外部入力接続端子(IN、/IN)と、第1入力増幅器(2077)と、第2入力増幅器(2078)と、第1入力整合回路(2091)と、第2入力整合回路(2092)とを具備する(図17参照)。
前記半導体集積回路は、外部出力接続端子(OUT、/OUT)と、第1出力増幅器(1077)と、第2出力増幅器(1078)と、第1出力整合回路(1091)と、第2出力整合回路(1092)とを更に具備する(図2参照)。
前記第1入力増幅器(2077)は第1入力周波数を有する第1受信入力信号(Vin1)を増幅して第1受信出力信号を形成することが可能であり、前記第2入力増幅器(2078)は前記第1入力周波数よりも高い第2入力周波数を有する第2受信入力信号(Vin2)を増幅して第2受信出力信号を形成することが可能である(図17参照)。
前記第1入力整合回路(2091)は、前記外部入力接続端子から供給される前記第1入力周波数を有する前記第1受信入力信号(Vin1)を前記第1入力増幅器(2077)の入力端子に供給ことが可能である。前記第2入力整合回路(2092)は、前記外部入力接続端子から供給される前記第2入力周波数を有する前記第2受信入力信号(Vin2)を前記第2入力増幅器(2078)の入力端子に供給することが可能である(図17参照)。
前記外部入力接続端子(IN、/IN)には、前記第1受信入力信号と前記第2受信入力信号とを供給可能な外部入力回路(224)が前記半導体集積回路の外部で接続可能である。
前記第1入力整合回路(2091)は、第1入力リアクタンス素子(Ls1、Lo1)を少なくとも含む(図17、図19、図21、図22、図24、図25、図27参照)。それによって、前記第1入力周波数の前記第1受信入力信号が供給される前記第1入力整合回路の入力インピーダンス(Zin)は、前記第1入力周波数の前記第1受信出力信号を前記外部入力接続端子に供給する前記外部入力回路(124)の出力インピーダンス(Zout)との整合が可能である(図20(A)、図23(A)、図26(A)参照)。
前記第2入力整合回路(2092)は、第2入力リアクタンス素子(Ls2、Lo2)を少なくとも含む(図17、図19、図21、図22、図24、図25、図27参照)。それによって、前記第2入力周波数の前記第2受信入力信号が供給される前記第2入力整合回路の入力インピーダンス(Zin)は、前記第2入力周波数の前記第2受信出力信号を前記外部入力接続端子に供給する前記外部入力回路(124) の出力インピーダンス(Zout)との整合が可能である(図20(B)、図23(B)、図26(B)参照)。
前記第1入力増幅器が活性化されることによって前記外部入力回路から前記第1入力整合回路と前記外部入力接続端子とを介して供給される前記第1周波数の前記第1受信入力信号を前記第1入力増幅器が増幅する際には、前記第2入力増幅器は非活性化されるものである。
前記第2入力増幅器が活性化されることによって前記外部入力回路から前記第2入力整合回路と前記外部入力接続端子とを介して供給される前記第2周波数の前記第2受信入力信号を前記第2入力増幅器が増幅する際には、前記第1入力増幅器は非活性化されるものである(図17、図19、図21、図22、図24、図25、図27参照)。
前記第1出力増幅器(1077)は第1出力周波数を有する第1送信入力信号(Vin1)を増幅して第1送信出力信号を形成することが可能であり、前記第2増幅器(1078)は前記第1出力周波数よりも高い第2出力周波数を有する第2送信入力信号(Vin2)を増幅して第2送信出力信号を形成することが可能である。
前記第1出力整合回路(1091)は前記第1出力増幅器から供給される前記第1送信出力信号を前記外部出力接続端子に供給することが可能であり、前記第2出力整合回路(1092)は前記第2出力増幅器から供給される前記第2送信出力信号を前記外部出力接続端子に供給することが可能である。
前記外部出力接続端子には、前記第1送信出力信号と前記第2送信出力信号とが供給可能な外部出力回路(124)が前記半導体集積回路の外部で接続可能である(図2参照)。
前記第1出力整合回路(1091)は、第1出力リアクタンス素子(Ls1、Lo1)を少なくとも含む(図2、図5参照)。それによって、前記第1出力周波数の前記第1送信出力信号を前記外部出力接続端子に供給する前記第1出力整合回路の出力インピーダンス(Zout)は、前記第1出力周波数の前記第1送信出力信号が供給される前記外部出力回路(124)の入力インピーダンス(Zin)との整合が可能である(図4(A)、図7(A)参照)。
前記第2出力整合回路(1092)は、第2出力リアクタンス素子(Ls2、Lo2)を少なくとも含む(図2、図5参照)。それによって、前記第2出力周波数の前記第2送信出力信号を前記外部出力接続端子に供給する前記第2出力整合回路の出力インピーダンス(Zout)は、前記第2出力周波数の前記第2送信出力信号が供給される前記外部出力回路(124)の入力インピーダンス(Zin)との整合が可能である(図4(B)、図7(B)参照)。
前記第1出力増幅器が活性化されることによって前記第1出力増幅器が前記第1出力周波数の前記第1送信出力信号を前記第1出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第2出力増幅器は非活性化されるものである。
前記第2出力増幅器が活性化されることによって前記第2出力増幅器が前記第2出力周波数の前記第2送信出力信号を前記第2出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第1出力増幅器は非活性化されるものである(図2、図5参照)。
好適な実施の形態では、前記第1入力整合回路(2091)の前記第1入力リアクタンス素子(Ls1、Lo1)は前記外部入力接続端子と前記第1入力増幅器の前記入力端子との間に接続され、前記第2入力整合回路(2092)の前記第2入力リアクタンス素子(Ls2、Lo2)は前記外部入力接続端子と前記第2入力増幅器の前記入力端子との間に接続されている。前記第1入力整合回路と前記第2入力整合回路とは前記外部入力接続端子(IN、/IN)に接続された入力回路(2090)を共有する。前記入力回路は、前記外部入力接続端子に接続された第3入力リアクタンス素子(Cin、Lin)を少なくとも含む(図17、図19、図21、図22、図24、図25、図27参照)。
前記第1出力整合回路(1091)の前記第1出力リアクタンス素子(Ls1)は前記第1出力増幅器の出力端子と前記外部出力接続端子との間に接続され、前記第2出力整合回路(1092)の前記第2出力リアクタンス素子(Ls2)は前記第2出力増幅器の出力端子と前記外部出力部接続端子との間に接続されている。前記第1出力整合回路と前記第2出力整合回路とは前記外部出力接続端子(OUT、/OUT)に接続された出力回路(1090)を共有する。前記出力回路は、前記外部出力接続端子に接続された第3出力リアクタンス素子(Cp、Lp)を少なくとも含む(図2、図5、図6、図8、図12参照)。
他の好適な実施の形態では、前記第1入力整合回路(2091)の前記第1入力リアクタンス素子(Lo1)は前記第1入力増幅器の前記入力端子に接続され、前記第2入力整合回路(2092)の前記第2入力リアクタンス素子(Lo2)は前記第2入力増幅器の前記入力端子に接続されている。前記第1入力整合回路(2091)は、前記第1入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第3入力リアクタンス素子(Ls1、Cs1)を含む。前記第2入力整合回路(2092)は、前記第2入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第4入力リアクタンス素子(Ls2、Cs2)を含む(図22、図24、図25、図27参照)。
前記第1出力整合回路(1091)の前記第1出力リアクタンス素子(Lo1)は前記第1出力増幅器の出力端子に接続され、前記第2出力整合回路(1092)の前記第2出力リアクタンス素子(Lo2)は前記第2出力増幅器の出力端子に接続されている。前記第1出力整合回路(1091)は、前記第1出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第3出力リアクタンス素子(Cs1、Ls1)を含む。前記第2出力整合回路(1092)は、前記第2出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第4出力リアクタンス素子(Cs2、Ls2)を含む(図6、図8、図14、図16参照)。
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
《複数のドライバー増幅器を内蔵するRFIC》
図2は、複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の実施の形態によるRFIC(10)の構成を示す図である。
図2に示すRFIC(10)は、第1ドライバー増幅器1077、第2ドライバー増幅器1078、第1出力整合回路1091と第2出力整合回路1092とを含む出力整合回路Zxyとから構成されている。また、出力整合回路Zxyの第1出力整合回路1091と第2出力整合回路1092とは、出力回路1090を共有している。
図2に示すRFIC(10)に接続された単一のRF電力増幅器123は、ローバンド(LB)の第1周波数f1の第1RF送信信号Vin1とハイバンド(HB)の第2周波数f2の第2RF送信信号Vin2とを携帯電話端末のアンテナ14に出力する。単一のRF電力増幅器123のRF信号入力端子には、入力整合回路124のRF信号出力端子が接続されている。単一のRF電力増幅器123による第1周波数f1の第1RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと単一のRF電力増幅器123による第2周波数f2の第2RF送信信号の出力時の入力整合回路124の入力インピーダンスZinとは、異なっている。
単一のRF電力増幅器123が第1周波数f1の第1RF送信信号Vin1を出力する時には、ローバンド(LB)の第1周波数f1の第1RF送信信号Vin1がRF信号入力端子に供給される第1ドライバー増幅器1077が、ハイレベルの第1制御信号DA1_Cntによって活性化される。この時には、ハイバンド(HB)の第2周波数f2の第2RF送信信号Vin2がRF信号入力端子に供給される第2ドライバー増幅器1078が、ローレベルの第2制御信号DA2_Cntによって非活性化される。
単一のRF電力増幅器123が第2周波数f2の第2RF送信信号Vin2を出力する時には、ハイバンド(HB)の第2周波数f2の第2RF送信信号Vin2がRF信号入力端子に供給される第2ドライバー増幅器1078が、ハイレベルの第2制御信号DA2_Cntによって活性化される。この時には、ローバンド(LB)の第1周波数f1の第1RF送信信号Vin1がRF信号入力端子に供給される第1ドライバー増幅器1077が、ローレベルの第1制御信号DA1_Cntによって非活性化される。
ローバンド(LB)の第1周波数f1の第1RF送信信号Vin1がRF信号入力端子に供給される第1ドライバー増幅器1077のRF信号出力端子と入力整合回路124のRF信号入力端子との間には、第1出力整合回路1091が接続されている。ハイバンド(HB)の第2周波数f2の第2RF送信信号Vin2がRF信号入力端子に供給される第2ドライバー増幅器1078のRF信号出力端子と入力整合回路124のRF信号入力端子との間には、第2出力整合回路1092が接続されている。
第1出力整合回路1091は2個の第1インダクターLs1を含み、第2出力整合回路1092も2個の第2インダクターLs2を含んでいる。また、第1出力整合回路1091のRF相補信号入力端子は第1ドライバー増幅器1077のRF相補信号出力端子に接続され、第2出力整合回路1092のRF相補信号入力端子は第2ドライバー増幅器1078のRF相補信号出力端子に接続されている。また、第1出力整合回路1091のRF相補信号出力端子と第2出力整合回路1092のRF相補信号出力端子とは、共有された出力回路1090を介して入力整合回路124のRF相補信号入力端子に共通に接続されている。
すなわち、第1出力整合回路1091で一方の第1インダクターLs1の一端と他方の第1インダクターLs1の一端とは、第1出力整合回路1091のRF相補信号入力端子として機能する一方、第1ドライバー増幅器1077の非反転出力端子と反転出力端子とにそれぞれ接続されている。第1出力整合回路1091で一方の第1インダクターLs1の他端と他方の第1インダクターLs1の他端とは、第1出力整合回路1091のRF相補信号出力端子OUT、/OUTとして機能する一方、入力整合回路124のRF相補信号入力端子に接続されている。第2出力整合回路1092で一方の第2インダクターLs2の一端と他方の第2インダクターLs2の一端とは、第2出力整合回路1092のRF相補信号入力端子として機能する一方、第2ドライバー増幅器1078の非反転出力端子と反転出力端子とにそれぞれ接続されている。第2出力整合回路1092で一方の第2インダクターLs2の他端と他方の第2インダクターLs2の他端とは、第2出力整合回路1092のRF相補信号出力端子OUT、/OUTとして機能する一方、入力整合回路124のRF相補信号入力端子に接続されている。
図2において、Zoutは第1出力整合回路1091と第2出力整合回路1092との出力インピーダンスであり、Zda1(out)は第1ドライバー増幅器1077の出力インピーダンスであり、Zda2(out)は第2ドライバー増幅器1078の出力インピーダンスである。また、出力回路1090の容量Cpのキャパシタンスは、制御信号Cp_Cntによって制御可能とされている。
図3は、図2に示すRFIC(10)において、ローバンド(LB)の第1周波数f1の第1RF送信信号を増幅する第1ドライバー増幅器1077が活性化され、ハイバンド(HB)の第2周波数f2の第2RF送信信号を増幅する第2ドライバー増幅器1078が非活性化される場合の等価回路の構成を示す図である。尚、この場合には、単一のRF電力増幅器123が、ローバンド(LB)の第1周波数f1の第1RF送信信号を出力するものである。
この場合には、非活性化に制御された第2ドライバー増幅器1078の出力インピーダンスZda2(out)も、第1ドライバー増幅器1077の出力信号に対する負荷となる。非活性化に制御された第2ドライバー増幅器1078の出力インピーダンスZda2(out)は、出力容量Co2から構成されている。
図4は、図3に示すRFICにおいて、単一のRF電力増幅器123による第1または第2のRF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第1または第2の出力整合回路1091、1092の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
すなわち、図4(A)は、単一のRF電力増幅器123によるローバンド(LB)の第1周波数f1の第1RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第1出力整合回路1091の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図4(B)は、単一のRF電力増幅器123によるハイバンド(HB)の第2周波数f2の第2RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第2出力整合回路1092の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図4(A)および(B)のスミスチャートは、50オームのアンテナ14の負荷インピーダンスの割算によって正規化されたものである。
図4(A)のスミスチャートのスタート・ポイントは、第1ドライバー増幅器1077の比較的大きな出力インピーダンスZda1(out)であって、例えば出力インピーダンスZda1(out)の正規化した値は略0.2−j・0.5となっている。次に、第1ドライバー増幅器1077の非反転出力端子と反転出力端子とに、第1出力整合回路1091の比較的大きなインダクタンスの2個の第1インダクターLs1の一端が接続されている。従って、スタート・ポイントZda1(out)から0.2定抵抗円上を右回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第1移動先ポイントZ1の正規化した値は、例えば0.2+j・0.4となる。
次に、第1出力整合回路1091の2個の第1インダクターLs1の他端には、第2出力整合回路1092の2個の第2インダクターLs2と第2ドライバー増幅器1078の非反転出力端子、反転出力端子とが接続されている。非活性化に制御された第2ドライバー増幅器1078の出力インピーダンスZda2(out)は、出力容量Co2と出力抵抗とから構成されている。すなわち、非活性化に制御された第2ドライバー増幅器1078の出力抵抗の抵抗値は、極めて大きくなっている。従って、第1出力整合回路1091の2個の第1インダクターLs1の他端から第2出力整合回路1092と第2ドライバー増幅器1078とを見たインピーダンスZcは、Zc=j(2ωLs2−1/(ωCo2))で与えられる。
従って、このインピーダンスZcによって、第1移動先ポイントZ1から右回りの軌跡で、例えば正規化した値が0.2+j・0.5の第2移動先ポイントZ2にインピーダンスが移動する。
また、第1出力整合回路1091の2個の第1インダクターLs1の他端には、最後に出力回路1090の比較的大きなキャパシタンスの容量Cpが接続されているので、第2移動先ポイントZ2から右回りの軌跡で例えば正規化した略1.0+j・0.4の最終移動先ポイントにインピーダンスが移動する。
この略1.0+j・0.4の最終移動先ポイントの第1出力整合回路1091の出力インピーダンスZoutと略1.0−j・0.4の入力整合回路124の比較的小さな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。すなわち、図4(A)のスミスチャートのスタート・ポイントの第1ドライバー増幅器1077の出力インピーダンスZda1(out)から第1移動先ポイントZ1までのインピーダンスの移動量は、第1制御信号DA1_Cntによって第1ドライバー増幅器1077をオンさせることでそれに接続される第1出力整合回路1091の第1インダクターLs1のインダクタンスの大きさで設定されることができる。第1移動先ポイントZ1から第2移動先ポイントZ2までのインピーダンスの移動量は、第2制御信号DA2_Cntによって、第2ドライバー増幅器1078をオフさせることで、それに接続される第2インダクターLs2と第2ドライバー増幅器1078の出力インピーダンスによって設定されることができる。第2移動先ポイントZ2から最終移動先ポイントの比較的小さな出力インピーダンスZoutまでのインピーダンスの移動量は、制御信号Cp_Cntによって制御可能とされる出力回路1090の容量Cpのキャパシタンスの大きさで設定されることができる。
このようにして、単一のRF電力増幅器123によるローバンド(LB)の第1RF送信信号の出力時には、図4(A)のスミスチャートに示すように、入力整合回路124の比較的小さな入力インピーダンスZinと第1出力整合回路1091の比較的小さな出力インピーダンスZoutとの間で良好なマッチング(整合)を得ることができる。
図4(B)のスミスチャートのスタート・ポイントは、第2ドライバー増幅器1078の比較的小さな出力インピーダンスZda2(out)であって、例えば出力インピーダンスZda2(out)の正規化した値は略0.2−j・0.3となっている。次に、第2ドライバー増幅器1078の非反転出力端子と反転出力端子とに第2出力整合回路1092の比較的小さなインダクタンスの2個の第1インダクターLs2の一端が接続されている。しかし、周波数が高いので、スタート・ポイントZda2(out)から0.2定抵抗円上を右回りの軌跡でインピーダンスが比較的大きく移動する。その結果、第1移動先ポイントZ1の正規化した値は、例えば0.2+j・0.5となる。
次に、第2出力整合回路1092の2個の第2インダクターLs2の他端には、第1出力整合回路1091の2個の第1インダクターLs1と第1ドライバー増幅器1077の非反転出力端子、反転出力端子とが接続されている。非活性化に制御された第1ドライバー増幅器1077の出力インピーダンスZda1(out)は、出力容量Co1と出力抵抗とから構成されている。また、非活性化に制御された第1ドライバー増幅器1077の出力抵抗の抵抗値は、極めて大きくなっている。従って、第2出力整合回路1092の2個の第2インダクターLs2の他端から第1出力整合回路1091と第1ドライバー増幅器1077とを見たインピーダンスZcは、Zc=j(2ωLs1−1/(ωCo1))で与えられる。
従って、このインピーダンスZcによって、第1移動先ポイントZ1から右回りの軌跡で、例えば正規化した値が0.2+j・0.6の第2移動先ポイントZ2にインピーダンスが移動する。
また、第2出力整合回路1092の2個の第2インダクターLs2の他端には、最後に出力回路1090の比較的小さなキャパシタンスの容量Cpが接続されているので、第2移動先ポイントZ2から右回りの軌跡で例えば正規化した略1.0+j・0.8の最終移動先ポイントにインピーダンスが移動する。
この略1.0+j・0.8の最終移動先ポイントの第1出力整合回路1091の出力インピーダンスZoutと略1.0−j・0.8の入力整合回路124の比較的大きな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。すなわち、図4(B)のスミスチャートのスタート・ポイントの第2ドライバー増幅器1078の出力インピーダンスZda2(out)から第1移動先ポイントZ1までのインピーダンスの移動量は、第2制御信号DA2_Cntによって第2ドライバー増幅器1078をオンさせることで、それに接続される第2出力整合回路1092の第2インダクターLs2のインダクタンスの大きさで設定されることができる。第1移動先ポイントZ1から第2移動先ポイントZ2までのインピーダンスの移動量は、第1制御信号DA1_Cntによって、第1ドライバー増幅器1077をオフさせることで、それに接続される第1インダクターLs1と第1ドライバー増幅器1077の出力インピーダンスによって設定されることができる。第2移動先ポイントZ2から最終移動先ポイントの比較的小さな出力インピーダンスZoutまでのインピーダンスの移動量は、制御信号Cp_Cntによって制御可能とされる出力回路1090の容量Cpのキャパシタンスの大きさで設定されることができる。
このようにして、単一のRF電力増幅器123によるハイバンド(HB)の第2RF送信信号の出力時には、図4(B)のスミスチャートに示すように、入力整合回路124の比較的大きな入力インピーダンスZinと第2整合回路1092の比較的大きな出力インピーダンスZoutとの間で良好なマッチング(整合)を得ることができる。
尚、出力インピーダンスZcにより第1移動先ポイントZ1から第2移動先ポイントZ2までの移動量が大き過ぎるため出力回路1090の容量Cpによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図5に示すように出力回路1090のリアクタンス素子を容量CpからインダクターLpに置換することが有効である。すなわち、第1移動先ポイントZ1から第2移動先ポイントZ2までの移動量が大き過ぎるのは、ドライバー増幅器1077、1078の出力容量Co1、Co2が大き過ぎるためである。
図5は、出力回路1090のインダクターLpによるインピーダンス変換の手法により複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。図5の出力回路1090のインダクターLpは、ドライバー増幅器1077、1078の大き過ぎる出力容量Co1、Co2によるインピーダンスの移動を補償する。すなわち、出力容量Co1、Co2が大き過ぎる場合には、図4(A)または(B)のスミスチャートで最終移動先ポイントが定コンダクタンス円上を右回りで移動する際に出力インピーダンスZoutを通過して入力インピーダンスZinの付近まで移動することになる。図5の出力回路1090のインダクターLpは、入力インピーダンスZinの付近まで移動したインピーダンスから定コンダクタンス円上を左回りで移動して最終移動先ポイントを出力インピーダンスZoutまで移動させることができる。このようにして、図5の出力回路1090のインダクターLpによるインピーダンス変換の手法により、良好な出力マッチング(整合)を得ることができる。
図6は、複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。
図6は、RFICの第1ドライバー増幅器1077、第2ドライバー増幅器1078、第1インダクター回路1100、第2インダクター回路1101、第1出力整合回路1091、第2出力整合回路1092、外部の入力整合回路124を使用して、図2のように単一のRF電力増幅器123を駆動する様子を示す図である。
また、図6に示す回路では、図2と同様に出力整合回路Zxyの第1出力整合回路1091と第2出力整合回路1092とは、出力回路1090を共有している。図2と同様に、図6に示す回路の出力回路1090の容量Cpのキャパシタンスは、制御信号Cp_Cntによって制御可能とされている。
しかし図6に示す回路では、第1出力整合回路1091は2個の第1容量Cs1を含み、第2出力整合回路1092も2個の第1容量Cs2を含んでいる。図6に示す回路では、第1ドライバー増幅器1077の出力と第1出力整合回路1091の入力との間には、インダクターLo1を含む第1インダクター回路1100が接続されている。第2ドライバー増幅器1078の出力と第2出力整合回路1092の入力との間には、インダクターLo2を含む第2インダクター回路1101が接続されている。図6に示す回路では、第1インダクター回路1100のインダクターLo1は制御信号Lo1_Cntにより制御可能とされ、第2インダクター回路1101のインダクターLo2は制御信号Lo2_Cntにより制御可能とされている。
図7は、図6に示すRFICにおいて、単一のRF電力増幅器による第1または第2のRF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第1または第2の出力整合回路1091、1092の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
すなわち、図7(A)は、単一のRF電力増幅器123によるローバンド(LB)の第1周波数f1の第1RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第1出力整合回路1091の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図7(B)は、単一のRF電力増幅器123によるハイバンド(HB)の第2周波数f2の第2RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第2出力整合回路1092の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図7(A)および(B)のスミスチャートは、50オームのアンテナ14の負荷インピーダンスの割算によって正規化されたものである。
図7(A)のスミスチャートのスタート・ポイントは、第1制御信号DA1_Cntによって第1ドライバー増幅器1077をオンさせているので、その比較的大きな出力インピーダンスZda1(out)である。例えば、出力インピーダンスZda1(out)の正規化した値は、略0.2−j・0.5となっている。次に、第1ドライバー増幅器1077の非反転出力端子と反転出力端子との間に、第1インダクター回路1100の比較的大きなインダクターLo1が接続されている。従って、スタート・ポイントZda1(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動して、その結果、第1移動先ポイントZ1にインピーダンスが移動する。
次に、第1インダクター回路1100のインダクターLo1の両端には、第1出力整合回路1091の2個の第1容量Cs1が接続されている。従って、この2個の容量Cs1によって、第1移動先ポイントZ1から定抵抗円上の左回りの軌跡で、移動先ポイントZ2にインピーダンスが移動する。
次に、第2制御信号DA2_Cntでオフとなっている第2ドライバー増幅器1078の出力インピーダンスと第2インダクター回路1101と第2出力整合回路の第2容量Cs2のインピーダンスとによって決まるインピーダンスZcによって、第2移動先ポイントZ2から右回りの軌跡で第3移動先ポイントZ3にインピーダンスが移動する。
次に、第3移動先ポイントZ3から最終移動先ポイントの比較的小さな出力インピーダンスZoutまでのインピーダンスの移動量は、制御信号Cp_Cntによって制御可能とされる出力回路1090の容量Cpのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZoutである第1出力整合回路1091の出力インピーダンスZoutと入力整合回路124の比較的小さな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一のRF電力増幅器123によるローバンド(LB)の第1RF送信信号の出力時には、図7(A)のスミスチャートに示すように、入力整合回路124の比較的小さな入力インピーダンスZinと第1出力整合回路1091の比較的小さな出力インピーダンスZoutとの間で良好なマッチング(整合)を得ることができる。
図7(B)のスミスチャートのスタート・ポイントは、第2制御信号DA2_Cntによって、第2ドライバー増幅器1078をオンさせているので、その比較的小さな出力インピーダンスZda2(out)である。次に、第2ドライバー増幅器1078の非反転出力端子と反転出力端子との間に、第2インダクター回路1101の比較的大きなインダクターLo2が接続されている。従って、スタート・ポイントZda2(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第1移動先ポイントZ1に、インピーダンスが移動する。
次に、第2インダクター回路1101のインダクターLo2の両端には、第2出力整合回路1092の2個の第2容量Cs2が接続されている。従って、この2個の容量Cs2によって、第1移動先ポイントZ1から定抵抗円上の左回りの軌跡で、移動先ポイントZ2にインピーダンスが移動する。
次に、第1制御信号DA1_Cntでオフとなっている第1ドライバー増幅器1077の出力インピーダンスと第1インダクター回路1100と第1出力整合回路の第1容量Cs1のインピーダンスとによって決まるインピーダンスZcによって、第2移動先ポイントZ2から右回りの軌跡で第3移動先ポイントZ3にインピーダンスが移動する。
次に、第3移動先ポイントZ3から最終移動先ポイントの比較的小さな出力インピーダンスZoutまでのインピーダンスの移動量は、制御信号Cp_Cntによって制御可能とされる出力回路1090の容量Cpのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZoutである第2出力整合回路1092の出力インピーダンスZoutと入力整合回路124の比較的大きな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一のRF電力増幅器123によるハイバンド(HB)の第2RF送信信号の出力時には、図7(B)のスミスチャートに示すように、入力整合回路124の比較的大きな入力インピーダンスZinと第2出力整合回路1092の比較的大きな出力インピーダンスZoutとの間で良好なマッチング(整合)を得ることができる。
尚、図6では出力インピーダンスZcにより第2移動先ポイントZ2から第3移動先ポイントZ3までの移動量が大き過ぎるため出力回路1090の容量Cpによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図5と同様に図8に示すように出力回路1090のリアクタンス素子を容量CpからインダクターLpに置換することが有効である。
図8は、図6の出力回路1090の容量Cpの代わりにインダクターLpによるインピーダンス変換の手法により複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。
≪出力回路、入力回路の容量、インダクター≫
図9は、本発明の種々の実施の形態によるRFIC(10)の出力回路(1090)もしくは入力回路(2090)において使用される容量もしくはインダクターの構成を示す図である。
図9(A)は、RFIC(10)の出力回路(1090)において使用される容量Cpの具体的な構成の一例であり、相補信号線間に並列接続された単位容量C11、C21、C12、C22…C1n、C2nと複数のスイッチトランジスタQc1、Qc2…Qcnとを含んでいる。制御信号Cp_Cntとしてのマルチビットの制御信号Vc1、Vc2…Vcnによって複数のスイッチトランジスタQc1、Qc2…Qcnが選択的に導通状態に制御され、容量Cpのキャパシタンスが制御信号Cp_Cntによって制御されることができる。
図9(B)は、RFIC(10)の出力回路(1090)において使用されるインダクターLpの具体的な構成の一例であり、相補信号線間に並列接続された単位インダクターL11、L21、L12、L22…L1m、L2mと複数のスイッチトランジスタQ1、Q2…Qmとを含んでいる。制御信号Lp_Cntとしてのマルチビットの制御信号V1、V2…Vnによって複数のスイッチトランジスタQ1、Q2…Qmが選択的に導通状態に制御され、インダクターLpのインダクタンスが制御信号Lp_Cntによって制御されることができる。
図10は、本発明の種々の実施の形態によるRFIC(10)の出力回路(1090)もしくは入力回路(2090)において使用される容量の他の構成を示す図である。
図10では、図2のRFIC(10)の出力回路(1090)の相補信号線間に並列接続された単位可変容量ダイオードC11、C21、C12、C22…C1n、C2nを含んでいる。制御信号Cp_Cntとしての複数の制御電圧Vc1、Vc2…Vcnの電圧レベルによって各単位可変容量ダイオードの容量が連続的に制御され、容量Cpのキャパシタンスが制御信号Cp_Cntによって制御されることができる。
≪ドライバー増幅器の構成≫
図11は、図2に示したRFICの第1ドライバー増幅器1077と第2ドライバー増幅器1078の構成を示す図である。
図11に示すように、第1ドライバー増幅器1077は、ベースにローバンド(LB)の第1周波数f1の第1RF送信相補入力信号Vin1、/Vin1が供給される差動対トランジスタTr11、Tr12と、ベースに活性化制御信号Cnt_Act1が供給される電流源トランジスタTr10とから構成されている。差動対トランジスタTr11、Tr12のベースには、ベース抵抗R11、R12を介してベースバイアス端子Biasからベースバイアス電圧が供給される。差動対トランジスタTr11、Tr12のコレクタからは、ローバンド(LB)の第1周波数f1の第1RF送信相補ドライバ出力信号Vout1、/Vout1が生成される。
図11に示すように、第2ドライバー増幅器1078は、ベースにハイバンド(HB)の第2周波数f2の第2RF送信相補入力信号Vin2、/Vin2が供給される差動対トランジスタTr21、Tr22と、ベースに活性化制御信号Cnt_Act2が供給される電流源トランジスタTr20とから構成されている。差動対トランジスタTr21、Tr22のベースには、ベース抵抗R21、R22を介してベースバイアス端子Biasからベースバイアス電圧が供給される。差動対トランジスタTr21、Tr22のコレクタからは、ハイバンド(HB)の第2周波数f2の第2RF送信相補ドライバ出力信号Vout2、/Vout2が生成される。
≪単一のRF電力増幅器のデュアルバンド駆動≫
図12は、RFICの第1ドライバー増幅器1077、第2ドライバー増幅器1078、第1出力整合回路1091、第2出力整合回路1092、出力回路1090、外部の入力整合回路124(MN)を使用して、図2のように単一のRF電力増幅器123を駆動する様子を示す図である。
また、図12の入力整合回路124(MN)は、RFICのRF相補信号出力端子OUT、/OUTからの相補信号をRFシングルエンド信号に変換する変圧器によるバランを含み、RFシングルエンド信号は単一のRF電力増幅器123のRF信号入力端子に供給される。尚、図12に示す回路では、第1ドライバー増幅器1077の出力と第1出力整合回路1091の入力との間に第1容量回路1095が接続され、第2ドライバー増幅器1078の出力と第2出力整合回路1092の入力との間に第2容量回路1096が接続されている。
単一のRF電力増幅器123からローバンド(LB)の第1周波数f1の第1RF送信信号が出力される時には、制御回路Cnt_Cktからハイレベルの第1活性化制御信号Cnt_Act1が第1ドライバー増幅器1077の電流源トランジスタTr10のベースに供給される。また、単一のRF電力増幅器123からハイバンド(HB)の第2周波数f2の第2RF送信信号が出力される時には、制御回路Cnt_Cktからハイレベルの第2活性化制御信号Cnt_Act2が第2ドライバー増幅器1078の電流源トランジスタTr20のベースに供給される。第1容量回路1095の容量C3は2.4pFのキャパシタンスに設定され、第2容量回路1096の容量C4は0.1pFのキャパシタンスに設定されている。
第1出力整合回路1091の2個のインダクターLs1のインダクタンスはそれぞれ8.3nHに設定されている一方、第2出力整合回路1092の2個のインダクターLs2のインダクタンスはそれぞれ6.8nHに設定されている。
第1出力整合回路1091と第2出力整合回路1092の出力回路1090は、RF相補信号出力端子OUT、/OUTに接続された複数の容量C11、C21、C12、C22と複数のMOSトランジスタQc1、Qc2とを含んでいる。
単一のRF電力増幅器123からローバンド(LB)の第1周波数f1の第1RF送信信号が出力される時には、制御回路Cnt_Cktからハイレベルの第3活性化制御信号Cnt_Qc1が出力回路1090の一方のMOSトランジスタQc1のゲートに供給される。また、単一のRF電力増幅器123からハイバンド(HB)の第2周波数f2の第2RF送信信号が出力される時には、制御回路Cnt_Cktからハイレベルの第4活性化制御信号Cnt__Qc 2が出力回路1090の他方のMOSトランジスタQc2のゲートに供給される。出力回路1090の一方の容量C11、C21は、ローバンド(LB)の第1周波数f1の第1RF送信信号に対応して、それぞれ18pFのキャパシタンスに設定されている。それに対して、出力回路1090の他方の容量C12、C22は、ハイバンド(HB)の第2周波数f2の第2RF送信信号に対応して、それぞれ5pFのキャパシタンスに設定されている。
図13は、図12に示したRFICが、入力整合回路124を介して図2のように単一のRF電力増幅器123をローバンドの825MHzのローバンドRF送信信号とハイバンドの1990MHzとで駆動する際のマッチング(整合)の特性を示す図である。このローバンドRF送信信号の周波数825MHzは、830〜840MHzに設定されたバンド6のWCDMA・RF送信信号の周波数よりも若干低い周波数に設定されているものである。また、ハイバンドRF送信信号の周波数1990MHzは、1920〜1980MHzに設定されたバンド1のWCDMA・RF送信信号の周波数よりも若干高い周波数に設定されているものである。
図13(A)はローバンドの825MHzのローバンドRF送信信号での駆動時のマッチング(整合)の特性を示し、図13(B)はハイバンドの1990MHzでの駆動時のマッチング(整合)の特性を示している。図13(A)および図13(B)で、横軸はRF送信信号の周波数であり、縦軸は入力整合回路124での電圧定在波比VSWRである。
良く知られているように、向かい合った2つの回路間でのインピーダンス整合を評価するために、電圧定在波比VSWRが使用される。反射波電力Prと進行波電力Pfとから求められる反射率Γ(=(Pr/Pf)1/2)によって、電圧定在波比VSWRは次式で与えられる。尚、VSWRは、Voltage Standing Wave Ratioの略である。
VSWR=(1+|Γ|)/(1−|Γ|) …(1式)
反射率Γが0.5と理想的なマッチング(整合)の条件でない場合の電圧定在波比VSWRは、(1+0.5)/(1−0.5)=3.0となる。それに対して、反射率Γが0と理想的なマッチング(整合)の条件である場合の理想的な電圧定在波比VSWR(ideal)は、(1+0)/(1−0)=1.0となることが理解される。この理想的なマッチング(整合)の条件では、2つの回路のインピーダンスは複素共役の関係に設定され、相互リアクタンス分は互いにキャンセルされている。
図13(A)に示すようにローバンドの825MHzのローバンドRF送信信号の駆動時には、値が1.0の理想的な電圧定在波比VSWR(ideal)に近い1.304の良好な値の電圧定在波比VSWRが得られている。図13(B)に示すようにハイバンドの1990MHzのハイバンドRF送信信号の駆動時には、値が1.0の理想的な電圧定在波比VSWR(ideal)に更に近い1.216の極めて良好な値の電圧定在波比VSWRが得られている。
図12に示すRFICは、第1と第2のドライバー増幅器1077、1078、第1と第2と容量回路1095、1096、第1と第2の出力整合回路1091、1092、出力回路1090を含んでいる。図4(A)および(B)に示すように、RFIC外部の入力整合回路124の入力インピーダンスZinの値はローバンドRF送信信号の時とハイバンドRF送信信号の時とで異なるものとなる。
このようにローバンドとハイバンドのRF送信信号の時とで異なる値の入力整合回路124の入力インピーダンスZinに対して、第1と第2の出力整合回路1091、1092の出力インピーダンスZoutが整合の条件を得られる必要がある。そのために、図12に示すRFICの第1と第2の出力整合回路1091、1092に含まれる第1と第2のインダクターLs1、Ls2は、異なる値のインダクタンスに設定されている。また、図12に示すRFICの第1と第2の出力整合回路1091、1092の出力回路1090は、その容量のキャパシタンスの値が切り換えられるように、構成されている。
図14は、RFICの第1ドライバー増幅器1077、第2ドライバー増幅器1078、第1インダクター回路1100、第2インダクター回路1101、第1出力整合回路1091、第2出力整合回路1092、外部の入力整合回路124を使用して、図2のように単一のRF電力増幅器123を駆動する様子を示す図である。
この図14に示す回路では、第1ドライバー増幅器1077の出力と第1出力整合回路1091の入力との間には、インダクターLo1を含む第1インダクター回路1100が接続されている。第2ドライバー増幅器1078の出力と第2出力整合回路1092の入力との間には、インダクターLo2を含む第2インダクター回路1101が接続されている。また、図14に示す回路では、図12に示した第1容量回路1095、第2容量回路1096は除去されている。
図15は、図14に示すRFICにおいて、単一のRF電力増幅器による第1または第2のRF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第1または第2の出力整合回路1091、1092の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
すなわち、図15(A)は、図2のように、単一のRF電力増幅器123によるローバンド(LB)の第1周波数f1の第1RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第1出力整合回路1091の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図15(B)は、図2のように、単一のRF電力増幅器123によるハイバンド(HB)の第2周波数f2の第2RF送信信号の出力時の入力整合回路124の入力インピーダンスZinと第2出力整合回路1092の出力インピーダンスZoutとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図15(A)および(B)のスミスチャートは、50オームのアンテナ14の負荷インピーダンスの割算によって正規化されたものである。
図15(A)のスミスチャートのスタート・ポイントは、第1制御信号DA1_Cntによって第1ドライバー増幅器1077をオンさせているので、その比較的大きな出力インピーダンスZda1(out)である。次に、第1ドライバー増幅器1077の非反転出力端子と反転出力端子との間に、第1インダクター回路1100の比較的大きなインダクターLo1が接続されている。従って、スタート・ポイントZda1(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動して、その結果、第1移動先ポイントZ1にインピーダンスが移動する。
次に、第1インダクター回路1100のインダクターLo1の両端には、第1出力整合回路1091の2個の第1インダクターLs1が接続されている。従って、この2個のインダクターLs1によって、第1移動先ポイントZ1から定抵抗円上の右回りの軌跡で、移動先ポイントZ2にインピーダンスが移動する。
次に、第2制御信号DA2_Cntでオフとなっている第2ドライバー増幅器1078の出力インピーダンスと第2インダクター回路1101と第2出力整合回路1092の第2インダクターLs2のインピーダンスとによって決まるインピーダンスZcによって、第2移動先ポイントZ2から右回りの軌跡で第3移動先ポイントZ3にインピーダンスが移動する。
次に、第3移動先ポイントZ3から最終移動先ポイントの比較的小さな出力インピーダンスZoutまでのインピーダンスの移動量は、制御信号Cp_Cntによって制御可能とされる出力回路1090の容量Cpのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZoutである第1出力整合回路1091の出力インピーダンスZoutと入力整合回路124の比較的小さな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一のRF電力増幅器123によるローバンド(LB)の第1RF送信信号の出力時には、図15(A)のスミスチャートに示すように、入力整合回路124の比較的小さな入力インピーダンスZinと第1出力整合回路1091の比較的小さな出力インピーダンスZoutとの間で良好なマッチング(整合)を得ることができる。
図15(B)のスミスチャートのスタート・ポイントは、第2制御信号DA2_Cntによって、第2ドライバー増幅器1078をオンさせているので、その比較的小さな出力インピーダンスZda2(out)である。次に、第2ドライバー増幅器1078の非反転出力端子と反転出力端子との間に、第2インダクター回路1101の比較的大きなインダクターLo2が接続されている。従って、スタート・ポイントZda2(out)から定コンダクタンス円上を左回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第1移動先ポイントZ1に、インピーダンスが移動する。
次に、第2インダクター回路1101のインダクターLo2の両端には、第2出力整合回路1092の2個の第2インダクターLs2が接続されている。従って、この2個のインダクターLs2によって、第1移動先ポイントZ1から定抵抗円上の右回りの軌跡で、移動先ポイントZ2にインピーダンスが移動する。
次に、第1制御信号DA1_Cntでオフとなっている第1ドライバー増幅器1077の出力インピーダンスと第1インダクター回路1100と第1出力整合回路の第1インダクターLs1のインピーダンスとによって決まるインピーダンスZcによって、第2移動先ポイントZ2から右回りの軌跡で第3移動先ポイントZ3にインピーダンスが移動する。
次に、第3移動先ポイントZ3から最終移動先ポイントの比較的小さな出力インピーダンスZoutまでのインピーダンスの移動量は、制御信号Cp_Cntによって制御可能とされる出力回路1090の容量Cpのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZoutである第2出力整合回路1092の出力インピーダンスZoutと入力整合回路124の比較的大きな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一のRF電力増幅器123によるハイバンド(HB)の第2RF送信信号の出力時には、図15(B)のスミスチャートに示すように、入力整合回路124の比較的大きな入力インピーダンスZinと第2出力整合回路1092の比較的大きな出力インピーダンスZoutとの間で良好なマッチング(整合)を得ることができる。
尚、図14では図6と同様に出力インピーダンスZcにより第2移動先ポイントZ2から第3移動先ポイントZ3までの移動量が大き過ぎるため出力回路1090の容量Cpによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図5と図8と同様に図16に示すように出力回路1090のリアクタンス素子を容量CpからインダクターLpに置換することが有効である。
図16は、図14の出力回路1090の容量Cpの代わりにインダクターLpによるインピーダンス変換の手法により複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。
《複数の低雑音増幅器を内蔵するRFIC》
図17は、複数の周波数バンドのRF受信信号を受信する単一のアンテナ14と単一の外部整合回路224とで受信される複数の周波数バンドのRF受信信号を増幅する複数の低雑音増幅器を集積化した本発明の実施の形態によるRFIC(10)の構成を示す図である。
図17に示すRFIC(10)は、第1内部入力整合回路2091と第2内部入力整合回路2092とを含む入力整合回路Zxy、第1低雑音増幅器2077、第2低雑音増幅器2078とから構成されている。また、入力整合回路Zxyの第1内部入力整合回路2091と第2内部入力整合回路2092とは、入力回路2090を共有している。
図17に示すRFIC(10)に接続された単一のアンテナ14と単一の外部整合回路224とは、ローバンド(LB)の第1周波数f1の第1RF受信信号とハイバンド(HB)の第2周波数f2の第2RF受信信号とを入力整合回路Zxyの入力回路2090に供給する。単一のアンテナ14には、単一の外部整合回路224のRF信号入力端子が接続されている。単一の外部整合回路224のRF相補信号出力端子は、RFIC(10)のRF相補信号入力端子IN、/INに接続されている。このRF相補信号入力端子IN、/INを介して、単一の外部整合回路224からローバンド(LB)の第1周波数f1の第1RF受信信号とハイバンド(HB)の第2周波数f2の第2RF受信信号とが入力整合回路Zxyの入力回路2090に供給される。単一の外部整合回路224による第1周波数f1の第1RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと単一の外部整合回路224による第2周波数f2の第2RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutとは、異なっている。
単一の外部整合回路224が第1周波数f1の第1RF受信信号を供給する時には、ローバンド(LB)の第1周波数f1の第1RF受信信号がRF信号入力端子に供給される第1低雑音増幅器2077が、活性化される。この時には、ハイバンド(HB)の第2周波数f2の第2RF受信信号がRF信号入力端子に供給される第2低雑音増幅器2078が、非活性化される。
単一の外部整合回路224が第2周波数f2の第2RF受信信号を供給する時には、ハイバンド(HB)の第2周波数f2の第2RF受信信号がRF信号入力端子に供給される第2低雑音増幅器2078が、活性化される。この時には、ローバンド(LB)の第1周波数f1の第1RF受信信号がRF信号入力端子に供給される第1低雑音増幅器2077が、非活性化される。
ローバンド(LB)の第1周波数f1の第1RF受信信号がRF信号入力端子に供給される第1低雑音増幅器2077のRF信号入力端子と単一の外部整合回路224のRF信号出力端子との間には、第1内部入力整合回路2091が接続されている。ハイバンド(HB)の第2周波数f2の第2RF受信信号がRF信号入力端子に供給される第2低雑音増幅器2078のRF信号入力端子と単一の外部整合回路224のRF信号出力端子との間には、第2内部入力整合回路2092が接続されている。
第1内部入力整合回路2091は2個の第1インダクターLs1を含み、第2内部入力整合回路2092も2個の第2インダクターLs2を含んでいる。また、第1内部入力整合回路2091のRF相補信号出力端子は第1低雑音増幅器2077のRF相補信号入力端子に接続され、第2内部入力整合回路2092のRF相補信号出力端子は第2低雑音増幅器2078のRF相補信号入力端子に接続されている。また、第1内部入力整合回路2091のRF相補信号入力端子と第2内部入力整合回路2092のRF相補信号入力端子とは、共有された入力回路2090を介して単一の外部整合回路224のRF相補信号出力端子に共通に接続されている。
すなわち、第1内部入力整合回路2091で一方の第1インダクターLs1の一端と他方の第1インダクターLs1の一端とは、第1内部入力整合回路2091のRF相補信号出力端子として機能する一方、第1低雑音増幅器2077の非反転入力端子と反転入力端子とにそれぞれ接続されている。第1内部入力整合回路2091で一方の第1インダクターLs1の他端と他方の第1インダクターLs1の他端とは、第1内部入力整合回路2091のRF相補信号入力端子IN、/INとして機能する一方、単一の外部整合回路224のRF相補信号出力端子に接続されている。第2内部入力整合回路2092で一方の第2インダクターLs2の一端と他方の第2インダクターLs2の一端とは、第2内部入力整合回路2092のRF相補信号出力端子として機能する一方、第2低雑音増幅器2078の非反転入力端子と反転入力端子とにそれぞれ接続されている。第2内部入力整合回路2092で一方の第2インダクターLs2の他端と他方の第2インダクターLs2の他端とは、第2内部入力整合回路2092のRF相補信号入力端子IN、/INとして機能する一方、単一の外部整合回路224のRF相補信号出力端子に接続されている。
図17において、Zinは第1内部入力整合回路2091と第2内部入力整合回路2092との入力インピーダンスであり、ZLNA1(in)は第1低雑音増幅器2077の入力インピーダンスであり、ZLNA2(in)は第2低雑音増幅器2078の入力インピーダンスである。また、入力回路2090の容量Cinのキャパシタンスは、制御信号Cin_Cntによって制御可能とされている。
図18は、図17に示したRFICの第1低雑音増幅器2077、第2低雑音増幅器2078の構成および等価回路を示す図である。
図18(A)に示すように、第1と第2の低雑音増幅器2077、2078は、ベースに容量Cin1、Cin2を介してローバンド(LB)またはハイバンド(HB)のRF送信相補入力信号Vin1、/Vin1が供給される差動対トランジスタQ1、Q2を含んでいる。差動対トランジスタQ1、Q2のベースには、ベース抵抗Rb1、Rb2を介してベースバイアス端子Biasからベースバイアス電圧が供給される。ベースバイアス端子Biasへのベースバイアス電圧の供給を開始することによって第1と第2の低雑音増幅器2077、2078は活性化され、ベースバイアス電圧の供給を停止することによって第1と第2の低雑音増幅器2077、2078は非活性化される。差動対トランジスタQ1、Q2のコレクタに負荷Lo1、Lo2が接続されることによって、負荷Lo1、Lo2からRF送信相補出力信号Vout、/Voutが生成される。
図18(B)は、第1と第2の低雑音増幅器2077、2078の等価回路を示すもので、等価回路はRF送信相補入力信号Vin1、/Vin1が供給される2つのノード間の容量Ciとベース抵抗2Rbの並列接続により構成されている。
図17に示すRFICの第1と第2の内部入力整合回路2091、2092は、図2に示すRFICの第1と第2の出力整合回路1091、1092と略同様に構成されることができる。図17に示すRFICの入力回路2090は、図2に示すRFICの出力回路1090と略同様に、図7に示す回路部分1090のように構成されることができる。
図19は、図17に示すRFIC(10)において、ローバンド(LB)の第1周波数f1の第1RF受信信号を増幅する第1低雑音増幅器2077が活性化され、ハイバンド(HB)の第2周波数f2の第2RF受信信号を増幅する第2低雑音増幅器2078が非活性化される場合の等価回路の構成を示す図である。尚、この場合には、単一の外部整合回路224が、ローバンド(LB)の第1周波数f1の第1RF受信信号を出力するものである。
この場合には、第1と第2の内部入力整合回路2091、2092と伴に、活性化に制御された第1低雑音増幅器2077の入力インピーダンスZLNA1(in)も、非活性化に制御された第2低雑音増幅器2078の入力インピーダンスZLNA2(in)も、単一の外部整合回路224の出力信号に対する負荷となる。
図20は、図19に示した図17のRFICの等価回路で、単一の外部整合回路224による第1または第2のRF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第1と第2の内部入力整合回路2091、2092の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
すなわち、図20(A)は、単一の外部整合回路224によるローバンド(LB)の第1周波数f1の第1RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第1内部入力整合回路2091の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図20(B)は、単一の外部整合回路224によるハイバンド(HB)の第2周波数f2の第2RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第2内部入力整合回路2092の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。尚、図20(A)および(B)のスミスチャートは、50オームのアンテナ14の負荷インピーダンスの割算によって正規化されたものである。
図20(A)のスミスチャートのスタート・ポイントは、第1低雑音増幅器2077の比較的大きな入力インピーダンスZLNA1(in)であって、例えば入力インピーダンスZLNA1(in)の正規化した値は略0.2−j・0.5となっている。次に、第1低雑音増幅器2077の非反転入力端子と反転入力端子とに、第1内部入力整合回路2091の比較的大きなインダクタンスの2個の第1インダクターLs1の一端が接続されている。従って、スタート・ポイントZLNA1(in)から0.2定抵抗円上を右回りの軌跡で、インピーダンスが比較的大きく移動する。その結果、第1移動先ポイントZ3の正規化した値は、例えば0.2+j・0.4となる。
次に、第1内部入力整合回路2091の2個の第1インダクターLs1の他端には、第2内部入力整合回路2092の2個の第2インダクターLs2と第2低雑音増幅器2078の非反転入力端子、反転入力端子とが接続されている。非活性化に制御された第2低雑音増幅器2078の入力インピーダンスZLNA2(in)は、入力容量Ci2とベース抵抗2Rbとから構成されている。ベース抵抗2Rbの抵抗値は極めて大きいとすると、第1内部入力整合回路2091の2個の第1インダクターLs1の他端から第2内部入力整合回路2092と第2低雑音増幅器2078とを見たインピーダンスZdは、Zd=j(2ωLs2−1/(ωCi2))で与えられる。従って、このインピーダンスZdによって、第1移動先ポイントZ3から右回りの軌跡で、例えば正規化した値が0.2+j・0.5の第2移動先ポイントZ4にインピーダンスが移動する。
また、第1内部入力整合回路2091の2個の第1インダクターLs1の他端には、最後に入力回路2090の比較的大きなキャパシタンスの容量Cinが接続されているので、第2移動先ポイントZ4から右回りの軌跡で例えば正規化した略1.0+j・0.4の最終移動先ポイントにインピーダンスが移動する。
この略1.0+j・0.4の最終移動先ポイントである第1と第2の内部入力整合回路2091、2092の入力インピーダンスZinと略1.0−j・0.4の単一の外部整合回路224の比較的小さな出力インピーダンスZoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一の外部整合回路224によるローバンド(LB)の第1RF受信信号の供給時には、図20(A)のスミスチャートに示すように、単一の外部整合回路224の比較的小さな出力インピーダンスZoutと第1と第2の内部入力整合回路2091、2092の比較的小さな入力インピーダンスZinとの間で良好なマッチング(整合)を得ることができる。
図20(B)のスミスチャートのスタート・ポイントは、第2低雑音増幅器2078の比較的小さな入力インピーダンスZLNA2(in)であって、例えば入力インピーダンスZLNA2(in)の正規化した値は略0.2−j・0.3となっている。次に、第2低雑音増幅器2078の非反転入力端子と反転入力端子とに第2内部入力整合回路2092の比較的小さなインダクタンスの2個の第1インダクターLs2の一端が接続されている。しかし、周波数が高いので、スタート・ポイントZLNA2(in)から0.2定抵抗円上を右回りの軌跡でインピーダンスが比較的大きく移動する。その結果、第1移動先ポイントZ3の正規化した値は、例えば0.2+j・0.5となる。
次に、第2内部入力整合回路2092の2個の第2インダクターLs2の他端には、第1内部入力整合回路2091の2個の第1インダクターLs1と第1低雑音増幅器2077の非反転入力端子、反転入力端子とが接続されている。非活性化に制御された第1低雑音増幅器2077の入力インピーダンスZLNA1(in)は、入力容量Ciとベース抵抗2Rbとから構成されている。ベース抵抗2Rbの抵抗値は極めて大きいとすると、第2内部入力整合回路2092の2個の第2インダクターLs2の他端から第1内部入力整合回路2091と第1低雑音増幅器2077とを見たインピーダンスZdは、Zd=j(2ωLs1−1/(ωCi))で与えられる。
従って、このインピーダンスZdによって、第1移動先ポイントZ3から右回りの軌跡で、例えば正規化した値が0.2+j・0.6の第2移動先ポイントZ4にインピーダンスが移動する。
また、第2内部入力整合回路2092の2個の第2インダクターLs2の他端には、最後に入力回路1090の比較的小さなキャパシタンスの容量Cinが接続されているので、第2移動先ポイントZ4から右回りの軌跡で例えば正規化した略1.0+j・0.8の最終移動先ポイントにインピーダンスが移動する。
この略1.0+j・0.8の最終移動先ポイントの第1と第2の内部入力整合回路2091、2092の入力インピーダンスZinと略1.0−j・0.8の単一の外部整合回路224の比較的大きな入力インピーダンスZinとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一の外部整合回路224によるハイバンド(HB)の第2RF受信信号の供給時には、図20(B)のスミスチャートに示すように、単一の外部整合回路224の比較的大きな出力インピーダンスZoutと第1と第2の内部入力整合回路2091、2092の比較的大きな入力インピーダンスZinとの間で良好なマッチング(整合)を得ることができる。
尚、入力インピーダンスZdにより第1移動先ポイントZ3から第2移動先ポイントZ4までの移動量が大き過ぎるため入力回路2090の容量Cinによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図21に示すように入力回路2090のリアクタンス素子を容量CinからインダクターLinに置換することが有効である。すなわち、第1移動先ポイントZ3から第2移動先ポイントZ4までの移動量が大き過ぎるのは、低雑音増幅器2077、2078の入力容量が大き過ぎるためである。
図21は、図19の入力回路2090のインダクターLinによるインピーダンス変換の手法により複数の周波数バンドのRF受信信号を出力する単一の外部整合回路224によって駆動される複数の低雑音増増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。図19の入力回路2090のインダクターLinは、低雑音増幅器2077、2078の大き過ぎる入力容量によるインピーダンスの移動を補償する。すなわち、入力容量が大き過ぎる場合には、図20(A)または(B)のスミスチャートで最終移動先ポイントが定コンダクタンス円上を右回りで移動する際に入力インピーダンスZinを通過して出力インピーダンスZoutの付近まで移動することになる。図21の入力回路2090のインダクターLinは、出力インピーダンスZoutの付近まで移動したインピーダンスから定コンダクタンス円上を左回りで移動して最終移動先ポイントを入力インピーダンスZinまで移動させることができる。このようにして、図21の入力回路2090のインダクターLinによるインピーダンス変換の手法により、良好な入力マッチング(整合)を得ることができる。
図22は、第1と第2の低雑音増幅器2077、2078、第1と第2のインダクター回路2100、2101、第1と第2の内部入力整合回路2091、2092を含むRFICに単一の外部整合回路224から第1と第2のRF受信信号を供給する様子を示す図である。
図22に示す回路では、第1低雑音増幅器2077の入力と第1内部入力整合回路2091の出力との間には、インダクターLo1を含む第1インダクター回路2100が接続されている。第2低雑音増幅器2078の入力と第2内部入力整合回路2092の出力との間には、インダクターLo2を含む第2インダクター回路2101が接続されている。また図22に示す回路では、図19に示したように入力回路2090の容量Cinのキャパシタンスは、制御信号Cin_Cntによって制御可能とされている。
図23は図22に示すRFICにおいて、単一の外部整合回路224による第1と第2の低雑音増幅器2077、2078へのRF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第1と第2の内部入力整合回路の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
図23(A)は、単一の外部整合回路224によるローバンド(LB)の第1周波数f1の第1RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第1内部入力整合回路2091の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図23(B)は、単一の外部整合回路224によるハイバンド(HB)の第2周波数f2の第2RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第2内部入力整合回路2092の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また図23(A)および(B)のスミスチャートも、図20(A)および(B)と同様に、50オームのアンテナ14の負荷インピーダンスの割算によって正規化されたものである。
図23(A)のスミスチャートのスタート・ポイントは、第1低雑音増幅器2077の比較的大きな入力インピーダンスZLNA1(in)である。次に、第1低雑音増幅器2077の非反転入力端子と反転入力端子との間に、第1インダクター回路2100の比較的大きなインダクターLo1が接続されている。従って、スタート・ポイントZLNA1(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的大きく移動して、その結果、第1移動先ポイントZ3にインピーダンスが移動する。
次に、第1インダクター回路2100のインダクターLo1の両端には、第1入力整合回路2091の2個の第1インダクターLs1が接続されている。従って、この2個のインダクターLs1によって、第1移動先ポイントZ3から定抵抗円上の右回りの軌跡で、第2移動先ポイントZ4にインピーダンスが移動する。
次に、第2低雑音増幅器2078の入力インピーダンスと第2インダクター回路2101と第2入力整合回路2092の第2インダクターLs2のインピーダンスとによって決まるインピーダンスZdによって、第2移動先ポイントZ4から右回りの軌跡で第3移動先ポイントZ5にインピーダンスが移動する。
次に、第3移動先ポイントZ5から最終移動先ポイントの比較的小さな入力インピーダンスZinまでのインピーダンスの移動量は、制御信号Cin_Cntによって制御可能とされる入力回路2090の容量Cinのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZinである第1入力整合回路2091の入力インピーダンスZinと出力整合回路224の比較的小さな出力インピーダンスZoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一の外部出力整合回路224によるローバンド(LB)の第1RF受信信号の供給時には、図23(A)のスミスチャートに示すように、単一の外部出力整合回路224の比較的小さな出力インピーダンスZoutと第1入力整合回路2091の比較的小さな入力インピーダンスZinとの間で良好なマッチング(整合)を得ることができる。
図23(B)のスミスチャートのスタート・ポイントは、第2低雑音増幅器2078の比較的大きな入力インピーダンスZLNA2(in)である。次に、第2低雑音増幅器2078の非反転入力端子と反転入力端子との間に、第2インダクター回路2101の比較的大きなインダクターLo2が接続されている。従って、スタート・ポイントZLNA2(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的移動して、その結果、第1移動先ポイントZ3にインピーダンスが移動する。
次に、第2インダクター回路2101のインダクターLo2の両端には、第2入力整合回路2092の2個の第2インダクターLs2が接続されている。従って、この2個のインダクターLs2によって、第1移動先ポイントZ3から定抵抗円上の右回りの軌跡で、第2移動先ポイントZ4にインピーダンスが移動する。
次に、第1低雑音増幅器2077の入力インピーダンスと第1インダクター回路2100と第1入力整合回路2091の第1インダクターLs1のインピーダンスとによって決まるインピーダンスZdによって、第2移動先ポイントZ4から右回りの軌跡で第3移動先ポイントZ5にインピーダンスが移動する。
次に、第3移動先ポイントZ5から最終移動先ポイントの比較的小さな入力インピーダンスZinまでのインピーダンスの移動量は、制御信号Cin_Cntによって制御可能とされる入力回路2090の容量Cinのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZinである第2入力整合回路2092の入力インピーダンスZinと出力整合回路224の比較的小さな出力インピーダンスZoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一の外部出力整合回路224によるハイバンド(HB)の第2RF受信信号の供給時には、図23(B)のスミスチャートに示すように、単一の外部出力整合回路224の比較的大きな出力インピーダンスZoutと第2入力整合回路2092の比較的大きな入力インピーダンスZinとの間で良好なマッチング(整合)を得ることができる。
尚、図22では図19と同様に入力インピーダンスZdにより第2移動先ポイントZ4から第3移動先ポイントZ5までの移動量が大き過ぎるため入力回路2090の容量Cinによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図21と同様に図24に示すように入力回路2090のリアクタンス素子を容量CinからインダクターLinに置換することが有効である。
図24は、図22の入力回路2090の容量Cinの代わりにインダクターLinによるインピーダンス変換の手法により複数の周波数バンドのRF送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。
図25は、第1と第2の低雑音増幅器2077、2078、第1と第2のインダクター回路2100、2101、第1と第2の内部入力整合回路2091、2092を含むRFICに単一の外部整合回路224から第1と第2のRF受信信号を供給する様子を示す図である。
図25に示す回路では、第1入力整合回路2091は2個の第1容量Cs1を含み、第2入力整合回路2092も2個の第1容量Cs2を含んでいる。図25に示す回路では、第1低雑音増幅器2077の入力と第1入力整合回路2091の出力との間には、インダクターLo1を含む第1インダクター回路2100が接続されている。第2低雑音増幅器2078の入力と第2入力整合回路2092の出力との間には、インダクターLo2を含む第2インダクター回路2101が接続されている。尚、図25に示す回路では、第1インダクター回路2100のインダクターLo1は制御信号Lo1_Cntにより制御可能とされ、第2インダクター回路2101のインダクターLo2は制御信号Lo2_Cntにより制御可能とされている。また、図25に示す回路でも、入力回路2090の容量Cinのキャパシタンスは、制御信号Cin_Cntによって制御可能とされている。
図26は、図25に示すRFICにおいて、単一の外部整合回路224による第1と第2の低雑音増幅器2077、2078へのRF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第1と第2の内部入力整合回路の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。
図26(A)は、単一の外部整合回路224によるローバンド(LB)の第1周波数f1の第1RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第1内部入力整合回路2091の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また、図26(B)は、単一の外部整合回路224によるハイバンド(HB)の第2周波数f2の第2RF受信信号の供給時の単一の外部整合回路224の出力インピーダンスZoutと第2内部入力整合回路2092の入力インピーダンスZinとのマッチング(整合)の状態を解析したスミスチャートを示す図である。また図26(A)および(B)のスミスチャートも、図20(A)および(B)と同様に、50オームのアンテナ14の負荷インピーダンスの割算によって正規化されたものである。
図26(A)のスミスチャートのスタート・ポイントは、第1低雑音増幅器2077の比較的大きな入力インピーダンスZLNA1(in)である。次に、第1低雑音増幅器2077の非反転入力端子と反転入力端子との間に、第1インダクター回路2100の比較的大きなインダクターLo1が接続されている。従って、スタート・ポイントZLNA1(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的大きく移動して、その結果、第1移動先ポイントZ3にインピーダンスが移動する。
次に、第1インダクター回路2100のインダクターLo1の両端には、第1入力整合回路2091の2個の第1容量Cs1が接続されている。従って、この2個の容量Cs1によって、第1移動先ポイントZ3から定抵抗円上の左回りの軌跡で、第2移動先ポイントZ4にインピーダンスが移動する。
次に、第2低雑音増幅器2078の入力インピーダンスと第2インダクター回路2101と第2入力整合回路2092の第2容量Cs2のインピーダンスとによって決まるインピーダンスZdによって、第2移動先ポイントZ4から右回りの軌跡で第3移動先ポイントZ5にインピーダンスが移動する。
次に、第3移動先ポイントZ5から最終移動先ポイントの比較的小さな入力インピーダンスZinまでのインピーダンスの移動量は、制御信号Cin_Cntによって制御可能とされる入力回路2090の容量Cinのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZinである第1入力整合回路2091の入力インピーダンスZinと出力整合回路224の比較的小さな出力インピーダンスZoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一の外部出力整合回路224によるローバンド(LB)の第1RF受信信号の供給時には、図26(A)のスミスチャートに示すように、単一の外部出力整合回路224の比較的小さな出力インピーダンスZoutと第1入力整合回路2091の比較的小さな入力インピーダンスZinとの間で良好なマッチング(整合)を得ることができる。
図26(B)のスミスチャートのスタート・ポイントは、第2低雑音増幅器2078の比較的大きな入力インピーダンスZLNA2(in)である。次に、第2低雑音増幅器2078の非反転入力端子と反転入力端子との間に、第2インダクター回路2101の比較的大きなインダクターLo2が接続されている。従って、スタート・ポイントZLNA2(in)から定コンダクタンス円上を左回りの軌跡でインピーダンスが比較的大きく移動して、その結果、第1移動先ポイントZ3にインピーダンスが移動する。
次に、第1インダクター回路2100のインダクターLo2の両端には、第2入力整合回路2092の2個の第2容量Cs2が接続されている。従って、この2個の容量Cs2によって、第1移動先ポイントZ3から定抵抗円上の左回りの軌跡で、第2移動先ポイントZ4にインピーダンスが移動する。
次に、第1低雑音増幅器2077の入力インピーダンスと第1インダクター回路2100と第1入力整合回路2091の第1容量Cs1のインピーダンスとによって決まるインピーダンスZdによって、第2移動先ポイントZ4から右回りの軌跡で第3移動先ポイントZ5にインピーダンスが移動する。
次に、第3移動先ポイントZ5から最終移動先ポイントの比較的小さな入力インピーダンスZinまでのインピーダンスの移動量は、制御信号Cin_Cntによって制御可能とされる入力回路2090の容量Cinのキャパシタンスの大きさで設定されることができる。
最終移動先ポイントZinである第2入力整合回路2092の入力インピーダンスZinと出力整合回路224の比較的小さな出力インピーダンスZoutとが複素共役の関係となるように、上述のインピーダンスの移動量が設定される。
このようにして、単一の外部出力整合回路224によるハイバンド(HB)の第2RF受信信号の供給時には、図26(B)のスミスチャートに示すように、単一の外部出力整合回路224の比較的大きな出力インピーダンスZoutと第2入力整合回路2092の比較的大きな入力インピーダンスZinとの間で良好なマッチング(整合)を得ることができる。
尚、図25では図19や図22と同様に入力インピーダンスZdにより第2移動先ポイントZ4から第3移動先ポイントZ5までの移動量が大き過ぎるため入力回路2090の容量Cinによるインピーダンス変換では、良好な出力マッチング(整合)が得られない場合がある。この場合には、図21や図24と同様に図27に示すように入力回路2090のリアクタンス素子を容量CinからインダクターLinに置換することが有効である。
図27は、図25の入力回路2090の容量Cinの代わりにインダクターLinによるインピーダンス変換の手法により複数の周波数バンドのRF送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるRFIC(10)の構成を示す図である。
《本発明の実施の形態によるRFIC》
図28は、本発明の実施の形態によるGSM通信方式とWCDMA通信方式との両者をサポートするRFIC(10)の構成を示す図である。
図28に示すRFIC10は、WCDMA受信ブロック101、GSM受信ブロック102、第1ローカル信号生成ブロック103、GSM/WCDMA・ベースバンド受信処理ブロック104を含んでいる。また、RFIC10は、GSM送信ブロック105、第2ローカル信号生成ブロック106、WCDMA送信ブロック107、GSM/WCDMA・ベースバンド送信処理ブロック108を含んでいる。
図28のRFIC10には、フロントエンドモジュール13を介して携帯電話端末のアンテナ14からWCDMA通信方式とGSM通信方式とのRF受信信号が供給される。図28のRFIC10から形成されるGSM送信信号とWCDMA送信信号とはGSM・RF電力増幅器モジュール11、WCDMA・RF電力増幅器モジュール12、フロントエンドモジュール13を介して携帯電話端末のアンテナ14に供給される。
《WCDMAの受信》
図1に示すRFICと比較すると、図28に示すRFIC10ではバンド1、バンド9、バンド6のトリプルバンドのWCDMA受信信号はデュプレクサー1301、1302、1303からRFIC10の共通のWCDMA受信入力端子に供給される。
デュプレクサー1301から共通入力端子に供給されるバンド1のWCDMA受信信号は、WCDMA受信ブロック101の内部整合回路1016と低雑音増幅器1010とに供給される。この時に、デュプレクサー1301の出力インピーダンスZoutと内部整合回路1016の入力インピーダンスZinとは複素共役の関係に設定されることによって、デュプレクサー1301と内部整合回路1016との間でマッチング(整合)が得られている。
デュプレクサー1302から共通入力端子に供給されるバンド9のWCDMA受信信号は、WCDMA受信ブロック101の内部整合回路1017と低雑音増幅器1011とに供給される。この時に、デュプレクサー1302の出力インピーダンスZoutと内部整合回路1017の入力インピーダンスZinとは複素共役の関係に設定されることによって、デュプレクサー1302と内部整合回路1017との間でマッチング(整合)が得られている。
デュプレクサー1303から共通入力端子に供給されるバンド6のWCDMA受信信号は、WCDMA受信ブロック101の内部整合回路1018と低雑音増幅器1012とに供給される。この時に、デュプレクサー1303の出力インピーダンスZoutと内部整合回路1018の入力インピーダンスZinとは複素共役の関係に設定されることによって、デュプレクサー1302と内部整合回路1017との間でマッチング(整合)が得られている。
図28に示すRFIC10がバンド1、バンド9、バンド6のトリプルバンドのいずれのWCDMA受信信号を受信するかに応答して、3個の低雑音増幅器1010、1011、1012の対応する1個が活性化され、残り2個の低雑音増幅器が非活性化される。このように図28に示すRFIC10がトリプルバンドのWCDMA受信信号を受信する場合に、図17から図27までに示した受信機能に関係した本発明の実施の形態を適用することができる。
《GSMの受信》
図1に示すRFICと比較すると、図28に示すRFIC10ではDCS1800、PCS1900、GSM850、EGSM(GSM900)のクワッド・バンドのGSM受信信号は表面弾性波フィルタ1304、1305、1306、1307からRFIC10の共通のGSM受信入力端子に供給される。
表面弾性波フィルタ1304から共通入力端子に供給されるDCS1800のGSM受信信号は、GSM受信ブロック102の内部整合回路1026と低雑音増幅器1020とに供給される。この時に、表面弾性波フィルタ1304の出力インピーダンスZoutと内部整合回路1026の入力インピーダンスZinとは複素共役の関係に設定されることによって、表面弾性波フィルタ1304と内部整合回路1026との間でマッチング(整合)が得られている。
表面弾性波フィルタ1305から共通入力端子に供給されるPCS1900のGSM受信信号は、GSM受信ブロック102の内部整合回路1027と低雑音増幅器1021とに供給される。この時に、表面弾性波フィルタ1305の出力インピーダンスZoutと内部整合回路1027の入力インピーダンスZinとは複素共役の関係に設定されることによって、表面弾性波フィルタ1305と内部整合回路1027との間でマッチング(整合)が得られている。
表面弾性波フィルタ1306から共通入力端子に供給されるGSM850のGSM受信信号は、GSM受信ブロック102の内部整合回路1028と低雑音増幅器1022とに供給される。この時に、表面弾性波フィルタ1306の出力インピーダンスZoutと内部整合回路1028の入力インピーダンスZinとは複素共役の関係に設定されることによって、表面弾性波フィルタ1306と内部整合回路1028との間でマッチング(整合)が得られている。
表面弾性波フィルタ1307から共通入力端子に供給されるEGSM(GSM900)のGSM受信信号は、GSM受信ブロック102の内部整合回路1029と低雑音増幅器1023とに供給される。この時に、表面弾性波フィルタ1307の出力インピーダンスZoutと内部整合回路1029の入力インピーダンスZinとは複素共役の関係に設定されることによって、表面弾性波フィルタ1307と内部整合回路1029との間でマッチング(整合)が得られている。
図28に示すRFIC10がDCS1800、PCS1900、GSM850、EGSM(GSM900)のクワッド・バンドのいずれのGSM受信信号を受信するかに応答して、4個の低雑音増幅器1020、1021、1022、1023の対応する1個が活性化され、残り3個の低雑音増幅器が非活性化される。このように図28に示すRFIC10がクワッド・バンドのGSM受信信号を受信する場合に、図17から図27までに示した受信機能に関係した本発明の実施の形態を適用することができる。
《GSMの送信》
図28のRFIC10ではDCS1800、PCS1900、GSM850、EGSM(GSM900)のクワッド・バンドのローバンド(LB)であるGSM850、EGSMのGSM送信信号は、GSM送信ブロック105の後段の分周器1056から生成される。GSMのクワッド・バンドのハイバンド(HB)であるDCS1800、PCS1900のGSM送信信号は、GSM送信ブロック105の前段の分周器1055から生成される。前段の分周器1055から生成されるハイバンド(HB)のDCS1800、PCS1900のGSM送信信号は、出力整合回路1059Aを介してRFICの共通のGSM送信信号出力端子に供給される。後段の分周器1056から生成されるローバンド(LB)のGSM850、EGSMのGSM送信信号も、出力整合回路1059Bを介してRFICの共通のGSM送信信号出力端子に供給される。RFICの共通のGSM送信信号出力端子のハイバンド(HB)およびローバンド(LB)のGSM送信信号は、GSM・RF電力増幅器モジュール11の共通のGSM送信信号入力端子に供給される。このGSM・RF電力増幅器モジュール11は、共通のRF電力増幅器112と、ローバンド(LB)のための入力整合回路114および出力整合回路116と、ハイバンド(HB)のための入力整合回路113および出力整合回路115とを含んでいる。
ローバンド(LB)のGSM850、EGSMのGSM送信信号の送信時には、出力整合回路1059Bの出力インピーダンスZoutと入力整合回路114の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、出力整合回路116の出力インピーダンスZoutとローパスフィルタ1315の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
ハイバンド(HB)のDCS1800、PCS1900のGSM送信信号の送信時には、出力整合回路1059Aの出力インピーダンスZoutと入力整合回路113の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、出力整合回路115の出力インピーダンスZoutとローパスフィルタ1316の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
図1に示すRFICと比較すると、図28に示すRFIC10ではクワッド・バンドのGSM送信信号の送信のためのRFICおよびGSM・RF電力増幅器モジュール11の外部接続端子の数が削減されている。このように図28に示すRFIC10がクワッド・バンドのGSM送信信号を送信する場合には、図2から図16までに示した送信機能に関係した本発明の実施の形態を適用することができる。
《WCDMAの送信》
図28のRFIC10では、クワッド・バンドのバンド6のWCDMA・RF送信信号は、WCDMA送信ブロック107のドライバー増幅器1077と出力整合回路1079Cとから生成される。また、クワッド・バンドのバンド9のWCDMA・RF送信信号は、WCDMA送信ブロック107のドライバー増幅器1078と出力整合回路1079Bとから生成される。更に、クワッド・バンドのバンド1のWCDMA・RF送信信号は、WCDMA送信ブロック107のドライバー増幅器1079と出力整合回路1079Aとから生成される。従って、3個の出力整合回路1079C、1079B、1079Aから生成されるバンド6とバンド9とバンド1のいずれのWCDMA・RF送信信号もが、RFICの共通のWCDMA送信信号出力端子に供給される。
RFICの共通のWCDMA送信信号出力端子のいずれのWCDMA・RF送信信号は、WCDMA・RF電力増幅器モジュール12の共通のWCDMA送信信号入力端子に供給される。このWCDMA・RF電力増幅器モジュール12は、共通のRF電力増幅器122と、バンド6のための入力整合回路1210および出力整合回路1230と、バンド9のための入力整合回路1211および出力整合回路1231と、バンド1のための入力整合回路1212および出力整合回路1232を含んでいる。
バンド6のWCDMA・RF送信信号の送信時には、RFICのWCDMA送信ブロック107の出力整合回路1079Cの出力インピーダンスZoutとWCDMA・RF電力増幅器モジュール12の入力整合回路1210の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、WCDMA・RF電力増幅器モジュール12の出力整合回路1230の出力インピーダンスZoutとアイソレータ1317の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
バンド9のWCDMA・RF送信信号の送信時には、RFICのWCDMA送信ブロック107の出力整合回路1079Bの出力インピーダンスZoutとWCDMA・RF電力増幅器モジュール12の入力整合回路1211の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、WCDMA・RF電力増幅器モジュール12の出力整合回路1231の出力インピーダンスZoutとアイソレータ1318の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
バンド1のWCDMA・RF送信信号の送信時には、RFICのWCDMA送信ブロック107の出力整合回路1079Aの出力インピーダンスZoutとWCDMA・RF電力増幅器モジュール12の入力整合回路1212の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。またこの時には、WCDMA・RF電力増幅器モジュール12の出力整合回路1232の出力インピーダンスZoutとアイソレータ1319の入力インピーダンスZinとは複素共役の関係に設定されることによって、両者の間でマッチング(整合)が得られている。
図1に示すRFICと比較すると、図28に示すRFIC10では、トリプル・バンドのWCDMA送信信号の送信のためのRFICおよびWCDMA・RF電力増幅器モジュール12の外部接続端子の数が削減されている。このように図28に示すRFIC10がトリプル・バンドのWCDMA送信信号を送信する場合には、図2から図16までに示した送信機能に関係した本発明の実施の形態を適用することができる。尚、図28に示すRFIC10に示すその他の構成は図1に示すRFICのそれと同一であるので、他の構成に関する説明を省略する。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、RFICのGSM受信ブロックのダイレクト・コンバージョン・アーキテクチャー・受信機は、GSM方式のRF受信信号をゼロIFの受信ベースバンド信号に変換するだけではなく、ローIF(低い中間周波)の受信アナログ信号に変換することもできる。また、RFICのWCDMA受信ブロックのダイレクト・コンバージョン・アーキテクチャー・受信機は、GSM方式のRF受信信号をゼロIFの受信ベースバンド信号に変換するだけではなく、ローIFの受信アナログ信号に変換することもできる。
また、GSM通信のための受信ブロックとWCDMA通信のための受信ブロックとを含むRFICは、べヘスバンド信号処理LSIと同一の統合ワンチップLSIとすることもできる。
図1は、本発明に先立って本発明者等により検討されたGSM通信方式とWCDMA通信方式との両者をサポートするRFICの構成を示す図である。 図2は、複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動するドライバー増幅器を集積化した本発明の実施の形態によるRFICの構成を示す図である。 図3は、図2に示すRFICにおいて、ローバンドの第1周波数の第1RF送信信号を増幅する第1ドライバー増幅器が活性化され、ハイバンドの第2周波数の第2RF送信信号を増幅する第2ドライバー増幅器が非活性化される場合の等価回路の構成を示す図である。 図4は、図3に示すRFICにおいて、単一のRF電力増幅器による第1または第2のRF送信信号の出力時の入力整合回路の入力インピーダンスと第1または第2の出力整合回路の出力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。 図5は、出力回路のインダクターによるインピーダンス変換の手法により複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図6は、複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図7は、図6に示すRFICにおいて、単一のRF電力増幅器による第1または第2のRF送信信号の出力時の入力整合回路の入力インピーダンスと第1または第2の出力整合回路の出力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。 図8は、図6の出力回路の容量の代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図9は、本発明の種々の実施の形態によるRFICの出力回路もしくは入力回路において使用される容量もしくはインダクターの構成を示す図である 図10は、本発明の種々の実施の形態によるRFICの出力回路もしくは入力回路において使用される容量の他の構成を示す図である。 図11は、図2に示したRFICの第1ドライバー増幅器と第2ドライバー増幅器の構成を示す図である。 図12は、RFICの第1ドライバー増幅器、第2ドライバー増幅器、第1出力整合回路、第2出力整合回路、出力回路、外部の入力整合回路を使用して、図2のように単一のRF電力増幅器を駆動する様子を示す図である。 図13は、図12に示したRFICが、入力整合回路を介して図2のように単一のRF電力増幅器をローバンドの825MHzのローバンドRF送信信号とハイバンドの1990MHzとで駆動する際のマッチングの特性を示す図である。 図14は、RFICの第1ドライバー増幅器、第2ドライバー増幅器、第1インダクター回路、第2インダクター回路、第1出力整合回路、第2出力整合回路、外部の入力整合回路を使用して、図2のように単一のRF電力増幅器を駆動する様子を示す図である。 図15は、図14に示すRFICにおいて、単一のRF電力増幅器による第1または第2のRF送信信号の出力時の入力整合回路124の入力インピーダンスと第1または第2の出力整合回路の出力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。 図16は、図14の出力回路の容量の代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのRF送信信号を出力する単一のRF電力増幅器を駆動する複数のドライバー増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図17は、複数の周波数バンドのRF受信信号を受信する単一のアンテナと単一の外部整合回路とで受信される複数の周波数バンドのRF受信信号を増幅する複数の低雑音増幅器を集積化した本発明の実施の形態によるRFICの構成を示す図である。 図18は、図17に示したRFICの第1低雑音増幅器、第2低雑音増幅器の構成および等価回路を示す図である。 図19は、図17に示すRFICにおいて、ローバンドの第1周波数の第1RF受信信号を増幅する第1低雑音増幅器が活性化され、ハイバンドの第2周波数の第2RF受信信号を増幅する第2低雑音増幅器が非活性化される場合の等価回路の構成を示す図である。 図20は、図19に示した図17のRFICの等価回路で、単一の外部整合回路による第1または第2のRF受信信号の供給時の単一の外部整合回路の出力インピーダンスと第1と第2の内部入力整合回路の入力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。 図21は、図19の入力回路のインダクターによるインピーダンス変換の手法により複数の周波数バンドのRF受信信号を出力する単一の外部整合回路によって駆動される複数の低雑音増増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図22は、第1と第2の低雑音増幅器、第1と第2のインダクター回路、第1と第2の内部入力整合回路を含むRFICに単一の外部整合回路から第1と第2のRF受信信号を供給する様子を示す図である。 図23は図22に示すRFICにおいて、単一の外部整合回路による第1と第2の低雑音増幅器へのRF受信信号の供給時の単一の外部整合回路の出力インピーダンスと第1と第2の内部入力整合回路の入力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。 図24は、図22の入力回路の容量Cの代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのRF送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図25は、第1と第2の低雑音増幅器、第1と第2のインダクター回路、第1と第2の内部入力整合回路を含むRFICに単一の外部整合回路から第1と第2のRF受信信号を供給する様子を示す図である。 図26は、図25に示すRFICにおいて、単一の外部整合回路による第1と第2の低雑音増幅器へのRF受信信号の供給時の単一の外部整合回路の出力インピーダンスと第1と第2の内部入力整合回路の入力インピーダンスとのマッチングの状態を解析したスミスチャートを示す図である。 図27は、図25の入力回路の容量の代わりにインダクターによるインピーダンス変換の手法により複数の周波数バンドのRF送信受信を供給する単一の外部整合回路によって駆動される複数の低雑音増幅器を集積化した本発明の他の実施の形態によるRFICの構成を示す図である。 図28は、本発明の実施の形態によるGSM通信方式とWCDMA通信方式との両者をサポートするRFICの構成を示す図である。
符号の説明
14 アンテナ
123 RF電力増幅器
124 入力整合回路
10 RFIC
OUT、/OUT RF相補信号出力端子
1090 出力回路
1091 第1出力整合回路
1092 第2出力整合回路
Zin 入力整合回路124の入力インピーダンス
Zout 第1と第2の出力整合回路1091、1092の出力インピーダンス
Ls1 第1インダクター
Ls2 第2インダクター
1077 第1ドライバー増幅器
1078 第2ドライバー増幅器
Vin1 第1RF送信信号
Vin2 第2RF送信信号
224 外部整合回路
IN、/IN RF相補信号入力端子
2090 入力回路
2091 第1入力整合回路
2092 第2入力整合回路
Zout 外部整合回路224の出力インピーダンス
Zin 第1と第2の入力整合回路2091、2092の入力インピーダンス
Ls1 第1インダクター
Ls2 第2インダクター
1077 第1低雑音増幅器
1078 第2低雑音増幅器

Claims (25)

  1. 外部接続端子と、第1増幅器と、第2増幅器と、第1整合回路と、第2整合回路とを具備して、
    前記第1増幅器は第1周波数を有する第1入力信号を増幅して第1出力信号を形成することが可能であり、前記第2増幅器は前記第1周波数よりも高い第2周波数を有する第2入力信号を増幅して第2出力信号を形成することが可能であり、
    前記第1整合回路は前記第1増幅器から供給される前記第1出力信号を前記外部接続端子に供給することが可能であり、前記第2整合回路は前記第2増幅器から供給される前記第2出力信号を前記外部接続端子に供給することが可能であり、
    前記外部接続端子には、前記第1出力信号と前記第2出力信号とが供給可能な外部回路が半導体集積回路の外部で接続可能であり、
    前記第1整合回路は第1リアクタンス素子を少なくとも含むことによって、前記第1周波数の前記第1出力信号を前記外部接続端子に供給する前記第1整合回路の出力インピーダンスは、前記第1周波数の前記第1出力信号が供給される前記外部回路の入力インピーダンスとの整合が可能であり、
    前記第2整合回路は第2リアクタンス素子を少なくとも含むことによって、前記第2周波数の前記第2出力信号を前記外部接続端子に供給する前記第2整合回路の出力インピーダンスは、前記第2周波数の前記第2出力信号が供給される前記外部回路の入力インピーダンスとの整合が可能であり、
    前記第1増幅器が活性化されることによって前記第1増幅器が前記第1周波数の前記第1出力信号を前記第1整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第2増幅器は非活性化されるものであり、
    前記第2増幅器が活性化されることによって前記第2増幅器が前記第2周波数の前記第2出力信号を前記第2整合回路と前記外部接続端子とを介して前記外部回路に供給する際には、前記第1増幅器は非活性化されるものである半導体集積回路。
  2. 前記第1整合回路の前記第1リアクタンス素子は前記第1増幅器の出力端子と前記外部接続端子との間に接続され、前記第2整合回路の前記第2リアクタンス素子は前記第2増幅器の出力端子と前記外部接続端子との間に接続されており、
    前記第1整合回路と前記第2整合回路とは前記外部接続端子に接続された出力回路を共有して、前記出力回路は前記外部接続端子に接続された第3リアクタンス素子を少なくとも含むものである請求項1に記載の半導体集積回路。
  3. 前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記出力回路の前記第3リアクタンス素子は容量またはインダクターである請求項2に記載の半導体集積回路。
  4. 前記出力回路の前記第3リアクタンス素子は制御信号によって制御可能である請求項2に記載の半導体集積回路。
  5. 前記第1整合回路の前記第1リアクタンス素子は前記第1増幅器の出力端子に接続され、前記第2整合回路の前記第2リアクタンス素子は前記第2増幅器の出力端子に接続されており、
    前記第1整合回路は前記第1増幅器の前記出力端子と前記外部接続端子との間に接続された第3リアクタンス素子を含み、前記第2整合回路は前記第2増幅器の前記出力端子と前記外部接続端子との間に接続された第4リアクタンス素子を含み、前記出力回路は前記外部接続端子に接続された第5リアクタンス素子を含む請求項1に記載の半導体集積回路。
  6. 前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子と前記第2整合回路の前記第4リアクタンス素子とは容量であり、前記出力回路の前記第5リアクタンス素子は容量またはインダクターである請求項5に記載の半導体集積回路。
  7. 前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子と前記第2整合回路の前記第4リアクタンス素子とは他のインダクターである請求項5に記載の半導体集積回路。
  8. 前記第1増幅器と前記第2増幅器とはRF周波数である前記第1周波数を有する前記第1入力信号と前記第2周波数を有する前記2入力信号とをそれぞれ増幅するドライバー増幅器である請求項2に記載の半導体集積回路。
  9. 前記第1増幅器と前記第2増幅器とはRF周波数である前記第1周波数を有する前記第1入力信号と前記第2周波数を有する前記2入力信号とをそれぞれ増幅するドライバー増幅器である請求項5に記載の半導体集積回路。
  10. 前記ドライバー増幅器である前記第1増幅器と前記第2増幅器とはRF送信機のRF電力増幅器を駆動するものである請求項8に記載の半導体集積回路。
  11. 前記ドライバー増幅器である前記第1増幅器と前記第2増幅器とはRF送信機のRF電力増幅器を駆動するものである請求項9に記載の半導体集積回路。
  12. 外部接続端子と、第1増幅器と、第2増幅器と、第1整合回路と、第2整合回路とを具備して、
    前記第1増幅器は第1周波数を有する第1入力信号を増幅して第1出力信号を形成することが可能であり、前記第2増幅器は前記第1周波数よりも高い第2周波数を有する第2入力信号を増幅して第2出力信号を形成することが可能であり、
    前記第1整合回路は前記外部接続端子から供給される前記第1周波数を有する前記第1入力信号を前記第1増幅器の入力端子に供給ことが可能であり、前記第2整合回路は前記外部接続端子から供給される前記第2周波数を有する前記第2入力信号を前記第2増幅器の入力端子に供給することが可能であり、
    前記外部接続端子には、前記第1入力信号と前記第2入力信号とを供給可能な外部回路が半導体集積回路の外部で接続可能であり、
    前記第1整合回路は第1リアクタンス素子を少なくとも含むことによって、前記第1周波数の前記第1入力信号が供給される前記第1整合回路の入力インピーダンスは前記第1周波数の前記第1出力信号を前記外部接続端子に供給する前記外部回路の出力インピーダンスとの整合が可能であり、
    前記第2整合回路は第2リアクタンス素子を少なくとも含むことによって、前記第2周波数の前記第2入力信号が供給される前記第2整合回路の入力インピーダンスは前記第2周波数の前記第2出力信号を前記外部接続端子に供給する前記外部回路の出力インピーダンスとの整合が可能であり、
    前記第1増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第1整合回路とを介して供給される前記第1周波数の前記第1入力信号を前記第1増幅器が増幅する際には、前記第2増幅器は非活性化されるものであり、
    前記第2増幅器が活性化されることによって前記外部回路から前記外部接続端子と前記第2整合回路とを介して供給される前記第2周波数の前記第2入力信号を前記第2増幅器が増幅する際には、前記第1増幅器は非活性化されるものである半導体集積回路。
  13. 前記第1整合回路の前記第1リアクタンス素子は前記外部接続端子と前記第1増幅器の前記入力端子との間に接続され、前記第2整合回路の前記第2リアクタンス素子は前記外部接続端子と前記第2増幅器の前記入力端子との間に接続されており、
    前記第1整合回路と前記第2整合回路とは前記外部接続端子に接続された入力回路を共有して、前記入力回路は、前記外部接続端子に接続された第3リアクタンス素子を少なくとも含む請求項12に記載の半導体集積回路。
  14. 前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記入力回路の前記第3リアクタンス素子は容量またはインダクターである請求項13に記載の半導体集積回路。
  15. 前記入力回路の前記第3リアクタンス素子は制御信号によって制御可能である請求項13に記載の半導体集積回路。
  16. 前記第1整合回路の前記第1リアクタンス素子は前記第1増幅器の前記入力端子に接続され、前記第2整合回路の前記第2リアクタンス素子は前記第2増幅器の前記入力端子に接続されており、
    前記第1整合回路は前記第1増幅器の前記入力端子と前記外部接続端子との間に接続された第3リアクタンス素子を含み、前記第2整合回路は前記第2増幅器の前記入力端子と前記外部接続端子との間に接続された第4リアクタンス素子を含み、前記入力回路は前記外部接続端子に接続された第5リアクタンス素子を含む請求項12に記載の半導体集積回路。
  17. 前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子と前記第2整合回路の前記第4リアクタンス素子とは他のインダクターである請求項16に記載の半導体集積回路。
  18. 前記第1整合回路の前記第1リアクタンス素子と前記第2整合回路の前記第2リアクタンス素子とはインダクターであり、前記第1整合回路の前記第3リアクタンス素子と前記第2整合回路の前記第4リアクタンス素子とは容量であり、前記入力回路の前記第5リアクタンスは容量またはインダクターである請求項12に記載の半導体集積回路。
  19. 前記第1増幅器と前記第2増幅器とはRF周波数である前記第1周波数を有する前記第1入力信号と前記第2周波数を有する前記2入力信号とをそれぞれ増幅する低雑音増幅器である請求項13に記載の半導体集積回路。
  20. 前記第1増幅器と前記第2増幅器とはRF周波数である前記第1周波数を有する前記第1入力信号と前記第2周波数を有する前記2入力信号とをそれぞれ増幅する低雑音増幅器である請求項16に記載の半導体集積回路。
  21. 前記低雑音増幅器である前記第1増幅器と前記第2増幅器とはRF受信機のアンテナで受信された前記第1入力信号と前記第2入力信号とをそれぞれ増幅するものである請求項19に記載の半導体集積回路。
  22. 前記低雑音増幅器である前記第1増幅器と前記第2増幅器とはRF受信機のアンテナで受信された前記第1入力信号と前記第2入力信号とをそれぞれ増幅するものである請求項20に記載の半導体集積回路。
  23. 外部入力接続端子と、第1入力増幅器と、第2入力増幅器と、第1入力整合回路と、第2入力整合回路とを具備して、
    外部出力接続端子と、第1出力増幅器と、第2出力増幅器と、第1出力整合回路と、第2出力整合回路(とを更に具備して、
    前記第1入力増幅器は第1入力周波数を有する第1受信入力信号を増幅して第1受信出力信号を形成することが可能であり、前記第2入力増幅器は前記第1入力周波数よりも高い第2入力周波数を有する第2受信入力信号を増幅して第2受信出力信号を形成することが可能であり、
    前記第1入力整合回路は前記外部入力接続端子から供給される前記第1入力周波数を有する前記第1受信入力信号を前記第1入力増幅器の入力端子に供給ことが可能であり、前記第2入力整合回路は前記外部入力接続端子から供給される前記第2入力周波数を有する前記第2受信入力信号を前記第2入力増幅器の入力端子に供給することが可能であり、
    前記外部入力接続端子には、前記第1受信入力信号と前記第2受信入力信号とを供給可能な外部入力回路が半導体集積回路の外部で接続可能であり、
    前記第1入力整合回路は第1入力リアクタンス素子を少なくとも含むことによって、前記第1入力周波数の前記第1受信入力信号が供給される前記第1入力整合回路の入力インピーダンスは、前記第1入力周波数の前記第1受信出力信号を前記外部入力接続端子に供給する前記外部入力回路の出力インピーダンスとの整合が可能であり、
    前記第2入力整合回路は第2入力リアクタンス素子を少なくとも含むことによって、前記第2入力周波数の前記第2受信入力信号が供給される前記第2入力整合回路の入力インピーダンスは、前記第2入力周波数の前記第2受信出力信号を前記外部入力接続端子に供給する前記外部入力回路の出力インピーダンスとの整合が可能であり、
    前記第1入力増幅器が活性化されることによって前記外部入力回路から前記第1入力整合回路と前記外部入力接続端子とを介して供給される前記第1周波数の前記第1受信入力信号を前記第1入力増幅器が増幅する際には、前記第2入力増幅器は非活性化されるものであり、
    前記第2入力増幅器が活性化されることによって前記外部入力回路から前記第1入力整合回路と前記外部入力接続端子とを介して供給される前記第2周波数の前記第2受信入力信号を前記第2入力増幅器が増幅する際には、前記第1入力増幅器は非活性化されるものであり、
    前記第1出力増幅器は第1出力周波数を有する第1送信入力信号を増幅して第2送信出力信号を形成することが可能であり、前記第2増幅器は前記第1出力周波数よりも高い第2出力周波数を有する第2送信入力信号を増幅して第2送信出力信号を形成することが可能であり、
    前記第1出力整合回路は前記第1出力増幅器から供給される前記第1送信出力信号を前記外部出力接続端子に供給することが可能であり、前記第2出力整合回路は前記第2出力増幅器から供給される前記第2送信出力信号を前記外部出力接続端子に供給することが可能である。
    前記外部出力接続端子には、前記第1送信出力信号と前記第2送信出力信号とが供給可能な外部出力回路が前記半導体集積回路の外部で接続可能であり、
    前記第1出力整合回路は第1出力リアクタンス素子を少なくとも含むことによって、前記第1出力周波数の前記第1送信出力信号を前記外部出力接続端子に供給する前記第1出力整合回路の出力インピーダンスは、前記第1出力周波数の前記第1送信出力信号が供給される前記外部出力回路の入力インピーダンスとの整合が可能であり、
    前記第2出力整合回路は第2出力リアクタンス素子を少なくとも含むことによって、前記第2出力周波数の前記第2送信出力信号を前記外部出力接続端子に供給する前記第2出力整合回路の出力インピーダンスは、前記第2出力周波数の前記第2送信出力信号が供給される前記外部出力回路の入力インピーダンスとの整合が可能であり、
    前記第1出力増幅器が活性化されることによって前記第1出力増幅器が前記第1出力周波数の前記第1送信出力信号を前記第1出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第2出力増幅器は非活性化されるものであり、
    前記第2出力増幅器が活性化されることによって前記第2出力増幅器が前記第2出力周波数の前記第2送信出力信号を前記第2出力整合回路と前記外部出力接続端子とを介して前記外部出力回路に供給する際には、前記第1出力増幅器は非活性化されるものである半導体集積回路。
  24. 前記第1入力整合回路の前記第1入力リアクタンス素子は前記外部入力接続端子と前記第1入力増幅器の前記入力端子との間に接続され、前記第2入力整合回路の前記第2入力リアクタンス素子は前記外部入力接続端子と前記第2入力増幅器の前記入力端子との間に接続されており、前記第1入力整合回路と前記第2入力整合回路とは前記外部入力接続端子に接続された入力回路を共有して、前記入力回路は前記外部入力接続端子に接続された第3入力リアクタンス素子を少なくとも含み、
    前記第1出力整合回路の前記第1出力リアクタンス素子は前記第1出力増幅器の出力端子と前記外部出力接続端子との間に接続され、前記第2出力整合回路の前記第2出力リアクタンス素子は前記第2出力増幅器の出力端子と前記外部出力部接続端子との間に接続されており、前記第1出力整合回路と前記第2出力整合回路とは前記外部出力接続端子に接続された出力回路を共有して、前記出力回路は前記外部出力接続端子に接続された第3出力リアクタンス素子を少なくとも含む請求項23に記載の半導体集積回路。
  25. 前記第1入力整合回路の前記第1入力リアクタンス素子は前記第1入力増幅器の前記入力端子に接続され、前記第2入力整合回路の前記第2入力リアクタンス素子は前記第2入力増幅器の前記入力端子に接続されており、前記第1入力整合回路は前記第1入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第3入力リアクタンス素子を含み、前記第2入力整合回路は前記第2入力増幅器の前記入力端子と前記外部入力接続端子との間に接続された第4入力リアクタンス素子を含み、
    前記第1出力整合回路の前記第1出力リアクタンス素子は前記第1出力増幅器の出力端子に接続され、前記第2出力整合回路の前記第2出力リアクタンス素子は前記第2出力増幅器の出力端子に接続されており、前記第1出力整合回路は前記第1出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第3出力リアクタンス素子を含み、前記第2出力整合回路は前記第2出力増幅器の前記出力端子と前記外部出力接続端子との間に接続された第4出力リアクタンス素子を含む請求項23に記載の半導体集積回路。
JP2008156163A 2008-06-16 2008-06-16 半導体集積回路 Pending JP2009302987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008156163A JP2009302987A (ja) 2008-06-16 2008-06-16 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008156163A JP2009302987A (ja) 2008-06-16 2008-06-16 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2009302987A true JP2009302987A (ja) 2009-12-24

Family

ID=41549405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008156163A Pending JP2009302987A (ja) 2008-06-16 2008-06-16 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2009302987A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004725A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体集積回路装置および無線通信システム
JP2016092830A (ja) * 2014-10-31 2016-05-23 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 増幅器後段フィルタを備えたダイバーシティ受信器フロントエンドシステム
US9667324B2 (en) 2014-10-31 2017-05-30 Skyworks Solutions, Inc. Diversity receiver front end system with amplifier phase compensation
US9838056B2 (en) 2015-05-28 2017-12-05 Skyworks Solutions, Inc. Integrous signal combiner
US9893752B2 (en) 2014-10-31 2018-02-13 Skyworks Solutions, Inc. Diversity receiver front end system with variable-gain amplifiers
US10050694B2 (en) 2014-10-31 2018-08-14 Skyworks Solution, Inc. Diversity receiver front end system with post-amplifier filters

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114996A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 無線送信装置
JP2003046340A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 高周波電力増幅器
JP2004364068A (ja) * 2003-06-06 2004-12-24 Nippon Telegr & Teleph Corp <Ntt> 周波数帯域可変増幅器
JP2005210460A (ja) * 2004-01-23 2005-08-04 Renesas Technology Corp マルチモード型無線通信回路および無線端末装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114996A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 無線送信装置
JP2003046340A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 高周波電力増幅器
JP2004364068A (ja) * 2003-06-06 2004-12-24 Nippon Telegr & Teleph Corp <Ntt> 周波数帯域可変増幅器
JP2005210460A (ja) * 2004-01-23 2005-08-04 Renesas Technology Corp マルチモード型無線通信回路および無線端末装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004725A (ja) * 2010-06-15 2012-01-05 Renesas Electronics Corp 半導体集積回路装置および無線通信システム
JP2016092830A (ja) * 2014-10-31 2016-05-23 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 増幅器後段フィルタを備えたダイバーシティ受信器フロントエンドシステム
US9667324B2 (en) 2014-10-31 2017-05-30 Skyworks Solutions, Inc. Diversity receiver front end system with amplifier phase compensation
US9893752B2 (en) 2014-10-31 2018-02-13 Skyworks Solutions, Inc. Diversity receiver front end system with variable-gain amplifiers
US10050694B2 (en) 2014-10-31 2018-08-14 Skyworks Solution, Inc. Diversity receiver front end system with post-amplifier filters
US10205490B2 (en) 2014-10-31 2019-02-12 Skyworks Solutions, Inc. Diversity receiver front end system with tunable output matching circuit
US9838056B2 (en) 2015-05-28 2017-12-05 Skyworks Solutions, Inc. Integrous signal combiner
US10009054B2 (en) 2015-05-28 2018-06-26 Skyworks Solutions, Inc. Impedance matching integrous signal combiner
US10447322B2 (en) 2015-05-28 2019-10-15 Skyworks Solutions, Inc. Integrous signal combiner
US11082077B2 (en) 2015-05-28 2021-08-03 Skyworks Solutions, Inc. Integrous signal combiner

Similar Documents

Publication Publication Date Title
JP6169637B2 (ja) マルチモードマルチバンド電力増幅器モジュール
CN108400774B (zh) 一种平衡式射频功率放大器、芯片及通信终端
US7193477B2 (en) Concurrent triple-band gain amplifier for multi-standard coexist communications
US10218311B2 (en) Multi-mode power amplifiers with phase matching
US20080137566A1 (en) Method and System for Shared High-Power Transmit Path for a Multi-Protocol Transceiver
US20060189286A1 (en) Multi-band low noise amplifier, multi-band low noise amplifier module, wireless integrated circuit and multi-band RF module
US20040008082A1 (en) Power amplifier with load switching circuit
EP2393208A2 (en) Saw-less receiver with RF frequency translated BPF
EP2393207A2 (en) Portable computing device with a sawless transceiver
US10608606B2 (en) Power amplifier noise suppression using feedback
JP2009302987A (ja) 半導体集積回路
Maeda et al. A low-power dual-band triple-mode WLAN CMOS transceiver
US7519337B2 (en) Transmitter and mobile communication terminal using the same
US6985698B2 (en) Impedeance matching circuit for a multi-band radio frequency device
US10581384B2 (en) Power amplifier with phase-shifted band-pass feedback
Ingels et al. A CMOS 100 MHz to 6 GHz software defined radio analog front-end with integrated pre-power amplifier
KR100652899B1 (ko) 직접 변환 rf 프론트-앤드 송수신기 및 그 구성요소들
Han et al. A dual band CMOS receiver with hybrid down conversion mixer for IEEE 802.11 a/b/g/n WLAN applications
US10523254B2 (en) Mixer S11 control via sum component termination
EP2613451A1 (en) Saw-less receiver with RF Frequency translated BPF
TWI485995B (zh) 可攜式計算裝置
Rampmeier et al. A versatile receiver IC supporting WCDMA, CDMA and AMPS cellular handset applications
Tomiyama et al. A low voltage (1.8 V) operation triple band WCDMA transceiver IC
Svelto et al. Reconfigurable Si RF receiver front-ends for multistandard radios
CN113572439B (zh) 功率放大电路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121206