JP2009302180A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009302180A JP2009302180A JP2008152798A JP2008152798A JP2009302180A JP 2009302180 A JP2009302180 A JP 2009302180A JP 2008152798 A JP2008152798 A JP 2008152798A JP 2008152798 A JP2008152798 A JP 2008152798A JP 2009302180 A JP2009302180 A JP 2009302180A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- bonding
- wires
- bonding wires
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置に関し、特にIC(集積回路)チップとICパッケージのインターポーザ基板の信号線トレースを電気的に接続する複数のボンディングワイヤを有する半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a plurality of bonding wires for electrically connecting an IC (integrated circuit) chip and a signal line trace of an interposer substrate of an IC package.
図7と図8は、従来のボンディングワイヤを有するICパッケージの概略図を示している。図7は、ICパッケージのボンディングワイヤの状態を示す断面図であり、図8は、ICパッケージのボンディングワイヤの状態を示す平面図である。図7と図8では、それぞれ一部Bを代表して拡大して示している。 7 and 8 show schematic views of an IC package having a conventional bonding wire. FIG. 7 is a cross-sectional view showing the state of bonding wires of the IC package, and FIG. 8 is a plan view showing the state of bonding wires of the IC package. In FIGS. 7 and 8, a part B is shown on an enlarged scale.
ICチップ101がパッケージのインターポーザ基板100の中央にマウントされている。プレーン状のGND(グランド)パッド102が、ICチップ101の下部とその周辺に配置されている。プレーン状の各種の電源パッド103がGNDパッド102の外周囲に配置され、さらに電源パッド103の外周囲には信号線トレース107が配置されている。
The
図7の一部Bと図8の一部Bに示すように、信号線ボンディングワイヤ106は、ICチップ101の端子と信号線トレース107を接続し、電源ボンディングワイヤ111は、ICチップ101の端子と電源パッド103をそれぞれ接続している。GNDボンディングワイヤ112は、ICチップ101のGND端子とGNDパッド102と接続している。
As shown in part B of FIG. 7 and part B of FIG. 8, the signal
このような構造を有するICパッケージでは、信号線ボンディングワイヤ106は電流の往路であり、GNDボンディングワイヤ112あるいは電源ボンディングワイヤ111は電流の帰路すなわちリターンパスである。信号線ボンディングワイヤ106とGNDボンディングワイヤ112あるいは電源ボンディングワイヤ111が、相互に離れて配置されているが、相互に並走して配列されている距離は小さく、隣接の信号線ボンディングワイヤ106間の間隔は比較的狭い。
In the IC package having such a structure, the signal
高周波回路においては、電流の往路と電流の帰路の間に、電磁界が閉じこめられて信号伝送されるために、上述したように電流の往路と電流の帰路が離れていると電磁界の広がりが大きくなり、隣接する信号線に発生するクロストークノイズ、いわゆる電磁干渉現象が大きくなる。 In a high-frequency circuit, since the electromagnetic field is confined between the current forward path and the current return path, signal transmission is performed. Therefore, if the current forward path and the current return path are separated as described above, the electromagnetic field spreads. The crosstalk noise generated in adjacent signal lines, that is, so-called electromagnetic interference phenomenon increases.
また、隣接する信号線ボンディングワイヤ106同士は比較的並走距離が長いが、隣接する信号線ボンディングワイヤ同士の並走距離が長いほど、クロストークノイズが大きくなる。
Further, the adjacent signal
このような半導体装置の関連技術は、特許文献1に開示されている。特許文献1では、複数の半導体チップが基台の上に積層されており、各半導体装置(半導体チップ)の配線パターンがお互いに平行にならないように複数の半導体チップを積層することで、各半導体装置のパターン配線間に生じる誘導結合を小さくしている。
ところで、信号線ボンディングワイヤにおけるクロストークノイズが大きい場合の対策として、例えば信号線ボンディングワイヤの間隔を離すことが挙げられる。しかし、この場合には、配線密度が低下するので、ICパッケージのサイズが大きくなり半導体装置の大型化が避けられない。 By the way, as a countermeasure when the crosstalk noise in the signal line bonding wire is large, for example, the interval between the signal line bonding wires is increased. However, in this case, since the wiring density is lowered, the size of the IC package is increased, and the enlargement of the semiconductor device is inevitable.
また、特許文献1に開示されている技術は、複数の半導体装置(半導体チップ)が積層されることで、各半導体装置のパターン配線間に生じる誘導結合が小さくしているだけであり、単一の半導体装置内において隣接する信号線ボンディングワイヤが平行であることにより生じるクロストークを解消するものではない。
In addition, the technique disclosed in
そこで、本発明は上記課題を解決するためになされたものであり、本発明の目的は、ボンディングワイヤの間隔を離すことなく配線密度の低下を防ぎ、ボンディングワイヤのボンディング順序を変更するだけでボンディングワイヤ間に生じるクロストークノイズを減少することができる半導体装置を提供することである。 Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to prevent a decrease in wiring density without leaving the bonding wires apart and to perform bonding only by changing the bonding order of the bonding wires. It is an object of the present invention to provide a semiconductor device capable of reducing crosstalk noise generated between wires.
本発明の半導体装置は、集積回路チップと、複数の信号配線を有する基板と、前記集積回路チップと前記信号配線とを電気的に接続する複数本のボンディングワイヤと、を備え、前記ボンディングワイヤは、第1端部を前記集積回路チップに接続するボールボンディング部と、第2端部を前記信号配線に接続するウェッジボンディング部とを有する正ボンディングワイヤと、第1端部を前記信号配線に接続するボールボンディング部と、第2端部を前記集積回路チップに接続するウェッジボンディング部とを有する逆ボンディングワイヤと、を有し、前記正ボンディングワイヤと前記逆ボンディングワイヤとを交互に隣接して並置したことを特徴とする。 A semiconductor device of the present invention includes an integrated circuit chip, a substrate having a plurality of signal wirings, and a plurality of bonding wires that electrically connect the integrated circuit chip and the signal wirings. A positive bonding wire having a ball bonding portion connecting the first end to the integrated circuit chip and a wedge bonding portion connecting the second end to the signal wiring; and connecting the first end to the signal wiring. And a reverse bonding wire having a wedge bonding portion connecting a second end portion to the integrated circuit chip, and the normal bonding wire and the reverse bonding wire are alternately arranged adjacent to each other. It is characterized by that.
本発明によれば、ボンディングワイヤの間隔を離すことなく配線密度の低下を防ぎ、ボンディングワイヤのボンディング順序を変更するだけでボンディングワイヤ間に生じるクロストークノイズを減少することができる半導体装置を提供することができる。 According to the present invention, there is provided a semiconductor device capable of preventing a decrease in wiring density without separating bonding wires and reducing crosstalk noise generated between bonding wires only by changing the bonding order of the bonding wires. be able to.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(第1実施形態)
図1は、本発明の半導体装置の好ましい第1実施形態を示している。図1は、半導体装置の一部を拡大して示している。図1(A)は、半導体装置の一部を示す平面図であり、図1(B)は、図1(A)の半導体装置の一部を示す断面図である。
(First embodiment)
FIG. 1 shows a first preferred embodiment of the semiconductor device of the present invention. FIG. 1 shows an enlarged part of a semiconductor device. FIG. 1A is a plan view illustrating a part of the semiconductor device, and FIG. 1B is a cross-sectional view illustrating a part of the semiconductor device in FIG.
図1(A)と図1(B)に示すように、ICチップ(集積回路チップ)1が、ICパッケージ30のパッケージのインターポーザ基板95の中央にマウントされている。インターポーザ基板95は、グランドパターン部としてのプレーン状のGNDパッド2と、電源導体部としてのプレーン状の電源パッド3と、複数本の信号線トレース7を有している。信号線トレース7は信号配線の一例である。
As shown in FIGS. 1A and 1B, an IC chip (integrated circuit chip) 1 is mounted at the center of an
GNDパッド2は、ICチップ1の下部とその周辺に配置され、ICチップ1を保持している。電源パッド3はGNDパッド2の外周囲に配置され、さらに複数本の信号線トレース7は電源パッド3の外周囲に配置されている。図1(A)では、一例として6本の複数本の信号線トレース7は互いに間隔をおいて平行に配列されている。図1(B)に示すように、信号線トレース7とGNDプレーン13は、インターポーザ基板95の誘電体14に配置されている。
The
図1(A)と図1(B)に示すように、複数本の電源ワイヤ11は、ICチップ1の端子と電源パッド3を接続している。複数本のGNDワイヤ12は、ICチップ1のGND端子とGNDパッド2を接続している。電源ワイヤ11は電源ボンディングワイヤともいい、GNDワイヤ12はGNDボンディングワイヤともいう。
As shown in FIGS. 1A and 1B, the plurality of
図1(A)に示すように、信号線ボンディングワイヤ21,22,23,24,25,26は、それぞれICチップ1の端子と各信号線トレース7を接続している。信号線ボンディングワイヤ21,22,23,24,25,26は、間隔をおいて配列されている。図1(A)と図1(B)に示す第1実施形態の信号線トレース7の配線形式は、1つの信号情報を各信号線トレース7により伝えるシングルエンド配線の例である。各信号線トレース7は、それぞれ信号線ボンディングワイヤ21,22,23,24,25,26を介してICチップ1の端子に接続されている。
As shown in FIG. 1A, the signal
図2は、図1に示す第1実施形態を拡大して示す斜視図である。 FIG. 2 is an enlarged perspective view showing the first embodiment shown in FIG.
図1(A)と図1(B)と図2では、信号線ボンディングワイヤ21,22,23,24,25,26の内の3本の信号線ボンディングワイヤ21,23,25のワイヤのループ形状と、3本の信号線ボンディングワイヤ22,24,26のワイヤループ形状が異なっているので、区別して見易くするために、3本の信号線ボンディングワイヤ21,23,25は実線で示し、3本の信号線ボンディングワイヤ22,24,26は破線で示している。
図1と図2の実線で示す3本の信号線ボンディングワイヤ21,23,25は、正ボンディング接続部で接続されており、図1と図2の破線で示す3本の信号線ボンディングワイヤ22,24,26は、逆ボンディング接続部で接続されている。
In FIG. 1A, FIG. 1B, and FIG. 2, a loop of three signal
The three signal
ここで、正ボンディングワイヤとは、信号線ボンディングワイヤ21,23,25のICチップ1の端子側の第1端部21B,23B,25Bを、ICチップ1の端子に対してファーストボンディング接続(第1ボンディング接続、先のボンディング接続とも言う。)して、そして信号線ボンディングワイヤ21,23,25の信号線トレース7側の第2端部21C,23C,25Cを、信号線トレース7に対してセカンドボンディング接続(第2ボンディング接続、後のボンディング接続とも言う。)をする部分である。
Here, the positive bonding wire means that the
また、逆ボンディングワイヤとは、信号線ボンディングワイヤ22,24,26の信号線トレース7側の第1端部22B,24B,26Bを、信号線トレース7に対してファーストボンディング接続(第1ボンディング接続、先のボンディング接続とも言う。)をすることであり、そして信号線ボンディングワイヤ22,24,26のICチップ1の端子側の第2端部22C,24C,26Cを、ICチップ1の端子に対してセカンドボンディング接続(第2ボンディング接続、後のボンディング接続とも言う。)をする部分である。
The reverse bonding wire is a first bonding connection (first bonding connection) of the
図2と図1に例示するように、信号線ボンディングワイヤ21,23,25の第1端部21B,23B,25Bと、信号線ボンディングワイヤ22,24,26の第1端部22B,24B,26Bは、それぞれボールボンディング部80で接続されている。
As illustrated in FIGS. 2 and 1, the first ends 21B, 23B, 25B of the signal
また、図1と図2に例示するように、信号線ボンディングワイヤ21,23,25の第1端部21C,23C,25Cと、信号線ボンディングワイヤ22,24,26の第1端部22C,24C,26Cは、ウェッジボンディング部90で接続されている。
1 and 2, the
従って、図1と図2に示すように、信号線ボンディングワイヤ21,22,23,24,25,26は、隣接するワイヤのボンディング方向を交互に逆にしている。すわなち、隣接する信号線ボンディングワイヤ21,22,23,24,25,26は、正ボンディングワイヤと逆ボンディングワイヤが交互になるように配列されている。
Therefore, as shown in FIGS. 1 and 2, the signal
これにより、隣接する信号線ボンディングワイヤ21,22,23,24,25,26は、交互に正ボンディングワイヤと逆ボンディングワイヤにしているので、ワイヤの軌跡が異なり平行ではない。このため、隣接する信号線ボンディングワイヤ21,22,23,24,25,26の信号線同士の誘導性結合が弱く相互インダクタンスが小さくなり、隣接する信号線ボンディングワイヤ21,22,23,24,25,26間のクロストークを低減することができる。信号線ボンディングワイヤの間隔を離すことなく配線密度の低下を防ぎ、信号線ボンディングワイヤのボンディング順序を変更するだけで信号線ボンディングワイヤ間に生じるクロストークノイズを減少することができる。
As a result, the adjacent signal
なお、このような構造を有するICパッケージ30では、信号線ボンディングワイヤ21,22,23,24,25,26は電流の往路であり、複数本のGNDワイヤ12あるいは複数本の電源ワイヤ11は電流の帰路すなわちリターンパスである。複数本のGNDワイヤ12あるいは複数本の電源ワイヤ11は、誘導性結合を強くするために全て正ボンディングである。
In the
(第2の実施の形態)
図3は、本発明の半導体装置の好ましい第2実施形態を示している。図3は、半導体装置の一部を拡大して示している。図3(A)は、半導体装置の一部を示す平面図であり、図3(B)は、図3(A)の半導体装置の一部を示す断面図である。尚、本発明の半導体装置の第2実施形態では、図1に示す本発明の半導体装置の第1実施形態と同様の箇所には同じ符号を付ける。
(Second Embodiment)
FIG. 3 shows a second preferred embodiment of the semiconductor device of the present invention. FIG. 3 shows an enlarged part of the semiconductor device. FIG. 3A is a plan view illustrating a part of the semiconductor device, and FIG. 3B is a cross-sectional view illustrating a part of the semiconductor device in FIG. In the second embodiment of the semiconductor device of the present invention, the same reference numerals are given to the same portions as those of the first embodiment of the semiconductor device of the present invention shown in FIG.
図3(A)と図3(B)に示すように、ICチップ(集積回路チップ)1が、ICパッケージ30Bのパッケージのインターポーザ基板95Bの中央にマウントされている。インターポーザ基板95Bは、グランドパターン部としてのプレーン状のGNDパッド2と、電源導体部としてのプレーン状の電源パッド3と、複数本の信号線トレース7を有している。
As shown in FIGS. 3A and 3B, the IC chip (integrated circuit chip) 1 is mounted at the center of the
図3(A)と図3(B)に示すように、複数本の電源ワイヤ11は、ICチップ1の端子と電源パッド3を接続している。複数本のGNDワイヤ12は、ICチップ1のGND端子とGNDパッド2を接続している。電源ワイヤ11は電源ボンディングワイヤともいい、GNDワイヤ12はGNDボンディングワイヤともいう。
As shown in FIGS. 3A and 3B, the plurality of
図3(A)に示すように、信号線ボンディングワイヤ31,32,33,34,35,36は、それぞれICチップ1の端子と各信号線トレース7を接続している。信号線ボンディングワイヤ31,32,33,34,35,36は、間隔をおいて配列されている。 図3(A)と図3(B)に示す第2実施形態の配線形式は、1つの信号情報を各差動ペア7P、7R、7Sの2本の信号線トレース7により伝える差動配線の例であり、3つの信号線トレース7の差動ペア7P、7R、7Sを有している。各信号線トレース7は、対応する信号線ボンディングワイヤ31,32,33,34,35,36を介してICチップ1の端子に接続されている。
As shown in FIG. 3A, the signal
図3(A)と図3(B)に示すように、信号線ボンディングワイヤ31,32,33,34,35,36の内の4本の信号線ボンディングワイヤ31,32,35,36のワイヤのループ形状と、2本の信号線ボンディングワイヤ33,34のワイヤループ形状が異なっているので、区別して見易くするために、4本の信号線ボンディングワイヤ31,32,35,36は実線で示し、2本の信号線ボンディングワイヤ33,34は破線で示している。
As shown in FIGS. 3A and 3B, four of the signal
GNDパッド2は、ICチップ1の下部とその周辺に配置され、ICチップ1を保持している。電源パッド3はGNDパッド2の外周囲に配置され、さらに複数本の信号線トレース7は電源パッド3の外周囲に配置されている。隣接する2本の信号線トレース7は、互いに間隔をおいて平行に配列されている。ただし、2本の信号線トレース7の差動ペア7Pは、隣の2本の信号線トレース7の差動ペア7R、7Sとは、さらに間隔をおいて形成されている。図3(B)に示すように、信号線トレース7とGNDプレーン13とは、インターポーザ基板95Bの誘電体14に配置されている。
The
図3において実線で示す信号線ボンディングワイヤ31,32,35,36は、正ボンディングワイヤであり、図3において破線で示す信号線ボンディングワイヤ33,34は、逆ボンディングワイヤである。
The signal
ここで、正ボンディングワイヤとは、信号線ボンディングワイヤ31,32,35,36のICチップ1の端子側の第1端部31B,32B,35B,36Bを、ICチップ1の端子に対してファーストボンディング接続(第1ボンディング接続部、先のボンディング接続部とも言う。)して、そして信号線ボンディングワイヤ31,32,35,36の信号線トレース7側の第2端部31C,32C,35C,36Cを、信号線トレース7に対してセカンドボンディング接続(第3ボンディング接続部、後のボンディング接続部とも言う。)をする部分である。
Here, the positive bonding wire means that the
また、逆ボンディングワイヤとは、信号線ボンディングワイヤ33,34の信号線トレース7側の第1端部33B,34Bを、信号線トレース7に対してファーストボンディング接続(第1ボンディング接続部、先のボンディング接続部とも言う。)をすることであり、そして信号線ボンディングワイヤ33,34のICチップ1の端子側の第2端部33C,34CをICチップ1の端子に対して、セカンドボンディング接続(第2ボンディング接続部、後のボンディング接続部とも言う。)をする部分である。
The reverse bonding wire means that the
信号線ボンディングワイヤ31,32,35,36の第1端部31B,32B,35B,36Bと、信号線ボンディングワイヤ33,34の第1端部33B,34Bは、ボールボンディング部で接続されている。また、信号線ボンディングワイヤ31,32,35,36の第2端部31C,32C,35C,36Cと、信号線ボンディングワイヤ33,34の第2端部33C,34Cは、ウェッジボンディング部で接続されている。
The
従って、図3(A)に示すように、信号線トレース7の各差動ペア7P、7Sに対応する信号線ボンディングワイヤ31,32,35,36と、隣接する信号線トレース7の各差動ペア7Rに対応する信号線ボンディングワイヤ33,34とは、ボンディング方向が逆になっている。すわなち、隣接する信号線トレース7の各差動ペア7P、7R、7Sの信号線ボンディングワイヤ31,32,33,34,35,36は、正ボンディングワイヤと逆ボンディングワイヤが交互にくるように配列されている。差動ペア7Pと差動ペア7Sは、ICチップ1と信号線トレース7との間で正ボンディングワイヤにより接続された第1差動配線の一例であり、差動ペア7Rは、信号線トレース7とICチップ1との間で逆ボンディングワイヤにより接続された第2差動配線の一例である。
Therefore, as shown in FIG. 3A, the signal
これにより、隣接する信号線ボンディングワイヤ31,32同士、隣接する信号線ボンディングワイヤ33,34同士、そして隣接する信号線ボンディングワイヤ35,36同士は、それぞれ誘導性結合を強くできる。なお、この実施形態では、例えば信号線ボンディングワイヤ31のリターンパスは信号線ボンディングワイヤ32である。
Thereby, the adjacent signal
しかし、隣接する信号線ボンディングワイヤ31,32の差動ペア7P、隣接する信号線ボンディングワイヤ33,34の差動ペア7R、そして隣接する信号線ボンディングワイヤ35,36の差動ペア7Sは、交互にワイヤの軌跡が異なり平行ではないので、誘導性同士の誘導性結合が弱くなり、クロストークを低減することができる。信号線ボンディングワイヤの間隔を離すことなく配線密度の低下を防ぎ、信号線ボンディングワイヤのボンディング順序を変更するだけで信号線ボンディングワイヤ間に生じるクロストークノイズを減少することができる。
However, the differential pair 7P of the adjacent signal
次に、図4〜図6を参照して、本発明の実施形態であるシングル配線を有する半導体装置と、本発明の範囲外である比較例の半導体装置について、電磁界解析と電気回路解析によってクロストークノイズを検証した結果を説明する。 Next, referring to FIG. 4 to FIG. 6, an electromagnetic field analysis and an electric circuit analysis are performed on a semiconductor device having a single wiring that is an embodiment of the present invention and a semiconductor device of a comparative example that is outside the scope of the present invention The result of verifying the crosstalk noise will be described.
図4は、比較例の半導体装置におけるクロストークノイズを解析するための電磁界解析モデルを示しており、比較例の半導体装置は、8本の信号線ボンディングワイヤ51〜58が設けられている。信号線ボンディングワイヤ51〜58は、全てが正ボンディングワイヤである。図4では、信号入力点40と信号波形観測点41〜43を示している。
FIG. 4 shows an electromagnetic field analysis model for analyzing crosstalk noise in the semiconductor device of the comparative example. The semiconductor device of the comparative example is provided with eight signal
図5は、本発明の半導体装置の実施形態におけるクロストークノイズを解析するための電磁界解析モデルを示している。図5に示す半導体装置では、8本の信号線ボンディングワイヤ71〜78は、交互に正ボンディングワイヤと逆ボンディングワイヤで接続されている。すなわち、図5の実線で示す信号線ボンディングワイヤ71,73,75,77は正ボンディングワイヤであり、図5の破線で示す信号線ボンディングワイヤ72,74,76,78は逆ボンディングワイヤである。図5では、信号入力点60と信号波形観測点61〜63を示している。
FIG. 5 shows an electromagnetic field analysis model for analyzing crosstalk noise in the embodiment of the semiconductor device of the present invention. In the semiconductor device shown in FIG. 5, the eight signal
なお、図面を単純化するために、図4の比較例と図5の本発明の実施形態のいずれにおいても、電源パッドと電源ワイヤのいずれも設けられていない。 To simplify the drawing, neither the power supply pad nor the power supply wire is provided in either the comparative example of FIG. 4 or the embodiment of the present invention of FIG.
図6は、上述した図4の比較例と図5の本発明の実施形態におけるクロストークノイズ波形例を示している。 FIG. 6 shows a crosstalk noise waveform example in the comparative example of FIG. 4 and the embodiment of the present invention shown in FIG.
ここで、図4に示す比較例の半導体装置と、図5に示す本発明の半導体装置の実施形態では、インターポーザ基板のGNDパッドと信号線トレースの配線の材質はCuであり、ボンディングワイヤの材質はAu、インターポーザ基板は比誘電率4.4の誘電体とした。信号線ボンディングワイヤ51〜58、71〜78の長さは4mm、信号線ボンディングワイヤ51〜58、71〜78の間隔は120μmであり、GNDワイヤ12の長さは、2.3mmで、信号線ボンディングワイヤとGNDワイヤ12の間隔は、60μmである。この条件で電磁界解析を行い、信号線ボンディングワイヤ51〜58、71〜78の等価LCR回路を抽出した。信号線トレース7の特性インピーダンスは60Ω、遅延は6.3ns/m、長さが50mmの無損失伝送線路とした。
Here, in the semiconductor device of the comparative example shown in FIG. 4 and the embodiment of the semiconductor device of the present invention shown in FIG. 5, the material of the GND pad of the interposer substrate and the wiring of the signal line trace is Cu, and the material of the bonding wire Is a dielectric having a relative dielectric constant of 4.4. The length of the signal
図4に示す8本の信号線ボンディングワイヤ51〜58の内の1本のボンディングワイヤ先端の信号入力点40と、図5に示す信号線ボンディングワイヤ71〜78の内の1本のボンディングワイヤ先端の信号入力点60からそれぞれ800MHzのクロック信号を入力して、図4に示す受信端側の信号波形観測点41〜43と、図5に示す受信端側の信号波形観測点61〜63での波形を観測した結果を図6に示す。
The
図6(B)に示すように信号波形観測点42,62には入力信号Sが伝達され、図6(A)に示すように隣接する信号線トレースの受信端側の信号波形観測点41,61では、それぞれ遠端クロストーク波形D1,D2が観測され、図6(C)に示すように隣接する信号線トレースの受信端側の信号波形観測点43,63では、それぞれ遠端クロストーク波形H1,H2が観測された。 As shown in FIG. 6B, the input signal S is transmitted to the signal waveform observation points 42 and 62, and as shown in FIG. 6A, the signal waveform observation points 41 and 41 on the receiving end side of the adjacent signal line traces. 61, far-end crosstalk waveforms D1 and D2 are observed, respectively, and as shown in FIG. 6C, the far-end crosstalk waveforms are received at signal waveform observation points 43 and 63 on the receiving end side of adjacent signal line traces. H1 and H2 were observed.
クロストークノイズ振幅は、図6(A)に示す比較例の信号波形観測点41では305mVp−pであり、図6(C)に示す比較例の信号波形観測点43では300mVp−pであるのに対して、図6(A)に示す本発明の実施形態での信号波形観測点61では166mVp−pであり、図6(C)に示す本発明の実施形態での信号波形観測点63では169mVp−pとなった。この結果から、本発明の実施形態は、比較例に比べてクロストークノイズ振幅が減少していることが認められる。
The crosstalk noise amplitude is 305 mVp-p at the signal
本発明の半導体装置は、集積回路チップと、複数の信号配線を有する基板と、集積回路チップと信号配線とを電気的に接続する複数本のボンディングワイヤと、を備え、ボンディングワイヤは、第1端部を集積回路チップに接続するボールボンディング部と、第2端部を信号配線に接続するウェッジボンディング部とを有する正ボンディングワイヤと、第1端部を信号配線に接続するボールボンディング部と、第2端部を集積回路チップに接続するウェッジボンディング部とを有する逆ボンディングワイヤと、を有し、正ボンディングワイヤと逆ボンディングワイヤとを交互に隣接して並置したことを特徴とする。これにより、信号線ボンディングワイヤの間隔を離すことなく配線密度の低下を防ぎ、信号線ボンディングワイヤのボンディング順序を変更するだけで信号線ボンディングワイヤ間に生じるクロストークノイズを減少することができる。 The semiconductor device of the present invention includes an integrated circuit chip, a substrate having a plurality of signal wirings, and a plurality of bonding wires that electrically connect the integrated circuit chip and the signal wirings. A positive bonding wire having a ball bonding portion connecting an end to the integrated circuit chip, a wedge bonding portion connecting the second end to the signal wiring, a ball bonding portion connecting the first end to the signal wiring, And a reverse bonding wire having a wedge bonding portion that connects the second end portion to the integrated circuit chip, and the normal bonding wire and the reverse bonding wire are arranged alternately adjacent to each other. As a result, it is possible to prevent a decrease in wiring density without separating the signal line bonding wires, and to reduce crosstalk noise generated between the signal line bonding wires only by changing the bonding order of the signal line bonding wires.
また、各前記信号配線は1つの情報信号を伝送するシングルエンド配線ある。これにより、複数の信号配線がシングルエンド配線形式であっても、信号線ボンディングワイヤ間に生じるクロストークノイズを減少することができる。 Each of the signal lines is a single-end line that transmits one information signal. Thereby, even if a plurality of signal wirings are in a single end wiring format, crosstalk noise generated between the signal line bonding wires can be reduced.
さらに隣接の2つの前記信号配線が差動配線であり、
前記差動配線は、前記集積回路チップと前記信号配線に対して前記正ボンディングワイヤにより接続される第1差動配線部と、もしくは前記信号配線と前記集積回路チップに対して前記逆ボンディングワイヤにより接続される第2差動配線部とのいずれか一方の正ボンディングワイヤにより接続されている。これにより、複数の信号配線が差動配線形式であっても、信号線ボンディングワイヤ間に生じるクロストークノイズを減少することができる。
Further, the two adjacent signal wires are differential wires,
The differential wiring includes a first differential wiring portion connected to the integrated circuit chip and the signal wiring by the positive bonding wire, or a reverse bonding wire to the signal wiring and the integrated circuit chip. It is connected by any one positive bonding wire to the second differential wiring portion to be connected. As a result, even when the plurality of signal wirings are in the form of differential wiring, crosstalk noise generated between the signal line bonding wires can be reduced.
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。ICチップの端子は電極とも言う。図示例のようにICチップ1の直下にグランドパターン部を配置し、グランドパターン部の周囲に電源パッドを配置している。しかし、例えばグランドパターン部は、ICチップ1の周囲に配置し、グランドパターン部の間に電源パッドを配置しても良い。また、例えばICチップ1の直下にグランドパターン部を配置し、信号線トレース間に電源パッドを配置しても良い。
Note that the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. The terminals of the IC chip are also called electrodes. As shown in the drawing, a ground pattern portion is disposed immediately below the
また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。 Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.
1…ICチップ(集積回路チップ)、2…GNDパッド(グランドパターン部)、3…電源パッド(電源導体部)、7…信号線トレース(信号配線の一例)、差動ペア7P、7R、7S(差動配線の一例)、11…電源ワイヤ、12…GNDワイヤ(グランドワイヤ)、13…GNDプレーン、14…誘導体、21〜26…信号線ボンディングワイヤ、21B〜26B…信号線ボンディングワイヤの第1端部、21C〜26C…信号線ボンディングワイヤの第2端部、31〜36…信号線ボンディングワイヤ、31B〜36B…信号線ボンディングワイヤの第1端部、31C〜36C…信号線ボンディングワイヤの第2端部、51〜58…信号線ボンディングワイヤ、71〜78…信号線ボンディングワイヤ、80…ボールボンディング部80、90…ウェッジボンディング部、95…インターポーザ基板
DESCRIPTION OF
Claims (3)
複数の信号配線を有する基板と、
前記集積回路チップと前記信号配線とを電気的に接続する複数本のボンディングワイヤと、を備え、
前記ボンディングワイヤは、
第1端部を前記集積回路チップに接続するボールボンディング部と、第2端部を前記信号配線に接続するウェッジボンディング部とを有する正ボンディングワイヤと、
第1端部を前記信号配線に接続するボールボンディング部と、第2端部を前記集積回路チップに接続するウェッジボンディング部とを有する逆ボンディングワイヤと、を有し、
前記正ボンディングワイヤと前記逆ボンディングワイヤとを交互に隣接して並置したことを特徴とする半導体装置。 An integrated circuit chip;
A substrate having a plurality of signal wirings;
A plurality of bonding wires that electrically connect the integrated circuit chip and the signal wiring;
The bonding wire is
A positive bonding wire having a ball bonding portion connecting a first end to the integrated circuit chip and a wedge bonding portion connecting a second end to the signal wiring;
A reverse bonding wire having a ball bonding portion connecting a first end to the signal wiring and a wedge bonding portion connecting a second end to the integrated circuit chip;
A semiconductor device, wherein the normal bonding wires and the reverse bonding wires are arranged alternately adjacent to each other.
前記差動配線は、前記集積回路チップと前記信号配線に対して前記正ボンディングワイヤにより接続される第1差動配線部と、もしくは前記信号配線と前記集積回路チップに対して前記逆ボンディングワイヤにより接続される第2差動配線部とのいずれか一方の正ボンディングワイヤにより接続されていることを特徴とする請求項1に記載の半導体装置。 The two adjacent signal wires are differential wires,
The differential wiring includes a first differential wiring portion connected to the integrated circuit chip and the signal wiring by the positive bonding wire, or a reverse bonding wire to the signal wiring and the integrated circuit chip. The semiconductor device according to claim 1, wherein the semiconductor device is connected by any one positive bonding wire to the second differential wiring portion to be connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152798A JP2009302180A (en) | 2008-06-11 | 2008-06-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152798A JP2009302180A (en) | 2008-06-11 | 2008-06-11 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302180A true JP2009302180A (en) | 2009-12-24 |
Family
ID=41548801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152798A Pending JP2009302180A (en) | 2008-06-11 | 2008-06-11 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302180A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214546A (en) * | 2012-03-30 | 2013-10-17 | Fujitsu Ten Ltd | Semiconductor device and semiconductor device manufacturing method |
-
2008
- 2008-06-11 JP JP2008152798A patent/JP2009302180A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214546A (en) * | 2012-03-30 | 2013-10-17 | Fujitsu Ten Ltd | Semiconductor device and semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5503567B2 (en) | Semiconductor device and semiconductor device mounting body | |
JP5904856B2 (en) | Printed wiring board, semiconductor package and printed circuit board | |
JP4746770B2 (en) | Semiconductor device | |
US7456505B2 (en) | Integrated circuit chip and integrated device | |
CN105826300B (en) | Semiconductor devices | |
US8120927B2 (en) | Printed circuit board | |
JP6614903B2 (en) | Printed circuit board and printed wiring board | |
US7355421B2 (en) | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method | |
US8552521B2 (en) | Semiconductor package to remove power noise using ground impedance | |
JP2006128633A (en) | Multi-terminal device and printed wiring board | |
JP2013080628A (en) | Wiring board, connector and electronic device | |
TWI572256B (en) | Circuit board and electronic assembely | |
KR100586278B1 (en) | Printed circuit board with bonding wire shield structure for high speed semiconductor package | |
JP2008109094A (en) | Element-mounting board and semiconductor module | |
US7365438B2 (en) | Semiconductor device with semiconductor components connected to one another | |
JP5499696B2 (en) | Semiconductor device and mounting structure | |
JP5460616B2 (en) | Semiconductor package | |
JP2006100797A (en) | Transmission line | |
JP2009302180A (en) | Semiconductor device | |
US8183695B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008078314A (en) | High-speed signal circuit device | |
JP2014107298A (en) | Printed wiring board and printed circuit board | |
JP2009170512A (en) | Semiconductor device | |
JP4889667B2 (en) | Semiconductor device | |
JP2010245180A (en) | Semiconductor device, and package substrate |