JP2009300752A - 表示装置及び駆動方法 - Google Patents

Abstract

【課題】充電動作により閾値電圧を設定する方式において、簡単な回路構成で発光素子の寄生容量の色偏差に起因する誤差を低減させ、保持容量素子の容量値を発光素子の寄生容量と無関係に設定可能な表示装置及び駆動方法を提供する。
【解決手段】行列状に配置された複数の画素回路３０であって、各々が、駆動トランジスタ３６、駆動トランジスタ３６の作動に応じて基準色光を発光するＯＬＥＤ３８、及び駆動トランジスタ３６のゲートとソースとの間に接続された保持容量素子３４を含む複数の画素回路３０３０と、複数の画素回路３０３０の列毎に設けられ、補正容量素子２６と外部からの信号に応じてオンオフする列共通容量放電スイッチ２８とを並列に接続した複数の並列回路と、を備え、ＯＬＥＤ３８の寄生容量と補正容量素子２６の双方を用いるか、或いは補正容量素子２６のみを用いて充電し、駆動トランジスタ３６の閾値電圧を保持容量素子３４に保持させる。
【選択図】図１

Description

本発明は、アクティブマトリクス方式の有機ＥＬの表示装置及び表示装置の駆動方法に関する。

アクティブマトリクス方式の有機ＥＬ(Electric Luminescence)表示装置には、電流制御型の有機発光ダイオード（Organic light-emitting diode、OLED）が用いられている。従って、液晶ディスプレイ（ＬＣＤ）と異なり、選択トランジスタ、保持容量素子、及び駆動トランジスタが必要となる。

従来、駆動トランジスタとしては、下記特許文献１に記載されているように、低温ポリシリコンまたはアモルファスシリコンの薄膜トランジスタ（Thin Film Transistor:TFT）が用いられている。低温ポリシリコンＴＦＴは高移動度と閾値電圧安定性が得られるが、移動度の均一性に課題がある。アモルファスシリコンＴＦＴは、移動度均一性が得られるが、移動度の低さと閾値電圧の経時変動に課題がある。

移動度均一性、閾値電圧安定性が低いと、表示画像のムラとして現れる。従って、下記特許文献２に記載されているように、アモルファスシリコンＴＦＴを用いる場合には、画素回路内にダイオード接続方式の補償回路を設け、ＯＬＥＤの寄生容量による閾値電圧補正を行なうようにしている。しかしながら、このような補償回路を設けると、画素回路が複雑化し、歩留り低下によるコストアップ、開口率低下につながることがある。

そこで、ダイオード接続方式の閾値電圧補正に対し、下記特許文献３に記載のように、ＯＬＥＤ寄生容量への充電動作により閾値電圧を補正することで、トランジスタの数を削減する方法が考案されている。

図１１は、特許文献３に開示されている画素回路構成を示す図である。

図１１に示す画素回路は、選択ゲート接続スイッチ１００、保持容量素子１０２、駆動トランジスタ１０４、電流制御素子（ＯＬＥＤ）１０６、寄生容量１０８、リセットスイッチ１１０を備えている。選択ゲート接続スイッチ１００は、薄膜トランジスタからなり、そのゲートが行スキャン信号線（以下、Scan線と呼称）１１２に接続され、ドレインまたはソースの一方が列データ信号線（以下、Data線と呼称）１１４に接続され、ドレインまたはソースの他方は駆動トランジスタ１０４のゲートに接続されている。

また、保持容量素子１０２は、駆動トランジスタ１０４のゲートとソースの間に接続されている。駆動トランジスタ１０４は、薄膜トランジスタからなり、そのゲートが選択ゲート接続スイッチ１００のドレインまたはソースの一方及び保持容量素子１０２の一端に接続され、ドレインは電源Ｖｄｄに接続され、ソースはＯＬＥＤ１０６のアノードに接続されている。

ＯＬＥＤ１０６のアノードは、駆動トランジスタ１０４のソースに接続され、カソードは接地されている。ＯＬＥＤ１０６は、駆動トランジスタ１０４の電流に応じた輝度で発光する。寄生容量１０８は、ＯＬＥＤ１０６の電極間の寄生容量である。

また、リセットスイッチ１１０は、駆動トランジスタ１０４のソースと、ＯＬＥＤ１０６及び寄生容量１０８との間に接続されると共に、保持容量素子１０２の一端に接続されている。リセットスイッチ１１０は、行リセット信号線（以下、Res線と呼称）１１６に接続されており、Ｒｅｓ線１１６から供給されるReset信号に応じてオンオフする。

ここで、図１２〜図１６を参照しながら、図１１に示す画素回路の動作を説明する。なお、図１２は、この回路の動作期間中の電圧波形例を示す図であり、Vsは駆動トランジスタ１０４のソース電圧、Vgsは、駆動トランジスタ１０４のゲート・ソース間電圧である。

なお、図１２に示すＴ１〜Ｔ４の期間が画素回路の１表示期間を示す期間であり、図１２のＴ１より前の期間は、前の表示期間を示している。従って、この前の表示期間では、Data線１１４に印加される電圧値、駆動トランジスタ１０４のソース電圧Vs、駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、前の表示期間に対応する電圧となるが、ここではその値を特に指定せずその電圧範囲を網掛けで図示している。

また、図１３〜図１６は、以下に説明する各動作期間における選択ゲート接続スイッチ１００及びリセットスイッチ１１０のオンオフ状態と電流の流れを模式的に示す図である。

図１２に示すＴ１の期間では、リセット動作が行なわれる。このリセット動作期間Ｔ１では、不図示のScanドライバによりScan線１１２に供給されたScan信号により、図１３に示すように選択ゲート接続スイッチ１００がオンし、不図示のDataドライバによりData線１１４に供給された電圧VBが、駆動トランジスタ１０４のゲートに印加される。なお、ＯＬＥＤ１０６の発光閾値電圧をVf0とし、駆動トランジスタ１０４の閾値電圧をVthとすると、駆動トランジスタ１０４のゲートには、「Vth＜VB＜Vf0+Vth」の条件を満たす電圧VBが印加される。

更に、このリセット動作期間Ｔ１では、Scan信号と同時にRes線１１４に供給されたReset信号により、リセットスイッチ１１０がオンし、保持容量素子１０２及び寄生容量１０８が放電され、駆動トランジスタ１０４のソース電圧Vsが０Ｖとなる。リセット動作期間Ｔ１は、予め駆動トランジスタ１０４のソース電圧Vsが０Ｖとなるために要する期間として予め設定されている。

図１２に示すＴ２の期間では、閾値電圧検出動作が行なわれる。Ｔ１の期間が終了しＴ２の期間が開始されるとReset信号が非選択レベルにされ、図１４に示すように、リセットスイッチ１１０がオフする。

Ｔ２の開始時点では、駆動トランジスタ１０４のソース電圧Vsは０Ｖ、ゲート電圧Vgは電圧VBであるため、ゲート・ソース間電圧Vgsは、Vgs＞Vthとなり、駆動トランジスタ１０４にはゲート・ソース間電圧Vgsに対応した電流Idが流れる。

この電流Idにより、寄生容量１０８が充電され、ソース電圧Vsが上昇する。なお、ゲート電圧Vg=VBであって固定電圧のため、ソース電圧Vsが上昇するにつれゲート・ソース間電圧Vgsは低下し、電流Idは減少する。この過程で駆動トランジスタ３６のゲート・ソース間電圧Vgsは、次第に閾値電圧Vthに近付いていく。
そして、電流Idが十分小さくなったところでソース電圧Vsの上昇が停止する。

ここで、薄膜トランジスタ（TFT）の飽和領域電流式は、
Id = μ*Cox*(W/L)*(Vgs-Vth)²
（μは移動度、Coxはゲート絶縁膜の単位面積あたりの静電容量、Wはチャネル幅、Lはチャネル長である）
で表されるため、この時の保持容量素子１０２に書込まれる電圧Vcsは、Vcs=Vgs=Vthとなる。

なお、ＯＬＥＤ１０６を発光させないよう、ＯＬＥＤ１０６に電流を流さないようにするため、ソース電圧Vsは、
Vs=VB-Vth<Vf0
が条件となる。従って、前述したように、電圧VBは、
VB<Vf0+Vth
となる。

図１２に示すＴ３の期間では、プログラム動作が行なわれる。なお、ここでは、実際に駆動トランジスタ１０４に流したい電流を設定する（すなわち、電流を流すための電圧を保持容量素子１０２に保持させる）動作をプログラム動作といっている。プログラム動作期間Ｔ３の開始時には、図１５に示すように、Data線１１４のData信号電圧をVBからVB+Vodへステップアップさせる。従って、駆動トランジスタ１０４のゲート電圧Vgは、VB+Vodとなる。

ここで、Vodは、駆動トランジスタ１０４のオーバードライブ電圧であって、
Vod=Vgs-Vth
である。

また、ソース電圧Vsは保持容量素子１０２と寄生容量１０８との分圧であるため、保持容量素子１０２の容量値をCs、寄生容量１０８の容量値をCdとすると、このときのソース電圧Vsは、
Vs=VB-Vth+Vod*Cs/(Cd+Cs)
で表されるが、寄生容量１０８の容量値Cdが、保持容量素子１０２の容量値Csより遙かに大きい（Cd≫Cs）ならば、ソース電圧Vsは、ほぼ「VB-Vth」に等しくなるため、駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、
Vgs=Vg-Vs=(VB+Vod)-(VB-Vth)=Vth+Vod
となり、駆動トランジスタ１０４のゲート・ソース間に位置する保持容量素子１０２には、ほぼ閾値電圧検出動作期間Ｔ２で検出した閾値電圧Vthにオーバードライブ電圧Vodを加算した電圧が設定される。ここで設定された電圧をプログラム電圧と呼称する。

図１２に示すＴ４の期間では、発光動作が行なわれる。図１２の発光動作期間Ｔ４の期間では、Data線１１４には、次の表示期間に対応した電圧値が印加されることとなるため、ここではData信号電圧を特に指定せずその電圧範囲を網掛けで図示している。

発光動作期間Ｔ４では、Scan信号が非選択レベルになり、図１６に示すように、選択ゲート接続スイッチ１００がオフとなる。また、保持容量素子１０２の両端電圧は保持されたままであり、駆動トランジスタ１０４に流れる電流Idにより、ＯＬＥＤ１０６の寄生容量１０８が充電され、ソース電圧Vsが上昇する。さらに、駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、プログラム電圧を保持したままなので、やがて、ソース電圧Vsは、ＯＬＥＤ１０６の発光閾値電圧Vf0を越え、ＯＬＥＤ１０６が発光する。

なお、選択ゲート接続スイッチ１００をオフするタイミングであるが、前述のオーバードライブ電圧Vodの印加完了後、ソース電圧Vsが上昇開始する前に、オフする必要ある。

さらに、特許文献４には、上記特許文献３に記載の技術に移動度μの補正機能を追加した装置が開示されている。

図１７は、特許文献４に開示されている画素回路構成を示す図である。図１７において、図１１と同一の符号を付した構成要素は、図１１と同一の構成要素である。

図１７に示す画素回路は、選択ゲート接続スイッチ１００、保持容量素子１０２、駆動トランジスタ１０４、ＯＬＥＤ１０６、及び寄生容量１０８を備えている。各々の接続関係は、図１１と同じである。ただし、図１７の回路には、リセットスイッチ１１０が設けられていない。また、駆動トランジスタ１０４のドレインは、行共通の電源線（以下Vddx線）１１８に接続されている。

ここで、図１８を参照しながら、移動度μの補正機能に主眼を置いて図１７に示す画素回路の動作を説明する。図１８は、この回路の動作期間中の電圧波形例を示す図である。

図１８に示すＴ１の期間では、リセット動作が行なわれる。このリセット動作期間Ｔ１では、不図示のScanドライバによりScan線１１２に供給されたScan信号により、選択ゲート接続スイッチ１００がオンし、不図示のDataドライバによりData線１１４に供給された電圧VBが、駆動トランジスタ１０４のゲートに印加される。上記図１１の場合と同様に、ＯＬＥＤ１０６の発光閾値電圧をVf0とし、駆動トランジスタ１０４の閾値電圧をVthとすると、駆動トランジスタ１０４のゲートには、「Vth＜VB＜Vf0+Vth」の条件を満たす電圧VBが印加される。

ここで、Vddx線１１８により供給する電源電圧Vddxを、「Vddx=VL＜VB-Vth」に設定する。すなわち、電源電圧VddxをVBより小さくする。これにより、駆動トランジスタ１０４はオン状態となり、駆動トランジスタ１０４において、寄生容量１０８側からVddx線１１８側に電流が流れる。従って、ＯＬＥＤ１０６の寄生容量１０８がVddx線１１８に放電され、最終的に駆動トランジスタ１０４のソース電圧Vsが０Ｖとなる。このように、この構成では、リセットスイッチ１１０を設けずに寄生容量１０８の放電を行なう。

図１８に示すＴ２の期間では、閾値電圧検出動作が行なわれる。ここで行なわれる閾値電圧検出動作は、上記図１１の構成の場合と同様であるため、説明を省略する。

図１８に示すＴ３の期間の前半では、プログラム動作が行なわれる。ここで行なわれるプログラム動作も、上記図１１の構成の場合と同様であるため、説明を省略する。

図１８に示すＴ３の期間の後半、すなわちプログラム動作の後は、移動度μの補正動作を行ないプログラム電圧を補正する。

前述の図１１で説明した特許文献３に記載された技術では、プログラム動作が完了するとすぐにScan信号を非選択レベルにして発光動作を開始するようにしたが、ここでは、プログラム動作完了から一定の時間（=Tx）Scan信号を選択レベルに維持し、選択ゲート接続スイッチ１００をオン状態で保持する。

この間、駆動トランジスタ１０４には、プログラムされた電圧Vodに相当する電流Idが流れる。電流Idは寄生容量１０８に充電され、図１８に示すように、駆動トランジスタ１０４のソース電圧Vsが再上昇する。この再上昇電圧をΔVとすると、ΔVは、以下の式で表すことができる。
ΔV=Tx*Id/Cd

ここで、時間Tx、寄生容量１０８の容量値Cdを全画素共通とすると、ΔVは、電流Idの関数となる。

また、前述したように、TFTの飽和領域電流式は、
Id = μ*Cox*(W/L)*(Vgs-Vth)²
であり、既に閾値電圧VthはＴ２の期間で補正されているため、
Id =μ*Cox*(W/L)*Vod²
となる。

従って、ΔVは、各駆動トランジスタ１０４のμ*Cox*(W/L)に対応した電圧となり、保持容量素子１０２の電圧Vcsは、ゲート・ソース間電圧Vgs（前述したように、Vgs=Vth+Vodである）からΔVを減算した電圧「Vth+Vod-ΔV」に保持される。これにより、各画素毎の駆動トランジスタ１０４のμ偏差が相殺される。すなわち、移動度μが大きいほどΔVは大きく、移動度μが小さいほどΔVは小さくなるため、この偏差でプログラム電圧を補正する。

図１８に示すＴ４の期間では、発光動作が行なわれる。発光動作期間Ｔ４では、Scan信号が非選択レベルになり、選択ゲート接続スイッチ１００がオフとなる。保持容量素子１０２の両端電圧は保持されたまま、駆動トランジスタ１０４に流れる電流Idにより、ＯＬＥＤ１０６の寄生容量１０８が充電され、ソース電圧Vsが上昇する。駆動トランジスタ１０４のゲート・ソース間電圧Vgsは、プログラム電圧を保持したままなので、やがて、ソース電圧VsはＯＬＥＤ１０６の発光閾値電圧Vf0を越え、ＯＬＥＤ１０６が発光する。
特開平８−２３４６８３号公報 特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００７−３１０３１１号公報

しかしながら、上記従来の技術では以下のような問題がある。

＜課題１＞

上記特許文献３に開示された技術では、閾値電圧Vth検出動作において、電流Idが十分小さくなり、ソース電圧Vsの上昇が停止した時のゲート・ソース電圧Vgsを閾値電圧Vthとして設定するが、実際のTFTではサブスレッショルド領域の電流特性により、電流が流れ出す電圧（Von）と、飽和領域電流式上の閾値電圧Vthとは異なる（ここでサブスレッショルド領域は、Vth以下の領域をいう）。

期間Ｔ３におけるプログラム動作で設定するオーバードライブ電圧Vodは、飽和領域電流式より算出される電圧であり、閾値電圧Vth検出動作で求めたい電圧はVonではなく電流式上のVthである。しかしながら、特許文献３の技術により実際に閾値電圧Vth検出動作で検出されるのは電流式上の閾値電圧Vthとは異なる電圧Vonとなる。

この点について、図１９及び図２０を参照して説明する。

図１９は、TFTのVgs-Id特性を示すグラフの具体例である。このグラフにおいて、X軸をVgs、Y軸をIdとし、サブスレッショルド領域電流が小さいTFTのVgs-Id特性を太線で示し、サブスレッショルド領域電流が大きいTFTのVgs-Id特性を細線で示した。このグラフでは、両者の違いがはっきりしないが、電流Idの平方根をとったものと、Vgsとの関係をグラフ化すると、両者の違いが明確になる。図２０は、Vgs-√Id特性を示すグラフの具体例である。このグラフでは、X軸をVgs、Y軸を√Idとし、図１９と同様に、サブスレッショルド領域電流が小さいTFTのVgs-√Id特性を太線で示し、サブスレッショルド領域電流が大きいTFTのVgs-√Id特性を細線で示した。また、飽和領域電流式上の閾値電圧Vthを示す直線（閾値電圧Vthの算出直線）を破線で示した。

図２０から明らかなように、閾値電圧Vthの算出直線の外挿X切片で示される閾値電圧はここではVth=1.46Vである。この値がプログラム動作で設定したい値である。しかしながら、サブスレッショルド領域の電流特性により、Vgs=Vthのときの電流Idが異なっている。すなわち、実際に電流が流れ出す電圧Vonは、閾値電圧Vthの算出直線で求まるVthより低くなり、その値はサブスレッショルド領域の電流特性により異なっている（図２０のVon1、Von2参照）。

このことは、前述した従来の画素回路での閾値電圧Vth検出動作において、VonではなくVthを検出するためには、ソース電圧Vsの上昇が飽和する前に、所定の時間経過したところで保持容量素子１０２の充電を停止することを意味する。

この閾値電圧Vth検出期間は、駆動トランジスタ１０４のサブスレッショルド領域の電流特性と寄生容量１０８の大きさで決まる。

ここで、図２１及び図２２を用いて、サブスレッショルド領域の電流特性毎の、寄生容量１０８の容量値と閾値電圧検出時間との関係を説明する。

図２１は、サブスレッショルド領域電流の小さいTFTで寄生容量１０８の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。

図２２は、サブスレッショルド領域電流の大きいTFTで寄生容量１０８の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。

いずれのグラフも横軸を閾値電圧Vth検出期間t(s)とし、縦軸をゲート・ソース間電圧Vgsとしている。また、容量値Cdが4pFの場合のシミュレーション結果を太線で示し、容量値Cdが2pFの場合のシミュレーション結果を細線で示した。なお、グラフ中の破線は、閾値電圧1.46Vを示すものである。

図２１から明らかなように、サブスレッショルド領域電流の小さいTFTの場合には、閾値電圧検出時間はいずれの場合も50μｓ程度となり、寄生容量１０８の容量値Cdが変化しても閾値電圧検出時間は変わらないため閾値電圧Vthの検出値に大きな誤差は発生しない。

一方、図２２から明らかなように、サブスレッショルド領域電流の大きいTFTの場合には、閾値電圧検出時間は容量値Cdが4pFの場合で20μｓ程度となるが、容量値Cdが2pFの場合には、閾値電圧検出時間が大きく変化し、閾値電圧Vthの検出値に大きな誤差が発生する。

以上のことから、有機ＥＬ表示装置においてサブスレッショルド領域電流の大きなＴＦＴを駆動トランジスタ１０４として用いると、寄生容量１０８の大きさに応じて閾値電圧Vth検出期間が大きく変化することがわかる。

なお、ＯＬＥＤ１０６の寄生容量１０８の容量値は、通常150〜300pF/mm²程度であるが、この値は主に、有機発光材の比誘電率、膜厚により決まる。ＯＬＥＤ１０６の色（ＲＧＢ）に応じて比誘電率や膜厚も変わってくるため、寄生容量値はＯＬＥＤ１０６の色毎に異なることとなる。

一般的に、アクティブマトリクス方式の有機ＥＬ表示装置では、ＲＧＢの各色毎の画素を列方向（Data線方向）に配列した色毎のラインが、行方向（Scan線方向）に例えばＲＧＢＲＧＢ・・・の順に配置されて構成されている。同一Scan線上の各画素回路は同一タイミングで制御されるため、閾値電圧Vthの検出期間はＲＧＢ間で共通としている。ところが前述したように、サブスレッショルド領域電流の大きな駆動トランジスタ１０４の場合には、閾値電圧Vth検出時間はＯＬＥＤ１０６の寄生容量１０８の大きさに依存するため、ＲＧＢ偏差により閾値電圧Vthの検出誤差が発生してしまう、という問題がある。

また、上記特許文献４に記載のμ補正を行なう画素回路においても、ΔV=Tx*Id/Cdであり、寄生容量１０８のＲＧＢ偏差が誤差要因となる。

なお、この課題を解決する方法として、図２３に示すように、駆動トランジスタ１０４のソースに接続される静電容量値がＲＧＢ間で同じとなるような補正容量１２０を画素毎に設置する方法が挙げられるが、これは開口率低下によるOLED寿命低下、歩留り低下によるコストアップを招く。

＜課題２＞

上記図１１、図１７で示した保持容量素子１０２は１表示期間中にゲート・ソース間電圧Vgsを保持するための静電容量であり、駆動トランジスタ１０４のゲートリーク電流、選択ゲート接続スイッチ１００のオフ電流により必要な静電容量が決まる。

従来方式では、閾値電圧Vth検出後のプログラム動作において、ゲートにオーバードライブ電圧Vodを付加する際には、保持容量素子１０２の容量値Csが寄生容量１０８の容量値Cdより十分小さいことを前提としていた。しかしながら、この前提が成立しない場合には、プログラム動作時にゲート電圧Vgの増加分（=Vod）が全て保持容量素子１０２に印加されずに、保持容量素子１０２の電圧Vcsが保持容量素子１０２の容量値Csと寄生容量１０８の容量値Cdに分圧された値に設定され、プログラム誤差が発生してしまう。

すなわち、保持容量素子１０２の容量値Csが寄生容量１０８の容量値Cdに対して無視できないほどの大きさである場合には、ソース電圧Vsは、
Vs=VB-Vth+Vod*Cs/(Cd+Cs)
となり、ゲート・ソース間電圧Vgsは、
Vgs=Vth+Vod*Cd/(Cs+Cd)
となる。これがプログラム電圧として設定されてしまう。

有機ＥＬ表示装置の高精細パネルで寄生容量１０８の容量値Cdを減少させると、保持容量素子１０２の容量値Csも減少させる必要が生じ、保持特性悪化要因となる。

本発明は上記事実を考慮して成されたもので、充電動作により閾値電圧を設定する方式において、簡単な回路構成で発光素子の寄生容量の色偏差に起因する誤差を低減させ、保持容量素子の容量値を発光素子の寄生容量と無関係に設定可能な表示装置及び駆動方法を提供することを目的とする。

請求項１の発明の表示装置は、行列状に配置された複数の画素回路であって、各々が、駆動トランジスタ、前記駆動トランジスタの作動に応じて基準色光を発光する発光素子、及び前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子を含む複数の画素回路と、前記複数の画素回路の列毎に設けられ、補正容量素子と外部からの信号に応じてオンオフするスイッチング素子とを並列に接続した複数の並列回路と、を備えている。

このように、画素回路の列毎に、補正容量素子とスイッチング素子とを並列に接続した並列回路を設けたため、発光素子の寄生容量及び補正容量素子の双方を用いて充電動作を行なうか、或いは補正容量素子のみを用いて充電動作を行なって駆動トランジスタの閾値電圧を保持容量素子に保持させることができる。移動度の補正を行なう場合も同様である。従って、列毎に設けた補正容量素子の容量を好適な値に設計することで、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上記並列回路を設ける簡単な回路構成であるため、画素回路を複雑化することなく、開口率や歩留りを低下させずに、課題を解決できる。

請求項２の発明の表示装置は、並列に配列された複数のスキャン線と、前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、各々が前記データ線の各々に対応して配列された複数のソース線と、前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、駆動トランジスタ、前記駆動トランジスタの作動に応じて基準色光を発光する発光素子、前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、ドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする第１トランジスタ、及びドレインまたはソースの一方が前記ソース線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのソースに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする第２トランジスタ、を含む複数の画素回路と、前記複数のソース線毎に設けられ、一端に前記ソース線が接続され他端に第１の固定電圧が供給される補正容量素子と外部からの信号に応じてオンオフするスイッチング素子とを並列に接続した複数の並列回路と、を備えている。

このように、複数のソース線毎、すなわち画素回路の列毎に、補正容量素子とスイッチング素子とを並列に接続した並列回路を設けたため、発光素子の寄生容量及び補正容量素子の双方を用いて充電動作を行なうか、或いは補正容量素子のみを用いて充電動作を行なって駆動トランジスタの閾値電圧を保持容量素子に保持させることができる。移動度の補正を行なう場合も同様である。従って、ソース線毎に設けた補正容量素子の容量を好適な値とすることで、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上記並列回路を設ける簡単な回路構成であるため、画素回路を複雑化することなく、開口率や歩留りを低下させずに、課題を解決できる。

請求項３の発明は、請求項２に記載の表示装置において、前記発光素子の各々により複数の基準色の各々を発光させ、前記複数のデータ線の延在方向に沿って同一の基準色を発光する発光素子を備えた前記画素回路を複数配列した画素回路の列を、前記複数のスキャン線の延在方向に沿って所定の色順で繰り返し配列し、前記補正容量素子の容量と前記発光素子の寄生容量との合計を、前記複数の基準色光を発光する画素回路間で共通としたものである。

このような構成によれば、発光素子の寄生容量及び補正容量素子の双方を用いて充電動作を行なって閾値電圧の設定を行なう場合であっても、各基準色間の寄生容量の偏差の影響を受けず、高画質表示を低コストで実現することができる。なお、基準色は、例えば光の三原色（Ｒ(Red)、Ｇ(Green)、Ｂ(Blue)）の色等をいう。

請求項４の発明は、請求項２に記載の表示装置において、前記発光素子のカソードを接地し、前記駆動トランジスタのソースと前記発光素子のアノードとの間に外部からの信号に応じてオンオフする第３トランジスタを接続したものである。

このような構成によれば、発光素子の寄生容量を用いずに補正容量素子のみを用いて充電動作を行なって閾値電圧の設定を行なうことができ、各基準色間の寄生容量の偏差の影響を受けず、高画質表示を低コストで実現することができる。

また、従来の技術では、発光素子の寄生容量のみを充電に利用するため、発光素子の発光閾値電圧以下の電圧領域でしか閾値電圧を検出する動作（保持容量素子に閾値電圧を保持させる動作）や移動度の補正ができないため、閾値電圧の経時変動が大きい駆動トランジスタや発光閾値電圧が小さい発光素子の採用が困難であった。ところが、上記発明のように、第３のトランジスタを設けた構成により、駆動トランジスタから発光素子を切り離すことが可能となるため、発光素子の寄生容量を用いずに補正容量素子のみを用いて充電することができる。従って、発光素子の発光閾値電圧に依存せずに、閾値電圧の検出や移動度の補正が可能となり、閾値電圧の経時変動が大きい駆動トランジスタや発光閾値電圧が小さい発光素子を採用でき、省電力化が実現出来る。

請求項５の発明は、請求項２に記載の表示装置において、前記発光素子のアノードを電源電圧に接続し、前記発光素子のカソードを前記駆動トランジスタのドレインに接続し、前記駆動トランジスタのソースと接地との間に外部からの信号に応じてオンオフする第３トランジスタを接続したものである。

従来技術では、閾値電圧設定動作や移動度の補正動作において、発光素子の寄生容量を利用するため、画素回路の構成は当然ながら駆動トランジスタのソースに発光素子が接続される所謂カソードコモン型に限定されてしまい、駆動トランジスタのドレインに発光素子が接続される所謂アノードコモン型の回路には適用できない、という問題があった。しかしながら、上記の如く並列回路を設け、駆動トランジスタのソースと接地との間に第３トランジスタを接続すれば、閾値電圧設定動作や移動度の補正動作を第３トランジスタをオフして発光素子の寄生容量を用いずに補正容量素子のみを用いて行なうことができ、アノードコモン型の回路にも適用できる。

また、請求項５に係る発明も、請求項４に記載の発明と同様に、充電動作は発光素子の寄生容量を用いずに行なうため、発光素子の発光閾値電圧に依存せずに、閾値電圧の検出や移動度の補正が可能となり、各基準色間の寄生容量の偏差の影響を受けず、高画質表示を低コストで実現することができるだけでなく、閾値電圧の経時変動が大きい駆動トランジスタや発光閾値電圧が小さい発光素子を採用でき、省電力化が実現出来る。

なお、このように発光素子の寄生容量を用いずに補正容量素子のみを用いて充電動作を行なう場合には、請求項６に記載の発明のように、前記複数の並列回路の各々の補正容量素子の容量を共通とすることができる。

すなわち、発光素子の寄生容量を用いず補正容量素子のみを用いるため、各基準色間の寄生容量に関係なく補正容量素子の各々の容量の共通にでき、各基準色間の寄生容量の偏差の影響なく閾値電圧の設定や移動度の補正が可能となる。

請求項７の発明は、請求項２または請求項３に記載の表示装置に、前記第１トランジスタ、前記第２トランジスタ、及び前記スイッチング素子をオンにすると共に、前記データ線に第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子及び前記発光素子の寄生容量を放電させて前記駆動トランジスタのソース電圧をリセットし、前記第１トランジスタ及び前記第２トランジスタのオン状態と前記データ線に対する前記第２の固定電圧の供給とを継続すると共に、前記スイッチング素子をオフした状態で、前記発光素子の寄生容量及び前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記第１トランジスタ及び前記第２トランジスタのオン状態と前記スイッチング素子のオフ状態とを継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記第１トランジスタ及び前記第２トランジスタをオフすることにより、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させる制御回路を更に設けたものである。

このような制御回路を設けることで、発光素子の寄生容量及び補正容量素子の双方を充電して閾値電圧を保持容量素子に保持させることができるため、従来のように発光素子の寄生容量のみを充電動作に用いる場合に発生していた、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上記並列回路を設ける簡単な回路構成であるため、画素回路を複雑化することなく、開口率や歩留りを低下させずに、課題を解決できる。

請求項８の発明は、請求項７に記載の表示装置において、前記制御回路は、更に、前記保持容量素子に保持された電圧を用いて前記発光素子を発光させる前に、予め定められた時間だけ、前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記スイッチング素子のオフ状態と、前記データ線に対する前記第２の固定電圧に前記オーバードライブ電圧を加算した電圧の供給とを継続することにより、移動度の補正を行なうものである。

このような構成によれば、移動度の補正においても、発光素子の寄生容量及び補正容量素子の双方を用いることができるため、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上記並列回路を設ける簡単な回路構成であるため、画素回路を複雑化することなく、開口率や歩留りを低下させずに、課題を解決できる。

請求項９の発明は、請求項４〜請求項６のいずれか１項記載の表示装置において、前記第１トランジスタ、前記第２トランジスタ、及び前記スイッチング素子をオンにすると共に、前記第３トランジスタをオフし、前記データ線に第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子を放電させて前記駆動トランジスタのソース電圧をリセットし、前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記第３トランジスタのオフ状態と、前記データ線に対する前記第２の固定電圧の供給とを継続すると共に、前記スイッチング素子をオフした状態で、前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記第３トランジスタ及び前記スイッチング素子のオフ状態とを継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記第１トランジスタ及び前記第２トランジスタをオフして前記第３トランジスタをオンすることにより、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させる制御回路を更に設けたものである。

このような制御回路を設けることで、補正容量素子のみを充電して閾値電圧を保持容量素子に保持させることができるため、従来のように発光素子の寄生容量のみを充電動作に用いる場合に発生していた、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上記並列回路を設ける簡単な回路構成であるため、画素回路を複雑化することなく、開口率や歩留りを低下させずに、課題を解決できる。

請求項１０の発明は、請求項９に記載の表示装置において、前記制御回路は、更に、前記保持容量素子に保持された電圧を用いて前記発光素子を発光させる前に、予め定められた時間だけ、前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記第３トランジスタ及び前記スイッチング素子のオフ状態と、前記データ線に対する前記第２の固定電圧に前記オーバードライブ電圧を加算した電圧の供給とを継続することにより、移動度の補正を行なうものである。

このような構成によれば、移動度の補正においても、補正容量素子のみを用いることができるため、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上記並列回路を設ける簡単な回路構成であるため、画素回路を複雑化することなく、開口率や歩留りを低下させずに、課題を解決できる。

請求項１１の発明の駆動方法は、請求項１〜請求項３のいずれか１項記載の表示装置を駆動する駆動方法であって、前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態で、前記スイッチング素子をオフすると共に前記駆動トランジスタのゲートに第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子及び前記発光素子の寄生容量を放電させて前記駆動トランジスタのソース電圧をリセットし、前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記駆動トランジスタのゲートに対する前記第２の固定電圧の供給を継続すると共に、前記スイッチング素子をオフした状態で、前記発光素子の寄生容量及び前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記スイッチング素子をオフした状態を継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記駆動トランジスタのゲートに供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記並列回路と前記駆動トランジスタのソースとを電気的に切り離して、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させるものである。

このような方法によれば、発光素子の寄生容量及び補正容量素子の双方を充電して閾値電圧を保持容量素子に保持させることができるため、従来のように発光素子の寄生容量のみを充電動作に用いる場合に発生していた、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。

請求項１２の発明の駆動方法は、請求項１、請求項４〜請求項６のいずれか１項記載の表示装置を駆動する駆動方法であって、前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態で、前記スイッチング素子をオフすると共に前記駆動トランジスタのゲートに第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子を放電させて前記駆動トランジスタのソース電圧をリセットし、前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記駆動トランジスタのゲートに対する前記第２の固定電圧の供給を継続すると共に、前記スイッチング素子をオフした状態で、前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記スイッチング素子をオフした状態を継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記駆動トランジスタのゲートに供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、前記並列回路と前記駆動トランジスタのソースとを電気的に切り離して、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させるものである。

このような方法によれば、補正容量素子のみを充電して閾値電圧を保持容量素子に保持させることができるため、従来のように発光素子の寄生容量のみを充電動作に用いる場合に発生していた、発光素子の寄生容量の色偏差に起因する誤差を低減させることができると共に、保持容量素子の容量値を発光素子の寄生容量と無関係に設定できる。上

以上説明したように本発明は、充電動作により閾値電圧を設定する方式において、簡単な回路構成で発光素子の寄生容量の色偏差に起因する誤差を低減させ、保持容量素子の容量値を発光素子の寄生容量と無関係に設定可能となる、という優れた効果を有する。

以下、図面を参照して本発明の実施形態例を詳細に説明する。

図１は、本発明の一実施形態に係る表示装置１０の全体構成を示す図である。また、図２は、本表示装置１０に含まれる各画素の画素回路３０の一例を示す図である。

本表示装置１０は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いたアクティブマトリクス駆動型の有機ＥＬ表示装置であって、図１に示すように、スキャンドライバ１２及びデータドライバ１４を備えると共に、スキャンドライバ１２に接続され並列に配列された複数の行スキャン信号線（以下、Scan線と呼称）１６と、データドライバ１４に接続されScan線１６と交差する方向に並列に配列された複数の列データ信号線（以下、Gdata線と呼称）１８と、Scan線１６及びGdata線１８の交差部分に配置された複数の画素回路３０からなる表示パネル６０とを備えている。すなわち、各画素回路３０はマトリクス状（行列状）に配置されている。なお、図１では、表示パネル６０に１つの画素の画素回路３０のみを図示した。

本表示装置１０では、スキャンドライバ１２が画素選択期間においてScan線１６にScan信号を与え、画素選択期間にデータドライバ１４がGdata線１８にGdata信号を与えることにより、輝度情報に対応した電流を画素回路３０に供給する。

図２に示すように、各画素の画素回路３０は、選択ゲート接続スイッチ３２、保持容量素子３４、駆動トランジスタ３６、電流制御型の有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）３８、ＯＬＥＤ３８の寄生容量４０、ソース接続スイッチ４２を備えている。

選択ゲート接続スイッチ３２は、Ｎ型の薄膜トランジスタからなり、そのゲートがScan線１６に接続され、ドレインまたはソースの一方がGdata線１８に接続され、ドレインまたはソースの他方は駆動トランジスタ３６のゲートに接続されている。

また、保持容量素子３４は、駆動トランジスタ３６のゲートとソースの間に接続されている。

駆動トランジスタ３６は、Ｎ型の薄膜トランジスタからなり、そのゲートが選択ゲート接続スイッチ３２のソース及び保持容量素子３４の一端に接続され、ドレインは電源Ｖｄｄに接続され、ソースはＯＬＥＤ３８のアノードに接続されている。

ＯＬＥＤ３８のアノードは、駆動トランジスタ３６のソースに接続され、カソードは接地されている。ＯＬＥＤ３８は、駆動トランジスタ３６の電流に応じた輝度で発光する。寄生容量４０は、ＯＬＥＤ３８の電極間の寄生容量である。

ソース接続スイッチ４２は、Ｎ型の薄膜トランジスタからなり、そのゲートがScan線１６に接続され、ドレインまたはソースの一方がソース信号線（以下、Sdata線）２０に接続され、ドレインまたはソースの他方は駆動トランジスタ３６のソースに接続されている。

すなわち、駆動トランジスタ３６のソースは、ソース接続スイッチ４２を介してSdata線２０に接続されている。

さらに、表示装置１０には、画素列に共通の容量素子である列共通容量素子２６が画素列毎に設けられている。

列共通容量素子２６の一端は、Sdata線２０に接続され、他端は固定電圧VAを供給するVA線２４に接続されている。また、列共通容量素子２６には、列共通容量放電スイッチ２８が並列接続されている。列共通容量放電スイッチ２８は、薄膜トランジスタからなり、ゲートがリセット線（Res線）２２に接続されており、スキャンドライバ１２からRes線２２を介して与えられたRes信号に応じてオンオフする。本実施の形態では、スキャンドライバ１２がRes線２２にRes信号を与えると共に、VA線２４に固定電圧VAを与えるように構成している。なお、ここでは列共通容量放電スイッチ２８を薄膜トランジスタとしたが、他のスイッチング素子でもよい。

一般的に、アクティブマトリクス方式の有機ＥＬ表示装置は、ＲＧＢそれぞれの色に発光するＯＬＥＤからなる画素の画素回路３０を順番に配置して構成するが、本実施の形態に係る表示装置１０も同様に構成する。

図３は、本実施の形態に係る表示装置１０の各色の画素回路の配置例と、列共通容量素子２６及び列共通容量放電スイッチ２８の配置例とを示す図である。図３では、画素回路を示す符号３０の末尾にｒ、ｇ、ｂの符号を付して、ＲＧＢ各色の画素回路を区別して図示する。同様に、列共通容量素子２６の末尾にもｒ、ｇ、ｂの符号を付して区別して説明する。また、特にＲＧＢを区別しないで説明する場合には、末尾のｒ、ｇ、ｂの符号を省略する。

図３に示すように、本実施の形態の表示装置１０は、各画素の画素回路３０に含まれるＯＬＥＤ３８によりＲＧＢの各色の光を発光させカラー画像を表示する装置であり、同一の色を発光する画素回路（３０ｒ、３０ｇ、３０ｂ）を列方向（Gdata線１８延在方向）に沿って配列したＲＧＢ各色毎の画素列５０ｒ、５０ｇ、５０ｂを、行方向（Scan線１６延在方向）に所定の順番で（ここでは、ＲＧＢＲＧＢ・・・の順に）繰り返し配置して構成している。

ここで、ＯＬＥＤ３８の寄生容量４０の容量値は、有機発光材の比誘電率、膜厚により決まるが、ＯＬＥＤ３８の色（ＲＧＢ）に応じて比誘電率や膜厚も変わってくるため、寄生容量値はＯＬＥＤ３８の色毎に異なる。従って、後述する駆動トランジスタ３６の閾値電圧Vthの検出期間は本来はＲＧＢ毎に変動するが、同一Scan線１６上の各画素回路３０は同一タイミングで制御されるため、駆動トランジスタ３６の閾値電圧Vthの検出期間はＲＧＢ間で共通にされる。これにより閾値電圧Vthの検出誤差が発生してしまうが、本実施の形態では、各画素列５０ｒ、５０ｇ、５０ｂ毎に列共通容量素子２６ｒ、２６ｇ、２６ｂを設け、寄生容量４０のＲＧＢ偏差により生じる閾値電圧Vthの検出誤差を補正するようにしている。

なお、列共通容量素子２６ｒ、２６ｇ、２６ｂは、寄生容量４０の容量値Cdと列共通容量素子２６の容量値Cxとを加算した値が、各画素回路３０ｒ、３０ｇ、３０ｂ間で同一容量値となるような容量値Cxが設定されている。

すなわち、Ｒの画素回路３０ｒの寄生容量４０の容量値をCdrとし、Ｒの画素列５０ｒに対応する列共通容量素子２６ｒの容量値をCxrとし、Ｇの画素回路３０ｇの寄生容量４０の容量値をCdgとし、Ｇの画素列５０ｇに対応する列共通容量素子２６ｇの容量値をCxgとし、Ｂの画素回路３０ｂの寄生容量４０の容量値をCdbとし、Ｂの画素列５０ｂに対応する列共通容量素子２６ｂの容量値をCxbとすると、
Cdr+Cxr=Cdg+Cxg=Cdb+Cxb
となるように各列共通容量素子２６ｒ、２６ｇ、２６ｂを設計する。

なお、列共通容量素子２６と列共通容量放電スイッチ２８は、Sdata線とVA線との間に設置する必要がある。これらは駆動ICとコンデンサ部品とで構成可能であるが、本実施の形態では、列共通容量素子２６をSdata線２０とVA線２４との交差部分に設け、かつ列共通容量放電スイッチ２８をTFTで構成している。これにより、コストアップせず、有機ＥＬのパネル外形を大幅に拡大せずにすむ、という利点がある。

以下、本実施の形態の画素回路３０の動作を説明する。図４は、本実施の形態の画素回路３０の動作期間中の電圧波形例を示す図であり、Vsは駆動トランジスタ３６のソース電圧、Vgsは、駆動トランジスタ３６のゲート・ソース間電圧である。

図４に示すＴ１〜Ｔ４の期間は画素回路３０の１表示期間を示す期間であり、図４のＴ１より前の期間は、前の表示期間を示している。従って、この前の表示期間では、Gdata線１８に印加される電圧値、駆動トランジスタ３６のソース電圧Vｓ、駆動トランジスタ３６のゲート・ソース間電圧Vgsは、前の表示期間に対応する電圧となるが、ここではその値を特に指定せずその電圧範囲を網掛けで図示している。

また、図５〜図８は、以下に説明する各動作期間における選択ゲート接続スイッチ３２、ソース接続スイッチ４２、及び列共通容量放電スイッチ２８のオンオフ状態と電流の流れを模式的に示す図である。

なお、一般的に、保持容量素子３４に電圧を設定するプログラム動作は、１行単位で実施されるが、本実施の形態においても同様に実施するものとする。

図４に示すＴ１の期間では、リセット動作が行なわれる。このリセット動作期間Ｔ１では、スキャンドライバ１２によりScan信号がＨレベルにされる。これにより、図５に示すように、選択ゲート接続スイッチ３２及びソース接続スイッチ４２がオンし、駆動トランジスタ３６のゲートがGdata線１８に接続され、ソースがSdata線２０に接続される。

この状態で、データドライバ１４によりGdata線１８にGdata信号として電圧VBが与えられる。これにより、駆動トランジスタ３６のゲートに電圧VBが供給される。

また、スキャンドライバ１２によりRes線２２にＨレベルのRes信号を供給し、図５に示すように、列共通容量放電スイッチ２８をオンする。このとき、VA線２４には、スキャンドライバ１２により固定電圧VAが供給されているため、Sdata線２０の電位はVA固定となる。この電圧VAは、Sdata線２０を介して駆動トランジスタ３６のソース、保持容量素子３４、及びＯＬＥＤ３８に供給される。

以上により、駆動トランジスタ３６のゲート電圧Vgが電圧VBに、ソース電圧Vsが電圧VAに、ゲート・ソース間電圧VgsがVB-VAにリセットされる。

ここで、駆動トランジスタ３６の閾値電圧Vthの補正範囲をVthmin（下限値）〜Vthmax（上限値）とすると、駆動トランジスタ３６に何らかの電流Idを流して、電流IdをSdata線２０方向へ流すため、駆動トランジスタ３６のゲートに与える電圧VBは、
VB>VA+Vthmax
の条件を満たす電圧とする。これにより、図５の点線で示すように電流Idが流れる。

また、ＯＬＥＤ３８の発光閾値電圧をVf0とし、VthminとVthmaxとの差分をΔVthとすると、ＯＬＥＤ３８の寄生容量４０を放電させるため、電圧VAは、
VA<Vf0-ΔVth
の条件を満たす電圧とする。なお、一般的にはVA=0vで問題ないが、ΔVthが小さい場合はVAを高い電圧を設定した方がＯＬＥＤ発光遷移時間を短縮でき、逆にΔVthが大きい場合はVAに低い電圧（負電圧含む）を設定する必要がある。

以上の動作により、電流が画素回路３０内を図５の点線で示す方向に流れ、保持容量素子３４及び寄生容量４０が放電される。

図４に示すＴ２の期間では、閾値電圧検出動作が行なわれる。Ｔ１の期間が終了しＴ２の期間が開始されるとスキャンドライバ１２によりRes信号がＬレベルとされ、図６に示すように、列共通容量放電スイッチ２８がオフする。また、選択ゲート接続スイッチ３２及びソース接続スイッチ４２はオンのまま維持される。

ここで、ゲート・ソース間電圧Vgsは、
Vgs=Vg-Vs=VB-VA>Vthmax
であるため、駆動トランジスタ３６に電流Idが流れる（図６の点線参照）。この電流Idにより寄生容量４０及び列共通容量素子２６が充電され、駆動トランジスタ３６のソース電圧Vs（=Sdata線２０の電位）が上昇する。

また、駆動トランジスタ３６のゲート電圧VgはVB固定電圧のため、ソース電圧Vsが上昇することによりゲート・ソース間電圧Vgsは次第に低下し、電流Idは減少していく。この過程で駆動トランジスタ３６のゲート・ソース間電圧Vgsは、次第に閾値電圧Vthに近付いていく。そして、予め設定された充電時間が経過したときに閾値電圧Vthの検出動作を停止する。本実施の形態では、前述したように各画素列とも寄生容量４０と列共通容量素子２６の容量値の合計値が一定であるため、一定時間でVth検出動作完了してもＲＧＢ間で偏差は発生しない。

この時、ゲート電圧VgはVBであり、ソース電圧VsはVB-Vthである。従って、Ｔ２の期間においてＯＬＥＤ３８を発光させないよう、ソース電圧VsをＯＬＥＤ３８の発光閾値電圧Vf0以下とするために、ゲート電圧Vgに印加する電圧VBを
VB<Vf0+Vthmin
に設定しておく。

図４に示すＴ３の期間では、駆動トランジスタ３６に電流を流すための電圧を保持容量素子３４に保持させる所謂プログラム動作が行なわれる。駆動トランジスタ３６に電流を流すためには、閾値電圧Vthより更に余分な電圧（オーバードライブ電圧Vod：Vod=Vgs-Vth）を印加する必要がある。そこで、プログラム動作期間Ｔ３の開始時には、図７に示すように、Gdata線１８のGdata信号電圧をVBからVB+Vodへステップアップさせる。従って、駆動トランジスタ３６のゲート電圧Vgは、VB+Vodとなる。

また、ソース電圧Vsは、保持容量素子３４、寄生容量４０、及び列共通容量素子２６の分圧であるため、保持容量素子３４の容量値をCs、寄生容量４０の容量値をCd、列共通容量素子２６の容量値をCxとすると、このときの駆動トランジスタ３６のソース電圧Vsは、
Vs=(VB-Vth)+Vod*Cs/(Cd+Cx+Cs)
となる。

しかしながら、保持容量素子３４の容量値Csが、（寄生容量４０の容量値Cdと比較してさほど小さくなくても）寄生容量４０の容量値Cdと列共通容量素子２６の容量値Cxの合計値よりも十分小さければ（Cs≪Cd+Cx）、ソース電圧Vsは、ほぼ「VB-Vth」に等しくなるため、駆動トランジスタ３６のゲート・ソース間電圧Vgsは、ほぼ、
Vgs=Vg-Vs=(VB+Vod)-(VB-Vth)=Vth+Vod
となり、駆動トランジスタ３６のゲート・ソース間に位置する保持容量素子３４には、ほぼ閾値電圧検出動作期間Ｔ２で検出した閾値電圧Vthにオーバードライブ電圧Vodを加算した電圧が設定される。ここで設定される電圧をプログラム電圧と呼称する。

そして、駆動トランジスタ３６にはTFT電流式に従い、
Id=μ*Cox*(W/L)*(Vgs-Vth)²=μ*Cox*(W/L)*Vod²
（μは移動度、Coxはゲート絶縁膜の単位面積あたりの静電容量、Wはチャネル幅、Lはチャネル長である）
の電流Idが流れ出す。

上記プログラム動作完了後（図４に示すＴ３の期間の後半）は、移動度μの補正動作を行ないプログラム電圧を補正する。

具体的には、上記プログラム動作完了から一定の時間（=Tx）Scan信号をＨレベルに維持し、選択ゲート接続スイッチ３２及びソース接続スイッチ４２をオン状態で保持する。

この間、駆動トランジスタ３６には、プログラムされた電圧Vodに相当する電流Idが流れる。電流Idは寄生容量４０及び列共通容量素子２６に充電され、図４に示すように、駆動トランジスタ３６のソース電圧Vsが再上昇する。この再上昇電圧をΔVとすると、ΔVは、以下の式で表すことができる。
ΔV=Tx*Id/（Cd+Cx）
ここで、時間Tx、Cd+Cxは全画素共通であるため、ΔVは、電流Idの関数となる。

また、前述したように、TFTの飽和領域電流式は、
Id = μ*Cox*(W/L)*(Vgs-Vth)²
であり、既に閾値電圧VthはＴ２の期間で補正されているため、
Id =μ*Cox*(W/L)*Vod²
となる。

従って、ΔVは、各駆動トランジスタ３６のμ*Cox*(W/L)に対応した電圧となり、保持容量素子３４の電圧Vcsには、ゲート・ソース間電圧Vgs（前述したように、Vgs=Vth+Vodである）からΔVを減算した電圧「Vth+Vod-ΔV」が保持される。これにより、プログラム電圧が補正され各画素毎の駆動トランジスタ３６のμ偏差が相殺される。

なお、このμ補正動作は、LPTS等でTFTのμ偏差が表示輝度ムラ要因となる場合に有効であり、a-Si（アモルファスシリコン）や無機酸化膜等のμ偏差が小さいTFTでは不要である。

図４に示すＴ４の期間では、発光動作が行なわれる。なお、後述するように、この期間では、選択ゲート接続スイッチ３２がオフとなり画素回路３０とGdata線１８とが電気的に切り離されるため、Gdata線１８の電位は現在の表示期間における発光動作に影響しない。このため、ここでは、ここではGdata信号電圧を特に指定せずその電圧範囲を網掛けで図示している。

発光動作期間Ｔ４では、スキャンドライバ１２によりScan信号がＬレベルにされ、図８に示すように、選択ゲート接続スイッチ３２及びソース接続スイッチ４２がオフとなる。これにより、画素回路３０とGdata線１８及びSdata線２０とが電気的に切り離される。

また、保持容量素子３４の両端電圧は保持されたまま、駆動トランジスタ３６に流れる電流Idにより、ソース電圧Vsが上昇する。駆動トランジスタ３６のゲート・ソース間電圧Vgsは、プログラム電圧（Vod+Vth）を保持したままなので、やがて、ソース電圧VsはＯＬＥＤ３８の発光閾値電圧Vf0を越え、定電流でのＯＬＥＤ発光動作が実施される。

以上説明したように、画素列５０毎に列共通容量素子２６を設けたため、ＲＧＢ偏差に起因する閾値電圧Vthの検出誤差を防ぐことができる。また、保持容量素子３４の容量値CsがＯＬＥＤ３８の寄生容量４０の容量値Cdに対して十分小さくない場合であっても、列共通容量素子２６を付加することで、寄生容量４０の容量値Cdと列共通容量素子２６の容量値Cxの合計値よりも保持容量素子３４の容量値Csを十分小さくするこができ、プログラム誤差の発生も防止することができる。

なお、上記実施の形態では、画素毎ではなく画素列５０毎に１つの列共通容量素子２６を設けている。これは、同一タイミングでプログラム動作を実施するのは１行だけ（１本のScan線に接続される画素だけ）であり、列共通の容量素子を設けるだけで目的を達成できるためである。画素毎に容量素子を設ける場合に比べて、コストがかからずにすむ。

また、上記のように画素列５０毎に列共通容量素子２６を設けたことにより、駆動トランジスタ３６として閾値電圧Vthの経時変動が大きいTFTを採用したり、ＯＬＥＤ３８を発光閾値電圧Vf0が小さいＯＬＥＤとすることもできる。この利点について、詳細に説明する。

上記Ｔ２の期間及びＴ３の期間では、ＯＬＥＤが発光しないようVs<Vf0の領域で閾値電圧Vth検出及びμ補正動作を行う必要があるため、電圧VA及び電圧VBを、以下に示すような条件を満たすように設定する必要がある。
VA<Vf0-ΔVth
VB<Vf0+Vthmin

従って、発光閾値電圧Vf0が低いＯＬＥＤを採用した場合や、駆動トランジスタとしてVth、ΔVthが大きいTFTを採用した場合には、電圧VAを低く設定する必要が生じ、場合によっては負電圧を使用することなる。従来技術では、列共通容量素子２６を設けておらず、閾値電圧Vth検出動作時やμ補正動作時の電流Idによる充電動作をＯＬＥＤの寄生容量のみを用いて行なっていたため、こうした制約が生じ、閾値電圧Vthの経時変動が大きいTFTや発光閾値電圧Vf0が小さいＯＬＥＤの採用が困難であった。

一方、各画素列５０に列共通容量素子２６を設けることにより、Ｔ２，Ｔ３の期間の充電動作に、ＯＬＥＤの寄生容量に代えて列共通容量素子２６を用いることができ、従来技術のような制約がなくなる。

なお、上記実施の形態では、ＯＬＥＤ３８の寄生容量４０及び列共通容量素子２６の双方を用いて充電動作を行なう構成としており、このままではＯＬＥＤ３８の寄生容量４０を用いず列共通容量素子２６のみを用いた充電動作を行なうことができないため、図９に示す回路構成のように、上記実施の形態の駆動トランジスタ３６のソースとＯＬＥＤ３８のアノードとの間にＯＬＥＤ分離スイッチ４４を接続する。ＯＬＥＤ分離スイッチ４４は、薄膜トランジスタからなり、そのゲートは制御線４６に接続されており、スキャンドライバ１２から制御線４６を介して与えられた制御信号に応じてオンオフする。そして、Ｔ１，Ｔ２，Ｔ３の期間ではＯＬＥＤ分離スイッチ４４をオフしてＯＬＥＤ３８を電気的に画素回路３０から切り離し、Ｔ４の期間ではＯＬＥＤ分離スイッチ４４をオンして駆動トランジスタ３６のソースに接続する。その他の制御は、上記実施の形態と同様である。なお、図９において、図２と同一の符号を付した構成要素は、図２と同一の構成要素である。ただし、図９に示した回路構成においては、列共通容量素子２６の各々を全て同じ容量値に設計しておく。ここではＴ２，Ｔ３の充電動作に寄生容量４０を用いないためである。

このような構成とすることで、VA、VBの設定条件からVf0項を排除でき、以下の条件
VB-VA>Vthmin+ΔVth
さえ満たせばよいことになる。従って、正電源電圧のみでの制御が可能となり、駆動トランジスタ３６として閾値電圧Vthの経時変動が大きいTFTを採用したり、ＯＬＥＤ３８を発光閾値電圧Vf0が小さいＯＬＥＤとすることもできる。

また、従来技術では、ＯＬＥＤの寄生容量を利用するため、画素回路３０は当然ながら駆動トランジスタのソースにＯＬＥＤが接続される所謂カソードコモン型に限定されてしまい、駆動トランジスタのドレインにＯＬＥＤが接続される所謂アノードコモン型の回路には適用できない、という問題があったが、上記実施の形態のように、列共通容量素子２６を設けることで、アノードコモン型の回路にも適用できるようになる。

図１０は、列共通容量素子２６を設けた場合のアノードコモン型の画素回路３０の具体例を示した図である。図１０において、図２と同一の符号を付した構成要素は、図２と同一の構成要素である。ここでも、列共通容量素子２６の各々を全て同じ容量値に設計しておく。Ｔ２，Ｔ３の充電動作に寄生容量４０を用いないためである。

図１０に示すように、上記実施の形態の駆動トランジスタ３６のソースと接地との間に充電制御スイッチ４８を設け、駆動トランジスタ３６のドレイン側にＯＬＥＤ３８のカソードを接続し、ＯＬＥＤ３８のアノードに電源電圧Vddを接続した構成としている。充電制御スイッチ４８は、薄膜トランジスタからなり、そのゲートは制御線４９に接続されており、スキャンドライバ１２から制御線４９を介して与えられた制御信号に応じてオンオフする。Sdata線２０の端部には、列共通容量素子２６が設けられており、列共通容量素子２６による充電動作中は、充電制御スイッチ４８をオフする。より具体的に説明すると、Ｔ１，Ｔ２，Ｔ３の期間では充電制御スイッチ４８をオフし、Ｔ４の期間では充電制御スイッチ４８をオンする。その他の制御は、上記実施の形態と同様である。これにより、放電或いは充電中はＯＬＥＤ３８が関与せず、発光動作時のみＯＬＥＤ３８が関与することとなる。

このよう構成により、アノードコモン型の回路であっても、閾値電圧Vthの検出動作やμ補正動作を問題なく実施できる。

本発明の一実施形態に係る表示装置の全体構成を示す図である。 実施の形態に係る表示装置に含まれる各画素の画素回路の一例を示す図である。 実施の形態に係る表示装置の各色の画素の配置例と、列共通容量素子及び列共通容量放電スイッチの配置例とを示す図である。 実施の形態の画素回路の動作期間中の電圧波形例を示す図である。 リセット動作中の選択ゲート接続スイッチ、ソース接続スイッチ、及び列共通容量放電スイッチのオンオフ状態と電流の流れを模式的に示す図である。 閾値電圧検出動作中の選択ゲート接続スイッチ、ソース接続スイッチ、及び列共通容量放電スイッチのオンオフ状態と電流の流れを模式的に示す図である。 プログラム動作中の選択ゲート接続スイッチ、ソース接続スイッチ、及び列共通容量放電スイッチのオンオフ状態と電流の流れを模式的に示す図である。 発光動作中の選択ゲート接続スイッチ、ソース接続スイッチ、及び列共通容量放電スイッチのオンオフ状態と電流の流れを模式的に示す図である。 画素回路の変形例を示す図である。 画素回路の変形例を示す図である。 従来の画素回路構成を示す図である。 従来の画素回路の動作期間中の電圧波形例を示す図である。 従来のリセット動作中の選択ゲート接続スイッチ及びリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。 閾値電圧検出動作中の選択ゲート接続スイッチ及びリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。 プログラム動作中の選択ゲート接続スイッチ及びリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。 発光動作中の選択ゲート接続スイッチ及びリセットスイッチのオンオフ状態と電流の流れを模式的に示す図である。 μ補正動作を行なう従来の画素回路構成を示す図である。 μ補正動作を行なう従来の画素回路の動作期間中の電圧波形例を示す図である。 TFTのVgs-Id特性を示すグラフの具体例である。 TFTのVgs-√Id特性を示すグラフの具体例である。 サブスレッショルド領域電流の小さいTFTで寄生容量の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。 サブスレッショルド領域電流の大きいTFTで寄生容量の容量値Cdが2pFの場合と4pFの場合での閾値電圧検出動作のシミュレーション結果の具体例を示すグラフである。 駆動トランジスタのソースに接続される静電容量値がＲＧＢ間で同じとなるような補正容量を画素毎に設置した場合の回路構成の一例である。

符号の説明

１０ 表示装置
１２ スキャンドライバ
１４ データドライバ
１６ 行スキャン信号線（Scan線）
１８ 列データ信号線（Gdata線）
２０ ソース信号線（Sdata線）
２２ リセット線（Res線）
２４ VA線
２６ 列共通容量素子
２８ 列共通容量放電スイッチ
３０ 画素回路
３２ 選択ゲート接続スイッチ
３４ 保持容量素子
３６ 駆動トランジスタ
３８ ＯＬＥＤ
４０ 寄生容量
４２ ソース接続スイッチ
４４ OLED分離スイッチ
４６ 制御線
４８ 充電制御スイッチ
４９ 制御線
５０ 画素列

Claims (12)

1. 行列状に配置された複数の画素回路であって、各々が、駆動トランジスタ、前記駆動トランジスタの作動に応じて基準色光を発光する発光素子、及び前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子を含む複数の画素回路と、
   前記複数の画素回路の列毎に設けられ、補正容量素子と外部からの信号に応じてオンオフするスイッチング素子とを並列に接続した複数の並列回路と、
   を備えた表示装置。
2. 並列に配列された複数のスキャン線と、
   前記複数のスキャン線と交差する方向に並列に配列された複数のデータ線と、
   各々が前記データ線の各々に対応して配列された複数のソース線と、
   前記複数のスキャン線及び前記複数のデータ線の交差部の各々に対応して配置された複数の画素回路であって、各々が、
   駆動トランジスタ、
   前記駆動トランジスタの作動に応じて基準色光を発光する発光素子、
   前記駆動トランジスタのゲートとソースとの間に接続された保持容量素子、
   ドレインまたはソースの一方が前記データ線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのゲートに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする第１トランジスタ、及び
   ドレインまたはソースの一方が前記ソース線に接続され、かつドレインまたはソースの他方が前記駆動トランジスタのソースに接続されると共に、前記スキャン線からのスキャン信号に応じてオンオフする第２トランジスタ、
   を含む複数の画素回路と、
   前記複数のソース線毎に設けられ、一端に前記ソース線が接続され他端に第１の固定電圧が供給される補正容量素子と外部からの信号に応じてオンオフするスイッチング素子とを並列に接続した複数の並列回路と、
   を備えた表示装置。
3. 前記発光素子の各々により複数の基準色の各々を発光させ、
   前記複数のデータ線の延在方向に沿って同一の基準色を発光する発光素子を備えた前記画素回路を複数配列した画素回路の列を、前記複数のスキャン線の延在方向に沿って所定の色順で繰り返し配列し、
   前記補正容量素子の容量と前記発光素子の寄生容量との合計を、前記複数の基準色光を発光する画素回路間で共通とした
   請求項２に記載の表示装置。
4. 前記発光素子のカソードを接地し、
   前記駆動トランジスタのソースと前記発光素子のアノードとの間に外部からの信号に応じてオンオフする第３トランジスタを接続した
   請求項２に記載の表示装置。
5. 前記発光素子のアノードを電源電圧に接続し、前記発光素子のカソードを前記駆動トランジスタのドレインに接続し、
   前記駆動トランジスタのソースと接地との間に外部からの信号に応じてオンオフする第３トランジスタを接続した、
   請求項２に記載の表示装置。
6. 前記複数の並列回路の各々の補正容量素子の容量を共通とした
   請求項４または請求項５に記載の表示装置。
7. 前記第１トランジスタ、前記第２トランジスタ、及び前記スイッチング素子をオンにすると共に、前記データ線に第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子及び前記発光素子の寄生容量を放電させて前記駆動トランジスタのソース電圧をリセットし、
   前記第１トランジスタ及び前記第２トランジスタのオン状態と前記データ線に対する前記第２の固定電圧の供給とを継続すると共に、前記スイッチング素子をオフした状態で、前記発光素子の寄生容量及び前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、
   前記第１トランジスタ及び前記第２トランジスタのオン状態と前記スイッチング素子のオフ状態とを継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、
   前記第１トランジスタ及び前記第２トランジスタをオフすることにより、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させる
   制御回路を更に設けた
   請求項２または請求項３に記載の表示装置。
8. 前記制御回路は、更に、
   前記保持容量素子に保持された電圧を用いて前記発光素子を発光させる前に、予め定められた時間だけ、前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記スイッチング素子のオフ状態と、前記データ線に対する前記第２の固定電圧に前記オーバードライブ電圧を加算した電圧の供給とを継続することにより、移動度の補正を行なう
   請求項７に記載の表示装置。
9. 前記第１トランジスタ、前記第２トランジスタ、及び前記スイッチング素子をオンにすると共に、前記第３トランジスタをオフし、前記データ線に第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子を放電させて前記駆動トランジスタのソース電圧をリセットし、
   前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記第３トランジスタのオフ状態と、前記データ線に対する前記第２の固定電圧の供給とを継続すると共に、前記スイッチング素子をオフした状態で、前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、
   前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記第３トランジスタ及び前記スイッチング素子のオフ状態とを継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記データ線に供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、
   前記第１トランジスタ及び前記第２トランジスタをオフして前記第３トランジスタをオンすることにより、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させる
   制御回路を更に設けた
   請求項４〜請求項６のいずれか１項記載の表示装置。
10. 前記制御回路は、更に、
    前記保持容量素子に保持された電圧を用いて前記発光素子を発光させる前に、予め定められた時間だけ、前記第１トランジスタ及び前記第２トランジスタのオン状態と、前記第３トランジスタ及び前記スイッチング素子のオフ状態と、前記データ線に対する前記第２の固定電圧に前記オーバードライブ電圧を加算した電圧の供給とを継続することにより、移動度の補正を行なう
    請求項９に記載の表示装置。
11. 請求項１〜請求項３のいずれか１項記載の表示装置を駆動する駆動方法であって、
    前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態で、前記スイッチング素子をオフすると共に前記駆動トランジスタのゲートに第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子及び前記発光素子の寄生容量を放電させて前記駆動トランジスタのソース電圧をリセットし、
    前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記駆動トランジスタのゲートに対する前記第２の固定電圧の供給を継続すると共に、前記スイッチング素子をオフした状態で、前記発光素子の寄生容量及び前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、
    前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記スイッチング素子をオフした状態を継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記駆動トランジスタのゲートに供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、
    前記並列回路と前記駆動トランジスタのソースとを電気的に切り離して、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させる駆動方法。
12. 請求項１、請求項４〜請求項６のいずれか１項記載の表示装置を駆動する駆動方法であって、
    前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態で、前記スイッチング素子をオフすると共に前記駆動トランジスタのゲートに第２の固定電圧を供給することにより、前記並列回路を介して前記保持容量素子を放電させて前記駆動トランジスタのソース電圧をリセットし、
    前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記駆動トランジスタのゲートに対する前記第２の固定電圧の供給を継続すると共に、前記スイッチング素子をオフした状態で、前記補正容量素子を所定時間充電することにより、前記駆動トランジスタの閾値電圧を前記保持容量素子に保持させ、
    前記並列回路と前記駆動トランジスタのソースとを電気的に接続した状態、及び前記スイッチング素子をオフした状態を継続すると共に、前記第２の固定電圧にオーバードライブ電圧を加算した電圧を前記駆動トランジスタのゲートに供給することにより、前記閾値電圧に前記オーバードライブ電圧を加算した電圧を前記保持容量素子に保持させ、
    前記並列回路と前記駆動トランジスタのソースとを電気的に切り離して、前記保持容量素子に保持された電圧を用いて前記発光素子に電流を流して前記発光素子を発光させる駆動方法。

Images