JP2009296732A - Power conversion apparatus equipped with gate drive for semiconductor switching element - Google Patents
Power conversion apparatus equipped with gate drive for semiconductor switching element Download PDFInfo
- Publication number
- JP2009296732A JP2009296732A JP2008146091A JP2008146091A JP2009296732A JP 2009296732 A JP2009296732 A JP 2009296732A JP 2008146091 A JP2008146091 A JP 2008146091A JP 2008146091 A JP2008146091 A JP 2008146091A JP 2009296732 A JP2009296732 A JP 2009296732A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- circuit
- gate
- upper arm
- semiconductor switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は電力変換装置の半導体スイッチング素子のゲート駆動装置に係り、特にゲート駆動装置および半導体スイッチング素子の誤動作によりを半導体スイッチング素子の破壊を防ぐ保護回路に関する。 The present invention relates to a gate driving device for a semiconductor switching element of a power conversion device, and more particularly to a protection circuit that prevents the semiconductor switching element from being damaged by malfunction of the gate driving device and the semiconductor switching element.
鉄道車両用のインバータは、直・並列に複数接続されたIGBTなどのスイッチング素子を、あらかじめ定められた順番で動作させて直流電源から任意の交流を生成し、モーターを駆動している。このIGBTは、駆動の指令を発生する駆動指令発生装置からの信号を受けたゲート駆動装置により駆動させられる。 In an inverter for a railway vehicle, a plurality of switching elements such as IGBTs connected in series and in parallel are operated in a predetermined order to generate an arbitrary AC from a DC power source and drive a motor. The IGBT is driven by a gate driving device that has received a signal from a drive command generating device that generates a drive command.
このような構成のインバータの故障の原因の一つとして、駆動指令発生装置やゲート駆動装置の誤動作により上、下アームにそれぞれ接続されたIGBTが同時にオンしてしまい過大な電流が流れて破壊に至るいわゆるアーム短絡現象がある。このアーム短絡現象を防止する技術は特許文献1および特許文献2に開示されており、これらの技術では一方のアームがオンしている時には、常にもう一方のアームに対して、オン禁止信号を送る構成になっており、アーム短絡を防止できる。
しかしながら、上述の発明では以下に述べる問題があった。アーム短絡が発生して保護機能が働いた場合、一方のゲート駆動装置は対となるゲート駆動装置のオンを禁止する信号を発し、対アームではこの禁止信号を受けて即座にIGBTをオフする。この時、アーム短絡状態でIGBTがオフされるために過大な電流を遮断しなければならない。 However, the above-described invention has the following problems. When the arm short circuit occurs and the protection function is activated, one gate driving device issues a signal for inhibiting the paired gate driving device from being turned on, and the paired arm immediately turns off the IGBT in response to the inhibition signal. At this time, since the IGBT is turned off in the arm short-circuit state, an excessive current must be cut off.
一般にゲート駆動回路は、正常状態でのIGBTのスイッチング損失を減らすために、ゲート電流を抑制するゲート抵抗を小さく設定しているが、このような過大電流を遮断する場合に同様の低ゲート抵抗でIGBTをオフしてしまうと、電流の急激な減少により配線の寄生インダクタンスに過電圧が発生し、IGBTが過電圧破壊し、信頼性が低下するという問題が起こる。 In general, the gate drive circuit sets a small gate resistance to suppress the gate current in order to reduce the switching loss of the IGBT in a normal state. However, when the overcurrent is cut off, the gate drive circuit has a similar low gate resistance. When the IGBT is turned off, an overvoltage is generated in the parasitic inductance of the wiring due to a rapid decrease in current, causing a problem that the IGBT is overvoltage destroyed and reliability is lowered.
一方、この対策として、ゲート抵抗を大きくし電流の減少を緩やかにすると過電圧は防止できるが、IGBTのスイッチング時の損失が増加し、冷却器の大型化や冷却ファンの追加などが必要となって、装置のサイズが増大したり、重量が増加すると言った問題も発生する。また、この構成にすると、正常動作時でもオフ時のゲート抵抗が大きくなるのでIGBTのゲートから見たゲート駆動回路のインピーダンスが大きくなり、IGBTのゲートにノイズが混入した場合に、ゲート電圧が変動し易くなって、IGBTが誤オンする場合があると言う問題があった。 On the other hand, as a countermeasure, overvoltage can be prevented by increasing the gate resistance and slowing down the current, but the loss during switching of the IGBT increases, necessitating an increase in the size of the cooler and the addition of a cooling fan. In addition, problems such as an increase in the size of the device and an increase in weight occur. Also, with this configuration, the gate resistance when turned off increases even during normal operation, which increases the impedance of the gate drive circuit as seen from the gate of the IGBT, and the gate voltage fluctuates when noise enters the gate of the IGBT. There is a problem that the IGBT may be erroneously turned on.
本発明の電力変換装置は、少なくとも2個以上直列に接続された半導体スイッチング素子と、前記半導体スイッチング素子を駆動する少なくとも半導体スイッチング素子と同数の駆動回路と、前記半導体スイッチング素子の駆動信号を生成し、駆動信号を駆動回路に出力する指令部と、前記駆動回路内に設けられ、前記半導体スイッチング素子のスイッチング速度を制御する駆動抵抗と、前記複数の駆動回路の1つは前記複数の駆動回路のその他の駆動回路からの制御信号を入力され、前記半導体スイッチング素子のうち少なくとも2個以上が同時にオンした場合に、前記制御信号に従い前記半導体スイッチング素子の少なくとも1個をオフする同時オン防止回路を有する電力変換装置において、前記同時オン防止回路は、前記駆動指令と前記制御信号の各々の状態の組み合わせにより、前記駆動抵抗の値を変化させる機能を有することを特徴とする。 The power conversion device of the present invention generates at least two semiconductor switching elements connected in series, at least the same number of drive circuits as the semiconductor switching elements that drive the semiconductor switching elements, and a drive signal for the semiconductor switching elements. A command unit that outputs a drive signal to the drive circuit, a drive resistor that is provided in the drive circuit and controls a switching speed of the semiconductor switching element, and one of the plurality of drive circuits is one of the plurality of drive circuits. When a control signal from another driving circuit is input and at least two of the semiconductor switching elements are simultaneously turned on, a simultaneous on prevention circuit that turns off at least one of the semiconductor switching elements according to the control signal is provided. In the power converter, the simultaneous on-prevention circuit includes the drive command and the front The combination of each state of the control signal, and having a function of changing the value of the driving resistance.
すなわち、2個直列に接続されたIGBTと、各々のIGBTを駆動するゲートドライバと、IGBTの駆動信号を生成し、駆動信号をゲートドライバに出力する指令部と、ゲートドライバに設けられ、IGBTのスイッチング速度を制御するゲート抵抗と、一方のゲートドライバは他方のゲートドライバからの制御信号を入力され、IGBTが2個同時にオンした場合に、制御信号に従いIGBTの少なくとも1個をオフする同時オン防止回路を持ち、この同時オン防止回路が、駆動指令と制御信号の各々の状態の組み合わせにより、ゲート抵抗値を変化させる機能をもつ手段である。 That is, two IGBTs connected in series, a gate driver that drives each IGBT, a command unit that generates a drive signal for the IGBT, and outputs the drive signal to the gate driver, and a gate driver, A gate resistor that controls the switching speed and a control signal from one gate driver are input to the other gate driver. When two IGBTs are turned on at the same time, at least one IGBT is turned off according to the control signal. This simultaneous on-off circuit is a means having a function of changing the gate resistance value by a combination of the states of the drive command and the control signal.
また、上述のゲート抵抗値が、同時オン防止回路が動作してIGBTを遮断する際に大きくなるように設定されている手段である。 Further, the gate resistance value described above is a means that is set to increase when the simultaneous ON prevention circuit operates to cut off the IGBT.
更に、上述のゲート抵抗値が一定期間だけ変化するようタイマ回路を設けた構成も好ましい。 Furthermore, a configuration in which a timer circuit is provided so that the above-described gate resistance value changes only for a certain period is also preferable.
本発明によれば、IGBTのスイッチング時の損失を増大させることなく、保護機能動作時の大電流遮断による過電圧破壊を防止できるので、鉄道車両のインバータの小型軽量化、高信頼化に効果がある。 According to the present invention, it is possible to prevent an overvoltage breakdown due to a large current interruption during operation of a protective function without increasing a loss at the time of switching of the IGBT, which is effective in reducing the size and weight of a railway vehicle inverter and increasing the reliability. .
以下、本発明の実施の形態について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1に本発明の第一の実施例の電力変換装置を示すブロック図である。図1において、100は上アームゲートドライバ、101は下アームゲートドライバ、102は上アームIGBT、103は下アームIGBT、104は論理部、105は正極電源端子、106は負極電源端子、107は出力端子、110は下アームIGBT駆動回路、111は上アームIGBTゲート抵抗設定回路、112は下アームIGBTゲート抵抗設定回路、113は上アームAND回路、114は上アームIGBT駆動指令、115は下アームIGBT駆動指令、116は下アームIGBT許可指令、117は上アームIGBT許可指令、118はゲート抵抗切替指令、119は上アームIGBTゲート電位、120は下アームIGBTゲート電位、121は上アームIGBTオン・オフ判定回路、122は下アームIGBTオン・オフ判定回路、123は下アームAND回路、124は上アームIGBT駆動回路である。
FIG. 1 is a block diagram showing a power conversion apparatus according to a first embodiment of the present invention. In FIG. 1, 100 is an upper arm gate driver, 101 is a lower arm gate driver, 102 is an upper arm IGBT, 103 is a lower arm IGBT, 104 is a logic unit, 105 is a positive power supply terminal, 106 is a negative power supply terminal, and 107 is an output. 110, lower arm IGBT drive circuit, 111, upper arm IGBT gate resistance setting circuit, 112, lower arm IGBT gate resistance setting circuit, 113, upper arm AND circuit, 114, upper arm IGBT drive command, 115, lower arm IGBT Driving command, 116 is a lower arm IGBT permission command, 117 is an upper arm IGBT permission command, 118 is a gate resistance switching command, 119 is an upper arm IGBT gate potential, 120 is a lower arm IGBT gate potential, 121 is an upper arm IGBT on / off
本実施例の動作を、図1を使い説明する。まず、上下アームのIGBTが両方ともオフの状態を想定する。その状態で、上アームIGBT102をオンさせる場合には、その駆動指令を生成する論理部104から出力される上アームIGBT駆動指令114にオン指令、すなわち”1”が出力され、AND回路113に入力される。一方、下アームIGBT103はオフであるので、下アームIGBTゲート電位120はオフになっており、下アームIGBTオン・オフ判定回路122は上アームのオンを許可する”1”を上アームIGBT許可指令117に出力する。上アームAND回路113では入力が両方とも”1”になるため、出力が1になり、上アームIGBT駆動回路110により上アームIGBT102がオンする。
The operation of this embodiment will be described with reference to FIG. First, it is assumed that both the upper and lower arm IGBTs are off. When the upper arm IGBT 102 is turned on in this state, an ON command, that is, “1” is output to the upper arm
上アームIGBT102がオンすると、上アームIGBTオン・オフ判定回路121は下アームIGBT許可指令116を禁止を意味する”0”に反転し、下アームAND回路123の出力が”0”に固定され、下アームIGBT103のオンが禁止される。
When the
上アームIGBTゲート設定回路111は上アームIGBT駆動指令114と上アームIGBT許可指令117の状態により上アームIGBT駆動回路110に0か1の信号を出力する。上アームIGBT駆動回路110は上アームIGBTゲート設定回路111からの信号を受けてゲート抵抗値を設定する。表1に上アームIGBT駆動指令114及び上アームIGBT許可指令117と、ゲート抵抗値の関係を示す。上アームIGBTがオンの場合を例にとると、正常時には下アームIGBTオン・オフ判定回路122から来る上アームIGBT許可指令は1になっているために、ゲート抵抗はR1に設定されている。このR1という抵抗値は、IGBTがターンオフする場合の損失や発生する過電圧などを考慮して決められた値である。
次に上アームIGBTがオンしているにもかかわらず、下アームIGBTがオンしてしまった異常時について考えると、上アームIGBT駆動指令114が1の状態で上アームIGBT許可指令117が0になるため、抵抗値はR1+R2に設定される。上アームIGBT許可指令117が0になると上アームAND回路113の出力が0になり、上アームIGBT駆動回路110の出力は0になってIGBTがオフする。この際、ゲート抵抗値はR1+R2と正常時R1より大きく設定されているためにIGBTがゆっくりと遮断され、仮に上アームIGBT102と下アームIGBT103の同時オンによる過電流が流れていたとしても、IGBTを破壊することなく遮断できる。
Next, considering an abnormal time when the lower arm IGBT is turned on even though the upper arm IGBT is turned on, the upper arm
続いて、上アームIGBT102がオフの場合を考える。上アームIGBT102がオフの場合には、もともと電流が流れていないために遮断の必要が無く、抵抗値は正常時と同じR1に設定すればよい。オフ状態のゲート抵抗値を小さく設定しておくと、上アームIGBT102のゲートから見た上アームゲートドライバのインピーダンスを低く保てる。ゲートドライバのインピーダンスが低いと、上アームIGBT102のゲートから上アームIGBT駆動回路110にノイズが入った場合でも、ノイズをゲートドライバから電源に逃がすことができ、上アームIGBT102のゲート電圧の変動を防止できるというメリットがある。
Next, consider a case where the upper arm IGBT 102 is off. When the upper arm IGBT 102 is off, there is no need for interruption because no current flows originally, and the resistance value may be set to the same R1 as in the normal state. If the gate resistance value in the off state is set small, the impedance of the upper arm gate driver viewed from the gate of the upper arm IGBT 102 can be kept low. When the impedance of the gate driver is low, even if noise enters the upper arm
図2には上アームIGBTゲート抵抗設定回路111と上アームIGBTオン・オフ判定回路121、及び上アームIGBT駆動回路110の詳細構成が示してある。また、表2には上アームIGBTゲート設定回路111の真理値表を、図3にはタイムチャートを示す。図2、3及び表1を使って動作を説明する。
FIG. 2 shows detailed configurations of the upper arm IGBT gate
図3の時刻t1以前では上アームIGBT許可指令114が”0”(オフ)でインバータの出力電流は下アームフリーホイールダイオード126に流れている。この時、図2では、上アームIGBT駆動指令114が”0”、下アームから送られてくる上アームIGBT駆動許可指令117は”1”であり、上アームNAND回路113の出力は”0”となって、NPNトランジスタ209がオフ、PNPトランジスタ210がオンして、IGBTのゲート電圧はオフ状態に保たれている。IGBTのゲート電圧がオフ状態であるので、コンパレータ212の出力は”0”となり、下アームIGBT許可指令116は下アームIGBTのオンを禁止する。上アームIGBT駆動許可指令117が”1”で上アームIGBT駆動指令114は”0”であるので、上アームIGBTゲート設定回路111の出力は”1”となり、MOSFET211がオンして、抵抗208を短絡し、ゲート抵抗はR1となる。
Before
この状態で、下アームIGBT駆動指令が”1”(オン)から”0”(オフ)に変わるが、下アームフリーホイールダイオードに電流が流れているために、状態に変化は無い。 In this state, the lower arm IGBT drive command changes from “1” (on) to “0” (off), but since the current flows through the lower arm freewheel diode, the state does not change.
時刻t1で上アームIGBT許可指令117が”0”(オフ)から”1”(オン)になると上アームAND回路113の出力が”1”となり、IGBTがオンする。すると、IGBTの電流は増加し、コレクタエミッタ電圧は減少する。上アームIGBT102の電流は下アームフリーホイールダイオードのリカバリ現象によるピーク電流の後、負荷であるモータのインダクタンスにより決まる電流変化率で徐々に電流が増加してゆく(時刻t1〜t2)。この時、上アームIGBT駆動指令114は”1”、上アームIGBT駆動許可指令117は”1”であるので、IGBTゲート設定回路111の出力は”1”となり、ゲート抵抗は変わらずにR1Ωとなる。
When the upper arm
時刻t2では上アームIGBT駆動指令114が”0”になり、IGBTがオフする。この時下アームIGBT許可指令116は”1”に反転するが、上アームIGBTゲート設定回路111の出力は変わらず、ゲート抵抗値はR1Ωのために、上アームIGBT102は通常の速度で遮断される。これにより上アームIGBTコレクタエミッタ電圧には時刻t2に電流遮断による跳ね上がり電圧が発生する。
At time t2, the upper arm
時刻t2〜t3はインバータの出力電流は再び下アームフリーホイールダイオードを流れており、下アームIGBT許可指令116が変化しても、状態に変化は起きない。時刻t3に上アームIGBT駆動指令114が”1”になり、上アームIGBT102がオンすると、再びインバータの出力電流は上アームIGBT102を流れ、上アームIGBTのコレクタエミッタ電圧は低下する。
From time t2 to t3, the output current of the inverter flows through the lower arm freewheel diode again, and even if the lower arm
ここで、時刻t4において、何らかの故障により下アームIGBT駆動指令が”0”にも関わらず、IGBTがオンした状態を想定する。下アームIGBTがオンすると、上下IGBTが同時にオンして、プラスとマイナスの電源ラインを短絡するいわゆるアーム短絡状態になり、上下IGBTには急激に過大な電流が流れる。このような過大な電流が短時間に下アームIGBTに流れ込むと、下アームIGBTのコレクタエミッタ電圧が同期して急峻に変動し、この電圧変動が、下アームIGBTのコレクタゲート間寄生容量(帰還容量)を介して、ゲート電圧を増加させる。ゲート電圧が増加すると、下アームIGBTオン・オフ判定回路122がオンを検知し、上アームIGBT許可指令117を”0”に反転させる。
Here, it is assumed that at time t4, the IGBT is turned on due to some failure even though the lower arm IGBT drive command is “0”. When the lower arm IGBT is turned on, the upper and lower IGBTs are turned on at the same time, so that a so-called arm short-circuit state in which the positive and negative power supply lines are short-circuited, and an excessively large current flows through the upper and lower IGBTs. When such an excessive current flows into the lower arm IGBT in a short time, the collector-emitter voltage of the lower arm IGBT fluctuates in synchronism, and this voltage fluctuation is a parasitic capacitance (feedback capacitance) between the collector gates of the lower arm IGBT. ) To increase the gate voltage. When the gate voltage increases, the lower arm IGBT on / off
上アームIGBT許可指令117が”0”になるとIGBT102はオフする。この時、上アームIGBTゲート抵抗設定回路111の出力は”0”に反転し、MOSFET211がオフしてゲート抵抗はR1+R2Ωに増加する。遮断時のゲート抵抗が増加するために、遮断が始まる時刻t5以降の電流の減少が緩やかとなり、上アームIGBTコレクタエミッタ電圧は一定値に抑制される。これに対して、本発明を適用していない場合には、点線で示すような急峻な電流の減少となり、上アームIGBTコレクタエミッタ電圧も点線で示すように高い跳ね上がり電圧が生じてIGBTが破壊してしまう。
When the upper arm
以上のように、本発明を適用することでアーム短絡による過電流遮断時だけゲート抵抗を大きくして、遮断によるIGBTへの過電圧の印加を防止できる。また、異常発生時以外はゲート抵抗を小さい値に保っておけるために、オフ状態でゲートドライバに混入するノイズによるIGBTの誤動作を防止出来るという効果もある。 As described above, by applying the present invention, it is possible to increase the gate resistance only when the overcurrent is interrupted due to the arm short circuit, and to prevent the application of the overvoltage to the IGBT due to the interruption. In addition, since the gate resistance can be kept small except when an abnormality occurs, there is an effect that it is possible to prevent the IGBT from malfunctioning due to noise mixed in the gate driver in the off state.
図4に本発明の第3の実施例を示す上アームIGBTのゲートドライバの回路を示す。第1の実施例と異なるのは、上ゲート抵抗設定回路111にタイマ回路400を接続し、このタイマ回路400により一定時間経過後(保護遮断終了後)に自動的に異常発生モードから通常動作モードに切り替える点である。図5の詳細図にて動作説明を行う。図5ではタイマ回路400としてインバータ回路500、501と、抵抗502、503、及びコンデンサ504から構成されている。
FIG. 4 shows a circuit of the gate driver of the upper arm IGBT showing the third embodiment of the present invention. The difference from the first embodiment is that the
本回路の働きは、NAND回路200の出力が反転した場合、抵抗503とコンデンサ504に決まるCR時定数だけ遅れてNAND回路200の出力がNAND回路200の入力にフィードバックされる。これによれば、異常が発生しNAND回路200がゲート抵抗をR1+R2に設定した時に、タイマ回路により決まる一定時間の後自動的にゲート抵抗をR1に戻す事が出来る。これにより、異常終了後もゲート抵抗が大きい状態を保つことが無くなり、速やかに正常状態に復帰させることが可能となる。
The function of this circuit is that when the output of the
図6に本発明の第4の実施例のゲートドライバの詳細図を示す。本実施例では上アームの許可信号として、2つの異なるゲートドライバからの信号を受け、その信号によりゲート抵抗値を設定する構成になっている。この様な構成の回路としては例えば、図7に示す3レベル構成がある。図7は第4の実施例を適用したインバータ回路の例で、フィルタコンデンサ71と72が直列接続された電源ライン間にIGBT73と76を直列に接続し、IGBT73と76の接続点とフィルタコンデンサ71と72の接続点の間にIGBT74と75を逆直列につなぎ、出力端子MにP電位、C電位、N電位の3つの電位レベルを出力する構成となっている。
FIG. 6 shows a detailed view of the gate driver of the fourth embodiment of the present invention. In this embodiment, a signal from two different gate drivers is received as a permission signal for the upper arm, and a gate resistance value is set by the signals. As a circuit having such a configuration, for example, there is a three-level configuration shown in FIG. FIG. 7 shows an example of an inverter circuit to which the fourth embodiment is applied.
図7の構成のインバータの場合、アーム短絡が発生する組み合わせとして、IGBT73と76の他、IGBT73と75も考えられる。このため、IGBT許可指令は異なる2つのゲートドライバより送られてくるそれぞれの信号の情報を監視する必要がある。
In the case of the inverter having the configuration shown in FIG. 7,
図6の回路ではIGBT駆動許可指令601と602、及びIGBT駆動指令114からゲート抵抗値を決める構成となっており、この構成にすることにより図7のような3レベルインバータにも本発明を適用可能できるようになる。
In the circuit of FIG. 6, the gate resistance value is determined from the IGBT drive permission commands 601 and 602 and the
これにより、異なる2つのアーム短絡経路がある3レベルインバータでも過電圧を発生させることなく過電流を遮断できる。 Thereby, an overcurrent can be interrupted without generating an overvoltage even in a three-level inverter having two different arm short-circuit paths.
本実施例では本発明を3レベルインバータに適用した例について説明したが、もちろんこれに限定されるものではなく、4レベル以上でアーム短絡の組み合わせが3つ以上の場合にも同様に適用可能なことは当業者にとって明らかであろう。 In this embodiment, an example in which the present invention is applied to a three-level inverter has been described. However, the present invention is of course not limited to this, and can be similarly applied to a case where there are three or more combinations of arm short circuits at four levels or more. This will be apparent to those skilled in the art.
また、以上の実施例ではIGBTインバータについて説明したが、MOSFETやバイポーラトランジスタなどのインバータに関しても同様の原理で同様の効果を得られる。 In the above embodiments, the IGBT inverter has been described. However, the same effect can be obtained with the same principle for inverters such as MOSFETs and bipolar transistors.
100 上アームゲートドライバ
101 下アームゲートドライバ
102 上アームIGBT
103 下アームIGBT
104 論理部
105 正極電源端子
106 負極電源端子
107 出力端子
110 上アームIGBT駆動回路
111 上アームIGBTゲート抵抗設定回路
112 下アームIGBTゲート抵抗設定回路
113 上アームAND回路
114 上アームIGBT駆動指令
115 下アームIGBT駆動指令
116 下アームIGBT許可指令
117 上アームIGBT許可指令
118 ゲート抵抗値切替指令
119 上アームIGBTゲート電位
120 下アームIGBTゲート電位
121 上アームIGBTオン・オフ判定回路
122 下アームIGBTオン・オフ判定回路
123 下アームAND回路
124 上アームIGBT駆動回路
125 上アームフリーホイールダイオード
126 下アームフリーホイールダイオード
200、600 NAND回路
201、500、501 インバータ回路
202〜208、502、503 抵抗
209 NPNトランジスタ
210 PNPトランジスタ
211 MOSFET
212 コンパレータ
400 タイマ回路
504 コンデンサ
601、602 対アームからのIGBT許可指令
71、72 フィルタコンデンサ
73、74、75、76 3レベル電力変換装置に使用したIGBT
83 IGBT73を駆動するゲートドライバ
84 IGBT74を駆動するゲートドライバ
85 IGBT75を駆動するゲートドライバ
86 IGBT76を駆動するゲートドライバ
100 Upper
103 Lower arm IGBT
DESCRIPTION OF
212
83 Gate Driver for
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146091A JP5179954B2 (en) | 2008-06-03 | 2008-06-03 | Power conversion device provided with gate driving device for semiconductor switching element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146091A JP5179954B2 (en) | 2008-06-03 | 2008-06-03 | Power conversion device provided with gate driving device for semiconductor switching element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296732A true JP2009296732A (en) | 2009-12-17 |
JP5179954B2 JP5179954B2 (en) | 2013-04-10 |
Family
ID=41544336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008146091A Expired - Fee Related JP5179954B2 (en) | 2008-06-03 | 2008-06-03 | Power conversion device provided with gate driving device for semiconductor switching element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5179954B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013031267A (en) * | 2011-07-27 | 2013-02-07 | Hitachi Ltd | Gate drive device for switching element |
KR101319789B1 (en) * | 2010-12-23 | 2013-10-17 | 전남대학교산학협력단 | A switching device and a method for malfunction preventing of the same |
GB2533677A (en) * | 2014-10-24 | 2016-06-29 | Hitachi Ltd | Semiconductor drive unit and power converter using the same |
US9929729B2 (en) | 2015-07-15 | 2018-03-27 | Lsis Co., Ltd. | Driving device of gate driver |
WO2023148988A1 (en) * | 2022-02-07 | 2023-08-10 | 日立Astemo株式会社 | Gate drive circuit and power conversion device |
WO2023165047A1 (en) * | 2022-03-03 | 2023-09-07 | 浙江艾罗网络能源技术股份有限公司 | Overcurrent protection apparatus and protection method for t-type three-level inverter |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104377659B (en) * | 2013-08-16 | 2018-01-02 | 力博特公司 | Seal ripple deblocking wave method and device, deblocking wave method and device and inverter circuit |
CN103944148A (en) * | 2014-04-17 | 2014-07-23 | 华为技术有限公司 | T-type three-level inverter protecting method and device and inverter circuit |
US10011178B1 (en) | 2017-06-08 | 2018-07-03 | Ford Global Technologies, Llc | DC inverter having reduced switching loss and reduced voltage spikes |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56141782A (en) * | 1980-04-04 | 1981-11-05 | Agency Of Ind Science & Technol | Driving method for transistor base of transistor inverter |
JPH0624393U (en) * | 1992-08-28 | 1994-03-29 | 東洋電機製造株式会社 | IGBT inverter circuit |
JPH08298786A (en) * | 1995-04-25 | 1996-11-12 | Hitachi Ltd | Gate drive device for igbt |
JP2000197343A (en) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | Gate control method for semiconductor element |
JP2000270539A (en) * | 1999-03-15 | 2000-09-29 | Toyo Electric Mfg Co Ltd | Power converter |
JP2003189683A (en) * | 2001-12-19 | 2003-07-04 | Denso Corp | Electric load driver |
JP2004088892A (en) * | 2002-08-26 | 2004-03-18 | Toshiba Corp | Gate circuit of insulated gate type semiconductor element |
JP2006034077A (en) * | 2004-07-22 | 2006-02-02 | Hitachi Ltd | Power converter |
-
2008
- 2008-06-03 JP JP2008146091A patent/JP5179954B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56141782A (en) * | 1980-04-04 | 1981-11-05 | Agency Of Ind Science & Technol | Driving method for transistor base of transistor inverter |
JPH0624393U (en) * | 1992-08-28 | 1994-03-29 | 東洋電機製造株式会社 | IGBT inverter circuit |
JPH08298786A (en) * | 1995-04-25 | 1996-11-12 | Hitachi Ltd | Gate drive device for igbt |
JP2000197343A (en) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | Gate control method for semiconductor element |
JP2000270539A (en) * | 1999-03-15 | 2000-09-29 | Toyo Electric Mfg Co Ltd | Power converter |
JP2003189683A (en) * | 2001-12-19 | 2003-07-04 | Denso Corp | Electric load driver |
JP2004088892A (en) * | 2002-08-26 | 2004-03-18 | Toshiba Corp | Gate circuit of insulated gate type semiconductor element |
JP2006034077A (en) * | 2004-07-22 | 2006-02-02 | Hitachi Ltd | Power converter |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101319789B1 (en) * | 2010-12-23 | 2013-10-17 | 전남대학교산학협력단 | A switching device and a method for malfunction preventing of the same |
JP2013031267A (en) * | 2011-07-27 | 2013-02-07 | Hitachi Ltd | Gate drive device for switching element |
GB2533677A (en) * | 2014-10-24 | 2016-06-29 | Hitachi Ltd | Semiconductor drive unit and power converter using the same |
GB2533677B (en) * | 2014-10-24 | 2017-06-07 | Hitachi Ltd | Semiconductor drive unit and power converter using the same |
US9929729B2 (en) | 2015-07-15 | 2018-03-27 | Lsis Co., Ltd. | Driving device of gate driver |
WO2023148988A1 (en) * | 2022-02-07 | 2023-08-10 | 日立Astemo株式会社 | Gate drive circuit and power conversion device |
WO2023165047A1 (en) * | 2022-03-03 | 2023-09-07 | 浙江艾罗网络能源技术股份有限公司 | Overcurrent protection apparatus and protection method for t-type three-level inverter |
Also Published As
Publication number | Publication date |
---|---|
JP5179954B2 (en) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5179954B2 (en) | Power conversion device provided with gate driving device for semiconductor switching element | |
JP6197685B2 (en) | Gate drive circuit | |
JP5761215B2 (en) | Gate drive circuit | |
JP6362996B2 (en) | Semiconductor drive device and power conversion device using the same | |
JP4313658B2 (en) | Inverter circuit | |
JP5729472B2 (en) | Short circuit protection circuit | |
JP6790385B2 (en) | Inverter drive and semiconductor module | |
JP2006229454A (en) | Gate drive circuit | |
WO2016204122A1 (en) | Semiconductor device | |
US20180026517A1 (en) | Driver circuit, circuit arrangement comprising a driver circuit, and inverter comprising a circuit arrangement | |
US8884682B2 (en) | Power semiconductor device | |
JP2018057105A (en) | Semiconductor drive device and power converter using the same | |
JP2009253484A (en) | Power conversion device | |
JP2016059036A (en) | Short-circuit protection circuits, system, and method | |
JP6944546B2 (en) | Power converter | |
JP2018011467A (en) | Gate drive circuit for semiconductor switching element | |
JP2016167911A (en) | Semiconductor device and motor control device | |
JP2005223308A (en) | Semiconductor device and semiconductor device module | |
JP2010130557A (en) | Gate driving device | |
JP2017220861A (en) | Gate drive circuit | |
JP6298735B2 (en) | Semiconductor drive device and power conversion device using the same | |
US9490794B1 (en) | Dynamic shutdown protection circuit | |
JP2004129378A (en) | Gate drive circuit for power semiconductor device | |
JP2019176696A (en) | Drive circuit for power transistor, power module | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
LAPS | Cancellation because of no payment of annual fees |