JP2009290286A - 非可逆回路素子及び複合電子部品 - Google Patents
非可逆回路素子及び複合電子部品 Download PDFInfo
- Publication number
- JP2009290286A JP2009290286A JP2008137989A JP2008137989A JP2009290286A JP 2009290286 A JP2009290286 A JP 2009290286A JP 2008137989 A JP2008137989 A JP 2008137989A JP 2008137989 A JP2008137989 A JP 2008137989A JP 2009290286 A JP2009290286 A JP 2009290286A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- matching
- circuit board
- circuit
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
【解決手段】互いに電気的に絶縁状態で交差して配置された第1及び第2中心電極を有するフェライト32と、該フェライト32に直流磁界を印加するようにフェライト32の両主面を一対の永久磁石41で挟み込んだフェライト・磁石素子30を回路基板20の表面に実装した非可逆回路素子。回路基板20の表面にはチップ状整合回路素子C1,C2,CS1,CS2,CA1,Rがフェライト・磁石素子30に近接して配置されている。チップ状整合回路素子C1がフェライト・磁石素子30の側面に近接配置されていることが好ましい。
【選択図】図1
Description
永久磁石と、
前記永久磁石により主面を貫通するように直流磁界が印加されるフェライトと、
前記フェライトの主面に互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
回路基板と、
を備え、
前記フェライトを一対の前記永久磁石で挟み込んだフェライト・磁石素子を構成し、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が入力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記入力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記フェライト・磁石素子は前記回路基板の表面にフェライトの主面が該回路基板の表面と垂直に位置するように実装されており、
前記第1整合容量、前記第2整合容量及び前記抵抗の少なくとも一つは、チップ状整合回路素子であり、かつ、前記回路基板に前記フェライト・磁石素子に近接して配置されていること、
を特徴とする。
第1実施例である2ポート型アイソレータ1の分解斜視図を図1に示す。この2ポート型アイソレータ1は、集中定数型アイソレータであり、概略、回路基板20と、フェライト32と一対の永久磁石41とからなるフェライト・磁石素子30と、チップ状整合回路素子C1,C2,CS1,CS2,CA1,Rとで構成されている。
ここで、アイソレータ1の一回路例を図5の等価回路に示す。入力ポートP1(電極23)は整合用コンデンサCS1を介して電極21によって整合用コンデンサC1と終端抵抗Rとに接続され、整合用コンデンサCS1は第1中心電極35の一端に接続されている。第1中心電極35の他端及び第2中心電極36の一端は、電極22によって終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力ポートP2(電極24)に接続されている。第2中心電極36の他端及びコンデンサC2はグランドポートP3(電極26)に接続されている。また、第1中心電極35の一端はコンデンサCA1を介してグランドポートP3(電極25)に接続されている。
ところで、以上のアイソレータ1において、フェライト・磁石素子30の漏れ磁束の分布を実測し、評価した。図7に示すように、漏れ磁束はフェライト32の主面に対して平行に近接する領域Aのほうが、フェライト32の主面と直交する面に対して平行に近接する領域Bよりも大きい。また、回路基板20の裏面側は漏れ磁束が領域Aよりも少ない。
前述したように、回路基板20の裏面側においてもフェライト・磁石素子30からの漏れ磁束が小さい。そこで、整合回路素子の少なくとも一つを回路基板20の裏面に、かつ、フェライト・磁石素子30に近接配置、好ましくはフェライト・磁石素子30の直下に配置してもよい。
図10に第3実施例である複合電子部品3を示す。この複合電子部品3は、前記アイソレータ1とパワーアンプ81とをプリント配線回路基板82の表面に実装してモジュールとして構成したものである。フェライト・磁石素子30の周囲には、各種整合回路素子がフェライト・磁石素子30に近接配置されている。パワーアンプ81の周囲にもチップタイプの必要な回路素子83a〜83fが実装されている。なお、このアイソレータ1では整合容量素子CA1を省略している。
なお、本発明に係る非可逆回路素子及び複合電子部品は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
3…複合電子部品
20…基板
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
81…パワーアンプ
C1,C2,CS1,CS2,CA1,R…整合回路素子
P1…入力ポート
P2…出力ポート
P3…グランドポート
Claims (6)
- 永久磁石と、
前記永久磁石により主面を貫通するように直流磁界が印加されるフェライトと、
前記フェライトの主面に互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
回路基板と、
を備え、
前記フェライトを一対の前記永久磁石で挟み込んだフェライト・磁石素子を構成し、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が入力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記入力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記フェライト・磁石素子は前記回路基板の表面にフェライトの主面が該回路基板の表面と垂直に位置するように実装されており、
前記第1整合容量、前記第2整合容量及び前記抵抗の少なくとも一つは、チップ状整合回路素子であり、かつ、前記回路基板に前記フェライト・磁石素子に近接して配置されていること、
を特徴とする非可逆回路素子。 - 前記第1整合容量を形成するチップ状整合回路素子が、前記フェライトの主面と直交する側面に近接配置されていることを特徴とする請求項1に記載の非可逆回路素子。
- 前記フェライトの主面に近接配置されたチップ状整合回路素子とフェライト・磁石素子との距離よりも、前記フェライトの主面と直交する側面に近接配置されたチップ状整合回路素子とフェライト・磁石素子との距離のほうが小さいこと、を特徴とする請求項1又は請求項2に記載の非可逆回路素子。
- 前記チップ状整合回路素子の少なくとも一つは、前記回路基板の裏面に配置され、かつ、該回路基板の表面に形成された電極とビアホール導体を介して電気的に接続されていることを特徴とする請求項1に記載の非可逆回路素子。
- 前記回路基板の裏面に配置される少なくとも一つのチップ状整合回路素子は第1整合容量を形成する素子であることを特徴とする請求項4に記載の非可逆回路素子。
- 請求項1ないし請求項5のいずれかに記載の非可逆回路素子を備えたことを特徴とする複合電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137989A JP5098813B2 (ja) | 2008-05-27 | 2008-05-27 | 非可逆回路素子及び複合電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137989A JP5098813B2 (ja) | 2008-05-27 | 2008-05-27 | 非可逆回路素子及び複合電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290286A true JP2009290286A (ja) | 2009-12-10 |
JP5098813B2 JP5098813B2 (ja) | 2012-12-12 |
Family
ID=41459114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137989A Expired - Fee Related JP5098813B2 (ja) | 2008-05-27 | 2008-05-27 | 非可逆回路素子及び複合電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098813B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011083792A1 (ja) * | 2010-01-07 | 2011-07-14 | 株式会社村田製作所 | 回路モジュール |
JP2011146987A (ja) * | 2010-01-15 | 2011-07-28 | Murata Mfg Co Ltd | 非可逆回路素子 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61287197A (ja) * | 1985-06-13 | 1986-12-17 | 株式会社東芝 | 電子部品の製造方法 |
JPH08162806A (ja) * | 1994-12-12 | 1996-06-21 | Tokin Corp | 非可逆回路素子 |
JP2002299914A (ja) * | 2001-01-25 | 2002-10-11 | Murata Mfg Co Ltd | 非可逆回路素子の製造方法、非可逆回路素子および通信装置 |
JP2005117500A (ja) * | 2003-10-09 | 2005-04-28 | Murata Mfg Co Ltd | 複合電子部品の製造方法、複合電子部品、通信装置および複合電子部品の製造装置 |
JP2006135450A (ja) * | 2004-11-02 | 2006-05-25 | Alps Electric Co Ltd | 高周波モジュール |
WO2006080172A1 (ja) * | 2005-01-28 | 2006-08-03 | Murata Manufacturing Co., Ltd. | 2ポート型非可逆回路素子及び通信装置 |
JP2007306148A (ja) * | 2006-05-09 | 2007-11-22 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
-
2008
- 2008-05-27 JP JP2008137989A patent/JP5098813B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61287197A (ja) * | 1985-06-13 | 1986-12-17 | 株式会社東芝 | 電子部品の製造方法 |
JPH08162806A (ja) * | 1994-12-12 | 1996-06-21 | Tokin Corp | 非可逆回路素子 |
JP2002299914A (ja) * | 2001-01-25 | 2002-10-11 | Murata Mfg Co Ltd | 非可逆回路素子の製造方法、非可逆回路素子および通信装置 |
JP2005117500A (ja) * | 2003-10-09 | 2005-04-28 | Murata Mfg Co Ltd | 複合電子部品の製造方法、複合電子部品、通信装置および複合電子部品の製造装置 |
JP2006135450A (ja) * | 2004-11-02 | 2006-05-25 | Alps Electric Co Ltd | 高周波モジュール |
WO2006080172A1 (ja) * | 2005-01-28 | 2006-08-03 | Murata Manufacturing Co., Ltd. | 2ポート型非可逆回路素子及び通信装置 |
JP2007306148A (ja) * | 2006-05-09 | 2007-11-22 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011083792A1 (ja) * | 2010-01-07 | 2011-07-14 | 株式会社村田製作所 | 回路モジュール |
US8581673B2 (en) | 2010-01-07 | 2013-11-12 | Murata Manufacturing Co., Ltd. | Circuit module |
JP5527331B2 (ja) * | 2010-01-07 | 2014-06-18 | 株式会社村田製作所 | 回路モジュール |
JP2011146987A (ja) * | 2010-01-15 | 2011-07-28 | Murata Mfg Co Ltd | 非可逆回路素子 |
Also Published As
Publication number | Publication date |
---|---|
JP5098813B2 (ja) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4656186B2 (ja) | 非可逆回路素子及び複合電子部品の製造方法 | |
JP5024384B2 (ja) | 非可逆回路素子 | |
JP5170139B2 (ja) | 回路モジュール | |
JP4692679B2 (ja) | 非可逆回路素子 | |
JP4640455B2 (ja) | フェライト・磁石素子、非可逆回路素子及び複合電子部品 | |
JP4155342B1 (ja) | 非可逆回路素子 | |
JP4596032B2 (ja) | フェライト・磁石素子の製造方法、非可逆回路素子の製造方法及び複合電子部品の製造方法 | |
JP5018790B2 (ja) | 非可逆回路素子 | |
JP5423814B2 (ja) | 回路モジュール | |
JP5459396B2 (ja) | 回路モジュール及び測定方法 | |
JP5098813B2 (ja) | 非可逆回路素子及び複合電子部品 | |
JP5045564B2 (ja) | 非可逆回路素子 | |
JP5056878B2 (ja) | 回路モジュール | |
JP5573178B2 (ja) | 非可逆回路素子 | |
JP5532945B2 (ja) | 回路モジュール | |
JP5168011B2 (ja) | 非可逆回路素子 | |
JP2009296051A (ja) | フェライト・磁石素子、非可逆回路素子及び複合電子部品 | |
JP5083113B2 (ja) | 非可逆回路素子 | |
JP4915366B2 (ja) | 非可逆回路素子 | |
JP4929488B2 (ja) | 非可逆回路素子 | |
JP5120101B2 (ja) | フェライト・磁石素子の製造方法 | |
JP5527331B2 (ja) | 回路モジュール | |
JP2009290422A (ja) | 非可逆回路素子 | |
JP2010183130A (ja) | 非可逆回路部品及びその製造方法 | |
JP2010081394A (ja) | 非可逆回路素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5098813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |