JP2009283506A - Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device - Google Patents

Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device Download PDF

Info

Publication number
JP2009283506A
JP2009283506A JP2008131264A JP2008131264A JP2009283506A JP 2009283506 A JP2009283506 A JP 2009283506A JP 2008131264 A JP2008131264 A JP 2008131264A JP 2008131264 A JP2008131264 A JP 2008131264A JP 2009283506 A JP2009283506 A JP 2009283506A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor device
electrical characteristics
fuse
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008131264A
Other languages
Japanese (ja)
Inventor
Masato Momii
政人 籾井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008131264A priority Critical patent/JP2009283506A/en
Publication of JP2009283506A publication Critical patent/JP2009283506A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and a method of adjusting electric characteristics of the semiconductor device, capable of appropriately adjusting electric characteristics for every circuit in the semiconductor device on which a plurality of mutually independent circuits are mounted. <P>SOLUTION: The semiconductor 60 has a first circuit 10 and a second circuit 20 which are independent of each other, the first circuit 10 having electric characteristics adjusted before packaging and the second circuit 20 having electric characteristics adjusted after packaging. The circuit 10 has a laser fuse 30 whose resistance value is adjusted by laser disconnection. The second circuit 20 has an electric fusion type resistance adjusting means whose resistance value is adjusted by electric blowing off. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法に関し、特に、互いに独立した第１の回路及び第２の回路を有する半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法に関する。   The present invention relates to a semiconductor device, a semiconductor integrated circuit device, and a method for adjusting electrical characteristics of the semiconductor device, and in particular, a semiconductor device having a first circuit and a second circuit independent from each other, a semiconductor integrated circuit device, and a semiconductor device. The present invention relates to a method for adjusting electrical characteristics.

従来から、チップの一部に、ウエハの状態で第１のトリミングを行うための第１のトリミング領域と、チップをウエハから切り出してパッケージした状態で第２のトリミングを行うための第２のトリミング領域とが設けられた半導体装置が知られている（例えば、特許文献１参照）。
特公平３−１４２３０号公報 Conventionally, a first trimming area for performing first trimming in a wafer state on a part of a chip, and a second trimming for performing second trimming in a state where the chip is cut out from the wafer and packaged. A semiconductor device provided with a region is known (see, for example, Patent Document 1).
Japanese Patent Publication No. 3-14230

しかしながら、上述の特許文献１に記載の構成では、半導体装置に１つの用途を有する回路のみが搭載された場合には好適に適用され得るが、各々が別個の用途を有する互いに独立した回路が複数搭載されたときには、各回路に応じたトリミングを適切に行うことができないという問題があった。   However, the configuration described in Patent Document 1 described above can be suitably applied when only a circuit having one application is mounted on the semiconductor device, but there are a plurality of independent circuits each having a separate application. When mounted, there is a problem that trimming according to each circuit cannot be performed appropriately.

一方、半導体装置に複数の用途を有する回路が搭載されている場合には、回路の機能や要求されている仕様、周囲回路との関係等から、パッケージング前の半導体ウエハの状態で電気的特性の調整を行うことが可能な回路と、パッケージングしてから、周囲回路との関係を把握しながら電気的特性の調整を行う必要がある回路を含んでいる場合がある。このような場合には、回路の特性に応じたトリミング処理を行うことが要求される。   On the other hand, when a circuit having multiple uses is mounted on a semiconductor device, the electrical characteristics of the semiconductor wafer before packaging are determined based on the function of the circuit, required specifications, relationship with surrounding circuits, etc. In some cases, the circuit includes a circuit that can perform the adjustment, and a circuit that needs to adjust the electrical characteristics while grasping the relationship with the surrounding circuit after packaging. In such a case, it is required to perform a trimming process according to the characteristics of the circuit.

そこで、本発明は、互いに独立した複数の回路を搭載した半導体装置において、回路毎に適切な電気的特性の調整を行うことができる半導体装置及び半導体装置の電気的特性の調整方法について説明する。   Therefore, the present invention describes a semiconductor device capable of adjusting appropriate electrical characteristics for each circuit and a method for adjusting electrical characteristics of the semiconductor device in a semiconductor device having a plurality of independent circuits.

上記目的を達成するため、第１の発明に係る半導体装置（６０）は、互いに独立した第１の回路（１０、１０ａ）及び第２の回路を有し、前記第１の回路（１０、１０ａ）はパッケージング前に電気的特性が調整され、前記第２の回路（２０、２０ａ）はパッケージング後に電気的特性が調整される半導体装置（６０）であって、
前記第１の回路（１０、１０ａ）は、レーザー切断により抵抗値が調整されるレーザーヒューズ（３０、３０ａ）を有し、
前記第２の回路（２０、２０ａ）は、電気的溶断により抵抗値が調整される電気溶断式抵抗調整手段（４０，４０ａ）を有することを特徴とする。 In order to achieve the above object, a semiconductor device (60) according to a first invention has a first circuit (10, 10a) and a second circuit which are independent from each other, and the first circuit (10, 10a). ) Is a semiconductor device (60) whose electrical characteristics are adjusted before packaging, and the second circuit (20, 20a) is a semiconductor device (60) whose electrical characteristics are adjusted after packaging,
The first circuit (10, 10a) has a laser fuse (30, 30a) whose resistance value is adjusted by laser cutting,
The second circuit (20, 20a) has an electric fusing resistance adjusting means (40, 40a) whose resistance value is adjusted by electric fusing.

これにより、パッケージング前に電気的特性の調整が行われる回路には、レーザーヒューズを用いて高精度の抵抗値調整を行うことができ、パッケージング後に電気的特性の調整が行われる回路については、電圧の印加によりパッケージ外部から電気的特性の調整を行うことができる。   As a result, for circuits whose electrical characteristics are adjusted before packaging, resistance values can be adjusted with high precision using laser fuses. For circuits whose electrical characteristics are adjusted after packaging, The electrical characteristics can be adjusted from the outside of the package by applying a voltage.

第２の発明は、第１の発明に係る半導体装置（６０）において、
前記電気溶断式抵抗調整手段（４０、４０ａ）は、溶断ヒューズ又はザッピングダイオードであることを特徴とする。 A second invention is a semiconductor device (60) according to the first invention, wherein:
The electric fusing resistance adjusting means (40, 40a) is a fusing fuse or a zapping diode.

これにより、電圧の印加による電気的溶断が適切に行われ、パッケージング後の抵抗値調整を高い歩留まりで行うことができる。   Thereby, electrical fusing by application of voltage is appropriately performed, and resistance value adjustment after packaging can be performed with a high yield.

第３の発明に係る半導体集積回路装置（１００）は、第１又は第２の発明に係る半導体装置（６０）を有し、
該半導体装置（６０）が有するレーザーヒューズ（３０、３０ａ）が切断済みの状態でパッケージングされたことを特徴とする。 A semiconductor integrated circuit device (100) according to the third invention has the semiconductor device (60) according to the first or second invention,
The laser fuse (30, 30a) included in the semiconductor device (60) is packaged in a cut state.

これにより、レーザーヒューズを有する回路は高精度に調整済みの状態で、かつパッケージング後には電気的溶断による調整の余地を残してあり、高精度で柔軟な電気的特性の調整が可能な半導体集積回路装置とすることができる。   As a result, the circuit with the laser fuse has been adjusted with high accuracy, and there is still room for adjustment by electrical fusing after packaging, so that the semiconductor integrated circuit can adjust the electrical characteristics with high accuracy and flexibility. It can be a circuit device.

第４の発明は、第３の発明に係る半導体集積回路装置（１００）において、
前記半導体集積回路装置（１００）は、所定の用途の回路に組み込まれてから、前記半導体装置（６０）の電気溶断式抵抗調整手段（４０、４０ａ）の電気的溶断が行われることを特徴とする。 A fourth invention is a semiconductor integrated circuit device (100) according to the third invention, wherein:
The semiconductor integrated circuit device (100) is incorporated in a circuit for a predetermined application, and then the electrical fusing resistance adjusting means (40, 40a) of the semiconductor device (60) is electrically fused. To do.

これにより、半導体装置がパッケージングされたチップとなって出荷され、ユーザがチップを用いて所定用途の回路を組んでから、チップの電気的特性の調整を行うことが可能となる。   As a result, the semiconductor device is shipped as a packaged chip, and the user can adjust the electrical characteristics of the chip after building a circuit for a predetermined application using the chip.

第５の発明に係る半導体装置（６０）の電気的特性の調整方法は、互いに独立した第１の回路（１０、１０ａ）及び第２の回路（２０、２０ａ）を有し、前記第１の回路（１０、１０ａ）は抵抗値調整用のレーザーヒューズ（３０、３０ａ）を備え、前記第２の回路（２０、２０ａ）は抵抗値調整用の電気溶断式抵抗調整手段（４０、４０ａ）を備えた半導体装置（６０）の電気的特性の調整方法であって、
前記半導体装置（６０）がパッケージングされる前に、前記レーザーダイオード（３０、３０ａ）を切断して前記第１の回路（１０、１０ａ）の電気的特性を調整するステップと、
前記半導体装置（６０）がパッケージングされた後に、前記電気溶断式抵抗調整手段（４０、４０ａ）に電圧を印加して前記電気溶断式抵抗調整手段（４０、４０ａ）を溶断し、前記第２の回路（２０、２０ａ）の電気的特性を調整するステップと、を有することを特徴とする。 A method for adjusting electrical characteristics of a semiconductor device (60) according to a fifth aspect of the present invention includes a first circuit (10, 10a) and a second circuit (20, 20a) independent of each other, and the first circuit The circuit (10, 10a) includes a laser fuse (30, 30a) for resistance value adjustment, and the second circuit (20, 20a) includes an electric fusing resistance adjustment means (40, 40a) for resistance value adjustment. A method for adjusting electrical characteristics of a semiconductor device (60) provided, comprising:
Cutting the laser diode (30, 30a) and adjusting the electrical characteristics of the first circuit (10, 10a) before the semiconductor device (60) is packaged;
After the semiconductor device (60) is packaged, a voltage is applied to the electric fusing resistance adjusting means (40, 40a) to blow the electric fusing resistance adjusting means (40, 40a), and the second Adjusting the electrical characteristics of the circuit (20, 20a).

これにより、個々に別用途を有する複数の回路について、各々に適したタイミングで電気的特性の調整を行うことができる。   Thereby, it is possible to adjust the electrical characteristics at a timing suitable for each of a plurality of circuits having different applications.

第６の発明は、第５の発明に係る半導体装置（６０）の電気的特性の調整方法において、
前記電気溶断式抵抗調整手段（４０、４０ａ）は、溶断ヒューズ又はザッピングダイオードであることを特徴とする。 A sixth invention is a method of adjusting electrical characteristics of a semiconductor device (60) according to the fifth invention,
The electric fusing resistance adjusting means (40, 40a) is a fusing fuse or a zapping diode.

これにより、電気的溶断を確実に行うことができ、電気的溶断における歩留まりを高めることができる。   Thereby, electrical fusing can be performed reliably and the yield in electrical fusing can be increased.

第７の発明は、第５又は第６の発明に係る半導体装置（６０）の電気的特性の調整方法において、
前記第２の回路（２０、２０ａ）の電気的特性を調整するステップは、パッケージングされた前記半導体装置（６０）が所定の用途の回路に組み込まれてから実行されることを特徴とする。 A seventh invention is a method of adjusting electrical characteristics of a semiconductor device (60) according to the fifth or sixth invention,
The step of adjusting the electrical characteristics of the second circuit (20, 20a) is performed after the packaged semiconductor device (60) is incorporated in a circuit for a predetermined application.

これにより、半導体装置をパッケージングしてチップとして出荷してから、ユーザの方で所定用途の回路を組んでから半導体装置の電気的特性の調整を行うことができ、ユーザに使い勝手の良い半導体装置を提供することができる。   As a result, the semiconductor device can be packaged and shipped as a chip, and then the electrical characteristics of the semiconductor device can be adjusted after the user has assembled a circuit for a predetermined application, and the user-friendly semiconductor device Can be provided.

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。   Note that the reference numerals in the parentheses are given for easy understanding, are merely examples, and are not limited to the illustrated modes.

本発明によれば、互いに独立した回路の用途や種類に応じて、適切なタイミングで電気的特性の調整を行うことができる。   According to the present invention, the electrical characteristics can be adjusted at an appropriate timing in accordance with the use and type of circuits independent from each other.

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図１は、本発明を適用した実施例に係る半導体装置６０の半導体ウエハ７０上の構成を示した図である。図１において、半導体ウエハ７０上に、格子状に本実施例に係る半導体装置６０が形成されている。半導体装置６０は、半導体チップと呼んでもよい。半導体装置６０は、半導体ウエハ７０上に複数の半導体チップとして形成された後、格子状のスクライブラインに沿って切り出され、次いで個々がパッケージングされ、半導体集積回路装置として製品化される。従って、パッケージングされる前の半導体ウエハの状態で、半導体装置６０には所定用途の回路が形成されている。   FIG. 1 is a diagram showing a configuration on a semiconductor wafer 70 of a semiconductor device 60 according to an embodiment to which the present invention is applied. In FIG. 1, a semiconductor device 60 according to the present embodiment is formed in a lattice shape on a semiconductor wafer 70. The semiconductor device 60 may be called a semiconductor chip. The semiconductor device 60 is formed as a plurality of semiconductor chips on the semiconductor wafer 70, then cut out along a lattice-like scribe line, and then individually packaged to be commercialized as a semiconductor integrated circuit device. Therefore, a circuit for a predetermined application is formed in the semiconductor device 60 in the state of the semiconductor wafer before packaging.

本実施例に係る半導体装置６０は、第１の回路１０と第２の回路２０とを含む。半導体装置６０上には、他にも種々の用途の回路が形成され、全体として所定の機能を有する半導体チップとして構成されてよいが、本実施例に係る半導体装置６０においては、第１の回路１０と第２の回路２０の２つの回路を採り上げて示している。第１の回路１０と第２の回路２０は、互いに独立している。このように、本実施例に係る半導体装置６０は、１チップ内に独立した回路を複数有する。第１の回路１０と第２の回路２０は、互いが独立しており、異なる回路構成を有する回路であれば、同一機能を有していても、異なる機能を有していてもよい。しかしながら、両者は回路構成が異なるので、異なる機能又は用途を有する場合が多く、本実施例に係る半導体装置６０の第１の回路１０及び第２の回路２０は、用途の異なる回路同士に適用される場合が多い。   The semiconductor device 60 according to the present embodiment includes a first circuit 10 and a second circuit 20. On the semiconductor device 60, circuits for various other purposes may be formed and configured as a semiconductor chip having a predetermined function as a whole. In the semiconductor device 60 according to the present embodiment, the first circuit is provided. Two circuits, 10 and the second circuit 20, are shown. The first circuit 10 and the second circuit 20 are independent of each other. Thus, the semiconductor device 60 according to the present embodiment has a plurality of independent circuits in one chip. As long as the first circuit 10 and the second circuit 20 are independent of each other and have different circuit configurations, they may have the same function or different functions. However, since both have different circuit configurations, they often have different functions or uses, and the first circuit 10 and the second circuit 20 of the semiconductor device 60 according to the present embodiment are applied to circuits having different uses. There are many cases.

第１の回路１０及び第２の回路２０は、アナログ回路であってもよいし、デジタル回路であってもよい。本実施例に係る半導体装置６０は、高精度の電気的特性が求められるアナログ回路に適用されるのが適するが、デジタル回路のビット救済用等に適用されてもよい。   The first circuit 10 and the second circuit 20 may be analog circuits or digital circuits. The semiconductor device 60 according to the present embodiment is suitably applied to an analog circuit that requires high-precision electrical characteristics, but may be applied to bit relief of a digital circuit or the like.

第１の回路１０は、レーザーヒューズ３０を備える。レーザーヒューズ３０は、半導体ウエハ７０の状態でレーザー照射により切断され、抵抗値の調整を行うためのヒューズである。レーザーヒューズ３０は、レーザートリミング装置、レーザー救済装置等のレーザー照射装置によりレーザー照射されて切断され、トリミングにより抵抗値が変化し、第１の回路１０の電気的特性が調整される。レーザーヒューズ３０は、切断不良が少なく、高精度の抵抗値調整及び電気的特性の調整が可能である。   The first circuit 10 includes a laser fuse 30. The laser fuse 30 is a fuse that is cut by laser irradiation in the state of the semiconductor wafer 70 to adjust the resistance value. The laser fuse 30 is cut by being irradiated with a laser by a laser irradiation device such as a laser trimming device or a laser relief device, the resistance value is changed by the trimming, and the electrical characteristics of the first circuit 10 are adjusted. The laser fuse 30 has few cutting defects, and can adjust the resistance value and the electrical characteristics with high accuracy.

第２の回路２０は、電気溶断式抵抗調整手段４０を備える。電気溶断式抵抗調整手段４０は、過電圧を印加されたときに溶断し、抵抗値の調整を可能とする抵抗値調整手段である。電気溶断式抵抗調整手段４０は、両端に電圧を印加することにより切断可能であるので、パッケージに半導体装置６０を収容した後も、電気溶断式抵抗調整手段４０の両端の接続端子をパッケージの外部に出しておくことにより、溶断することができる。よって、第２の回路２０の抵抗値及び電気的特性は、半導体装置６０がパッケージングされた後も調整可能である。   The second circuit 20 includes an electrical fusing resistance adjusting means 40. The electric fusing resistance adjusting means 40 is a resistance value adjusting means that blows when an overvoltage is applied and enables adjustment of the resistance value. Since the electric fusing resistance adjusting means 40 can be cut by applying a voltage to both ends, the connection terminals at both ends of the electric fusing resistance adjusting means 40 are connected to the outside of the package even after the semiconductor device 60 is accommodated in the package. It can be blown out by putting it in Therefore, the resistance value and electrical characteristics of the second circuit 20 can be adjusted even after the semiconductor device 60 is packaged.

電気溶断式抵抗調整手段４０は、両端に所定値以上の電圧が印加されることにより溶断可能であれば、種々の抵抗調整手段が適用されてよいが、例えば、溶断ヒューズやザッピングダイオードが適用されてよい。溶断ヒューズは、金属製のヒューズであり、高電圧をヒューズ部に印加することにより、溶断して切断できるようになっている。また、ザッピングダイオードは、高電圧をダイオード部に印加することにより、ダイオードが破壊され、電気的に接続されるようになっている。   As long as the electric fusing resistance adjusting means 40 can be blown by applying a voltage of a predetermined value or more to both ends, various resistance adjusting means may be applied. For example, a fusing fuse or a zapping diode is applied. It's okay. The fusing fuse is a metal fuse, and can be blown and cut by applying a high voltage to the fuse portion. Further, the zapping diode is electrically connected by breaking the diode by applying a high voltage to the diode portion.

このように、本実施例に係る半導体装置６０は、パッケージング前の半導体ウエハ７０の状態で抵抗値調整を行うレーザーヒューズ３０を備えた第１の回路と、パッケージング後に製品化された半導体チップの状態で抵抗値調整を行う電気溶断式抵抗調整手段４０を備えた第２の回路２０を含んでいる。   As described above, the semiconductor device 60 according to the present embodiment includes the first circuit including the laser fuse 30 that adjusts the resistance value in the state of the semiconductor wafer 70 before packaging, and the semiconductor chip commercialized after packaging. The second circuit 20 including the electric fusing type resistance adjusting means 40 for adjusting the resistance value in the state is included.

図２は、本実施例に係る半導体装置６０がパッケージングされて半導体集積回路装置１００となった状態を示した図である。図２において、半導体装置６０を半導体ウエハ７０から切り出して各々チップの状態にし、パッケージングを行ってパッケージ８０に収容し、半導体集積回路装置（ＩＣ）１００として製品化した状態が示されている。   FIG. 2 is a diagram illustrating a state in which the semiconductor device 60 according to the present embodiment is packaged to become the semiconductor integrated circuit device 100. 2 shows a state in which the semiconductor device 60 is cut out from the semiconductor wafer 70 to form chips, packaged and accommodated in a package 80, and commercialized as a semiconductor integrated circuit device (IC) 100. FIG.

図２において、半導体装置６０は、互いに独立した第１の回路１０と第２の回路２０とを有する。第１の回路１０は、レーザーヒューズ３０を備え、第２の回路２０は、溶断ヒューズ４１を備えている。溶断ヒューズ４１は、ザッピングダイオードが適用されてもよい。図２においては、溶断ヒューズ４１を適用した例を挙げて説明するが、ザッピングダイオード等の他の電気溶断式抵抗調整手段４０も同様にして適用できる。半導体装置６０は、パッケージ８０に収容され、パッケージ８０からは、端子９０が外部に出ている。端子９０は、半導体装置６０に搭載されている回路を動作させるための入出力端子であり、このうち、第２の回路２０に接続されている端子９０も含んでいる。   In FIG. 2, the semiconductor device 60 includes a first circuit 10 and a second circuit 20 that are independent of each other. The first circuit 10 includes a laser fuse 30, and the second circuit 20 includes a fusing fuse 41. The fusing fuse 41 may be a zapping diode. In FIG. 2, an example in which the fusing fuse 41 is applied will be described. However, other electric fusing resistance adjusting means 40 such as a zapping diode can be similarly applied. The semiconductor device 60 is housed in a package 80, and terminals 90 are exposed to the outside from the package 80. The terminal 90 is an input / output terminal for operating a circuit mounted on the semiconductor device 60, and includes a terminal 90 connected to the second circuit 20 among them.

図２において、第１の回路１０は、図１で示したように、個々の半導体装置６０が切り出される前に、半導体ウエハ７０の状態でレーザーヒューズ３０の切断が行われ、抵抗値の調整により電気的特性が調整済みの状態となっている。つまり、半導体製造工程のいわゆる前工程でレーザートリミングが行われ、抵抗値の調整が終了している。レーザートリミングは、高精度なトリミングが可能であるので、精度良く第１の回路１０の電気的特性は調整された状態である。第１の回路１０については、半導体装置６０がパッケージ８０に覆われており、レーザーを照射することはできないので、パッケージングの終了後は抵抗値の調整はできない。   In FIG. 2, as shown in FIG. 1, the first circuit 10 is configured such that the laser fuse 30 is cut in the state of the semiconductor wafer 70 before the individual semiconductor devices 60 are cut out, and the resistance value is adjusted. The electrical characteristics are already adjusted. That is, laser trimming is performed in a so-called pre-process of the semiconductor manufacturing process, and the adjustment of the resistance value is completed. Since laser trimming enables high-precision trimming, the electrical characteristics of the first circuit 10 are adjusted with high accuracy. With respect to the first circuit 10, the semiconductor device 60 is covered with the package 80 and cannot be irradiated with a laser. Therefore, the resistance value cannot be adjusted after the packaging is completed.

一方、第２の回路２０は、溶断ヒューズ４１を備えているが、まだ溶断ヒューズ４１は切断されていない状態である。溶断ヒューズ４１は、パッケージング後であっても、第２の回路２０の溶断ヒューズ４１に接続された端子９０に、溶断ヒューズ４１が溶断されるような電圧を印加することにより、切断して抵抗値の調整を行うことができる。半導体装置６０は、パッケージングされたときに応力の影響を受け、パッケージング後の電気的特性が、パッケージング前と比較して変化する場合がある。そのような場合には、パッケージングが終了した後、例えば半導体製造工程の後工程で電気的特性の調整を行うか、または出荷後にユーザ側で電気的特性の調整を行うことが好ましい。よって、第２の回路２０には、パッケージングによる応力の影響を受けやすい回路、ユーザ側で更に半導体集積回路装置１００を特定用途の回路等に組み込んで使用し、その後に電気的特性の調整を行う必要がある回路、前工程では電気的特性の調整ができない回路等が適用される。このように、溶断ヒューズ４１の溶断により、パッケージング後に第２の回路２０の抵抗値の調整による電気的特性の調整を行うことができる。   On the other hand, the second circuit 20 includes a blown fuse 41, but the blown fuse 41 is not cut yet. Even after packaging, the blow fuse 41 is blown and resisted by applying a voltage at which the blow fuse 41 is blown to the terminal 90 connected to the blow fuse 41 of the second circuit 20. The value can be adjusted. When the semiconductor device 60 is packaged, the semiconductor device 60 is affected by stress, and the electrical characteristics after packaging may change as compared with those before packaging. In such a case, it is preferable to adjust the electrical characteristics after the completion of packaging, for example, after the semiconductor manufacturing process, or to adjust the electrical characteristics on the user side after shipment. Therefore, the second circuit 20 is a circuit that is easily affected by the stress caused by packaging, and the user side further incorporates the semiconductor integrated circuit device 100 into a circuit for a specific application, and then adjusts the electrical characteristics. Circuits that need to be performed, circuits that cannot adjust electrical characteristics in the previous process, and the like are applied. In this way, the electrical characteristics can be adjusted by adjusting the resistance value of the second circuit 20 after packaging by blowing the blow fuse 41.

図３は、溶断ヒューズ４１の溶断方法を示した図である。図３において、溶断ヒューズ４１に、溶断ヒューズ４１が溶断されるのに十分な大きさの電圧が印加され、溶断ヒューズ４１が熱により溶断される状態が示されている。溶断ヒューズ４１には、９[Ｖ]の電圧が印加され、溶断ヒューズ４１の溶断が開始されようとしている。このように、溶断ヒューズ４１を用いることにより、溶断ヒューズ４１自体は半導体集積回路装置１００のパッケージ８０内に収容されていても、端子９０から溶断ヒューズ３０への電圧の印加を行うことができれば、溶断ヒューズ３０を溶断でき、第２の回路２０の電気的特性の調整が可能である。   FIG. 3 is a view showing a method for blowing the blow fuse 41. FIG. 3 shows a state in which a voltage sufficient to blow the blown fuse 41 is applied to the blown fuse 41 and the blown fuse 41 is blown by heat. A voltage of 9 [V] is applied to the blow fuse 41, and the blow of the blow fuse 41 is about to start. In this way, by using the blow fuse 41, even if the blow fuse 41 itself is accommodated in the package 80 of the semiconductor integrated circuit device 100, if voltage can be applied from the terminal 90 to the blow fuse 30, The blow fuse 30 can be blown, and the electrical characteristics of the second circuit 20 can be adjusted.

図４は、溶断ヒューズ４１の溶断で発生し易い現象の説明図である。図４（ａ）は、溶断ヒューズ４１が完全に溶断した状態を示した模式図である。図４（ａ）において、溶断ヒューズ４１は、完全に溶断して切断されているので、電気的接続は完全に開放され、抵抗値Ｒは無限大となる。このような状態では、溶断ヒューズ４１による抵抗値の調整は、理想的に行われる。   FIG. 4 is an explanatory diagram of a phenomenon that is likely to occur when the fusing fuse 41 is blown. FIG. 4A is a schematic diagram showing a state where the blow fuse 41 is completely blown. In FIG. 4A, since the blow fuse 41 is completely blown and cut, the electrical connection is completely opened, and the resistance value R becomes infinite. In such a state, the adjustment of the resistance value by the blow fuse 41 is ideally performed.

一方、図４（ｂ）は、溶断ヒューズ４１が不完全に溶断した状態を示した模式図である。図４（ｂ）に示すように、溶断ヒューズ４１の溶断が不完全で、接続が中途半端に残った状態となったときには、例えば元々の溶断前の溶断ヒューズ４１の抵抗値ＲがＲ＝１〔ｋΩ〕であったときには、Ｒ＝∞とならずに、Ｒ≒１〔ＭΩ〕のような中途半端な値となる。このような場合には、抵抗値が適切に調整されずに、電気的特性の調整も理想的には行われないことになる。このような溶断不良は、レーザーヒューズ３０においては少ないが、溶断ヒューズ４１においては、その割合がレーザーヒューズ３０よりも増加する。   On the other hand, FIG. 4B is a schematic diagram showing a state where the blow fuse 41 is blown incompletely. As shown in FIG. 4B, when the fusing fuse 41 is incompletely blown and the connection is left halfway, for example, the resistance value R of the fusing fuse 41 before the original fusing is R = 1. When [kΩ], R = ∞ but not halfway values such as R≈1 [MΩ]. In such a case, the resistance value is not properly adjusted, and the electrical characteristics are not ideally adjusted. Such a fusing defect is less in the laser fuse 30, but the ratio of the fusing fuse 41 is higher than that in the laser fuse 30.

図２に戻り、図４において説明した内容を考慮すると、レーザーヒューズ３０の切断は、溶断ヒューズ４１よりも高精度であり、切断不良が少ないので、第１の回路１０と第２の回路２０にどのような回路を適用して配置するかは、このようなヒューズ切断自体の歩留まりとの関係も考慮して決めるようにしてよい。つまり、例えば、パッケージング後の応力の影響が少ない回路については、第２の回路２０のように、高精度のレーザーヒューズ３０を用いて電気的特性の調整を行うことが好ましい。一方、パッケージング後の応力の影響が大きい回路や、パッケージング後でないと調整が不可能な回路、例えばユーザ側で他の回路に組み込んでからの調整が必要な回路については、第１の回路１０のように、溶断ヒューズ４１を用いるようにすることが好ましい。   Returning to FIG. 2, considering the contents described in FIG. 4, the cutting of the laser fuse 30 is more accurate than the fusing fuse 41, and there are few cutting defects, so that the first circuit 10 and the second circuit 20 are cut. What kind of circuit is applied and arranged may be determined in consideration of the relationship with the yield of such fuse cutting itself. That is, for example, for a circuit that is less affected by stress after packaging, it is preferable to adjust the electrical characteristics using a high-precision laser fuse 30 as in the second circuit 20. On the other hand, for a circuit that is greatly affected by stress after packaging, or a circuit that cannot be adjusted without packaging, for example, a circuit that requires adjustment after being incorporated in another circuit on the user side, the first circuit As shown in FIG. 10, it is preferable to use the blow fuse 41.

このように、本実施例に係る半導体装置６０においては、トリミングによる電気的特性の調整のタイミング、歩留まり等を総合的に考慮に入れて、回路の機能や用途に合わせて適切にレーザーヒューズ３０又は溶断ヒューズ４１を組み合わせて用いることができる。これにより、柔軟で歩留まりの良い半導体装置６０及び半導体集積回路装置１００とすることができる。   As described above, in the semiconductor device 60 according to the present embodiment, the timing of adjusting the electrical characteristics by trimming, the yield, and the like are comprehensively taken into consideration, and the laser fuse 30 or the appropriate one according to the circuit function and application. A fusing fuse 41 can be used in combination. Thereby, the semiconductor device 60 and the semiconductor integrated circuit device 100 which are flexible and have a high yield can be obtained.

なお、溶断ヒューズ４１による抵抗値調整は、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）でも代用可能であるが、ＥＥＰＲＯＭは高価であり、半導体装置６０及び半導体集積回路装置１００の単価が上昇してしまうという問題がある。本実施例に係る半導体装置６０及び半導体集積回路装置１００によれば、安価で柔軟な回路特性の調整が可能な半導体装置６０及び半導体集積回路装置１００を提供することができる。   The resistance value adjustment by the blow fuse 41 can be replaced by an EEPROM (Electrically Erasable and Programmable Read Only Memory), but the EEPROM is expensive and the unit price of the semiconductor device 60 and the semiconductor integrated circuit device 100 increases. There is a problem. According to the semiconductor device 60 and the semiconductor integrated circuit device 100 according to the present embodiment, it is possible to provide the semiconductor device 60 and the semiconductor integrated circuit device 100 that can adjust circuit characteristics inexpensively and flexibly.

図５は、本実施例に係る半導体装置６０及び半導体集積回路装置１００を、具体的な用途を有する温度補償水晶発振器５０の回路に適用した一例を示した回路ブロック図である。図５において、温度補償水晶発振器５０は、基準電圧発生器１０ａと、レーザーヒューズ３０ａと、温度センサ２１と、温度補償回路２０ａと、電気溶断抵抗調整手段４０ａと、水晶振動子５１と、電圧制御発振器５２と、バッファ５３とを有する。   FIG. 5 is a circuit block diagram showing an example in which the semiconductor device 60 and the semiconductor integrated circuit device 100 according to the present embodiment are applied to a circuit of a temperature compensated crystal oscillator 50 having a specific application. In FIG. 5, a temperature compensated crystal oscillator 50 includes a reference voltage generator 10a, a laser fuse 30a, a temperature sensor 21, a temperature compensation circuit 20a, an electric fusing resistance adjusting means 40a, a crystal resonator 51, and a voltage control. It has an oscillator 52 and a buffer 53.

温度補償発振器５０は、周波数安定度の中で最も影響の大きい温度特性を、温度補償回路２０ａにより、水晶振動子固有の周波数温度特性より安定化させることを目的とした発振器である。図５において、水晶振動子５１で発生した振動の周波数は、電圧制御発振器５２で制御され、所望の周波数を得ることができるように構成されている。そして、電圧制御発振器８０の基準電圧は、基準電圧発生回路１０ａにより与えられる。また、温度センサ２１で検出された周囲温度は、温度補償回路２０ａに入力され、温度補償回路２０ａで温度補償電圧が生成されて電圧制御発振器５２に印加される。これにより、電圧制御発振器５２は、周囲温度変化に対して安定した周波数を発生させることができる。そして、電圧制御発振器５２の発振信号は、バッファ５３を介して出力される。   The temperature compensated oscillator 50 is an oscillator whose purpose is to stabilize the temperature characteristic having the greatest influence in the frequency stability from the frequency temperature characteristic unique to the crystal resonator by the temperature compensation circuit 20a. In FIG. 5, the frequency of vibration generated by the crystal resonator 51 is controlled by a voltage controlled oscillator 52 so that a desired frequency can be obtained. The reference voltage of the voltage controlled oscillator 80 is given by the reference voltage generation circuit 10a. The ambient temperature detected by the temperature sensor 21 is input to the temperature compensation circuit 20a, and a temperature compensation voltage is generated by the temperature compensation circuit 20a and applied to the voltage controlled oscillator 52. Thereby, the voltage controlled oscillator 52 can generate a stable frequency with respect to the ambient temperature change. The oscillation signal of the voltage controlled oscillator 52 is output through the buffer 53.

ここで、基準電圧発生回路１０ａの電気的特性は、レーザーヒューズ３０ａをレーザーで切断することにより、抵抗値を変化させて調整できるようになっている。つまり、基準電圧のバラツキが少なくなるように、レーザーヒューズ３０ａのトリミングが、パッケージング前の半導体ウエハ７０の段階で実行され、調整される。   Here, the electrical characteristics of the reference voltage generation circuit 10a can be adjusted by changing the resistance value by cutting the laser fuse 30a with a laser. That is, the trimming of the laser fuse 30a is executed and adjusted at the stage of the semiconductor wafer 70 before packaging so that the variation in the reference voltage is reduced.

一方、温度補償回路２０ａから電圧制御発振器５２に供給される水晶振動子５１のバラツキを吸収するための温度補償電圧は、パッケージング後、半導体集積回路装置１００の製品として出荷された後、ユーザ側で調整される。つまり、ユーザ側で、半導体集積回路装置１００の端子９０に電圧が印加され、電気溶断式抵抗調整手段４０ａが溶断され、温度補償回路２０ａの電気的特性が調整される。ユーザ側では、半導体集積回路装置１００を受け入れてから、独自の基準により直ちに調整を行うことも可能であるし、温度補償水晶発振器５０の半導体集積回路装置１００を、他の用途の回路に組み込んで、それから電気溶断式抵抗調整手段４０ａの切断を行うことも可能である。また、電気溶断式抵抗調整手段４０ａには、溶断ヒューズ４１が適用されてもよいし、ザッピングダイオードが適用されてもよいし、他の電気的溶断により抵抗値を調整する手段が適用されてもよい。   On the other hand, the temperature compensation voltage for absorbing the variation of the crystal resonator 51 supplied from the temperature compensation circuit 20a to the voltage controlled oscillator 52 is packaged and shipped as a product of the semiconductor integrated circuit device 100. It is adjusted with. That is, on the user side, a voltage is applied to the terminal 90 of the semiconductor integrated circuit device 100, the electric fusing type resistance adjusting means 40a is blown, and the electric characteristics of the temperature compensation circuit 20a are adjusted. On the user side, the semiconductor integrated circuit device 100 can be adjusted immediately after receiving the semiconductor integrated circuit device 100, and the semiconductor integrated circuit device 100 of the temperature-compensated crystal oscillator 50 is incorporated into a circuit for other purposes. Then, it is also possible to cut the electric fusing resistance adjusting means 40a. In addition, the electric fuse type resistance adjusting means 40a may be applied with a fusing fuse 41, a zapping diode, or another means for adjusting the resistance value by electric fusing. Good.

このように、第１の回路１０には基準電圧発生回路１０ａ、第２の回路２０には温度補償回路２０ａを適用することにより、温度補償水晶発振器５０の適切な回路特性の調整を行うことができる。   As described above, by applying the reference voltage generation circuit 10a to the first circuit 10 and the temperature compensation circuit 20a to the second circuit 20, an appropriate circuit characteristic of the temperature compensated crystal oscillator 50 can be adjusted. it can.

以上、図１〜５を用いて説明したように、本実施例に係る半導体装置６０及び半導体集積回路装置１００によれば、独立した複数の回路を有する半導体装置６０及び半導体集積回路装置１００について、各回路に種類の異なるヒューズを設け、これにより抵抗値を調整して回路の電気的特性を調整することにより、各回路の用途や機能に応じた適切な調整を行うことができる。   As described above with reference to FIGS. 1 to 5, according to the semiconductor device 60 and the semiconductor integrated circuit device 100 according to this embodiment, the semiconductor device 60 and the semiconductor integrated circuit device 100 having a plurality of independent circuits are as follows. By providing different types of fuses in each circuit, and adjusting the electrical characteristics of the circuit by adjusting the resistance value, it is possible to make an appropriate adjustment according to the application and function of each circuit.

次に、図６を用いて、本実施例に係る半導体装置６０の電気的特性の調整方法の処理フローについて説明する。図６は、本実施例に係る半導体装置６０の電気的特性の調整方法の処理フロー図である。   Next, the processing flow of the method for adjusting the electrical characteristics of the semiconductor device 60 according to this embodiment will be described with reference to FIG. FIG. 6 is a process flow diagram of the method for adjusting the electrical characteristics of the semiconductor device 60 according to the present embodiment.

ステップ１００では、半導体装置６０の前工程の製造工程が実行される。つまり、半導体ウエハ７０の所定の処理が実行され、半導体ウエハ７０上に複数の半導体装置６０が形成される。   In step 100, the manufacturing process of the previous process of the semiconductor device 60 is performed. That is, predetermined processing of the semiconductor wafer 70 is executed, and a plurality of semiconductor devices 60 are formed on the semiconductor wafer 70.

なお、本実施例に係る半導体装置６０は、複数の独立した回路を有しており、少なくとも、第１の回路１０と第２の回路２０とを有する。第１の回路１０には、抵抗値調整用のレーザーヒューズ３０が備えられ、第２の回路２０には、同様に抵抗値調整用の電気溶断式抵抗値調整手段４０が備えられている。本処理フローにおいては、電気式抵抗値調整手段４０には、溶断ヒューズ４１が適用されている例を挙げて説明するが、ザッピングダイオード等が適用可能であることは、今までと同様である。   The semiconductor device 60 according to the present embodiment includes a plurality of independent circuits, and includes at least the first circuit 10 and the second circuit 20. The first circuit 10 is provided with a laser fuse 30 for adjusting a resistance value, and the second circuit 20 is similarly provided with an electric fusing type resistance value adjusting means 40 for adjusting a resistance value. In this processing flow, an example in which a fusing fuse 41 is applied to the electrical resistance value adjusting means 40 will be described. However, a zapping diode or the like is applicable as before.

ステップ１１０では、半導体ウエハ７０に形成された個々の半導体装置６０について、プローブテストが実行され、半導体装置６０の電気的試験が行われる。プローブテストは、例えば、プローバを用いて、プローブ針を半導体装置６０上に形成されたパッドに接触させ、プローブ針から所定の電圧や電流を供給し、出力を測定することにより実行されてよい。   In step 110, a probe test is performed on each semiconductor device 60 formed on the semiconductor wafer 70, and an electrical test of the semiconductor device 60 is performed. The probe test may be executed by, for example, using a prober to bring a probe needle into contact with a pad formed on the semiconductor device 60, supplying a predetermined voltage or current from the probe needle, and measuring an output.

ステップ１１０において、プローブテストの結果が不良であった場合には、ステップ１２０に進む。一方、プローブテストの結果が良好であった場合には、ステップ１４０に進む。   In step 110, if the result of the probe test is bad, the process proceeds to step 120. On the other hand, if the result of the probe test is good, the process proceeds to step 140.

ステップ１２０では、レーザーヒューズトリミングが実行される。つまり、第１の回路１０に備えられたレーザーヒューズ３０が、所望の抵抗値を得るべく選択的に切断されて調整される。これにより、第１の回路１０の電圧値や電流値等の電気的特性が適正な範囲となるように調整される。   In step 120, laser fuse trimming is performed. That is, the laser fuse 30 provided in the first circuit 10 is selectively cut and adjusted so as to obtain a desired resistance value. As a result, the electrical characteristics such as the voltage value and current value of the first circuit 10 are adjusted to be in an appropriate range.

ステップ１３０では、レーザーヒューズトリミング後の再度のプローブテストが実行される。つまり、レーザーヒューズトリミングにより、半導体装置６０の第１の回路１０が適正な電気的特性を示すようになったか否かを試験する。   In step 130, another probe test after laser fuse trimming is performed. That is, it is tested whether or not the first circuit 10 of the semiconductor device 60 has an appropriate electrical characteristic by laser fuse trimming.

ステップ１３０において、再度のプローブテストで、半導体装置６０が良品と判定された場合には、ステップ１４０に進む。一方、再度のプローブテストで、半導体装置６０が不良品と判定された場合には、ステップ１９０に進む。   If it is determined in step 130 that the semiconductor device 60 is a non-defective product in the second probe test, the process proceeds to step 140. On the other hand, if the semiconductor device 60 is determined to be defective in the second probe test, the process proceeds to step 190.

ステップ１９０においては、半導体装置６０は不良品と判定され、処理フローを終了する。   In step 190, the semiconductor device 60 is determined as a defective product, and the processing flow ends.

一方、ステップ１４０では、半導体装置６０のパッケージングが行われ、半導体装置６０は、パッケージ８０に収容される。これにより、半導体装置６０が半導体集積回路装置１００として製品化される。   On the other hand, in step 140, the semiconductor device 60 is packaged, and the semiconductor device 60 is accommodated in the package 80. As a result, the semiconductor device 60 is commercialized as the semiconductor integrated circuit device 100.

ステップ１５０では、半導体集積回路装置１００の選別テストが実行される。これは、半導体集積回路装置１００のパッケージ８０の外部の端子９０を用いて実行される。選別テストは、例えば、端子９０に、所定の電圧や電流が供給され、その出力を測定することにより行われてよい。   In step 150, a screening test for the semiconductor integrated circuit device 100 is performed. This is executed by using an external terminal 90 of the package 80 of the semiconductor integrated circuit device 100. The selection test may be performed, for example, by supplying a predetermined voltage or current to the terminal 90 and measuring its output.

ステップ１５０において、半導体集積回路装置１００が良品と判定された場合には、ステップ１８０に進み、不良品と判定された場合には、ステップ１６０に進む。   If it is determined in step 150 that the semiconductor integrated circuit device 100 is non-defective, the process proceeds to step 180. If it is determined to be defective, the process proceeds to step 160.

ステップ１６０では、溶断ヒューズ４１に選択的に電圧が印加されて溶断され、トリミングが行われて所望の抵抗値を得る調整が行われる。これにより、第２の回路２０の電圧値や電流値等の電気的特性の調整が行われる。そして、半導体集積回路装置１００が適正に動作するように調整が行われる。   In step 160, a voltage is selectively applied to the blown fuse 41 to blow it, and trimming is performed to obtain a desired resistance value. As a result, the electrical characteristics such as the voltage value and current value of the second circuit 20 are adjusted. Then, adjustment is performed so that the semiconductor integrated circuit device 100 operates properly.

ステップ１７０では、２度目の選別テストが実行される。ステップ１６０において、溶断ヒューズ４１を用いて第２の回路２０の抵抗値及び電気的特性の調整が行われたので、再度の選別テストを行い、電気的特性が適正となったか否かを検査する。   In step 170, a second screening test is performed. In step 160, since the resistance value and electrical characteristics of the second circuit 20 have been adjusted using the blow fuse 41, another selection test is performed to check whether or not the electrical characteristics are appropriate. .

ステップ１７０において、選別テストに不合格で、半導体集積回路装置１００が不良と判定された場合には、ステップ１９０に進み、不良品と決定されて処理フローを終了する。一方、２度目の選別テストに合格し、良品と判定された場合には、ステップ１８０に進む。   If it is determined in step 170 that the selection test has failed and the semiconductor integrated circuit device 100 is determined to be defective, the process proceeds to step 190 where it is determined as a defective product and the processing flow is terminated. On the other hand, if the second selection test is passed and the product is determined to be non-defective, the process proceeds to step 180.

ステップ１８０では、良品の結果を受けて、半導体集積回路装置１００の出荷が行われ、処理フローを終了する。   In step 180, the semiconductor integrated circuit device 100 is shipped in response to the non-defective product result, and the processing flow ends.

このように、本実施例に係る半導体装置６０の電気的特性の調整方法によれば、半導体装置６０が搭載する回路１０、２０の用途に応じて、適切なトリミング方法を行うことができ、高精度の電気的特性の調整を行うことができる。   As described above, according to the method for adjusting the electrical characteristics of the semiconductor device 60 according to the present embodiment, an appropriate trimming method can be performed according to the use of the circuits 10 and 20 mounted on the semiconductor device 60. The electrical characteristics can be adjusted with accuracy.

なお、図６の処理フローにおいては、パッケージング後の、出荷前の後工程で選別テストを行う例を説明したが、ユーザ側で溶断ヒューズ４１の調整を行う場合には、ステップ１４０のパッケージングの後にステップ１８０をすぐ行って出荷をし、ユーザ側でステップ１５０〜１７０を実行するようにしてもよい。または、ステップ１５０の選別テストにおいて、不合格となった半導体集積回路装置１００は不良品として扱い、ステップ１９０にすぐ移動して不良品との決定を行うようにしてもよい。   In the processing flow of FIG. 6, the example in which the screening test is performed in the post-process before packaging and before shipment has been described. However, when the fusing fuse 41 is adjusted on the user side, the packaging in step 140 is performed. Thereafter, step 180 may be performed immediately before shipment, and steps 150 to 170 may be executed on the user side. Alternatively, the semiconductor integrated circuit device 100 that has failed in the screening test in step 150 may be handled as a defective product, and the process may immediately move to step 190 to determine the defective product.

これにより、溶断ヒューズ４１による調整は行われておらず、ユーザ側で自由に溶断ヒューズ４１を選択的に溶断して半導体集積回路装置１００の電気的特性の調整を行える状態で出荷を行うことができる。   As a result, adjustment by the blow fuse 41 is not performed, and shipment is performed in a state in which the fuse fuse 41 is selectively blown freely by the user so that the electrical characteristics of the semiconductor integrated circuit device 100 can be adjusted. it can.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

本実施例に係る半導体装置６０の半導体ウエハ７０上の構成を示した図である。It is the figure which showed the structure on the semiconductor wafer 70 of the semiconductor device 60 which concerns on a present Example. 本実施例に係る半導体装置６０がパッケージングされた状態を示した図である。It is the figure which showed the state by which the semiconductor device 60 which concerns on a present Example was packaged. 溶断ヒューズ４１の溶断方法を示した図である。FIG. 6 is a diagram showing a method for blowing the blow fuse 41. 溶断ヒューズ４１の溶断で発生し易い現象の説明図である。図４（ａ）は、溶断ヒューズ４１が完全に溶断した状態を示した模式図である。図４（ｂ）は、溶断ヒューズ４１が不完全に溶断した状態を示した模式図である。FIG. 6 is an explanatory diagram of a phenomenon that is likely to occur when the blow fuse 41 is blown. FIG. 4A is a schematic diagram showing a state where the blow fuse 41 is completely blown. FIG. 4B is a schematic diagram showing a state where the blow fuse 41 is blown incompletely. 本実施例に係る半導体装置６０及び半導体集積回路装置１００を温度補償水晶発振器の回路に適用した一例を示す回路ブロック図である。It is a circuit block diagram which shows an example which applied the semiconductor device 60 and semiconductor integrated circuit device 100 which concern on a present Example to the circuit of a temperature compensation crystal oscillator. 本実施例に係る半導体装置６０の電気的特性の調整方法の処理フロー図である。It is a processing flow figure of the adjustment method of the electrical property of the semiconductor device 60 concerning a present Example.

符号の説明Explanation of symbols

１０、１０ａ 第１の回路
２０、２０ａ 第２の回路
２１ 温度センサ
３０、３０ａ レーザーヒューズ
４０、４０ａ 電気溶断式抵抗値調整手段
４１ 溶断ヒューズ
５０ 温度補償水晶発振器
５１ 水晶振動子
５２ 電圧制御発振器
５３ バッファ
６０ 半導体装置
７０ 半導体ウエハ
８０ パッケージ
９０ 端子
１００ 半導体集積回路装置 DESCRIPTION OF SYMBOLS 10, 10a 1st circuit 20, 20a 2nd circuit 21 Temperature sensor 30, 30a Laser fuse 40, 40a Electrical fusing type resistance value adjustment means 41 Fusing fuse 50 Temperature compensation crystal oscillator 51 Crystal oscillator 52 Voltage control oscillator 53 Buffer 60 Semiconductor Device 70 Semiconductor Wafer 80 Package 90 Terminal 100 Semiconductor Integrated Circuit Device

Claims (7)

互いに独立した第１の回路及び第２の回路を有し、前記第１の回路はパッケージング前に電気的特性が調整され、前記第２の回路はパッケージング後に電気的特性が調整される半導体装置であって、
前記第１の回路は、レーザー切断により抵抗値が調整されるレーザーヒューズを有し、
前記第２の回路は、電気的溶断により抵抗値が調整される電気溶断式抵抗調整手段を有することを特徴とする半導体装置。 A semiconductor device having a first circuit and a second circuit which are independent from each other, the electrical characteristics of the first circuit being adjusted before packaging, and the electrical characteristics of the second circuit being adjusted after packaging A device,
The first circuit has a laser fuse whose resistance value is adjusted by laser cutting,
The semiconductor device according to claim 1, wherein the second circuit includes an electric fusing type resistance adjusting unit that adjusts a resistance value by electric fusing. 前記電気溶断式抵抗調整手段は、溶断ヒューズ又はザッピングダイオードであることを特徴とする請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the electric blow type resistance adjusting means is a blow fuse or a zapping diode. 請求項１又は２に記載の半導体装置を有し、
該半導体装置が有するレーザーヒューズが切断済みの状態でパッケージングされたことを特徴とする半導体集積回路装置。 A semiconductor device according to claim 1 or 2,
A semiconductor integrated circuit device, wherein the laser fuse of the semiconductor device is packaged in a cut state. 前記半導体集積回路装置は、所定の用途の回路に組み込まれてから、前記半導体装置の電気溶断式抵抗調整手段の電気的溶断が行われることを特徴とする請求項３に記載の半導体集積回路装置。   4. The semiconductor integrated circuit device according to claim 3, wherein the semiconductor integrated circuit device is incorporated into a circuit for a predetermined application, and then the electrical fusing resistance adjusting means of the semiconductor device is electrically fused. . 互いに独立した第１の回路及び第２の回路を有し、前記第１の回路は抵抗値調整用のレーザーヒューズを備え、前記第２の回路は抵抗値調整用の電気溶断式抵抗調整手段を備えた半導体装置の電気的特性の調整方法であって、
前記半導体装置がパッケージングされる前に、前記レーザーヒューズを切断して前記第１の回路の電気的特性を調整するステップと、
前記半導体装置がパッケージングされた後に、前記電気溶断式抵抗調整手段に電圧を印加して前記電気溶断式抵抗調整手段を溶断し、前記第２の回路の電気的特性を調整するステップと、を有することを特徴とする半導体装置の電気的特性の調整方法。 The first circuit includes a first circuit and a second circuit independent of each other, the first circuit includes a laser fuse for adjusting a resistance value, and the second circuit includes an electric fusing type resistance adjusting unit for adjusting the resistance value. A method for adjusting the electrical characteristics of a semiconductor device comprising:
Cutting the laser fuse to adjust the electrical characteristics of the first circuit before the semiconductor device is packaged;
After the semiconductor device is packaged, applying a voltage to the electric fusing resistance adjusting means to fusing the electric fusing resistance adjusting means and adjusting the electrical characteristics of the second circuit; A method for adjusting electrical characteristics of a semiconductor device, comprising: 前記電気溶断式抵抗調整手段は、溶断ヒューズ又はザッピングダイオードであることを特徴とする請求項５に記載の半導体装置の電気的特性の調整方法。   6. The method of adjusting electrical characteristics of a semiconductor device according to claim 5, wherein the electric blow type resistance adjusting means is a blow fuse or a zapping diode. 前記第２の回路の電気的特性を調整するステップは、パッケージングされた前記半導体装置が所定の用途の回路に組み込まれてから実行されることを特徴とする請求項５又は６に記載の半導体装置の電気的特性の調整方法。   The semiconductor device according to claim 5, wherein the step of adjusting the electrical characteristics of the second circuit is performed after the packaged semiconductor device is incorporated in a circuit for a predetermined application. Method for adjusting the electrical characteristics of the device.
JP2008131264A 2008-05-19 2008-05-19 Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device Pending JP2009283506A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008131264A JP2009283506A (en) 2008-05-19 2008-05-19 Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131264A JP2009283506A (en) 2008-05-19 2008-05-19 Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device

Publications (1)

Publication Number Publication Date
JP2009283506A true JP2009283506A (en) 2009-12-03

Family

ID=41453700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131264A Pending JP2009283506A (en) 2008-05-19 2008-05-19 Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device

Country Status (1)

Country Link
JP (1) JP2009283506A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209236A (en) * 2010-03-30 2011-10-20 Sharp Corp Sensor device, electronic equipment and manufacturing method of sensor device
WO2012137590A1 (en) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 Semiconductor device
US9324457B2 (en) 2014-03-12 2016-04-26 Kabushiki Kaisha Toshiba Nonvolatile memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161749A (en) * 1985-01-11 1986-07-22 Yokogawa Electric Corp Semiconductor device
JP2001068555A (en) * 1999-07-27 2001-03-16 Internatl Business Mach Corp <Ibm> Mixed fused technology
JP2002026258A (en) * 2000-07-04 2002-01-25 Fujitsu Ltd Trimming circuit and semiconductor integrated circuit
JP2002314407A (en) * 2000-12-30 2002-10-25 Hynix Semiconductor Inc Synchronous semiconductor device for adjusting phase offset in a delay locked loop
JP2003007053A (en) * 2001-06-26 2003-01-10 Toshiba Corp Semiconductor memory integrated circuit
JP2007011339A (en) * 2005-07-01 2007-01-18 Samsung Electronics Co Ltd Source driver for controlling slew rate and method for controlling same
JP2008071407A (en) * 2006-09-14 2008-03-27 Elpida Memory Inc Semiconductor memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161749A (en) * 1985-01-11 1986-07-22 Yokogawa Electric Corp Semiconductor device
JP2001068555A (en) * 1999-07-27 2001-03-16 Internatl Business Mach Corp <Ibm> Mixed fused technology
JP2002026258A (en) * 2000-07-04 2002-01-25 Fujitsu Ltd Trimming circuit and semiconductor integrated circuit
JP2002314407A (en) * 2000-12-30 2002-10-25 Hynix Semiconductor Inc Synchronous semiconductor device for adjusting phase offset in a delay locked loop
JP2003007053A (en) * 2001-06-26 2003-01-10 Toshiba Corp Semiconductor memory integrated circuit
JP2007011339A (en) * 2005-07-01 2007-01-18 Samsung Electronics Co Ltd Source driver for controlling slew rate and method for controlling same
JP2008071407A (en) * 2006-09-14 2008-03-27 Elpida Memory Inc Semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209236A (en) * 2010-03-30 2011-10-20 Sharp Corp Sensor device, electronic equipment and manufacturing method of sensor device
WO2012137590A1 (en) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 Semiconductor device
US9324457B2 (en) 2014-03-12 2016-04-26 Kabushiki Kaisha Toshiba Nonvolatile memory
US9536621B2 (en) 2014-03-12 2017-01-03 Kabushiki Kaisha Toshiba Nonvolatile memory

Similar Documents

Publication Publication Date Title
JP2007067340A (en) Semiconductor integrated circuit device and method for testing the same
JP2007109803A (en) Trimming circuit, electronic circuit and trimming control system
JP2009283506A (en) Semiconductor device, semiconductor integrated circuit device, and method of adjusting electric characteristics of semiconductor device
US20090128226A1 (en) Fuse option circuit
KR100673002B1 (en) EFUSE circuit using leakage current path of transistor
US8570094B2 (en) Semiconductor integrated circuit and method for driving the same
JP3948430B2 (en) Manufacturing method of semiconductor integrated circuit
JP2000124279A (en) Semiconductor device applicable to wafer burn-in
JP3642555B2 (en) Semiconductor device and test method thereof
JP2001094347A (en) Crystal oscillator and drive characteristic measuring method for quartz oscillator in the same
JP2006209946A (en) Method and system for testing ram redundant integrated circuit
KR0157344B1 (en) Fuse circuit for semiconductor memory
JP2010011254A (en) Inspecting method for oscillation confirmation
JP2010272825A (en) Semiconductor integrated circuit device
JP2014192210A (en) Semiconductor device, semiconductor device manufacturing method, and semiconductor device inspection method
JPH065677A (en) Semiconductor device
US8749298B2 (en) Anti-fuse circuit
JP5318597B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4545416B2 (en) PROM circuit
JP2008205258A (en) Semiconductor device and its trimming method
JP2001189099A (en) Reference voltage generating circuit, semiconductor memory, and its burn-in method
JP2008124345A (en) Trimming circuit
CN117497452A (en) Chip manufacturing method and chip
KR100835464B1 (en) Circuit for detecting fuse status
US6747468B2 (en) Circuit trimming of packaged IC chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702