JP2009278121A - Printed circuit board device - Google Patents

Printed circuit board device Download PDF

Info

Publication number
JP2009278121A
JP2009278121A JP2009164126A JP2009164126A JP2009278121A JP 2009278121 A JP2009278121 A JP 2009278121A JP 2009164126 A JP2009164126 A JP 2009164126A JP 2009164126 A JP2009164126 A JP 2009164126A JP 2009278121 A JP2009278121 A JP 2009278121A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
dummy pattern
pattern
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009164126A
Other languages
Japanese (ja)
Other versions
JP5444901B2 (en
Inventor
Shoya Okazaki
祥也 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuka Fuji Xerox Manufacturing Co Ltd
Original Assignee
Suzuka Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuka Fuji Xerox Manufacturing Co Ltd filed Critical Suzuka Fuji Xerox Manufacturing Co Ltd
Priority to JP2009164126A priority Critical patent/JP5444901B2/en
Publication of JP2009278121A publication Critical patent/JP2009278121A/en
Application granted granted Critical
Publication of JP5444901B2 publication Critical patent/JP5444901B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed circuit board device that achieves elimination of a solder failure due to self alignment by preparing a dummy pattern immediately under the body of a surface mounting part. <P>SOLUTION: The printed circuit board device 1 is provided with a surface mounting part 3, where lead groups, in which a plurality of leads 4 protruded from a flat surface 14 including a back surface 9 of the body 8 are arranged in a row, are formed in two rows along the side surface of the mutually-parallel body 8, and a printed circuit board 2, in which the dummy pattern 11 is formed between two rows of pad groups, while the two rows of pad groups composed of a plurality of pads 6 corresponding to the lead groups, are formed. The thickness of the dummy pattern 11 is made identical to the thickness 15 of a circuit pattern. A solder resist 12, in which the thickness is set so as to contact with the back surface 9 of the surface mounting part 3, is formed in the dummy pattern 11 facing the back surface 9 of the surface mounting part 3. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、プリント配線基板（ベアボード）にＳＯＪ（Small Outline J-leaded）等の形状の表面実装部品を実装（半田付け）したプリント配線基板装置に関するものである。   The present invention relates to a printed wiring board device in which a surface mounting component having a shape such as SOJ (Small Outline J-leaded) is mounted (soldered) on a printed wiring board (bare board).

従来より、ＳＯＰ（Small Outline Package）、ＳＯＪ等の形状の表面実装部品をプリント配線基板に実装したプリント配線基板装置が各種の電気製品に使用されている。   2. Description of the Related Art Conventionally, printed wiring board devices in which surface mount components having shapes such as SOP (Small Outline Package) and SOJ are mounted on a printed wiring board have been used for various electric products.

ここで、ＳＯＰとは、対向する２辺からリード（端子）をガルウイング状に伸ばしたもので、小型のプラスチックモールドのパッケージを備えた電子部品（表面実装部品）をいう。ＱＦＰ（Quad Flat Package）の２辺にのみリードを持つ形状ともいえる。ＳＯＩＣ（Small Outline Integrated Circuit)と呼ぶこともある。ＳＯＰの薄いパッケージ形状のものを特にＴＳＯＰ(Thin ＳＯＰ)と呼ぶ。また、ＳＯＪとは、リードをＳＯＰとは逆に内側にＪ型に曲げたパッケージを備えた電子部品をいう。   Here, SOP is an electronic component (surface-mounted component) provided with a small plastic mold package in which leads (terminals) are extended in a gull-wing shape from two opposite sides. It can be said that the shape has leads only on two sides of a QFP (Quad Flat Package). Sometimes referred to as SOIC (Small Outline Integrated Circuit). A package having a thin SOP is called a TSOP (Thin SOP). In addition, SOJ refers to an electronic component having a package in which leads are bent into a J shape inside as opposed to SOP.

これらの表面実装部品は、クリーム半田印刷機によりプリント配線基板の表面に形成されたパッドにクリーム半田が塗布された後、電子部品実装機により当該パッドに印刷されたクリーム半田上に表面実装部品のリードが載せられ、リフロー炉の中でクリーム半田が溶融された後、当該クリーム半田が冷却固化されることによりプリント配線基板への実装が完了する。   These surface mount components are obtained by applying cream solder to the pads formed on the surface of the printed wiring board by a cream solder printer, and then mounting the surface mount components on the cream solder printed on the pads by the electronic component mounter. After the lead is placed and the cream solder is melted in the reflow furnace, the cream solder is cooled and solidified to complete the mounting on the printed circuit board.

かかる一連の工程の中で、プリント配線基板と表面実装部品をリフロー炉によって加熱し、クリーム半田を溶融させるとき、クリーム半田はリード（部品側電極）とパッド（基板側電極）に接触しつつ溶融するものの、その表面張力によって略球形状に変形する傾向がある。このため、クリーム半田の変形に伴って、表面実装部品は、リードとパッドとが最短距離で対面する位置に変位し、リードとパッドとが正対する正規の搭載位置に移動する（セルフアライメント作用）。   In such a series of processes, when the printed wiring board and surface-mounted components are heated in a reflow oven to melt the cream solder, the cream solder melts while contacting the leads (component side electrodes) and pads (substrate side electrodes). However, it tends to be deformed into a substantially spherical shape by its surface tension. For this reason, along with the deformation of the cream solder, the surface mount component is displaced to a position where the lead and the pad face each other at the shortest distance, and moves to a proper mounting position where the lead and the pad face each other (self-alignment action). .

かかるセルフアライメント作用を利用したプリント配線基板装置の製造に関する技術は多数提案されている（例えば、特許文献１および２参照）。   Many techniques relating to the manufacture of a printed wiring board device using such a self-alignment action have been proposed (see, for example, Patent Documents 1 and 2).

特開２００４−０１４９６４号公報JP 2004-014964 A 特開平０８−１７２２５７号公報Japanese Patent Laid-Open No. 08-172257

しかし、近年の表面実装部品の小型・軽量化、並びにこれに伴うリードの微小・狭ピッチ化およびプリント配線基板のパッドの微小・狭ピッチ化により、前記したセルフアライメント作用が半田付け不良を誘発する原因の一つになってきた。   However, the recent self-alignment action induces poor soldering due to the recent reduction in size and weight of surface-mounted components, and the accompanying finer and narrower pitch of leads and finer and narrower pitch of printed circuit board pads. It has become one of the causes.

つまり、複数のリードが一列に整列したリード群が互いに平行な本体の側面に沿って２列形成されたＳＯＰ、ＳＯＪ等の表面実装部品は、電子部品実装機により設計値通りに位置決めされてパッドに印刷されたクリーム半田上に置かれたとしても、溶融したクリーム半田の表面張力という外力によって斜めに半田付けされる場合がある。これは、全てのパッドに対して、全く同じ量、全く同じ相対位置にクリーム半田を印刷できないことが原因の一つとして挙げられる。   In other words, surface mount components such as SOP and SOJ in which a plurality of leads arranged in a row are formed in two rows along the side surfaces of the main body parallel to each other are positioned as designed values by an electronic component mounter and padded. Even if it is placed on the cream solder printed on, it may be soldered diagonally by an external force called surface tension of the melted cream solder. One reason for this is that cream solder cannot be printed in exactly the same amount and in the same relative position for all pads.

このように、表面実装部品が斜めになった状態で溶融したクリーム半田が冷却固化すると、長手方向の端部のリードが半田付けされていない、半田付け状態が悪いといった電気的な導通不良等の問題が発生する。   In this way, when the melted cream solder is cooled and solidified in a state where the surface mounting components are inclined, the lead at the end in the longitudinal direction is not soldered, the electrical conduction failure such as poor soldering state, etc. A problem occurs.

本発明は、かかる問題を解決するためになされたものであって、表面実装部品の本体の真下にダミーパターンを設け、このダミーパターンに表面実装部品の裏面と接触するように膜厚が設定されたソルダーレジストを形成するという簡単な構成により、セルフアライメント作用に起因した半田付け不良を無くすことを目的とする。   The present invention has been made to solve such a problem, and a dummy pattern is provided immediately below the main body of the surface mount component, and the film thickness is set so that the dummy pattern contacts the back surface of the surface mount component. An object of the present invention is to eliminate soldering defects caused by a self-alignment effect by a simple configuration of forming a solder resist.

（第１発明）
第１発明に係は、本体の裏面を含む平面から突出した複数のリードが１列に配列されたリード群が、互いに平行な本体の側面に沿って２列形成された表面実装部品と、リード群に対応する複数のパッドからなる２列のパッド群が形成されると共に、２列の該パッド群の間に、パッドを含む配線パターンと電気的に導通していないダミーパターンが形成されたプリント配線基板を有し、リード群を構成する個々のリードが、パッド群を構成する個々のパッドに半田付けされたプリント配線基板装置に関するものである。 (First invention)
According to a first aspect of the present invention, there is provided a surface-mounted component in which a lead group in which a plurality of leads protruding from a plane including the back surface of the main body are arranged in one row is formed in two rows along the side surfaces of the main body parallel to each other; A print in which a two-row pad group composed of a plurality of pads corresponding to the group is formed, and a dummy pattern not electrically connected to the wiring pattern including the pad is formed between the two rows of pad groups The present invention relates to a printed wiring board device having a wiring board and individual leads constituting the lead group soldered to individual pads constituting the pad group.

そして、ダミーパターンの膜厚は、配線パターンの膜厚と同一であり、表面実装部品の裏面と対向するダミーパターンに、表面実装部品の裏面と接触するように膜厚が設定されたソルダーレジストを形成したことを特徴とする。   The thickness of the dummy pattern is the same as the thickness of the wiring pattern, and a solder resist with a thickness set to contact the back surface of the surface mount component is applied to the dummy pattern facing the back surface of the surface mount component. It is formed.

ここで、配線パターンとは、プリント配線基板（ベアボード）上に実装（固定）された表面実装部品と、当該プリント配線基板および／または他のプリント配線基板等に実装（固定）された他の表面実装部品を含む電子部品等を電気的に接続するパターン（パッドを含む）をいう。   Here, the wiring pattern means a surface-mounted component mounted (fixed) on a printed wiring board (bare board) and another surface mounted (fixed) on the printed wiring board and / or another printed wiring board. A pattern (including pads) for electrically connecting electronic components including mounted components.

これに対し、ダミーパターンとは、配線パターンのような電子部品間の電気的接続（結線）を目的とするものではなく、配線パターンと電気的に導通していないプリント配線基板上に付加的に形成された絵柄または模様のパターンをいう。   On the other hand, the dummy pattern is not intended for electrical connection (connection) between electronic components such as a wiring pattern, but additionally on a printed wiring board that is not electrically connected to the wiring pattern. It refers to the pattern or pattern formed.

また、ソルダーレジストとは、プリント配線基板の表面を覆い、半田による被覆や電子部品を実装する際、配線パターンの表面に不必要な半田の付着を防止する保護コーティング材のことをいう。また、ソルダーレジストは、永久保護マスクとして、プリント配線基板の配線パターンを湿度やほこり等から保護すると同時に、電気的トラブルから配線パターンを守る絶縁体機能があり、耐薬品性、耐熱性に優れ、半田付けをする際の高熱や金めっきにも耐えられる保護皮膜である。   The solder resist is a protective coating material that covers the surface of the printed wiring board and prevents unnecessary solder from adhering to the surface of the wiring pattern when solder coating or electronic components are mounted. Solder resist, as a permanent protection mask, protects the wiring pattern of the printed wiring board from humidity and dust, and at the same time has an insulator function that protects the wiring pattern from electrical troubles. It has excellent chemical resistance and heat resistance. It is a protective film that can withstand high heat and gold plating when soldering.

ソルダーレジストの形成方法は一般的に活性エネルギー線を、マスクパターンを介して照射することによりパターンを形成するフォトリソグラフィー法が用いられている。マスクパターンを使用することにより、半田の不必要な部分を選択することができる。   As a method for forming a solder resist, a photolithography method is generally used in which a pattern is formed by irradiating an active energy ray through a mask pattern. By using the mask pattern, unnecessary portions of solder can be selected.

前記した構成により、表面実装部品の裏面は、リフロー炉等の加熱炉における半田付けの前後を通してダミーパターンに形成されたソルダーレジストと接触しているので、クリーム半田の溶融により生じる表面張力の影響を受けて大きく位置を変えることが無い。   With the configuration described above, the back surface of the surface-mounted component is in contact with the solder resist formed in the dummy pattern before and after soldering in a heating furnace such as a reflow furnace. There is no significant change in position.

また、ダミーパターンには、ソルダーレジストが形成されているので、当該ダミーパターンに近接して設けられたパッド群との間で半田ブリッジが生じることが無い。さらに、表面実装部品の裏面とダミーパターンがソルダーレジストを介して接触しているので、表面実装部品の熱をダミーパターンにより放熱することができる。   Further, since a solder resist is formed on the dummy pattern, a solder bridge does not occur between the dummy pattern and a pad group provided close to the dummy pattern. Furthermore, since the back surface of the surface mount component and the dummy pattern are in contact via the solder resist, the heat of the surface mount component can be dissipated by the dummy pattern.

（第２発明）
第２発明のプリント配線基板装置は、第１発明において、ダミーパターンがアース（グランド）に接続（連結）されたものである。 (Second invention)
A printed wiring board device according to a second aspect of the present invention is the printed wiring board device according to the first aspect of the present invention, wherein the dummy pattern is connected (coupled) to earth (ground).

かかる構成により、前記した第１発明の効果を奏することができるのみならず、ダミーパターンに伝わった熱をアースに逃がすことができるので、放熱効果をより大きくすることができる。   With such a configuration, not only the effect of the first invention described above can be achieved, but also the heat transmitted to the dummy pattern can be released to the ground, so that the heat dissipation effect can be further increased.

本発明により、溶融した半田の表面張力により表面実装部品が動くこと（セルフアライメント作用）に基づく半田付け不良を無くすことができる。   According to the present invention, it is possible to eliminate a soldering defect based on the movement of the surface-mounted component due to the surface tension of the molten solder (self-alignment action).

プリント配線基板装置の平面図である（実施例１）(Example 1) which is a top view of a printed wiring board apparatus. プリント配線基板装置の断面図である（実施例１）(Example 1) which is sectional drawing of a printed wiring board apparatus. 表面実装部品の平面図である（実施例１）It is a top view of surface mount components (Example 1) 表面実装部品の断面図である（実施例１）(Example 1) which is sectional drawing of a surface mount component. プリント配線基板の平面図である（実施例１）(Example 1) which is a top view of a printed wiring board プリント配線基板の断面図である（実施例１）(Example 1) which is sectional drawing of a printed wiring board. プリント配線基板の断面図であるIt is sectional drawing of a printed wiring board. プリント配線基板装置の平面図である（実施例２）(Example 2) which is a top view of a printed wiring board apparatus. プリント配線基板装置の平面図である（実施例２）(Example 2) which is a top view of a printed wiring board apparatus. プリント配線基板装置の平面図である（実施例３）(Example 3) which is a top view of a printed wiring board apparatus. プリント配線基板装置の断面図である（実施例３）(Example 3) which is sectional drawing of a printed wiring board apparatus. プリント配線基板装置の断面図であるIt is sectional drawing of a printed wiring board apparatus.

以下に実施例を用いて、本発明を詳細に説明する。
尚、各実施例で用いられる図面において配線パターン、ダミーパターンおよびソルダーレジストを太く図示したが、説明を分かりやすくするためである。実際には、配線パターンおよびダミーパターンは、幅寸法が１００ミクロン〜２００ミクロン程度、厚さ（膜厚）が２０ミクロン〜４０ミクロン程度である。また、配線パターン上に一般に形成されるソルダーレジストの厚みは、５ミクロン〜５０ミクロン程度である。これらの数字は、一例として示したものに過ぎず、本発明がこれらの数字により限定して解釈されるものではない。 Hereinafter, the present invention will be described in detail using examples.
In the drawings used in each embodiment, the wiring pattern, the dummy pattern, and the solder resist are shown thick, but this is for easy understanding. Actually, the wiring pattern and the dummy pattern have a width dimension of about 100 microns to 200 microns and a thickness (film thickness) of about 20 microns to 40 microns. The thickness of the solder resist generally formed on the wiring pattern is about 5 to 50 microns. These numbers are merely shown as examples, and the present invention is not construed as being limited to these numbers.

本発明に係る第１実施例を、図１乃至図６を用いて説明する。
図１はプリント配線基板装置１の平面図であり、図２は図１のＡ−Ａ断面図、図３は図１に示した表面実装部品３の平面図、図４は図３のＢ−Ｂ断面図、図５は図１に示したプリント配線基板２の平面図、図６は図５のＣ−Ｃ断面図である。尚、説明を分かりやすくするため、図１においてソルダーレジスト１６および半田フィレット２２の図示、図５においてソルダーレジスト１２および１６の図示を省略している。 A first embodiment according to the present invention will be described with reference to FIGS.
1 is a plan view of the printed wiring board device 1, FIG. 2 is a cross-sectional view taken along the line AA in FIG. 1, FIG. 3 is a plan view of the surface-mounted component 3 shown in FIG. B sectional view, FIG. 5 is a plan view of the printed wiring board 2 shown in FIG. 1, and FIG. 6 is a CC sectional view of FIG. For ease of explanation, the solder resist 16 and the solder fillet 22 are not shown in FIG. 1, and the solder resists 12 and 16 are not shown in FIG.

（プリント配線基板装置）
図１および図２に示すように、本発明に係るプリント配線基板装置１は、プリント配線基板（ベアボード）２と、当該プリント配線基板２の表面に形成されたパッド６にリード４が半田付けされた表面実装部品３とを備えたものである。本発明の特徴を明確にするため、表面実装部品３と、プリント配線基板２のそれぞれについて以下に説明する。 (Printed wiring board device)
As shown in FIGS. 1 and 2, a printed wiring board device 1 according to the present invention includes a printed wiring board (bare board) 2 and a lead 4 soldered to a pad 6 formed on the surface of the printed wiring board 2. The surface mounting component 3 is provided. In order to clarify the features of the present invention, each of the surface-mounted component 3 and the printed wiring board 2 will be described below.

（表面実装部品）
本発明で対象とする表面実装部品３は、図３および図４に示すように、ＳＯＪ、ＳＯＰ等の本体８の裏面９を含む平面１４から突出した複数のリード４が１列に配列されたリード群５が、互いに平行な本体８の側面１０に沿って２列形成されたものである。 (Surface mount parts)
As shown in FIGS. 3 and 4, the surface mount component 3 targeted by the present invention has a plurality of leads 4 protruding from a plane 14 including the back surface 9 of the main body 8 such as SOJ, SOP, etc. arranged in a row. The lead group 5 is formed in two rows along the side surface 10 of the main body 8 parallel to each other.

より詳細に説明すると、図３に示すように、表面実装部品３の紙面右側に着目すると、４個のリード４が本体８の右側の側面１０に沿って直線状に一列に整列した右側のリード群５を構成している。一方、表面実装部品３の紙面左側に着目すると、４個のリード４が本体８の左側の側面１０に沿って直線状に一列に整列した左側のリード群５を構成している。そして、紙面右側の側面１０と紙面左側の側面１０は互いに平行であるから、これら右側のリード群５と左側のリード群５は互いに平行の関係にある。   More specifically, as shown in FIG. 3, focusing on the right side of the surface of the surface-mounted component 3, the right lead in which four leads 4 are aligned in a straight line along the right side surface 10 of the main body 8. Group 5 is formed. On the other hand, paying attention to the left side of the surface-mounted component 3, the left lead group 5 in which the four leads 4 are aligned in a straight line along the left side surface 10 of the main body 8 is formed. Since the right side surface 10 and the left side surface 10 are parallel to each other, the right lead group 5 and the left lead group 5 are parallel to each other.

また、図４に示すように、表面実装部品３のリード４は、本体８の裏面９を含む平面１４から紙面下方に突出している。本実施例１においては、かかる表面実装部品３の一例として、図３および図４に示したＳＯＪを取り上げて説明する。   Further, as shown in FIG. 4, the lead 4 of the surface mounting component 3 protrudes downward from the plane 14 including the back surface 9 of the main body 8. In the first embodiment, the SOJ shown in FIGS. 3 and 4 will be described as an example of the surface mount component 3.

（プリント配線基板）
本発明が対象とするプリント配線基板２は、図５および図６に示すように、前記した表面実装部品３のリード群５に対応する複数のパッド６からなる２列のパッド群７が形成されると共に、当該２列のパッド群７の間に、パッド６を含む配線パターン１５と電気的に導通していないダミーパターン１１が形成されたものである。 (Printed wiring board)
As shown in FIGS. 5 and 6, the printed wiring board 2 targeted by the present invention is formed with two rows of pad groups 7 including a plurality of pads 6 corresponding to the lead groups 5 of the surface mount component 3 described above. In addition, a dummy pattern 11 that is not electrically connected to the wiring pattern 15 including the pad 6 is formed between the two rows of pad groups 7.

より詳細に説明すると、図５に示すように、プリント配線基板２の紙面右側に着目すると、４個のパッド６が直線状に一列に整列した右側のパッド群７を構成している。これら右側のパッド群７は、前記した右側のリード群５に対応して設けられている。すなわち、右側のパッド群７を構成する個々のパッド６は、前記した右側のリード群５を構成する個々のリード４を半田付けできる位置および大きさで設けられている。   More specifically, as shown in FIG. 5, when attention is paid to the right side of the printed wiring board 2, the right pad group 7 in which four pads 6 are arranged in a straight line is formed. These right pad groups 7 are provided corresponding to the right lead groups 5 described above. That is, the individual pads 6 constituting the right pad group 7 are provided at positions and sizes where the individual leads 4 constituting the right lead group 5 can be soldered.

同様に、プリント配線基板２の紙面左側に着目すると、４個のパッド６が直線状に一列に整列した左側のパッド群７を構成している。これら左側のパッド群７は、前記した左側のリード群５に対応して設けられている。すなわち、左側のパッド群７を構成する個々のパッド６は、前記した左側のリード群５を構成する個々のリード４を半田付けできる位置および大きさで設けられている。   Similarly, paying attention to the left side of the printed wiring board 2, the four pads 6 form a left pad group 7 in a straight line. The left pad group 7 is provided corresponding to the left lead group 5 described above. That is, the individual pads 6 constituting the left pad group 7 are provided at positions and sizes where the individual leads 4 constituting the left lead group 5 can be soldered.

これら右側のパッド群７と左側のパッド群７によって、プリント配線基板２には、２列のパッド群７が構成されている。そして、この２列のパッド群７の間には、左右のパッド群７からそれぞれＷの距離離れた位置に、左右のパッド群７を構成するパッド６を含む配線パターン１５と電気的に導通していないダミーパターン１１が形成されている。これら配線パターン１５を構成する銅箔等の金属の膜厚Ｔと、ダミーパターン１１を構成する銅箔等の金属の膜厚Ｓは等しい厚さ（Ｔ＝Ｓ）で設定されている。   The right-side pad group 7 and the left-side pad group 7 constitute two rows of pad groups 7 on the printed wiring board 2. The two rows of pad groups 7 are electrically connected to the wiring pattern 15 including the pads 6 constituting the left and right pad groups 7 at positions W apart from the left and right pad groups 7, respectively. A dummy pattern 11 which is not formed is formed. The film thickness T of the metal such as the copper foil constituting the wiring pattern 15 and the film thickness S of the metal such as the copper foil constituting the dummy pattern 11 are set to the same thickness (T = S).

このダミーパターン１１は、少なくとも表面実装部品３の裏面９と対向する位置に形成され、かつ、その表面（上面）には、図２および図６に示すように、表面実装部品３の裏面９と接触するように膜厚Ｕが設定されたソルダーレジスト１２が形成されていることが必要である。すなわち、パッド６を除く配線パターン１５等の表面に形成されたソルダーレジスト１６の厚さ（Ｖ）にかかわらず、本発明の作用効果を奏するために、図６および図７に示すように、ダミーパターン１１には特別に膜厚（Ｕ）が設定されたソルダーレジスト１２を設ける必要がある。   The dummy pattern 11 is formed at least at a position facing the back surface 9 of the surface mount component 3, and on the front surface (upper surface), as shown in FIGS. 2 and 6, the back surface 9 of the surface mount component 3 and It is necessary that the solder resist 12 with the film thickness U set so as to be in contact with the solder resist 12 is formed. That is, regardless of the thickness (V) of the solder resist 16 formed on the surface of the wiring pattern 15 or the like excluding the pad 6, in order to achieve the effects of the present invention, as shown in FIGS. The pattern 11 needs to be provided with a solder resist 12 having a special thickness (U).

かかる構成により、表面実装部品３の裏面９は、リード４をパッド６に半田付けするための半田が溶融して表面張力を発生する前から、当該半田が冷却固化して表面張力が消滅した後に至るまで、ダミーパターン１１に形成されたソルダーレジスト１２と接触している。このため、表面実装部品３は、半田の溶融により生じる表面張力の影響を受けて大きく位置を変えることが無い。このため、セルフアライメント作用により、表面実装部品３が斜めに半田付けされ、表面実装部品３の端部に位置するリード４に半田付け不良が発生することが無い。   With this configuration, the back surface 9 of the surface-mounted component 3 can be used after the solder for soldering the leads 4 to the pads 6 is melted and surface tension is generated, and after the solder is cooled and solidified and the surface tension disappears. Up to this point, it is in contact with the solder resist 12 formed on the dummy pattern 11. For this reason, the surface-mounted component 3 is not greatly changed in position under the influence of the surface tension generated by melting of the solder. For this reason, the surface-mounted component 3 is soldered obliquely by the self-alignment action, and a soldering defect does not occur in the lead 4 located at the end of the surface-mounted component 3.

尚、ダミーパターン１１は、図５に示すように、複数（４個）のパッド６が列を成している方向（紙面上下方向）と平行な方向に、パッド群７を構成するパッド６の一端（紙面上方の第１のパッド６）から他端（紙面下方の第４のパッド６）に至る長さで構成されていることが望ましい。   As shown in FIG. 5, the dummy pattern 11 is formed of the pads 6 constituting the pad group 7 in a direction parallel to a direction in which a plurality of (four) pads 6 form a row (vertical direction on the paper surface). It is desirable that the length is from one end (first pad 6 above the paper surface) to the other end (fourth pad 6 below the paper surface).

本発明の他の実施例を図８を用いて説明する。
図８は、本発明に係るプリント配線基板装置１９の平面図である。尚、説明を分かりやすくするため、実施例１と同一の部分については、同一の符号を付して詳細な説明を省略する。 Another embodiment of the present invention will be described with reference to FIG.
FIG. 8 is a plan view of the printed wiring board device 19 according to the present invention. For easy understanding, the same portions as those in the first embodiment are denoted by the same reference numerals and detailed description thereof is omitted.

本実施例２に係るプリント配線基板装置１９の実施例１に係るプリント配線基板装置１との主な相違点は、図８に示すように、表面実装部品３の裏面９と対向する面に形成されたダミーパターン１１を、表面実装部品３の裏面９と対向する面から引き出して延長し、ダミーパターン１７とした点である。   The main difference between the printed wiring board device 19 according to the second embodiment and the printed wiring board device 1 according to the first embodiment is that the printed wiring board device 19 is formed on the surface facing the back surface 9 of the surface mount component 3 as shown in FIG. The dummy pattern 11 is drawn out from the surface facing the back surface 9 of the surface-mounted component 3 and extended to form a dummy pattern 17.

かかる構成により、前記した実施例１の効果を得ることができるのみならず、表面実装部品３から発生した熱をダミーパターン１７により放熱することができる。尚、図示を省略しているが、延長したダミーパターン１７をアース（グランド）に接続することにより、前記した放熱効果をさらに大きくすることができ、ノイズを吸収する作用効果も得られる。   With this configuration, not only the effect of the first embodiment described above can be obtained, but also the heat generated from the surface mount component 3 can be radiated by the dummy pattern 17. Although not shown, by connecting the extended dummy pattern 17 to the earth (ground), the above-described heat dissipation effect can be further increased, and an effect of absorbing noise can be obtained.

また、図９に示したように、ダミーパターン１７をアースに接続する手段としては、プリント配線基板２０が多層プリント配線基板であって、内層または裏面にペタパターンからなるグランド層を備えている場合は、スルーホール２１によりかかるグランド層に接続する手段も採り得る。   Further, as shown in FIG. 9, as a means for connecting the dummy pattern 17 to the ground, the printed wiring board 20 is a multilayer printed wiring board, and has a ground layer made of a peta pattern on the inner layer or the back surface. Can also be connected to the ground layer through the through hole 21.

本発明の他の実施例を図１０および図１１を用いて説明する。
図１０は本発明に係るプリント配線基板装置２３の平面図、図１１は図１０におけるＤ−Ｄ断面図である。尚、説明を分かりやすくするため、実施例１と同一の部分については、同一の符号を付して詳細な説明を省略する。 Another embodiment of the present invention will be described with reference to FIGS.
10 is a plan view of the printed wiring board device 23 according to the present invention, and FIG. 11 is a cross-sectional view taken along the line DD in FIG. For easy understanding, the same portions as those in the first embodiment are denoted by the same reference numerals and detailed description thereof is omitted.

本実施例３に係るプリント配線基板装置２３の実施例１に係るプリント配線基板装置１との主な相違点は、図１０および図１１に示すように、表面実装部品をＳＯＪからＳＯＰにした点である。すなわち、プリント配線基板２４に対して、ＳＯＰタイプの表面実装部品２５を半田付けした点である。   The main difference between the printed wiring board device 23 according to the third embodiment and the printed wiring board device 1 according to the first embodiment is that the surface mount component is changed from SOJ to SOP as shown in FIGS. It is. That is, the SOP type surface mount component 25 is soldered to the printed wiring board 24.

かかる構成であっても実施例１と同一の効果が得られる。尚、言うまでもないが、本実施例３の表面実装部品においても、実施例２に記載した構成を採用することができる。   Even with this configuration, the same effects as those of the first embodiment can be obtained. Needless to say, the configuration described in the second embodiment can also be adopted in the surface mount component of the third embodiment.

前記した実施例は、説明のために例示したものであって、本発明としてはそれらに限定されるものではなく、特許請求の範囲、発明の詳細な説明、及び図面の記載から当事者が認識する事ができる本発明の技術的思想に反しない限り、変更および付加が可能である。   The above-described embodiments have been illustrated for the purpose of explanation, and the present invention is not limited thereto. Those skilled in the art will recognize from the claims, the detailed description of the invention, and the drawings. Modifications and additions can be made without departing from the technical idea of the present invention.

例えば、前記した実施例においては、表面実装部品の本体８の裏面９と対向するプリント配線基板の面に形成されたダミーパターンを１本としたものを示したが、図１２に示すように、複数であっても良い。   For example, in the above-described embodiment, a single dummy pattern formed on the surface of the printed wiring board facing the back surface 9 of the main body 8 of the surface mount component is shown, but as shown in FIG. There may be more than one.

また、前記した実施例においては、ＳＯＪおよびＳＯＰタイプのパッケージを備えた表面実装部品を示したが、これらに限定されるものではなく、ＳＯＪおよびＳＯＰのような形状をしたチップ部品（Ｃ（キャパシタンス）、Ｒ（抵抗）、Ｌ（インダクタンス）等のＩＣ（集積回路）ではない受動部品）も本発明で用いる表面実装部品の対象にすることができる。   In the above-described embodiments, surface mount components having SOJ and SOP type packages are shown. However, the present invention is not limited to these, and chip components (C (capacitance) having shapes such as SOJ and SOP are not limited thereto. ), R (resistor), L (inductance) and other passive components that are not ICs (integrated circuits) can also be used as surface mount components used in the present invention.

本発明は、表面実装部品がプリント配線基板に実装されたプリント配線基板基板装置に適用される。   The present invention is applied to a printed wiring board substrate device in which a surface mounting component is mounted on a printed wiring board.

１ プリント配線基板装置
２ プリント配線基板
３ 表面実装部品
４ リード
５ リード群
６ パッド
７ パッド群
８ 本体
９ 裏面（本体８の裏面）
１０ 側面（本体８の側面）
１１ ダミーパターン
１２ ソルダーレジスト（ダミーパターンの表面）
１４平面 （裏面８を含む平面）
１５ 配線パターン
１６ ソルダーレジスト（配線用） DESCRIPTION OF SYMBOLS 1 Printed wiring board apparatus 2 Printed wiring board 3 Surface mount component 4 Lead 5 Lead group 6 Pad 7 Pad group 8 Main body 9 Back surface (back surface of main body 8)
10 side (side of main body 8)
11 Dummy pattern 12 Solder resist (Dummy pattern surface)
14 planes (plane including back 8)
15 Wiring pattern 16 Solder resist (for wiring)

Claims (2)

本体の裏面を含む平面から突出した複数のリードが１列に配列されたリード群が、互いに平行な前記本体の側面に沿って２列形成された表面実装部品と、
前記リード群に対応する複数のパッドからなる２列のパッド群が形成されると共に、２列の該パッド群の間に、前記パッドを含む配線パターンと電気的に導通していないダミーパターンが形成されたプリント配線基板を有し、
前記リード群を構成する個々の前記リードが、前記パッド群を構成する個々の前記パッドに半田付けされたプリント配線基板装置において、
前記ダミーパターンの膜厚は、前記回路パターンの膜厚と同一であり、
前記表面実装部品の裏面と対向する前記ダミーパターンに、前記表面実装部品の裏面と接触するように膜厚が設定されたソルダーレジストが形成されたことを特徴とするプリント配線基板装置 A surface-mounted component in which a plurality of leads protruding from a plane including the back surface of the main body are arranged in one row, and two rows are formed along side surfaces of the main body parallel to each other;
A two-row pad group composed of a plurality of pads corresponding to the lead group is formed, and a dummy pattern not electrically connected to the wiring pattern including the pad is formed between the two rows of pad groups. Printed circuit board,
In the printed wiring board device in which the individual leads constituting the lead group are soldered to the individual pads constituting the pad group,
The thickness of the dummy pattern is the same as the thickness of the circuit pattern,
A printed wiring board device, wherein a solder resist having a film thickness set so as to contact the back surface of the surface mount component is formed on the dummy pattern facing the back surface of the surface mount component 前記ダミーパターンがアースに接続された請求項１に記載のプリント配線基板装置   The printed wiring board device according to claim 1, wherein the dummy pattern is connected to ground.
JP2009164126A 2009-07-10 2009-07-10 Printed circuit board equipment Active JP5444901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009164126A JP5444901B2 (en) 2009-07-10 2009-07-10 Printed circuit board equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009164126A JP5444901B2 (en) 2009-07-10 2009-07-10 Printed circuit board equipment

Publications (2)

Publication Number Publication Date
JP2009278121A true JP2009278121A (en) 2009-11-26
JP5444901B2 JP5444901B2 (en) 2014-03-19

Family

ID=41443193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009164126A Active JP5444901B2 (en) 2009-07-10 2009-07-10 Printed circuit board equipment

Country Status (1)

Country Link
JP (1) JP5444901B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021486A (en) * 2011-07-11 2013-01-31 Nippon Dempa Kogyo Co Ltd Oscillator and manufacturing method of the same
WO2020079744A1 (en) * 2018-10-16 2020-04-23 株式会社Ｆｕｊｉ Circuit formation method
US11510351B2 (en) 2019-01-04 2022-11-22 Engent, Inc. Systems and methods for precision placement of components
WO2024064571A1 (en) * 2022-09-23 2024-03-28 Macom Technology Solutions Holdings, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327163A (en) * 1992-05-20 1993-12-10 Fujitsu Ltd Mounting structure of electronic component
EP1791406A1 (en) * 2005-11-28 2007-05-30 Delphi Technologies, Inc. Method of forming a composite standoff on a ciruit board
JP2008060182A (en) * 2006-08-30 2008-03-13 Hitachi Ltd In-vehicle electronic circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327163A (en) * 1992-05-20 1993-12-10 Fujitsu Ltd Mounting structure of electronic component
EP1791406A1 (en) * 2005-11-28 2007-05-30 Delphi Technologies, Inc. Method of forming a composite standoff on a ciruit board
JP2008060182A (en) * 2006-08-30 2008-03-13 Hitachi Ltd In-vehicle electronic circuit device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021486A (en) * 2011-07-11 2013-01-31 Nippon Dempa Kogyo Co Ltd Oscillator and manufacturing method of the same
WO2020079744A1 (en) * 2018-10-16 2020-04-23 株式会社Ｆｕｊｉ Circuit formation method
JPWO2020079744A1 (en) * 2018-10-16 2021-03-18 株式会社Ｆｕｊｉ Circuit formation method
JP7083039B2 (en) 2018-10-16 2022-06-09 株式会社Fuji Circuit formation method
US11510351B2 (en) 2019-01-04 2022-11-22 Engent, Inc. Systems and methods for precision placement of components
WO2024064571A1 (en) * 2022-09-23 2024-03-28 Macom Technology Solutions Holdings, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Also Published As

Publication number Publication date
JP5444901B2 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
KR960006710B1 (en) Surface mount plastic package semiconductor integrated circuit and the manufacturing method thereof and well asmount struct
JP6021504B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JP5444901B2 (en) Printed circuit board equipment
JP4985708B2 (en) Electronic component soldering method and electronic component mounting substrate
WO2018084143A1 (en) Electronic component package, circuit module, and method for producing electronic component package
KR101369300B1 (en) Cof package having improved heat dissipation
JP6412978B2 (en) Thick copper wiring board
JP2012227349A (en) Electronic component mounting method
JP5634571B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
JP6834775B2 (en) How to solder boards, electronic devices and electronic components to which electronic components are soldered
JP2010177274A (en) Electronic component mounting substrate and method of manufacturing the same
JP2013171963A (en) Printed circuit board device, and electronic apparatus
JPH09199841A (en) Printed-wiring board
JP6543226B2 (en) Electronic device
JP2008205101A (en) Manufacturing method of electronic component mounted substrate and electronic component mounted substrate
JPH10313167A (en) Wiring board
JP2007123531A (en) Printed wiring board and printed circuit board using the same
US20220408560A1 (en) Electronic component mounting substrate, electronic component mounted body, and method of manufacturing the same, as well as electronic apparatus
JP2013219284A (en) Electronic component mounting substrate manufacturing method
JP2013247343A (en) Thick copper wiring board
JP2004186250A (en) Printed wiring board
JP2001251044A (en) Structure and method for mounting surface-mounting component
JPH05175647A (en) Soldering method and heat dissipating jig
KR200317709Y1 (en) a radiator for a electric parts and it&#39;s mounting structure
JP2023092556A (en) Print circuit board

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101007

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5444901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350