JP2009278078A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009278078A
JP2009278078A JP2009100063A JP2009100063A JP2009278078A JP 2009278078 A JP2009278078 A JP 2009278078A JP 2009100063 A JP2009100063 A JP 2009100063A JP 2009100063 A JP2009100063 A JP 2009100063A JP 2009278078 A JP2009278078 A JP 2009278078A
Authority
JP
Japan
Prior art keywords
film
wiring
conductive film
insulating film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009100063A
Other languages
English (en)
Other versions
JP2009278078A5 (ja
JP5552256B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Hideaki Shishido
英明 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009100063A priority Critical patent/JP5552256B2/ja
Publication of JP2009278078A publication Critical patent/JP2009278078A/ja
Publication of JP2009278078A5 publication Critical patent/JP2009278078A5/ja
Application granted granted Critical
Publication of JP5552256B2 publication Critical patent/JP5552256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】集積回路の高集積化を妨げることなく、静電気放電（ＥＳＤ）による集積回路の破壊を防止するための保護回路を設ける。
【解決手段】高電源電位が印加される端子に電気的に接続される配線、および低電源電位が印加される端子に電気的に接続される配線を、それぞれ、誘電体を介して隣接させ、かつ集積回路を取り囲むように形成する。このことにより、端子と集積回路の間に配線抵抗が付加され、かつ２本の配線間に容量を付加することができる。ＥＳＤなどにより端子に過電圧が印加されても、そのエネルギーが配線抵抗および付加容量により消費されるため、集積回路の破壊を抑えることができる。
【選択図】図１

Description

本発明は、集積回路を含む半導体装置に関する。
集積回路の不良の大きな原因の１つに、ＥＳＤ（静電気放電）による半導体素子、電極などの破壊がある。そこで、ＥＳＤによる集積回路の破壊防止のため、外部回路との接続端子、電源端子と集積回路の間に保護回路を挿入している。保護回路は、ＥＳＤによって発生した過剰な電圧または電流が集積回路に供給されることを防ぐ回路である。保護回路に用いられる代表的な素子には、抵抗素子、容量素子、ダイオードがある（特許文献１および２参照）。
例えば、特許文献１（特開２００１−３３９０５１号公報）には、隣接する２つの入出力端子の間にポリシリコン膜を挿入することで抵抗素子を形成し、ゲート絶縁膜を介して、一方の入出力端子とポリシリコン膜の端部を重ねることで容量素子を形成することが記載されている。さらに、特許文献１には、隣接する２つの入出力端子の間に、ポリシリコン膜を用いたダイオードを挿入し、かつ、一方の入出力端子とこのポリシリコン膜の端部を重ねることで容量素子を形成することが記載されている。
特許文献２（特公平５−１１６６７号公報）では、ボンディングパッドと内部回路の初段のトランジスタとの間に、保護回路として多結晶シリコン膜でなる配線を抵抗素子として挿入している。特許文献２では、ＥＳＤにより多結晶シリコン層と半導体基板が短絡することを防止するために、多結晶シリコン膜と半導体基板の間に電気的に浮遊状態の導電層を設けている。
特開２００１−３３９０５１号公報 特公平５−１１６６７号公報
集積回路の集積度が高くなると、端子間の距離が短くなるので、特許文献１、２のように配線を抵抗素子として用いる場合、その抵抗値を大きくすることが困難になる。そのため、抵抗素子によりＥＳＤによる過剰な電圧を低下させる効果を十分に得ることができなくなる。
そこで、本発明の一態様は、集積回路の高集積化を妨げることなく、ＥＳＤによる集積回路の破壊を抑えることを課題の１つとする。
本発明の一態様に係る半導体装置は、誘電体と、第１電源電位が印加される第１配線と、誘電体を介して第１配線に隣接して形成され、第２電源電位が印加される第２配線と、複数の半導体素子を含み、第１配線および第２配線に電気的に接続され、第１配線および第２配線に取り囲まれている集積回路と、を有する。
上記態様に係る半導体装置において、第１配線および第２配線は、別の誘電体を介して、電気的に浮遊状態とされている少なくとも１つの半導体膜または導電膜と重なっていてもよい。
また、本発明の他の一態様に係る半導体装置は、第１電源電位が印加される第１配線と、第２電源電位が印加される第２配線と、第１絶縁膜と、第１絶縁膜上に形成されている第２絶縁膜と、第１配線に含まれ、第１絶縁膜上に形成されている第１導電膜と、第２配線に含まれ、第２絶縁膜を介して第１導電膜と隣接して第１絶縁膜上に形成されている第２導電膜と、複数の半導体素子を含み、第１導電膜および第２導電膜に取り囲まれ、第１導電膜を経て第１電源電位が印加され、第２導電膜を経て第２電源電位が印加される集積回路と、を有する。
上記態様に係る半導体装置は、第１絶縁膜を介して第１導電膜および第２導電膜に重なって形成され、電気的に浮遊状態とされている少なくとも１つの半導体膜または第３導電膜を有していてもよい。
また、本発明の他の一態様に係る半導体装置は、第１電源電位が印加される第１配線と、第２電源電位が印加される第２配線と、第１絶縁膜と、第１絶縁膜上に形成されている第２絶縁膜と、第２絶縁膜上に形成されている第３絶縁膜と、第１配線に含まれ、第１絶縁膜上に形成されている第１導電膜と、第２配線に含まれ、第２絶縁膜を介して第１導電膜に隣接して第１絶縁膜上に形成されている第２導電膜と、第１配線に含まれ、第２絶縁膜を介して第１導電膜および第２導電膜上に形成されている第３導電膜と、第２配線に含まれ、第３絶縁膜を介して第３導電膜に隣接し、第２絶縁膜を介して第１導電膜および第２導電膜上に形成されている第４導電膜と、複数の半導体素子を含み、第１導電膜乃至第４導電膜に取り囲まれ、第１導電膜および第３導電膜を経て第１電源電位が印加され、第２導電膜および第４導電膜を経て第２電源電位が印加される集積回路と、を有する。
上記態様に係る半導体装置は、第１導電膜乃至第４導電膜に重なり、第１絶縁膜に覆われ、電気的に浮遊状態とされている少なくとも１つの半導体膜または第５導電膜を有していてもよい。
上述した本発明の半導体装置の各実施形態は、集積回路の高集積化を妨げることなく、ＥＳＤによる集積回路の破壊を抑えることを可能にする。また、これらの本発明の実施形態は、集積回路を構成する半導体素子および配線のレイアウトを変更することなく、ＥＳＤによる集積回路の破壊を抑えることを可能にする。
Ａ：本発明の一態様に係る半導体装置のレイアウトを説明する平面図。Ｂ：図１ＡのＸ−Ｙ切断線による断面図。 図１Ａの第１配線および第２配線の電気的な機能を示す回路図である。 Ａ：本発明の一態様に係る半導体装置のレイアウトを説明する平面図。Ｂ：図３ＡのＸ−Ｙ切断線による断面図。 本発明の一態様に係る半導体装置のレイアウトを説明する平面図。 Ａ：本発明の一態様に係る半導体装置のレイアウトを説明する平面図。Ｂ：図５ＡのＸ−Ｙ切断線による断面図。 Ａ：図５Ａの第１配線および第２配線を構成する導電膜（２層目）のレイアウトを説明する平面図。Ｂ：図５Ａの第１配線および第２配線を構成する導電膜（１層目）のレイアウトを説明する平面図。 Ａ：本発明の一態様に係る半導体装置のレイアウトを説明する平面図。Ｂ：図７ＡのＸ−Ｙ切断線による断面図。 図７Ａの第１配線および第２配線を構成する導電膜のレイアウトを説明する平面図。 本発明の一態様に係る光検出装置の集積回路の回路図。 図９の光検出装置のレイアウトを説明する平面図。 図９の光検出装置を構成する膜の積層構造を説明する断面図。 図９の光検出装置の第１配線を構成する導電膜の平面図。 図９の光検出装置の第２配線を構成する導電膜の平面図。 Ａ−Ｄ：図９の光検出装置に含まれるトランジスタの作製方法の一例を説明する断面図。 Ａ−Ｄ：図１４Ｄの工程以降のトランジスタの作製方法を説明する断面図。 Ａ−Ｃ：図１５Ｄの工程以降の光検出装置の作製方法を説明する断面図。 Ａ、Ｂ：図１６Ｃの工程以降の光検出装置の作製方法を説明する断面図。 Ａ、Ｂ：図１７Ｂの工程以降の光検出装置の作製方法を説明する断面図。 図１８Ｂの工程以降の光検出装置の作製方法を説明する断面図。 本発明の一態様に係る光検出装置の外観図。 Ａ−Ｃ：図２０の光検出装置の作製方法を説明する断面図。 Ａ、Ｂ：図２１Ｃの工程以降の光検出装置の作製方法を説明する断面図。 図２２Ｂの工程以降の光検出装置の作製方法を説明する断面図。 Ａ−Ｇ：本発明の一態様に係るＳＯＩ基板の作製方法を説明する断面図。 Ａ、Ｂ：本発明の一態様に係る携帯電話の外観図。Ｃ：本発明の一態様に係るコンピュータの外観図。Ｄ：本発明の一態様に係る表示装置の外観図。Ｅ、Ｆ：本発明の一態様に係るデジタルカメラの外観図。
図面を用いて、本発明の実施形態を説明する。ただし、本明細書に開示される発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その態様および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本明細書に開示される発明は実施形態の記載内容に限定して解釈されるものではない。また、実施形態の説明で使用される図面において、異なる図面間で同じ参照番号を付した要素は、同様の要素を示している。そのため、このような要素について、重複する説明を省略している。
（実施形態１）
図１Ａおよび図１Ｂを用いて、本実施形態の半導体装置の構成を説明する。図１Ａは、本実施形態の半導体装置のレイアウトを説明する平面図であり、図１Ｂは図１ＡのＸ−Ｙ切断線による断面図である。
図１Ａに示すように、半導体装置は、複数の半導体素子を含む集積回路１０１、高電源電位ＶＤＤが印加される第１端子１０２、低電源電位ＶＳＳが印加される第２端子１０３、第１端子１０２と集積回路１０１とを電気的に接続する第１配線１１１、および第２端子１０３と集積回路１０１を電気的に接続する第２配線１１２を有する。
集積回路１０１は、第１配線１１１に電気的に接続される接続部１０５、第２配線１１２に電気的に接続される接続部１０６、接続部１０５に電気的に接続される内部配線１０７、および接続部１０６に電気的に接続される内部配線１０８を有する。また、第１配線１１１は接続部１０５との接続部１１１ａを有し、第２配線１１２は接続部１０６との接続部１１２ａを有する。
第１端子１０２および第２端子１０３は、集積回路１０１に電源を供給するための端子である。ここでは、２つの電源電位が集積回路１０１に供給される。電位が高い方の電源電位が高電源電位ＶＤＤであり、低い方が低電源電位ＶＳＳである。例えば、低電源電位ＶＳＳは接地電位とすることができる。第１端子１０２は、高電源電位ＶＤＤが印加される端子であり、第２端子１０３は低電源電位ＶＳＳが印加される端子である。そこで、以下の説明において、第１端子１０２を「ＶＤＤ端子１０２」と呼び、第２端子１０３を「ＶＳＳ端子１０３」と呼ぶことにする。また、高電源電位ＶＤＤを「電源電位ＶＤＤ」と呼び、低電源電位ＶＳＳを「電源電位ＶＳＳ」と呼ぶことにする。このような各要素の電気的な接続により、電源電位ＶＤＤ、ＶＳＳは、それぞれ、第１配線１１１および第２配線１１２を経て、集積回路１０１の接続部１０５、１０６に印加される。
図１Ａに示すように、電源電位ＶＤＤが印加される第１配線１１１は、ＶＤＤ端子１０２と接続部１０５間の距離よりも長く形成されている。電源電位ＶＳＳが印加される第２配線１１２も同様であり、第２配線１１２はＶＳＳ端子１０３と接続部１０６間の距離よりも長く形成されている。このことにより、集積回路の接続部１０５、１０６に抵抗を付加することができる。図１Ａに示す例では、第１配線１１１、第２配線１１２は、集積回路１０１を取り囲むように形成された、コイル状の配線である。また、図１Ａに示すように、第１配線１１１と第２配線１１２は隣接している。第１配線１１１と第２配線１１２の間には、誘電体（図１Ａでは図示されていない）が設けられていることにより、第１配線１１１と第２配線１１２の間に容量を付加することができる。
図２は、第１配線１１１および第２配線１１２の電気的な機能を示す回路図である。上述したように、第１配線１１１、第２配線１１２を長く形成することで、それぞれの配線抵抗が高くなる。このような構造により、図２に示すように、ＶＤＤ端子１０２と接続部１０５に直列に接続された複数の抵抗素子１３１が挿入され、ＶＳＳ端子１０３と接続部１０６の間に直列に接続された複数の抵抗素子１３２が挿入される。また、誘電体を介して第１配線１１１と第２配線１１２を隣接させることで、第１配線１１１と第２配線１１２の間に容量素子１３３が挿入される。したがって、ＥＳＤなどにより第１配線１１１または第２配線１１２に、過剰な電圧が印加される、または過剰な電流が流れた際には、抵抗素子１３１、抵抗素子１３２および容量素子１３３により、過剰な電圧または電流のエネルギーが消費されるため、集積回路１０１の半導体素子が破壊される確率を下げることができる。
第１配線１１１および第２配線１１２を集積回路１０１を取り囲むように形成することで、集積回路１０１の高集積化を妨げることなく、また集積回路１０１を構成する半導体素子、配線などのレイアウトの設計変更を必要とせずに、第１配線１１１および第２配線１１２を長く形成することができる。つまり、本実施形態により、集積回路１０１の高集積化を妨げることなく、また集積回路１０１のレイアウトを変更せずに、集積回路１０１のＥＳＤによる破壊を抑えることが可能になる。
図１Ａに示すように、本実施形態では、ＶＤＤ端子１０２と第１配線１１１は１つの導電膜２０１で形成され、ＶＳＳ端子１０３と第２配線１１２は１つの導電膜２０２で形成されている。また、接続部１０５と内部配線１０７も１つの導電膜２０３で形成され、接続部１０６と内部配線１０８も１つの導電膜２０４で形成されている。なお、ＶＤＤ端子１０２、ＶＳＳ端子１０３は、それぞれ、導電膜２０１、２０２と異なる導電膜で形成することができる。また、接続部１０５、１０６もそれぞれ導電膜２０３、２０４と異なる導電膜で形成することができる。
また、図１Ｂに示すように、半導体装置は基板１０を有する。基板１０上に集積回路１０１が形成される。なお、基板１０がシリコンウエハなどの半導体基板の場合には、基板１０の一部が、集積回路１０１の半導体素子の半導体層、内部配線などを構成する。基板１０の上面は絶縁膜２１で覆われている。なお、基板１０と絶縁膜２１の間に半導体膜、導電膜などの他の膜が存在してもよい。
絶縁膜２１上に、導電膜２０３が形成されている。図１Ｂには図示されていないが、導電膜２０４も導電膜２０３と同様に絶縁膜２１上に形成されている。導電膜２０３、２０４を覆って絶縁膜２２が形成され、絶縁膜２２上に導電膜２０１および導電膜２０２が形成されている。
絶縁膜２２には、導電膜２０３の接続部１０５を構成する部分に達する少なくとも１つの開口が形成されている。この開口において、導電膜２０３（接続部１０５）と導電膜２０１（第１配線１１１の接続部１１１ａ）が電気的に接続されている。さらに絶縁膜２２には、導電膜２０４の接続部１０６を構成する部分に達する少なくとも１つの開口も形成されており、この開口において、導電膜２０４（接続部１０６）と導電膜２０２（第２配線１１２の接続部１１２ａ）が電気的に接続されている。
導電膜２０１および導電膜２０２を覆って、絶縁膜２３が形成されている。絶縁膜２３は導電膜２０１と導電膜２０２を電気的に絶縁するための絶縁膜（誘電体）として機能する。図１Ｂに示すように、導電膜２０１と導電膜２０２が絶縁膜２３を介して隣接していることで、導電膜２０１と導電膜２０２は容量結合することになる。つまり、絶縁膜２３は、第１配線１１１と第２配線１１２の間に付加された容量素子１３３の誘電体を構成している。なお、図１Ｂの例では、ＶＤＤ端子１０２およびＶＳＳ端子１０３にそれぞれ電源電位ＶＤＤ、ＶＳＳを印加するために、絶縁膜２３には、ＶＤＤ端子１０２に達する開口、およびＶＳＳ端子１０３に達する開口が、それぞれ、少なくとも１つ形成されている。
基板１０には、半導体基板、ガラス基板、石英基板、サファイア基板、セラミック基板、ステンレス基板、金属基板、樹脂基板、樹脂フィルム、炭素繊維やガラス繊維の織物に樹脂をしみこませたシート（例えば、プリプレグ）などの基板を用いることができる。半導体基板としては、インゴットをスライスしたシリコンウエハ、絶縁層を介して半導体層が基板上に形成されているＳＯＩ基板などを用いることができる。ガラス基板としては、無アルカリガラス基板が好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板などがある。
絶縁膜２１−２３は単層構造でも積層構造でもよい。絶縁膜２１−２３を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。さらに、有機化合物でなる絶縁膜を用いることもできる。このような有機化合物としては、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテンなどがある。
これら絶縁膜の形成方法の代表例は次の方法があり、ＰＥＣＶＤ（プラズマ励起ＣＶＤ）法・熱ＣＶＤ法などのＣＶＤ法（化学気相成長法）、スパッタ法・蒸着法などのＰＶＤ法（物理気相成長法）、ＡＬＤ法（原子層堆積法）、スピンコート法・液滴吐出法・ディップコート法などの液体状またはペースト状の材料から膜を形成する方法、プラズマや熱などによる固相酸化処理、ならびに、プラズマや熱などによる固相窒化処理などである。
なお、本明細書では、酸化窒化物とは、窒素よりも酸素の含有量が多い物質のことをいい、窒化酸化物とは酸素よりも窒素の含有量が多い物質のことをいうこととする。例えば、酸化窒化シリコンには、組成としてＯ、Ｎ、ＳｉおよびＨを含み、それぞれの濃度が、Ｏは５０−７０原子％、Ｎは０．５−１５原子％、Ｓｉは２５−３５原子％、Ｈは０．１−１０原子％である物質が挙げられる。また、窒化酸化シリコンとしては、組成としてＯ、Ｎ、ＳｉおよびＨを含み、それぞれの濃度が、Ｏは５−３０原子％、Ｎは２０−５５原子％、Ｓｉは２５−３５原子％、Ｈは１０−２５原子％である物質が挙げられる。なお、各元素の濃度は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、および水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した値である。もちろん、各元素の濃度の合計は１００原子％を越えず、酸化窒化シリコンまたは窒化シリコンを構成する元素の合計を１００％としたときに、Ｏ、Ｎ、ＳｉおよびＨの濃度は、それぞれ、上記の範囲にある。
また、導電膜２０１−２０４はそれぞれ、単層構造または積層構造でもよい。導電膜２０１−２０４を構成する膜には、例えば、タンタル、タングステン、チタン、モリブデン、アルミニウム、クロム、ニオブ、金、銀、銅、プラチナ等から選択された単体金属を主成分とする膜、これらの金属を主成分とする合金膜、およびこれら金属の金属化合物膜等がある。また、ならびに、ドナーまたはアクセプタを含むシリコン、ゲルマニウムおよびシリコンゲルマニウムなどの半導体膜を用いることもできる。例えば、合金膜には、アルミニウム−銅合金膜、アルミニウム−ネオジム合金膜などがある。金属化合物膜には、窒化チタン膜、窒化タングステン膜などの金属窒化物膜、ニッケルシリサイド膜、コバルトシリサイド膜などのシリサイド膜がある。これらの導電膜は、スパッタ法・蒸着法などのＰＶＤ法、印刷法・液滴吐出法・ディップコート法などの液体状またはペースト状の材料から膜を形成する方法、ハンダ法、ならびに、メッキ法などで形成することができる。
導電膜２０１と導電膜２０２は同じ導電膜から形成することができる。例えば、スパッタ法などで絶縁膜２２上面を覆って導電膜を形成し、この導電膜をエッチングすることで、導電膜２０１および導電膜２０２を絶縁膜２２上に形成することができる。また、この形成方法で、導電膜２０３と導電膜２０４を絶縁膜２１上面に形成された同じ導電膜から形成することができる。
ここでは、ＶＤＤ端子１０２を第１配線１１１と同じ導電膜２０１で形成しているが、別の導電膜で形成することもできる。この場合は、例えば、絶縁膜２３上に、ＶＤＤ端子１０２を構成する導電膜を形成し、絶縁膜２３に形成した開口で、この導電膜と導電膜２０１を電気的に接続すればよい。同様に、ＶＳＳ端子１０３も第２配線１１２を構成する導電膜２０２と別の導電膜で形成することができる。
本実施形態では、図１Ａに示すように、集積回路１０１を取り囲むように第１配線１１１（導電膜２０１）および第２配線１１２（導電膜２０２）を配置しているため、集積回路１０１のレイアウトを変更する必要はなく、また集積回路１０１の高集積化を妨げることがない。つまり、本実施形態は、集積回路１０１のレイアウト変更を行わずに、また、集積回路１０１の高集積化を妨げることなく、ＥＳＤによる集積回路１０１の破壊を抑えることが可能であり、本実施形態の第１配線１１１（導電膜２０１）、第２配線１１２（導電膜２０２）および誘電体（絶縁膜２３）は、ＥＳＤに対する保護装置として、非常に汎用性が高い。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。例えば、導電膜２０１−２０４、絶縁膜２１−２３などの膜の種類、膜の形成方法などは、他の実施形態の導電膜、絶縁膜の形成方法に適用することができる。
（実施形態２）
図３Ａおよび図３Ｂを用いて、本実施形態の半導体装置の構成を説明する。図３Ａは、本実施形態の半導体装置のレイアウトを説明する平面図であり、図３Ｂは図３ＡのＸ−Ｙ切断線による断面図である。
図３Ａに示すように、本実施形態の半導体装置には、電源電位ＶＤＤが印加される第１配線１１１、および電源電位ＶＳＳが印加される第２配線１１２と重なる半導体膜２５０が設けられている。半導体膜２５０は、導電膜２０１、２０２と同様に、集積回路１０１を取り囲むように形成されている。ここでは、半導体膜２５０の形状を集積回路１０１と重なる部分に開口を有する四角形としている。
図３Ｂに示すように、半導体膜２５０は、基板１０と絶縁膜２１の間に形成されている。半導体膜２５０は、基板１０上面を覆う絶縁膜２５上に形成され、かつ、絶縁膜２１、２２に覆われている。また、半導体膜２５０は、半導体装置のいずれの配線および端子などにも電気的に接続されていなく、電気的に浮遊状態とされている。
つまり、第１配線１１１（導電膜２０１）および第２配線１１２（導電膜２０２）は、絶縁膜２１、２２を介して、電気的に浮遊状態の半導体膜２５０と重なっている。このような構造により、第１配線１１１（導電膜２０１）および第２配線１１２（導電膜２０２）の間に、それぞれ、寄生容量がさらに付加されることになる。よって、ＥＳＤなどにより過剰な電圧または電流がＶＤＤ端子１０２またはＶＳＳ端子１０３に供給された場合、この寄生容量でも過剰な電圧または電流のエネルギーを消費させることができるため、集積回路１０１が破壊される確率をさらに下げることができる。
半導体膜２５０は単層構造でも積層構造でもよい。半導体膜２５０を構成する膜としては、シリコン膜、ゲルマニウム膜、およびシリコンゲルマニウム膜、炭化シリコン膜などの第１４族元素でなる半導体膜、ＧａＡｓ膜、ＩｎＰ膜、ＧａＮ膜などの化合物半導体膜、酸化亜鉛、酸化スズなどの酸化物半導体などが挙げられる。半導体膜２５０を構成する膜は、非晶質の膜でも結晶質（単結晶、多結晶、微結晶）の膜でもよい。また、半導体膜２５０は、リン、ボロン、ヒ素などのドナーまたはアクセプタとなる不純物元素を含んでいてもよい。つまり、半導体膜２５０を構成する膜には、ｉ型半導体膜、ｎ型半導体膜およびｐ型半導体膜のいずれの膜も用いることが可能である。また、半導体膜２５０には、導電型が異なる領域が部分的に形成されていてもよい。例えば、ｎ型シリコン膜に部分的にｐ型の領域が設けられていてもよい。
また、図４に示すように、複数の半導体膜を第１配線１１１および第２配線１１２に重なるように設けることができる。図４に、電気的に浮遊状態の複数の半導体膜が設けられた半導体装置のレイアウトを説明する平面図を示す。ここでは、４つの半導体膜２５１−２５４を第１配線１１１と第２配線１１２に重なるように設けている。各半導体膜２５１−２５４は、図３Ｂの半導体膜２５０と同様に絶縁膜２５上に形成されており、絶縁膜２１、２２を介して導電膜２０１、２０２と重なっている。
また、本実施形態において、半導体膜２５０−２５４の代わりに、電気的に浮遊状態な導電膜を設けてもよい。この導電膜には、導電膜２０１−２０４と同様の導電膜を用いることができる。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。
（実施形態３）
本実施形態では、第１配線１１１、および第２配線１１２をそれぞれ、絶縁膜を介して積層された２つの導電膜で形成する例を示す。図５Ａ、図５Ｂ、図６Ａおよび図６Ｂを用いて、本実施形態の半導体装置の構成を説明する。図５Ａは、本実施形態の半導体装置のレイアウトを説明する平面図であり、図５Ｂは図５ＡのＸ−Ｙ切断線による断面図である。また、図６Ａおよび図６Ｂは、それぞれ、第１配線１１１および第２配線１１２を構成する導電膜のレイアウトを説明する平面図であり、図６Ａは２層目の導電膜の平面図であり、図６Ｂは１層目の導電膜の平面図である。
図５Ａに示すように、第１配線１１１は、導電膜２０１と接続部１０５を構成する導電膜２０３とで構成されている。また、第２配線１１２は、導電膜２０２と接続部１０６を構成する導電膜２０４とで構成されている。図６Ａに示すように、導電膜２０１、２０２のレイアウトは図１Ａと同様である。図６Ｂに示すように、導電膜２０３は、接続部１０５および内部配線１０７と共に、第１配線１１１、ＶＤＤ端子１０２との接続部１１１ｂを含んでいる。また、導電膜２０４は、接続部１０６および内部配線１０８と共に、第２配線１１２、ＶＳＳ端子１０３との接続部１１２ｂを含んでいる。
図５Ｂに示すように、導電膜２０３の第１配線１１１を構成する部分は、絶縁膜２２を介して、導電膜２０２の第２配線１１２を構成する部分と重なっている。さらに、導電膜２０４の第２配線１１２を構成する部分は、絶縁膜２２を介して、導電膜２０１の第１配線１１１を構成する部分と重なっている。また、図示していないが、絶縁膜２２に設けられた開口において、導電膜２０３の接続部１１１ｂはＶＤＤ端子１０２に電気的に接続され、導電膜２０４の接続部１１２ｂはＶＳＳ端子１０３に電気的に接続されている。このような構造により、膜が積層されている方向で、第１配線１１１と第２配線１１２が誘電体（絶縁膜２２）を介して隣接することになる。すなわち、本実施形態によって、第１配線１１１と第２配線１１２の間に付加される容量の容量値を大きくすることができる。
本実施形態では、第１配線１１１および第２配線１１２を、それぞれ、絶縁膜（誘電体）を介して積層されている２つの導電膜で形成したが、３つ以上の導電膜で形成することもできる。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。例えば、実施形態２と組み合わせて、誘電体（絶縁膜）を介して第１配線１１１および第２配線１１２と重なり、かつ電気的に浮遊状態の単数または複数の半導体膜（または導電膜）を形成することができる。
（実施形態４）
実施形態１では、図１Ａに示すように第１配線１１１および第２配線１１２は、ＶＤＤ端子１０２、ＶＳＳ端子１０３を起点として、内巻きに集積回路１０１を取り囲むように形成したが、これらを、それぞれ、ＶＤＤ端子１０２、ＶＳＳ端子１０３を起点にして、外巻きに集積回路１０１を取り囲むように形成することもできる。本実施形態では、第１配線１１１および第２配線１１２を、ＶＤＤ端子１０２、ＶＳＳ端子１０３を起点に外巻きに集積回路１０１を取り囲むように形成する例を説明する。図７Ａは、本実施形態の半導体装置のレイアウトを説明する平面図であり、図７Ｂは図７ＡのＸ−Ｙ切断線による断面図である。
図７Ａに示すように、第１配線１１１および第２配線１１２は、ＶＤＤ端子１０２、ＶＳＳ端子１０３を起点に外巻きに集積回路１０１を取り囲むように形成されている。本実施形態では、第１配線１１１を集積回路１０１の接続部１０５に電気的に接続するための配線１４１が導電膜２０３で形成されている。同様に、第２配線１１２を集積回路１０１の接続部１０６に電気的に接続するための配線１４２が導電膜２０４で形成されている。
また、第１配線１１１は導電膜２０１で形成された接続部１１１ｃを有し、配線１４１は導電膜２０３で形成された接続部１４１ａを有する。図７Ｂに示すように、絶縁膜２２に形成された開口で接続部１１１ｃと接続部１４１ａが電気的に接続されている。このような構成により、ＶＤＤ端子１０２に印加された電源電位ＶＤＤが集積回路１０１に供給される。
また、第２配線１１２は導電膜２０２で形成された接続部１１２ｃを有し、配線１４２は導電膜２０４で形成された接続部１４２ａを有する。絶縁膜２２に形成された開口部で、接続部１１２ｃと接続部１４２ａも電気的に接続されている。このような構成により、ＶＳＳ端子１０３に印加された電源電位ＶＳＳが集積回路１０１に供給される。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。例えば、実施形態２と組み合わせて、誘電体（絶縁膜）を介して第１配線１１１および第２配線１１２と重なり、かつ電気的に浮遊状態の単数または複数の半導体膜（または導電膜）を形成することができる。あるいは、実施形態３と組み合わせて、第１配線１１１および第２配線１１２と絶縁膜を挟んで重なる複数の導電膜で形成することができる。
（実施形態５）
図１Ａの半導体装置において、第１配線１１１および第２配線１１２が、集積回路１０１と重なる部分を含んでいてもよい。本実施形態では、集積回路１０１と重なる部分を含んだ第１配線１１１および第２配線１１２を有する半導体装置について説明する。図８は、第１配線１１１および第２配線１１２のレイアウトを説明する平面図である。
図８に示すように、第１配線１１１および第２配線１１２は、コイル状の配線であり、それぞれ、集積回路１０１と重なる部分を有する。また、第１配線１１１および第２配線１１２は、それぞれ、実施形態１と同様に、導電膜２０１、導電膜２０２により形成され、かつ、誘電体（絶縁膜）を介して、隣接して設けられている。
また、第１配線１１１の接続部１１１ａ、第２配線１１２の接続部１１２ａは、集積回路１０１と重なって形成されている。各接続部１１１ａ、１１２ａは、それぞれ、絶縁膜に形成された開口により、集積回路１０１の接続部１０５、１０６に電気的に接続されている。
本実施形態でも、第１配線１１１および第２配線１１２は、図２に示す回路と同様の電気的な機能を有する。すなわち、誘電体を介して第１配線１１１および第２配線１１２が隣接して設けられていることによって、ＥＳＤなどによって過剰な電圧または電流が第１配線１１１または第２配線１１２に供給された際に、集積回路１０１をこのような過剰な電圧および電流によって破壊される確率を抑えることができる。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。例えば、実施形態２と組み合わせて、第１配線１１１および第２配線１１２と誘電体（絶縁膜）を介して重なり、かつ、電気的に浮遊状態の単数または複数の半導体膜（または導電膜）を形成することができる。あるいは、実施形態３と組み合わせて、第１配線１１１および第２配線１１２を、絶縁膜を挟んで積層された複数の導電膜で形成することができる。
（実施形態６）
本実施形態では、半導体装置の一具体例として光検出装置について説明する。まず、図９−図１１を用いて、光検出装置の構成を説明する。図９は、本実施形態の光検出装置の回路図である。図１０は、同光検出装置のレイアウトを説明する平面図である。図１１は、同光検出装置の積層構造を説明する断面図である。
図９に示すように、本実施形態の集積回路は、電源電位ＶＤＤが供給される接続部３０１、電源電位ＶＳＳが供給される接続部３０２、光電変換素子３０４および増幅回路３０５を有する。接続部３０１は、第１配線１１１に電気的に接続され、接続部３０２は第２配線１１２に電気的に接続される。
光電変換素子３０４は受光した光を電気信号に変換する素子であり、ここではフォトダイオードで構成されている。増幅回路３０５は、光電変換素子３０４の出力を増幅するための回路である。本実施形態の光検出装置では、光電変換素子３０４および増幅回路３０５で構成される回路が、図１の集積回路１０１に相当する。また、ここでは、増幅回路３０５をカレントミラー回路で構成することにする。このカレントミラー回路は、１つのトランジスタ３０７と、並列に接続された複数のトランジスタ３０８を有する。本実施形態では、増幅回路３０５のトランジスタ３０７およびトランジスタ３０８は共にｎチャネル型トランジスタとするが、トランジスタ３０７、３０８を共にｐチャネル型トランジスタとすることもできる。トランジスタ３０８の数に応じて、トランジスタ３０７の増幅率が調節される。よって、光電変換素子３０４の出力を１００倍にするには、例えば、１つのトランジスタ３０７に対して、１００個のトランジスタ３０８を並列に接続すればよい。
光電変換素子３０４に光が当たると光電変換素子３０４の抵抗値が低下する。電源電位ＶＤＤが第１配線１１１に供給され、電源電位ＶＳＳが第２配線１１２に供給されることで、光電変換素子３０４の抵抗値に相当する電流が光電変換素子３０４に流れる。トランジスタ３０７にこの電流が流れると、トランジスタ３０７のゲートにトランジスタ３０７のチャネル抵抗に相当する電圧が発生し、複数のトランジスタ３０８の各ゲートにこの電圧が印加される。ドレインに電源電位ＶＤＤを印加し、ソースに電源電位ＶＳＳを印加することで、複数のトランジスタ３０８にそれぞれ電流が流れ、光電変換素子３０４を流れる電流が増幅され、増幅された電流が増幅回路３０５から出力される。つまり、増幅回路３０５の出力電流値が光電変換素子３０４の受光量を反映する。
本実施形態では、増幅回路３０５の代わりに、光電変換素子３０４の出力電流を減衰する減衰回路を設けることができる。この減衰回路はカレントミラー回路で構成することができる。このようなカレントミラー回路は、トランジスタ３０７の数をトランジスタ３０８よりも多くすればよい。例えば、光電変換素子３０４の出力を１／１００倍にする場合、１００個の並列接続されたトランジスタ３０７に対して、１つのトランジスタ３０８を設ければよい。
次に、図１０を用いて、本実施形態の光検出装置のレイアウトを説明する。図１０には、光電検出装置を構成する半導体膜および第１層目−第３層目の導電膜が図示されている。また、本実施形態では、実施形態４の第１配線１１１および第２配線１１２を光検出装置に適用している。
図１０において、２点鎖線で示す領域に増幅回路３０５が形成されている。増幅回路３０５には、トランジスタ３０７およびトランジスタ３０８を構成する半導体膜３４０が設けられている。本実施形態では、トランジスタ３０７および複数のトランジスタ３０８それぞれのソース領域、ドレイン領域およびチャネル形成領域を１つの半導体膜３４０に形成している。半導体膜３４０上には、絶縁膜を介して第１層目の導電膜である１つの導電膜３５１が形成されている。導電膜３５１は、トランジスタ３０７およびトランジスタ３０８のゲート配線を構成する。
導電膜３５１上には、絶縁膜を介して第２層目の導電膜が形成されている。ここでは、第２層目の導電膜として、導電膜３６１−３６４が各１つずつ形成されている。導電膜３６１は、トランジスタ３０７のドレイン配線を構成する。導電膜３６２はトランジスタ３０７、トランジスタ３０８それぞれのソース配線を構成する。導電膜３６３はトランジスタ３０７のドレイン電極を構成し、導電膜３６３によって、トランジスタ３０７のゲート電極はドレイン電極に電気的に接続される。導電膜３６４は、光電変換素子３０４と増幅回路３０５を電気的に接続するための電極を構成する。また、導電膜３６４は導電膜３５１に電気的に接続されており、このことによりトランジスタ３０７およびトランジスタ３０８それぞれのゲート電極が光電変換素子３０４に電気的に接続される。
第２層目の導電膜３６４上には光電変換層３７０が形成されている。光電変換層３７０は光電変換素子３０４（フォトダイオード）を構成する。光電変換層３７０は導電膜３６４に接して形成されている。
第２層目の導電膜３６１−３６４および光電変換層３７０を覆う絶縁膜が形成され、この絶縁膜上に第３層目の導電膜として、導電膜３８１および導電膜３８２が形成されている。図１２は導電膜３８１の平面図であり、図１３は導電膜３８２の平面図である。導電膜３８１の集積回路を取り囲む部分は電源電位ＶＤＤが印加される第１配線１１１を構成し、導電膜３８２の集積回路を取り囲む部分は、電源電位ＶＳＳが印加される第２配線１１２を構成する。
また、導電膜３８１の一方の端部３８１Ａ（図１２の１点鎖線で囲んだ部分）は、絶縁膜に形成された複数の開口において光電変換層３７０に電気的に接続されている。また、この端部３８１Ａにおいて、導電膜３６１と重なる領域は、ＶＤＤ端子１０２との接続部３０１を構成する。さらに、端部３８１Ａは、光電変換素子３０４に対する遮光膜としても機能する。つまり、端部３８１Ａにより、光電変換層３７０の上方から入射する光を遮光することができる。また、導電膜３８１のもう一方の端部３８１Ｂ（図１２の１点鎖線で囲んだ部分）は、絶縁膜に形成された複数の開口において２層目の導電膜３６１の端部３６１Ａに電気的に接続されている。
また、導電膜３８２の一方の端部３８２Ａ（図１３の１点鎖線で囲んだ部分）は、電源が接続されるＶＳＳ端子１０３との接続部３０２を構成する。他方の端部３８２Ｂ（図１３の１点鎖線で囲んだ部分）は、絶縁膜に形成された複数の開口において２層目の導電膜３６２の端部３６２Ａに電気的に接続されている。
光検出装置は、さらに、４層目の導電膜を有する。図１１に示すように、４層目の導電膜は、ＶＤＤ端子１０２およびＶＳＳ端子１０３を構成する。本実施形態では、ＶＤＤ端子１０２およびＶＳＳ端子１０３は４層構造の導電膜で形成され、ＶＤＤ端子１０２は、導電膜３８１の端部３８１Ａと電気的に接続され、ＶＳＳ端子１０３は導電膜３８２の端部３８２Ａに電気的に接続されている。
このような構成により、ＶＤＤ端子１０２に印加された電源電位ＶＤＤは、導電膜３８１（第１配線１１１）を介して、光電変換素子３０４の陰極、および増幅回路３０５のトランジスタ３０８のドレイン配線に供給される。また、ＶＳＳ端子１０３に印加された電源電位ＶＳＳは、導電膜３８２（第２配線１１２）を介して、増幅回路３０５のトランジスタ３０７、３０８それぞれのソース配線に供給される。
なお、図１１は光検出装置を構成する膜の積層構造、および異なる層に形成された導電膜との電気的な接続を説明するための断面図であり、図１０の平面図を特定の切断線で切った断面図ではないことを断っておく。図１１において、ａ−ｂ間には、導電膜３８２の両方の端部３８２Ａ、３８２Ｂ、および第１配線１１１、第２配線１１２の断面構造を主として図示している。ｂ−ｃ間には、増幅回路３０５の断面として、トランジスタ３０８を図示している。ｃ−ｄ間には、光電変換素子３０４、導電膜３８１の両方の端部３８１Ａ、３８１Ｂ、第１配線１１１および第２配線１１２それぞれの断面構造を主として図示している。
本実施形態では、集積回路が形成される基板にガラス基板３１０が用いられる。ガラス基板３１０を通過した光３０３が光電変換素子３０４に入射することで、光電変換素子３０４において光信号が電気信号に変換される。この電気信号は増幅回路３０５で増幅されて、ＶＤＤ端子１０２およびＶＳＳ端子１０３から出力される。本実施形態では、ガラス基板３１０の光３０３が入射する側に、所定の波長域の光を選択的に透過させるための着色層（カラーフィルター層）を形成することができる。着色層としては、例えば、顔料を分散させた樹脂などを用いることができる。
次に、光検出装置の作製方法、および光検出装置の断面構造を説明する。まず、ガラス基板３１０上に増幅回路３０５を構成するトランジスタ３０７、３０８を作製する。図１４Ａ−図１５Ｄの断面図を用いて、トランジスタ３０７、３０８の作製方法を説明する。
ガラス基板３１０を用意する。ガラス基板３１０は無アルカリガラス基板が好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板などがある。ガラス基板３１０の代わりに、石英基板を用いることができる。
次に、ガラス基板３１０上に、半導体膜３４０の厚さ５０−３００ｎｍの下地絶縁膜、および半導体膜３４０を構成する厚さ２０−１００ｎｍの半導体膜を構成する。ここでは、図１４Ａに示すように、下地絶縁膜として窒化酸化シリコン膜３１１および酸化窒化シリコン膜３１２の２層の絶縁膜を形成し、半導体膜として非晶質シリコン膜３１３を形成する。
下地絶縁膜は、ガラス基板３１０に含まれるアルカリ金属（代表的にはＮａ）やアルカリ土類金属が拡散して、トランジスタなどの半導体素子の電気的特性に悪影響を及ぼすのを防ぐために設ける。下地絶縁膜は、単層構造でも積層構造でもよいが、少なくとも１層アルカリ金属およびアルカリ土類金属の拡散を防止するためのバリア膜を設けることが望ましい。本実施形態では、バリア膜として窒化酸化シリコン膜３１１を設けている。バリア膜としては、窒化酸化シリコン膜などの窒化酸化物膜、および、窒化シリコン膜、窒化アルミニウム膜などの窒化物膜が好適である。トランジスタ３０７、３０８を構成する半導体膜３４０と下地絶縁膜との界面準位密度を低減するために、酸化窒化シリコン膜３１２は形成されている。
本実施形態では、厚さ１４０ｎｍの窒化酸化シリコン膜３１１、厚さ１００ｎｍの酸化窒化シリコン膜３１２および厚さ５０ｎｍの非晶質シリコン膜３１３を、１台のＰＥＣＶＤ装置で連続して形成する。窒化酸化シリコン膜３１１のソースガスはＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２である。酸化窒化シリコン膜３１２のソースガスはＳｉＨ４およびＮ２Ｏである。非晶質シリコン膜３１３のソースガスはＳｉＨ４およびＨ２である。ソースガスを変えることで、１つのチャンバー内で３つの膜を連続して形成することができる。
本実施形態では、非晶質シリコン膜３１３を結晶化して、結晶性シリコン膜３１４を形成し（図１４Ｂ参照）、結晶性シリコン膜３１４で半導体膜３４０を形成する。半導体膜の結晶化方法には、ランプアニール装置や炉を用いた固相成長方法、レーザ光を照射して半導体膜を溶融させて結晶化させる方法などを用いることができる。ここでは、非晶質シリコン膜３１３を固相成長させて結晶化する。また、６００℃以下の加熱温度で、短時間に固相成長させるため、非晶質シリコン膜３１３に金属元素を導入している。以下に、非晶質シリコン膜３１３の結晶化方法について具体的に説明する。
まず、非晶質シリコン膜３１３の表面をオゾン水で処理して、極薄い（数ｎｍ程度）酸化膜を形成し、非晶質シリコン膜３１３表面の濡れ性を向上させる。次いで、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液を、スピナーで非晶質シリコン膜３１３の表面に塗布する。
次に、炉において、非晶質シリコン膜３１３を加熱して、結晶性シリコン膜３１４を形成する。例えば、この非晶質シリコン膜３１３を結晶化させるには、例えば、５００℃、１時間の加熱処理を行い、引き続き５５０℃、４時間の加熱処理を行えばよい。ニッケルの触媒的な作用により、短時間、かつ低温で結晶性シリコン膜３１４を形成することができる。また、ニッケルの触媒的な作用により、結晶粒界にダングリングボンドが少ない結晶性シリコン膜３１４を形成することができる。シリコンの結晶化を助長する金族元素としては、Ｎｉの他、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等がある。
これらの金属元素を非晶質シリコン膜３１３に導入する方法には、これらの金属元素の溶液を塗布する方法の他に、金属元素を主成分とする膜を非晶質シリコン膜３１３表面に形成する方法、プラズマドーピング法などにより金属元素を非晶質シリコン膜３１３に添加する方法などがある。
次に、結晶性シリコン膜３１４の結晶欠陥を修復する、結晶化率を向上させるため、レーザ光を結晶性シリコン膜３１４に照射する。レーザ光は波長４００ｎｍ以下のビームが好ましい。このようなレーザ光には、例えば、ＸｅＣｌエキシマレーザ光（ＸｅＣｌ：波長３０８ｎｍ）、ＹＡＧレーザの第２高調波又は第３高調波などがある。レーザ光を照射する前に、結晶性シリコン膜３１４の表面に形成されている酸化膜を希フッ酸などで除去することが好ましい。
本実施形態では、結晶化のために導入したニッケルを結晶性シリコン膜３１４からゲッタリングするための処理を行う。ニッケルは非晶質シリコン膜３１３の結晶化には有用であるが、ニッケルが結晶性シリコン膜３１４に高濃度に存在していると、トランジスタ３０７、３０８のリーク電流を増加させるなど、トランジスタ３０７、３０８の電気的特性を低下させる要因になるからである。以下、ゲッタリング処理の一例を説明する。
まず、オゾン水で結晶性シリコン膜３１４の表面を１２０秒程度処理して、結晶性シリコン膜３１４表面に厚さ１−１０ｎｍ程度の酸化膜を形成する。オゾン水による表面処理の代わりに、ＵＶ光を照射してもよい。次に、酸化膜を介して、結晶性シリコン膜３１４表面にＡｒを含む非晶質シリコン膜を厚さ１０−４００ｎｍ程度形成する。この非晶質シリコン膜中のＡｒの濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下が好ましい。また、Ａｒの代わりに、他の第１８族元素を非晶質シリコン膜に添加してもよい。
第１８族元素を非晶質シリコン膜に添加する目的は、非晶質シリコン膜に歪みを与えて、非晶質シリコン膜中にゲッタリングサイトを形成することである。第１８族元素の添加により歪みが生じる原因は２種類ある。１つは、第１８族元素の添加により結晶にダングリングボンドが形成されることによるものであり、もう１つは、結晶格子間に第１８族元素が添加されることによるものである。
例えば、ＰＥＣＶＤ法で、Ａｒを含む非晶質シリコン膜（以下、「Ａｒ：ａ−Ｓｉ膜」と呼ぶ。）を形成するには、ＳｉＨ４、Ｈ２およびＡｒをソースガスに用いればよい。Ａｒに対するＳｉＨ４の流量比（ＳｉＨ４／Ａｒ）を１／９９９以上１／９以下とすることが好ましい。また、プロセス温度は３００−５００℃が好ましい。ソースガスを励起させるためのＲＦパワー密度は、０．００１７Ｗ／ｃｍ２以上０．４８Ｗ／ｃｍ２以下とすることが好ましい。プロセス圧力は、１．３３３Ｐａ以上６６．６５Ｐａ以下が好ましい。
例えば、スパッタリング法で、Ａｒ：ａ−Ｓｉ膜を形成するには、ターゲットに単結晶シリコンを用い、スパッタ用ガスにＡｒを用いればよい。Ａｒガスをグロー放電させ、Ａｒイオンで単結晶シリコンターゲットをスパッタリングすることで、Ａｒを含んだ非晶質シリコン膜を形成することができる。非晶質シリコン膜中のＡｒの濃度は、グロー放電させるためのパワー、圧力、温度などにより調節することができる。プロセス圧力は、０．１Ｐａ以上５Ｐａ以下とすればよい。圧力は低いほど、非晶質シリコン膜中のＡｒの濃度を高くすることができ、１．５Ｐａ以下が好ましい。プロセス中にガラス基板３１０を特段加熱する必要はなく、プロセス温度を３００℃以下とすることが好ましい。
Ａｒ：ａ−Ｓｉ膜を形成した後、ゲッタリングのために、炉において、６５０℃、３分の加熱処理を行う。この加熱処理により、結晶性シリコン膜３１４に含まれているＮｉはＡｒ：ａ−Ｓｉ膜に析出し、捕獲される。この結果、結晶性シリコン膜３１４のＮｉの濃度を低下させることができる。加熱処理の完了後、エッチング処理によりＡｒ：ａ−Ｓｉ膜を除去する。このエッチング処理では、酸化膜がエッチングストッパとして機能する。Ａｒ：ａ−Ｓｉ膜を除去した後、結晶性シリコン膜３１４の表面の酸化膜を希フッ酸などで除去する。以上により、Ｎｉが低減された結晶性シリコン膜３１４が形成される。
次いで、結晶性シリコン膜３１４上にレジストマスクを形成し、レジストマスクを用いて、結晶性シリコン膜３１４をエッチングして、図１４Ｃに示すように半導体膜３４０を形成する。本実施形態では、図１０に示すように、トランジスタ３０７および複数のトランジスタ３０８に対応して１つの半導体膜３４０が形成されている。１つの半導体膜３４０で複数のトランジスタを形成することで、それぞれのソース領域同士の接続、およびドレイン領域同士の接続を容易にしている。半導体膜３４０には、各トランジスタ３０７、３０８のチャネル形成領域を分割するために複数の開口が形成されている。なお、図１４Ｃ−図１５Ｃの断面図ではトランジスタごとに半導体膜３４０が設けられているように図示しているが、これは、トランジスタの構造の理解を容易にするためである。この点は、図１１の断面図も同様である。
ここでは、結晶性シリコン膜３１４をエッチングする前に、結晶性シリコン膜３１４にアクセプタとなる元素を添加する。これは、トランジスタ３０７、３０８のしきい値電圧を制御するためである。例えば、アクセプタとなる元素としてボロンを用い、結晶性シリコン膜３１４に、１×１０１６−５×１０１７ａｔｏｍｓ／ｃｍ３の濃度でボロンを含ませるとよい。
なお、本実施形態では、半導体膜３４０をシリコンで形成したが、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコンなど他の第１４族でなる半導体で形成することができる。また、ＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどの化合物半導体、酸化亜鉛、酸化スズなどの酸化物半導体を用いることができる。
次に、図１４Ｃに示すように、半導体膜３４０上にゲート絶縁膜、および導電膜３５１を構成する導電膜を形成する。ここでは、ゲート絶縁膜として、厚さ３０ｎｍの酸化窒化シリコン膜３４１を形成する。この酸化窒化シリコン膜３４１は、ＰＥＣＶＤ法で、ソースガスにＳｉＨ４およびＮ２Ｏを用いて形成される。また、導電膜として、厚さ３０ｎｍの窒化タンタル膜３１５と、厚さ１７０ｎｍのタングステン膜３１６でなる２層構造の導電膜を形成する。窒化タンタル膜３１５とタングステン膜３１６はスパッタ法で形成される。窒化タンタル膜３１５とタングステン膜３１６の積層膜の代わりに、例えば、窒化タングステン膜とタングステン膜の積層膜、または窒化モリブデン膜とモリブデン膜の積層膜を形成することができる。本実施形態では、導電膜３５１を用いて、半導体膜３４０に自己整合的にソース領域、ドレイン領域および低濃度不純物領域を形成するため、上面から見た大きさが上層の導電膜の方が下層の導電膜よりも小さくなるようにする。そのため、上層の導電膜に対して下層の導電膜のエッチング選択比が大きいことが望ましい。この点で、窒化タンタル膜３１５とタングステン膜３１６の積層膜は好ましい。
次に、タングステン膜３１６上に、レジストマスク３１７を形成する。このレジストマスク３１７を用いて、２回のエッチング処理を行う。まず、図１４Ｄに示すように、レジストマスク３１７を用いて窒化タンタル膜３１５およびタングステン膜３１６をエッチングする。この１回目のエッチングで、窒化タンタル膜３１５およびタングステン膜３１６でなる積層膜の断面の形状は、テーパー状に加工される。このエッチング処理は、例えば、エッチング用ガスにＣＦ４、Ｃｌ２およびＯ２の混合ガスを用い、ＩＣＰ（誘導結合型プラズマ）エッチング装置で行うことができる。
さらに、レジストマスク３１７を用い、図１５Ａに示すように、上層のタングステン膜３１６を選択的にエッチングする。このエッチング処理は異方性エッチング処理であり、例えば、エッチング用ガスにＣｌ２、ＳＦ６およびＯ２の混合ガスを用い、ＩＣＰエッチング装置で行うことができる。この２回のエッチング処理により、導電膜３５１が形成される。導電膜３５１において、タングステン膜３１６の端部は、窒化タンタル膜３１５上面にあり、上面から見た場合、タングステン膜３１６の形状は、窒化タンタル膜３１５よりも小さい。
レジストマスク３１７を除去した後、半導体膜３４０にドナー元素を添加し、ｎ型のソース領域、ドレイン領域、および低濃度不純物領域を形成する。ここでは、ドナー元素としてリンを添加する。まず、低濃度不純物領域を形成するため、低ドーズ量、高加速電圧の条件下でリンを添加する。リンのソースガスにはＰＨ３を用いることができる。この条件下では、導電膜３５１の窒化タンタル膜３１５のみで構成されている部分を通過して、リンが半導体膜３４０に添加され、低濃度不純物領域３２１および低濃度不純物領域３２２が形成される。また、窒化タンタル膜３１５およびタングステン膜３１６が積層している部分に対応して、チャネル形成領域３２０も自己整合的に形成される。
次に、ソース領域およびドレイン領域を形成するため、高ドーズ量、低加速電圧の条件下でリンを添加する。この条件下では、導電膜３５１全体がマスクとして機能し、図１５Ｃに示すように、半導体膜３４０にソース領域３２３、およびドレイン領域３２４が自己整合的に形成される。
次に、導電膜３５１を覆ってガラス基板３１０上に第１層間絶縁膜を形成する。本実施形態では、第１層間絶縁膜を３層構造としている。１層目は、厚さ３０ｎｍの酸化窒化シリコン膜３４２であり、２層目は厚さ１６５ｎｍの窒化酸化シリコン膜３４３であり、３層目は厚さ６００ｎｍの酸化窒化シリコン膜３４４である。これらの膜３４２−３４４は、ＰＥＣＶＤ装置で形成される。まず、ＳｉＨ４およびＮ２Ｏをソースガスに用いて、酸化窒化シリコン膜３４２を形成する。そして、加熱処理を行い、半導体膜３４０に添加したリンを活性化する。
活性化のための加熱処理の完了後、ＰＥＣＶＤ装置で窒化酸化シリコン膜３４３、および酸化窒化シリコン膜３４４を形成する。窒化酸化シリコン膜３４３のソースガスには、ＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用い、窒化酸化シリコン膜３４３の水素濃度が高くなるようにする。酸化窒化シリコン膜３４４のソースガスにはＳｉＨ４およびＮ２Ｏが用いられる。酸化窒化シリコン膜３４４の形成後、加熱処理を行い、窒化酸化シリコン膜３４３の水素を拡散させ、半導体膜３４０の不対結合手を水素により終端させる。この加熱処理は、３００−５５０℃の温度で行うことができる。
以降の工程は、図１６Ａ−図１９の断面図を用いて説明する。図１６Ａ−図１９の図示の方法は、図１１と同様である。
レジストのマスクを用いて、酸化窒化シリコン膜３４１、酸化窒化シリコン膜３４２、窒化酸化シリコン膜３４３および酸化窒化シリコン膜３４４でなる積層膜をエッチングして、コンタクトホールとなる開口を形成する。開口を形成する部分は、導電膜３６１と各半導体膜３４０のドレイン領域３２４との接続部、導電膜３６２と各半導体膜３４０のソース領域３２３との接続部、導電膜３６３と導電膜３５１の接続部、および導電膜３６４と導電膜３５１との接続部である。
次に、酸化窒化シリコン膜３４４上に、導電膜３６１−３６４を構成する導電膜を形成する。ここでは、スパッタ法で厚さ４００ｎｍのチタン膜を形成する。このチタン膜上にレジストのマスクを形成し、このマスクを用いてチタン膜をエッチングして、導電膜３６１−３６４を形成する（図１１、図１６Ａ参照）。図１１に示すように、導電膜３８１および導電膜３８２を隣接させて、集積回路を取り囲むように形成することで、電源電位ＶＤＤが入力されるＶＤＤ端子１０２と光電変換素子３０４および増幅回路３０５の間、ならびに、電源電位ＶＳＳが入力されるＶＳＳ端子１０３と増幅回路３０５の間に、それぞれ、抵抗を付加することができる。
なお、２層目の導電膜３６１−３６４、および３層目の導電膜３８１、３８２は、チタン、チタン合金、チタン化合物、モリブデン、モリブデン合金、またはモリブデン化合物でなる膜が好ましい。これらの導電性材料でなる膜は耐熱性が高いこと、シリコン膜との接触によって電蝕されにくいこと、マイグレーションが起こりにくいことなどの長所があるからである。
次に、図１６Ａに示すように、酸化窒化シリコン膜３４４上に、光電変換素子３０４を構成する光電変換層３７０を形成する。ここではｐｉｎ接合を有するフォトダイオードで、光電変換素子３０４を構成するため、光電変換層３７０をｐ型の導電性を示す半導体膜（以下、「ｐ型半導体膜」と呼ぶ。）、ｉ型の導電性を示す半導体膜（以下、「ｉ型半導体膜」と呼ぶ。）、およびｎ型の導電性を示す半導体膜（以下、「ｎ型半導体膜」と呼ぶ。）でなる３層の積層膜で構成する。ここでは、光電変換層３７０として、ＰＥＣＶＤ装置を用いて非晶質シリコン膜を形成する。なお、光電変換層３７０を構成する半導体膜は、微結晶シリコン膜でもよいし、単結晶シリコン膜でもよい。
まず、酸化窒化シリコン膜３４４上に導電膜３６１−３６４を覆って、ＰＥＣＶＤ装置により厚さ６０ｎｍのｐ型非晶質シリコン膜３７１、厚さ４００ｎｍのｉ型非晶質シリコン膜３７２、および厚さ８０ｎｍのｎ型非晶質シリコン膜３７３を連続して形成する。ｐ型非晶質シリコン膜３７１のソースガスにＳｉＨ４、Ｈ２およびＢ２Ｈ６を用いて、ボロンを添加することで、非晶質シリコン膜３７１にｐ型の導電型を付与している。ｉ型非晶質シリコン膜３７２のソースガスにはＳｉＨ４およびＨ２を用い、ドナーおよびアクセプタとなる不純物元素を意図的に添加しないことで、非晶質シリコン膜３７２にｉ型の導電型を付与している。ｎ型非晶質シリコン膜３７３のソースガスにＳｉＨ４、Ｈ２およびＰＨ３を用いて、リンを添加することで、非晶質シリコン膜３７３にｎ型の導電型を付与している。次いで、レジストのマスクを用いて、非晶質シリコン膜３７１−３７３でなる積層膜をエッチングして、光電変換層３７０を形成する（図１１、図１６Ａ参照）。
なお、１枚のガラス基板３１０上には、複数の集積回路（具体的には、図９の回路図で表される回路）が同時に作製される。この集積回路が完成した後は、光検出装置のサイズに合わせてガラス基板３１０を切断し、１つずつの集積回路に分割する。ここでは、分割した後の集積回路の側面を良好にパッシベーションするため、図１６Ｂに示すように、集積回路の周囲（点線３４６で示す部分）の酸化窒化シリコン膜３４４を除去する。この工程は、エッチング処理で行うことができる。
次に、窒化酸化シリコン膜３４３、酸化窒化シリコン膜３４４、導電膜３６１−３６４および光電変換層３７０を覆って、層間絶縁膜を形成する。ここでは、図１６Ｃに示すように、厚さ１００ｎｍの窒化酸化シリコン膜３７５および厚さ８００ｎｍの酸化シリコン膜３７６でなる２層の絶縁膜を形成する。
窒化酸化シリコン膜３７５は、ＰＥＣＶＤ装置でソースガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いて形成する。窒化酸化シリコン膜３５４はパッシベーション膜として機能する。窒化酸化シリコン膜３５４の代わりに窒化シリコン膜を形成してもよい。窒化シリコン膜はＰＥＣＶＤ装置でソースガスにＳｉＨ４、ＮＨ３およびＨ２を用いて形成することができる。また、酸化シリコン膜３７６は、ソースガスに、Ｏ２、およびテトラエトキシシラン（略称ＴＥＯＳ、化学式Ｓｉ（ＯＣ２Ｈ５）４）を用いて、ＰＥＣＶＤ装置で形成する。酸化シリコン膜３７６の代わりに、ＰＥＣＶＤ装置で酸化窒化シリコン膜を形成してもよい。
次に、レジストのマスクを用いて、窒化酸化シリコン膜３７５および酸化シリコン膜３７６でなる積層膜をエッチングして、コンタクトホールとなる開口を形成する。開口が形成される部分は、導電膜３６１の端部３６１Ａと導電膜３８１の端部３８１Ｂとの接続部、光電変換層３７０（ｎ型非晶質シリコン膜３７３）と導電膜３８１の端部３８１Ａとの接続部、および導電膜３６２の端部３６２Ａと導電膜３８２の端部３８２Ｂとの接続部である。
次に、酸化シリコン膜３７６上に、導電膜３８１、３８２を構成する導電膜を形成する。ここでは、スパッタ法で厚さ２００ｎｍのチタン膜を形成する。このチタン膜上にレジストのマスクを形成し、このマスクを用いてチタン膜をエッチングして、導電膜３８１、３８２を形成する（図１１、図１７Ａ参照）。以上の工程により、集積回路が完成する。
次に、図１７Ｂに示すように、窒化酸化シリコン膜３１１を残して、集積回路の周囲（点線３７７で示す部分）から、残りの絶縁膜（３１２、３４１、３４２、３４３、３７５、３７６）を除去する。この工程は、エッチング処理で行うことができる。このように、集積回路の周囲から絶縁膜を除去するのは、図１６Ｂの工程で、酸化窒化シリコン膜３４４を除去したのと同様に、分割した後の集積回路の側面を良好にパッシベーションするためである。
次に、図１８Ａに示すように、厚さ１００ｎｍの窒化酸化シリコン膜３８４を形成する。窒化酸化シリコン膜３８４は、ＰＥＣＶＤ装置でソースガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いて形成する。窒化酸化シリコン膜３８４はパッシベーション膜として機能する。窒化酸化シリコン膜３８４によって、３層目の導電膜３８１、３８２、全ての絶縁膜（３１１、３４１−３４３、点線３７７で示す部分）の露出している面が覆われる。したがって、集積回路は、ガラス基板３１０側はバリア層である窒化酸化シリコン膜３１１でパッシベーションされ、かつ、ＶＤＤ端子１０２、ＶＳＳ端子１０３が形成される側は窒化酸化シリコン膜３８４でパッシベーションされている。このような構造により、集積回路に水分または有機物等の不純物が侵入することを防ぐことができる。
次に、図１８Ｂに示すように、封止膜３８５を形成する。封止膜３８５により、第１配線１１１、第２配線１１２と共に集積回路の上面および側面が封止される。封止膜３８５の厚さは１μｍ以上が好ましく、１−３０μｍ程度とする。このように厚く形成するため、封止膜３８５は樹脂膜で形成することが好ましい。ここでは、印刷法により、感光性のエポキシ−フェノール系樹脂膜を形成することで、ＶＤＤ端子１０２、およびＶＳＳ端子１０３との接続部に開口を有する封止膜３８５を形成する。
図１８Ｂに示すように、第１配線１１１（導電膜３８１）および第２配線１１２（導電膜３８２）は、窒化酸化シリコン膜３８４および封止膜３８５を介して隣接するため、第１配線１１１および第２配線１１２の間に容量を付加することができる。
次に、レジストのマスクを用いて窒化酸化シリコン膜３８４をエッチングし、導電膜３８１の端部３８１ＡとＶＤＤ端子１０２との接続部、および導電膜３８２の端部３８２ＡとＶＳＳ端子１０３との接続部を除去する（図１９参照）。
次に、ＶＤＤ端子１０２を構成する導電膜３９１、およびＶＳＳ端子１０３を構成する導電膜３９２を形成する。ここでは、導電膜３９１、３９２の形成にはスクリーン印刷法などの印刷法を用いる。導電性ペーストを所定の位置に印刷し、焼成することで導電膜３９１、３９２を形成する。本実施形態では、ニッケル粒子を含む導電性ペーストを用いて、導電膜３９１、３９２をそれぞれ、厚さ１５μｍ程度に形成する。
導電性ペーストは、樹脂でなるバインダーに金属粒子、または金属の粉体が分散している材料である。このような導電性ペーストを固化することで、導電性樹脂膜が形成される。よって、導電膜３９１、３９２は導電性樹脂膜で構成されているため、ハンダとの密着性に乏しい。そこで、ＶＤＤ端子１０２およびＶＳＳ端子１０３のハンダとの密着性を高めるため、導電膜３９１、３９２の上面にそれぞれ、メタルマスクを用いたスパッタ法で、所定の形状の導電膜を形成する。ここでは、図１１に示すように、導電膜３９１、３９２上に、それぞれ、３層構造の導電膜を形成する。１層目の導電膜は、厚さ１５０ｎｍのチタン膜３９３、３９４であり、２層目の導電膜は厚さ７５０ｎｍのニッケル膜３９５、３９６であり、３層目は厚さ５０ｎｍのＡｕ膜３９７、３９８である。以上の工程で、４層構造のＶＤＤ端子１０２、およびＶＳＳ端子１０３が完成する。
次に、集積回路の周辺（図１７Ｂの点線３７７で示す部分）で、ガラス基板３１０を切断し、１つずつの光検出装置に分割する。ガラス基板３１０の切断は、ダイシング法、レーザカット法などを用いることができる。ガラス基板３１０を分断する前に、ガラス基板３１０の裏面を研磨または研削して、ガラス基板３１０を薄くすることもできる。この工程は、スパッタ法で導電膜（３９３−３９８）を形成する前に行うことが好ましい。ガラス基板３１０を薄くしておくことで、ガラス基板３１０を切断するために用いる切削工具の消耗を低減することができる。また、ガラス基板３１０を薄くすることで、光検出装置を薄くすることができる。例えば、０．５ｍｍ程度の厚さのガラス基板３１０を０．２５ｍｍ程度に薄くすることができる。ガラス基板３１０を薄くした場合、ガラス基板３１０の露出している部分（裏面および側面）を樹脂膜で覆い、ガラス基板３１０を保護することが好ましい。
図２０に、本実施形態の光検出装置の外観図を示す。図２０に示すように、本実施形態の光検出装置は、外部の回路との接続部はＶＤＤ端子１０２、およびＶＳＳ端子１０３のみである。よって、ＥＳＤが発生した場合、ＶＤＤ端子１０２およびＶＳＳ端子１０３から高電圧が集積回路に印加されることになる。図９の回路図に示すように、増幅回路３０５の各トランジスタ３０８は、ドレインに高電源電位ＶＤＤが入力されるため、特に高電圧に起因する破壊が懸念される。本実施形態では、第１配線１１１を介して、ＶＤＤ端子１０２と増幅回路３０５および光電変換素子３０４とを電気的に接続し、かつ第２配線１１２を介して、ＶＳＳ端子１０３と増幅回路３０５とを電気的に接続しているため、ＶＤＤ端子１０２、ＶＳＳ端子１０３に過剰な電圧が印加された場合、第１配線１１１および第２配線１１２によって形成される付加抵抗および付加容量において、その電圧のエネルギーが消費されるため、光電変換素子３０４および増幅回路３０５が破壊される確率を抑えることができる。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。例えば、実施形態２と組み合わせて、第１配線１１１および第２配線１１２と絶縁膜を挟んで重なり、かつ電気的に浮遊状態の単数または複数の半導体膜を形成してもよい。この半導体膜は、半導体膜３４０と同時に作製することができる。つまり、図１４Ｂに示す結晶性シリコン膜３１４をエッチングして半導体膜３４０を形成すると共に、第１配線１１１および第２配線１１２が形成される領域に単数または複数の半導体膜を形成すればよい。
（実施形態７）
実施形態６では、集積回路の作製時に使用したガラス基板３１０を、光検出装置の基板としてそのまま用いている。集積回路の作製が完了した後、ガラス基板３１０から集積回路を分離して、他の基板上に集積回路を固定することができる。本実施形態では、このような構造の半導体装置について説明する。
例えば、ガラス基板３１０と集積回路の間に剥離層（例えば、シリコンでなる膜）を形成し、この剥離層をエッチングして除去することで、ガラス基板３１０から集積回路を分離することができる。本実施形態では、剥離層に物理的な力を加えることで、剥離層で剥離を生じさせることで、ガラス基板３１０から集積回路を分離する方法を説明する。
まず、図２１（Ａ）に示すように、ガラス基板３１０上に、ＰＥＣＶＤ法で、厚さ１００ｎｍの酸化窒化シリコン膜４０１を形成し、酸化窒化シリコン膜４０１上に、厚さ３０ｎｍのタングステン膜４０２をスパッタ法で形成する。タングステン膜４０２は剥離層として機能させる膜である。力を加えることで、集積回路の下地絶縁膜（３１１、３１２）とガラス基板３１０との間で剥離を容易に生じさせるために形成される。剥離層は、タングステン膜の他、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウム等からなる金属膜で形成することができる。また、これらの金属元素を主成分とする合金膜で形成することができる。剥離膜の厚さは２０ｎｍ以上１００ｎｍ以下にすればよい。
酸化窒化シリコン膜４０１は、剥離層とガラス基板３１０の密着性を向上させるために形成される。酸化窒化シリコン膜の他、スパッタ法またはＰＥＣＶＤ法により、酸化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、金属酸化物膜などを形成することができる。
次に、他の部分よりも、下地絶縁膜とタングステン膜４０２の間で剥離が優先的に生じるようにするため、タングステン膜４０２の表面を酸化させる。タングステン膜４０２を酸化させる方法には、以下の方法がある。熱酸化処理、酸素またはＮ２Ｏプラズマによる表面処理、オゾン水等の酸化力の強い溶液による表面処理、タングステン膜４０２上にスパッタ法で酸化膜を形成する方法などがある。本実施形態では、スパッタ法で厚さ２００ｎｍの酸化シリコン膜を形成する方法を採用する。また、タングステン膜４０２の表面を酸化する代わりに、プラズマ処理や熱処理によって窒化することでも、下地絶縁膜とタングステン膜４０２の間で剥離を優先的に生じさせることができる。なお、剥離層としてタングステン膜以外の膜を形成した場合も、タングステン膜４０２と同様に、酸化処理または窒化処理を行えばよい。
次に、酸化シリコン膜４０３上に、図１４Ａと同様に、下地絶縁膜となる窒化酸化シリコン膜３１１および酸化窒化シリコン膜３１２、半導体膜３４０を構成する非晶質シリコン膜３１３を形成する（図２１Ｂ）。
以降の工程を、実施形態６の作製方法と同様に行い、集積回路およびＶＤＤ端子１０２およびＶＳＳ端子１０３を完成させる。図２１Ｃにおいて、「４１０」の参照符号を付した部分は、酸化窒化シリコン膜３１２上に形成された集積回路、ならびに集積回路に電気的に接続されたＶＤＤ端子１０２およびＶＳＳ端子１０３を示している。以下、この部分を集積回路部４１０と呼ぶことにする。
次いで、図２１Ｃに示すように、集積回路部４１０の上部に支持基板４１１を固定する。支持基板４１１には、ガラス基板、石英基板、金属基板、セラミックス基板、プラスチック基板などを用いることができる。支持基板４１１は、集積回路部４１０を別の基板に固定した後に除去される。そのため、集積回路部４１０から容易に分離できるように、支持基板４１１を固定する。本実施形態では、両面粘着シート４１３を用いて、集積回路部４１０に支持基板４１１を固定している。両面粘着シート４１３としては、シートの両面が剥離型粘着材で覆われているシートを用いる。剥離型粘着材とは、熱や光などにより粘着力が弱まる粘着材である。ここでは、熱剥離型粘着材を用いた両面粘着シート４１３を用いることにする。また、本実施形態では、支持基板４１１の固定を容易にするため、集積回路部４１０の上部に水溶性樹脂層４１２を形成して、集積回路部４１０の上面を平坦化している。
次に、図２２Ａに示すように、タングステン膜４０２と酸化シリコン膜４０３の間で剥離を生じさせて、集積回路部４１０をガラス基板３１０から分離する。本実施形態では、物理的な力を加える方法によって、集積回路部４１０とガラス基板３１０を分離することができる。例えば、くさびなどの鋭利な先端を有する部材を用いた負荷、人の手、ノズルから吹き付けられるガスの風圧などにより、集積回路部４１０をガラス基板３１０から剥離することができる。
次に、図２２Ｂに示すように、ガラス基板３１０を分離することで露出された酸化シリコン膜４０３に、接着材４１５により、可撓性基板４１６を接着する。接着材４１５には、反応硬化型接着材、熱硬化型接着材、紫外線硬化型接着材等の光硬化型接着材、嫌気硬化型接着材などの各種硬化型接着材を用いることができる。本実施形態では、接着材４１５としてエポキシ樹脂を用いる。また、可撓性基板４１６としては、ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタレートなどでなる樹脂フィルムを用いることができる。
次に、集積回路部４１０から支持基板４１１を除去する。加熱することで、両面粘着シート４１３の粘着力を低下させて、両面粘着シート４１３と共に、支持基板４１１を集積回路部４１０から除去する。次いで、純水で集積回路部４１０を洗浄することで、水溶性樹脂層４１２を溶解して、集積回路部４１０から除去する。
以上の工程を経ることで、図２３に示すように、集積回路部４１０が可撓性基板４１６に固定される。なお、図２３において、光検出装置の積層構造の図示の仕方は、図１１と同じである。次に、実施形態６と同様に、可撓性基板４１６を切断し、光検出装置ごとに集積回路部４１０を分割することで、光検出装置が完成する。集積回路の製造に使用したガラス基板３１０を除去し、フィルムなどの可撓性基板４１６を集積回路の支持基板に用いることで、光検出装置の軽量化、薄型化が実現できる。
本実施形態は、他の実施形態と適宜組み合わせることが可能である。また、本実施形態は、光検出装置に限定されるものではなく、各種の集積回路の作製方法に適用することができる。つまり、本実施形態により、撓めることができる様々な半導体装置を作製することができる。
（実施形態８）
実施形態６では、非晶質半導体膜を結晶化して形成した結晶性半導体膜を用いて集積回路を作製した。ガラス基板に単結晶半導体膜を形成し、この単結晶半導体膜を用いて集積回路を作製することができる。本実施形態では、ガラス基板上に単結晶半導体膜を形成する方法を説明する。
図２４Ａに示すように、ガラス基板５００を用意する。ガラス基板５００は、単結晶半導体基板から分割された単結晶半導体層を支持する支持基板である。ガラス基板５００には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板などがある。
また、ガラス基板５００の代わりに、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。
図２４Ｂに示すように、単結晶半導体基板５０１を用意する。単結晶半導体基板５０１から分離された半導体層をガラス基板５００に貼り合わせることで、ＳＯＩ基板が作製される。単結晶半導体基板５０１には、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第１４族元素でなる単結晶半導体基板を用いることができる。また、本実施形態では、ガラス基板５００には、単結晶半導体基板５０１よりも大きいサイズの基板が用いられている。
図２４Ｃに示すように、単結晶半導体基板５０１上に絶縁膜５０２を形成する。絶縁膜５０２は単層構造、積層構造とすることができる。その厚さは５ｎｍ以上４００ｎｍ以下とすることができる。絶縁膜５０２を構成する膜には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどのシリコンまたはゲルマニウムを組成に含む絶縁材料でなる膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属酸化物でなる絶縁膜、窒化アルミニウムなどの金属窒化物でなる絶縁膜、酸化窒化アルミニウムなどの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウムなどの金属の窒化酸化物でなる絶縁膜を用いることもできる。絶縁膜５０２を構成する絶縁膜は、ＣＶＤ法、スパッタ法、単結晶半導体基板５０１を酸化するまたは窒化するなどの方法により形成することができる。
また、絶縁膜５０２には、不純物がガラス基板５００から、単結晶半導体膜に拡散することを防止できるような膜を少なくとも１層、設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁膜５０２をバリア層として機能させることができる。
例えば、絶縁膜５０２を単層構造のバリア層として形成する場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、絶縁膜５０２を形成することができる。
絶縁膜５０２を、バリア層として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層は、厚さ５ｎｍ乃至２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、単結晶半導体基板５０１と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化シリコン膜、および単結晶半導体基板５０１を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。
本実施形態では、絶縁膜５０２を絶縁膜５０２ａと絶縁膜５０２ｂでなる２層構造とする。絶縁膜５０２ａとして、ソースガスにＳｉＨ４およびＮ２Ｏを用いてＰＥＣＶＤ法により厚さ１００ｎｍの酸化窒化シリコン膜を形成し、絶縁膜５０２ｂとして、ソースガスにＳｉＨ４、Ｎ２ＯおよびＮＨ３を用いてＰＥＣＶＤ法により厚さ５０ｎｍの窒化酸化シリコン膜を形成する。
次に、図２４Ｄに示すように、絶縁膜５０２を介して、電界で加速されたイオンでなるイオンビーム５０５を単結晶半導体基板５０１に照射して、単結晶半導体基板５０１の表面から所定の深さの領域に、脆化層５０３を形成する。このイオン照射工程は、加速されたイオン種でなるイオンビーム５０５を単結晶半導体基板５０１に照射することで、イオン種を構成する元素を単結晶半導体基板５０１に添加する工程である。イオンビーム５０５を単結晶半導体基板５０１に照射すると、加速されたイオン種の衝撃により、単結晶半導体基板５０１の所定の深さに結晶構造が脆くなっている層が形成され、この層が脆化層５０３である。脆化層５０３が形成される領域の深さは、イオンビーム５０５の加速エネルギーとイオンビーム５０５の侵入角度によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層５０３が形成される。つまり、イオンが侵入する深さで、単結晶半導体基板５０１から分離される半導体層の厚さが決定される。脆化層５０３が形成される深さは５０ｎｍ以上５００ｎｍ以下であり、５０ｎｍ以上２００ｎｍ以下が好ましい。
イオンビーム５０５を単結晶半導体基板５０１に照射するには、質量分離を伴うイオン注入法だけでなく、素子量分離を伴わないイオンドーピング法で行うことができる。
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法で脆化層５０３の形成を行う場合、イオンビーム５０５に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋が７０％以上含まれるようにすることが好ましく、Ｈ３ ＋の割合は８０％以上がより好ましい。
脆化層５０３を浅い領域に形成するためには、イオンの加速電圧を低くする必要があるため、イオンの照射工程のタクトタイムが低下してしまう。そこで、水素ガスを励起することで生成されたプラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、単結晶半導体基板５０１に添加することができる。それは、Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能であるからである。イオンの加速電圧を高くすることで、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。よって、イオンビーム５０５に含まれるＨ３ ＋の割合を高くすることにより、水素の平均侵入深さのばらつきが小さくなるので、単結晶半導体基板５０１において、水素の深さ方向の濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることができる。
水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。この条件で水素イオンを照射することで、イオンビーム５０５に含まれるイオン種、およびその割合にもよるが、脆化層５０３を単結晶半導体基板５０１の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
例えば、単結晶半導体基板５０１が単結晶シリコン基板であり、絶縁膜５０２ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、絶縁膜５０２ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２の条件では、単結晶半導体基板５０１から厚さ１２０ｎｍ程度の半導体層を分離することができる。また、絶縁膜５０２ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンを照射することで、単結晶半導体基板５０１から厚さ７０ｎｍ程度の半導体層を分離することができる。
イオン照射工程のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主なイオンとして単結晶半導体基板５０１に照射することができる。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層５０３に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
脆化層５０３を形成した後、絶縁膜５０２の上面に、図２４Ｅに示すように、絶縁膜５０４を形成する。絶縁膜５０４を形成する工程では、単結晶半導体基板５０１の加熱温度は、脆化層５０３に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は脆化層５０３からガスが抜けない温度である。なお、絶縁膜５０４は、イオン照射工程を行う前に形成することもできる。この場合は、絶縁膜５０４を形成するときのプロセス温度は、３５０℃以上にすることができる。
絶縁膜５０４は、平滑で親水性の接合面を単結晶半導体基板５０１の表面に形成するための膜である。そのため、絶縁膜５０４の面粗さは、平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が好ましい。また、絶縁膜５０４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。絶縁膜５０４として、酸化シリコン膜、酸化窒化シリコン膜を形成することができる。ここでは、ソースガスにＴＥＯＳおよびＯ２を用いて、ＰＥＣＶＤ法で厚さ５０ｎｍの酸化シリコン膜を形成する。
なお、絶縁膜５０２または絶縁膜５０４の一方を形成しなくてもよい。また、ガラス基板５００に単層構造または積層構造の絶縁膜を形成してもよい。この絶縁膜は絶縁膜５０２と同様に形成することができ、積層構造とする場合は、バリア層となる絶縁膜は、ガラス基板５００に接して形成することが好ましい。また、ガラス基板５００に絶縁膜を形成した場合、絶縁膜５０２、および絶縁膜５０４は形成しなくてもよい。
図２４Ｆは接合工程を説明する断面図であり、ガラス基板５００と単結晶半導体基板５０１とを貼り合わせた状態を示している。接合工程を行うには、まず、ガラス基板５００、ならびに、絶縁膜５０４、５０２が形成された単結晶半導体基板５０１を超音波洗浄する。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。メガヘルツ超音波洗浄の後、ガラス基板５００および単結晶半導体基板５０１の双方、または一方をオゾン水で洗浄することもできる。オゾン水で洗浄することで、有機物の除去と、表面の親水性を向上させることができる。
洗浄工程の後、絶縁膜５０４を介して、ガラス基板５００と単結晶半導体基板５０１を貼り合わせる。ガラス基板５００の表面と絶縁膜５０４の表面とを密着させると、ガラス基板５００と絶縁膜５０４との界面に化学結合（水素結合など）が形成され、ガラス基板５００と絶縁膜５０４が接合する。接合工程は、加熱処理を伴わず、常温で行うことができるため、ガラス基板５００のような耐熱性の低い基板を用いることが可能である。
ガラス基板５００と単結晶半導体基板５０１を密着させた後、ガラス基板５００と絶縁膜５０４との界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は脆化層５０３に亀裂を発生させない温度とし、７０℃以上３００℃以下とすることができる。
次いで、４００℃以上の加熱処理を行い、脆化層５０３において単結晶半導体基板５０１を分割し、単結晶半導体基板５０１から単結晶半導体膜５０６を分離する。図２４Ｇは、単結晶半導体基板５０１から単結晶半導体膜５０６を分離する分離工程を説明する図である。図２４Ｇに示すように、分離工程により、ガラス基板５００上に単結晶半導体膜５０６が形成される。５０１Ａを付した要素は、単結晶半導体膜５０６が分離された後の単結晶半導体基板５０１を示している。
４００℃以上の加熱処理を行うことで、ガラス基板５００と絶縁膜５０４との界面に形成されている水素結合を共有結合に変化させることができるため、ガラス基板５００と絶縁膜５０４間の結合力が増加する。また、温度上昇によって、脆化層５０３に形成されている微小な孔には、イオン照射工程で添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化層５０３の微小な孔に体積変化が起こり、脆化層５０３に亀裂が生じるので、脆化層５０３に沿って単結晶半導体基板５０１が分割される。絶縁膜５０４はガラス基板５００に接合しているので、ガラス基板５００上には単結晶半導体基板５０１から分離された単結晶半導体膜５０６が固定されることになる。単結晶半導体膜５０６を単結晶半導体基板５０１から分離するための加熱処理の温度は、ガラス基板５００の歪み点を越えない温度とし、４００℃以上７００℃以下で行うことができる。
図２４Ｇに示す分離工程を完了することで、ガラス基板５００に単結晶半導体膜５０６が貼り合わされたＳＯＩ基板５１０が作製される。ＳＯＩ基板５１０は、ガラス基板５００上に絶縁層膜５０４、絶縁膜５０２、単結晶半導体膜５０６の順に層が積層された多層構造を有し、ＳＯＩ基板５１０は絶縁膜５０４と単結晶半導体膜５０６が接合されている基板となる。
なお、単結晶半導体基板５０１から単結晶半導体膜５０６を分離するための加熱処理は、結合力を強化するための加熱処理と同じ装置で連続して行うことができる。また、２つの加熱処理を異なる装置で行うこともできる。例えば、同じ炉で行う場合は、まず、処理温度２００℃、処理時間２時間の加熱処理を行う。次いで、加熱温度を６００℃に上昇させ、６００℃、２時間の加熱処理を行う。そして、４００℃以下から室温程度の温度に冷却して、炉から、単結晶半導体基板５０１ＡおよびＳＯＩ基板５１０を取り出す。
異なる装置で加熱処理を行う場合は、例えば、炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたガラス基板５００と単結晶半導体基板５０１を炉から搬出する。次いで、ランプアニール装置で処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板５０１を脆化層５０３で分割させる。
ＳＯＩ基板５１０の単結晶半導体膜５０６は、脆化層５０３の形成、分離工程などによって、結晶欠陥が形成され、また、その表面は平坦性が損なわれている。そこで、結晶欠陥の低減、平坦化のために、単結晶半導体膜５０６にレーザ光を照射して、溶融させることで再結晶化させることが好ましい。あるいは、単結晶半導体膜５０６の表面の損傷を除去し、表面を平坦にするため、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置により、単結晶半導体膜５０６の表面を研磨する工程を行うことが好ましい。
本実施形態のＳＯＩ基板５１０を用いて、実施形態６に示すような各種の半導体装置を作製することができる。
（実施形態９）
実施形態６により得られた光検出装置を電子機器に取り付けることで、光検出装置の検出信号に基づいて、電気機器の動作を制御することができる。例えば、表示パネルを備えた電子機器に光検出装置を内蔵することで、表示パネルの輝度調節を光検出装置の検出信号をもとに行うことが可能になる。本実施形態では、図２５Ａ−図２５Ｆを用いて、このような電子機器のいくつかの例を説明する。
図２５Ａ、および図２５Ｂは、本実施形態の携帯電話の外観図である。図２５Ａ、および図２５Ｂの携帯電話は、それぞれ、本体６０１、表示パネル６０２、操作キー６０３、音声出力部６０４および音声入力部６０５を有する。さらに、本体６０１には光検出装置６０６が設けられている。図２５Ａおよび図２５Ｂの携帯電話は、光検出装置６０６が検出した電気信号をもとに表示パネル６０２の輝度を調節する機能を有する。さらに、図２５Ｂの携帯電話は、表示パネル６０２のバックライトの輝度を検出する光検出装置６０７が本体６０１に内蔵されている。
図２５Ｃは、本実施形態のコンピュータの外観図である。コンピュータは、本体６１１、表示パネル６１２、キーボード６１３、外部接続ポート６１４、ポインティングデバイス６１５などを有する。さらに、表示パネル６１２のバックライトの輝度を検出する光検出装置（図示せず）が本体６１１に内蔵されている。
図２５Ｄは、本実施形態の表示装置の外観図である。テレビ受像器、コンピュータのモニタなどが表示装置に該当する。本表示装置は、筐体６２１、支持台６２２、表示パネル６２３などによって構成されている。筐体６２１には、表示パネル６２３のバックライトの輝度を検出する光検出装置（図示せず）が内蔵されている。
図２５Ｅは、本実施形態のデジタルカメラの前面からみた外観図であり、図２５Ｆは図２５Ｅのデジタルカメラを背面方向から見た外観図である。デジタルカメラは、リリースボタン６３１、メインスイッチ６３２、ファインダ窓６３３、フラッシュライト６３４、レンズ６３５、鏡胴６３６、筺体６３７、ファインダ接眼窓６３８、表示パネル６３９、および操作ボタン６４０などを有する。
メインスイッチ６３２は、押下又は回転によりデジタルカメラの電源のオン／オフを切り替える。操作ボタン６４０は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。リリースボタン６３１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。フラッシュライト６３４はデジタルカメラの前面上部に配置されている。リリースボタン６３１が押下されてシャッターが開くのと連動して、被写体輝度が低いときなどに、フラッシュライト６３４は発光する。
鏡胴６３６は、焦点を合わせるためにレンズ６３５の位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ６３５を手前に移動させる。また、携帯時は、レンズ６３５を沈銅させてコンパクトにする。なお、本実施形態においては、鏡胴６３６を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体６３７内での撮影光学系の構成により鏡胴６３６を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
光検出装置をデジタルカメラに組み込むことにより、光検出装置によって撮影環境の輝度を感知することができる。光検出装置で検出された電気信号をもとに、露出調整、シャッタースピード調節などを行うことができる。
ＶＤＤ 高電源電位
ＶＳＳ 低電源電位
１０ 基板
２１ 絶縁膜
２２ 絶縁膜
２３ 絶縁膜
２５ 絶縁膜
１０１ 集積回路
１０２ 第１端子（ＶＤＤ端子）
１０３ 第２端子（ＶＳＳ端子）
１０５ 接続部
１０６ 接続部
１０７ 内部配線
１０８ 内部配線
１１１ 第１配線
１１１ａ 接続部
１１１ｂ 接続部
１１１ｃ 接続部
１１２ 第２配線
１１２ａ−１１２ｃ 接続部
１３１ 抵抗素子
１３２ 抵抗素子
１３３ 容量素子
２０１−２０４ 導電膜
２５０−２５５ 半導体膜
３０１ 接続部
３０２ 接続部
３０３ 光
３０４ 光電変換素子
３０５ 増幅回路
３０７ トランジスタ
３０８ トランジスタ
３４０ 半導体膜
３５１ 導電膜
３６１ 導電膜
３６１Ａ 端部
３６２ 導電膜
３６２Ａ 端部
３６３ 導電膜
３６４ 導電膜
３７０ 光電変換層
３８１ 導電膜
３８１Ａ 端部
３８１Ｂ 端部
３８２ 導電膜
３８２Ａ 端部
３８２Ｂ 端部

Claims (9)

  1. 誘電体と、
    第１電源電位が印加される第１配線と、
    前記誘電体を介して前記第１配線に隣接して形成され、第２電源電位が印加される第２配線と、
    複数の半導体素子を含み、前記第１配線および前記第２配線に電気的に接続され、前記第１配線および前記第２配線に取り囲まれている集積回路と、
    を有することを特徴とする半導体装置。
  2. 請求項１において、
    第２の誘電体と、
    前記第２の誘電体を介して前記第１配線および前記第２配線と重なり、電気的に浮遊状態とされている少なくとも１つの半導体膜または導電膜と、
    を有することを特徴とする半導体装置。
  3. 第１電源電位が印加される第１配線と、
    第２電源電位が印加される第２配線と、
    第１絶縁膜と、
    前記第１絶縁膜上に形成されている第２絶縁膜と、
    前記第１配線に含まれ、前記第１絶縁膜上に形成されている第１導電膜と、
    前記第２配線に含まれ、前記第２絶縁膜を介して前記第１導電膜と隣接して前記第１絶縁膜上に形成されている第２導電膜と、
    複数の半導体素子を含み、前記第１導電膜および前記第２導電膜に取り囲まれ、前記第１導電膜を経て前記第１電源電位が印加され、前記第２導電膜を経て前記第２電源電位が印加される集積回路と、
    を有することを特徴とする半導体装置。
  4. 第１電源電位が印加される第１配線と、
    第２電源電位が印加される第２配線と、
    第１絶縁膜と、
    前記第１絶縁膜上に形成されている第２絶縁膜と、
    前記第２絶縁膜上に形成されている第３絶縁膜と、
    前記第１配線に含まれ、前記第１絶縁膜上に形成されている第１導電膜と、
    前記第２配線に含まれ、前記第２絶縁膜を介して前記第１導電膜に隣接して前記第１絶縁膜上に形成されている第２導電膜と、
    前記第１配線に含まれ、前記第２絶縁膜を介して前記第１導電膜および前記第２導電膜上に形成されている第３導電膜と、
    前記第２配線に含まれ、記第３絶縁膜を介して前記第３導電膜に隣接し、前記第２絶縁膜を介して前記第１導電膜および前記第２導電膜上に形成されている第４導電膜と、
    複数の半導体素子を含み、前記第１導電膜乃至前記第４導電膜に取り囲まれ、前記第１導電膜および前記第３導電膜を経て前記第１電源電位が印加され、前記第２導電膜および前記第４導電膜を経て前記第２電源電位が印加される集積回路と、
    を有することを特徴とする半導体装置。
  5. 請求項４において、
    前記第１導電膜と前記第４導電膜は、前記第２絶縁膜を介して隣接し、
    前記第２導電膜と前記第３導電膜は、前記第２絶縁膜を介して隣接していることを特徴とする半導体装置。
  6. 請求項３において、
    前記第１絶縁膜を介して前記第１導電膜および前記第２導電膜に重なり、電気的に浮遊状態とされている少なくとも１つの半導体膜または第３導電膜を有することを特徴とする半導体装置。
  7. 請求項４または５において、
    前記第１導電膜乃至前記第４導電膜に重なり、前記第１絶縁膜に覆われ、電気的に浮遊状態とされている少なくとも１つの半導体膜または第５導電膜を有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか１項において、
    前記集積回路は、
    光電変換素子と、
    前記光電変換素子を流れる電流を増幅する増幅回路と、
    を有することを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか１項において、
    前記集積回路は、ガラス基板上に形成されていることを特徴とする半導体装置。
JP2009100063A 2008-04-18 2009-04-16 半導体装置 Expired - Fee Related JP5552256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100063A JP5552256B2 (ja) 2008-04-18 2009-04-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008108896 2008-04-18
JP2008108896 2008-04-18
JP2009100063A JP5552256B2 (ja) 2008-04-18 2009-04-16 半導体装置

Publications (3)

Publication Number Publication Date
JP2009278078A true JP2009278078A (ja) 2009-11-26
JP2009278078A5 JP2009278078A5 (ja) 2012-04-12
JP5552256B2 JP5552256B2 (ja) 2014-07-16

Family

ID=41200418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100063A Expired - Fee Related JP5552256B2 (ja) 2008-04-18 2009-04-16 半導体装置

Country Status (2)

Country Link
US (1) US8106474B2 (ja)
JP (1) JP5552256B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9083371B2 (en) 2012-12-17 2015-07-14 Socionext Inc. Capacitive element, capacitor array, and A/D converter
JP2017085082A (ja) * 2015-08-31 2017-05-18 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP2017126800A (ja) * 2011-03-11 2017-07-20 株式会社半導体エネルギー研究所 半導体装置
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010018762A1 (ja) * 2008-08-11 2010-02-18 テルモ株式会社 医療用具
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012147393A (ja) * 2011-01-14 2012-08-02 Fujifilm Corp 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法
US9064694B2 (en) * 2012-07-12 2015-06-23 Tokyo Electron Limited Nitridation of atomic layer deposited high-k dielectrics using trisilylamine
EP2778715A1 (en) * 2013-03-14 2014-09-17 Agfa Healthcare A pixel unit for a radiographic image detecting apparatus
CN203811938U (zh) * 2014-05-14 2014-09-03 北京京东方光电科技有限公司 一种显示面板和显示装置
KR20220100106A (ko) 2014-06-09 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9431363B1 (en) * 2014-11-25 2016-08-30 Automated Assembly Corporation Wire bonded IC components to round wire
JP6426068B2 (ja) 2015-08-10 2018-11-21 朝日インテック株式会社 カテーテル及びバルーンカテーテル
US9595501B1 (en) 2015-10-30 2017-03-14 Automated Assembly Corporation Wire bonded electronic devices to round wire
US9484209B1 (en) 2015-11-20 2016-11-01 International Business Machines Corporation Flexible and stretchable sensors formed by patterned spalling
US11227862B2 (en) 2017-02-28 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device
CN108511411B (zh) * 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
US10381325B1 (en) 2017-08-04 2019-08-13 Automated Assembly Corporation Guide posts for wire bonding
JP6991816B2 (ja) * 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
US10171133B1 (en) 2018-02-20 2019-01-01 Automated Assembly Corporation Transponder arrangement

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276088A (ja) * 1989-01-18 1990-11-09 Mitsubishi Electric Corp 半導体記憶装置
JPH0528759A (ja) * 1991-07-25 1993-02-05 Hitachi Ltd 半導体装置
JPH0511667B2 (ja) * 1986-07-18 1993-02-16 Nippon Electric Co
JPH0685308A (ja) * 1992-09-01 1994-03-25 Sanyo Electric Co Ltd 光センサ
JPH0794679A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
JP2000252428A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd 容量回路および半導体集積回路装置
JP2006196803A (ja) * 2005-01-17 2006-07-27 Toshiba Lsi System Support Kk 半導体装置
JP2006324634A (ja) * 2005-02-18 2006-11-30 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法、並びに半導体装置
JP2008071931A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511667A (ja) 1991-07-02 1993-01-22 Mitsubishi Electric Corp 電子写真画像形成装置
US5477414A (en) 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5825601A (en) 1997-06-16 1998-10-20 Lsi Logic Corporation Power supply ESD protection circuit
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
JP4080582B2 (ja) 1997-12-22 2008-04-23 株式会社東芝 半導体集積回路装置
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
JP3505461B2 (ja) 2000-03-03 2004-03-08 三洋電機株式会社 絶縁ゲート型半導体装置
JP2001339051A (ja) 2000-05-30 2001-12-07 Toshiba Corp 回路素子の保護回路
EP1187206B1 (fr) 2000-09-05 2009-12-09 Nxp B.V. Dispositif intégré de protection électromagnétique
JP3983067B2 (ja) 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
EP1494167A1 (en) 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexible semiconductor device and identification label
US7566971B2 (en) 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511667B2 (ja) * 1986-07-18 1993-02-16 Nippon Electric Co
JPH02276088A (ja) * 1989-01-18 1990-11-09 Mitsubishi Electric Corp 半導体記憶装置
JPH0528759A (ja) * 1991-07-25 1993-02-05 Hitachi Ltd 半導体装置
JPH0685308A (ja) * 1992-09-01 1994-03-25 Sanyo Electric Co Ltd 光センサ
JPH0794679A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
JP2000252428A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd 容量回路および半導体集積回路装置
JP2006196803A (ja) * 2005-01-17 2006-07-27 Toshiba Lsi System Support Kk 半導体装置
JP2006324634A (ja) * 2005-02-18 2006-11-30 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法、並びに半導体装置
JP2008071931A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012248858A (ja) * 2009-12-08 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8420553B2 (en) 2009-12-08 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8946097B2 (en) 2009-12-08 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2021040161A (ja) * 2009-12-08 2021-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7004471B2 (ja) 2009-12-08 2022-01-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017126800A (ja) * 2011-03-11 2017-07-20 株式会社半導体エネルギー研究所 半導体装置
US9083371B2 (en) 2012-12-17 2015-07-14 Socionext Inc. Capacitive element, capacitor array, and A/D converter
JP2017085082A (ja) * 2015-08-31 2017-05-18 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP2021077913A (ja) * 2015-08-31 2021-05-20 株式会社半導体エネルギー研究所 半導体装置
JP2023036754A (ja) * 2015-08-31 2023-03-14 株式会社半導体エネルギー研究所 半導体装置
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US8106474B2 (en) 2012-01-31
US20090261444A1 (en) 2009-10-22
JP5552256B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5552256B2 (ja) 半導体装置
KR101616937B1 (ko) 반도체 장치
JP5566633B2 (ja) 半導体装置
JP6059759B2 (ja) 半導体装置
KR101145349B1 (ko) 반도체 장치의 제조방법
TWI392102B (zh) 半導體裝置
JP5784096B2 (ja) 半導体装置の作製方法
KR101712379B1 (ko) 보호 회로, 반도체 장치, 광전 변환 장치 및 전자기기
CN101211931B (zh) 半导体器件及电子设备
JP4827396B2 (ja) 半導体装置の作製方法
JP2007059889A (ja) 半導体装置
JP4472314B2 (ja) 半導体装置の作製方法、表示装置の作製方法、および発光装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5552256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees