JP2009278030A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009278030A JP2009278030A JP2008130412A JP2008130412A JP2009278030A JP 2009278030 A JP2009278030 A JP 2009278030A JP 2008130412 A JP2008130412 A JP 2008130412A JP 2008130412 A JP2008130412 A JP 2008130412A JP 2009278030 A JP2009278030 A JP 2009278030A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- forming
- conductive pad
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】Q値を向上しかつ大電流を流すことが可能なインダクタの提供。
【解決手段】半導体基板1上に絶縁膜2を設ける。絶縁膜2上に螺旋状のインダクタ9を設ける。インダクタ9の表面に導電簿層(めっき層)8を設ける。導電簿層8はインダクタ9より導電率が高い。
【選択図】 図1
【解決手段】半導体基板1上に絶縁膜2を設ける。絶縁膜2上に螺旋状のインダクタ9を設ける。インダクタ9の表面に導電簿層(めっき層)8を設ける。導電簿層8はインダクタ9より導電率が高い。
【選択図】 図1
Description
本発明は、半導体基板上に形成された絶縁膜上に、螺旋状のインダクタが設けられた半導体装置及びその製造方法に関するものである。
近年、PHSや携帯電話機に代表される移動体通信の端末機器の普及により、これらに使用される高周波回路の低コスト化が要求され、この高周波回路の低コスト化を実現すべくバイポーラ、CMOS、あるいはBi−CMOSトランジスタにより構成した高周波回路が上記端末機器等に用いられる。しかし、この種の高周波回路では、インピーダンス整合のためにインダクタ、容量、抵抗などの受動素子が必須であり、また、低コスト化のためこれらの素子をすべて単一のチップに搭載することが要求される。
受動素子のうち、抵抗および容量は、半導体素子上に形成することは比較的容易である。そのため、これら抵抗および容量の製造において重要となるのはインダクタの形成である。高周波回路を構成するうえで必須となるインダクタにおいて要求される特性は、第1にQ値(クオリティファクター)であり、第2,第3に、小損失化と共振周波数の高周波数化とである。
誘導性を生じさせるインダクタの構造としてさまざまなものが提案されているが、一般に金属配線を平面上で螺旋状に形成した平面型のインダクタの構造が採用されている。
Q値は回路の低消費電力化に寄与する特性であって、非常に重要なパラメータの一つである。Q値は、例えば直列共振LC回路において、共振周波数におけるインダクタ値を回路の直列抵抗値で割った値により決定され、以下の(1)式で表される。
Q=ωL/R …(1)
(1)式において、ωは2πf、πは円周率、fは周波数、Lはインダクタンス値、Rは抵抗値である。
Q=ωL/R …(1)
(1)式において、ωは2πf、πは円周率、fは周波数、Lはインダクタンス値、Rは抵抗値である。
図6に一般的なインダクタのQ特性を示す。図6に示すように、周波数が増加すると、インダクタと基板との間の容量結合による容量損失が生じる。そのため、Q値は高周波で低下し結果として上に凸状の波形形状を示す。
前述した(1)式によれば、Q値を増大させるためには、
・インダクタの直列抵抗成分を低減する、
・容量損失を抑える、
ことが効果的である。
・インダクタの直列抵抗成分を低減する、
・容量損失を抑える、
ことが効果的である。
導体中を電流が流れると、これによって誘導磁界が発生して電流の変化を妨げる向きに起電力が発生する。導体中心部の電流ほど磁束鎖交数が大きく逆起電力も大きいため電流密度は小さくなる。したがって、電流は導体の周辺部に集中して流れる。これを表皮効果という。交流ではこの表皮効果によって実効的な断面積が物理的断面積から減少して実効抵抗値が増大する。
前述したように、電流は導体表面から導体内部にいくに従って減少していくが、電流が表面の値の1/eになる点を表皮深さと呼び、表皮深さは以下の式(2)で表される。
d=√(2/ωμσ) …(2)
式(2)において、dは表皮深さ、ωは2πf、πは円周率、fは周波数、μは透磁率、σは導電率である。
d=√(2/ωμσ) …(2)
式(2)において、dは表皮深さ、ωは2πf、πは円周率、fは周波数、μは透磁率、σは導電率である。
例えばアルミニウムの場合、10GHzで表皮深さは0.8μmとなり、この動作周波数では導体の膜厚を厚くしても実効抵抗値の低減には寄与しない。従って交流においては、周波数が高周波になるほど表皮深さdが小さくなって交流電流は導体の極表面付近を流れ、実効抵抗値が増大する。したがって、動作周波数帯域が高周波になるほど、実効抵抗値が大きくなるためQ値が低下して、インダクタ特性が悪化する。
従来から上記問題を解決するために特許文献1に例示される次の構造のインダクタが提案されている。以下、図7〜8を参照しながら特許文献1に示されている高周波帯域においてインダクタのQ値を向上させる構造について説明する。図7は螺旋状のインダクタの平面図を示し、図8は、図7のB−B´断面における、従来の螺旋状のインダクタの断面図である。
図7においてインダクタ9は螺旋状の形状を有しており、図8に示すようにインダクタの配線部に複数の溝11が設けられており、その断面は櫛状になっている。
特許文献1のインダクタは、このような形状にすることによって、配線部の断面周囲長が大きくなって表皮効果に伴う抵抗値増加が抑制されて実効的抵抗値が小さくなり、その結果、インダクタのQ値特性が向上する。
特開2003−209183(第5頁、第3図)
しかしながら上記従来の構成においては、インダクタに大電流を流すことが困難であるという問題がある。携帯電話機に代表される移動体通信の端末機器用の高周波回路、特に送信出力段のドライバアンプにおいては、信号の周波数が高くなると同時にパワーも大きくなり、さらには歪を良くするために最大で数十mAの電流を流す必要がある。しかし、上記インダクタは配線部に複数の溝11が設けられ、その断面は櫛状になっているので、断面積が小さくなってしまう。また、その製造方法において、CMP設備(Chemical Mechanical Polishing)を用いてインダクタ配線を形成する場合、配線幅が太く(20μm幅以上)なると、ディッシングの影響により断面底部の中央付近の配線膜厚が薄くなって直列抵抗成分が増加する。そのため、この製造方法ではその影響を考慮して配線幅を太くすることができない。これらの結果、インダクタを流れる許容電流は小さくなる。
本発明は上記従来の問題点を解決するもので、高周波帯域におけるインダクタの実効抵抗値を下げることによってインダクタのQ値を向上させ、同時に大電流を流すことが可能なインダクタとその製造方法を提供することを目的とする。
この目的を達成するために、本発明の半導体装置は、
半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に螺旋状に設けられたインダクタと、
前記インダクタの表面に設けられた導電簿層と、
を備え、
前記導電簿層は、前記インダクタより導電率が高い、
ことを特徴としている。
半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に螺旋状に設けられたインダクタと、
前記インダクタの表面に設けられた導電簿層と、
を備え、
前記導電簿層は、前記インダクタより導電率が高い、
ことを特徴としている。
本発明によれば、高周波帯域においては、表皮効果によって導体の極表面付近を流れる高周波電流はインダクタよりも導電率の高い導電簿層を流れる。その結果、インダクタの実効抵抗値が小さくなり、高いQ値を得ることが可能となる。また、本発明の構成ではデュアルダマシンプロセスを実施する必要がなくなってディッシングの懸念がなくなる。そのため、インダクタの配線幅を太くすることができる。したがって、インダクタの断面積が小さくなることはない。その結果、大電流を流すことが可能となる。
本発明の半導体装置の製造方法は、螺旋状に形成されてなるインダクタを有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に金属層からなる前記インダクタと導電パッドとを同時に形成する工程と、
前記金属層の導電率よりも高い導電率を有するめっき層を、前記インダクタと前記導電パッドとを選択的に覆って形成する工程と、
を含むことを特徴としている。
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に金属層からなる前記インダクタと導電パッドとを同時に形成する工程と、
前記金属層の導電率よりも高い導電率を有するめっき層を、前記インダクタと前記導電パッドとを選択的に覆って形成する工程と、
を含むことを特徴としている。
この製造方法によれば、導電パッドと同時にインダクタを形成するため、CMP装置におけるディッシングによる配線幅の制約を無くすことができる。そのため、インダクタの配線幅を太くすることが可能となり、膜厚を厚くすることができる。その結果、大電流を流すことが可能なインダクタを形成することが可能となる。
さらに導電パッド上にめっき層を形成する際にインダクタ上にも同時にめっき層を形成するため、工程を追加することなく、容易に高周波帯域における実効抵抗値の上昇を抑制することが可能となる。その結果、高周波帯域における特性に優れたインダクタを低コストで製造することが可能となる。
本発明に係る半導体装置及びその製造方法によると、インダクタの上面及び側面に構成金属の導電率よりも導電率の高い導電簿層(めっき層等)が形成されているので、高周波における表皮効果のためにインダクタ表面近傍に電流が集中したとしても、実効抵抗成分の増加を防止できる。さらには、実効抵抗成分の増加防止を導電簿層(めっき層等)の形成により行っており、インダクタの形状(特に断面形状)には何ら変更が加えられていない。そのため、インダクタに何ら支障なく大電流を流すことができる。以上のことにより、本発明は、Q値の高いインダクタを実現することができる。
さらに、本発明に係る半導体装置の製造方法によると、インダクタと導電パッドとに対して同時にめっき層を形成するので、追加工程なしで容易に高周波帯域における実効抵抗値の上昇を抑制することが可能であり、高周波帯域において特性の優れたインダクタを低価格化に提供することが可能となる。
(第1の実施形態)
図1は本発明の第1の実施形態における螺旋状のインダクタを有する半導体装置の平面図、図2は図1のA−A´断面図を示す。図1において、9はインダクタ、10は導電パッド、12はインダクタ内側端子の引き出し用配線、13はインダクタ外側端子の引き出し用配線、14はインダクタ内側端子の引き出し用ヴィアホール、15はインダクタ外側端子の引き出し用ヴィアホールである。図2において、1は半導体基板、2は層間絶縁膜、3は下層配線、4は絶縁膜、5はヴィアホール、6は保護膜、8は導電簿層の一例であるめっき層、9はインダクタ、10は導電パッドである。
図1は本発明の第1の実施形態における螺旋状のインダクタを有する半導体装置の平面図、図2は図1のA−A´断面図を示す。図1において、9はインダクタ、10は導電パッド、12はインダクタ内側端子の引き出し用配線、13はインダクタ外側端子の引き出し用配線、14はインダクタ内側端子の引き出し用ヴィアホール、15はインダクタ外側端子の引き出し用ヴィアホールである。図2において、1は半導体基板、2は層間絶縁膜、3は下層配線、4は絶縁膜、5はヴィアホール、6は保護膜、8は導電簿層の一例であるめっき層、9はインダクタ、10は導電パッドである。
半導体基板1上に絶縁膜4が形成される。絶縁膜4上に導電パッド10とインダクタ9とが形成される。導電パッド10とインダクタ9とは、同一の金属層(例えば、アルミニウム合金)からなっており、それぞれ1000〜2000nm程度の膜厚を有する。導電パッド10とインダクタ9とは、めっき層8により覆われる。めっき層8は、例えば、金からなる。めっき層8は、導電パッド10においてその上面に選択的に設けられる。また、めっき層8は、インダクタ9において、それらの底面を除くその上面と側面とに選択的に設けられる。めっき層8は、導電パッド10とインダクタ9との導電率よりも導電率の高い材料から構成される。導電パッド10とインダクタ9とがアルミニウム合金からなる構成では、めっき層8は、例えば、金から構成される。めっき層8は1000nm程度の膜厚で形成される。
第1の実施形態の半導体装置では、インダクタ9をめっき層8で被覆することで、高周波帯域における表皮効果のために表面近傍に電流が集中しても、高周波電流は、インダクタ9や導電パッド10より導電率の高いめっき層8を流れるため実効抵抗値の増加を防止することが可能である。さらには、実効抵抗値の増加防止を図るうえで、インダクタ9の形状には(特に断面形状には)何ら変更が加えられていない。そのため、インダクタ9の配線幅を最大限に太くすることができる。これによりインダクタ9に大電流を流すことが可能となる。以上のことから、第1の実施形態では、大電流を流すことが可能で、且つQ値を向上させたインダクタの構造を実現することができる。
(第2の実施形態)
図3は本発明の第2の実施形態における螺旋状のインダクタの工程断面図を示す。図3において1は半導体基板、2は層間絶縁膜、3は下層配線、4は絶縁膜、5はヴィアホール、6は保護膜、8は導電簿層の一例であるめっき層、9はインダクタ、10は導電パッドである。
図3は本発明の第2の実施形態における螺旋状のインダクタの工程断面図を示す。図3において1は半導体基板、2は層間絶縁膜、3は下層配線、4は絶縁膜、5はヴィアホール、6は保護膜、8は導電簿層の一例であるめっき層、9はインダクタ、10は導電パッドである。
まず、層間絶縁膜2中に多層配線を構成する下層配線3を有する半導体基板1を用意したうえで、この半導体基板1上に絶縁膜4を形成する。その後、絶縁膜4にインダクタ9や導電パッド10を層間接続するためのヴィアホール5を形成する(図3(a)を参照)。次に、アルミニウム合金等からなる金属材料膜20を絶縁膜4上に堆積する。その後、金属材料膜20上に、インダクタ9と導電パッド10とに対応した形状を有するフォトレジストパターン21を形成する。そして、フォトレジストパターン21をマスクとするドライエッチングを実施して、金属材料膜20を選択的に除去することで、絶縁膜4上に導電パッド10とインダクタ9とを同時に形成する(図3(b)を参照)。導電パッド10とインダクタ9とを形成した後、フォトレジストパターン21を除去する。
次に、導電パッド10とインダクタ9とを覆って絶縁膜4に保護膜6を形成する。保護膜6は、酸化膜系またはポリイミドやポリベンゾオキサゾール(PBO)などの樹脂系材料からなる。さらに保護膜6に、同時に開口6aを形成する。開口6aは、導電パッド10の上面とインダクタ9の周面(底面を除く側面と上面)とに選択的に形成される(図3(c)を参照)。
次に、保護膜6をマスクにして、開口6aにより露出する導電パッド10の上面及びインダクタ9の周面に、金等のめっき層8を選択的に形成する。めっき層8は、無電解めっき法によって同時に導電パッド10の上面及びインダクタ9の周面に形成される。めっき層8は、導電パッド10とインダクタ9とよりも導電率の高い材料から構成される。導電パッド10とインダクタ9とがアルミニウム合金からなる構成では、めっき層8は、例えば、金から構成される。めっき層8は1000nm程度の膜厚で形成される。
以上のように本発明の第2の実施形態によれば、導電パッド10とインダクタ9とを同一工程で形成することにより、CMP装置におけるディッシングによるインダクタ9の配線幅の制約を無くすことができるため、インダクタ幅を太くすることが可能となる。さらに、導電パッド10とインダクタ9とに同時にめっき層8を形成することにより、インダクタ9の高周波帯域における実効抵抗値を下げることができるインダクタを、追加工程なしで容易に製造することが可能となる。
(第3の実施形態)
図4、図5は本発明の第3の実施形態における螺旋状のインダクタの工程断面図を示す。図4、図5において、1は半導体基板、2は層間絶縁膜、3は下層配線、4は絶縁膜、5はヴィアホール、6は保護膜、7は金属薄膜、9はインダクタ、8は導電簿層の一例であるめっき層、10は導電パッドである。
図4、図5は本発明の第3の実施形態における螺旋状のインダクタの工程断面図を示す。図4、図5において、1は半導体基板、2は層間絶縁膜、3は下層配線、4は絶縁膜、5はヴィアホール、6は保護膜、7は金属薄膜、9はインダクタ、8は導電簿層の一例であるめっき層、10は導電パッドである。
まず、層間絶縁膜2中に多層配線を構成する下層配線3を有する半導体基板1を用意したうえで、この半導体基板1上に絶縁膜4を形成する。その後、絶縁膜4にインダクタ9や導電パッド10を層間接続するためのヴィアホール5を形成する(図4(a)を参照)。次に、アルミニウム合金等からなる金属材料膜20を絶縁膜4上に堆積する。その後、金属材料膜20上に、インダクタ9と導電パッド10に対応した形状を有するフォトレジストパターン21を形成する。そして、フォトレジストパターン21をマスクとするドライエッチングを実施して、金属材料膜20を選択的に除去することで、絶縁膜4上に導電パッド10とインダクタ9とを同時に形成する(図4(b)を参照)。導電パッド10とインダクタ9とを形成した後、フォトレジストパターン21を除去する。
次に、導電パッド10とインダクタ9とを覆って絶縁膜4に保護膜6を形成する。保護膜6は、酸化膜系またはポリイミドやポリベンゾオキサゾール(PBO)などの樹脂系材料からなる。さらに保護膜6に、同時に開口6aを形成する。開口6aは、導電パッド10の上面とインダクタ9の周面(底面を除く側面と上面)とに選択的に形成される(図4(c)を参照)。
次に、保護膜6およびその開口6aを覆って金属薄膜7を形成する。金属薄膜7は、チタンと金とをそれぞれ200〜400nm程度の膜厚でスパッタすることで形成する。この金属薄膜7が、次に行う電界めっき処理のおけるめっき電極となる(図5(a)を参照)。
次に、金属薄膜7上にレジスト膜を形成したうえでレジスト膜に開口22aを形成することで、このレジスト膜をフォトレジストパターン22とする。開口22aは導電パッド10の上面とインダクタ9の形成部位とに形成される。そのうえで金属薄膜7をめっき電極にして電解めっきを行なうことで、レジストパターン22の開口22a(導電パッド10の上面とインダクタ9の形成部位)に選択的にめっき層8を形成する(図5(b)を参照)。めっき層8は例えば金から構成される。めっき層8を形成したのちレジストパターン22を除去する。
さらに、導電パッド10の上面及びインダクタ形成部位を除いた金属薄膜7(電界めっきの電極となっていた)をエッチングにより除去する。金属薄膜7の除去には、例えば、I2/KI/H2O/CH3COOHの混合液とH2O2とが用いられる。その際、金属薄膜7とともにめっき層8も同時にエッチングされるが、金属薄膜7に比べてめっき層8が厚いため、結果的にはめっき層8がマスクとなって金属薄膜7が選択的に除去される(図5(c)を参照)。
以上のように本発明の第3の実施形態によれば、導電パッド10とインダクタ9とを同一工程で形成することにより、CMP装置におけるディッシングによるインダクタ9の配線幅の制約を無くすことができるため、インダクタ幅を太くすることが可能となる。さらに、導電パッド10とインダクタ9とに同時にめっき層8を形成することにより、インダクタ9の高周波帯域における実効抵抗値を下げることができるインダクタを、追加工程なしで容易に製造することが可能となる。
(第3の実施形態の変形例)
本発明の第3の実施形態において、めっき層8の膜厚が薄い場合やめっき層8の膜厚を制御したい場合などでは、図5(c)において、仮想線で示すように、もう一つのフォトレジストパターン23を形成したうえで、このフォトレジストパターン23をマスクにして金属薄膜7を除去しても良い。この場合、もう一つのフォトレジストパターン23を、めっき層8の形成部位を選択的に覆って形成する。
本発明の第3の実施形態において、めっき層8の膜厚が薄い場合やめっき層8の膜厚を制御したい場合などでは、図5(c)において、仮想線で示すように、もう一つのフォトレジストパターン23を形成したうえで、このフォトレジストパターン23をマスクにして金属薄膜7を除去しても良い。この場合、もう一つのフォトレジストパターン23を、めっき層8の形成部位を選択的に覆って形成する。
また、動作周波数帯域によっては電界めっき用電極となる金属薄膜7の膜厚で十分に表皮効果が得られる場合には、インダクタ部には金属薄膜7のみを形成してめっき層8を形成しなくても良い。この場合には、以下のようにして半導体装置は製造される。すなわち、金属薄膜7上にフォトレジストパターン22に換えて、導電パッド10だけに達する開口22a’を有するフォトレジストパターン22’(以下、このフォトレジストパターン22’を第1のフォトレジストパターン22’という)を形成する。そのうえで、第1のフォトレジストパターン22’をマスクにして電解めっきを実施することで、導電パッド10の上層に選択的にめっき層8’を形成する。めっき層8’を形成したのち、第1のフォトレジストパターン22’を除去し、さらにインダクタ9を選択的に覆う第2のフォトレジストパターン22’’を形成したうえで、第2のフォトレジストパターン22’’をマスクにして、インダクタ9の形成部位を除いて、それ以外の金属薄膜7をエッチングにて選択的に除去する。
なお、めっき層8は無電界めっき法にて形成しても良い。さらに、めっき層8は銅等を用いても良い。また、本発明の第2〜3の実施形態において、下層配線層等、該当工程以外の製造方法を限定するものではない。また、全ての実施形態において、基板の仕様と形成方法、各層の材料、各種の膜厚、形成条件等を限定するものではないことは明白である。
本発明に係る半導体装置及びその製造方法は、高周波動作の性能向上が要求されるインダクタを内蔵した高周波用集積回路等として有用である。
1 半導体基板
2 層間絶縁膜
3 下層配線
4 絶縁膜
5 ヴィアホール
6 保護膜
6a 開口
7 金属薄膜
8 めっき層
9 インダクタ
10 導電パッド
11 インダクタ溝
12 インダクタ内側端子の引き出し用配線
13 インダクタ外側端子の引き出し用配線
14 インダクタ内側端子の引き出し用ヴィアホール
15 インダクタ外側端子の引き出し用ヴィアホール
20 金属材料膜
21 フォトレジストパターン
22 フォトレジストパターン
23 フォトレジストパターン
2 層間絶縁膜
3 下層配線
4 絶縁膜
5 ヴィアホール
6 保護膜
6a 開口
7 金属薄膜
8 めっき層
9 インダクタ
10 導電パッド
11 インダクタ溝
12 インダクタ内側端子の引き出し用配線
13 インダクタ外側端子の引き出し用配線
14 インダクタ内側端子の引き出し用ヴィアホール
15 インダクタ外側端子の引き出し用ヴィアホール
20 金属材料膜
21 フォトレジストパターン
22 フォトレジストパターン
23 フォトレジストパターン
Claims (15)
- 半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に螺旋状に設けられたインダクタと、
前記インダクタの表面に設けられた導電薄層と、
を備え、
前記導電薄層は、前記インダクタより導電率が高い、
ことを特徴とする半導体装置。 - 前記導電薄層はめっき層である、
ことを特徴とする請求項1に記載の半導体装置。 - 前記絶縁膜上に導電パッドをさらに備え、
前記導電薄層は、前記インダクタと前記導電パッドとの表面に設けられ、かつ前記導電薄層は、前記インダクタと前記導電パッドとより導電率が高い、
ことを特徴とする請求項1に記載の半導体装置。 - 前記導電薄層は、前記インダクタの底面を除くその周面と、前記導電パッドの上面とに設けられる、
ことを特徴とする請求項1に記載の半導体装置。 - 前記インダクタと前記導電パッドとは、同一の金属層から構成される、
ことを特徴とする請求項1ないし3のいずれかに記載の半導体装置。 - 前記絶縁膜は、前記導電パッド形成部位を除いて保護膜によって覆われる、
ことを特徴とする請求項3に記載の半導体装置。 - 前記インダクタと前記導電パッドとの主たる材料はアルミニウムであり、
前記導電層の主たる材料は金である、
ことを特徴とする請求項3に記載の半導体装置。 - 螺旋状に形成されてなるインダクタを有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に金属層からなる前記インダクタと導電パッドとを同時に形成する工程と、
前記金属層の導電率よりも高い導電率を有するめっき層を、前記インダクタと前記導電パッドとを選択的に覆って形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記めっき層を形成する工程を、無電解めっき法によって実施する、
ことを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記めっき層を形成する工程は、
前記インダクタと前記導電パッドとの上に選択的に金属薄膜を形成する工程と、
前記金属薄膜のインダクタ形成部位と導電パッド形成部位とに開口を有するフォトレジストパターンを形成したうえで、前記フォトレジストパターンをマスクにしかつ前記金属薄膜を電極にして電解めっきを実施する工程と、
前記フォトレジストパターンを除去したうえで、前記フォトレジストパターン下に残存する前記金属薄膜をエッチングにより除去する工程と、
をさらに含む、
ことを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記金属薄膜を除去する工程は、前記インダクタと前記導電パッドとを覆うもう一つのフォトレジストパターンを形成してから実施する、
ことを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記金属薄膜を形成する工程を実施する前に、
前記インダクタの形成部位と前記導電パッドの形成部位とを含んで前記絶縁膜に保護膜を形成する工程と、
前記保護膜におけるインダクタ形成部位と導電パッド形成部位とに開口を形成する工程と、
をさらに含む、
ことを特徴とする請求項10に記載の半導体装置の製造方法。 - 螺旋状に形成されてなるインダクタを有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に金属層からなる前記インダクタと導電パッドとを同時に形成する工程と、
前記インダクタと前記導電パッドとの上に前記金属層よりも導電率の高い金属薄膜を形成する工程と、
前記導電パッド上に開口を有する第1のフォトレジストパターンを前記金属薄膜に形成する工程と、
前記第1のフォトレジストパターンをマスクにして前記金属薄膜を電極にした電解めっきを実施して前記導電パッドにめっき層を選択的に形成する工程と、
前記第1のフォトレジストパターンを除去したうえで、前記インダクタを選択的に覆う第2のフォトレジストパターンを形成する工程と、
前記第2のフォトレジストパターンをマスクにして前記インダクタ上の前記金属薄膜を選択的に残して前記金属薄膜をエッチングにて除去する工程と、
を含む、
ことを特徴とする半導体装置の製造方法。 - 前記金属層として、主たる材料がアルミニウムからなる金属層を形成し、
前記めっき層と前記金属薄膜として、主たる材料が金からなるめっき層と金属薄膜とを形成する、
ことを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記金属層として、主たる材料がアルミニウムからなる金属層を形成し、
前記めっき層と前記金属薄膜として、主たる材料が金からなるめっき層と金属薄膜とを形成する、
ことを特徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130412A JP2009278030A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置及びその製造方法 |
US12/467,708 US20090283855A1 (en) | 2008-05-19 | 2009-05-18 | Semiconductor device and process for manufacturing the same |
CNA2009102030513A CN101587888A (zh) | 2008-05-19 | 2009-05-19 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130412A JP2009278030A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009278030A true JP2009278030A (ja) | 2009-11-26 |
Family
ID=41315357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130412A Withdrawn JP2009278030A (ja) | 2008-05-19 | 2008-05-19 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090283855A1 (ja) |
JP (1) | JP2009278030A (ja) |
CN (1) | CN101587888A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187898A (ja) * | 2010-03-11 | 2011-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6838773B2 (en) * | 2000-06-21 | 2005-01-04 | Hitachi Maxell, Ltd. | Semiconductor chip and semiconductor device using the semiconductor chip |
TW531806B (en) * | 2000-10-04 | 2003-05-11 | Infineon Technologies Ag | Method for fabricating a micorelectronic circuit having at least one monolithically integrated coil and micorelectonic circuit having at least one monolithically integrated coil |
US6750750B2 (en) * | 2001-12-28 | 2004-06-15 | Chartered Semiconductor Manufacturing Ltd. | Via/line inductor on semiconductor material |
US6903644B2 (en) * | 2003-07-28 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor device having improved quality factor |
US7129561B2 (en) * | 2003-11-19 | 2006-10-31 | International Business Machines Corporation | Tri-metal and dual-metal stacked inductors |
-
2008
- 2008-05-19 JP JP2008130412A patent/JP2009278030A/ja not_active Withdrawn
-
2009
- 2009-05-18 US US12/467,708 patent/US20090283855A1/en not_active Abandoned
- 2009-05-19 CN CNA2009102030513A patent/CN101587888A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187898A (ja) * | 2010-03-11 | 2011-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101587888A (zh) | 2009-11-25 |
US20090283855A1 (en) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4948756B2 (ja) | 集積回路内に形成されたインダクタ及びその製造方法 | |
KR102080660B1 (ko) | 칩 전자부품 및 그 제조방법 | |
US7531417B2 (en) | High performance system-on-chip passive device using post passivation process | |
US7808358B2 (en) | Inductor and method for fabricating the same | |
US8089155B2 (en) | High performance system-on-chip discrete components using post passivation process | |
US6636139B2 (en) | Structure to reduce the degradation of the Q value of an inductor caused by via resistance | |
KR101565700B1 (ko) | 칩 전자부품, 이의 제조방법 및 그 실장기판 | |
JP5268345B2 (ja) | インダクタ | |
US20070108551A1 (en) | High performance system-on-chip inductor using post passivation process | |
KR102145317B1 (ko) | 칩 전자부품 및 그 제조방법 | |
JP2006191050A (ja) | インダクター及びインダクター形成方法 | |
US11626233B2 (en) | Chip electronic component and board having the same | |
JP2019016767A (ja) | 薄膜型インダクター | |
JP2018117111A (ja) | インダクタ及びその製造方法 | |
US7705421B1 (en) | Semiconductor die with an integrated inductor | |
US10051741B2 (en) | Embedded layered inductor | |
US11942255B2 (en) | Inductor component | |
TW200901240A (en) | Integrated inductor | |
US6781229B1 (en) | Method for integrating passives on-die utilizing under bump metal and related structure | |
JP2009278030A (ja) | 半導体装置及びその製造方法 | |
US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
TWI467741B (zh) | 積體電感結構 | |
JP2006286857A (ja) | 半導体装置 | |
JP2004335761A (ja) | インダクタ装置 | |
TW201207873A (en) | Electrical device and method for fabricating the same, spiral inductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110824 |