JP2009276853A - フラッシュメモリ装置 - Google Patents
フラッシュメモリ装置 Download PDFInfo
- Publication number
- JP2009276853A JP2009276853A JP2008125127A JP2008125127A JP2009276853A JP 2009276853 A JP2009276853 A JP 2009276853A JP 2008125127 A JP2008125127 A JP 2008125127A JP 2008125127 A JP2008125127 A JP 2008125127A JP 2009276853 A JP2009276853 A JP 2009276853A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- cache
- cache area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
Abstract
【課題】リードディスターブによるデータの破壊を効率よく回避することが可能なフラッシュメモリ装置を提供する。
【解決手段】記憶部は、フラッシュメモリ2から読み出された1ページ分のデータを一時的に記憶する第1のキャッシュ領域41と、第1のキャッシュ領域のデータが転送される第2のキャッシュ領域42とを有している。コントローラは、第1のキャッシュ領域41に読み出されたデータと同一のアドレスのデータが読み出された場合、第1のキャッシュ領域のデータを第2のキャッシュ領域42に転送し、第2のキャッシュ領域42に記憶されたデータを読み出して出力する。
【選択図】 図5
【解決手段】記憶部は、フラッシュメモリ2から読み出された1ページ分のデータを一時的に記憶する第1のキャッシュ領域41と、第1のキャッシュ領域のデータが転送される第2のキャッシュ領域42とを有している。コントローラは、第1のキャッシュ領域41に読み出されたデータと同一のアドレスのデータが読み出された場合、第1のキャッシュ領域のデータを第2のキャッシュ領域42に転送し、第2のキャッシュ領域42に記憶されたデータを読み出して出力する。
【選択図】 図5
Description
本発明は、フラッシュメモリ装置、例えばNAND型フラッシュメモリを用いたSDTMメモリカードなどの制御システムに関する。
例えばSDメモリカードなどに使用されるNAND型フラッシュメモリは、同じアドレスのデータを、非常に高い頻度で繰り返し読むと、そのアドレスに記憶されたデータが破壊されるという現象(リードディスターブ(Read Disturb)、以下RDと称す)がある。
例えば、FAT(File Allocation Table)システムの場合、FATやディレクトリエントリなどの管理情報は、ホスト機器の特性によってはデータのアクセス時に、繰り返し読み出される可能性がある。
具体的には、あるファイルのクラスタのデータが読み出される毎に、そのクラスタに対応するFATが小さなデータサイズ単位(例えば512バイト)で頻繁に読み出される場合がある。例えば、クラスタサイズが16KバイトであるFAT16において、512バイトのFAT領域には256個のFATデータがあり、4Mバイト(256クラスタ)のファイルが連続したクラスタに割り当てられている場合において、1クラスタのデータを読み出す毎に対応するFATデータが読み出されるとすると、そのファイルが読み出される間に、512バイトのFAT領域のデータが256回読み出されることになる。このような読み出し動作をNAND型フラッシュメモリの同じページに対して実行した場合、そのページの読み出し回数が非常に多くなり、RDの危険が増加する。すなわち、NAND型フラッシュメモリは、ページ単位にデータの書き込み、読み出しが行われるため、1ページ内に、512バイトのFAT領域のデータが記憶されている場合、同一ページが256回アクセスされることとなる。
また、ファイルエントリは、あるファイルに対するファイル名、そのファイルの開始クラスタアドレス、ファイルサイズなど格納している32バイト単位のデータブロックである。このファイルエントリもファイルをアクセスする毎に同一のデータが繰り返し読み出される場合があり、このファイルエントリをNAND型フラッシュメモリの同じページから読み出す場合、そのページの読み出し回数が非常に多くなり、RDの危険が増加する。
尚、RDの防止ではないが、関連技術として、ハードディスクのファイル管理システムが知られている(例えば特許文献1参照)。
特開平11−134255号公報
本発明は、リードディスターブによるデータの破壊を効率よく回避することが可能なフラッシュメモリ装置を提供しようとするものである。
本発明のフラッシュメモリ装置の態様は、フラッシュメモリと、前記フラッシュメモリから読み出された少なくとも1ページ分のデータを一時的に記憶する第1のキャッシュ領域と、前記第1のキャッシュ領域のデータが転送される第2のキャッシュ領域とを有する記憶部と、前記第1のキャッシュ領域に読み出されたデータと同一のアドレスのデータが読み出された場合、前記第1のキャッシュ領域のデータを前記第2のキャッシュ領域に転送し、第2のキャッシュ領域に記憶されたデータを読み出して出力するコントローラとを具備することを特徴とする。
本発明によれば、リードディスターブによるデータの破壊を効率よく回避することが可能なフラッシュメモリ装置を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
図1は、本実施形態が適用されるフラッシュメモリ装置としての例えばSDメモリカードを示している。このSDメモリカード1は、NANDメモリ(NAND型フラッシュメモリ)2及びコントローラ3を有している。コントローラ3は、メモリインタフェース部4、ホストインタフェース部5、MPU(Micro Processor Unit)6、CPRM(Content Protection for Recordable Media)回路7、ROM(Read Only Memory)8、及びRAM(Random Access Memory)9を有している。
メモリインタフェース部4は、コントローラ3とNANDメモリ2との間のインタフェース処理を行う。ホストインタフェース部5は、コントローラ3とホスト10との間のインタフェース処理を行う。
ROM8は、MPU6により使用される制御プログラムなどを格納するメモリである。RAM9は、MPU6の作業エリアやキャッシュとして使用され、各種のテーブル等を記憶する揮発性メモリ、例えばSRAM(スタティックRAM)である。
MPU6は、メモリカード1全体の動作を司るものである。このMPU6は、例えばSDメモリカード1に電源が供給された場合、ROM8に格納されているファームウェア(制御プログラム)に従って処理を開始する。すなわち、MPU6は、処理に必要な各種テーブル(管理データ)をRAM9上に作成したり、ホスト10からのライトコマンド、リードコマンド、消去コマンドを受けてNANDメモリ2上の該当領域をアクセスしたり、NANDメモリ2をアクセスするにあたってホストからの論理アドレスと物理アドレスとを変換したり、データ転送処理を制御したりする。
本実施形態において、NANDメモリ2の1ページ(データの読み出し、書き込み単位)は、例えば4Kバイトであるとする。SDカードの場合、データの読み出し、書き込みは512バイトを1ブロックとし、このブロック単位で行われる。すなわち、1つの読み出しコマンド、又は書き込みコマンドによって、512×n(nは整数)バイト単位の読み出し、又は書き込みが、論理アドレス=512×m(mは整数)に対して行われる。
図2は、本実施形態に適用されるSDメモリカードのFATフォーマットの論理メモリマップを示している。SDメモリカードの場合、SD規格によりカード容量毎のFATフォーマットパラメータが決められている。例えば1GBの容量を有するカードの場合、図2に示すように、FAT1とFAT2のアドレスが決まる。
パーティション領域21は、パーティション情報などを含むパーティションテーブルを記憶する領域である。ブート領域22は、ブート情報を記憶する領域である。FAT1、FAT2は、書き込むべきファイルがどのクラスタに分割して記憶されたかを管理するため、管理情報を記憶している。FAT1、FAT2には、同一のデータが記憶されており、一方のFATに欠陥が生じた場合、他方のFATを用いてデータの修復が可能とされている。FAT1、FAT2は、ファイルに割り当てられたクラスタの情報を記憶しており、記憶装置中のクラスタのリンクの関係を記憶している。FATA、FATBに記憶された情報をトレースすることにより、元のファイルへと復元することができる。
ルートディレクトリ領域23は、ルートディレクトリエントリの情報を記憶する。ルートディレクトリの下にサブディレクトリ25を作成する場合、このサブディレクトリはユーザデータエリア24に作成される。ルートディレクトリについてはアドレスが固定であるが、サブディレクトリのファイルエントリは任意の論理アドレスに設置可能とされている。
図3は、FATとクラスタの関係を示している。FATファイルシステムの場合、あるファイル本体がどのクラスタアドレスに記憶されているかはFATに書かれたクラスタアドレスによって示される。SD規格のFATの場合、1つのクラスタ31は16KBであり、その16KBごとのクラスタアドレスが2バイト(16ビット)毎のFATで示される。このため、例えば512バイトのFATには256個のFAT(1−1〜1−256)がある。
図4は、図1に示すRAM9に確保されるリードキャッシュ用の記憶領域を示している。この記憶領域は、それぞれ4KBの容量を有するリードキャッシュ41、42、43を有している。リードキャッシュ41は、NANDメモリ2から読み出された1ページ分(4KB)のデータを一時的に記憶するキャッシュである。リードキャッシュ42、43は、それぞれ後述する条件に従って、リードキャッシュ41に記憶されたデータを記憶するものであり、リードキャッシュ42はFATデータを記憶するためのキャッシュ、リードキャッシュ43はファイルエントリを記憶するためのキャッシュである。
リードキャッシュ41、42、43に対応して、キャッシュアドレス記憶部41a、42a、43aが設けられている。これらキャッシュアドレス記憶部41a、42a、43aは、リードキャッシュ41、42、43に記憶されているデータのアドレスを記憶している。
また、リードキャッシュ41、42、43に対応して、フラグ記憶部41a、42a、43aが設けられている。これらフラグ記憶部41a、42a、43aは、それぞれリードキャッシュ41、42、43にデータが記憶されているかどうかを示すデータを記憶するものであり、キャッシュに有効データがあるときデータ“1”が書き込まれ、キャッシュに有効データがないときデータ“0”が書き込まれる。
さらに、リードアドレスを一時的に記憶する記憶部44が設けられている。
リードキャッシュ41は、バッファメモリとしての機能を有し、NANDメモリ2から読み出された1ページ分のデータは先ずリードキャッシュ41に記憶される。このデータに対応するアドレスはキャッシュアドレス記憶部41aに記憶され、フラグ記憶部41bにデータ“1”が書き込まれる。リードキャッシュ41に記憶されているデータは、ホストに読み出されたり、リードキャッシュ42又は43に転送されたりする。この動作は、例えば次のリードコマンドの内容に従って制御される。
(動作説明)
図5は、コントローラ3、具体的にはMPU6のデータ読み出し時の動作を示すフローチャートである。
図5は、コントローラ3、具体的にはMPU6のデータ読み出し時の動作を示すフローチャートである。
データの読み出し時、ホスト10は、リードコマンドを発行する。このリードコマンドは、リードアドレス及びデータ長を含んでいる。SDメモリカード1のMPU6は、ホスト10から発行されたリード(読み出し)コマンドを受けると、RAM9内のリードキャッシュ41、42、43のいずれかに有効なデータが記憶されているかどうかを判別する(S11)。
具体的には、MPU6は、リードキャッシュ41に対応するフラグ記憶部41bが有効なデータを記憶していることを示すデータ“1”が記憶されているかどうかを判別し、データ“1”が記憶されている場合、キャッシュアドレス記憶部41aに記憶されているアドレスとリードコマンドにより要求されているリードアドレスとを比較する。この結果、これらが不一致である場合、MPU6は、リードキャッシュ42に対応するフラグ記憶部42bが有効なデータを記憶していることを示すデータ“1”が記憶されているかどうかを判別し、データ“1”が記憶されている場合、キャッシュアドレス記憶部42aに記憶されているアドレスとリードコマンドにより要求されているリードアドレスとを比較する。この結果、これらが不一致である場合、MPU6は、リードキャッシュ43に対応するフラグ記憶部43bが有効なデータを記憶していることを示すデータ“1”が記憶されているかどうかを判別し、データ“1”が記憶されている場合、キャッシュアドレス記憶部43aに記憶されているアドレスとリードコマンドにより要求されているリードアドレスとを比較する。
この結果、これらが不一致である場合、MPU6は、NANDメモリ2からコマンドにより指定されたアドレスのデータを読み出し、リードキャッシュ41に一時的に記憶させる(S12)。さらに、リードキャッシュ41からデータが読み出されてホスト10に転送される(S13)。このとき、キャッシュアドレス記憶部41a及びリードアドレス記憶部44には、リードコマンドに含まれるアドレスが記憶される。
次いで、コマンドに含まれるデータ長が4KB以下(1ページ以下)であるかどうかが判別される(S14)。すなわち、一度に読み出すデータが4KB以上かどうか判別される。この結果、データ長が4KB以上である場合、残りのデータが、引き続き、NANDメモリ2の次のページアドレスからデータが読み出され、上記と同様にしてホスト10に出力される(S15)。
一方、データ長が4KB以下である場合、リードアドレス(リード開始論理アドレス)がFAT領域内、すなわち、リードアドレスがFAT1、FAT2内を示すかどうかが判別される(S16)。この結果、FAT領域内である場合、リードキャッシュ41のデータがリードキャッシュ42に転送され、キャッシュアドレス記憶部41aのアドレスがキャッシュアドレス記憶部42aに転送される(S17)。
一方、リードアドレスがFAT領域ではない場合、リードアドレスがキャッシュアドレス記憶部41aに記憶されているアドレスと一致しているかどうかが判別される(S18)。この結果、これらが一致している場合、リードキャッシュ41のデータがリードキャッシュ43に転送され、キャッシュアドレス記憶部41bのアドレスがキャッシュアドレス記憶部43bに転送される(S19)。すなわち、今回の読み出し動作は、ファイルエントリに対するものと判別され、リードキャッシュ41のデータがリードキャッシュ43に転送される。
また、ステップS18の判別の結果、リードアドレスがキャッシュアドレス記憶部41aに記憶されているアドレスと不一致である場合、リードアドレスがキャッシュアドレス記憶部41aに記憶される(S20)。尚、この動作は、2回目以降のリード動作において実行される。
この後、ホスト10により、次のリードコマンドが発行された場合、ステップS11において、上記と同様にリードキャッシュ41、42、43のいずれかに有効なデータが記憶されているかどうかが判別される(S11)。この結果、有効なデータ記憶されている場合、その有効データが記憶されているリードキャッシュのキャッシュアドレス記憶部に記憶されているアドレスとリードコマンドのアドレスが比較され、これらが一致している場合、対応するリードキャッシュからデータが読み出され、ホスト10に転送される(S21)。
上記動作により、FAT領域内、又はFAT領域外において、4KB以下のデータ読み出しが2回同じアドレスに対して実行されると、NANDメモリ2からデータが読み出されず、リードキャッシュ42又は43からデータが読み出される。
このため、例えば次のようなリードアクセスパターンがホスト10から発生された場合、FAT領域内のデータはNANDメモリ2から読み出されず、リードキャッシュ42から読み出される。
(1−1)ホスト10のコマンドが、図3に示すFAT1−1(512B)の読み出しを指示する場合、リードキャッシュ41、リードキャッシュ42にFAT1−1、FAT1−2、FAT1−3…のデータが記憶される。
(1−2)ホスト10のコマンドが、図3に示すクラスタ1(16KB)の読み出しを指示する場合、リードキャッシュ41にクラスタ1のデータが記憶される。このとき、リードキャッシュ42にはFAT1−1、FAT1−2、FAT1−3…FAT1−256のデータが保持されている。
(1−3)ホスト10のコマンドが、図3に示すFAT1−2(512B)の読み出しを指示する場合、リードキャッシュ42からFAT1−2が読み出される。
(1−4)ホスト10のコマンドが、図3に示すクラスタ2(16KB)の読み出しを指示する場合、NANDメモリ2から読み出されたクラスタ2のデータがリードキャッシュ41に一時的に記憶され、リードキャッシュ41からホスト10にデータが転送される。
上記のように、FAT領域の読み出しが行われる場合、NANDメモリ2から読み出された1ページ分のデータはリードキャッシュ41に記憶され、さらに、リードキャッシュ42に転送される。この後、再度、FAT領域の読み出しが指示された場合、NANDメモリ2から読み出さず、リードキャッシュ42から読み出される。したがって、NANDメモリ2のFAT領域のデータを連続して読み出すことを防止できるため、FAT領域のRDを防止することができる。
また、FAT領域以外で、4KB以下のデータがNANDメモリ2から読み出される場合、そのデータを含む1ページ分のデータはリードキャッシュ41に記憶され、さらに、リードキャッシュ43に転送される。このため、例えば次のようなリードアクセスパターンがホスト10から発生された場合、ファイルエントリのデータはNANDメモリ2から読み出されず、リードキャッシュ43から読み出される。
(2−1)ホスト10のコマンドがファイルエントリ(512B)の読み出しを指示する。
(2−2)ホスト10のコマンドがFAT,クラスタ1のデータ(16KB)の読み出しを指示する場合、リードキャッシュ41にクラスタ1から読み出された1ページのデータが記憶される。
(2−3)ホスト10のコマンドが(2−1)と同じファイルエントリ(512B)の読み出しを指示する場合、4KB以下でFAT以外の読み出しが2回発生したため、リードキャッシュ41に記憶されているファイルエントリのデータがリードキャッシュ43に転送される。
(2−4)ホスト10のコマンドがFAT、クラスタ2のデータ(16KB)の読み出しを指示する場合、リードキャッシュ0にクラスタ2から読み出された1ページのデータが記憶される。
(2−5)ホスト10のコマンドが(2−1)と同じファイルエントリ(512B)の読み出しを指示する場合、そのデータがリードキャッシュ43から読み出される。
上記動作によれば、FAT領域以外で、4KB以下のデータが連続して読み出される場合においても、2回目以降のデータはリードキャッシュ43から読み出されるため、NANDメモリ2の読み出し回数を低減でき、RDを防止することが可能である。
また、上記の構成及び処理のように、ホストからのアクセス特性に応じてリードキャッシュへの取り込み処理方法を変えることにより、多くのRAMの容量を必要とせずに効率良くリードディスターブを防止することができる。
尚、あるリードキャッシュに記憶されているデータに対応するアドレスに対して、データの書き込みが発生した場合、そのリードキャッシュのデータは無効となる。すなわち、そのリードキャッシュが開放され、そのリードキャッシュのフラグ記憶部にデータ“0”が記憶される。
(変形例)
機能拡張として、下記のような専用コマンドを設けてもよい。
機能拡張として、下記のような専用コマンドを設けてもよい。
(強制リードキャッシュ付リードコマンド)
本実施形態において、通常のリードコマンドは、図3に示すフローチャートの動作となる。このため、特定の条件、すなわち、同じアドレスが連続してアクセスされ、データ長が4KB以下であるという条件が成立しない限り、リードキャッシュ42、又はリードキャッシュ43にはリードキャッシュ41のデータが転送されない。
本実施形態において、通常のリードコマンドは、図3に示すフローチャートの動作となる。このため、特定の条件、すなわち、同じアドレスが連続してアクセスされ、データ長が4KB以下であるという条件が成立しない限り、リードキャッシュ42、又はリードキャッシュ43にはリードキャッシュ41のデータが転送されない。
そこで、通常のリードコマンドとは別に、強制的にリードキャッシュ41からリードキャッシュ42又は43にデータを転送する「強制転送付リードコマンド」を設ける。この「強制転送付リードコマンド」は、例えばリードコマンドの引数としてリードキャッシュを指定するビットが設けられている。このリードコマンドが発行されると、無条件にリードキャッシュ41のデータが指定されたリードキャッシュ42又は43に転送される。この「強制転送付リードコマンド」は、例えばホストがFATやファイルエントリの特定データを繰り返し読み出す必要がある場合などに使用できる。
(強制転送なしリードコマンド)
通常のリードコマンドは、図3に示すフローチャートの動作となる。このため、上記特定の条件が成立すると、必ずリードキャッシュ41のデータがリードキャッシュ42、又はリードキャッシュ43に転送される。
通常のリードコマンドは、図3に示すフローチャートの動作となる。このため、上記特定の条件が成立すると、必ずリードキャッシュ41のデータがリードキャッシュ42、又はリードキャッシュ43に転送される。
そこで、通常のリードコマンドとは別に「強制転送なしリードコマンド」を設ける。この「強制転送なしリードコマンド」は、リードコマンドの引数として強制転送なしを示すビットが設けられている。この「強制転送なしリードコマンド」が発行されると、リードキャッシュ41のデータは、上記特定の条件が成立した場合においてもリードキャッシュ42、又は43に転送されない。この「強制転送なしリードコマンド」は、例えばホストがすでにキャッシュされているFATやファイルエントリのデータをリードキャッシュ41から外したくない場合などに使用される。
(リードキャッシュ解放コマンド)
「リードキャッシュ解放コマンド」は、全てのリードキャッシュ41,42,43のデータを無効とするものである。このコマンドが発行されると、すべてのリードキャッシュが無効とされ、フラグ記憶部41b、42b、43bのデータが“0”に設定される。
「リードキャッシュ解放コマンド」は、全てのリードキャッシュ41,42,43のデータを無効とするものである。このコマンドが発行されると、すべてのリードキャッシュが無効とされ、フラグ記憶部41b、42b、43bのデータが“0”に設定される。
尚、上記実施形態は、SDカードに適用した場合を示した。しかし、これに限定されるものではなく、SDカードと同様のバスインタフェースを有する他の半導体メモリカードや半導体メモリ装置に適用することも可能である。
また、実施形態において、リードキャッシュ41,42,43は、揮発性のRAM、例えばSRAMにより構成する例を示した。しかし、これに限定されるものではなく、例えば不揮発性のFeRAM(強誘電体メモリ)等を使用することも可能である。この場合、装置の電源がオフされた場合においてもリードキャッシュのデータが保持されるため、電源がオンされた直後に、電源がオフされる前にキャッシュされていたデータに対するリードが発生した場合、NANDメモリ2から読み出すことなくFeRAMから読み出すことができる。したがって、RDを防止することができるとともに、読み出し速度を高速化することができる。
さらに、各リードキャッシュの容量は、NANDメモリ2の1ページ分の容量とした。しかし、RAMの多くの容量を使える場合、各リードキャッシュの容量を例えば2ページ分ずつとしても良い。
その他、本発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
1…SDメモリカード、2…NANDメモリ、3…コントローラ、6…MPU、9…RAM、41、42、43…リードキャッシュ。
Claims (5)
- フラッシュメモリと、
前記フラッシュメモリから読み出された少なくとも1ページ分のデータを一時的に記憶する第1のキャッシュ領域と、前記第1のキャッシュ領域のデータが転送される第2のキャッシュ領域とを有する記憶部と、
前記第1のキャッシュ領域に読み出されたデータと同一のアドレスのデータが読み出された場合、前記第1のキャッシュ領域のデータを前記第2のキャッシュ領域に転送し、第2のキャッシュ領域に記憶されたデータを読み出して出力するコントローラと
を具備することを特徴とするフラッシュメモリ装置。 - 前記データは、ファイル管理データであることを特徴とする請求項1記載のフラッシュメモリ装置。
- 前記第2のキャッシュ領域は、一時記憶するための条件が互いに異なることを特徴とする請求項1記載のフラッシュメモリ装置。
- 前記第2のキャッシュ領域にデータを一時記憶するための条件は、ホストから供給される1つの読み出しコマンドにより読み出されるデータ長を含むことを特徴とする請求項3記載のフラッシュメモリ装置。
- 前記第2のキャッシュ領域にデータを一時記憶するための条件は、ホストから供給される1つの読み出しコマンドにより読み出されるデータの論理アドレスを含むことを特徴とする請求項3記載のフラッシュメモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125127A JP2009276853A (ja) | 2008-05-12 | 2008-05-12 | フラッシュメモリ装置 |
US12/393,553 US8145829B2 (en) | 2008-05-12 | 2009-02-26 | Flash memory device capable of preventing read disturbance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125127A JP2009276853A (ja) | 2008-05-12 | 2008-05-12 | フラッシュメモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009276853A true JP2009276853A (ja) | 2009-11-26 |
Family
ID=41267806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125127A Withdrawn JP2009276853A (ja) | 2008-05-12 | 2008-05-12 | フラッシュメモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8145829B2 (ja) |
JP (1) | JP2009276853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199865A (ja) * | 2010-03-17 | 2011-10-06 | Ls Industrial Systems Co Ltd | インバータのパラメータ通信装置及び方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8806144B2 (en) | 2009-05-12 | 2014-08-12 | Stec, Inc. | Flash storage device with read cache |
WO2012143949A2 (en) * | 2011-04-19 | 2012-10-26 | Ineda Systems Pvt. Ltd | Secure digital host controller virtualization |
US9432190B2 (en) | 2011-09-07 | 2016-08-30 | Elwha Llc | Computational systems and methods for double-encrypting data for subsequent anonymous storage |
US10185814B2 (en) | 2011-09-07 | 2019-01-22 | Elwha Llc | Computational systems and methods for verifying personal information during transactions |
US9747561B2 (en) | 2011-09-07 | 2017-08-29 | Elwha Llc | Computational systems and methods for linking users of devices |
US10074113B2 (en) | 2011-09-07 | 2018-09-11 | Elwha Llc | Computational systems and methods for disambiguating search terms corresponding to network members |
US10263936B2 (en) * | 2011-09-07 | 2019-04-16 | Elwha Llc | Computational systems and methods for identifying a communications partner |
US9473647B2 (en) | 2011-09-07 | 2016-10-18 | Elwha Llc | Computational systems and methods for identifying a communications partner |
US9928485B2 (en) | 2011-09-07 | 2018-03-27 | Elwha Llc | Computational systems and methods for regulating information flow during interactions |
US9195848B2 (en) | 2011-09-07 | 2015-11-24 | Elwha, Llc | Computational systems and methods for anonymized storage of double-encrypted data |
US10546295B2 (en) | 2011-09-07 | 2020-01-28 | Elwha Llc | Computational systems and methods for regulating information flow during interactions |
US9690853B2 (en) | 2011-09-07 | 2017-06-27 | Elwha Llc | Computational systems and methods for regulating information flow during interactions |
US9491146B2 (en) | 2011-09-07 | 2016-11-08 | Elwha Llc | Computational systems and methods for encrypting data for anonymous storage |
US9159055B2 (en) | 2011-09-07 | 2015-10-13 | Elwha Llc | Computational systems and methods for identifying a communications partner |
US10546306B2 (en) | 2011-09-07 | 2020-01-28 | Elwha Llc | Computational systems and methods for regulating information flow during interactions |
US9519590B1 (en) * | 2012-06-26 | 2016-12-13 | EMC IP Holding Company LLC | Managing global caches in data storage systems |
JP6453729B2 (ja) * | 2015-08-17 | 2019-01-16 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US10684955B2 (en) | 2017-04-21 | 2020-06-16 | Micron Technology, Inc. | Memory devices and methods which may facilitate tensor memory access with memory maps based on memory operations |
US10956315B2 (en) | 2018-07-24 | 2021-03-23 | Micron Technology, Inc. | Memory devices and methods which may facilitate tensor memory access |
US11568932B2 (en) * | 2021-02-22 | 2023-01-31 | Micron Technology, Inc. | Read cache for reset read disturb mitigation |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3969809B2 (ja) | 1997-10-31 | 2007-09-05 | 富士通株式会社 | 記憶装置におけるデータバッファの管理方法 |
-
2008
- 2008-05-12 JP JP2008125127A patent/JP2009276853A/ja not_active Withdrawn
-
2009
- 2009-02-26 US US12/393,553 patent/US8145829B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199865A (ja) * | 2010-03-17 | 2011-10-06 | Ls Industrial Systems Co Ltd | インバータのパラメータ通信装置及び方法 |
US8868629B2 (en) | 2010-03-17 | 2014-10-21 | Ls Industrial Systems Co., Ltd. | Apparatus and method for communicating parameter of inverter |
Also Published As
Publication number | Publication date |
---|---|
US8145829B2 (en) | 2012-03-27 |
US20090282187A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009276853A (ja) | フラッシュメモリ装置 | |
CN107632939B (zh) | 用于存储装置的映射表 | |
US9910602B2 (en) | Device and memory system for storing and recovering page table data upon power loss | |
US10481837B2 (en) | Data storage device and method for operating data storage device with efficient trimming operations | |
JP5351046B2 (ja) | フラッシュメモリシステムの高速起動を容易にする方法およびシステム | |
US7802054B2 (en) | Apparatus and methods using invalidity indicators for buffered memory | |
US20170228154A1 (en) | Device and method for power loss protection in solid state drive | |
US20190188130A1 (en) | Data Storage Device and Non-Volatile Memory Control Method | |
CN105718530B (zh) | 文件存储***及其文件存储控制方法 | |
US20070094445A1 (en) | Method to enable fast disk caching and efficient operations on solid state disks | |
US20080028132A1 (en) | Non-volatile storage device, data storage system, and data storage method | |
JP2018073040A (ja) | メモリシステム | |
KR20100132244A (ko) | 메모리 시스템 및 메모리 시스템 관리 방법 | |
JP6746747B2 (ja) | 記憶システム | |
JP2010211734A (ja) | 不揮発性メモリを用いた記憶装置 | |
US10635581B2 (en) | Hybrid drive garbage collection | |
US20140219041A1 (en) | Storage device and data processing method thereof | |
US9904622B2 (en) | Control method for non-volatile memory and associated computer system | |
JP2005115561A (ja) | フラッシュrom制御装置 | |
JP2007233838A (ja) | メモリシステムの制御方法 | |
JP2008262452A (ja) | 記録デバイスのキャッシュ方法および記録装置 | |
JP6318073B2 (ja) | 電子機器 | |
TW201624288A (zh) | 快取記憶體裝置及非暫態電腦可讀取記錄媒體 | |
KR102053406B1 (ko) | 데이터 저장 장치 및 그 동작 방법 | |
JP2008134777A (ja) | ファイル割当テーブルのキャッシュ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110802 |