JP2009272643A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009272643A JP2009272643A JP2009180915A JP2009180915A JP2009272643A JP 2009272643 A JP2009272643 A JP 2009272643A JP 2009180915 A JP2009180915 A JP 2009180915A JP 2009180915 A JP2009180915 A JP 2009180915A JP 2009272643 A JP2009272643 A JP 2009272643A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- semiconductor
- crystal structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明はゲッタリング技術を用いた半導体装置の作製方法及び、当該作製方法により得られる半導体装置に関する。特に本発明は、半導体膜の結晶化において触媒作用のある金属元素を添加して作製される結晶質半導体膜を用いた半導体装置の作製方法並びに半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device using a gettering technique and a semiconductor device obtained by the manufacturing method. In particular, the present invention relates to a method for manufacturing a semiconductor device using a crystalline semiconductor film manufactured by adding a metal element having a catalytic action in crystallization of a semiconductor film, and the semiconductor device.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来からの技術において、結晶質半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。 As a typical semiconductor element using a semiconductor film having a crystal structure (hereinafter referred to as a crystalline semiconductor film), a thin film transistor (hereinafter referred to as a TFT) is known. TFT is attracting attention as a technique for forming an integrated circuit on an insulating substrate such as glass, and a drive circuit integrated liquid crystal display device or the like is being put into practical use. In a conventional technique, a crystalline semiconductor film is obtained by heating an amorphous semiconductor film deposited by a plasma CVD method or a low pressure CVD method by a heat treatment or a laser annealing method (a technique for crystallizing a semiconductor film by laser light irradiation). Have been made.
こうして作製される結晶質半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化に対し触媒作用のある金属元素を添加して結晶質半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶質半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。 The crystalline semiconductor film thus manufactured is an aggregate of a large number of crystal grains, and the crystal orientation is oriented in an arbitrary direction and cannot be controlled, which is a factor that limits the characteristics of the TFT. With respect to such problems, the technique disclosed in Japanese Patent Laid-Open No. 7-183540 is a technique for producing a crystalline semiconductor film by adding a metal element having a catalytic action to crystallization of a semiconductor film such as nickel. In addition to the effect of reducing the heating temperature required for crystallization, it is possible to increase the orientation of crystal orientation in a single direction. When a TFT is formed using such a crystalline semiconductor film, not only the field effect mobility is improved, but also the subthreshold coefficient (S value) is reduced, and the electrical characteristics can be dramatically improved. .
しかし、触媒作用のある金属元素を添加する故に、結晶質半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化に対し触媒作用のある金属元素は、一旦、結晶質半導体膜が形成されてしまえば、かえって不要な存在となってしまう。 However, since a metal element having a catalytic action is added, the metal element remains in the film of the crystalline semiconductor film or on the surface of the film, and there is a problem that the characteristics of the obtained element are varied. As an example, there is a problem that an off current increases in a TFT and varies between individual elements. That is, a metal element having a catalytic action for crystallization becomes unnecessary once a crystalline semiconductor film is formed.
リンを用いたゲッタリングは、このような金属元素を結晶質半導体膜の特定の領域から除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。 Gettering using phosphorus is effectively used as a technique for removing such a metal element from a specific region of a crystalline semiconductor film. For example, the metal element can be easily removed from the channel formation region by adding phosphorus to the source / drain region of the TFT and performing heat treatment at 450 to 700 ° C.
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶質半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶質半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。 Phosphorus is a crystalline semiconductor by an ion doping method (a method in which PH 3 is dissociated with plasma and ions are accelerated by an electric field and injected into a semiconductor, and basically does not perform mass separation of ions). Although it is injected into the film, the phosphorus concentration necessary for gettering is 1 × 10 20 / cm 3 or more. Addition of phosphorus by the ion doping method results in the amorphous state of the crystalline semiconductor film, but an increase in the phosphorus concentration poses a problem because it hinders recrystallization by subsequent annealing. Further, the addition of high-concentration phosphorus is problematic because it increases the processing time required for doping and decreases the throughput in the doping process.
本発明は、高温（６００℃以上）の加熱処理回数を低減し、さらなる低温プロセス（６００℃以下）を実現するとともに、工程簡略化及びスループットの向上を実現することを課題とする。 An object of the present invention is to reduce the number of high-temperature (600 ° C. or higher) heat treatments, realize a further low-temperature process (600 ° C. or lower), and simplify the process and improve throughput.
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるリンゲッタはこれに当たり、前述の結晶質半導体膜に対するリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。 The gettering technique is positioned as a main technique in the manufacturing technique of an integrated circuit using a single crystal silicon wafer. Gettering is known as a technique for reducing the impurity concentration of an active region of an element by segregating metal impurities taken into a semiconductor to gettering sites with some energy. It is roughly divided into extrinsic gettering and intrinsic gettering. The extrinsic gettering provides a gettering effect by applying a strain field and chemical action from the outside. A ring getter that diffuses high-concentration phosphorus from the back surface of a single crystal silicon wafer corresponds to this, and gettering using phosphorus for the above-described crystalline semiconductor film can also be regarded as a kind of extrinsic gettering.
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり、厚さ１０〜１００nm程度の結晶質半導体膜に適用するために以下の手段を採用するものである。 On the other hand, intrinsic gettering is known as utilizing a strain field of lattice defects involving oxygen generated inside a single crystal silicon wafer. The present invention pays attention to intrinsic gettering using such lattice defects or lattice distortions, and adopts the following means to apply to a crystalline semiconductor film having a thickness of about 10 to 100 nm. It is.
本発明において、結晶構造を有する半導体膜は、非晶質構造を有する半導体膜に金属元素を添加した後、加熱処理または強光の照射によって結晶化を行えばよい。結晶化の後、フッ酸を含むエッチャント、例えば希フッ酸やＦＰＭ（フッ酸、過酸化水素水、純水との混合液）で偏析した金属元素を除去または低減してもよい。また、フッ酸を含むエッチャントで表面をエッチング処理した場合には、強光を照射して表面を平坦化することが望ましい。 In the present invention, the semiconductor film having a crystal structure may be crystallized by adding a metal element to the semiconductor film having an amorphous structure and then performing heat treatment or irradiation with strong light. After crystallization, a metal element segregated with an etchant containing hydrofluoric acid, for example, dilute hydrofluoric acid or FPM (a mixed solution of hydrofluoric acid, hydrogen peroxide solution, and pure water) may be removed or reduced. In addition, when the surface is etched with an etchant containing hydrofluoric acid, it is desirable to flatten the surface by irradiating with strong light.
また、上記結晶化の後、さらに結晶化を改善するためのレーザー光または強光の照射を行ってもよい。この結晶化を改善するためのレーザー光または強光の照射の後にフッ酸を含むエッチャントで偏析した金属元素を除去または低減してもよく、さらに強光を照射して表面を平坦化してもよい。 Further, after the crystallization, laser light or strong light irradiation for further improving the crystallization may be performed. The metal element segregated with an etchant containing hydrofluoric acid may be removed or reduced after irradiation with laser light or strong light to improve crystallization, and the surface may be planarized by further irradiation with strong light. .
次いで、結晶構造を有する半導体膜上に珪素を主成分とする絶縁膜を形成する。この絶縁膜は、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピング量を制御するためのものである。この絶縁膜を形成して、チャネルドープを行った後で活性化させるため強光を照射してもよい。 Next, an insulating film containing silicon as a main component is formed over the semiconductor film having a crystal structure. This insulating film is for controlling the doping amount of a trace amount of impurity elements (boron or phosphorus) in order to control the threshold value of the TFT. This insulating film may be formed and irradiated with strong light for activation after channel doping.
また、本発明の特徴の一つは、結晶質半導体薄膜に希ガス元素またはを添加してゲッタリングサイトを形成するプロセスと、加熱処理するプロセスとを有しており、該加熱処理により結晶質半導体薄膜に含まれる金属が移動してゲッタリングサイト（希ガス元素のイオンが添加された領域）に捕獲され、ゲッタリングサイト以外の結晶質半導体薄膜から金属を除去または低減することである。なお、加熱処理に代えて強光を照射してもよいし、加熱処理と同時に強光を照射してもよい。また、このゲッタリングの際、チャネルドープにより添加された不純物元素を活性化させてもよい。 In addition, one of the features of the present invention includes a process for forming a gettering site by adding a rare gas element or a crystalline semiconductor thin film, and a heat treatment process. The metal contained in the semiconductor thin film moves and is captured at a gettering site (a region to which ions of a rare gas element are added) to remove or reduce the metal from the crystalline semiconductor thin film other than the gettering site. Note that strong light may be irradiated instead of the heat treatment, or strong light may be irradiated simultaneously with the heat treatment. Further, at the time of this gettering, an impurity element added by channel doping may be activated.
また、本発明は結晶構造を有する半導体膜へマスクを用いて希ガス元素（希ガスとも呼ばれる）を添加した不純物領域を形成し、加熱処理により前記不純物領域に半導体膜に含まれる金属元素を偏析させるゲッタリングを行った後、前記マスクを用いて半導体膜のパターニングを行うことも特徴としている。 In the present invention, an impurity region in which a rare gas element (also referred to as a rare gas) is added to a semiconductor film having a crystal structure is formed using a mask, and a metal element contained in the semiconductor film is segregated in the impurity region by heat treatment. In addition, after the gettering is performed, the semiconductor film is patterned using the mask.
また、希ガス元素の添加方法としては、イオンドーピング法やイオン注入法を用いることができ、希ガス元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。中でも安価なガスであるＡｒを用いることが望ましい。イオンドーピング法を用いる場合、ドーピングガスに含まれる希ガス元素の１種類が占める濃度が３０％以上、好ましくは１００％とする。例えば、Ｋｒガス３０％、Ａｒガス７０％の濃度としたドーピングガスを用いてもよい。 As a method for adding a rare gas element, an ion doping method or an ion implantation method can be used. As the rare gas element, one or more selected from He, Ne, Ar, Kr, and Xe are used. Can do. Among them, it is desirable to use Ar which is an inexpensive gas. In the case of using the ion doping method, the concentration of one kind of rare gas element contained in the doping gas is 30% or more, preferably 100%. For example, a doping gas having a concentration of 30% Kr gas and 70% Ar gas may be used.
また、本発明は、半導体膜のパターニングを行う際、希ガスを添加した領域、即ち、金属元素が高濃度に偏析した領域は除去され、マスクで覆われ、且つ金属元素が低減された領域が所望の形状を有する半導体層として形成される。なお、半導体層を形成する際にオーバーエッチすれば、半導体層の端部に存在する金属が偏析している部分を除去することができる。また、パターニングを行った後、上記マスクは除去する。 Further, according to the present invention, when patterning a semiconductor film, a region where a rare gas is added, that is, a region where a metal element is segregated to a high concentration is removed, and a region covered with a mask and reduced in metal element is formed. It is formed as a semiconductor layer having a desired shape. Note that if overetching is performed when the semiconductor layer is formed, a portion where the metal present at the end of the semiconductor layer is segregated can be removed. Further, after the patterning, the mask is removed.
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。また、この表面洗浄の前または後に活性化工程を加え、チャネルドープにより添加された不純物元素を活性化させてもよい。 Next, after cleaning the surface of the semiconductor layer with an etchant containing hydrofluoric acid, an insulating film containing silicon as a main component and serving as a gate insulating film is formed. The surface cleaning and the formation of the gate insulating film are desirably performed continuously without exposure to the atmosphere. Further, an activation step may be added before or after the surface cleaning to activate the impurity element added by channel doping.
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極を形成し、ｐ型またはｎ型を付与する不純物元素を適宜添加して、ソース領域及びドレイン領域を形成する。また、必要であればＬＤＤ領域も形成してもよい。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行えばよい。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい。 Next, after cleaning the surface of the gate insulating film, a gate electrode is formed, and an impurity element imparting p-type or n-type is added as appropriate to form a source region and a drain region. Further, if necessary, an LDD region may be formed. After the addition, heat treatment, intense light irradiation, or laser light irradiation may be performed to activate the impurity element. Simultaneously with activation, plasma damage to the gate insulating film and plasma damage to the interface between the gate insulating film and the semiconductor layer can be recovered. In particular, in an atmosphere of room temperature to 300 ° C., it is very effective to activate the impurity element by irradiating the second harmonic of the YAG laser from the front surface or the back surface. A YAG laser is preferred because of less maintenance.
以降の工程は、層間絶縁膜を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極、ドレイン電極を形成してＴＦＴを完成させる。 In the subsequent steps, an interlayer insulating film is formed, hydrogenation is performed, contact holes reaching the source region and the drain region are formed, and the source electrode and the drain electrode are formed to complete the TFT.
本発明により、熱処理を用いて結晶化を行い、活性化を熱処理以外の方法で行う場合は、高温熱処理２回（結晶化、ゲッタリング）に抑えることができ、強光により結晶化を行い、活性化を熱処理以外の方法で行う場合には、高温熱処理１回（ゲッタリング）に抑えることができる。 According to the present invention, when crystallization is performed using heat treatment and activation is performed by a method other than heat treatment, it can be suppressed to two high-temperature heat treatments (crystallization, gettering), and crystallization is performed by strong light. When the activation is performed by a method other than the heat treatment, the heat treatment can be suppressed to one time (gettering).
また、希ガスを添加する処理時間は、１分または２分程度の短時間で高濃度の希ガス元素を半導体膜に添加することができるため、リンを用いたゲッタリングと比較してスループットが格段に向上する。 In addition, the processing time for adding the rare gas can add a high-concentration rare gas element to the semiconductor film in a short time of about 1 minute or 2 minutes. Therefore, the throughput is higher than that of gettering using phosphorus. Greatly improved.
また、リンを用いたゲッタリングと比較して、希ガス元素の添加による本発明のゲッタリング能力は高く、さらに高濃度、例えば１×１０20〜５×１０21／cm3で添加できるため、結晶化に用いる金属元素の添加量を多くすることができる。即ち、結晶化に用いる金属元素の添加量を多くすることによって結晶化の処理時間をさらに短時間で行うことが可能となる。また、結晶化の処理時間を変えない場合には、結晶化に用いる金属元素の添加量を多くすることによって、さらなる低温で結晶化することができる。また、結晶化に用いる金属元素の添加量を多くすることによって、自然核の発生を低減することができ、良好な結晶質半導体膜を形成することができる。 In addition, compared with gettering using phosphorus, the gettering ability of the present invention by adding a rare gas element is high, and can be added at a higher concentration, for example, 1 × 10 20 to 5 × 10 21 / cm 3 . The amount of the metal element used for crystallization can be increased. In other words, the crystallization treatment time can be further shortened by increasing the amount of the metal element used for crystallization. In the case where the treatment time for crystallization is not changed, crystallization can be performed at a further lower temperature by increasing the amount of the metal element used for crystallization. Further, by increasing the amount of the metal element used for crystallization, the generation of natural nuclei can be reduced and a good crystalline semiconductor film can be formed.
また、アイランドを形成するまでに高温熱処理が施されているため、基板の収縮がアイランド形成後の工程で生じず、パターニングのずれを最小限に抑えることができ、デバイス製造の上で歩留まりが向上する。また、熱処理回数が少ない本発明は、基板の厚さが薄く（例えば０．７ｍｍや０．５ｍｍ）とも基板に与える影響が小さいため、問題なく使用可能である。 In addition, since high-temperature heat treatment is performed before the island is formed, the substrate shrinkage does not occur in the process after the island is formed, and patterning deviation can be minimized, improving the yield in device manufacturing. To do. In addition, the present invention having a small number of heat treatments can be used without any problem because the influence on the substrate is small even if the thickness of the substrate is thin (for example, 0.7 mm or 0.5 mm).
本明細書で開示する作製工程に関する発明の構成は、非晶質構造を有する半導体膜に金属元素を添加する第１工程と、前記半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第２工程と、前記結晶構造を有する半導体膜に、希ガス元素を選択的に添加して不純物領域を形成する第３工程と、前記不純物領域に前記金属元素をゲッタリングして結晶構造を有する半導体膜中の前記金属元素を選択的に除去または低減する第４工程と、前記不純物領域を除去する第５工程とを有することを特徴とする半導体装置の作製方法である。 The structure of the invention relating to the manufacturing process disclosed in this specification includes a first step of adding a metal element to a semiconductor film having an amorphous structure, and a semiconductor film having a crystalline structure is formed by crystallizing the semiconductor film. A second step; a third step of selectively adding a rare gas element to the semiconductor film having the crystal structure to form an impurity region; and gettering the metal element to the impurity region to have a crystal structure. A method for manufacturing a semiconductor device, comprising: a fourth step of selectively removing or reducing the metal element in a semiconductor film; and a fifth step of removing the impurity region.
また、他の発明の構成は、非晶質構造を有する半導体膜に金属元素を添加する第１工程と、前記半導体膜を加熱して結晶構造を有する半導体膜を形成する第２工程と、前記結晶構造を有する半導体膜に強光を照射する第３工程と、前記結晶構造を有する半導体膜にレーザー光を照射する第４工程と、前記結晶構造を有する半導体膜に、希ガス元素を添加して不純物領域を形成する第５工程と、前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタリングする第６工程とを有することを特徴とする半導体装置の作製方法である。 In another aspect of the invention, a first step of adding a metal element to a semiconductor film having an amorphous structure, a second step of heating the semiconductor film to form a semiconductor film having a crystal structure, A third step of irradiating the semiconductor film having a crystal structure with intense light; a fourth step of irradiating the semiconductor film having the crystal structure with laser light; and adding a rare gas element to the semiconductor film having the crystal structure. And a sixth step of gettering a metal element contained in the semiconductor film having the crystal structure into the impurity region.
また、他の発明の構成は、非晶質構造を有する半導体膜に金属元素を添加する第１工程と、前記半導体膜を加熱して結晶構造を有する半導体膜を形成する第２工程と、前記結晶構造を有する半導体膜に強光を照射する第３工程と、前記結晶構造を有する半導体膜に、希ガス元素を添加して不純物領域を形成する第４工程と、前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタリングする第５工程と、前記結晶構造を有する半導体膜にレーザー光を照射する第６工程とを有することを特徴とする半導体装置の作製方法である。 In another aspect of the invention, a first step of adding a metal element to a semiconductor film having an amorphous structure, a second step of heating the semiconductor film to form a semiconductor film having a crystal structure, A third step of irradiating a semiconductor film having a crystal structure with intense light; a fourth step of forming an impurity region by adding a rare gas element to the semiconductor film having the crystal structure; and a semiconductor film having the crystal structure And a sixth step of irradiating the semiconductor film having the crystal structure with a laser beam, and a sixth step of gettering the metal element contained in the impurity region into the impurity region.
また、他の発明の構成は、非晶質構造を有する半導体膜に金属元素を添加する第１工程と、前記半導体膜を加熱して結晶構造を有する半導体膜を形成する第２工程と、前記結晶構造を有する半導体膜に強光またはレーザー光を照射する第３工程と、前記結晶構造を有する半導体膜上に珪素を主成分とする絶縁膜を形成する第４工程と、前記絶縁膜を通過させて前記結晶構造を有する半導体膜に一導電型を付与する不純物元素を添加する第５工程と、前記絶縁膜をパターニングしてマスクを形成する第６工程と、前記マスクで覆われていない前記結晶構造を有する半導体膜に、希ガス元素を添加して不純物領域を選択的に形成する第７工程と、前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタリングする第８工程と、前記マスクで前記半導体膜をパターニングする第９工程とを有することを特徴とする半導体装置の作製方法である。 In another aspect of the invention, a first step of adding a metal element to a semiconductor film having an amorphous structure, a second step of heating the semiconductor film to form a semiconductor film having a crystal structure, A third step of irradiating the semiconductor film having a crystal structure with intense light or laser light; a fourth step of forming an insulating film containing silicon as a main component on the semiconductor film having the crystal structure; and passing through the insulating film A fifth step of adding an impurity element imparting one conductivity type to the semiconductor film having the crystal structure, a sixth step of patterning the insulating film to form a mask, and the step not covered with the mask A seventh step of selectively forming an impurity region by adding a rare gas element to the semiconductor film having a crystal structure; and an eighth step of gettering a metal element contained in the semiconductor film having the crystal structure to the impurity region. Process and A method for manufacturing a semiconductor device, characterized in that it comprises a ninth step of patterning the semiconductor film in the mask.
また、他の発明の構成は、非晶質構造を有する半導体膜に金属元素を添加する第１工程と、前記半導体膜に強光を照射して結晶構造を有する半導体膜を形成する第２工程と、前記結晶構造を有する半導体膜に強光またはレーザー光を照射する第３工程と、前記結晶構造を有する半導体膜上に珪素を主成分とする絶縁膜を形成する第４工程と、前記絶縁膜を通過させて前記結晶構造を有する半導体膜に一導電型を付与する不純物元素を添加する第５工程と、前記絶縁膜をパターニングしてマスクを形成する第６工程と、前記マスクで覆われていない前記結晶構造を有する半導体膜に、希ガス元素を添加して不純物領域を選択的に形成する第７工程と、前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタリングする第８工程と、前記マスクで前記半導体膜をパターニングする第９工程とを有することを特徴とする半導体装置の作製方法である。 According to another aspect of the invention, a first step of adding a metal element to a semiconductor film having an amorphous structure and a second step of forming a semiconductor film having a crystal structure by irradiating the semiconductor film with intense light. A third step of irradiating the semiconductor film having a crystal structure with intense light or laser light, a fourth step of forming an insulating film containing silicon as a main component on the semiconductor film having the crystal structure, and the insulation A fifth step of adding an impurity element imparting one conductivity type to the semiconductor film having the crystal structure through the film, a sixth step of patterning the insulating film to form a mask, and covering with the mask A seventh step of selectively forming an impurity region by adding a rare gas element to the semiconductor film having the crystal structure, and a gettering of the metal element contained in the semiconductor film having the crystal structure in the impurity region 8th to do And extent, a method for manufacturing a semiconductor device, characterized in that it comprises a ninth step of patterning the semiconductor film in the mask.
上記各構成において、前記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴としている。 In each of the above structures, the rare gas element is one or a plurality selected from He, Ne, Ar, Kr, and Xe.
上記各構成において、前記強光は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光であることを特徴としている。 In each of the above structures, the intense light is light emitted from a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp.
上記各構成において、前記第２の工程の後にフッ酸を含むエッチャントで前記結晶構造を有する半導体膜の表面を処理する工程を有することを特徴としている。 Each of the above structures is characterized in that a step of treating the surface of the semiconductor film having the crystal structure with an etchant containing hydrofluoric acid is provided after the second step.
また、他の発明の構成は、非晶質構造を有する半導体膜に金属元素を添加する第１工程と、前記非晶質構造を有する半導体膜上にマスクを形成する第２工程と、前記非晶質構造を有する半導体膜に、希ガス元素を選択的に添加して不純物領域を形成する第３工程と、前記半導体膜のうち、前記マスクと重なる領域を結晶化させて結晶構造を有する領域を形成し、かつ、前記マスクと重なる領域に含まれる金属元素を前記不純物領域にゲッタリングする第４工程とを有することを特徴とする半導体装置の作製方法である。 In another aspect of the invention, a first step of adding a metal element to a semiconductor film having an amorphous structure, a second step of forming a mask on the semiconductor film having an amorphous structure, A third step of selectively adding a rare gas element to a semiconductor film having a crystalline structure to form an impurity region; and a region having a crystal structure by crystallizing a region of the semiconductor film that overlaps the mask And a fourth step of gettering the metal element contained in the region overlapping with the mask to the impurity region.
また、他の発明の構成は、非晶質構造を有する半導体膜上にマスクを形成する第１工程と、前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、前記半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第３工程と、前記非晶質構造を有する半導体膜に、希ガス元素を選択的に添加して不純物領域を形成する第４工程と、前記不純物領域に前記金属元素をゲッタリングして結晶構造を有する半導体膜中の前記金属元素を選択的に除去または低減する第５工程と、前記不純物領域を除去する第６工程とを有することを特徴とする半導体装置の作製方法である。 According to another aspect of the invention, a first step of forming a mask over a semiconductor film having an amorphous structure, a second step of adding a metal element to the semiconductor film having an amorphous structure, and the semiconductor A third step of crystallizing the film to form a semiconductor film having a crystalline structure; a fourth step of selectively adding a rare gas element to the semiconductor film having an amorphous structure to form an impurity region; And a fifth step of selectively removing or reducing the metal element in the semiconductor film having a crystal structure by gettering the metal element to the impurity region, and a sixth step of removing the impurity region. This is a method for manufacturing a semiconductor device.
また、上記作製工程に従って得られた半導体装置も本発明の一つである。 A semiconductor device obtained according to the above manufacturing process is also one aspect of the present invention.
本発明の構成は、半導体層と、該半導体層に接する絶縁膜と、該絶縁膜に接するゲート電極とを含むＴＦＴを基板上に備えた半導体装置であって、前記基板は、少なくとも一部に希ガス元素を含む領域を有していることを特徴とする半導体装置である。なお、この基板は絶縁性基板または半導体基板である。また、この構成は、希ガス元素を添加した工程の際、基板にも希ガス元素が添加されて得られるものである。この時、図１３（Ｃ）に希ガス元素を添加した直後の状態の簡略図を示した。 According to another aspect of the present invention, there is provided a semiconductor device including a TFT including a semiconductor layer, an insulating film in contact with the semiconductor layer, and a gate electrode in contact with the insulating film on the substrate, wherein the substrate is at least partially formed. A semiconductor device having a region containing a rare gas element. This substrate is an insulating substrate or a semiconductor substrate. Further, this configuration is obtained by adding a rare gas element to the substrate in the step of adding the rare gas element. At this time, FIG. 13C shows a simplified diagram of the state immediately after the addition of the rare gas element.
また、上記構成において、前記希ガス元素を含む領域を形成するマスクと前記半導体層を形成するマスクは同一であることを特徴としている。こうすることでマスク数を増加させることなく半導体装置が得られる。 In the above structure, the mask for forming the region containing the rare gas element and the mask for forming the semiconductor layer are the same. In this way, a semiconductor device can be obtained without increasing the number of masks.
また、本発明の他の構成は、基板上に接する絶縁膜と、半導体層とを含むＴＦＴを備えた半導体装置であって、前記絶縁膜は、少なくとも一部に希ガス元素を含む領域を有していることを特徴とする半導体装置である。 Another structure of the present invention is a semiconductor device including a TFT including an insulating film in contact with a substrate and a semiconductor layer, and the insulating film has a region containing a rare gas element at least partially. The semiconductor device is characterized by the above.
なお、上記絶縁膜はブロッキング層として設けられた下地絶縁膜である。この下地絶縁膜に希ガスが添加される時の状態を、図１３（Ｂ）に示した。 The insulating film is a base insulating film provided as a blocking layer. FIG. 13B shows a state when a rare gas is added to the base insulating film.
また、上記構成において、前記基板は、少なくとも一部に希ガス元素を含む領域を有している。即ち、マスクを形成しなかった領域には、基板にも下地絶縁膜にも希ガス元素が添加されている。 In the above structure, the substrate has a region containing a rare gas element at least partially. That is, a rare gas element is added to the substrate and the base insulating film in the region where the mask is not formed.
また、前記希ガス元素を含む領域を形成するマスクと前記半導体層を形成するマスクは同一であることを特徴としている。 Further, the mask for forming the region containing the rare gas element and the mask for forming the semiconductor layer are the same.
本発明により、熱処理を用いて結晶化を行い、活性化を熱処理以外の方法で行う場合は、高温熱処理２回（結晶化、ゲッタリング）に抑えることができ、強光により結晶化を行い、活性化を熱処理以外の方法で行う場合には、高温熱処理１回（ゲッタリング）に抑えることができる。 According to the present invention, when crystallization is performed using heat treatment and activation is performed by a method other than heat treatment, it can be suppressed to two high-temperature heat treatments (crystallization, gettering), and crystallization is performed by strong light. When the activation is performed by a method other than the heat treatment, the heat treatment can be suppressed to one time (gettering).
また、希ガスを添加する処理時間は、１分または２分程度の短時間で高濃度の希ガス元素を半導体膜に添加することができるため、リンを用いたゲッタリングと比較してスループットが格段に向上する。 In addition, the processing time for adding the rare gas can add a high-concentration rare gas element to the semiconductor film in a short time of about 1 minute or 2 minutes. Therefore, the throughput is higher than that of gettering using phosphorus. Greatly improved.
また、リンを用いたゲッタリングと比較して、希ガス元素の添加による本発明のゲッタリング能力は高く、さらに高濃度、例えば１×１０20〜５×１０21／cm3で添加できるため、結晶化に用いる金属元素の添加量を多くすることができる。即ち、結晶化に用いる金属元素の添加量を多くすることによって結晶化の処理時間をさらに短時間で行うことが可能となる。また、結晶化の処理時間を変えない場合には、結晶化に用いる金属元素の添加量を多くすることによって、さらなる低温で結晶化することができる。また、結晶化に用いる金属元素の添加量を多くすることによって、自然核の発生を低減することができ、良好な結晶質半導体膜を形成することができる。 In addition, compared with gettering using phosphorus, the gettering ability of the present invention by adding a rare gas element is high, and can be added at a higher concentration, for example, 1 × 10 20 to 5 × 10 21 / cm 3 . The amount of the metal element used for crystallization can be increased. In other words, the crystallization treatment time can be further shortened by increasing the amount of the metal element used for crystallization. In the case where the treatment time for crystallization is not changed, crystallization can be performed at a further lower temperature by increasing the amount of the metal element used for crystallization. Further, by increasing the amount of the metal element used for crystallization, the generation of natural nuclei can be reduced and a good crystalline semiconductor film can be formed.
本発明の実施形態について、以下に説明する。 Embodiments of the present invention will be described below.
図１及び図２は本発明の一実施形態を説明する図であり、非晶質半導体膜の全面に触媒作用のある金属元素を全面に添加して結晶化した後、ゲッタリングを行う方法である。 FIG. 1 and FIG. 2 are diagrams for explaining an embodiment of the present invention, in which a metal element having a catalytic action is added to the entire surface of an amorphous semiconductor film to crystallize it, and then gettering is performed. is there.
図１（Ａ）において、基板１０１はバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、或いは石英などを用いることができる。基板１０１の表面には、ブロッキング層１０２として無機絶縁膜を１０〜２００nmの厚さで形成する。好適なブロッキング層の一例は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸化窒化シリコン膜を５０nmの厚さに形成し、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化珪素膜を１００nmの厚さに形成したものが適用される。ブロッキング層１０２はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、石英を基板とする場合には省略することも可能である。
In FIG. 1A, the
ブロッキング層１０２の上に形成する非晶質構造を有する半導体膜１０３は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。良質な結晶を得るためには、非晶質構造を有する半導体膜１０３に含まれる酸素、窒素、炭素などの不純物濃度を極力低減する必要があり、高純度の材料ガスを用いることはもとより、超高真空対応のＣＶＤ装置を用いることが望ましい。
For the
次いで、非晶質構造を有する半導体膜１０３の表面に、結晶化を促進する触媒作用のある金属元素を添加する。半導体膜の結晶化を促進する触媒作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであり、これらから選ばれた一種または複数種を用いることができる。代表的にはニッケルを用い、重量換算で３〜５０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１０４を形成する。（図１（Ａ））後の工程で行うゲッタリング能力が非常に高いため、高濃度のニッケルを含む溶液を使用することが可能である。また、高濃度の溶液を塗布するためにスピナーの回転数を低減してもよい。この場合、当該溶液の馴染みをよくするために、非晶質構造を有する半導体膜１０３の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
Next, a catalytic metal element that promotes crystallization is added to the surface of the
勿論、触媒含有層１０４は上記塗布方法に限定されず、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。
Needless to say, the catalyst-containing
次いで、加熱処理または強光の照射を行い、結晶化を行う。この場合、結晶化は触媒となる金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｂ）に示す結晶質半導体膜１０５が形成される。熱処理により結晶化を行う場合は、この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃〜６５０℃で４〜２４時間）を行うとよい。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。（図１（Ｂ））なお、必要であれば、第１の強光を照射する前に非晶質構造を有する半導体膜１０３に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射とを同時に行って結晶化を行ってもよい。
Next, crystallization is performed by heat treatment or irradiation with intense light. In this case, crystallization forms silicide in the portion of the semiconductor film in contact with the metal element serving as a catalyst, and the crystallization proceeds using the silicide as a nucleus. Thus, the
結晶化の直後、半導体膜に含まれる金属元素を低減するため、フッ素を含むエッチャントを用いて触媒となる金属元素をエッチングで低減または除去してもよい。 Immediately after the crystallization, in order to reduce the metal element contained in the semiconductor film, the metal element serving as a catalyst may be reduced or removed by etching using an etchant containing fluorine.
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜１０５に対して光を照射する。（図１（Ｃ））光には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜４００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって結晶質半導体膜１０５に対するレーザー処理を行っても良い。また、レーザー光に代えて強光を照射してもよいし、同時にレーザー光と強光とを照射してもよい。
Next, the
次いで、欠陥を補修する処理の直後に、結晶質半導体膜に含まれる金属元素を低減するため、フッ素を含むエッチャントを用いて触媒となる金属元素をエッチングで低減または除去してもよい。また、このエッチングで表面に凹凸が生じてしまった場合には、強光を照射して表面を平坦化してもよい。 Next, in order to reduce the metal element contained in the crystalline semiconductor film immediately after the defect repair process, the metal element serving as a catalyst may be reduced or removed by etching using an etchant containing fluorine. Further, in the case where irregularities are generated on the surface by this etching, the surface may be flattened by irradiating with strong light.
次いで、結晶質半導体膜上に１００〜２００nmの厚さの酸化珪素膜１０６ａを形成する。（図１（Ｄ））酸化珪素膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ形成する。
Next, a
次いで、ＴＦＴのしきい値を制御するため、酸化珪素膜を通過させて微量な不純物元素（ボロンまたはリン）を半導体膜に添加するチャネルドープを行う。また、チャネルドープを行った後で不純物元素を活性化させるため強光を照射してもよい。 Next, in order to control the threshold value of the TFT, channel doping is performed in which a small amount of impurity element (boron or phosphorus) is added to the semiconductor film through the silicon oxide film. Further, after channel doping, intense light may be irradiated to activate the impurity element.
次いで、酸化珪素膜上にレジストからなるマスク１０７を形成する。このマスクによってパターニングし、ＴＦＴの半導体層となる部分を覆う酸化珪素からなる絶縁層１０６ｂを形成した後、半導体膜に希ガス元素を添加してゲッタリングサイト１０８を形成する。（図２（Ａ））ここでは、イオンドーピング法またはイオン注入法を用い、半導体膜に添加される希ガス元素の濃度を１×１０20〜５×１０21／ｃｍ3とすることが望ましい。この時、レジストからなるマスクをそのまま残した状態で希ガス元素のドーピングを行ってもよいし、レジストマスクからなるマスクを除去した後、希ガス元素のドーピングを行ってもよい。希ガス元素のドーピング後は、レジストからなるマスクを除去する。また、希ガス元素に加え、周期表１５族元素または周期表１３族元素を添加してもよい。なお、図２（Ａ）では、半導体膜のみに希ガス元素が添加されたように図示したが、実際は、希ガスを添加する工程の条件によって、図１３（Ａ）〜図１３（Ｃ）に示したような金属元素の濃度分布を制御できる。図１３（Ａ）は、半導体膜の浅い位置にピークを有する濃度分布１２０となるような条件で行ったものであり、図１３（Ｂ）は半導体膜の中間位置にピークを有する濃度分布１２１となるような条件で行ったため、ブロッキング層１０２にも希ガス元素が添加された例である。
また、図１３（Ｃ）は半導体膜の深い位置にピークを有する濃度分布１２２となるような条件で行ったため、ブロッキング層１０２及び基板１０１にも希ガス元素が添加された例である。図１３（Ｂ）や図１３（Ｃ）に示したようにブロッキング層や基板に希ガス元素を添加することによって応力の緩和を図ることができる。
Next, a resist
FIG. 13C illustrates an example in which a rare gas element is added to the
次いで、ゲッタリングを行う。（図２（Ｂ））ゲッタリングは窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行うと、ゲッタリングサイト１０８に金属元素を偏析させることができる。このゲッタリングにより、絶縁層１０６ｂで覆われた半導体膜に含まれる金属元素を除去、または金属元素の濃度を低減する。また、熱処理に代えて強光を照射してもよい。また、熱処理に加えて強光を照射してもよい。ただし、ゲッタリングの加熱手段に、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いるＲＴＡ法を用いる場合、半導体膜の加熱温度が４００℃〜５５０℃となるように強光を照射することが望ましい。あまり高い加熱温度としてしまうと半導体膜中の歪みが無くなってしまい、ゲッタリングサイト（ニッケルシリサイド）からニッケルを飛び出させる作用やニッケルを捕獲する作用が消えてしまうため、ゲッタリング効率が低下してしまう。
Next, gettering is performed. (FIG. 2B) When gettering is performed in a nitrogen atmosphere at 450 to 800 ° C. for 1 to 24 hours, for example, 550 ° C. for 14 hours, the
ゲッタリングが終わったら、上記マスクをそのまま用いてゲッタリングサイトを除去して、金属元素が低減された領域からなる所望の形状を有する半導体層１０９を形成し、最後に酸化珪素からなる絶縁層を除去する。（図２（Ｃ））絶縁層を除去する際、半導体層の表面もわずかにエッチングすることが望ましい。図２６にゲッタリング後にＦＰＭ（フッ酸、過酸化水素水、純水の混合液）によりニッケルシリサイドをエッチングした際の光学顕微鏡写真を示した。図２６から半導体層の周縁部にエッチピットが多数観察されていることから、ゲッタリングによって半導体層の周縁部にニッケルが偏析しやすいと予想される。
After the gettering is finished, the gettering site is removed using the mask as it is to form a
また、レジストからなるマスクを形成した段階で、酸化珪素膜を通過させて希ガス元素のドーピングを行ってゲッタリングサイトを形成してもよい。この場合には、ドーピング後マスクを除去してゲッタリングした後、酸化珪素膜を除去し、その後、半導体膜のうち、希ガス元素が添加された領域（ゲッタリングサイト）のみを選択的に除去して半導体層を形成する。エッチャントとしてダッシュ液、サト液、セコ液等を用いれば、希ガス元素が添加された領域は非晶質化されているため、結晶質半導体膜である領域（希ガスが添加されていない）と選択的にエッチングすることができる。 Alternatively, the gettering site may be formed by doping a rare gas element through a silicon oxide film when a resist mask is formed. In this case, after doping, the mask is removed and gettering is performed, and then the silicon oxide film is removed. Thereafter, only the region (gettering site) to which the rare gas element is added is selectively removed from the semiconductor film. Thus, a semiconductor layer is formed. If a dash liquid, a saturated liquid, a Seco liquid, or the like is used as an etchant, the region to which the rare gas element is added is amorphized, so that the region is a crystalline semiconductor film (no rare gas is added). It can be selectively etched.
次いで、半導体層１０９の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜１１０を形成する。（図２（Ｄ））
半導体層１０９の表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。また、この表面洗浄の前または後に活性化工程を加え、チャネルドープにより添加された不純物元素を活性化させてもよい。
Next, after the surface of the
It is desirable that the surface cleaning of the
次いで、絶縁膜１１０表面を洗浄し、ゲート電極を形成した後、半導体層１０９にｎ型またはｐ型を付与する不純物元素を適宜添加して、ソース領域及びドレイン領域を形成する。また、必要であればＬＤＤ領域も形成してもよい。ｎ型またはｐ型を付与する不純物元素を添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行えばよい。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波または第３高調波を照射して不純物元素を活性化させることは非常に有効である。
Next, after cleaning the surface of the insulating
以降の工程は、層間絶縁膜の形成、水素化、ソース領域、ドレイン領域に達するコンタクトホールの形成、ソース電極、ドレイン電極の形成等を行ってＴＦＴを完成させる。 In the subsequent steps, formation of an interlayer insulating film, hydrogenation, formation of contact holes reaching the source region and the drain region, formation of a source electrode and a drain electrode, etc. are performed to complete the TFT.
こうして形成したＴＦＴを画素部のスイッチング素子、または駆動回路を構成するＴＦＴとして用い、様々な電子機器に搭載する。 The TFT thus formed is used as a switching element in the pixel portion or a TFT constituting a driving circuit and is mounted on various electronic devices.
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。 The present invention having the above-described configuration will be described in more detail with the following examples.
ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図３〜図６を用いて説明する。 Here, a method for simultaneously manufacturing a pixel portion and driver circuit TFTs (n-channel TFT and p-channel TFT) provided around the pixel portion over the same substrate will be described with reference to FIGS.
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２００を用いる。なお、基板２００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
First, in this embodiment, a
次いで、基板２００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜２０１を形成する。本実施例では下地膜２０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜２０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜２０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜２０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜２０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜２０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜２０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
Next, a
次いで、下地膜上に半導体層２０２〜２０６を形成する。半導体層２０２〜２０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層２０２〜２０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、実施の形態に示したように、酸化シリコン膜からなるマスクを形成した後、結晶質シリコン膜に希ガス元素をマスクを用いて添加して、ゲッタリングを行った後、結晶質シリコン膜のパターニングを行い、その後、マスクを除去した。こうして、結晶質シリコン膜からなる半導体層２０２〜２０６を形成した。この半導体層２０２〜２０６のパターニングが終了した状態は、実施の形態における図１（Ｃ）に相当する。
なお、酸化シリコン膜を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを適宜行ってもよい。
Next, semiconductor layers 202 to 206 are formed over the base film. The semiconductor layers 202 to 206 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and then known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 202 to 206 are formed to a thickness of 25 to 80 nm (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but it is preferably formed of silicon or silicon germanium (Si x Ge 1-x (X = 0.0001 to 0.02)) alloy. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and then laser annealing treatment is performed to improve crystallization. Thus, a crystalline silicon film was formed. Then, as shown in the embodiment, after forming a mask made of a silicon oxide film, a rare gas element is added to the crystalline silicon film using the mask, gettering is performed, and then the crystalline silicon film After that, the mask was removed. Thus, semiconductor layers 202 to 206 made of a crystalline silicon film were formed. The state in which the patterning of the semiconductor layers 202 to 206 is completed corresponds to FIG. 1C in the embodiment mode.
Note that after forming the silicon oxide film, a small amount of impurity element (boron or phosphorus) may be appropriately doped in order to control the threshold value of the TFT.
次いで、半導体層２０２〜２０６の表面をバッファーフッ酸等のフッ酸系のエッチャントで洗浄した後、プラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を主成分とする絶縁膜２０７を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、このゲート絶縁膜となる絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
Next, after cleaning the surfaces of the semiconductor layers 202 to 206 with a hydrofluoric acid-based etchant such as buffer hydrofluoric acid, the insulating
次いで、図３（Ａ）に示すように、ゲート絶縁膜２０７上に膜厚２０〜１００ｎｍの第１の導電膜２０８と、膜厚１００〜４００ｎｍの第２の導電膜２０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜２０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜２０９を積層形成した。
ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。
Next, as illustrated in FIG. 3A, a first
The TaN film was formed by sputtering, and was sputtered in a nitrogen-containing atmosphere using a Ta target. The W film was formed by sputtering using a W target. In addition, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ).
なお、本実施例では、第１の導電膜２０８をＴａＮ、第２の導電膜２０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で単層または積層を用いればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
In this embodiment, the first
次に、フォトリソグラフィ法を用いてレジストからなるマスク２１０〜２１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
Next, resist
この後、レジストからなるマスク２１０〜２１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
Thereafter, the
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。 In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the tapered portion may be 15 to 45 °.
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層２１６〜２２１（第１の導電層２１６ａ〜２２１ａと第２の導電層２１６ｂ〜２２１ｂ）を形成する。ここでのチャネル長方向の第１の導電層の幅は、上記実施の形態に示したＷ１に相当する。図示しないが、ゲート絶縁膜となる絶縁膜２０７のうち、第１の形状の導電層２１６〜２２１で覆われない領域は１０〜２０nm程度エッチングされ薄くなった領域が形成される。
Thus, the first shape conductive layers 216 to 221 (the first conductive layers 216 a to 221 a and the second conductive layers 216 b to 221 b) composed of the first conductive layer and the second conductive layer by the first etching treatment. Form. The width of the first conductive layer in the channel length direction here corresponds to W1 described in the above embodiment. Although not shown, a region of the insulating
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。（図３（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を５×１０14/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層２１６〜２２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域２２２〜２３３が形成される。高濃度不純物領域２２２〜２３３には３×１０19〜３×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer. (FIG. 3B) The doping process may be performed by an ion doping method or an ion implantation method. The conditions of the ion doping method are a dose amount of 1 × 10 13 to 1 × 10 15 / cm 2 and an acceleration voltage of 60 to 100 keV. In this embodiment, the dose is set to 5 × 10 14 / cm 2 and the acceleration voltage is set to 80 keV. As an impurity element imparting n-type, an element belonging to
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、絶縁膜２０７であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．８３である。このようにエッチングガス用ガスにＳＦ6を用いた場合、絶縁膜２０７との選択比が高いので膜減りを抑えることができる。また、駆動回路のＴＦＴにおいては、テーパ−部のチャネル長方向の幅が長ければ長いほど信頼性が高いため、テーパ−部を形成する際、ＳＦ6を含むエッチングガスでドライエッチングを行うことが有効である。
Next, a second etching process is performed without removing the resist mask. Here, SF 6 , Cl 2, and O 2 are used as the etching gas, the gas flow ratios are 24/12/24 (sccm), and a 700 W RF ( 13.56 MHz) Electric power was applied to generate plasma, and etching was performed for 25 seconds. 10 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. In the second etching process, the etching rate with respect to W is 227.3 nm / min, the etching rate with respect to TaN is 32.1 nm / min, the selection ratio of W with respect to TaN is 7.1, and the insulating
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層２３４ｂ〜２３９ｂを形成する。一方、第１の導電層は、ほとんどエッチングされず、第１の導電層２３４ａ〜２３９ａを形成する。図示しないが、実際には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．１５μｍ程度、即ち線幅全体で０．３μｍ程度後退する。
By this second etching process, the taper angle of W became 70 °. Second conductive layers 234b to 239b are formed by the second etching process. On the other hand, the first conductive layer is hardly etched, and the first
また、上記第２のエッチング処理において、ＣＦ4とＣｌ2とＯ2とをエッチングガスに用いることも可能である。その場合は、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行えばよい。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2とＯ2とを用いる場合のＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。 In the second etching process, CF 4 , Cl 2 and O 2 can be used as an etching gas. In that case, if each gas flow rate ratio is 25/25/10 (sccm), 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. Good. 20 W of RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. When CF 4 , Cl 2, and O 2 are used, the etching rate for W is 124.62 nm / min, the etching rate for TaN is 20.67 nm / min, and the W selection ratio to TaN is 6.05. Therefore, the W film is selectively etched.
次いで、レジストからなるマスクを除去した後、第２のドーピング処理を行って図３（Ｃ）の状態を得る。ドーピングは第２の導電層２３４ｂ〜２３９ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーピング条件をドーズ量１．５×１０14/cm2、加速電圧９０ｋｅＶ、イオン電流密度０．５μＡ／ｃｍ2、フォスフィン（ＰＨ3）５％水素希釈ガス、ガス流量３０ｓｃｃｍにてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域２４１〜２５４を自己整合的に形成する。この低濃度不純物領域２４１〜２５４へ添加されたリン（Ｐ）の濃度は、１×１０17〜１×１０19/cm3であり、且つ、第１の導電層のテーパー部の膜厚に従って濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって不純物濃度（Ｐ濃度）が次第に低くなっている。また、高濃度不純物領域２２２〜２３３にも不純物元素が添加され、高濃度不純物領域２５５〜２６６を形成する。
Next, after removing the resist mask, a second doping process is performed to obtain the state of FIG. Doping is performed using the second conductive layers 234b to 239b as masks against the impurity element so that the impurity element is added to the semiconductor layer below the tapered portion of the first conductive layer. In this embodiment, P (phosphorus) is used as an impurity element, the doping conditions are a dose of 1.5 × 10 14 / cm 2 , an acceleration voltage of 90 keV, an ion current density of 0.5 μA / cm 2 , and phosphine (PH 3 ) 5. Plasma doping was performed with a% hydrogen dilution gas and a gas flow rate of 30 sccm. Thus, the low
次いで、後にｎチャネル型ＴＦＴの活性層となる半導体層をレジストからなるマスク２６７〜２６９で覆い、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加されたｐ型不純物領域２７０〜２７３（高濃度不純物領域２７０ａ〜２７３ａ及び低濃度不純物領域２７０ｂ〜２７３ｂ）を形成する。なお、テーパ−部を通過させてドープするため、ｐ型の低濃度不純物領域２７０ｂ〜２７３ｂは、ｎ型の低濃度不純物領域２４１〜２５４と同様の濃度勾配を有している。（図４（Ａ））第１の導電層２３４ａ、２３６ｂを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加してｐ型不純物領域を形成する。本実施例では、ｐ型不純物領域２７０〜２７３はジボラン（Ｂ2Ｈ6）を用い、ドーピング条件をドーズ量１×１０15/cm2、加速電圧３０ｋｅＶとしたイオンドープ法で形成する。なお、第１のドーピング処理及び第２のドーピング処理によって、不純物領域２７０ａ〜２７３ａにはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもボロンの濃度が６×１０19〜６×１０20/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
Next, a semiconductor layer that later becomes an active layer of the n-channel TFT is covered with a
また、第２のエッチング処理で膜減りしない条件、例えばＳＦ6をエッチングガスに用いた場合、ボロンのドーピングを容易とするため、第３のドーピング処理の前に絶縁膜２０７を薄膜化するエッチング（ＣＨＦ3ガスを用いた反応性イオンエッチング法（ＲＩＥ法））を行ってもよい。
In addition, when the film is not reduced by the second etching process, for example, when SF 6 is used as an etching gas, etching (in which the insulating
次いで、レジストからなるマスク２７４を形成して第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を選択的にエッチングして、半導体層と重なる領域をなくす。第３のエッチング処理は、エッチングガスにＷとの選択比が高いＣｌ3を用い、ＩＣＰエッチング装置を用いて行う。本実施例では、Ｃｌ3のガス流量比を８０（ｓｃｃｍ）とし、１．２Ｐａの圧力でコイル型の電極に３５０WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを３０秒行った。基板側（試料ステージ）にも５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第３のエッチングにより、第１の導電層２３７ｃ〜２３９ｃが形成される。（図４（Ｂ））
Next, a resist
上記第３のエッチング処理によって、第１の導電層２３７ｃ〜２３９ｃと重ならず、濃度勾配を有する低濃度不純物領域（ＬＤＤ領域）２４７〜２５４が形成される。なお、低濃度不純物領域（ＧＯＬＤ領域）２４１〜２４６は、第１の導電層２３４ａ〜２３６ａと重なったままである。このように、各回路に応じてＴＦＴの構造を作り分けている。
By the third etching process, low concentration impurity regions (LDD regions) 247 to 254 having a concentration gradient are formed without overlapping the first
また、第１の導電層２３７ｃと第２の導電層２３７ｂとで形成された電極は、後の工程で形成されるサンプリング回路のｎチャネル型ＴＦＴのゲート電極となる。同様に、第１の導電層２３８ｃと第２の導電層２３８ｂとで形成された電極は、後の工程で形成される画素部のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層２３９ｃと第２の導電層２３９ｂとで形成された電極は、後の工程で形成される画素部の保持容量の一方の電極となる。
In addition, the electrode formed using the first
また、本実施例では第３のドーピング処理の後に、第３のエッチング処理を行った例を示したが、第３のエッチング処理を行った後に第３のドーピング処理を行ってもよい。 In this embodiment, the third etching process is performed after the third doping process. However, the third doping process may be performed after the third etching process.
次いで、レジストからなるマスク２７４を除去して第１の層間絶縁膜２７５を形成する。この第１の層間絶縁膜２７５としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。この第１の層間絶縁膜は、膜減りした絶縁膜に後でコンタクトホールを形成する際、半導体層をオーバーエッチングしないようにエッチングストッパーとしての機能を果たすものである。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、第１の層間絶縁膜２７５は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
Next, the resist
次いで、図４（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はＹＡＧレーザーまたはエキシマレーザーを裏面から照射することによって行う。裏面から照射することによって、ゲート電極と絶縁膜を介して重なる不純物領域の活性化を行う。 Next, as shown in FIG. 4C, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by irradiating a YAG laser or excimer laser from the back surface. By irradiating from the back surface, the impurity region overlapping with the gate electrode through the insulating film is activated.
また、反射板を用いてレーザー光を照射してもよい。その場合、固体レーザー、代表的にはＹＡＧレーザー）で行うことが望ましい。反射板を用いる場合は、図８にその簡略図を示したように、鏡面を有する反射板５０４を用いて、基板５０１の表面側からと、裏面側からとで線状のＹＡＧレーザーの第２高調波または第３高調波を同時に照射する方法を用いた。ＹＡＧレーザーは可視光であるので、基板が透光性を有していれば吸収されず、アモルファスシリコンに吸収される。特に、本実施例のようにゲート電極の下に低濃度不純物領域を設けている場合、ゲート電極と絶縁膜を介して重なる不純物領域の活性化を行うことが非常に困難であった。図８に示す反射板を用いた活性化方法によって不純物領域５０６またはチャネル形成領域５０５に含まれる不純物元素の活性化を行うことができる。図８中、５０２は下地膜、５０３は高濃度不純物領域、５０７はシリンドリカルレンズである。なお、ＹＡＧレーザーアニール法の他にラピッドサーマルアニール法（ＲＴＡ法）を適用することもできる。
Moreover, you may irradiate a laser beam using a reflecting plate. In that case, it is desirable to use a solid laser (typically a YAG laser). In the case of using a reflector, as shown in a simplified diagram in FIG. 8, a second YAG laser that is linear from the front side of the
次いで、窒化シリコン膜からなる第２の層間絶縁膜２７６を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。本実施例では、窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は第２の層間絶縁膜２７６に含まれる水素により半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
Next, a second
次いで、第２の層間絶縁膜２７６上に有機絶縁物材料から成る第３の層間絶縁膜２７７を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、各不純物領域（２５７、２５８、２６１〜２６３、２６５、２７０ａ、２７１ａ、２７２ａ、２７３ａ）に達するコンタクトホールを形成するためのパターニングを行う。本実施例では複数のエッチング処理を行った。本実施例では第２の層間絶縁膜をエッチングストッパーとして第３の層間絶縁膜をエッチングした後、第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングしてから第１の層間絶縁膜をエッチングした。
Next, a third
次いで、不純物領域（２５７、２５８、２６１〜２６３、２７０ａ、２７１ａ、２７２ａ、２７３ａ）とそれぞれ電気的に接続する電極２７８〜２８６と、不純物領域２６５と電気的に接続する画素電極２８７を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いる。
Next,
以上の様にして、ｎチャネル型ＴＦＴ３０６及びｐチャネル型ＴＦＴ３０５からなるロジック回路部３０３と、ｎチャネル型ＴＦＴ３０８及びｐチャネル型ＴＦＴ３０７からなるサンプリング回路部３０４とを有する駆動回路３０１と、ｎチャネルＴＦＴ３０９からなる画素ＴＦＴ及び保持容量３１０とを有する画素部３０２とを同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
As described above, the driving
本実施例では、各回路に応じてＴＦＴの構造が異なっている。 In this embodiment, the structure of the TFT differs depending on each circuit.
画素部のｎチャネル型ＴＦＴ３０９には、消費電力を低く抑えることが要求され、オフ電流値が十分低いＴＦＴ構造とすることが望ましい。また、本実施例では、低濃度不純物領域２４９〜２５２に濃度勾配を持たせ、さらにゲート電極（２３８ｂ、２３８ｃ）と重ならない構造とした。また、ｎチャネル型ＴＦＴ３０９におけるゲート電極の端部は、ゲート絶縁膜を挟んで、チャネル形成領域と低濃度不純物領域との界面と概略一致する。また、各低濃度不純物領域２４９〜２５２の濃度分布は、チャネル形成領域２９２、２９３からの距離が増大するとともに不純物濃度が増加している。
The n-
なお、本実施例ではｎチャネル型ＴＦＴ３０９は、ソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているが、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
In this embodiment, the n-
また、保持容量３１０の一方の電極として機能する不純物領域２５３、２５４、２６５、２６６には、それぞれｎ型を付与する不純物元素が添加されている。
保持容量２０４は、絶縁膜２０７を誘電体として、電極２３９ｂ、２３９ｃと、半導体層とで形成している。なお、本実施例では不純物領域と電極２３９ｂ、２３９ｃとが重ならない構造としたが、重なる構造とすれば、さらに容量を増大することができる。
An impurity element imparting n-type conductivity is added to each of the
The
また、サンプリング回路部３０４、代表的にはアナログスイッチ回路のｎチャネル型ＴＦＴ３０８には、同様にオフ電流値が低いことが好ましい。本実施例では、低濃度不純物領域２４７、２４８に濃度勾配を持たせ、さらにゲート電極（２３７ｂ、２３７ｃ）と重ならない構造とした。また、各低濃度不純物領域２４７、２４８の濃度分布は、チャネル形成領域２９１からの距離が増大するとともに不純物濃度が増加している。ただし、オン電流値または信頼性を重視するのであれば、低濃度不純物領域がゲート電極と重なる構造としてもよい。
Similarly, the sampling circuit 304, typically an n-channel TFT 308 of an analog switch circuit, preferably has a low off-state current value. In this embodiment, the low
また、ｐチャネル型ＴＦＴ３０７は、オン電流値または信頼性を重視するため、低濃度不純物領域２７２ｂ、２７３ｂがゲート電極２３６ａ、２３６ｂと重なる構造とした。また、各低濃度不純物領域２７２ｂ、２７３ｂの濃度分布は、チャネル形成領域２９０からの距離が増大するとともに不純物濃度が増加している。また、ｐチャネル型ＴＦＴ３０７におけるゲート電極の端部は、ゲート絶縁膜を挟んで、低濃度不純物領域２７２ｂ、２７３ｂと高濃度不純物領域２７２ａ、２７３ａとの界面と概略一致する。
The p-
また、ロジック回路部のｐチャネル型ＴＦＴ３０５は、オン電流値または信頼性を重視するため、低濃度不純物領域２７０ｂ、２７１ｂがゲート電極２３４ａ、２３４ｂと重なる構造とした。また、各低濃度不純物領域２７０ｂ、２７１ｂの濃度分布は、チャネル形成領域２８８からの距離が増大するとともに不純物濃度が増加している。
The p-channel TFT 305 in the logic circuit portion has a structure in which the low-
また、同様にｎチャネル型ＴＦＴ３０６は、低濃度不純物領域２７２ｂ、２７３ｂがゲート電極２３５ａ、２３５ｂと重なる構造とした。また、各低濃度不純物領域２７２ｂ、２７３ｂの濃度分布は、チャネル形成領域２８９からの距離が増大するとともに不純物濃度が増加している。
Similarly, the n-channel TFT 306 has a structure in which the low-
こうして、本実施例では、同一基板上に信頼性の高いＴＦＴ３０６を備えた駆動回路と、オフ電流値が低減された画素ＴＦＴ３０９とを備えた画素部とを同時に形成することができた。
In this way, in this embodiment, a driver circuit including a highly reliable TFT 306 and a pixel portion including a
また、本実施例では、希ガス元素を多量に添加したため、下地膜及び基板にも添加される。希ガス元素は、マスク１０６ｂで覆われた領域以外の領域、即ち半導体層２０２〜２０６が配置された領域以外の領域に添加される。
In this embodiment, since a large amount of rare gas element is added, it is also added to the base film and the substrate. The rare gas element is added to a region other than the region covered with the
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図６を用いる。
In this embodiment, a process for manufacturing an active matrix liquid crystal display device from the active matrix substrate manufactured in
まず、実施例１に従い、図５の状態のアクティブマトリクス基板を得た後、図５のアクティブマトリクス基板上に配向膜４０１を形成しラビング処理を行う。
なお、本実施例では配向膜４０１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
First, after obtaining the active matrix substrate in the state of FIG. 5 according to Example 1, an alignment film 401 is formed on the active matrix substrate of FIG. 5 and a rubbing process is performed.
In this embodiment, before the alignment film 401 is formed, a columnar spacer for maintaining the substrate interval is formed at a desired position by patterning an organic resin film such as an acrylic resin film. Further, instead of the columnar spacers, spherical spacers may be scattered over the entire surface of the substrate.
次いで、対向基板４００を用意する。この対向基板には、着色層４０２、遮光層４０３が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層４０３を設けた。このカラーフィルタと遮光層とを覆う平坦化膜４０４を設けた。次いで、平坦化膜４０４上に透明導電膜からなる対向電極４０５を画素部に形成し、対向基板の全面に配向膜４０６を形成し、ラビング処理を施した。
Next, the
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材４０７で貼り合わせる。シール材４０７にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０８を注入し、封止剤（図示せず）によって完全に封止する。液晶材料４０８には公知の液晶材料を用いれば良い。このようにして図６に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are attached to each other with a
こうして得られた液晶モジュールの構成を図７の上面図を用いて説明する。なお、図６と対応する部分には同じ符号を用いた。 The structure of the liquid crystal module thus obtained will be described with reference to the top view of FIG. In addition, the same code | symbol was used for the part corresponding to FIG.
図７（Ａ）で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）４１１を貼り付ける外部入力端子４０９、外部入力端子と各回路の入力部までを接続する配線４１０などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板４００とがシール材４０７を介して貼り合わされている。
In the top view shown in FIG. 7A, a pixel portion, a driving circuit, an
ゲート配線側駆動回路３０１ａと重なるように対向基板側に遮光層４０３ａが設けられ、ソース配線側駆動回路３０１ｂと重なるように対向基板側に遮光層４０３ｂが形成されている。また、画素部３０２上の対向基板側に設けられたカラーフィルタ４０２は遮光層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
A
ここでは、カラー化を図るためにカラーフィルタ４０２を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。
Here, the
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層４０３ａ、４０３ｂを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
In addition, a light-shielding layer is provided between adjacent pixels in the color filter to shield light other than the display area. Here, the
また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画素電極の間隙）や、駆動回路を遮光してもよい。 Further, without providing the light-shielding layer, the light-shielding layer is appropriately disposed between the counter substrate and the counter electrode so as to be shielded from light by stacking a plurality of colored layers constituting the color filter. Or the drive circuit may be shielded from light.
また、外部入力端子にはベースフィルムと配線から成るＦＰＣ４１１が異方性導電性樹脂で貼り合わされている。さらに補強板で機械的強度を高めている。
Further, an
以上のようにして作製される液晶モジュールは各種電子機器の表示部として用いることができる。 The liquid crystal module manufactured as described above can be used as a display portion of various electronic devices.
本実施例は、実施例１とは、マスクとなる絶縁膜１０６ａの形成後の工程が異なる例を示す。本実施例は、レジストからなるマスクを除去した後、希ガス元素を添加する例である。それ以外の工程は同一であるので、図９では、図２と同じ符号を用いる。
This embodiment shows an example in which the steps after the formation of the insulating
まず、実施の形態に従って図１（Ｄ）と同じ状態を得る。次いで、実施の形態に従ってレジストからなるマスクを形成し、酸化シリコン膜をパターニングして酸化シリコン膜からなるマスクを形成する。次いで、レジストからなるマスクを除去した後、希ガス元素を添加する。（図９（Ａ）） First, the same state as in FIG. 1D is obtained according to the embodiment. Next, a resist mask is formed according to the embodiment, and the silicon oxide film is patterned to form a silicon oxide film mask. Next, after removing the resist mask, a rare gas element is added. (Fig. 9 (A))
以降の工程は、実施の形態に従えば、図９（Ｂ）〜図９（Ｄ）の状態が得られ、実施例１に従えば、図６に示すアクティブマトリクス基板が得られる。 In the subsequent steps, the states shown in FIGS. 9B to 9D are obtained according to the embodiment, and the active matrix substrate shown in FIG. 6 is obtained according to Example 1.
なお、本実施例は実施例２と組み合わせることが可能である。 Note that this embodiment can be combined with the second embodiment.
本実施例では、実施例１とレジストからなるマスクを形成した後の工程が異なっている。 In this embodiment, the process after forming a mask made of resist is different from that in the first embodiment.
本実施例は、レジストからなるマスクを形成した後、実施例１のように酸化シリコン膜からなる絶縁膜をエッチングすることなく、酸化シリコン膜からなる絶縁膜１０６ａを通過させて希ガス元素を添加する。（図１０（Ａ））この際、ＳＩＭＳ分析を行ったニッケルの濃度プロファイルを図１９に示す。図１９は希ガス元素（ここではＡｒ）を絶縁膜（膜厚０．９μｍ）を通過させて添加した直後のニッケルの濃度を示している。ニッケルは、半導体膜中に１×１０18〜１×１０19／ｃｍ3存在している。添加した条件は、ドーピングガスとしてアルゴンガス１００％、ドーズ量４×１０15／ｃｍ2、加速電圧９０ｋＶである。
In this embodiment, after a mask made of resist is formed, a rare gas element is added through the insulating
次いで、ゲッタリングを行うが、酸化シリコンからなる絶縁膜１０６ａで覆ったままの状態で行う。（図１０（Ｂ））ここでのゲッタリングは、５５０℃、４時間で行い、その後、ＳＩＭＳ分析を行った結果が図２０である。図２０からは、ゲッタリングにより半導体膜中のニッケルが検出下限まで除去されたことが示されている。
Next, gettering is performed while the silicon film is covered with the insulating
次いで、絶縁膜１０６ａを除去する。（図１０（Ｃ））
Next, the insulating
次いで、前の工程により希ガス元素が添加されて非晶質化した部分（ゲッタリングサイト）１０８を選択的にエッチングする。（図１０（Ｄ）） Next, the portion (gettering site) 108 that has been made amorphous by adding a rare gas element in the previous step is selectively etched. (Figure 10 (D))
エッチャントとしてダッシュ液、サト液、セコ液等を用いることができる。ただし、セコ液はクロムが含まれているので工業的には不向きである。 As the etchant, a dash solution, a saturated solution, a seco solution, or the like can be used. However, Seco solution is not suitable industrially because it contains chromium.
以上の工程により結晶質シリコンからなる半導体層１０９のみを残存させることができる。
Through the above steps, only the
なお、本実施例は実施例２と組み合わせることが可能である。 Note that this embodiment can be combined with the second embodiment.
本実施例では、結晶化処理とゲッタリング処理とを同一処理で行う例を図１１に示す。 In this embodiment, an example in which the crystallization process and the gettering process are performed in the same process is shown in FIG.
まず、実施の形態に従って、基板６０１上にブロッキング層６０２、非晶質半導体膜６０３を形成する。次いで、ニッケル含有層６０４を形成する。ここではスパッタ法によりニッケルの薄膜を形成した。
First, a
次いで、珪素を主成分とする絶縁膜を形成し、該絶縁膜上にレジストからなるマスク６０６を形成する。次いで、レジストからなるマスクを用いてエッチングを行い絶縁膜を選択的に除去して絶縁膜からなるマスク６０６を形成する。
Next, an insulating film containing silicon as a main component is formed, and a
次いで、レジストからなるマスク６０６及び絶縁膜からなるマスク６０５を用いて、希ガス元素を非晶質半導体膜に添加する。図１１（Ｃ）中、希ガス元素が選択的に添加された領域を不純物領域６０７として示した。
Next, a rare gas element is added to the amorphous semiconductor film using a
次いで、結晶化とゲッタリングとを両方行うための熱処理または強光の照射を行う。熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間、例えば５５０℃、４時間で行えばよい。この加熱処理により絶縁膜からなるマスク６０６と接している非晶質半導体膜がニッケルの作用により結晶化される。この加熱処理では、結晶化と同時に、非晶質半導体膜中のニッケルが移動して希ガス元素が添加された不純物領域にゲッタリングされる。図１１（Ｄ）の矢印の方向にニッケルが移動する。なお、希ガス元素を添加した領域は、ほとんど結晶化されない。本発明者の実験では、希ガスを添加した場合、リンを添加した場合と比較して熱処理を施しても結晶性が回復しにくい。この比較結果は、図２１、図２２で示した。図２１はそれぞれの条件（条件１＝加速電圧８０ｋＶ、１．５×１０15／ｃｍ2のドーズ量でリンをドーピング、条件２＝加速電圧８０ｋＶ、１．５×１０15／ｃｍ2のドーズ量でリンをドーピングし、加速電圧９０ｋＶ、２×１０15／ｃｍ2のドーズ量でアルゴンをドーピング、条件３＝加速電圧８０ｋＶ、１．５×１０15／ｃｍ2のドーズ量でリンをドーピングし、加速電圧９０ｋＶ、４×１０15／ｃｍ2のドーズ量でアルゴンをドーピング、条件４＝加速電圧９０ｋＶ、４×１０15／ｃｍ2のドーズ量でアルゴンをドーピング）で添加した直後のラマンスペクトルを示し、図２２は、窒素雰囲気で５５０℃、４時間の熱処理を行った直後のラマンスペクトルを示している。
Next, heat treatment or strong light irradiation for both crystallization and gettering is performed. When the heat treatment is performed, it may be performed at 500 ° C. to 650 ° C. for 4 to 24 hours, for example, 550 ° C. for 4 hours. By this heat treatment, the amorphous semiconductor film in contact with the
次いで、マスク６０６を用いて不純物領域６０９を除去して、結晶質半導体膜からなる半導体層６１０を得ることができる。
Next, the
本実施例では、結晶化とゲッタリングを同時に行うため、スループットが格段に向上する。 In this embodiment, since crystallization and gettering are performed simultaneously, the throughput is remarkably improved.
また、ブロッキング層６０２、非晶質半導体膜６０３、ニッケル含有層６０４、及びシリコンを主成分とする絶縁膜を大気にふれることなく連続してＣＶＤ法により形成してもよい。
Alternatively, the
なお、本実施例は実施例１または実施例２と自由に組み合わせることが可能である。
Note that this embodiment can be freely combined with
本実施例では、マスクを用いて金属元素を選択的に添加する例を図１２に示す。 In this embodiment, an example in which a metal element is selectively added using a mask is shown in FIG.
まず、実施の形態または実施例１に従って、基板９０１上に下地膜（ブロッキング層）９０２、非晶質構造を有する半導体膜９０３を形成する。次いで、珪素を主成分とする絶縁膜を形成する。なお、この下地膜９０２と半導体膜９０３と絶縁膜を大気解放せずに連続で成膜すると不純物が混入しないため、好ましい。
First, in accordance with Embodiment Mode or Example 1, a base film (blocking layer) 902 and a
次いで、レジストからなるマスク９０６を形成し、エッチングを行って絶縁膜を選択的に除去して絶縁膜からなるマスク９０５を形成する。（図１２（Ａ））
Next, a resist
次いで、実施の形態または実施例１に従って、金属含有層９０７を形成する。
（図１２（Ｂ））次いで、実施の形態または実施例１に従って結晶化を行い、結晶構造を有する半導体膜９０８が得られる。（図１２（Ｃ））この結晶化では図１２（Ｃ）中の矢印で示した方向に結晶成長する。なお、マスク９０５で覆われていない領域には高濃度のニッケルが存在している。
Next, the metal-containing layer 907 is formed according to the embodiment mode or Example 1.
(FIG. 12B) Next, crystallization is performed in accordance with the embodiment mode or Example 1 to obtain a
次いで、実施の形態に従って、マスク９０５を用いて希ガス元素を添加し、不純物領域９０９を形成する。（図１２（Ｄ））
Next, in accordance with the embodiment mode, a rare gas element is added using the
次いで、実施の形態に従って、ゲッタリングを行う。（図１２（Ｅ））この際、結晶構造を有する半導体膜のうち、領域９１０、即ち不純物領域９０９以外の領域は、ゲッタリングにより金属元素が低減された。
Next, gettering is performed according to the embodiment. At this time, in the semiconductor film having a crystal structure, the
次いで、マスク９０５を用いて、不純物領域９０９を除去した後、マスク９０５を除去して半導体層９１１を形成する。（図１２（Ｆ））
Next, after removing the
なお、本実施例は実施例１または実施例２と自由に組み合わせることが可能である。
Note that this embodiment can be freely combined with
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を図１４に示す。 In Example 1, an example of a reflective display device in which a pixel electrode is formed of a reflective metal material is shown. However, in this embodiment, a transmissive display in which a pixel electrode is formed of a light-transmitting conductive film. An example of the apparatus is shown in FIG.
層間絶縁膜８００を形成する工程までは実施例１と同じであるので、ここでは省略する。実施例１に従って層間絶縁膜２７７を形成した後、透光性を有する導電膜からなる画素電極８０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
The steps up to the step of forming the
その後、層間絶縁膜８００にコンタクトホールを形成する。次いで、画素電極８０１と重なる接続電極８０２を形成する。この接続電極８０２は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極８０２と同時に他のＴＦＴのソース電極またはドレイン電極も形成する。
Thereafter, contact holes are formed in the
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。 Although an example in which all the drive circuits are formed on the substrate is shown here, several ICs may be used as part of the drive circuit.
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、実施例２に従って液晶モジュールを作製し、バックライト８０４、導光板８０５を設け、カバー８０６で覆えば、図１４に示すアクティブマトリクス型液晶表示装置が完成する。なお、カバー８０６と液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板８０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
An active matrix substrate is formed as described above. When this active matrix substrate is used to manufacture a liquid crystal module according to the second embodiment, a backlight 804 and a light guide plate 805 are provided and covered with a
なお、本実施例は実施例１乃至６のいずれか一と組み合わせることが可能である。
Note that this embodiment can be combined with any one of
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例を図１５に示す。 In this embodiment, an example of manufacturing a light-emitting display device including an EL (Electro Luminescence) element is shown in FIG.
図１５（Ａ）は、ＥＬモジュールをを示す上面図、図１５（Ｂ）は図１５（Ａ）をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板７００（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部７０２、ソース側駆動回路７０１、及びゲート側駆動回路７０３を形成する。これらの画素部や駆動回路は、実施の形態に従えば得ることができる。また、７１８はシール材、７１９はＤＬＣ膜であり、画素部および駆動回路部はシール材７１８で覆われ、そのシール材は保護膜７１９で覆われている。さらに、接着材を用いてカバー材で封止されている。 FIG. 15A is a top view showing the EL module, and FIG. 15B is a cross-sectional view of FIG. 15A cut along A-A ′. A pixel portion 702, a source side driver circuit 701, and a gate side driver circuit 703 are formed over a substrate 700 (eg, a glass substrate, a crystallized glass substrate, or a plastic substrate) having an insulating surface. These pixel portions and driving circuits can be obtained according to the embodiment. Reference numeral 718 denotes a sealing material, and 719 denotes a DLC film. The pixel portion and the driving circuit portion are covered with a sealing material 718, and the sealing material is covered with a protective film 719. Furthermore, it is sealed with a cover material using an adhesive.
なお、７０８はソース側駆動回路７０１及びゲート側駆動回路７０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）７０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。 Reference numeral 708 denotes a wiring for transmitting signals input to the source side driver circuit 701 and the gate side driver circuit 703, and receives a video signal and a clock signal from an FPC (flexible printed circuit) 709 serving as an external input terminal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The light-emitting device in this specification includes not only a light-emitting device body but also a state in which an FPC or a PWB is attached thereto.
次に、断面構造について図１５（Ｂ）を用いて説明する。基板５００上に絶縁膜７１０が設けられ、絶縁膜７１０の上方には画素部７０２、ゲート側駆動回路５０３が形成されており、画素部７０２は電流制御用ＴＦＴ７１１とそのドレインに電気的に接続された画素電極７１２を含む複数の画素により形成される。また、ゲート側駆動回路７０３はｎチャネル型ＴＦＴ７１３とｐチャネル型ＴＦＴ７１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
Next, a cross-sectional structure is described with reference to FIG. An insulating film 710 is provided over the
これらのＴＦＴ（７１１、７１３、７１４を含む）は、実施の形態または実施例１に従って作製すればよい。 These TFTs (including 711, 713, and 714) may be manufactured in accordance with the embodiment mode or Example 1.
画素電極７１２はＥＬ素子の陽極として機能する。また、画素電極７１２の両端にはバンク７１５が形成され、画素電極７１２上にはＥＬ層７１６およびＥＬ素子の陰極７１７が形成される。
The
ＥＬ層７１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
As the
陰極７１７は全画素に共通の配線としても機能し、接続配線７０８を経由してＦＰＣ７０９に電気的に接続されている。さらに、画素部７０２及びゲート側駆動回路７０３に含まれる素子は全て陰極７１７、シール材７１８、及び保護膜７１９で覆われている。
The cathode 717 also functions as a wiring common to all pixels, and is electrically connected to the
なお、シール材７１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材７１８はできるだけ水分や酸素を透過しない材料であることが望ましい。 Note that as the sealant 718, a material that is as transparent or translucent as possible to visible light is preferably used. The sealant 718 is preferably a material that does not transmit moisture and oxygen as much as possible.
また、シール材７１８を用いて発光素子を完全に覆った後、すくなくとも図１５に示すようにＤＬＣ膜等からなる保護膜７１９をシール材７１８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。 In addition, after completely covering the light emitting element with the sealant 718, it is preferable to provide a protective film 719 made of a DLC film or the like on the surface (exposed surface) of the sealant 718 at least as shown in FIG. Further, a protective film may be provided on the entire surface including the back surface of the substrate. Here, it is necessary to pay attention so that a protective film is not formed on the portion where the external input terminal (FPC) is provided. The protective film may be prevented from being formed using a mask, or the protective film may not be formed by covering the external input terminal portion with a tape such as Teflon (registered trademark) used as a masking tape in a CVD apparatus. Also good.
以上のような構造でＥＬ素子をシール材７１８及び保護膜で封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。 By encapsulating the EL element with the sealing material 718 and the protective film with the structure as described above, the EL element can be completely blocked from the outside, and a substance that promotes deterioration due to oxidation of the EL layer such as moisture and oxygen from the outside. Can be prevented from entering. Therefore, a highly reliable light-emitting device can be obtained.
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図１５とは逆方向に発光する構成としてもよい。図１６にその一例を示す。なお、上面図は同一であるので省略する。 Alternatively, the pixel electrode may be a cathode, and an EL layer and an anode may be stacked to emit light in the direction opposite to that in FIG. An example is shown in FIG. Since the top view is the same, it is omitted.
図１６に示した断面構造について以下に説明する。基板１０００上に絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのドレインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。また、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
The cross-sectional structure shown in FIG. 16 will be described below. An insulating film 1010 is provided over the substrate 1000, and a pixel portion 1002 and a gate side driver circuit 1003 are formed above the insulating film 1010. The pixel portion 1002 is electrically connected to the
画素電極１０１２はＥＬ素子の陰極として機能する。また、画素電極１０１２の両端にはバンク１０１５が形成され、画素電極１０１２上にはＥＬ層１０１６およびＥＬ素子の陽極１０１７が形成される。
The
陽極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰＣ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１００３に含まれる素子は全て陽極１０１７、シール材１０１８、及びＤＬＣ等からなる保護膜１０１９で覆われている。
The anode 1017 also functions as a wiring common to all pixels, and is electrically connected to the
なお、シール材１０１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材１０１８はできるだけ水分や酸素を透過しない材料であることが望ましい。 Note that as the sealant 1018, it is preferable to use a material that is as transparent or translucent as possible to visible light. The sealing material 1018 is desirably a material that does not transmit moisture and oxygen as much as possible.
また、図１６では、画素電極を陰極とし、ＥＬ層と陽極を積層したため、発光方向は図１６に示す矢印の方向となっている。 In FIG. 16, since the pixel electrode is a cathode and the EL layer and the anode are stacked, the light emission direction is the direction of the arrow shown in FIG.
なお、本実施例は実施例１乃至７のいずれか一と組み合わせることが可能である。
Note that this embodiment can be combined with any one of
本実施例では、実施例１とは異なる例を図１７に示す。 In the present embodiment, an example different from the first embodiment is shown in FIG.
まず、絶縁表面を有する基板１１上に導電膜を形成し、パターニングを施すことにより走査線１２を形成する。この走査線１２は後に形成される活性層を光から保護する遮光層としても機能する。ここでは基板１１として石英基板を用い、走査線１２としてポリシリコン膜（膜厚５０ｎｍ）とタングステンシリサイド（Ｗ−Ｓｉ）膜（膜厚１００ｎｍ）の積層構造を用いた。また、ポリシリコン膜はタングステンシリサイドから基板への汚染を保護するものである。
First, a conductive film is formed on the substrate 11 having an insulating surface, and the
次いで、走査線１２を覆う絶縁膜１３ａ、１３ｂを膜厚１００〜１０００ｎｍ（代表的には３００〜５００ｎｍ）で形成する。ここではＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜とＬＰＣＶＤ法を用いた膜厚２８０ｎｍの酸化シリコン膜を積層させた。
Next, insulating
次いで、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは膜厚６９ｎｍの非晶質シリコン膜（アモルファスシリコン膜）をＬＰＣＶＤ法を用いて形成した。次いで、この非晶質半導体膜を結晶化させる技術として実施の形態または実施例１に示した技術を用いて結晶化、ゲッタリング、パターニングを行い結晶質シリコン膜の不要な部分を除去して、半導体層１４を形成する。
Next, an amorphous semiconductor film is formed with a thickness of 10 to 100 nm. Here, an amorphous silicon film (amorphous silicon film) having a thickness of 69 nm is formed by LPCVD. Next, as a technique for crystallizing this amorphous semiconductor film, crystallization, gettering, and patterning are performed using the technique shown in the embodiment or Example 1 to remove unnecessary portions of the crystalline silicon film, The
次いで、保持容量を形成するため、マスクを形成して半導体層の一部（保持容量とする領域）にリンをドーピングする。 Next, in order to form a storage capacitor, a mask is formed, and a part of the semiconductor layer (a region to be a storage capacitor) is doped with phosphorus.
次いで、マスクを除去し、半導体層を覆う絶縁膜を形成した後、マスクを形成して保持容量とする領域上の絶縁膜を選択的に除去する。 Next, after removing the mask and forming an insulating film that covers the semiconductor layer, the insulating film on the region that forms the storage capacitor by forming the mask is selectively removed.
次いで、マスクを除去し、熱酸化を行って絶縁膜（ゲート絶縁膜）１５を形成する。この熱酸化によって最終的なゲート絶縁膜の膜厚は８０ｎｍとなった。なお、保持容量とする領域上に他の領域より薄い絶縁膜を形成した。 Next, the mask is removed, and thermal oxidation is performed to form an insulating film (gate insulating film) 15. By this thermal oxidation, the final gate insulating film thickness was 80 nm. Note that an insulating film thinner than other regions was formed over the region serving as the storage capacitor.
次いで、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行った。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。もちろん、質量分離を行うイオンインプランテーション法を用いてもよい。 Next, a channel doping process for adding a p-type or n-type impurity element at a low concentration to a region to be a channel region of the TFT was performed over the entire surface or selectively. This channel doping process is a process for controlling the TFT threshold voltage. Here, boron was added by an ion doping method in which diborane (B 2 H 6 ) was plasma-excited without mass separation. Of course, an ion implantation method that performs mass separation may be used.
次いで、絶縁膜１５、及び絶縁膜１３ａ、１３ｂ上にマスクを形成し、走査線１２に達するコンタクトホールを形成する。そして、コンタクトホールの形成後、マスクを除去する。
Next, a mask is formed over the insulating
次いで、導電膜を形成し、パターニングを行ってゲート電極１６および容量配線１７を形成する。ここでは、リンがドープされたシリコン膜（膜厚１５０ｎｍ）とタングステンシリサイド（膜厚１５０ｎｍ）との積層構造を用いた。なお、保持容量は、絶縁膜１５を誘電体とし、容量配線１７と半導体層の一部とで構成されている。
Next, a conductive film is formed and patterned to form the
次いで、ゲート電極１６および容量配線１７をマスクとして自己整合的にリンを低濃度に添加する。この低濃度に添加された領域のリンの濃度が、１×１０16〜５×１０18ａｔｏｍｓ／ｃｍ3、代表的には３×１０17〜３×１０18ａｔｏｍｓ／ｃｍ3となるように調整する。
Next, phosphorus is added at a low concentration in a self-aligning manner using the
次いで、マスクを形成してリンを高濃度に添加し、ソース領域またはドレイン領域となる高濃度不純物領域を形成する。この高濃度不純物領域のリンの濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表的には３×１０19〜３×１０20/cm3）となるように調整する。なお、半導体層１４のうち、ゲート電極１６と重なる領域はチャネル形成領域となり、マスクで覆われた領域は低濃度不純物領域となりＬＤＤ領域として機能する。そして、不純物元素の添加後、マスクを除去する。
Next, a mask is formed, phosphorus is added at a high concentration, and a high concentration impurity region which becomes a source region or a drain region is formed. The concentration of phosphorus in this high concentration impurity region is adjusted to 1 × 10 20 to 1 × 10 21 atoms / cm 3 (typically 3 × 10 19 to 3 × 10 20 / cm 3 ). Note that in the
次いで、画素と同一基板上に形成される駆動回路に用いるｐチャネル型ＴＦＴを形成するために、マスクでｎチャネル型ＴＦＴとなる領域を覆い、ボロンを添加してソース領域またはドレイン領域を形成する。 Next, in order to form a p-channel TFT used for a driver circuit formed over the same substrate as the pixel, a region to be an n-channel TFT is covered with a mask, and boron is added to form a source region or a drain region. .
次いで、マスク４１２を除去した後、ゲート電極１６および容量配線１７を覆うパッシベーション膜１８を形成する。ここでは、酸化シリコン膜を７０ｎｍの膜厚で形成した。次いで、半導体層にそれぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するための熱処理または強光の照射処理工程を行う。ここでは裏面からＹＡＧレーザーを照射して活性化を行った。ＹＡＧレーザーに代えてエキシマレーザーを照射してもよい。
Next, after removing the mask 412, a
次いで、有機樹脂材料からなる層間絶縁膜１９を形成する。ここでは膜厚４００ｎｍのアクリル樹脂膜を用いた。次いで、半導体層に達するコンタクトホールを形成した後、電極２０及びソース配線２１を形成する。本実施例では電極２０及びソース配線２１を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
Next, an
次いで、水素化処理をおこなった後、アクリルからなる層間絶縁膜２２を形成する。次いで、層間絶縁膜２２上に遮光性を有する導電膜１００ｎｍを成膜し、遮光層２３を形成する。次いで、層間絶縁膜２４を形成する。次いで、電極２０に達するコンタクトホール形成する。次いで、１００ｎｍの透明導電膜（ここでは酸化インジウム・スズ（ＩＴＯ）膜）を形成した後、パターニングして画素電極２５を形成する。
Next, after performing a hydrogenation process, an
なお、本実施例は一例であって本実施例の工程に限定されないことはいうまでもない。例えば、各導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的には、Ｍｏ―Ｗ合金、Ｍｏ―Ｔａ合金）を用いることができる。また、各絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸化窒化シリコン膜や有機樹脂材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等）膜を用いることができる。 Needless to say, the present embodiment is an example and is not limited to the steps of the present embodiment. For example, as each conductive film, an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), silicon (Si), or an alloy in which the elements are combined A film (typically, a Mo—W alloy or a Mo—Ta alloy) can be used. As each insulating film, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or an organic resin material (polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like) film can be used.
また、本実施例においては、絶縁膜１３ａ、１３ｂにも希ガス元素が添加された。ただし、希ガス元素が添加された領域は、半導体層１４が設けられている領域以外である。
In this embodiment, a rare gas element is also added to the insulating
なお、本実施例は実施例１乃至８のいずれか一と組み合わせることが可能である。
Note that this embodiment can be combined with any one of
実施例１では、トップゲート型ＴＦＴを例に説明したが、本発明は図１８に示すボトムゲート型ＴＦＴにも適用することができる。 In the first embodiment, the top gate type TFT has been described as an example. However, the present invention can also be applied to the bottom gate type TFT shown in FIG.
図１８（Ａ）は、画素部の画素の一つを拡大した上面図であり、図１８（Ａ）において、点線Ａ−Ａ'で切断した部分が、図１８（Ｂ）の画素部の断面構造に相当する。 18A is an enlarged top view of one of the pixels in the pixel portion. In FIG. 18A, a portion cut along a dotted line AA ′ is a cross-section of the pixel portion in FIG. Corresponds to the structure.
図１８に示す画素部において、画素ＴＦＴ部はＮチャネル型ＴＦＴで形成されている。基板上５１にゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設けられている。また、第２絶縁膜上には、活性層としてソース領域またはドレイン領域５４〜５６と、チャネル形成領域５７、５８と、前記ソース領域またはドレイン領域とチャネル形成領域の間にＬＤＤ領域５９、６０が形成される。また、チャネル形成領域５７、５８は絶縁層６１、６２で保護される。絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６３にコンタクトホールを形成した後、ソース領域５４に接続する配線６４が形成され、ドレイン領域５６に配線６５が接続され、さらにその上にパッシベーション膜６６が形成される。そして、その上に第２の層間絶縁膜６７が形成される。さらに、その上に第３の層間絶縁膜６８が形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配線６５と接続される。また、７０は画素電極６９と隣接する画素電極である。
In the pixel portion shown in FIG. 18, the pixel TFT portion is formed of an N-channel TFT. A
本実施例では、活性層を上記実施の形態に従って形成する。 In this example, the active layer is formed according to the above embodiment.
本実施例では一例としてチャネルストップ型のボトムゲート型のＴＦＴの例を示したが特に限定されない。 In this embodiment, an example of a channel stop type bottom gate type TFT is shown as an example, but it is not particularly limited.
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。 In this embodiment, the gate wiring of the pixel TFT in the pixel portion has a double gate structure. However, a multi-gate structure such as a triple gate structure may be used in order to reduce variation in off current. Further, a single gate structure may be used in order to improve the aperture ratio.
また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線７１と、ドレイン領域５６とで形成されている。
Further, the capacitor portion of the pixel portion is formed by the
なお、図１８で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないことはいうまでもない。 Note that the pixel portion illustrated in FIG. 18 is merely an example, and it is needless to say that the pixel portion is not particularly limited to the above configuration.
なお、本実施例は実施例１乃至９のいずれか一と組み合わせることが可能である。
This embodiment can be combined with any one of
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本願発明を実施できる。 The driver circuit and the pixel portion formed by implementing the present invention can be used for various modules (active matrix liquid crystal module, active matrix EL module, active matrix EC module). That is, the present invention can be implemented in all electronic devices in which they are incorporated in the display unit.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２３〜図２５に示す。 Such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, projectors, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.), etc. Can be mentioned. Examples of these are shown in FIGS.
図２３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
FIG. 23A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
FIG. 23B illustrates a video camera, which includes a main body 2101, a display portion 2102, an
図２３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
FIG. 23C illustrates a mobile computer, which includes a main body 2201, a camera portion 2202, an
図２３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
FIG. 23D illustrates a goggle type display, which includes a
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
FIG. 23E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a
図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
FIG. 23F illustrates a digital camera, which includes a main body 2501, a
図２４（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶モジュール２８０８に適用することができる。
FIG. 24A illustrates a front type projector that includes a
図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶モジュール２８０８に適用することができる。
FIG. 24B illustrates a rear projector, which includes a main body 2701, a
なお、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
Note that FIG. 24C is a diagram illustrating an example of the structure of the
また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
FIG. 24D shows an example of the structure of the light source
ただし、図２４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。 However, the projector shown in FIG. 24 shows a case where a transmissive electro-optical device is used, and an application example in a reflective electro-optical device and an EL module is not shown.
図２５（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。本願発明を表示部２９０４に適用することができる。
FIG. 25A shows a cellular phone, which includes a
図２５（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
FIG. 25B illustrates a portable book (electronic book), which includes a
図２５（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
FIG. 25C illustrates a display, which includes a
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。 As described above, the application range of the present invention is extremely wide and can be applied to manufacturing methods of electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-10.
Claims (36)
前記半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第２工程と
、
前記結晶構造を有する半導体膜に、希ガス元素を選択的に添加して不純物領域
を形成する第３工程と、
前記不純物領域に前記金属元素をゲッタリングして結晶構造を有する半導体膜
中の前記金属元素を選択的に除去または低減する第４工程と、
前記不純物領域を除去する第５工程とを有することを特徴とする半導体装置の
作製方法。 A first step of adding a metal element to a semiconductor film having an amorphous structure;
A second step of crystallizing the semiconductor film to form a semiconductor film having a crystal structure;
A third step of selectively adding a rare gas element to the semiconductor film having the crystal structure to form an impurity region;
A fourth step of selectively removing or reducing the metal element in the semiconductor film having a crystal structure by gettering the metal element in the impurity region;
And a fifth step of removing the impurity region.
前記半導体膜を加熱して結晶構造を有する半導体膜を形成する第２工程と、
前記結晶構造を有する半導体膜に強光を照射する第３工程と、
前記結晶構造を有する半導体膜にレーザー光を照射する第４工程と、
前記結晶構造を有する半導体膜に、希ガス元素を添加して不純物領域を形成す
る第５工程と、
前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタ
リングする第６工程とを有することを特徴とする半導体装置の作製方法。 A first step of adding a metal element to a semiconductor film having an amorphous structure;
A second step of heating the semiconductor film to form a semiconductor film having a crystal structure;
A third step of irradiating the semiconductor film having the crystal structure with intense light;
A fourth step of irradiating the semiconductor film having the crystal structure with laser light;
A fifth step of forming an impurity region by adding a rare gas element to the semiconductor film having the crystal structure;
And a sixth step of gettering a metal element contained in the semiconductor film having the crystal structure into the impurity region.
前記半導体膜を加熱して結晶構造を有する半導体膜を形成する第２工程と、
前記結晶構造を有する半導体膜に強光を照射する第３工程と、
前記結晶構造を有する半導体膜に、希ガス元素を添加して不純物領域を形成す
る第４工程と、
前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタ
リングする第５工程と、
前記結晶構造を有する半導体膜にレーザー光を照射する第６工程とを有するこ
とを特徴とする半導体装置の作製方法。 A first step of adding a metal element to a semiconductor film having an amorphous structure;
A second step of heating the semiconductor film to form a semiconductor film having a crystal structure;
A third step of irradiating the semiconductor film having the crystal structure with intense light;
A fourth step of forming an impurity region by adding a rare gas element to the semiconductor film having the crystal structure;
A fifth step of gettering a metal element contained in the semiconductor film having the crystal structure into the impurity region;
And a sixth step of irradiating the semiconductor film having the crystal structure with laser light.
前記半導体膜を加熱して結晶構造を有する半導体膜を形成する第２工程と、
前記結晶構造を有する半導体膜に強光またはレーザー光を照射する第３工程と
、
前記結晶構造を有する半導体膜上に珪素を主成分とする絶縁膜を形成する第４
工程と、
前記絶縁膜を通過させて前記結晶構造を有する半導体膜に一導電型を付与する
不純物元素を添加する第５工程と、
前記絶縁膜をパターニングしてマスクを形成する第６工程と、
前記マスクで覆われていない前記結晶構造を有する半導体膜に、希ガス元素を
添加して不純物領域を選択的に形成する第７工程と、
前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタ
リングする第８工程と、
前記マスクで前記半導体膜をパターニングする第９工程とを有することを特徴
とする半導体装置の作製方法。 A first step of adding a metal element to a semiconductor film having an amorphous structure;
A second step of heating the semiconductor film to form a semiconductor film having a crystal structure;
A third step of irradiating the semiconductor film having the crystal structure with intense light or laser light;
Forming an insulating film containing silicon as a main component on the semiconductor film having the crystal structure;
Process,
A fifth step of adding an impurity element imparting one conductivity type to the semiconductor film having the crystal structure through the insulating film;
A sixth step of patterning the insulating film to form a mask;
A seventh step of selectively forming an impurity region by adding a rare gas element to the semiconductor film having the crystal structure not covered with the mask;
An eighth step of gettering a metal element contained in the semiconductor film having the crystal structure into the impurity region;
And a ninth step of patterning the semiconductor film with the mask.
前記半導体膜に強光を照射して結晶構造を有する半導体膜を形成する第２工程
と、
前記結晶構造を有する半導体膜に強光またはレーザー光を照射する第３工程と
、
前記結晶構造を有する半導体膜上に珪素を主成分とする絶縁膜を形成する第４
工程と、
前記絶縁膜を通過させて前記結晶構造を有する半導体膜に一導電型を付与する
不純物元素を添加する第５工程と、
前記絶縁膜をパターニングしてマスクを形成する第６工程と、
前記マスクで覆われていない前記結晶構造を有する半導体膜に、希ガス元素を
添加して不純物領域を選択的に形成する第７工程と、
前記結晶構造を有する半導体膜に含まれる金属元素を前記不純物領域にゲッタ
リングする第８工程と、
前記マスクで前記半導体膜をパターニングする第９工程とを有することを特徴
とする半導体装置の作製方法。 A first step of adding a metal element to a semiconductor film having an amorphous structure;
A second step of irradiating the semiconductor film with intense light to form a semiconductor film having a crystal structure;
A third step of irradiating the semiconductor film having the crystal structure with intense light or laser light;
Forming an insulating film containing silicon as a main component on the semiconductor film having the crystal structure;
Process,
A fifth step of adding an impurity element imparting one conductivity type to the semiconductor film having the crystal structure through the insulating film;
A sixth step of patterning the insulating film to form a mask;
A seventh step of selectively forming an impurity region by adding a rare gas element to the semiconductor film having the crystal structure not covered with the mask;
An eighth step of gettering a metal element contained in the semiconductor film having the crystal structure into the impurity region;
And a ninth step of patterning the semiconductor film with the mask.
与する不純物元素を１×１０15〜５×１０17／ｃｍ3の濃度で添加するチャネル
ドープ工程であることを特徴とする半導体装置の作製方法。 6. The channel doping step according to claim 4, wherein the fifth step is a channel doping step of adding an impurity element imparting one conductivity type to the semiconductor film at a concentration of 1 × 10 15 to 5 × 10 17 / cm 3. A method for manufacturing a semiconductor device.
強光またはレーザー光を照射して前記不純物元素を活性化する工程を有すること
を特徴とする半導体装置の作製方法。 7. The semiconductor device according to claim 4, further comprising a step of activating the impurity element by irradiating the semiconductor film with intense light or laser light after the fifth step. Manufacturing method.
、珪素を主成分とする絶縁膜を下層とする積層構造であることを特徴とする半導
体装置の作製方法。 8. The method for manufacturing a semiconductor device according to claim 4, wherein the mask has a stacked structure in which a resist film is an upper layer and an insulating film containing silicon as a main component is a lower layer.
Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の
作製方法。 In any one of Claims 1 thru | or 8, the said noble gas element is He, Ne, Ar,
A method for manufacturing a semiconductor device, which is one or a plurality selected from Kr and Xe.
ハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウ
ムランプ、または高圧水銀ランプから射出された光であることを特徴とする半導
体装置の作製方法。 10. The intense light according to claim 2, wherein the intense light is light emitted from a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp. A method for manufacturing a semiconductor device.
エッチャントで前記結晶構造を有する半導体膜の表面を処理する工程を有するこ
とを特徴とする半導体装置の作製方法。 11. The method for manufacturing a semiconductor device according to claim 1, further comprising a step of treating a surface of the semiconductor film having the crystal structure with an etchant containing hydrofluoric acid after the second step.
エッチャントで前記結晶構造を有する半導体膜の表面を処理する工程を有するこ
とを特徴とする半導体装置の作製方法。 12. The method for manufacturing a semiconductor device according to claim 2, further comprising a step of treating a surface of the semiconductor film having the crystal structure with an etchant containing hydrofluoric acid after the third step.
理する工程の後、表面が一部エッチングされた結晶構造を有する半導体膜に強光
を照射する工程を有することを特徴とする半導体装置の作製方法。 13. The method according to claim 11, further comprising a step of irradiating a semiconductor film having a crystal structure in which the surface is partially etched with strong light after the step of treating the surface with an etchant containing hydrofluoric acid. A method for manufacturing a semiconductor device.
ッタリングする工程は、加熱処理であることを特徴とする半導体装置の作製方法
。 14. The method for manufacturing a semiconductor device according to claim 1, wherein the step of gettering the metal element to the impurity region is heat treatment.
ッタリングする工程は、前記結晶構造を有する半導体膜に強光を照射する処理で
あることを特徴とする半導体装置の作製方法。 14. The method for manufacturing a semiconductor device according to claim 1, wherein the step of gettering the metal element to the impurity region is a process of irradiating the semiconductor film having the crystal structure with strong light. Method.
ッタリングする工程は、加熱処理と同時に、前記結晶構造を有する半導体膜に強
光を照射する処理であることを特徴とする半導体装置の作製方法。 14. The method of claim 1, wherein the step of gettering the metal element to the impurity region is a process of irradiating the semiconductor film having the crystal structure with strong light simultaneously with a heat treatment. A method for manufacturing a semiconductor device.
ッタリングする工程の前に、前記不純物領域に一導電型の不純物元素を添加する
工程を有することを特徴とする半導体装置の作製方法。 17. The semiconductor device according to claim 1, further comprising a step of adding an impurity element of one conductivity type to the impurity region before the step of gettering the metal element to the impurity region. Manufacturing method.
不純物元素も添加することを特徴とする半導体装置の作製方法。 17. The method for manufacturing a semiconductor device according to claim 1, wherein an impurity element having one conductivity type is added simultaneously with the rare gas element.
前記非晶質構造を有する半導体膜上にマスクを形成する第２工程と、
前記非晶質構造を有する半導体膜に、希ガス元素を選択的に添加して不純物領
域を形成する第３工程と、
前記半導体膜のうち、前記マスクと重なる領域を結晶化させて結晶構造を有す
る領域を形成し、かつ、前記マスクと重なる領域に含まれる金属元素を前記不純
物領域にゲッタリングする第４工程とを有することを特徴とする半導体装置の作
製方法。 A first step of adding a metal element to a semiconductor film having an amorphous structure;
A second step of forming a mask on the semiconductor film having the amorphous structure;
A third step of selectively adding a rare gas element to the semiconductor film having an amorphous structure to form an impurity region;
Forming a region having a crystal structure by crystallizing a region of the semiconductor film overlapping with the mask, and gettering a metal element contained in the region overlapping with the mask into the impurity region; A method for manufacturing a semiconductor device, comprising:
体装置の作製方法。 20. The method for manufacturing a semiconductor device according to claim 19, wherein the fourth step is heat treatment.
光を照射する処理であることを特徴とする半導体装置の作製方法。 20. The method for manufacturing a semiconductor device according to claim 19, wherein the fourth step is a process of irradiating the semiconductor film having an amorphous structure with strong light.
有する半導体膜に強光を照射する処理であることを特徴とする半導体装置の作製
方法。 20. The method for manufacturing a semiconductor device according to claim 19, wherein the fourth step is a process of irradiating the semiconductor film having an amorphous structure with intense light simultaneously with the heat treatment.
に、前記不純物領域に一導電型の不純物元素を添加する工程を有することを特徴
とする半導体装置の作製方法。 23. The method for manufacturing a semiconductor device according to claim 19, further comprising a step of adding an impurity element of one conductivity type to the impurity region before the step of performing gettering.
の不純物元素も添加することを特徴とする半導体装置の作製方法。 23. The method for manufacturing a semiconductor device according to claim 19, wherein an impurity element having one conductivity type is added simultaneously with the rare gas element.
前記非晶質構造を有する半導体膜に金属元素を添加する第２工程と、
前記半導体膜を結晶化させて結晶構造を有する半導体膜を形成する第３工程と
、
前記非晶質構造を有する半導体膜に、希ガス元素を選択的に添加して不純物領
域を形成する第４工程と、
前記不純物領域に前記金属元素をゲッタリングして結晶構造を有する半導体膜
中の前記金属元素を選択的に除去または低減する第５工程と、
前記不純物領域を除去する第６工程とを有することを特徴とする半導体装置の
作製方法。 A first step of forming a mask on the semiconductor film having an amorphous structure;
A second step of adding a metal element to the semiconductor film having an amorphous structure;
A third step of crystallizing the semiconductor film to form a semiconductor film having a crystal structure;
A fourth step of selectively adding a rare gas element to the semiconductor film having an amorphous structure to form an impurity region;
A fifth step of selectively removing or reducing the metal element in the semiconductor film having a crystal structure by gettering the metal element in the impurity region;
And a sixth step of removing the impurity region.
ｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装
置の作製方法。 26. The rare gas element according to claim 19, wherein the rare gas element is He, Ne, or A.
A method for manufacturing a semiconductor device, which is one or more selected from r, Kr, and Xe.
Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数
種であることを特徴とする半導体装置の作製方法。 27. The metal element according to claim 1, wherein the metal element is Fe, Ni, Co,
A method for manufacturing a semiconductor device, which is one or more selected from Ru, Rh, Pd, Os, Ir, Pt, Cu, and Au.
含むＴＦＴを基板上に備えた半導体装置であって、
前記基板は、少なくとも一部に希ガス元素を含む領域を有していることを特徴
とする半導体装置。 A semiconductor device comprising on a substrate a TFT including a semiconductor layer, an insulating film in contact with the semiconductor layer, and a gate electrode in contact with the insulating film,
The semiconductor device, wherein the substrate includes a region containing a rare gas element at least in part.
体層を形成するマスクは同一であることを特徴とする半導体装置。 29. The semiconductor device according to claim 28, wherein a mask for forming the region containing the rare gas element and a mask for forming the semiconductor layer are the same.
て、
前記絶縁膜は、少なくとも一部に希ガス元素を含む領域を有していることを特
徴とする半導体装置。 A semiconductor device including a TFT including an insulating film in contact with a substrate and a semiconductor layer,
The semiconductor device, wherein the insulating film has a region containing a rare gas element at least partially.
有していることを特徴とする半導体装置。 32. The semiconductor device according to claim 30, wherein the substrate includes a region containing a rare gas element at least partially.
スクと前記半導体層を形成するマスクは同一であることを特徴とする半導体装置
。 32. The semiconductor device according to claim 30, wherein the mask for forming the region containing the rare gas element and the mask for forming the semiconductor layer are the same.
ｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装
置。 33. The rare gas element according to claim 28, wherein the rare gas element is He, Ne, A
A semiconductor device comprising one or more selected from r, Kr, and Xe.
ルであることを特徴とする半導体装置。 34. A semiconductor device according to claim 28, wherein the semiconductor device is a liquid crystal module.
ルであることを特徴とする半導体装置。 34. A semiconductor device according to claim 28, wherein the semiconductor device is an EL module.
、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、カーナビゲーシ
ョン、パーソナルコンピュータ、携帯型情報端末、デジタルビデオディスクプレ
ーヤー、または電子遊技機器であることを特徴とする半導体装置。 The semiconductor device according to any one of claims 28 to 33 is a video camera, a digital camera, a projector, a goggle type display, a car navigation system, a personal computer, a portable information terminal, a digital video disc player, or an electronic game device. A semiconductor device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009180915A JP5256144B2 (en) | 2009-08-03 | 2009-08-03 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009180915A JP5256144B2 (en) | 2009-08-03 | 2009-08-03 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010890A Division JP2002217106A (en) | 2001-01-18 | 2001-01-18 | Semiconductor device and manufacturing method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009272643A true JP2009272643A (en) | 2009-11-19 |
| JP5256144B2 JP5256144B2 (en) | 2013-08-07 |
Family
ID=41438868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009180915A Expired - Fee Related JP5256144B2 (en) | 2009-08-03 | 2009-08-03 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5256144B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340725A (en) * | 1991-05-17 | 1992-11-27 | Seiko Epson Corp | Manufacture of thin film transistor |
| JPH05109737A (en) * | 1991-10-18 | 1993-04-30 | Casio Comput Co Ltd | Manufacture of thin film transistor |
| JPH0878329A (en) * | 1994-09-05 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
| JPH08339960A (en) * | 1994-07-01 | 1996-12-24 | Semiconductor Energy Lab Co Ltd | Preparation of semiconductor device |
| JPH1187732A (en) * | 1997-09-10 | 1999-03-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2000195794A (en) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Method of forming polycrystalline silicon film |
| JP2000340798A (en) * | 1999-03-19 | 2000-12-08 | Semiconductor Energy Lab Co Ltd | Electro-optical device and preparation thereof |
-
2009
- 2009-08-03 JP JP2009180915A patent/JP5256144B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340725A (en) * | 1991-05-17 | 1992-11-27 | Seiko Epson Corp | Manufacture of thin film transistor |
| JPH05109737A (en) * | 1991-10-18 | 1993-04-30 | Casio Comput Co Ltd | Manufacture of thin film transistor |
| JPH08339960A (en) * | 1994-07-01 | 1996-12-24 | Semiconductor Energy Lab Co Ltd | Preparation of semiconductor device |
| JPH0878329A (en) * | 1994-09-05 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
| JPH1187732A (en) * | 1997-09-10 | 1999-03-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2000195794A (en) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Method of forming polycrystalline silicon film |
| JP2000340798A (en) * | 1999-03-19 | 2000-12-08 | Semiconductor Energy Lab Co Ltd | Electro-optical device and preparation thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5256144B2 (en) | 2013-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5106136B2 (en) | Method for manufacturing semiconductor device | |
| US7605029B2 (en) | Method of manufacturing semiconductor device | |
| JP5072157B2 (en) | Method for manufacturing semiconductor device | |
| JP4939690B2 (en) | Method for manufacturing semiconductor device | |
| JP4993810B2 (en) | Method for manufacturing semiconductor device | |
| US7202119B2 (en) | Method of manufacturing semiconductor device | |
| JP4926329B2 (en) | Semiconductor device, method for manufacturing the same, and electric appliance | |
| JP5088993B2 (en) | Method for manufacturing semiconductor device | |
| JP4216003B2 (en) | Method for manufacturing semiconductor device | |
| JP4176362B2 (en) | Method for manufacturing semiconductor device | |
| JP4346852B2 (en) | Method for manufacturing semiconductor device | |
| JP5256144B2 (en) | Method for manufacturing semiconductor device | |
| JP2004022900A (en) | Method for manufacturing semiconductor device | |
| JP4212844B2 (en) | Method for manufacturing semiconductor device | |
| JP4884735B2 (en) | Method for manufacturing semiconductor device | |
| JP4712197B2 (en) | Method for manufacturing semiconductor device | |
| JP4342843B2 (en) | Method for manufacturing semiconductor device | |
| JP5005881B2 (en) | Method for manufacturing semiconductor device | |
| JP4837871B2 (en) | Method for manufacturing semiconductor device | |
| JP2002217106A (en) | Semiconductor device and manufacturing method of the same | |
| JP4267253B2 (en) | Method for manufacturing semiconductor device | |
| JP2002314092A (en) | Semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5256144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |