JP2009268208A - Switching regulator - Google Patents
Switching regulator Download PDFInfo
- Publication number
- JP2009268208A JP2009268208A JP2008112942A JP2008112942A JP2009268208A JP 2009268208 A JP2009268208 A JP 2009268208A JP 2008112942 A JP2008112942 A JP 2008112942A JP 2008112942 A JP2008112942 A JP 2008112942A JP 2009268208 A JP2009268208 A JP 2009268208A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- buffer
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチングレギュレータに関する。 The present invention relates to a switching regulator.
スイッチングレギュレータは、一次電池や二次電池等の電圧を入力電圧とし、機器に要求される所望電圧を出力する。一次電池や二次電池等から得られる電圧は機器に要求される所望電圧と必ずしも一致しないので、スイッチングレギュレータは入力端子から出力端子に伝達するエネルギをスイッチトランジスタによって調整して出力端子の平滑回路によって平滑することにより、スイッチングレギュレータは所望電圧を出力する。 The switching regulator uses a voltage of a primary battery or a secondary battery as an input voltage, and outputs a desired voltage required for the device. Since the voltage obtained from the primary battery, secondary battery, etc. does not necessarily match the desired voltage required for the device, the switching regulator adjusts the energy transmitted from the input terminal to the output terminal by the switch transistor and uses a smoothing circuit at the output terminal. By smoothing, the switching regulator outputs a desired voltage.
ここで、電源投入直後の出力電圧は、接地電圧であり、所望電圧と大きく異なる。よって、スイッチングレギュレータは、入力端子から出力端子に大きなエネルギを伝達しようとするので、大電流をスイッチトランジスタを介して流そうとする(電源投入直後の大電流をラッシュカレントと呼ぶ)。このラッシュカレントが流れると、スイッチトランジスタが破壊されることがある。 Here, the output voltage immediately after power-on is the ground voltage, which is greatly different from the desired voltage. Therefore, since the switching regulator tries to transmit a large amount of energy from the input terminal to the output terminal, it tries to flow a large current through the switch transistor (a large current immediately after power-on is called a rush current). When this rush current flows, the switch transistor may be destroyed.
この対策とし、スイッチングレギュレータは、基準電圧回路とエラーアンプとの間にソフトスタート回路を設ける。基準電圧回路は、基準電圧を生成する。エラーアンプは、スイッチトランジスタを制御する。ソフトスタート回路は、所定時間で0ボルトから基準電圧に徐々に変化する電圧を生成する。すると、エラーアンプの出力電圧が徐々に変化することになり、スイッチトランジスタがオンする時間が徐々に長くなることになる。よって、スイッチングレギュレータの出力電圧は急激に高くならず、ラッシュカレントは防止される(例えば、特許文献1参照)。 As a countermeasure, the switching regulator is provided with a soft start circuit between the reference voltage circuit and the error amplifier. The reference voltage circuit generates a reference voltage. The error amplifier controls the switch transistor. The soft start circuit generates a voltage that gradually changes from 0 volts to a reference voltage in a predetermined time. Then, the output voltage of the error amplifier gradually changes, and the time during which the switch transistor is turned on gradually increases. Therefore, the output voltage of the switching regulator does not increase rapidly, and rush current is prevented (see, for example, Patent Document 1).
また、スイッチングレギュレータは、エラーアンプとスイッチトランジスタとの間にPWM制御回路及びバッファを設けている。図6は、従来のバッファを示す回路図である。図7は、従来のバッファにおける出力電圧を示すタイムチャートである。 The switching regulator includes a PWM control circuit and a buffer between the error amplifier and the switch transistor. FIG. 6 is a circuit diagram showing a conventional buffer. FIG. 7 is a time chart showing the output voltage in the conventional buffer.
バッファは、電源端子61、接地端子62、入力端子63及び出力端子64を有する。また、バッファは、インバータ65〜68を有する。
The buffer has a
インバータ65〜68の駆動能力は、後段ほど大きい。最前段のインバータ65は、PWM制御回路に接続される入力端子63から矩形波の入力電圧を入力される。最後段のインバータ68は、スイッチトランジスタに接続される出力端子64から矩形波の出力電圧を出力し、大きなゲート容量を持つスイッチトランジスタを制御する。
しかし、通常大きな位相補償容量がエラーアンプに接続されているため、エラーアンプの動作が安定するまでの時間がバッファよりも長い。よって、電源投入直後の期間Xにおいて、電源電圧が立ち上がるが、バッファの入力端子に異常な信号が入力する可能性があり、バッファの出力端子から異常な信号が出力する可能性があり、スイッチトランジスタのゲートにローが入力すると、スイッチトランジスタがオンし、ラッシュカレントが流れる可能性がある。 However, since a large phase compensation capacitor is usually connected to the error amplifier, the time until the operation of the error amplifier becomes stable is longer than that of the buffer. Therefore, in the period X immediately after power-on, the power supply voltage rises, but an abnormal signal may be input to the input terminal of the buffer, and an abnormal signal may be output from the output terminal of the buffer. When a low level is input to the gate, the switch transistor is turned on and a rush current may flow.
本発明は、上記課題に鑑みてなされ、電源投入直後のラッシュカレントを防止できるスイッチングレギュレータを提供する。 The present invention is made in view of the above problems, and provides a switching regulator capable of preventing a rush current immediately after power-on.
本発明は、上記課題を解決するため、スイッチングレギュレータにおいて、入力電圧を入力される入力端子と、出力電圧を出力する出力端子と、前記入力端子と前記出力端子との間に設けられ、前記入力端子から前記出力端子に伝達するエネルギを調整するスイッチトランジスタと、前記出力端子に設けられ、前記出力電圧を平滑する平滑回路と、前記出力電圧が所望電圧になるよう前記スイッチトランジスタをオンオフ制御する制御回路と、前記スイッチトランジスタのゲートと前記制御回路の出力端子との間に設けられ、電源が投入された直後、前記スイッチトランジスタがオフするよう動作し、電源が投入されて所定時間が経過すると、前記制御回路の出力電圧を前記スイッチトランジスタのゲートにドライブするバッファと、を備えることを特徴とするスイッチングレギュレータを提供する。 In order to solve the above-described problem, the present invention provides a switching regulator that is provided between an input terminal that receives an input voltage, an output terminal that outputs an output voltage, and the input terminal and the output terminal. A switch transistor for adjusting energy transmitted from the terminal to the output terminal; a smoothing circuit provided at the output terminal for smoothing the output voltage; and a control for on / off controlling the switch transistor so that the output voltage becomes a desired voltage Provided between the circuit, the gate of the switch transistor and the output terminal of the control circuit, immediately after the power is turned on, the switch transistor operates to turn off, and when a predetermined time elapses after the power is turned on, A buffer for driving the output voltage of the control circuit to the gate of the switch transistor. To provide a switching regulator, characterized in that.
本発明では、電源投入直後において、バッファの入力端子に異常な信号が入力しても、バッファはスイッチトランジスタをオフさせるので、ラッシュカレントが流れない。 In the present invention, even if an abnormal signal is inputted to the input terminal of the buffer immediately after the power is turned on, the buffer turns off the switch transistor, so that no rush current flows.
以下、本発明の実施形態を、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
まず、スイッチングレギュレータの構成について説明する。図1は、スイッチングレギュレータを示すブロック図である。 First, the configuration of the switching regulator will be described. FIG. 1 is a block diagram showing a switching regulator.
スイッチングレギュレータは、電源端子31、接地端子32、入力端子33及び出力端子34を有する。また、スイッチングレギュレータは、電池11、スイッチトランジスタ12、コイル13、容量14、負荷15、抵抗16〜17、ダイオード18、基準電圧回路19、ソフトスタート回路20、エラーアンプ21、PWM制御回路22及びバッファ23を有する。
The switching regulator has a
電源端子31と入力端子33とは接続される。電池11は、入力端子33と接地端子32との間に設けられる。スイッチトランジスタ12は、ゲートをバッファ23の出力端子に接続され、ソース及びバックゲートを入力端子33に接続され、ドレインをコイル13の一端とダイオード18のカソードとの接続点に接続される。コイル13は、他端を出力端子34に接続される。容量14及び負荷15は、出力端子34と接地端子32との間に設けられる。抵抗16〜17は、出力端子34と接地端子32との間で直列接続する。ダイオード18は、アノードを接地端子32に接続される。基準電圧回路19は、電源端子31と接地端子32との間に設けられ、出力端子をソフトスタート回路20の入力端子に接続される。ソフトスタート回路20は、電源端子31と接地端子32との間に設けられ、出力端子をエラーアンプ21の非反転入力端子に接続される。エラーアンプ21は、電源端子31と接地端子32との間に設けられ、反転入力端子を抵抗16と抵抗17との接続点に接続され、出力端子をPWM制御回路22の入力端子に接続される。PWM制御回路22は、電源端子31と接地端子32との間に設けられ、出力端子をバッファ23の入力端子に接続される。バッファ23は、電源端子31と接地端子32との間に設けられる。
The
ここで、抵抗16〜17と基準電圧回路19とソフトスタート回路20とエラーアンプ21とPWM制御回路22とは制御回路を構成し、制御回路は出力電圧が所望電圧になるようスイッチトランジスタ12をオンオフ制御する。コイル13及び容量14は平滑回路を構成し、平滑回路は出力電圧を平滑する。
Here, the
次に、スイッチングレギュレータの動作について説明する。 Next, the operation of the switching regulator will be described.
スイッチングレギュレータは、スイッチトランジスタ12をオンオフ制御することにより、入力電圧を入力される入力端子33から出力電圧を出力する出力端子34に伝達するエネルギを調整し、その後、出力電圧をコイル13及び容量14によって平滑し、所望電圧を負荷15に出力する。
The switching regulator controls on / off of the
出力電圧は、抵抗16〜17によって分圧され、分圧電圧になる。分圧電圧はエラーアンプ21の反転入力端子に入力する。基準電圧回路19は基準電圧を生成し、基準電圧はソフトスタート回路20に入力する。ソフトスタート回路20は、所定時間で0ボルトから基準電圧に徐々に変化する電圧を生成し、その電圧をエラーアンプ21の非反転入力端子に出力する。エラーアンプ21は、分圧電圧とソフトスタート回路20の出力電圧との差分電圧を増幅してPWM制御回路22に出力する。PWM制御回路22は、エラーアンプ21の出力電圧によってデューティを変化させる矩形波の電圧を生成し、その電圧をバッファ23に出力する。バッファ23は、大きなゲート容量を持つスイッチトランジスタ12を制御する。
The output voltage is divided by the
次に、バッファ23の構成について説明する。図2は、バッファを示すブロック図である。
Next, the configuration of the
バッファ23は、電源端子31、接地端子32、入力端子41及び出力端子42を有する。また、バッファ23は、インバータ43〜46、バッファソフトスタート回路47、寄生ダイオード48を有する。
The
インバータ43は、電源端子を電源端子31に接続され、接地端子を接地端子32に接続され、入力端子を入力端子41に接続される。インバータ44は、電源端子を電源端子31に接続され、接地端子を接地端子32に接続され、入力端子をインバータ43の出力端子に接続される。インバータ45は、電源端子を電源端子31に接続され、接地端子を接地端子32に接続され、入力端子をインバータ44の出力端子に接続される。インバータ46は、電源端子を電源端子31に接続され、接地端子をバッファソフトスタート回路47の出力端子に接続され、入力端子をインバータ45の出力端子に接続され、出力端子を出力端子42に接続される。つまり、インバータ43〜46は、入力端子41と出力端子42との間に順次接続される。バッファソフトスタート回路47は、電源端子を電源端子31に接続され、接地端子を接地端子32に接続される。寄生ダイオード48は、アノードをインバータ46のNMOSトランジスタのバックゲートに接続され、カソードを出力端子42に接続される。
The
ここで、バッファソフトスタート回路47は、電源投入直後の期間A及び期間Bでは、電源電圧付近の電圧を出力し、期間Cでは、電源電圧付近から接地電圧付近に徐々に低くなる電圧を出力し、期間Dでは、接地電圧付近を出力する。バッファソフトスタート回路47の出力電圧が電源電圧付近になると、寄生ダイオード48は出力端子42の電圧を電源電圧付近にする。
Here, the buffer
次に、バッファ23の動作について説明する。図3は、バッファにおける出力電圧を示すタイムチャートである。
Next, the operation of the
電源投入直後の期間Aにおいて、電源電圧が立ち上がるが、バッファ23の入力端子に異常な信号が入力する可能性がある。しかし、インバータ46の接地端子の電圧は電源電圧付近になるので、インバータ46及びバッファ23の出力電圧は電源電圧付近になる。所定時間経過後の期間Bにおいて、電源電圧が立ち上がっていて、バッファ23の入力端子に正常な信号が入力される。しかし、インバータ46の接地端子の電圧は電源電圧付近になっているので、インバータ46及びバッファ23の出力電圧は電源電圧付近になっている。ここで、大電流を流すスイッチトランジスタ12の閾値電圧の絶対値は寄生ダイオード48よりも高いので、電源投入直後の期間A及び期間Bにスイッチトランジスタ12はオフする。所定時間経過後の期間Cにおいて、電源電圧が立ち上がっていて、バッファ23の入力端子に正常な信号が入力されている。ここで、インバータ46の接地端子の電圧が電源電圧付近から接地電圧付近に徐々に低くなる。よって、インバータ46及びバッファ23の出力電圧に入力電圧が徐々に現れ始める。所定時間経過後の期間Dにおいて、電源電圧が立ち上がっていて、バッファ23の入力端子に正常な信号が入力されている。ここで、インバータ46の接地端子の電圧が接地電圧付近になる。よって、インバータ46及びバッファ23の出力電圧に入力電圧が現れる。
In the period A immediately after the power is turned on, the power supply voltage rises, but an abnormal signal may be input to the input terminal of the
電源投入直後では、バッファ23において、出力電圧はハイであるので、スイッチトランジスタ12はオフする。その後、所定時間が経過すると、入力電圧に基づいた出力電圧が出力され、スイッチトランジスタ12がオンできるようになる。つまり、バッファ23はPWM制御回路22の出力電圧をスイッチトランジスタ12のゲートにドライブし、PWM制御回路22の出力電圧に基づいてスイッチトランジスタ12が動作する。
Immediately after the power is turned on, since the output voltage is high in the
次に、バッファソフトスタート回路47の構成について説明する。図4は、バッファソフトスタート回路を示す回路図である。
Next, the configuration of the buffer
バッファソフトスタート回路47は、電源端子31、接地端子32及び出力端子51を有する。また、バッファソフトスタート回路47は、抵抗52、容量53、PMOSトランジスタ54、容量55、電流源56〜57及びPMOSトランジスタ58を有する。
The buffer
抵抗52は、一端を電源端子31に接続され、他端を容量53の一端に接続される。容量53は、他端を接地端子32に接続される。PMOSトランジスタ54は、ゲートを抵抗52と容量53との接続点に接続され、ソース及びバックゲートを電源端子31に接続され、ドレインを容量55と電流源56との接続点に接続される。容量55は、一端を電源端子31に接続される。電流源56は、容量55の他端と接地端子32との間に設けられる。電流源57は、電源端子31と出力端子51との間に設けられる。PMOSトランジスタ58は、ゲートを容量55と電流源56との接続点に接続され、ソースを出力端子51に接続され、ドレインを接地端子32に接続され、バックゲートを電源端子31に接続される。
The
次に、バッファソフトスタート回路47の動作について説明する。図5は、バッファソフトスタート回路における出力電圧を示すタイムチャートである。
Next, the operation of the buffer
電源投入直後の期間Aにおいて、電源が投入され、PMOSトランジスタ54のゲート電圧は抵抗52及び容量53の時定数に基づいて接地電圧から徐々に高くなる。電源投入直後では、PMOSトランジスタ54はオンし、PMOSトランジスタ58のゲート電圧は電源電圧付近になっている。PMOSトランジスタ58及び電流源57によるソースフォロア回路により、出力電圧も電源電圧付近になっている。所定時間経過後の期間Bにおいて、PMOSトランジスタ54のゲート−ソース間電圧が閾値電圧未満になると、PMOSトランジスタ54はオフし、電流源56は容量55の電荷を放電させ、PMOSトランジスタ58のゲート電圧は低くなる。所定時間経過後の期間Cにおいて、ソースフォロア回路により、PMOSトランジスタ58のゲート電圧に追従して出力電圧も低くなる。所定時間経過後の期間Dにおいて、出力電圧は接地電圧付近になる。
In the period A immediately after the power is turned on, the power is turned on, and the gate voltage of the
このようにすると、電源投入直後において、バッファ23の入力端子に異常な信号が入力しても、バッファ23はハイの出力電圧を出力してスイッチトランジスタ12をオフさせるので、ラッシュカレントが流れない。
In this way, even if an abnormal signal is input to the input terminal of the
なお、インバータ46のNMOSトランジスタのバックゲートがソースでなくて接地端子32に接続されると、アノードをインバータ46のNMOSトランジスタのソースに接続されてカソードを出力端子42に接続されるダイオード(図示せず)が追加される。
When the back gate of the NMOS transistor of the
31……電源端子 32……接地端子 33……入力端子
34……出力端子 11……電池 12……スイッチトランジスタ
13……コイル 14……容量 15……負荷
16〜17……抵抗 18……ダイオード 19……基準電圧回路
20……ソフトスタート回路 21……エラーアンプ 22……PWM制御回路
23……バッファ
31 ...
Claims (2)
入力電圧を入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子から前記出力端子に伝達するエネルギを調整するスイッチトランジスタと、
前記出力端子に設けられ、前記出力電圧を平滑する平滑回路と、
前記出力電圧が所望電圧になるよう前記スイッチトランジスタをオンオフ制御する制御回路と、
前記スイッチトランジスタのゲートと前記制御回路の出力端子との間に設けられ、電源が投入された直後、前記スイッチトランジスタがオフするよう動作し、電源が投入されて所定時間が経過すると、前記制御回路の出力電圧を前記スイッチトランジスタのゲートにドライブするバッファと、
を備えることを特徴とするスイッチングレギュレータ。 In switching regulator,
An input terminal to which an input voltage is input;
An output terminal for outputting an output voltage;
A switch transistor provided between the input terminal and the output terminal, for adjusting energy transmitted from the input terminal to the output terminal;
A smoothing circuit that is provided at the output terminal and smoothes the output voltage;
A control circuit for controlling on / off of the switch transistor so that the output voltage becomes a desired voltage;
The control circuit is provided between the gate of the switch transistor and the output terminal of the control circuit, and operates to turn off the switch transistor immediately after the power is turned on. A buffer for driving the output voltage of the switch transistor to the gate of the switch transistor;
A switching regulator comprising:
前記バッファの入力端子と出力端子との間に順次接続される複数個のインバータと、
最後段の前記インバータの接地端子と前記バッファの接地端子との間に設けられ、電源が投入された直後、最後段の前記インバータの接地端子の電圧が電源電圧付近になるよう動作し、電源が投入されて所定時間が経過すると、最後段の前記インバータの接地端子の電圧が接地電圧付近になるよう動作するバッファソフトスタート回路と、
を有することを特徴とする請求項1記載のスイッチングレギュレータ。 The buffer is
A plurality of inverters sequentially connected between an input terminal and an output terminal of the buffer;
Provided between the ground terminal of the inverter at the last stage and the ground terminal of the buffer, immediately after the power is turned on, the voltage of the ground terminal of the inverter at the last stage operates so as to be near the power supply voltage. A buffer soft start circuit that operates so that the voltage of the ground terminal of the inverter at the last stage is close to the ground voltage when a predetermined time has elapsed after being turned on;
The switching regulator according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008112942A JP5226374B2 (en) | 2008-04-23 | 2008-04-23 | Switching regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008112942A JP5226374B2 (en) | 2008-04-23 | 2008-04-23 | Switching regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009268208A true JP2009268208A (en) | 2009-11-12 |
JP5226374B2 JP5226374B2 (en) | 2013-07-03 |
Family
ID=41393342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008112942A Expired - Fee Related JP5226374B2 (en) | 2008-04-23 | 2008-04-23 | Switching regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5226374B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188297A (en) * | 2013-07-31 | 2015-10-29 | 株式会社半導体エネルギー研究所 | Control circuit and dc-dc converter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003244936A (en) * | 2002-02-18 | 2003-08-29 | Ricoh Co Ltd | Power unit |
-
2008
- 2008-04-23 JP JP2008112942A patent/JP5226374B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003244936A (en) * | 2002-02-18 | 2003-08-29 | Ricoh Co Ltd | Power unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188297A (en) * | 2013-07-31 | 2015-10-29 | 株式会社半導体エネルギー研究所 | Control circuit and dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
JP5226374B2 (en) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4810283B2 (en) | Switching control circuit | |
JP5408900B2 (en) | Regulator circuit and control method thereof | |
TWI476558B (en) | Voltage regulator | |
JP4226509B2 (en) | Drive circuit and power supply device for voltage-driven switch element | |
US9553514B2 (en) | DC-DC converter | |
KR20150075034A (en) | Switching regulator and electronic apparatus | |
TWI439022B (en) | Active voltage-clamping gate driver circuit | |
CN109428487B (en) | Switch regulator | |
US8400185B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
JP2010051053A (en) | Control circuit for boost dc-dc converters and boost dc-dc converter | |
JP2008245366A (en) | Control circuit of step-down dc-dc converter, step-down dc-dc converter and control method therefor | |
JP2008009683A (en) | Power supply circuit | |
JP2008017663A (en) | Switching power supply device | |
CN110574273B (en) | Control circuit and ideal diode circuit | |
JP2010246294A (en) | Power supply circuit and electronic apparatus | |
JP5676340B2 (en) | Voltage regulator | |
JP5226374B2 (en) | Switching regulator | |
JP2008011585A (en) | Switching regulator | |
JP5423060B2 (en) | Step-up switching regulator | |
JP2010063231A (en) | Switching regulator | |
JP2011120458A (en) | Pwm limiter circuit and dc-dc converter | |
JP4349377B2 (en) | Dual power supply for load drive | |
JP2010217965A (en) | Constant voltage circuit | |
JP5931398B2 (en) | Power circuit | |
JP2009284615A (en) | Charging circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5226374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |