JP2009267421A - Circuit board and circuit module - Google Patents
Circuit board and circuit module Download PDFInfo
- Publication number
- JP2009267421A JP2009267421A JP2009111745A JP2009111745A JP2009267421A JP 2009267421 A JP2009267421 A JP 2009267421A JP 2009111745 A JP2009111745 A JP 2009111745A JP 2009111745 A JP2009111745 A JP 2009111745A JP 2009267421 A JP2009267421 A JP 2009267421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- mounting surface
- circuit module
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 66
- 239000004020 conductor Substances 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 49
- 238000000034 method Methods 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000010304 firing Methods 0.000 description 6
- 230000000740 bleeding effect Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- ZTQSAGDEMFDKMZ-UHFFFAOYSA-N Butyraldehyde Chemical compound CCCC=O ZTQSAGDEMFDKMZ-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、回路基板及び回路モジュール、より特定的には、電子部品が実装される回路基板及び回路モジュールに関する。 The present invention relates to a circuit board and a circuit module, and more particularly to a circuit board and a circuit module on which electronic components are mounted.
従来、回路基板上にIC等の電子部品を実装する場合には、以下のような実装方法が行われていた。回路基板の主面上には、平板状の電極パッドがアレイ状に形成される。一方、ICの主面上には、はんだバンプがアレイ状に形成される。電極パッド上にはんだバンプが位置するように回路基板上にICを搭載し、リフローする。これにより、はんだバンプが溶融し、はんだバンプと電極パッドとが固定され、回路基板上にICが実装される。 Conventionally, when an electronic component such as an IC is mounted on a circuit board, the following mounting method has been performed. Flat electrode pads are formed in an array on the main surface of the circuit board. On the other hand, solder bumps are formed in an array on the main surface of the IC. An IC is mounted on the circuit board so that the solder bumps are positioned on the electrode pads, and reflow is performed. Thereby, the solder bump is melted, the solder bump and the electrode pad are fixed, and the IC is mounted on the circuit board.
しかしながら、前記実装方法では、回路基板とICとの熱膨張係数が異なるため、例えば、回路基板が熱により歪んでしまい、回路基板とICとの間に接続不良が発生するおそれがある。そこで、特許文献1や特許文献2に記載の半導体素子基板では、平板状の電極パッドを半導体素子基板に形成するのではなく、半導体素子基板の主面から突出する柱状バンプを形成している。 However, in the mounting method, since the thermal expansion coefficients of the circuit board and the IC are different, for example, the circuit board is distorted by heat, and there is a possibility that a connection failure occurs between the circuit board and the IC. Therefore, in the semiconductor element substrate described in Patent Document 1 and Patent Document 2, a flat electrode pad is not formed on the semiconductor element substrate, but columnar bumps protruding from the main surface of the semiconductor element substrate are formed.
前記柱状バンプは、電極パッドに比べて高さを有しているので、伸縮性を有する。従って、回路基板が熱により歪んでしまったとしても、柱状バンプが歪みを吸収できる。その結果、特許文献1や特許文献2に記載の半導体素子基板は、回路基板とICとの間に接続不良が発生することを抑制できる。 Since the columnar bump has a height compared to the electrode pad, it has elasticity. Therefore, even if the circuit board is distorted by heat, the columnar bumps can absorb the distortion. As a result, the semiconductor element substrate described in Patent Document 1 or Patent Document 2 can suppress the occurrence of connection failure between the circuit board and the IC.
しかしながら、前記半導体素子基板では、柱状バンプの高さの分だけ回路基板の高さが高くなってしまうという問題が存在する。 However, the semiconductor element substrate has a problem that the height of the circuit board is increased by the height of the columnar bumps.
そこで、本発明の目的は、突出した端子を備えた回路基板であって、高さの低い回路基板及び回路モジュールを提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board and a circuit module that are low-height circuit boards having protruding terminals.
本発明は、複数の絶縁体層及び内部導体層が積層されて構成され、第1の電子部品が実装される回路基板において、前記第1の電子部品が実装される実装面を構成する前記絶縁体層の一部を除去することなく圧縮して変形させて窪ませることにより形成された凹部を有する基板本体と、前記第1の電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体の実装面から突出するように前記凹部内に形成された端子と、を備えること、を特徴とする。本発明において、第2の電子部品が実装される電極であって、前記実装面上であってかつ前記凹部外に形成された電極を、更に備えていてもよい。 The present invention provides a circuit board on which a plurality of insulator layers and an internal conductor layer are laminated, and on which a first electronic component is mounted, the insulation that constitutes a mounting surface on which the first electronic component is mounted A substrate body having a recess formed by compressing, deforming and indenting without removing a part of the body layer, and a terminal electrically connected to a bump formed in the first electronic component And a terminal formed in the recess so as to protrude from the mounting surface of the substrate body. In the present invention, an electrode on which the second electronic component is mounted may be further provided on the mounting surface and formed outside the recess.
また、本発明は、複数の絶縁体層及び内部導電層が積層されて構成された回路基板と、第1の電子部品が該回路基板上に実装された回路モジュールにおいて、前記第1の電子部品は、電子部品本体と、前記電子部品本体に形成されたバンプと、を含み、前記回路基板は、前記第1の電子部品が実装される実装面を構成する前記絶縁体層の一部を除去することなく圧縮して変形させて窪ませることにより形成された凹部を有する基板本体と、前記バンプと電気的に接続される端子であって、前記基板本体の実装面から突出するように前記凹部内に形成された端子と、を含むこと、を特徴とする。 The present invention also provides a circuit board configured by laminating a plurality of insulator layers and internal conductive layers, and a circuit module in which a first electronic component is mounted on the circuit board. Includes an electronic component main body and a bump formed on the electronic component main body, and the circuit board removes a part of the insulator layer constituting a mounting surface on which the first electronic component is mounted. A substrate body having a recess formed by being compressed and deformed without being compressed, and a terminal electrically connected to the bump, the recess being projected from a mounting surface of the substrate body And a terminal formed therein.
本発明によれば、基板本体の実装面の一部が窪ませられることにより凹部が形成され、該凹部内に端子が形成されている。そのため、回路基板の下面から端子の先端までの距離(すなわち、回路基板の高さ)は、基板の実装面が平らな半導体素子基板の高さに比べて低くなる。その結果、回路基板及び回路基板が用いられた回路モジュールの低背化を図ることができる。 According to the present invention, a recess is formed by recessing a part of the mounting surface of the substrate body, and a terminal is formed in the recess. Therefore, the distance from the lower surface of the circuit board to the tip of the terminal (that is, the height of the circuit board) is lower than the height of the semiconductor element substrate on which the mounting surface of the board is flat. As a result, it is possible to reduce the height of the circuit board and the circuit module using the circuit board.
本発明において、前記電子部品本体は、前記基板本体の法線方向から見たときに、前記凹部内に収まった状態で実装されていてもよい。 In the present invention, the electronic component main body may be mounted in a state of being accommodated in the recess when viewed from the normal direction of the substrate main body.
本発明において、前記電子部品本体は、前記基板本体の法線方向から見たときに、前記凹部からはみ出した状態で実装されており、前記電子部品本体は、前記基板本体に接触していてもよい。 In the present invention, the electronic component body is mounted in a state of protruding from the recess when viewed from the normal direction of the substrate body, and the electronic component body is in contact with the substrate body. Good.
本発明において、第2の電子部品を、更に備え、前記回路基板は、前記実装面上であってかつ前記凹部外に形成され、かつ、前記第2の電子部品がはんだ層を介して実装されている電極を、更に含んでいてもよい。 The present invention further includes a second electronic component, the circuit board is formed on the mounting surface and outside the recess, and the second electronic component is mounted via a solder layer. The electrode may further be included.
本発明によれば、基板本体の実装面の一部が窪ませられることにより凹部が形成され、該凹部内に端子が形成されているので、回路基板の高さは、基板の実装面が平らな半導体素子基板の高さに比べて低くなる。その結果、回路基板及び回路基板が用いられた回路モジュールの低背化を図ることができる。 According to the present invention, a concave portion is formed by recessing a part of the mounting surface of the substrate body, and the terminals are formed in the concave portion, so that the mounting surface of the circuit board is flat. This is lower than the height of a semiconductor element substrate. As a result, it is possible to reduce the height of the circuit board and the circuit module using the circuit board.
以下に、本発明に係る回路基板及び回路モジュールについて説明する。 Below, the circuit board and circuit module which concern on this invention are demonstrated.
(第1の実施形態)
(回路基板の構成について)
以下に、第1の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図1は、半導体集積回路(以下ICと称す)50が回路基板10上に位置合わせされた状態を示した断面構造図である。図2(a)は、IC50及び回路基板10からなる回路モジュール60の断面構造図である。図2(b)は、回路モジュール60を平面視したときの図である。なお、以下では、回路モジュール60の法線方向から見ることを単に平面視すると言う。
(First embodiment)
(Configuration of circuit board)
The configurations of the circuit board and the circuit module according to the first embodiment will be described below with reference to the drawings. FIG. 1 is a cross-sectional structure diagram showing a state in which a semiconductor integrated circuit (hereinafter referred to as an IC) 50 is aligned on a
回路基板10は、電子部品であるIC50が表面実装される基板であり、図1に示すように、基板本体12、端子14及び内部導電層16を備える。基板本体12は、絶縁体である複数のセラミック層が積層されて構成される。基板本体12は、IC50が実装される実装面の一部を窪ませることにより形成された凹部15を有する。以下では、基板本体12の上側の面を実装面とし、基板本体12の下側の面を下面とする。また、本実施形態において、実装面とは、基板本体12を平面視したときに見える面を指し、具体的には、凹部15が形成された部分以外の面及び凹部15内の面を指す。なお、窪ませるとは、回路基板10の一部を圧縮して変形させることを言う。
The
内部導電層16は、基板本体12の内部においてセラミック層と共に積層される。また、内部導電層16同士は、図示しないビア導体により接続され、回路を構成している。
The internal
端子14は、基板本体12の実装面から突出するように前記凹部15内にアレイ状に複数形成され、内部導電層16からなる回路とIC50とを電気的に接続する役割を果たす。そのため、端子14の一端は、基板本体12内において、内部導電層16に電気的に接続されている。端子14の高さは、基板本体12の実装面であって凹部15以外の部分よりも低く形成される。
A plurality of
一方、IC50は、IC本体52及びはんだバンプ54を備える。IC本体52は、シリコン基板に回路(図示せず)が形成されたものである。はんだバンプ54は、IC本体52の下側の面上にアレイ状に複数形成され、IC本体52に形成された回路と端子14とを電気的に接続する端子としての役割を果たす。なお、以下では、IC本体52の上側の面を上面と称し、IC本体52の下側の面を実装面と称す。
On the other hand, the
以上のように構成された回路基板10及びIC50は、図1に示すように、端子14とはんだバンプ54とが接触するように位置合わせされた状態で配置され、リフローが施される。これにより、はんだバンプ54は、図2(a)に示すように、溶融して端子14を覆うように変形する。その結果、IC50は、回路基板10上に実装される。
As shown in FIG. 1, the
ここで、凹部15の外形は、平面視した状態では、IC本体52の外形よりも小さく形成されている。そのため、図2(b)に示すように、回路モジュール60を平面視した場合には、IC本体52は、凹部15からはみ出した状態で実装される。このとき、図2(a)に示すように、IC本体52の実装面と基板本体12の実装面とは、接触している。
Here, the outer shape of the
(回路基板の製造方法)
以上のように構成された回路基板10の製造方法について、以下に図面を参照しながら説明する。図3ないし図6は、回路基板10の製造過程における工程断面図である。
(Circuit board manufacturing method)
A method for manufacturing the
まず、酸化バリウム、酸化ケイ素及びアルミナを含むセラミック原料粉末にバインダー、可塑剤及び溶剤を混合したスラリーを準備する。次に、ドクターブレード法などのシート成形方法を用いて、このスラリーをキャリアフィルム上にシート状に成形してセラミックグリーンシートを得る。このセラミックグリーンシートは、所定サイズに裁断される。 First, a slurry is prepared by mixing a ceramic raw material powder containing barium oxide, silicon oxide and alumina with a binder, a plasticizer and a solvent. Next, this slurry is formed into a sheet shape on a carrier film by using a sheet forming method such as a doctor blade method to obtain a ceramic green sheet. This ceramic green sheet is cut into a predetermined size.
セラミックグリーンシートが完成したら、基板本体12を構成する各層を作製する。まず、図3(a)に示すように、セラミックグリーンシート20に対して、打ち抜き加工を施して、貫通孔24を形成する。この後、図3(b)に示すように、CuやAg等の導体を主成分とする導体ペーストを貫通孔24に充填して、ビア導体34を形成する。
When the ceramic green sheet is completed, each layer constituting the
次に、CuやAg等の導体を主成分とする導体ペーストをセラミックグリーンシート20の主面上にスクリーン印刷して、所定のパターンの内部導電層16を形成する。図3(a)〜図3(c)に示す工程により、基板本体12を構成する層の一層分が完成する。図3(a)〜図3(c)に示す工程は、基板本体12を構成する全ての層が完成するまで繰り返される。
Next, a conductor paste mainly composed of a conductor such as Cu or Ag is screen-printed on the main surface of the ceramic
次に、基板本体12の最上層に積層される層を、セラミックグリーンシートを用いて作製する。具体的には、図4(a)に示すように、ポリプロピレン、ブチラール、アクリル等を主成分とする樹脂ペーストをセラミックグリーンシート20の主面上の一部にスクリーン印刷して、マスク層30を形成する。
Next, a layer laminated on the uppermost layer of the
マスク層30の形成後、図4(b)に示すように、セラミックグリーンシート20及びマスク層30に対して、打ち抜き加工を施して、セラミックグリーンシート20及びマスク層30を貫通する貫通孔32を形成する。この後、図4(c)に示すように、CuやAg等の導体を主成分とする導体ペーストを貫通孔32に充填して、端子14を形成する。
After forming the
次に、図5(a)に示すように、マスク層30が最上層に位置し、その下に、複数のセラミックグリーンシート20が位置するように、マスク層30及びセラミックグリーンシート20を積層する。なお、実際に積層される際には、セラミックグリーンシート20からキャリアフィルム22を剥がし、積層する。これにより、未焼成の積層体40が得られる。
Next, as shown in FIG. 5A, the
次に、図5(b)に示すように、得られた未焼成の積層体40をベース金型42に入れ、セラミックグリーンシート20及びマスク層30を上側から金型蓋44により圧力をかけて、未焼成の積層体40を圧着する。金型蓋44の温度が70℃、金型蓋44の圧力が400kg/cm2の条件で圧着した。この圧着により、マスク層30が形成された領域の直下に存在するセラミックグリーンシート20がマスク層30により積層方向に圧縮され、図6に示すように、マスク層30が最上層のセラミックグリーンシート20に埋没する。これにより、凹部15が形成される。この際、内部導電層16は、図6に示すように、マスク層30が形成された領域の下側に存在する部分が下方向に沈み込むように湾曲する。図6では、セラミックグリーンシート20の境界及びビア導体34は省略してある。
Next, as shown in FIG. 5 (b), the obtained
最後に、セラミックグリーンシート20等からなる未焼成の積層体40を焼成する。この際、マスク層30は、高温により焼失し(焼き飛ばされ)、凹部15が露出する。なお、990℃の温度で1時間の焼成を行った。以上の工程を経て、図1に示すような、回路基板10が完成する。
Finally, the
(効果)
回路基板10によれば、基板本体12の実装面の一部が窪ませられることにより凹部15が形成され、該凹部15内に端子14が形成されている。そのため、回路基板10の下面から端子14の先端までの距離(すなわち、回路基板の高さ)は、特許文献1に示すような基板の実装面が平らな半導体素子基板の高さに比べて低くなる。その結果、回路基板10及び回路モジュール60の低背化を図ることができる。以下に、詳しく説明する。
(effect)
According to the
特許文献1に記載の半導体素子基板では、基板から突出した柱状バンプを形成するために、マスク層30に相当するバンプ形成用シートが最上層に全面に積層されていた。そのため、圧着時には、基板の実装面に略均等に圧力が加わり、基板の実装面に凹部が形成されない。
In the semiconductor element substrate described in Patent Document 1, a bump forming sheet corresponding to the
一方、回路基板10では、圧着時において、マスク層30が形成された領域の下側のセラミックグリーンシート20には、他の領域の下側のセラミックグリーンシート20に比べて高い圧力がかかる。そのため、マスク層30が形成された領域の下側のセラミックグリーンシート20の積層方向における圧縮量は、その他の領域の下側のセラミックグリーンシート20の積層方向における圧縮量及び特許文献1に記載の基板の積層方向における圧縮量に比べて、マスク層30の厚みの分だけ大きくなる。その結果、回路基板10の高さは、マスク層30の厚みの分だけ半導体素子基板の高さに比べて低くなる。すなわち、回路基板10及びこの回路基板10を備えた回路モジュール60の低背化を図ることができる。
On the other hand, in the
また、図2(b)に示すように、平面視した状態で、凹部15がIC本体52よりも小さく形成されているので、IC50が回路基板10に実装される際に、IC本体52の実装面が基板本体12の実装面に当接するようになる。そのため、基板本体12とIC本体52とが近づきすぎることによってはんだバンプ54が押し潰されすぎて、隣接するはんだバンプ54間においてショートが発生することが防止される。以下に、図2及び図7を用いて説明する。図7は、参考例に係る回路モジュール360の断面構造図である。ここで、図2(a)において、基板本体12の実装面とIC本体52の実装面との距離をh1とする。また、図7において、基板本体312の実装面とIC本体352の実装面との距離をh2とする。
Further, as shown in FIG. 2B, the
図7に示す回路モジュール360では、実装面に凹部が形成されていない回路基板310にIC350が実装されている。この場合、IC本体352の実装面が基板本体312の実装面に当接することがないので、図2に示す回路モジュール60よりも、端子314をはんだバンプ354の奥まで挿入できる。そのため、基板本体312の実装面とIC本体352の実装面との距離h2は、基板本体12とIC本体52との距離h1よりも小さくなる。
In the
ここで、実装前において、はんだバンプ54とはんだバンプ354とが同じ体積である場合には、図2に示す回路モジュール60の方が図7に示す回路モジュール360よりも、はんだバンプ54内に存在する端子14の体積が小さい。そのため、図2に示す回路モジュール60のはんだバンプ54の外形は、図7に示す回路モジュール360のはんだバンプ354の外形よりも小さくなる。これにより、回路モジュール60では回路モジュール360よりも、はんだバンプ54間の距離が大きくなり、はんだバンプ54間でのショートが発生しにくくなる。
Here, when the
また、回路モジュール60では、図4(b)に示す工程において、セラミックグリーンシート20とマスク層30に対して同時に貫通孔32を形成している。そのため、セラミックグリーンシート20に形成された貫通孔32とマスク層30に形成された貫通孔32とがずれることが防止される。以下に説明する。
Further, in the
例えば、マスク層30の形成に樹脂ペーストの代わりに樹脂シートを用いた場合、マスク層30への貫通孔32の形成とセラミックグリーンシート20への貫通孔32の形成とを別々の工程で行うことになる。この場合、貫通孔32をセラミックグリーンシート20及びマスク層30に形成した後に、セラミックグリーンシート20上にマスク層30を積層することになる。そのため、積層時の位置合わせ精度が悪いと、セラミックグリーンシート20に形成された貫通孔32とマスク層30に形成された貫通孔32とがずれてしまうおそれがある。一方、回路モジュール60では、セラミックグリーンシート20とマスク層30とに対して貫通孔32が同時に形成されるので、貫通孔32のずれの問題が発生しない。
For example, when a resin sheet is used instead of the resin paste for forming the
(第2の実施形態)
以下に、第2の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図8(a)は、IC150及び回路基板110からなる回路モジュール160の断面構造図である。図8(b)は、回路モジュール160を平面視したときの図である。なお、以下では、第1の実施形態に係る回路モジュール60と回路モジュール160との相違点を中心に説明する。
(Second Embodiment)
The configurations of the circuit board and the circuit module according to the second embodiment will be described below with reference to the drawings. FIG. 8A is a cross-sectional structure diagram of a
回路モジュール160では、凹部115の外形は、平面視した状態において、IC本体152の外形よりも大きく形成されている。そのため、図8(b)に示すように、回路モジュール160を平面視した場合には、IC本体152は、凹部115内に収まった状態で実装される。このとき、図8(a)に示すように、IC本体152の実装面は、基板本体112の凹部115以外の実装面よりも下方に位置するようになる。従って、基板本体112の下面からIC本体152の上面までの距離(すなわち、回路モジュール160の高さ)が、基板本体12の下面からIC本体52の上面までの距離(すなわち、回路モジュール60の高さ)よりも低くなる。すなわち、回路モジュール160では、回路モジュール60よりも更に低背化が図られる。なお、回路モジュール160の高さは、はんだバンプ154間の距離が小さくなりすぎてはんだバンプ154間でショートが発生しない程度に設定されることが好ましい。
In the
(第3の実施形態)
以下に、第3の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図9は、IC250及び回路基板210からなる回路モジュール260の断面構造図である。なお、以下では、第1の実施形態に係る回路モジュール60と回路モジュール260との相違点を中心に説明する。
(Third embodiment)
The configurations of the circuit board and the circuit module according to the third embodiment will be described below with reference to the drawings. FIG. 9 is a cross-sectional structure diagram of a
回路基板210には、基板本体212の実装面の周縁において該実装面から上方に突出する枠部217が形成されている。この枠部217は、平面視した場合に、基板本体212の実装面を取り囲む環状となる形状を有する。更に、枠部217の上面は、IC本体252の上面よりも上方に位置するように形成される。これにより、枠部217内に樹脂を流し込んでIC250を封止することが可能となる。なお、基板本体212の実装面は、枠部217に囲まれた部分を指し、枠部217の上面を含まない。
The
枠部217の上面は、IC本体252の上面よりも高く形成される必要がある。回路基板210によれば、回路基板10と同様に、基板本体212の下面からIC本体252の上面までの距離を低くすることができる。これにより、IC本体252が低くなった分だけ枠部217の上面を低くすることができる。その結果、回路モジュール260において、基板本体212の下面から枠部217の上面までの距離(すなわち、回路モジュール260の高さ)を小さくすることができる。すなわち、回路基板210及び回路モジュール260の低背化が図られる。
The upper surface of the
前記回路基板210は、以下に示す製造方法によって作製可能である。以下に、回路基板210の製造方法について図10及び図11を参照しながら説明する。図10(a)は、セラミックグリーンシート221の断面構造図である。図10(b)は、セラミックグリーンシート221の上視図である。図11は、回路基板210の製造過程を示した工程断面図である。
The
セラミックグリーンシート221は、枠部217を構成し、図10(b)に示すように、長方形の中央が打ち抜かれた形状を有する。セラミックグリーンシート221の裏面には、キャリアフィルム222が貼り付けられている。該セラミックグリーンシート21は、図6に示す未焼成の積層体40上に、キャリアフィルム222が剥がされた状態で積層及び圧着される。圧着は、200kg/cm2の圧力で行った。これにより得られた積層体を未焼成の積層体240と称す。未焼成の積層体240では、2枚のセラミックグリーンシート221が積層されている。
The ceramic
この後、第1の実施形態に係る回路基板10と同様に、未焼成の積層体240を焼成する。この際、マスク層230は、高温により焼き飛ばされて除去され、凹部215が露出する。以上の工程を経て、図9に示すような、回路基板210が完成する。
Thereafter, similarly to the
前記回路基板210の製造方法によれば、枠部217を有する回路基板210を作製できる。以下に、図12及び図13を参照しながら説明する。図12及び図13は、回路基板210の参考例に係る製造工程を示した工程断面図である。回路基板210の参考例に係る製造方法では、マスク層430は、樹脂ペーストではなく、樹脂シートにより形成される。以下に、詳しく説明する。
According to the method of manufacturing the
回路基板210の参考例に係る製造方法では、図12に示すように、最も上層に積層されるセラミックグリーンシート220の上面全体を覆うようにマスク層430が積層される。更に、枠部217となるセラミックグリーンシート221は、マスク層430の上に積層される。この後、セラミックグリーンシート220、セラミックグリーンシート221及びマスク層430が圧着されて、未焼成の積層体が得られる。未焼成の積層体には、焼成が施される。この際、マスク層430は、高温により焼き飛ばされて除去される。ここで、セラミックグリーンシート221は、図12に示すように、マスク層430上に積層されていたので、マスク層430が除去されると、図13に示すように、基板本体212から分離してしまう。従って、樹脂シートを用いた回路基板210の製造方法では、回路基板210を作製することはできない。
In the manufacturing method according to the reference example of the
これに対して、第3の実施形態に係る回路基板210の製造方法によれば、樹脂ペーストによりマスク層230がセラミックグリーンシート220の上面の一部に形成される。そのため、セラミックグリーンシート220とセラミックグリーンシート221との間にマスク層230が介在しない。その結果、焼成後に、枠部217と基板本体212とが分離することはない。
On the other hand, according to the method for manufacturing the
(第4の実施形態)
以下に、第4の実施形態に係る回路基板及び回路モジュールの構成について図面を参照しながら説明する。図14は、IC450及び回路基板410からなる回路モジュール460の断面構造図である。なお、以下では、第2の実施形態に係る回路モジュール60と回路モジュール460との相違点を中心に説明する。
(Fourth embodiment)
The configurations of the circuit board and the circuit module according to the fourth embodiment will be described below with reference to the drawings. FIG. 14 is a cross-sectional structure diagram of a
回路モジュール60と回路モジュール460の相違点は、回路モジュール60では回路基板10にIC50のみが実装されていたのに対して、回路モジュール460では回路基板410にIC450及び電子部品470が実装されている点である。より詳細には、基板本体412は、電子部品470が実装されるための電極であって、実装面上であってかつ凹部415外に形成されているランド電極418を有している。電子部品470は、ランド電極418上に、はんだ層472を介して実装されている。
The difference between the
以上のように構成された回路モジュール460の製造方法について、以下に図面を参照しながら説明する。図15ないし図17は、回路モジュール460の製造過程における工程断面図である。
A method for manufacturing the
まず、図3ないし図6に示す工程については、第1の実施形態に係る回路基板10の製造工程と同じであるので説明を省略する。次に、図15に示すように、実装面上であってかつ凹部415外にランド電極418を形成する。ランド電極418は、例えば、Cuを主成分とする導電性ペーストを塗布し、焼成することにより形成される。なお、ランド電極418の焼成は、積層体の焼成と同時に行われてもよい。
First, the steps shown in FIGS. 3 to 6 are the same as the manufacturing steps of the
次に、図16に示すように、端子414及びランド電極418と一致する位置に開口を有するメタルマスク480を、回路基板410上に位置合わせをしてセットする。そして、メタルマスク480上を矢印の方向にスキージ482を移動させて、メタルマスク480を介してはんだペースト484を印刷する。これにより、図17に示すように、端子414及びランド電極418上にはんだ層472,474が印刷される。この後、電子部品470及びIC450が実装されて、図14に示す回路モジュール460が完成する。
Next, as shown in FIG. 16, a
本実施形態に係る回路基板410によれば、以下に図面を参照しながら説明するように、製造時に端子414が折れることを抑制できると共に、はんだ層472に印刷ずれやにじみが生じることを抑制できる。図18は、参考例に係る回路基板510の断面構造図である。
According to the
図18に示す回路基板510は、凹部415が形成されていない点において図14に示す回路基板410と相違点を有する。このような回路基板510において、端子514及びランド電極518上にはんだ層を印刷する場合には、メタルマスク580を回路基板510上にセットし、スキージ582によりはんだペースト584を印刷する。
The
ここで、はんだペースト584の印刷の際に、はんだ層の印刷ずれを防止するためには、メタルマスク580を基板本体510の実装面に近づける必要がある。ところが、図18に示す回路基板510では、基板本体512の実装面から上方に端子514が突出している。そのため、印刷ずれやにじみを防止するためにメタルマスク580を回路基板510の実装面に近づけすぎると、はんだ層の印刷の際に、スキージ582が端子514に接触して、端子514が折れてしまうおそれがある。一方、端子514が折れることを防止するためにメタルマスク580を回路基板510の実装面から遠ざけすぎると、はんだ層の印刷の際に、メタルマスク580と端子514及びランド電極518との距離が大きくなりすぎて、印刷ずれやにじみが生じる。
Here, when printing the
これに対して、回路基板410では、凹部415が設けられているので、端子414が凹部415の内部に納まっている。その結果、ランド電極418にメタルマスク480を近づけたとしても、スキージ582がランド電極418に接触する可能性が低くなる。更に、図16及び図18に示すように、回路基板410では、回路基板510に比べて、ランド電極418とメタルマスク480との距離を小さくできるので、特に、ランド電極418でのはんだ層472の印刷ずれやにじみを防止することが可能となる。
On the other hand, since the
なお、第4の実施形態に係る回路基板410及び回路モジュール460は、以下に説明する製造方法によっても製造可能である。図19ないし図22は、回路モジュール460の製造過程における工程断面図である。
Note that the
まず、図3ないし図6に示す工程については、第1の実施形態に係る回路基板10の製造工程と同じであるので説明を省略する。次に、図15に示すように、実装面上であってかつ凹部415外にランド電極418を形成する。ランド電極418は、例えば、Cuを主成分とする導電性ペーストを塗布し、焼成することにより形成される。なお、ランド電極418の焼成は、積層体の焼成と同時に行われてもよい。
First, the steps shown in FIGS. 3 to 6 are the same as the manufacturing steps of the
次に、図19に示すように、ランド電極418と一致する位置に開口を有するメタルマスク480を、回路基板410上に位置合わせをしてセットする。該メタルマスク480は、端子414と一致する位置に開口を有していない。そして、メタルマスク480上を矢印の方向にスキージ482を移動させて、メタルマスク480を介してはんだペースト484を印刷する。これにより、図20に示すように、ランド電極418上にはんだ層472が印刷される。
Next, as shown in FIG. 19, a
次に、図21に示すように、ランド電極418上に電子部品470がはんだ層472を介して実装される。この後、図22に示すように、はんだバンプ454にフラックス456が塗布されたIC450を、端子414上に実装する。電子部品470及びIC450の実装の際のリフロー温度は、例えば、260℃である。以上の工程により、回路モジュール460が完成する。
Next, as shown in FIG. 21, the
本実施形態に係る回路基板410によれば、以下に図面を参照しながら説明するように、製造時に端子414の先端が押し潰されることを抑制できると共に、はんだ層472に印刷ずれやにじみが生じることを抑制できる。図23は、参考例に係る回路基板610の断面構造図である。
According to the
図23に示す回路基板610は、凹部415が形成されていない点において図14に示す回路基板410と相違点を有する。このような回路基板610において、端子614及びランド電極618上にはんだ層を印刷する場合には、メタルマスク680を回路基板610上にセットし、スキージ682によりはんだペースト684を印刷する。
The
ここで、はんだペースト684の印刷の際に、はんだ層の印刷ずれを防止するためには、メタルマスク680を基板本体610の実装面に近づける必要がある。ところが、図23に示す回路基板610では、基板本体612の実装面から上方に端子614が突出している。そのため、印刷ずれやにじみを防止するためにメタルマスク680を回路基板610の実装面に近づけすぎると、はんだ層の印刷の際に、メタルマスク680が端子614に押し付けられて、端子614の先端が押し潰されてしまうおそれがある。一方、端子614が押し潰されることを防止するためにメタルマスク680を回路基板610の実装面から遠ざけすぎると、はんだ層の印刷の際に、メタルマスク680と端子614及びランド電極618との距離が大きくなりすぎて、印刷ずれやにじみが生じる。
Here, it is necessary to bring the
これに対して、回路基板410では、凹部415が設けられているので、端子414が凹部415の内部に納まっている。その結果、ランド電極418にメタルマスク480を近づけたとしても、メタルマスク480がランド電極418に接触する可能性が低くなる。更に、図19及び図23に示すように、回路基板410では、回路基板610に比べて、ランド電極418とメタルマスク480との距離を小さくできるので、特にランド電極418でのはんだ層472の印刷ずれやにじみを防止することが可能となる。
On the other hand, since the
なお、はんだバンプ454には、フラックス456の代わりにはんだペーストが塗布されていてもよい。
Note that a solder paste may be applied to the solder bumps 454 instead of the
(その他の実施形態)
なお、回路基板10では、貫通孔24,32の形成のために打ち抜き加工が行われているが、貫通孔24,32の形成方法はこれに限らない。例えば、レーザ加工により貫通孔24,32が形成されてもよい。貫通孔32がレーザ加工により形成される場合には、マスク層30側からレーザビームを照射することが好ましい。レーザビームは、セラミックグリーンシート20に貫通孔32を開けながらエネルギーを消耗しながら細っていくので、貫通孔32は、下から上に行くにしたがって径が大きくなる形状をとるようになる。
(Other embodiments)
In the
本発明は、回路基板及び回路モジュールに有用であり、特に、突出した端子を備えた回路基板であって、高さの低い回路基板及び回路モジュールを提供することである。 The present invention is useful for a circuit board and a circuit module, and more particularly, to provide a circuit board and a circuit module having a low height, which are provided with protruding terminals.
10,110,210,410 回路基板
12,112,212,412 基板本体
14,114,214,414 端子
15,115,215,415 凹部
16,116,216,416 内部導電層
20,220,221 セラミックグリーンシート
22,222 キャリアフィルム
24,32 貫通孔
30,230 マスク層
40,240 未焼成の積層体
50,150,250,450 IC
52,152,252,452 IC本体
54,154,254,454 はんだバンプ
60,160,260,460 回路モジュール
217 枠部
10, 110, 210, 410
52,152,252,452 IC body 54,154,254,454 Solder bump 60,160,260,460
Claims (6)
前記第1の電子部品が実装される実装面を構成する前記絶縁体層の一部を除去することなく圧縮して変形させて窪ませることにより形成された凹部を有する基板本体と、
前記第1の電子部品に形成されたバンプと電気的に接続される端子であって、前記基板本体の実装面から突出するように前記凹部内に形成された端子と、
を備えること、
を特徴とする回路基板。 In a circuit board on which a plurality of insulator layers and internal conductor layers are laminated and the first electronic component is mounted,
A substrate body having a recess formed by compressing, deforming and recessing without removing a part of the insulator layer constituting the mounting surface on which the first electronic component is mounted;
A terminal electrically connected to a bump formed on the first electronic component, the terminal formed in the recess so as to protrude from the mounting surface of the substrate body;
Providing
A circuit board characterized by.
更に備えること、
を特徴とする請求項1に記載の回路基板。 An electrode on which the second electronic component is mounted, the electrode formed on the mounting surface and outside the recess,
To provide further,
The circuit board according to claim 1.
前記第1の電子部品は、
電子部品本体と、
前記電子部品本体に形成されたバンプと、
を含み、
前記回路基板は、
前記第1の電子部品が実装される実装面を構成する前記絶縁体層の一部を除去することなく圧縮して変形させて窪ませることにより形成された凹部を有する基板本体と、
前記バンプと電気的に接続される端子であって、前記基板本体の実装面から突出するように前記凹部内に形成された端子と、
を含むこと、
を特徴とする回路モジュール。 In a circuit board configured by laminating a plurality of insulator layers and internal conductive layers, and a circuit module in which a first electronic component is mounted on the circuit board,
The first electronic component is:
An electronic component body;
Bumps formed on the electronic component body;
Including
The circuit board is
A substrate body having a recess formed by compressing, deforming and recessing without removing a part of the insulator layer constituting the mounting surface on which the first electronic component is mounted;
A terminal electrically connected to the bump, the terminal formed in the recess so as to protrude from the mounting surface of the substrate body;
Including,
A circuit module characterized by
を特徴とする請求項3に記載の回路モジュール。 The electronic component body is mounted in a state of being accommodated in the recess when viewed from the normal direction of the substrate body,
The circuit module according to claim 3.
前記電子部品本体は、前記基板本体に接触していること、
を特徴とする請求項3に記載の回路モジュール。 The electronic component main body is mounted in a state protruding from the recess when viewed from the normal direction of the substrate main body,
The electronic component body is in contact with the substrate body;
The circuit module according to claim 3.
更に備え、
前記回路基板は、
前記実装面上であってかつ前記凹部外に形成され、かつ、前記第2の電子部品がはんだ層を介して実装されている電極を、
更に含むこと、
を特徴とする請求項3ないし請求項4のいずれかに記載の回路モジュール。 The second electronic component,
In addition,
The circuit board is
An electrode formed on the mounting surface and outside the recess, and the second electronic component is mounted via a solder layer,
Including further,
The circuit module according to claim 3, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009111745A JP5278149B2 (en) | 2007-09-06 | 2009-05-01 | Circuit board and circuit module |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007231314 | 2007-09-06 | ||
JP2007231314 | 2007-09-06 | ||
JP2008092195 | 2008-03-31 | ||
JP2008092195 | 2008-03-31 | ||
JP2009111745A JP5278149B2 (en) | 2007-09-06 | 2009-05-01 | Circuit board and circuit module |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008558128A Division JP4337950B2 (en) | 2007-09-06 | 2008-09-03 | Circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267421A true JP2009267421A (en) | 2009-11-12 |
JP5278149B2 JP5278149B2 (en) | 2013-09-04 |
Family
ID=40428902
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008558128A Expired - Fee Related JP4337950B2 (en) | 2007-09-06 | 2008-09-03 | Circuit board manufacturing method |
JP2009111745A Expired - Fee Related JP5278149B2 (en) | 2007-09-06 | 2009-05-01 | Circuit board and circuit module |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008558128A Expired - Fee Related JP4337950B2 (en) | 2007-09-06 | 2008-09-03 | Circuit board manufacturing method |
Country Status (4)
Country | Link |
---|---|
US (2) | US20100147573A1 (en) |
EP (1) | EP2187717B1 (en) |
JP (2) | JP4337950B2 (en) |
WO (1) | WO2009031588A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021192739A1 (en) * | 2020-03-27 | 2021-09-30 | 株式会社村田製作所 | Module and method for manufacturing same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5113114B2 (en) * | 2009-04-06 | 2013-01-09 | 新光電気工業株式会社 | Wiring board manufacturing method and wiring board |
JP5553234B2 (en) * | 2010-09-29 | 2014-07-16 | 澁谷工業株式会社 | Conductive ball mounting device |
TWI446590B (en) | 2010-09-30 | 2014-07-21 | Everlight Electronics Co Ltd | Light emitting diode package structure and manufacturing method thereof |
US20140074571A1 (en) * | 2012-09-10 | 2014-03-13 | Super Transcon Ip, Llc | Commerce System and Method of Controlling the Commerce System by Layering Contextual Advertisements Over a Graphical Interface |
JP2014072372A (en) * | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | Printed wiring board manufacturing method and printed wiring board |
CN104253884A (en) * | 2013-06-28 | 2014-12-31 | 深圳富泰宏精密工业有限公司 | Shell and method for manufacturing same |
US9349614B2 (en) * | 2014-08-06 | 2016-05-24 | Invensas Corporation | Device and method for localized underfill |
CN107424973B (en) * | 2016-05-23 | 2020-01-21 | 凤凰先驱股份有限公司 | Package substrate and method for fabricating the same |
JP6955864B2 (en) * | 2016-12-26 | 2021-10-27 | ラピスセミコンダクタ株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
EP3799539B1 (en) * | 2019-09-27 | 2022-03-16 | Siemens Aktiengesellschaft | Circuit carrier, package and method for its production |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223295A (en) * | 2000-02-08 | 2001-08-17 | Hitachi Chem Co Ltd | Board for supporting semiconductor element and its manufacturing method and semiconductor device using the same |
JP2004311795A (en) * | 2003-04-09 | 2004-11-04 | Sumitomo Metal Electronics Devices Inc | Semiconductor element housing package |
JP2005167072A (en) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2006147822A (en) * | 2004-11-19 | 2006-06-08 | Murata Mfg Co Ltd | Multilayered ceramic board and its manufacturing method |
JP2007142210A (en) * | 2005-11-18 | 2007-06-07 | Murata Mfg Co Ltd | Electronic component |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4896464A (en) * | 1988-06-15 | 1990-01-30 | International Business Machines Corporation | Formation of metallic interconnects by grit blasting |
JP3203731B2 (en) | 1992-02-05 | 2001-08-27 | 松下電器産業株式会社 | Semiconductor element substrate and mounting method, substrate with columnar terminals and method of manufacturing the same |
KR0179404B1 (en) * | 1993-02-02 | 1999-05-15 | 모리시타 요이찌 | Ceramic substrate and manufacturing method thereof |
US5629835A (en) * | 1994-07-19 | 1997-05-13 | Olin Corporation | Metal ball grid array package with improved thermal conductivity |
JP2000077467A (en) * | 1998-08-31 | 2000-03-14 | Matsushita Electric Works Ltd | Semiconductor device |
US6507119B2 (en) * | 2000-11-30 | 2003-01-14 | Siliconware Precision Industries Co., Ltd. | Direct-downset flip-chip package assembly and method of fabricating the same |
DE10295940B4 (en) * | 2001-01-31 | 2013-04-04 | Sony Corp. | Method for producing a semiconductor device with a plate-shaped circuit block |
JP2004056115A (en) * | 2002-05-31 | 2004-02-19 | Ngk Spark Plug Co Ltd | Multilayer wiring board |
JP4016340B2 (en) * | 2003-06-13 | 2007-12-05 | ソニー株式会社 | Semiconductor device, mounting structure thereof, and manufacturing method thereof |
JP2005045143A (en) | 2003-07-25 | 2005-02-17 | Murata Mfg Co Ltd | Method for manufacturing ceramic substrate with projection electrode |
TWI228809B (en) * | 2003-08-07 | 2005-03-01 | Advanced Semiconductor Eng | Flip chip package structure and substrate structure thereof |
JP2005311225A (en) * | 2004-04-26 | 2005-11-04 | Tdk Corp | Method for manufacturing laminated electronic component |
US8188375B2 (en) * | 2005-11-29 | 2012-05-29 | Tok Corporation | Multilayer circuit board and method for manufacturing the same |
US20080186690A1 (en) * | 2007-02-07 | 2008-08-07 | Nokia Corporation | Electronics Package And Manufacturing Method Thereof |
-
2008
- 2008-09-03 JP JP2008558128A patent/JP4337950B2/en not_active Expired - Fee Related
- 2008-09-03 EP EP08829892A patent/EP2187717B1/en not_active Not-in-force
- 2008-09-03 WO PCT/JP2008/065897 patent/WO2009031588A1/en active Application Filing
-
2009
- 2009-05-01 JP JP2009111745A patent/JP5278149B2/en not_active Expired - Fee Related
-
2010
- 2010-03-04 US US12/717,171 patent/US20100147573A1/en not_active Abandoned
-
2012
- 2012-09-14 US US13/616,102 patent/US9185805B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223295A (en) * | 2000-02-08 | 2001-08-17 | Hitachi Chem Co Ltd | Board for supporting semiconductor element and its manufacturing method and semiconductor device using the same |
JP2004311795A (en) * | 2003-04-09 | 2004-11-04 | Sumitomo Metal Electronics Devices Inc | Semiconductor element housing package |
JP2005167072A (en) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2006147822A (en) * | 2004-11-19 | 2006-06-08 | Murata Mfg Co Ltd | Multilayered ceramic board and its manufacturing method |
JP2007142210A (en) * | 2005-11-18 | 2007-06-07 | Murata Mfg Co Ltd | Electronic component |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021192739A1 (en) * | 2020-03-27 | 2021-09-30 | 株式会社村田製作所 | Module and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
US20100147573A1 (en) | 2010-06-17 |
JPWO2009031588A1 (en) | 2010-12-16 |
JP4337950B2 (en) | 2009-09-30 |
EP2187717B1 (en) | 2012-06-20 |
EP2187717A1 (en) | 2010-05-19 |
WO2009031588A1 (en) | 2009-03-12 |
EP2187717A4 (en) | 2011-04-13 |
US9185805B2 (en) | 2015-11-10 |
JP5278149B2 (en) | 2013-09-04 |
US20130008586A1 (en) | 2013-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278149B2 (en) | Circuit board and circuit module | |
EP3349244B1 (en) | Electronic component housing package, multi-piece wiring substrate, electronic device, and electronic module | |
JP5823043B2 (en) | Electronic device mounting substrate, electronic device, and imaging module | |
KR101019066B1 (en) | Composite ceramic substrate | |
US20130223038A1 (en) | Module substrate and method for manufacturing module substrate | |
JP2001267453A (en) | Laminated ceramic electronic component, method of manufacturing the same, and electronic device | |
JP4337949B2 (en) | Circuit board and circuit board manufacturing method | |
US20060030170A1 (en) | Micro-bumps to enhance LGA interconnections | |
JP2010021386A (en) | Method for manufacturing ceramic part | |
JP6128209B2 (en) | MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD | |
JP4581903B2 (en) | Manufacturing method of ceramic electronic component | |
JP2007048844A (en) | Ceramic electronic component and manufacturing method thereof | |
JP2005268672A (en) | Substrate | |
JP2011071373A (en) | Wiring board | |
KR100946017B1 (en) | Manufacturing method of ceramic substrate | |
JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
JP4044552B2 (en) | Manufacturing method of ceramic substrate and electronic component module using ceramic substrate | |
JP2005136235A (en) | Wiring board | |
JP2006185977A (en) | Wiring board | |
JP2006041310A (en) | Multi-pattern wiring board | |
KR101060906B1 (en) | Method of manufacturing multilayer LTC substrate | |
JP2002368426A (en) | Laminated ceramic electronic component and its manufacturing method as well as electronic device | |
JP2004014649A (en) | Ceramic substrate and its producing process | |
JP2004128134A (en) | Ceramic multilayer substrate and its manufacturing method | |
JP2005019678A (en) | Composite circuit board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5278149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |