JP2009266354A - Level control device and information recording and reproducing device - Google Patents
Level control device and information recording and reproducing device Download PDFInfo
- Publication number
- JP2009266354A JP2009266354A JP2008118407A JP2008118407A JP2009266354A JP 2009266354 A JP2009266354 A JP 2009266354A JP 2008118407 A JP2008118407 A JP 2008118407A JP 2008118407 A JP2008118407 A JP 2008118407A JP 2009266354 A JP2009266354 A JP 2009266354A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- center
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
本発明は、レベル制御装置および情報記録再生装置に関する。たとえば、光ディスク再生装置において、ＰＲＭＬ（Partial Response Maximum Likelihood ）回路を用いて信号再生する仕組みに適用されるレベル制御装置と、当該レベル制御装置を利用した情報記録再生装置に関する。 The present invention relates to a level control device and an information recording / reproducing device. For example, the present invention relates to a level control device applied to a mechanism for reproducing a signal using a PRML (Partial Response Maximum Likelihood) circuit in an optical disk reproduction device, and an information recording / reproduction device using the level control device.
入力信号を信号処理回路で処理し、処理済みの信号を後段の信号処理回路に送り、さらにその後段の信号処理回路にて処理するということを順次行なう場合、各信号処理回路で取り扱う入力信号の交流的中心（いわゆるＡＣ中心や平均レベル）、入力信号の最大値（ピークレベル）、入力信号の最小値（ボトムレベル）、入力信号の基準ＤＣレベル（たとえばＤＣ中心、各信号処理回路にとっての入力基準レベル、などの関係（いわゆるレベルインタフェース）を如何様に管理するかが、信号処理性能上問題となる。 When the input signal is processed by the signal processing circuit, the processed signal is sent to the subsequent signal processing circuit, and further processed by the subsequent signal processing circuit, the input signal handled by each signal processing circuit AC center (so-called AC center or average level), input signal maximum value (peak level), input signal minimum value (bottom level), input signal reference DC level (eg DC center, input to each signal processing circuit) How to manage the relationship (so-called level interface) such as the reference level is a problem in signal processing performance.
このような信号のレベルを管理するために、直流成分（ＤＣオフセット）を調整するレベル制御装置が用いられる。因みに、ＡＣ中心を取り扱う処理では、容量結合などによって入力信号に含まれる直流成分を削除するので、前段側の信号処理回路自身で発生するオフセットを自動的に補正できる利点がある。 In order to manage the level of such a signal, a level control device that adjusts a DC component (DC offset) is used. Incidentally, in the processing that handles the AC center, the DC component included in the input signal is deleted by capacitive coupling or the like, so that there is an advantage that the offset generated in the signal processing circuit itself on the preceding stage can be automatically corrected.
たとえば、入力信号の最大値や最小値が信号処理回路の許容入力範囲（ダイナミックレンジ）を超えてしまっては適正な信号処理ができない。また、ＡＣ中心や基準ＤＣレベルが信号処理回路の入力基準レベルからずれると適正な信号処理ができなくなることもある。これらの関係は、信号処理回路の処理内容や当該信号処理回路が取り扱う入力信号が上下対称性があるのか上下非対称性（アシンメトリ）があるのか、などにも左右される。因みに、上下対称性がある場合はＡＣ中心とＤＣ中心（最大値と最小値の中間レベル）は一致するが、上下非対称性がある場合にはＡＣ中心とＤＣ中心は一致しなくなる。 For example, if the maximum value or minimum value of the input signal exceeds the allowable input range (dynamic range) of the signal processing circuit, proper signal processing cannot be performed. In addition, if the AC center or the reference DC level deviates from the input reference level of the signal processing circuit, proper signal processing may not be performed. These relationships depend on the processing contents of the signal processing circuit and whether the input signal handled by the signal processing circuit has vertical symmetry or vertical asymmetry (asymmetry). Incidentally, when there is vertical symmetry, the AC center and DC center (intermediate level between the maximum value and the minimum value) match, but when there is vertical asymmetry, the AC center and DC center do not match.
たとえば、入力信号の基準ＤＣレベルが入力基準レベルと一致していることが要求される第１の処理系統、入力信号に上下対称性があることを前提にＡＣ中心が入力基準レベルと一致していることが要求される第２の処理系統、などが考えられる。 For example, a first processing system in which the reference DC level of the input signal is required to match the input reference level, and the AC center matches the input reference level on the assumption that the input signal has vertical symmetry. A second processing system that is required to be present can be considered.
第１の処理系統の一例としては、たとえば映像信号処理（チューナの検波処理を含む）において、映像信号の同期信号先端（映像信号が正極性時のボトムや映像信号が負極性時のピークレベルに相当）やペデスタルのＤＣレベルを入力基準レベルと一致させる仕組みが該当する。 As an example of the first processing system, for example, in video signal processing (including tuner detection processing), the leading edge of the synchronizing signal of the video signal (the bottom when the video signal is positive or the peak level when the video signal is negative) Equivalent) or a mechanism for matching the DC level of the pedestal with the input reference level.
第２の処理系統の一例としては、結合容量を介することで直流成分を排除して入力基準レベルと交流中心とが一致するようにしておき、入力信号と入力基準レベル（交流中心）との大小を比較することで２値化を行なう単純２値化処理が該当する。 As an example of the second processing system, the direct current component is eliminated through the coupling capacitance so that the input reference level and the AC center coincide with each other, and the magnitude of the input signal and the input reference level (AC center) is small. This corresponds to a simple binarization process in which binarization is performed by comparing.
たとえば、光ディスク装置では、情報記録方式として、記録符号にそのまま対応する２値記録方式が採用されると、再生系では、光ディスクから得られる再生信号（ＲＦ信号）を所定のスライスレベル（入力基準レベルの一例）とコンパレータにより比較して２値化し、次段のデジタル処理回路に２値化信号を渡す。たとえば、ＲＦ信号の値が信号スライスレベルよりも大きいときは“１”、小さいときは“０”と判定する符号化方式である。 For example, in an optical disc apparatus, when a binary recording method that directly corresponds to a recording code is adopted as an information recording method, a reproduction system obtains a reproduction signal (RF signal) obtained from the optical disc at a predetermined slice level (input reference level). And a binarized signal by a comparator, and a binarized signal is passed to the digital processing circuit at the next stage. For example, the encoding method is such that “1” is determined when the value of the RF signal is greater than the signal slice level, and “0” is determined when the value is smaller.
この際、入力信号にアシンメトリがあると、単なる容量結合とは信号レベルがずれてくるので、正確な２値化結果が得られない。そこで、入力信号にアシンメトリがあっても、できるだけ正確に２値化するために、たとえば、信号の０／１の出現頻度が同じであることを前提に、ハイ／ローのデューティサイクルを５０％にするのが、アシンメトリに関わらず最適信号レベルだろうとする規範に基づくアシンメトリ補正が考えられている。さらに、このようなデューティ５０％規範の限界を超えるための仕組みも提案されている（特許文献１，２を参照）。
At this time, if the input signal has asymmetry, the signal level deviates from that of mere capacitive coupling, so an accurate binarization result cannot be obtained. Therefore, in order to binarize as accurately as possible even if there is asymmetry in the input signal, for example, the high / low duty cycle is set to 50% on the assumption that the frequency of 0/1 occurrence of the signal is the same. Asymmetry correction based on the norm that the optimal signal level is supposed to be performed regardless of asymmetry is considered. Furthermore, a mechanism for exceeding the limit of the 50% duty rule has been proposed (see
一方、近年、記録密度が高密度化している。記録媒体である光ディスクや光ピックアップなど記録再生装置の性能が決まると、それに応じて記録可能な最短波長も決まる。そして、与えられた最短波長を変えないまま記録密度を上げていくと、隣接する符号の再生波形が重畳して読み出される、いわゆる符号間干渉が発生し、従来の２値化方式では適正な再生処理ができないことが起ってきている。このような高密度化における問題を解消する一手法として、たとえば、ＰＲＭＬ（Partial Response Maximum Likelihood ）がある。 On the other hand, in recent years, the recording density has been increased. When the performance of a recording / reproducing apparatus such as an optical disk or an optical pickup as a recording medium is determined, the shortest recordable wavelength is determined accordingly. If the recording density is increased without changing the given shortest wavelength, so-called intersymbol interference occurs in which the reproduction waveform of the adjacent code is superimposed and read out. In the conventional binarization method, proper reproduction is performed. It has become impossible to process. One technique for solving such a problem in increasing the density is, for example, PRML (Partial Response Maximum Likelihood).
入力信号に上下対称性があれば、ＡＣ中心が入力基準レベルと一致するようにレベルインタフェースを採ることで、信号振幅の最大範囲（最大振幅：ピークレベルとボトムレベルの差）と信号処理回路の入力ダイナミックレンジを一致させることができる。ところが、入力信号にアシンメトリがある場合、入力信号はＡＣ中心から片側の振幅が大きくなるため、その片側の高レベル（ピークレベル近傍あるいはボトムレベル近傍）は信号処理回路の許容入力レンジを超えてしまい、適正な信号処理が行なえない。 If the input signal has vertical symmetry, adopting a level interface so that the AC center matches the input reference level, the maximum signal amplitude range (maximum amplitude: difference between peak level and bottom level) and the signal processing circuit The input dynamic range can be matched. However, when there is asymmetry in the input signal, the amplitude of the input signal increases on one side from the AC center, so the high level (near the peak level or near the bottom level) on one side exceeds the allowable input range of the signal processing circuit. Proper signal processing cannot be performed.
このような入力信号でも適正に信号処理できるためには、信号振幅より大きな入力ダイナミックレンジが必要となる。アシンメトリはＡＣ中心に対しどちらに出るか分からないため、信号処理回路は実際に処理する振幅に対し、上下のアシンメトリ分だけのダイナミックレンジマージンが必要になる。たとえば、アナログ信号をデジタル信号に変換するＡＤ変換の入力でこのような信号を受けられるためには、システムから決まる必要なＳ／Ｎ比（Signal (to) Noise ratio ：信号対雑音比比）に対して、ＡＤ変換のビット幅を大きくすることで対応する。 An input dynamic range larger than the signal amplitude is required in order to properly process such an input signal. Since it is not known where the asymmetry appears with respect to the AC center, the signal processing circuit needs a dynamic range margin corresponding to the upper and lower asymmetry with respect to the amplitude actually processed. For example, in order to receive such a signal at the AD conversion input that converts an analog signal into a digital signal, the signal-to-noise ratio (Signal (to) Noise ratio) determined by the system is required. Therefore, this can be dealt with by increasing the bit width of AD conversion.
また、光ディスクでは、記録時のレーザのパワーと記録媒体の特定のバラツキによって、書き込みによって生成したマークの長さが基準値よりずれることがあり、このような記録情報を読み出すと、再生波形にアシンメトリが発生する。 In addition, in an optical disc, the length of a mark generated by writing may deviate from a reference value due to laser power at the time of recording and specific variations in the recording medium. Will occur.
この問題を解消する一手法が特許文献３に開示されている。特許文献３に記載の仕組みでは、容量結合によりＤＣカットした再生信号に対し、信号全体のピークレベルとボトムレベルからフィードフォワードの演算で最適レベルに再生信号をシフトするオフセット調整を行なう。
One method for solving this problem is disclosed in
しかしながら、特許文献３に記載の仕組みでは、再生信号をＤＣカットしてオフセット調整を行ないＡＤ変換を行なう仕組みであるので、アシンメトリがあると、前述の入力ダイナミックレンジの問題を回避できない。また、アシンメトリやＡＤ変換部そのものに起因するオフセットを後段のデジタル信号処理で緩和する必要性も出てきている。
However, the mechanism described in
本発明は、上記事情に鑑みてなされたものであり、アシンメトリの影響が入力ダイナミックレンジに与える影響を緩和することのできる新規な仕組みを提供することを第１の目的とする。また、本発明は、アシンメトリなどを起因するオフセットが信号処理性能に与える影響を緩和することのできる新規な仕組みを提供することを第２の目的とする。 The present invention has been made in view of the above circumstances, and a first object of the invention is to provide a novel mechanism that can alleviate the influence of asymmetry on the input dynamic range. It is a second object of the present invention to provide a novel mechanism that can alleviate the influence of offset caused by asymmetry on signal processing performance.
本発明に係る第１の態様は、入力信号の交流中心レベルを求める交流中心算出部および入力信号の直流中心レベルを求める直流中心算出部の内の少なくとも一方と、入力信号の直流中心レベルと入力信号の交流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、入力信号に対して直流レベルの補正を加える直流レベル補正部とを備えた。 According to a first aspect of the present invention, at least one of an AC center calculation unit for obtaining an AC center level of an input signal and a DC center calculation unit for obtaining a DC center level of an input signal, a DC center level of an input signal, and an input A DC level correction unit that corrects the DC level of the input signal so that the level of the external dividing point with a constant ratio to the AC center level of the signal matches the reference level of the signal processing unit connected to the subsequent stage; Equipped with.
直流レベル補正部は、入力信号の直流中心レベルや交流中心レベルを０レベルとして取り扱うことができなければ、外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃ（κは所定の値の係数）に基づき求めるのがよい。入力信号の直流中心レベルを０レベルとして取り扱うことができれば、外分点のレベルを（１＋κ）・Ｖｍ（κは所定の値の係数）に基づき求めるのがよい。入力信号の交流中心レベルを０レベルとして取り扱うことができれば、外分点のレベルを−κ・Ｖｃ（κは所定の値の係数）に基づき求めるのがよい。 If the DC level correction unit cannot handle the DC center level or AC center level of the input signal as 0 level, the level of the external dividing point is (1 + κ) · Vm−κ · Vc (κ is a coefficient of a predetermined value) ). If the DC center level of the input signal can be handled as 0 level, the level of the outer dividing point is preferably obtained based on (1 + κ) · Vm (κ is a coefficient of a predetermined value). If the AC center level of the input signal can be handled as 0 level, the level of the outer dividing point is preferably obtained based on -κ · Vc (κ is a coefficient of a predetermined value).
第１の態様では、信号を後段の信号処理部に渡す前に、信号の直流中心レベルと交流中心レベルから規定される外分点レベルが信号処理の基準レベルと一致するように調整する。よって、直流カットされた信号でなくても、また、アシンメトリなどを起因とする直流オフセットがあっても、信号処理に適した動作点が設定される。 In the first aspect, before passing the signal to the signal processing unit in the subsequent stage, adjustment is made so that the external dividing point level defined from the DC center level of the signal and the AC center level matches the reference level of the signal processing. Therefore, even if the signal is not a DC-cut signal or there is a DC offset due to asymmetry or the like, an operating point suitable for signal processing is set.
本発明に係る第２の態様は、入力信号と直流レベル制御信号を加算することで入力信号の直流レベルを調整する直流レベル調整部と、直流レベル調整部から出力された出力信号の最大値や最小値を検出するレベル検出部と、レベル検出部で検出された出力信号の最大値および最小値に基づき出力信号の直流中心レベルを求める直流中心算出部を備えた。さらに、直流中心算出部で算出された直流中心レベルに基づき、出力信号の直流中心レベルが直流レベル調整部の後段に接続される信号処理部（たとえばＡＤ変換部など）の入力ダイナミックレンジの中央レベルと一致するように直流レベル制御信号を生成して直流レベル調整部に供給する直流レベル制御部を備えた。 According to a second aspect of the present invention, a DC level adjustment unit that adjusts the DC level of the input signal by adding the input signal and the DC level control signal, and a maximum value of the output signal output from the DC level adjustment unit, A level detection unit for detecting a minimum value and a DC center calculation unit for obtaining a DC center level of the output signal based on the maximum value and the minimum value of the output signal detected by the level detection unit are provided. Further, based on the DC center level calculated by the DC center calculation unit, the center level of the input dynamic range of the signal processing unit (for example, AD conversion unit) connected to the subsequent stage of the DC level adjustment unit. And a DC level control unit that generates a DC level control signal and supplies the DC level control signal to the DC level adjustment unit.
第２の態様では、ＡＤ変換部などの信号処理部の入力側において、信号の直流中心レベルが信号処理部の入力ダイナミックレンジの中央レベルとなるように調整する。よって、信号の最大振幅とダイナミックレンジをほぼ一致させた処理系統の場合において、直流カットされた信号でなくても、またアシンメトリがあっても、信号が入力レンジをオーバーする現象が回避される。 In the second aspect, adjustment is performed so that the DC center level of the signal becomes the center level of the input dynamic range of the signal processing unit on the input side of the signal processing unit such as the AD conversion unit. Therefore, in the case of a processing system in which the maximum amplitude of the signal and the dynamic range are substantially matched, the phenomenon that the signal exceeds the input range is avoided even if the signal is not DC-cut or has asymmetry.
本発明に係る第３の態様は、第１の態様と第２の態様を組み合わせたもので、ＡＤ変換の基準レベルに対する入力信号の直流中心を管理する仕組み（第２の形態）を採った場合において、その後段に第１の態様を組み合わせたものであり、前述の双方の特質を持つ。よって、信号の最大振幅とダイナミックレンジをほぼ一致させた処理系統の場合において、直流カットされた信号でなくても、またアシンメトリがあっても、信号が入力レンジをオーバーする現象が回避されるし、信号処理に適した動作点が設定される。なお、入力信号のＤＣレベルを管理する第２の態様を適用しているので、第１の態様の仕組みにおいて、入力信号の直流中心を０レベルとできる。よって、直流レベル補正部は、入力信号の直流中心レベルを０レベルとして取り扱うことができ、外分点のレベルを（１＋κ）・Ｖｍに基づき求めればよい。 The third aspect according to the present invention is a combination of the first aspect and the second aspect, and adopts a mechanism (second form) for managing the DC center of the input signal with respect to the reference level of AD conversion. In the above, the first mode is combined in the subsequent stage, and both of the above-mentioned characteristics are obtained. Therefore, in the case of a processing system in which the maximum amplitude of the signal and the dynamic range are almost the same, even if the signal is not DC-cut or has asymmetry, the phenomenon that the signal exceeds the input range is avoided. An operating point suitable for signal processing is set. Since the second mode for managing the DC level of the input signal is applied, the DC center of the input signal can be set to 0 level in the mechanism of the first mode. Therefore, the DC level correction unit can handle the DC center level of the input signal as 0 level, and the level of the outer dividing point may be obtained based on (1 + κ) · Vm.
本発明に係る第４の態様は、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みを採った場合において、第１の態様を組み合わせたものである。よって、直流カットされた信号であっても、またアシンメトリがあっても、信号処理に適した動作点が設定される。なお、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みは、ＡＤ変換部の入力中心レベルに対して、アナログの入力信号の交流中心レベルを所定レベル（好ましくは量子化中心レベル）に設定するバイアス部により構成する。ＡＤ変換の基準レベル（量子化中心レベル）を０レベルとしたときには、理想的には、直流レベル補正部は、入力信号の交流中心レベルを０レベルとして取り扱うことができ、外分点のレベルをκ・Ｖｃに基づき求めればよい。理想から外れるときには、交流中心レベルＶｍも考慮して、外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃに基づき求めるのがよい。 The fourth aspect according to the present invention is a combination of the first aspect in the case of adopting a mechanism for managing the AC center of the input signal with respect to the reference level of AD conversion. Therefore, an operating point suitable for signal processing is set regardless of whether the signal is DC-cut or has asymmetry. The mechanism for managing the AC center of the input signal with respect to the reference level of AD conversion is such that the AC center level of the analog input signal is set to a predetermined level (preferably the quantization center level) with respect to the input center level of the AD conversion unit. It consists of a bias unit to be set. When the reference level (quantization center level) of AD conversion is set to 0 level, ideally, the DC level correction unit can handle the AC center level of the input signal as 0 level, and the level of the external dividing point is set. What is necessary is just to obtain | require based on (kappa) * Vc. When deviating from the ideal, it is preferable to determine the level of the outer dividing point based on (1 + κ) · Vm−κ · Vc in consideration of the AC center level Vm.
本発明の第１の態様によれば、信号を後段の信号処理部に渡す前に、信号の直流中心レベルと交流中心レベルから規定される外分点レベルが信号処理の基準レベルと一致するように直流レベル補正を行なうので、アシンメトリなどを起因するオフセットが信号処理性能に与える影響を緩和できる。 According to the first aspect of the present invention, before the signal is passed to the subsequent signal processing unit, the external center point level defined by the DC center level and the AC center level of the signal matches the reference level of the signal processing. Since the direct current level correction is performed, the influence of the offset caused by asymmetry on the signal processing performance can be reduced.
本発明の第２の態様によれば、ＡＤ変換部などの信号処理部の入力側において信号の直流中心レベルが信号処理部の入力ダイナミックレンジの中央レベルとなるように調整するので、直流オフセットやアシンメトリの影響が入力ダイナミックレンジに与える影響を緩和できる。 According to the second aspect of the present invention, the DC center level of the signal is adjusted to be the center level of the input dynamic range of the signal processing unit on the input side of the signal processing unit such as the AD conversion unit. The influence of asymmetry on the input dynamic range can be reduced.
本発明の第３の態様によれば、第１と第２の態様を組み合わせているので、直流オフセットやアシンメトリの影響がＡＤ変換部の入力ダイナミックレンジに与える影響を緩和できるし、アシンメトリなどを起因するオフセットが信号処理性能に与える影響を緩和できる。 According to the third aspect of the present invention, since the first and second aspects are combined, the influence of the DC offset and asymmetry on the input dynamic range of the AD conversion unit can be reduced, and asymmetry is caused. Can reduce the effect of offset on the signal processing performance.
本発明の第４の態様によれば、ＡＤ変換部に入力される入力信号の交流中心を管理する仕組みと第１の形態を組み合わせているので、直流カットされた信号であっても、また、アシンメトリがあっても、アシンメトリを起因するオフセットが信号処理性能に与える影響を緩和できる。 According to the fourth aspect of the present invention, since the first mode is combined with the mechanism for managing the AC center of the input signal input to the AD converter, even if the signal is DC cut, Even if there is asymmetry, the influence of the offset due to asymmetry on the signal processing performance can be mitigated.
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下では、交流をＡＣ（Alternating Current ）と表記し、直流をＤＣ（Direct Current）と表記することがある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following, alternating current may be expressed as AC (Alternating Current) and direct current may be expressed as DC (Direct Current).
＜第１実施形態：第１例＞
図１および図１Ａは、レベル制御装置の第１実施形態（第１例）を説明する図である。ここで、図１は、レベル制御装置の第１実施形態（第１例）の構成を示す図である。図１Ａは、第１実施形態（第１例）のレベル制御装置１Ａによる作用（動作）を説明する波形図である。第１実施形態（第１例）のレベル制御装置１Ａは、一般的な信号処理回路について示したもので、後述する第１実施形態（第２例）のレベル制御装置１Ｂは、信号処理回路としてＡＤ変換回路を使用した場合に好適な構成例について示している。
<First Embodiment: First Example>
1 and 1A are diagrams illustrating a first embodiment (first example) of a level control device. Here, FIG. 1 is a diagram showing the configuration of the first embodiment (first example) of the level control apparatus. FIG. 1A is a waveform diagram for explaining the operation (operation) of the level control device 1A of the first embodiment (first example). The level control device 1A of the first embodiment (first example) is a general signal processing circuit, and the level control device 1B of the first embodiment (second example) described later is a signal processing circuit. A configuration example suitable when an AD conversion circuit is used is shown.
第１実施形態のレベル制御装置１Ａ，１Ｂは、信号処理回路に入力される入力信号のＤＣレベルを管理（監視）することで、入力信号の最大振幅に信号処理回路の入力ダイナミックレンジを合わせておいた場合に、ＤＣ成分やアシンメトリのある入力信号が信号処理回路に入力される場合でも、入力ダイナミックレンジを超えることがないようにするものである。この方式をＤＣセンタ方式とも称し、その対比として、入力信号のＡＣセンタを管理する方式をＡＣセンタ方式とも称する。 The level control apparatuses 1A and 1B according to the first embodiment manage (monitor) the DC level of the input signal input to the signal processing circuit so that the input dynamic range of the signal processing circuit matches the maximum amplitude of the input signal. In this case, even when an input signal having a DC component or asymmetry is input to the signal processing circuit, the input dynamic range is not exceeded. This method is also called a DC center method, and as a comparison, a method for managing the AC center of an input signal is also called an AC center method.
なお、ここでは、入力信号にアシンメトリがある場合で、そのアシンメトリ量が変動する場合でも、入力信号の最大振幅は一定であるとする。実際には、アシンメトリによって信号振幅の変動が生じその最大振幅も変動し得るが、取り扱う入力信号のアシンメトリ量がどのようなものであってもそのアシンメトリ量での最大振幅に合わせた入力ダイナミックレンジを設定しておくことで、入力ダイナミックレンジとの関係においては、実質上は、このように考えて差し支えない。たとえば、その最大振幅よりも少し大きい入力ダイナミックレンジを設定しておけばよい。 Here, it is assumed that the maximum amplitude of the input signal is constant even when the input signal has asymmetry and the amount of asymmetry varies. Actually, the asymmetry may cause fluctuations in the signal amplitude, and the maximum amplitude may also fluctuate. However, regardless of the asymmetry amount of the input signal being handled, the input dynamic range that matches the maximum amplitude of the asymmetry amount is adjusted. By setting it, the relationship with the input dynamic range can be considered in this way in practice. For example, an input dynamic range that is slightly larger than the maximum amplitude may be set.
なお、振幅変動に関しては、レベル制御装置１Ａ，１Ｂの前段に自動利得制御回路（後述する第４実施形態を参照）を設けることで、その影響は解消される。オフセット調整でＤＣセンタがＡＤ変換のセンタレベル（ＡＤＣセンタと称する）と合っていると、自動利得制御回路のターゲットレベルをＡＤ変換のフルスケール（ＡＤＣフルスケールと称する）近傍まで大きくすることができる。他方、単なる容量結合では、ＡＣセンタがＡＤＣセンタと一致するため、ＡＤＣフルスケールにぶつからないためには、最大アシンメトリ分がレンジ内になるように、ターゲット振幅を小さくしておく必要がある。ここで、容量結合方式を採用するとアシンメトリの影響を考慮する必要があるのでその限界は小さくならざるを得ないが（たとえばＡＤＣフルスケールの６５％程度など）、本実施形態のように、ＤＣセンタ方式を採用すればその限界が拡大される（たとえばＡＤＣフルスケールの８０％位まで）。 It should be noted that the effect of the amplitude fluctuation is eliminated by providing an automatic gain control circuit (see a fourth embodiment described later) in the previous stage of the level control devices 1A and 1B. When the DC center matches the AD conversion center level (referred to as ADC center) by the offset adjustment, the target level of the automatic gain control circuit can be increased to the vicinity of the AD conversion full scale (referred to as ADC full scale). . On the other hand, with simple capacitive coupling, the AC center coincides with the ADC center. Therefore, in order not to hit the ADC full scale, it is necessary to reduce the target amplitude so that the maximum asymmetry is within the range. Here, if the capacitive coupling method is adopted, it is necessary to consider the influence of asymmetry, so the limit must be reduced (for example, about 65% of the ADC full scale). However, as in this embodiment, the DC center is used. If the method is adopted, the limit is expanded (for example, up to about 80% of ADC full scale).
ここで、第１実施形態において、信号のＤＣレベルの管理に当たっては、ピークレベル（最大値）やボトムレベル（最小値）やその中間点（いわゆるＤＣ中心）を、信号の基準ＤＣレベルとして取り扱う。これは、本実施形態において取り扱う信号そのものは、本来的には（設計基準としては）対称性があり、かつ信号そのものには、映像信号のペデスタルレベルなどのような絶対的なＤＣレベルの基準が無いことを考慮したものである。 Here, in the first embodiment, when managing the DC level of a signal, the peak level (maximum value), the bottom level (minimum value), and the intermediate point (so-called DC center) are handled as the reference DC level of the signal. This is because the signal itself handled in the present embodiment is inherently symmetrical (as a design standard), and the signal itself has an absolute DC level reference such as a pedestal level of a video signal. This is because there is nothing.
そして、第１実施形態においては、信号のピークレベルやボトムレベルやそのＤＣ中心に基づいて、信号処理回路の入力ダイナミックレンジの中央に、信号のＤＣ中心が来るように調整する。このような仕組みを実現するために、第１実施形態（第１例）のレベル制御装置１Ａは、ＤＣレベル調整部１０（オフセット調整部）と、ピークレベル検出部２０と、ボトムレベル検出部３０と、ＤＣ中心算出部４０と、ＤＣレベル制御部５０（オフセット制御部：Offset Controller ）を備える。ＤＣレベル調整部１０の後段には、図示を割愛した信号処理回路が接続される。
In the first embodiment, the signal is adjusted so that the DC center of the signal comes to the center of the input dynamic range of the signal processing circuit based on the peak level and bottom level of the signal and its DC center. In order to realize such a mechanism, the level control device 1A of the first embodiment (first example) includes a DC level adjustment unit 10 (offset adjustment unit), a peak
ＤＣレベル調整部１０は、入力信号Ｓ１を取り込み、ＤＣレベル制御部５０からのＤＣレベル制御信号Ｓdrc に基づき入力信号Ｓ１のＤＣレベルをシフトさせるもので、一例として、オフセット加算器１２を有する。本実施形態では、信号処理回路の入力基準レベルに対する入力信号のＤＣレベルを管理する仕組みであり、結合容量を設けてＤＣカットしてインタフェースを採るか否かは不問である。ここで、入力信号Ｓ１は、たとえば、情報記録再生装置（記録単独や再生単独の装置も含む）の一例である光ディスク装置に備えられる光ピックアップ回路から出力された光ディスクの記録情報に応じた再生信号が該当する。
The DC
ピークレベル検出部２０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２のピークレベルＶｐ（最大レベル）を検出して当該ピークレベルＶｐを示すピーク信号Ｓｐを出力するもので、一例として、ピークホールド回路２２（ＰＨ）を有する。ボトムレベル検出部３０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２のボトムレベルＶｂ（最小レベル）を検出して当該ボトムレベルＶｂを示すボトム信号Ｓｂを出力するもので、一例として、ボトムホールド回路３２（ＢＨ）を有する。ピークレベル検出部２０とボトムレベル検出部３０で、レベル検出部LDETが構成される。
The
ピークレベル検出部２０（ピークホールド回路２２）やボトムレベル検出部３０（ボトムホールド回路３２）は、それぞれ周知の技術に基づき構成されている回路であってもよい。ただし、高密度記録の入力信号Ｓ１を取り扱う場合などのように高速応答が求められるケースでは、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のピークレベルやボトムレベルと、ピークレベル検出部２０やボトムレベル検出部３０が検知（保持）するレベル（ピーク信号Ｓｐやボトム信号Ｓｂ）の差分を極力減少させることができる好適な回路を採用するのがよい。
Each of the peak level detection unit 20 (peak hold circuit 22) and the bottom level detection unit 30 (bottom hold circuit 32) may be a circuit configured based on a known technique. However, in cases where a high-speed response is required, such as when handling an input signal S1 for high-density recording, the peak level or bottom level of the actual input signal S1 and the peak level are improved while improving the response to the input signal S1. It is preferable to employ a suitable circuit that can reduce the difference between the levels (peak signal Sp and bottom signal Sb) detected (held) by the
ＤＣ中心算出部４０は、ピークレベル検出部２０で検出されたピーク信号Ｓｐとボトムレベル検出部３０で検出されたボトム信号Ｓｂに基づき入力信号Ｓ１に対応する出力信号Ｓ２のＤＣ中心レベルＶｃを示すＤＣ中心信号Ｓdcを生成し、ＤＣレベル制御部５０に供給する。なお、ＤＣ中心信号Ｓdcを直接にＤＣレベル制御部５０に供給するのではなく、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタ（ＬＰＦ：Low Pass Filter ）を具備する高域成分抑止回路を介在させてもよい。こうすることで、ＤＣ中心算出部４０から出力されるＤＣ中心信号Ｓdcに含まれている高周波成分を抑止（減衰）し、この高周波成分を減衰したＤＣ中心信号ＳdcをＤＣレベル制御部５０に供給する。
The DC
ＤＣ中心算出部４０におけるＤＣ中心信号Ｓdcの算出式としては、その定義に従えば、（Ｓｐ＋Ｓｂ）／２となる。ただし、この定義式の分母（＝２）はゲイン要素と考えることができる。全体のオフセット補正負帰還ループ中にはＤＣレベル制御部５０が存在し、このＤＣレベル制御部５０に負帰還要素やゲイン要素を集中させることができる。よって、本実施形態のＤＣ中心算出部４０では、ＤＣ中心信号Ｓdcの算出式として（Ｓｐ＋Ｓｂ）を採用し、定義式の“／２”の分を含まないものとする。
According to the definition, the calculation formula of the DC center signal Sdc in the DC
ＤＣレベル制御部５０は、ＤＣ中心算出部４０から供給されたＤＣ中心信号Ｓdcに基づき、入力信号Ｓ１のＤＣ中心レベルが、信号処理回路の入力ダイナミックレンジの中央に来るようにフィードバック制御（調整）する。このため、信号処理回路の入力ダイナミックレンジの中央レベルを０レベルとして扱うものとし、図示を割愛するが、ＤＣレベル制御部５０は、一例として、積分回路（特に真の積分を実行する完全積分回路が好ましい）を具備する。積分回路に入力されるＤＣ中心信号Ｓdcが０にならない限り、ＤＣレベル制御信号Ｓdrc はどこまでも大きくなり、ＤＣ中心信号Ｓdcが０になるまで安定状態に入らない。因みに、積分回路の代わりに比較器を使用することも考えられるが、この場合、比較器ゲインが有限なのでループゲインも有限になり、入力にＤＣオフセットがある場合、それがループゲイン分の１になるだけで残留誤差が０にはならない。これに対して、完全積分回路はＤＣゲインが無限大なので残留誤差を０にできる利点がある。
The DC
ＤＣレベル調整部１０は、ＤＣレベル制御部５０からのＤＣレベル制御信号Ｓdrc を入力信号Ｓ１に加算することで入力信号Ｓ１の直流レベルを調整し、調整済みの出力信号Ｓ２を出力する。つまり、レベル制御装置１Ａは、ピークレベル検出部２０およびボトムレベル検出部３０により入力信号Ｓ１に対応する出力信号Ｓ２に基づきピーク信号Ｓｐおよびボトム信号Ｓｂを検出する。これらからＤＣ中心信号ＳdcをＤＣ中心算出部４０により算出して、ＤＣ中心信号Ｓdcに基づくＤＣレベル制御信号Ｓdrc をＤＣレベル制御部５０により生成して入力信号Ｓ１に加える。入力信号Ｓ１（出力信号Ｓ２）のピークレベルＶｐとボトムレベルＶｂから、こうすることで、入力信号Ｓ１におけるＤＣ成分（直流成分）やアシンメトリの影響を抑制するオフセット調整を行なう。入力ダイナミックレンジの中央レベルＶｄに信号レベルが来るように調整するのである。
The DC
ＤＣレベル制御信号Ｓdrc は、出力信号Ｓ２のＤＣ中心レベルＶｃが信号処理回路の入力ダイナミックレンジの中央レベルＶｄと一致するようにＤＣレベル制御部５０により制御されている。よって、図１Ａに示すように、入力信号Ｓ１にＤＣ成分が含まれていてそのＤＣレベルが如何様な状態であっても、ＤＣレベル調整部１０から出力された出力信号Ｓ２は、そのＤＣ中心レベルＶｃが、信号処理回路の入力ダイナミックレンジの中央レベルＶｄと一致する。また、入力信号Ｓ１にアシンメトリがあってＡＣ中心に対して上下非対称となりＤＣ中心レベルＶｃとＡＣ中心レベルＶｍにずれがある場合であっても、ＤＣレベル調整部１０から出力された出力信号Ｓ２は、そのＤＣ中心レベルＶｃが、信号処理回路の入力ダイナミックレンジの中央レベルＶｄと一致する。
The DC level control signal Sdrc is controlled by the DC
また、ＤＣ中心レベルＶｃは出力信号Ｓ２のピークレベルＶｐとボトムレベルＶｂの中間点であるから、出力信号Ｓ２のピークレベルＶｐは入力ダイナミックレンジの最大点に、出力信号Ｓ２のボトムレベルＶｂは入力ダイナミックレンジの最小点に一致する。ＤＣレベルの相違によるダイナミックレンジに与える影響を抑制できるし、アシンメトリによるダイナミックレンジに与える影響を抑制できる。 Further, since the DC center level Vc is an intermediate point between the peak level Vp and the bottom level Vb of the output signal S2, the peak level Vp of the output signal S2 is the maximum point of the input dynamic range, and the bottom level Vb of the output signal S2 is the input. Matches the minimum point of the dynamic range. The influence on the dynamic range due to the difference in DC level can be suppressed, and the influence on the dynamic range due to asymmetry can be suppressed.
これにより、入力信号Ｓ１にＤＣ成分が含まれていてそのＤＣレベルが如何様な状態であっても、また、入力信号Ｓ１にアシンメトリがある場合でも、入力信号Ｓ１の最大振幅と信号処理回路の入力ダイナミックレンジを一致させることができる。ＤＣ直結でインタフェースを採る場合であっても、信号処理回路の入力レンジぎりぎりの信号振幅を、アシンメトリがあったとしても扱うことが可能になる。ダイナミックレンジが厳しい信号処理系統にとって、当該第１実施形態の仕組みが果たす効果は大きい。 As a result, the maximum amplitude of the input signal S1 and the signal processing circuit of the signal processing circuit can be obtained regardless of the state in which the DC component is included in the input signal S1 and the input signal S1 has asymmetry. The input dynamic range can be matched. Even in the case of adopting an interface with direct DC connection, it is possible to handle the signal amplitude just below the input range of the signal processing circuit even if there is asymmetry. For a signal processing system with a severe dynamic range, the effect of the mechanism of the first embodiment is great.
＜第１実施形態：第２例＞
図１Ｂは、レベル制御装置の第１実施形態（第２例）の構成を示す図である。前述のように、第１実施形態（第２例）のレベル制御装置１Ｂは、第１実施形態（第１例）のレベル制御装置１Ａを、信号処理回路としてＡＤ変換回路を使用することに最適化させて変形したものである。ＡＤ変換回路を信号処理回路として使用する場合、ＡＤ変換されたデジタル信号を取り扱う別の信号処理回路（デジタル信号処理回路）がさらに設けられる。以下、第１実施形態（第１例）のレベル制御装置１Ａとの相違点について説明する。
<First Embodiment: Second Example>
FIG. 1B is a diagram illustrating a configuration of the first embodiment (second example) of the level control apparatus. As described above, the level control device 1B of the first embodiment (second example) is optimal for using the level control device 1A of the first embodiment (first example) as an A / D conversion circuit as a signal processing circuit. It has been transformed into a deformed one. When the AD conversion circuit is used as a signal processing circuit, another signal processing circuit (digital signal processing circuit) that handles the digital signal after AD conversion is further provided. Hereinafter, differences from the level control device 1A of the first embodiment (first example) will be described.
図示のように、第１実施形態（第２例）のレベル制御装置１Ｂは、ＤＣレベル調整部１０の後段に信号処理回路の一例であるＡＤ変換部６０（ＡＤＣ）が接続されている。ＤＣレベル調整部１０から出力された出力信号Ｓ２がＡＤ変換部６０に供給され、ＡＤ変換された入力信号Ｓ１（出力信号Ｓ２）に対応する出力データＤ２がＡＤ変換部６０から出力される。図示を割愛するが、ＡＤ変換部６０の後段には、さらにデジタル信号処理回路が接続される。
As illustrated, in the
ピークレベル検出部２０やボトムレベル検出部３０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２ではなく、ＡＤ変換部６０から出力された出力データＤ２のピークレベルＶｐを検出して当該ピークレベルＶｐを示すピークデータＤｐを出力する。ボトムレベル検出部３０は、ＤＣレベル調整部１０から出力された出力信号Ｓ２ではなくＡＤ変換部６０から出力された出力データＤ２のボトムレベルＶｂを検出して当該ボトムレベルＶｂを示すボトムデータＤｂを出力する。
The peak
つまり、第２実施形態（第２例）のピークレベル検出部２０およびボトムレベル検出部３０は、第１実施形態（第１例）に対して、アナログ信号処理ではなくデジタル信号処理によりピークデータＤｐやボトムデータＤｂを検出する点が異なるだけである。これに対応して、ＤＣ中心算出部４０やＤＣレベル制御部５０も、デジタル信号処理により、それぞれが担当する処理を行なう。ＤＣ中心算出部４０は、デジタル信号処理でＤＣ中心レベルＶｃを示すＤＣ中心データＤdcを生成してＤＣレベル制御部５０に供給するように変形すればよい。そして、ＤＣレベル制御部５０は、デジタルのＤＣレベル制御データＤdrc を生成し、これをＤＡ変換してアナログのＤＣレベル制御信号Ｓdrc としてＤＣレベル調整部１０に供給する。その他の点は第１実施形態（第１例）と同様である。
That is, the peak
ＤＣ成分やアシンメトリのある入力信号Ｓ１がＡＤ変換部６０に入力される場合でも、入力ダイナミックレンジを超えないようにするためには、ＡＤ変換部６０に入力される場合でも、入力ダイナミックレンジを超えないようにするべく、ＡＤ変換部６０の出力コードが表現範囲を超えないようにする必要がある。
In order to prevent the input dynamic range from exceeding the input dynamic range even when the input signal S1 having a DC component or asymmetry is input to the
このため、本実施形態では、デジタル信号処理によりピークデータＤｐやボトムデータＤｂを検出するに当たっては、ＡＤ変換部６０の出力コードを使用する。つまり、入力がＡＤ変換部６０のダイナミックレンジに入っているかを判断するのは、ＡＤ変換部６０の出力コード自体とするのである。入力ダイナミックレンジに信号レベルを合わせると言うときの入力ダイナミックレンジは、考え方としてはＡＤ変換部６０の出力レベルで判断されるものであるというのが原点にある発想である。
For this reason, in the present embodiment, when detecting the peak data Dp and the bottom data Db by digital signal processing, the output code of the
ＡＤ変換部６０の入力側に基準電圧として最大値ＶRTや最小値ＶRBがあるが、これが入力ダイナミックレンジの定義であるという訳ではない。ＡＤ変換部６０の特性（オフセットやリニアリティなど）がＡＤＣ変換結果に表れるので、その分の修正を加えることで入力ダイナミックレンジが決まる。たとえば、極端な例として、ＡＤ変換部６０に内蔵されているコンパレータに１Ｖのオフセットがあるとき、その入力レンジは最大値ＶRT〜最小値ＶRB間から１Ｖずれた所に存在することになる。このようなズレを全て含めてＡＤ変換部６０の入力レンジを規定するなら、入力レンジの最大は出力コードが最大になるときの入力電圧であり、入力レンジの最小は出力コードが最小になるときの入力電圧となる。ＡＤ変換部６０の入力ダイナミックレンジは、本来的に出力コードで測るべきものとなる。
Although there are a maximum value VRT and a minimum value VRB as reference voltages on the input side of the
第１実施形態（第２例）の動作においては、この点が第１実施形態（第１例）と異なるだけで、その本質的な動作には相違がなく、第１実施形態（第１例）と同様の作用効果を享受できる。 The operation of the first embodiment (second example) is different from the first embodiment (first example) only in this point, and there is no difference in the essential operation. The first embodiment (first example) ) Can be enjoyed.
＜第２実施形態＞
図２〜図２Ｃは、レベル制御装置の第２実施形態を説明する図である。ここで、図２は、レベル制御装置の第２実施形態（第１例）の構成を示す図である。図２Ａは、レベル制御装置の第２実施形態（第２例）の構成を示す図である。図２Ｂは、レベル制御装置の第２実施形態（第３例）の構成を示す図である。図２Ｃは、第２実施形態のレベル制御装置１Ｃ，１Ｄ，１Ｅによる作用（動作）を説明する波形図である。
Second Embodiment
2 to 2C are diagrams illustrating a second embodiment of the level control apparatus. Here, FIG. 2 is a diagram showing a configuration of the second embodiment (first example) of the level control apparatus. FIG. 2A is a diagram illustrating a configuration of a second embodiment (second example) of the level control device. FIG. 2B is a diagram illustrating a configuration of a second embodiment (third example) of the level control device. FIG. 2C is a waveform diagram for explaining the operation (operation) of the level control devices 1C, 1D, and 1E of the second embodiment.
光ディスク装置などの情報記録再生装置において、再生信号にアシンメトリがあると、全体のＡＣ中心と短波長信号のＤＣ中心や長波長信号のＤＣ中心とが異なる。ここで、本願発明者は、ＰＲＭＬ用の最適基準レベルが、短波長信号のＤＣ中心付近にあることを見出している。適正な信号処理を行なうには、非線形処理によりアシンメトリを補正する場合でも、短波長信号のＤＣ中心付近を中心に補正をかけることになる。 In an information recording / reproducing apparatus such as an optical disk device, if there is asymmetry in the reproduced signal, the overall AC center differs from the DC center of the short wavelength signal and the DC center of the long wavelength signal. Here, the present inventor has found that the optimum reference level for PRML is near the DC center of the short wavelength signal. In order to perform proper signal processing, even when correcting asymmetry by non-linear processing, correction is performed around the DC center of a short wavelength signal.
アシンメトリを起因として再生信号における短波長信号のＡＣ中心にオフセットが生じると、その影響が信号処理精度に影響を与えてしまう。しかしながら実際には、短波長信号は、長波長信号に埋もれ検出するのが難しい信号であるし、符号間干渉により短波長信号のＡＣ中心は相当に変動するので、短波長信号そのものに基づいたアシンメトリ補正は困難である。 If an offset occurs in the AC center of the short wavelength signal in the reproduction signal due to asymmetry, the influence will affect the signal processing accuracy. However, in practice, a short wavelength signal is a signal that is difficult to detect because it is buried in a long wavelength signal, and the AC center of the short wavelength signal fluctuates considerably due to intersymbol interference, so an asymmetry based on the short wavelength signal itself. Correction is difficult.
そこで、第２実施形態のレベル制御装置１Ｃ，１Ｄは、信号処理回路に入力される入力信号のＤＣレベルを管理（監視）することで、入力信号の所定レベルが信号処理回路にとっての都合の良い基準レベルと一致するようにする。 Therefore, the level control devices 1C and 1D of the second embodiment manage (monitor) the DC level of the input signal input to the signal processing circuit, so that the predetermined level of the input signal is convenient for the signal processing circuit. Match with the reference level.
たとえば、詳細は第４実施形態で説明するが、光ディスク装置の再生系では、図２Ｂに示すように、再生された入力信号Ｓ３にアシンメトリがあり、長波長信号Ｓ３lgのＤＣ中心レベルＶｃlgと短波長信号Ｓ３shのＤＣ中心レベルＶｃShとに差がある。通常は、再生信号全体のＤＣ中心レベルＶｃは、長波長信号のＤＣ中心レベルＶｃlgとほぼ一致するが、短波長信号のＤＣ中心レベルＶｃShとは一致せず、この差に基づく指標値をアシンメトリ量としている。一方、再生信号処理用の最適基準レベルは、短波長信号のＤＣ中心レベルＶｃsh付近にあり、アシンメトリを補正する場合でも、短波長信号のＤＣ中心レベルＶｃsh付近を中心に補正をかけることになる。 For example, as will be described in detail in the fourth embodiment, in the reproduction system of the optical disc apparatus, as shown in FIG. 2B, the reproduced input signal S3 has asymmetry, and the DC center level Vclg of the long wavelength signal S3lg and the short wavelength There is a difference between the DC center level VcSh of the signal S3sh. Normally, the DC center level Vc of the entire reproduction signal substantially coincides with the DC center level Vclg of the long wavelength signal, but does not coincide with the DC center level VcSh of the short wavelength signal, and the index value based on this difference is used as an asymmetry amount. It is said. On the other hand, the optimum reference level for reproduction signal processing is in the vicinity of the DC center level Vcsh of the short wavelength signal, and even when the asymmetry is corrected, correction is performed around the DC center level Vcsh of the short wavelength signal.
考え方としては、第１実施形態と同様の仕組みを採ればよいが、再生された入力信号Ｓ３においては、短波長信号Ｓ３shは長波長信号Ｓ３lgに埋まっており、短波長信号のＤＣ中心レベルＶｃShを直ちに求めることが困難であるので、その対処が必要になる。 As a way of thinking, the same mechanism as that of the first embodiment may be adopted. However, in the reproduced input signal S3, the short wavelength signal S3sh is embedded in the long wavelength signal S3lg, and the DC center level VcSh of the short wavelength signal is set. Since it is difficult to obtain immediately, it is necessary to deal with it.
具体的には、図２に示すように、第２実施形態（第１例）のレベル制御装置１Ｃは、ピークレベル検出部２０と、ボトムレベル検出部３０と、ＤＣ中心算出部４０と、ＡＣ中心算出部７０と、ＤＣレベル補正部８０（オフセット補正部：Offset Compensator）を備える。ＤＣレベル補正部８０の後段には、図示を割愛したデジタル信号処理回路が接続される。ピークレベル検出部２０やボトムレベル検出部３０は、第１実施形態と同様のものであればよい。
Specifically, as shown in FIG. 2, the level control device 1C of the second embodiment (first example) includes a peak
ＡＣ中心算出部７０は、入力信号Ｓ３の交流的な中間値であるＡＣ中心レベルＶｍを求めるもので、一例として、平均値検出回路７２（Average Detector）を備える。ＡＣ中心算出部７０（平均値検出回路７２）は、周知の技術に基づき構成されている回路であってよい。なお、ＡＣ中心レベルＶｍは、入力信号Ｓ３の平均レベルであり、ＤＣカットのインタフェースを採った場合は０レベルとなる。
The AC
ＤＣ中心算出部４０は、ピークレベル検出部２０で検出されたピーク信号Ｓｐとボトムレベル検出部３０で検出されたボトム信号Ｓｂに基づき入力信号Ｓ３に対応する出力信号Ｓ２のＤＣ中心レベルＶｃを示すＤＣ中心信号Ｓdcを生成し、ＤＣレベル補正部８０に供給する。なお、ＤＣ中心信号Ｓdcを直接にＤＣレベル補正部８０に供給するのではなく、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタを具備する高域成分抑止回路を介在させてもよい。こうすることで、ＤＣ中心算出部４０から出力されるＤＣ中心信号Ｓdcに含まれている高周波成分を抑止（減衰）し、この高周波成分を減衰したＤＣ中心信号ＳdcをＤＣレベル補正部８０に供給する。
The DC
ＡＣ中心算出部７０は、入力信号Ｓ３を平均化処理し、入力信号Ｓ３のＡＣ中心レベルＶｍを示すＡＣ中心信号Ｓacを生成し、ＤＣレベル補正部８０に供給する。たとえば、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタを具備する高域成分抑止回路を有する。
The AC
ＤＣレベル補正部８０は、ＤＣ中心算出部４０からのＤＣ中心信号Ｓdc（ＤＣ中心レベルＶｃの情報）とＡＣ中心算出部７０からのＡＣ中心信号Ｓac（ＡＣ中心レベルＶｍの情報）に基づき、短波長信号のＤＣ中心レベルＶｃshを求める。そして、求めた短波長信号のＤＣ中心レベルＶｃshが信号処理の最適基準レベルＶｘと一致するようにデータ補正を行なう。
The DC
短波長信号のＤＣ中心レベルＶｃshを求める際には、ＤＣ中心レベルＶｃとＡＣ中心レベルＶｍを１＋κ：κに外分する外分点が短波長信号のＤＣ中心レベルＶｃshとなるように算出する。デジタル信号処理回路の取扱いとしては、信号処理の仮想的な最適基準レベルＶｘが０レベルであると都合がよい。 When determining the DC center level Vcsh of the short wavelength signal, the DC center level Vc and the AC center level Vm are calculated so that the outer dividing point for dividing the DC center level Vc and the AC center level Vm into 1 + κ: κ becomes the DC center level Vcsh of the short wavelength signal. As a handling of the digital signal processing circuit, it is convenient that the virtual optimum reference level Vx of the signal processing is 0 level.
そこで、ＤＣレベル補正部８０は、短波長信号のＤＣ中心レベルＶｃshを信号処理の最適基準レベルＶｘに一致させる際には、短波長信号のＤＣ中心レベルＶｃsh（＝信号処理の最適基準レベルＶｘ）が０レベルになるよう調整する。これは、特開平２００１−８４７０２の考え方を自然に拡張したものである。つまり、係数κを適切な定数に設定し、式（１−１）に基づき短波長信号のＤＣ中心レベルＶｃshを特定する。
Therefore, when the DC
このような第２実施形態の仕組みを採ることで、入力信号Ｓ３にＤＣオフセットやアシンメトリがあっても、入力信号Ｓ３に対して最適基準レベルＶｘ（≠ＤＣ中心レベルＶｃ、ＡＣ中心レベルＶｍ）に基づき信号処理を行なう信号処理回路では、不都合のない処理ができる。入力信号Ｓ３として、ＤＣカットされた信号でなくても、またアシンメトリがあっても、短波長信号のＤＣ中心レベルＶｃshを動作点として、これを最適基準レベルＶｘ（≠ＤＣ中心レベルＶｃ、ＡＣ中心レベルＶｍ）に設定することができる。ＤＣカットされた信号でなくても、信号処理に適した動作点を設定することができる。 By adopting such a mechanism of the second embodiment, even if the input signal S3 has a DC offset or asymmetry, the input signal S3 has the optimum reference level Vx (≠ DC center level Vc, AC center level Vm). In a signal processing circuit that performs signal processing based on this, processing without inconvenience can be performed. Even if the input signal S3 is not a DC cut signal or has asymmetry, the DC center level Vcsh of the short wavelength signal is used as an operating point, and this is used as the optimum reference level Vx (≠ DC center level Vc, AC center). Level Vm). Even if the signal is not DC-cut, an operating point suitable for signal processing can be set.
なお、式（１−１）から明らかなように、ＤＣ中心レベルＶｃをゼロ（０）として取り扱うことのできる信号処理系統の場合、式（１−１）は式（１−２）のように簡略でき、ＤＣ中心レベルＶｃをＤＣレベル補正部８０に供給することは不要となる。この場合、図２Ａに示す第２実施形態（第２例）のレベル制御装置１Ｄのように、ピークレベル検出部２０、ボトムレベル検出部３０、およびＤＣ中心算出部４０は不要となる。
As is clear from equation (1-1), in the case of a signal processing system that can handle the DC center level Vc as zero (0), equation (1-1) can be expressed as equation (1-2). This can be simplified, and it is not necessary to supply the DC center level Vc to the DC
また、式（１−１）から明らかなように、ＡＣ中心レベルＶｍをゼロ（０）として取り扱うことのできる信号処理系統の場合、式（１−１）は式（１−３）のように簡略でき、ＡＣ中心レベルＶｍをＤＣレベル補正部８０に供給することは不要となる。この場合、図２Ｂに示す第２実施形態（第３例）のレベル制御装置１Ｅのように、ＡＣ中心算出部７０は不要となる。
Further, as is clear from the equation (1-1), in the case of a signal processing system that can handle the AC center level Vm as zero (0), the equation (1-1) is expressed as the equation (1-3). This can be simplified, and it is not necessary to supply the AC center level Vm to the DC
＜第３実施形態：第１例＞
図３は、レベル制御装置の第３実施形態を説明する図である。図３に示す第３実施形態のレベル制御装置１Ｆは、第１実施形態（第２例）の仕組みと、第２実施形態（第２例）の仕組みを組合せたものである。つまり、ＡＤ変換の基準レベルに対する入力信号の直流中心を管理する仕組みを採った場合において、その後段に第２実施形態を組み合わせたものであり、前述の双方の特質を持つ。
<Third Embodiment: First Example>
FIG. 3 is a diagram for explaining a third embodiment of the level control apparatus. The level control device 1F of the third embodiment shown in FIG. 3 is a combination of the mechanism of the first embodiment (second example) and the mechanism of the second embodiment (second example). In other words, when a mechanism for managing the DC center of the input signal with respect to the reference level for AD conversion is adopted, the second embodiment is combined at the subsequent stage, and both of the above-mentioned characteristics are obtained.
入力信号のＤＣレベルを管理する第１実施形態を適用するので、第２実施形態における入力信号のＤＣ中心を０レベルとできる。よって、ＤＣレベル補正部８０は、入力信号のＤＣ中心レベルを０レベルとして取り扱うことができ、外分点のレベルを（１＋κ）・Ｖｍに基づき求める第２実施形態（第２例）との組合せとなり、第２実施形態（第１例）との組合せはない。
Since the first embodiment for managing the DC level of the input signal is applied, the DC center of the input signal in the second embodiment can be set to zero level. Therefore, the DC
第３実施形態（第１例）のレベル制御装置１Ｆでは、第２実施形態（第２例）のレベル制御装置１Ｄに入力される入力信号Ｓ３を、前述の第１実施形態（第２例）のＡＤ変換部６０から出力された出力データＤ２に置き換える。これに対応して、ＡＣ中心算出部７０やＤＣレベル補正部８０は、第２実施形態（第２例）に対して、アナログ信号処理ではなくデジタル信号処理により各処理を行なうようにする点が異なるだけである。たとえば、ＡＣ中心算出部７０は、デジタル信号処理でＡＣ中心レベルＶｍを示すＡＣ中心データＤacを生成するように変形すればよい。
In the level control device 1F of the third embodiment (first example), the input signal S3 input to the level control device 1D of the second embodiment (second example) is used as the first embodiment (second example). To the output data D2 output from the
第３実施形態（第１例）のレベル制御装置１Ｆにおいて、ＤＣレベル補正部８０は、ＡＣ中心算出部７０からのＡＣ中心データＤac（ＡＣ中心レベルＶｍの情報）に基づき、デジタル信号処理により短波長信号のＤＣ中心レベルＶｃshを求める。そして、求めた短波長信号のＤＣ中心レベルＶｃshが信号処理の最適基準レベルＶｘと一致するようにデータ補正を行なう。
In the level control apparatus 1F of the third embodiment (first example), the DC
つまり、第３実施形態（第１例）のレベル制御装置１Ｆは、先ず、ＡＤ変換部６０の出力側に、ピークデータＤｐ、ボトムデータＤｂ、およびＡＣ中心データＤacの検出回路を備える。さらに、ＡＤ変換部６０の入力には信号のＤＣ中心レベルＶｃがＡＤ変換部６０の入力ダイナミックレンジの中央レベルＶｄとなるようにＤＣレベル制御部５０の制御の元で動作するＤＣレベル調整部１０を備える。加えて、ＡＤ変換部６０の後段側には、データをデジタル信号処理部（たとえばＰＲＭＬ処理ブロック）に渡す前に、信号処理の最適基準レベルが、データのＤＣ中心レベルＶｃとＡＣ中心レベルＶｍの外分点と一致するよう調整するＤＣレベル補正部８０を備える。なお、外分点の演算式は、デジタル信号処理部（ＰＲＭＬ処理）以前の処理系と異なる。第１実施形態（第２例）のレベル制御装置１Ｂによって、ＤＣ中心が０レベルとなるように制御されているので、ＤＣレベル補正部８０は、ＤＣ中心データＤdc（ＤＣ中心レベルＶｃの情報）を参照する必要はない。
That is, the level control device 1F of the third embodiment (first example) first includes a detection circuit for the peak data Dp, the bottom data Db, and the AC center data Dac on the output side of the
このような仕組みを採ることで、第３実施形態（第１例）のレベル制御装置１Ｆは、第１実施形態の作用効果と第２実施形態の作用効果を同時に享受できる。信号の最大振幅とダイナミックレンジをほぼ一致させた処理系統の場合において、ＤＣカットされた信号でなくても、またアシンメトリがあっても、信号が入力レンジをオーバーする現象が回避されるし、信号処理に適した動作点が設定される。 By adopting such a mechanism, the level control device 1F of the third embodiment (first example) can simultaneously enjoy the operational effects of the first embodiment and the operational effects of the second embodiment. In the case of a processing system in which the maximum amplitude of the signal and the dynamic range are almost the same, the phenomenon that the signal exceeds the input range is avoided even if the signal is not DC-cut or has asymmetry. An operating point suitable for processing is set.
＜第３実施形態：第２例＆第３例＞
図３Ａは、レベル制御装置の第３実施形態（第２例）を説明する図である。図３Ｂは、レベル制御装置の第３実施形態（第３例）を説明する図である。第３実施形態（第２例）のレベル制御装置１Ｇおよび第３実施形態（第３例）のレベル制御装置１Ｈは、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みと、前述の第２実施形態（第１例や第３例）の仕組みを組合せたものである。このような方式においても、直流カットされた信号であっても、またアシンメトリがあっても、信号処理に適した動作点が設定される。
<Third Embodiment: Second Example & Third Example>
FIG. 3A is a diagram for explaining a third embodiment (second example) of the level control apparatus. FIG. 3B is a diagram for explaining a third embodiment (third example) of the level control apparatus. The level control device 1G of the third embodiment (second example) and the level control device 1H of the third embodiment (third example) manage the AC center of the input signal with respect to the reference level of AD conversion, This is a combination of the mechanisms of the second embodiment (first example and third example). Even in such a system, an operating point suitable for signal processing is set regardless of whether the signal is a DC-cut signal or asymmetry.
ＡＤ変換の基準レベルに対する入力信号の交流中心を管理する仕組みとするために、第３実施形態の第２例および第３例のレベル制御装置１Ｇ，１Ｈの何れも、ＡＤ変換部６０の入力中心レベル（本例の場合は量子化中心レベル）に対して、アナログの入力信号の交流中心レベルを所定レベルに設定するバイアス部９０を備える。本例では、バイアス部９０は、アナログの入力信号Ｓ１の交流中心レベルがＡＤ変換部６０の量子化中心レベルと一致するようにバイアス設定する。
In order to provide a mechanism for managing the AC center of the input signal with respect to the reference level of AD conversion, both the level control devices 1G and 1H of the second example of the third embodiment and the input center of the
バイアス部９０は、前段側と直流カットするための結合容量９２、バッファアンプ９４、およびＡＤ変換部６０の入力側にバイアス電圧を付与するための抵抗素子９６を有する。ＡＤ変換部６０からは、当該ＡＤ変換部６０の入力レンジの最大値ＶRTと最小値ＶRBの間の中間値ＶRM｛＝（ＶRT＋ＶRB）／２｝の情報（量子化中心レベルの情報）が出力されており、この中間値ＶRMがバッファアンプ９４に入力されている。これにより、ＡＤ変換部６０の入力端においては、結合容量９２でＤＣカットされた入力信号Ｓ２は、そのＡＣ中心が中間値ＶRMと一致するようになる。
The
レベル制御装置の第３実施形態の第２例および第３例では、入力信号のＡＣレベルを管理する仕組みを適用するので、入力信号のＤＣ中心を０レベルに管理することは保証されない。よって、ＤＣレベル補正部８０は、入力信号のＤＣ中心レベルを０レベルとして取り扱うことができないので、外分点のレベルを（１＋κ）・Ｖｍに基づき求める第２実施形態（第２例）との組合せはなく、第２実施形態の第１例や第３例との組合せとなる。
In the second example and the third example of the third embodiment of the level control device, since a mechanism for managing the AC level of the input signal is applied, it is not guaranteed that the DC center of the input signal is managed at the 0 level. Therefore, since the DC
ここで、ＡＤ変換の基準レベルを０レベルとしたときには、理想的には、ＤＣレベル補正部８０は、入力信号の交流中心レベルを略０レベルとして取り扱うことができ、式（１−３）に示したように、外分点のレベルを−κ・Ｖｃに基づき求めればよい。よって、この場合、図３Ａに示す第３実施形態（第２例）のレベル制御装置１Ｇのように、ＡＣ中心算出部７０は不要となり、第２実施形態（第３例）との組合せとなる。
Here, when the reference level of AD conversion is set to 0 level, ideally, the DC
ただし、実際には、ＤＣレベル補正部８０の入力において入力信号の交流中心レベルは０レベル近傍とはなるが、出力側においてはほぼ完全な０レベルとして取り扱うことができないことが多い。この場合、交流中心レベルＶｍも考慮する必要があり、ＤＣレベル補正部８０は、式（１−１）に示したように、基本に従って、外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃに基づき求めるのがよい。よって、この場合、図３Ｂに示す第３実施形態（第３例）のレベル制御装置１Ｈのように、ＡＣ中心算出部７０も必要となり、第２実施形態（第１例）との組合せとなる。
In practice, however, the AC center level of the input signal at the input of the DC
ここで、第１〜第３実施形態のレベル制御装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｆ，１Ｇ，１Ｈは、光ディスク装置などのように、所定の記録媒体（たとえば光ディスクや光磁気ディスクや磁気ディスクなど）への情報の記録や再生を行なう情報記録再生装置（記録単独や再生単独の装置も含む）への適用に好適なものである。記録単独の情報記録装置への適用に当たっては、記録状態の監視を行なう際に利用するのが好適である。次に、特に、第３実施形態のレベル制御装置１Ｆ，１Ｇ，１Ｈを、光ディスク装置などの情報記録再生装置に適用する事例について説明する。 Here, the level control devices 1A, 1B, 1C, 1D, 1F, 1G, and 1H according to the first to third embodiments are each a predetermined recording medium (for example, an optical disc, a magneto-optical disc, or a magnetic disc) such as an optical disc apparatus. Etc.) is suitable for application to an information recording / reproducing apparatus (including a recording alone and a reproducing alone apparatus) for recording and reproducing information. When applied to a recording-only information recording apparatus, it is preferable to use it when monitoring the recording state. Next, a case where the level control devices 1F, 1G, and 1H of the third embodiment are applied to an information recording / reproducing device such as an optical disc device will be described.
＜第４実施形態＞
〔回路構成〕
図４〜図４Ｃは、本実施形態のレベル制御装置１の情報記録再生装置への適用例を説明する図である。この適用例を第４実施形態として説明する。ここで、図４は、比較例の光ディスク装置３Ｚの構成を示す図である。図４Ａは、第３実施形態（第１例）のレベル制御装置１Ｆを搭載した情報記録再生装置２Ａの一例である第４実施形態（第１例）の光ディスク装置３Ａの構成を示す図である。図４Ｂは、第３実施形態（第２例）のレベル制御装置１Ｇを搭載した情報記録再生装置２Ｂの一例である第４実施形態（第２例）の光ディスク装置３Ｂの構成を示す図である。図４Ｃは、第３実施形態（第３例）のレベル制御装置１Ｈを搭載した情報記録再生装置２Ｃの一例である第４実施形態（第３例）の光ディスク装置３Ｃの構成を示す図である。図示を割愛するが、第１・第２実施形態のレベル制御装置１Ａ，１Ｂ，１Ｃ，１Ｄの何れかのみを、光ディスク装置などの情報記録再生装置に適用する構成を採ることもできる。
<Fourth embodiment>
[Circuit configuration]
4 to 4C are diagrams for explaining an application example of the
近年、大容量のデータ蓄積手段として光ディスクが多用されるようになってきている。初期に実用化されたＣＤ（Compact Disc：コンパクト・ディスク）やＤＶＤ（Digital Versatile Disk）では信号品質もよく、再生系として単純な２値化が用いられていた。ところが、たとえば波長４０７ｎｍ程度の青色レーザを利用する光ディスクシステムでは、記録密度を上げるため、信号品質としては厳しくなっており、ＰＲＭＬが必須の信号処理技術となっている。 In recent years, optical disks have been frequently used as large-capacity data storage means. CD (Compact Disc) and DVD (Digital Versatile Disk), which were put to practical use in the early days, had good signal quality, and simple binarization was used as a playback system. However, in an optical disk system using a blue laser having a wavelength of about 407 nm, for example, signal quality is stricter in order to increase recording density, and PRML is an essential signal processing technique.
図４には、ＰＲＭＬ方式を用いた光ディスク再生系について、比較例の光ディスク装置３Ｚの典型的なブロック図を簡略化して示す。光ディスク装置３Ｚは、スピンドルモータ１００と、光ピックアップ１１０と、可変ゲインアンプ構成の電圧ゲインアンプ１２０（ＶＧＡ）と、ゲイン制御部１３０と、イコライザ部１４０（Equalizer ）を備える。また、光ディスク装置３Ｚは、ＡＤ変換部１５０（ＡＤＣ）と、ビタビ処理部１６０（Viterbi ）と、デコーダ部１７０（Decoder ）を備える。光ピックアップ１１０は、情報を記録した記録媒体の一例である光ディスク１０２から情報を読み取り、該情報を再生信号Ｓ４として出力する読取部の一例である。電圧ゲインアンプ１２０とゲイン制御部１３０により自動利得制御回路が構成される。
FIG. 4 shows a simplified typical block diagram of an optical disc apparatus 3Z of a comparative example for an optical disc playback system using the PRML system. The optical disc apparatus 3Z includes a
盤面にデータが記録された光ディスク１０２が光ディスク装置３Ｚに装着される。スピンドルモータ１００は、光ディスク装置３Ｚに装着された光ディスク１０２を回転駆動する。回転されている光ディスク１０２の記録面から得られる光信号を光ピックアップ１１０が電気信号に変換することで再生信号を抽出する。電圧ゲインアンプ１２０は、ゲイン制御部１３０からのゲイン制御信号Ｓagc に基づいて再生信号の振幅を調整する。
An
その後、再生信号はイコライザ部１４０において適切なＰＲ波形に等化（波形等化）された後に再生信号Ｓ４としてＡＤ変換部１５０に供給される。ＡＤ変換部１５０は、再生信号Ｓ４をアナログ形式からデジタル形式に変換する。そして、ＡＤ変換部１５０によりＡＤ変換された再生データＤ４が、ビタビ処理部１６０により２値化された後にデコーダ部１７０に送られる。ＰＲ波形はビタビ処理部１６０によって２値化されデコーダ部１７０以降の処理に送られるのであるが、ビタビ処理部１６０はデジタルデジタルで処理されるので、その前にＡＤ変換部１５０が必要である。
Thereafter, the reproduction signal is equalized (waveform equalization) to an appropriate PR waveform in the
なお、図示を割愛しているが、ビタビ処理部１６０によるビタビ処理では、再生信号に概略一定間隔で存在するデータ点での信号値が必要である。そのため、ＡＤ変換部１５０によるＡＤ変換のサンプリングタイミングがデータ点に一致するようＰＬＬ（Phase-locked loop ：位相同期）を掛けておくか、あるいはＡＤ変換を固定クロックでサンプリングしデジタル信号処理でデータ点の値を求めるか、などの機構が必要である。
Although not shown in the figure, the Viterbi processing by the
一方、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃは、ＤＣレベル調整部１０の入力側に、比較例の光ディスク装置３Ｚと同様に、スピンドルモータ１００と、光ピックアップ１１０と、可変ゲインアンプ構成の電圧ゲインアンプ１２０（ＶＧＡ）と、イコライザ部１４０（Equalizer ）を備える。電圧ゲインアンプ１２０は、比較例と同様に、ゲイン制御部１３０からのゲイン制御信号Ｓagc に基づいて再生信号の振幅を調整するようになっている。
On the other hand, the optical disc apparatuses 3A, 3B, 3C of the fourth embodiment are configured on the input side of the DC
また、第４実施形態（第１例）の光ディスク装置３Ａは、イコライザ部１４０の後段側に、第３実施形態（第１例）のレベル制御装置１Ｆと同様の構成を持つ。第４実施形態（第２例）の光ディスク装置３Ｂは、イコライザ部１４０の後段側に、第３実施形態（第２例）のレベル制御装置１Ｇと同様の構成を持つ。第４実施形態（第３例）の光ディスク装置３Ｃは、イコライザ部１４０の後段側に、第３実施形態（第３例）のレベル制御装置１Ｈと同様の構成を持つ。
The optical disc device 3A of the fourth embodiment (first example) has the same configuration as the level control device 1F of the third embodiment (first example) on the rear stage side of the
さらに、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃは、ＤＣレベル補正部８０の後段に、ＰＲＭＬ処理やビタビ処理などを行なうデジタル信号処理部１８０が設けられる。デジタル信号処理部１８０の機能は、比較例のビタビ処理部１６０やデコーダ部１７０の機能と同様のものである。因みに、デジタル信号処理部１８０における処理を「ＰＲＭＬ処理やビタビ処理などを行なう」と記載したのは、必ずしも直ちにビタビ処理部１６０には行かないことを考慮したものである。たとえば、アシンメトリを非線形信号処理で抑圧したり、ＰＲ等化の不足分を適応等化で補ったりと、実用上有用な信号処理が挿入されることが多いという事情を考慮したためである。第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃの適用に当たっては、これらの状況があっても、本質的な差はない。
Furthermore, in the optical disc apparatuses 3A, 3B, and 3C of the fourth embodiment, a digital
さらに、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃは、信号振幅を調整するＡＧＣループ（自動利得制御回路）を備える。このＡＧＣループでは、レベル検出部LDET（ピークレベル検出部２０およびボトムレベル検出部３０）をレベル制御装置１Ｆ，１Ｇ，１Ｇと共用する構成を採っている。具体的には、光ディスク装置３Ａ，３Ｂ，３Ｃは、ゲイン制御部１３０とレベル検出部LDETとの間に信号振幅算出部１９０を備える。
Furthermore, the optical disc apparatuses 3A, 3B, and 3C of the fourth embodiment include an AGC loop (automatic gain control circuit) that adjusts the signal amplitude. In this AGC loop, the level detection unit LDET (the peak
信号振幅算出部１９０は、ピークレベル検出部２０で検出されたピークデータＤｐとボトムレベル検出部３０で検出されたボトムデータＤｂに基づき再生信号Ｓ４に対応する出力データＤ２の振幅を算出し、その振幅を示す振幅データＤsig をゲイン制御部１３０に供給する。たとえば、ピークレベル検出部２０（ピークホールド回路２２）で検知・保持されるピークデータＤｐおよびボトムレベル検出部３０（ボトムホールド回路３２）で検知・保持されるボトムデータＤｂの差分が信号の振幅値として扱われる。なお、振幅データＤsig を直接にゲイン制御部１３０に供給するのではなく、所定の周波数以上の信号成分を減衰し、その周波数以下の信号成分をほぼそのまま通過させるローパスフィルタを具備する高域成分抑止回路を介在させてもよい。
The signal
信号振幅算出部１９０における振幅データＤsig の算出式としては、その定義に従えば、（Ｄｐ−Ｄｂ）となる。ただし、全体のＡＧＣループ中にはゲイン制御部１３０が存在し、このゲイン制御部１３０に負帰還要素やゲイン要素を集中させることができる。よって、本実施形態の信号振幅算出部１９０では、振幅データＤsig の算出式として（Ｄｂ−Ｄｐ）を採用し、定義式の負号“−”の分を含まないものとする。
According to the definition, the calculation formula of the amplitude data Dsig in the
〔本実施形態に至る経緯〕
図５および図５Ａは、第４実施形態の光ディスク装置３Ａ，３Ｂを創作するに至るまでの経緯について説明する図である。ここで、図５は、青色レーザを利用する光ディスクシステムにおける再生信号のアイパターン例を示す図である。図５Ａは、青色レーザを利用する光ディスクシステムにおける実際の再生信号の一例を示すイメージ図であり、図１Ａと対応するものである。
[Background to the present embodiment]
FIG. 5 and FIG. 5A are diagrams for explaining the process up to creation of the optical disc apparatuses 3A and 3B of the fourth embodiment. Here, FIG. 5 is a diagram showing an example of an eye pattern of a reproduction signal in an optical disc system using a blue laser. FIG. 5A is an image diagram showing an example of an actual reproduction signal in an optical disk system using a blue laser, and corresponds to FIG. 1A.
図４〜図４Ｂに示した光ディスク装置３Ｚ，３Ａ，３Ｂにおける光ディスク１０２の再生系においては、入力信号にある程度のアシンメトリを許容することが要求される。アシンメトリは、現象としては、再生信号中の短周期の信号と長周期の信号のレベル差として認識される。たとえば、図５に示すように、青色レーザを利用する光ディスクシステムにおける信号では、データ最短が２Ｔパターンであり、データ最長が８Ｔパターンである。両者の中心を８Ｔパターンの幅で正規化したものをアシンメトリと定義する。
In the reproduction system of the
もう少し厳密に、図５のアイパターンに示した信号レベルを用いて数式化すると、アシンメトリは、式（２）で定義される。 Slightly more strictly, asymmetry is defined by Equation (2) when expressed using the signal level shown in the eye pattern of FIG.
信号処理が単純な２値化のときは、コンパレータに比較電圧として、コンパレータ出力のＨｉｇｈ／Ｌｏｗの時間比が５０％ずつになるようにフィードバックする構成が良く用いられた。この方式の原典は明らかでないが色々な改良が考案されている（特開平３−１２０６７３号公報を参照）。また、特開平１０−５５６２１号公報に記載の仕組みも、信号レベル調整に同じ規範を用いている。 When the signal processing is simple binarization, a configuration is often used in which the comparator is fed back as a comparison voltage so that the high / low time ratio of the comparator output is 50%. Although the original of this method is not clear, various improvements have been devised (see Japanese Patent Laid-Open No. 3-120673). The mechanism described in JP-A-10-55621 uses the same standard for signal level adjustment.
ところが、ビタビ処理部１６０に入力する信号の基準レベルとしては、この基準は最適ではない。種々の検討や実験によりＰＲＭＬ用の最適基準レベルは、短波長（２Ｔや３Ｔなど）信号のＤＣ中心レベルＶｃ付近にあることを見出した。非線形処理によりアシンメトリを補正する場合でも、短波長信号のＤＣ中心レベルＶｃ付近を中心に補正をかけることになる。
However, this reference is not optimal as the reference level of the signal input to the
しかしながら、図５のアイパターンから分るように、短波長信号shが長波長信号lgに埋まってしまうため、再生信号の短波長信号のＤＣ中心レベルＶｃshは、そもそも検出するのが難しい信号の特徴値である。さらに、符号間干渉により、短波長信号のＤＣ中心レベルＶｃshは相当に変動するものだという困難もある。 However, as can be seen from the eye pattern of FIG. 5, since the short wavelength signal sh is buried in the long wavelength signal lg, the DC center level Vcsh of the short wavelength signal of the reproduction signal is a signal characteristic that is difficult to detect in the first place. Value. Furthermore, there is a difficulty that the DC center level Vcsh of the short wavelength signal varies considerably due to intersymbol interference.
ＰＲＭＬに適した基準レベルを求める実用的な構成として、本出願人は、特開２００１−８４７０２号公報に記載の仕組みを提案している。この仕組みは、容量結合によりＤＣカットした再生信号に対して、信号全体のピークレベルＶｐとボトムレベルＶｂからフィードフォワードの演算で最適レベルに信号をシフトするというものである。短波長信号のＤＣ中心レベルＶｃshを直接求める代わりに、光ディスクの世界でβ（ベータ）と呼ばれる指標を利用する手法だと言ってもよい。 As a practical configuration for obtaining a reference level suitable for PRML, the present applicant has proposed a mechanism described in Japanese Patent Laid-Open No. 2001-84702. This mechanism is to shift the signal from the peak level Vp and the bottom level Vb of the entire signal to the optimum level by feedforward calculation with respect to the reproduction signal DC-cut by capacitive coupling. Instead of directly obtaining the DC center level Vcsh of the short wavelength signal, it may be said that the technique uses an index called β (beta) in the optical disk world.
βは規格書外の概念のため、公式な定義がないが、たとえば、平均値レベルをＩｍと置いて、式（３）で表わされる指標とする。アシンメトリとβはよく比例する。 Since β is a concept outside the standard, there is no official definition. However, for example, an average value level is set as Im and is used as an index expressed by the equation (3). Asymmetry and β are well proportional.
ところで、特開２００１−８４７０２号公報に記載の仕組みにおいて、最初にＤＣカットを行なうと、再生信号のＡＣ中心レベルＶｍとＡＤ変換部１５０の入力ダイナミックレンジの中央レベルＶｄが一致する。入力ダイナミックレンジの下限を０レベルとした場合、入力ダイナミックレンジの中央レベルＶｄは入力ダイナミックレンジのＤＣセンターとなる。ところが、再生信号にアシンメトリが大きい場合、ＤＣセンターから片側の振幅が大きくなる。
By the way, in the mechanism described in Japanese Patent Laid-Open No. 2001-84702, when DC cut is first performed, the AC center level Vm of the reproduction signal matches the center level Vd of the input dynamic range of the
このような状況の信号について、不都合のない信号処理をできるためには、信号振幅の最大値（信号の最大振幅）より大きなダイナミックレンジが必要となる。特に、ＡＤ変換部１５０の間口でこのような信号を受けられるためには、システムから決まる必要Ｓ／Ｎ比に対し、ＡＤ変換のビット幅を大きくすることで対応する必要がある。
For a signal in such a situation, a dynamic range larger than the maximum value of the signal amplitude (maximum amplitude of the signal) is necessary in order to perform signal processing without any inconvenience. In particular, in order to receive such a signal at the front end of the
しかしながら、ＡＤ変換のビット幅を大きくすることは、ＡＤ変換部１５０の構成が高度・高コストとなってしまう。このような背景から、ＤＣカットの代わりに信号処理の間口に合わせた信号レベルを用いる要求が出てきた。たとえば、入力ダイナミックレンジと信号の最大振幅とがほぼ一致した信号処理回路が求められる。また、同時に、ＡＤ変換のオフセットに対する要求も、デジタル信号処理で緩和する必要性も出てきている。
However, increasing the bit width of AD conversion makes the configuration of the
これらの要求を一着眼点にすれば、前述の第１実施形態や第２実施形態の仕組みが好適であることが理解されるであろう。たとえば、第１実施形態のレベル制御装置１Ａ，Ｂの仕組みを適用すると、ＤＣ直結であるかＤＣカットであるかに関わらず、信号処理回路の入力レンジぎりぎりの信号振幅を、アシンメトリがあったとしても扱うことができる。また、第２実施形態のレベル制御装置１Ｃ，１Ｄ，１Ｅの仕組みを適用すると、入力信号にアシンメトリがあったとしても、それを起因とするオフセットの影響を受けることなく、信号処理に適した動作点を設定することができる。 From the viewpoint of these requirements, it will be understood that the mechanisms of the first and second embodiments described above are suitable. For example, if the mechanism of the level control devices 1A and 1B according to the first embodiment is applied, it is assumed that there is an asymmetry of the signal amplitude at the limit of the input range of the signal processing circuit regardless of whether it is DC direct connection or DC cut. Can also handle. In addition, when the mechanism of the level control devices 1C, 1D, and 1E according to the second embodiment is applied, even if there is an asymmetry in the input signal, the operation suitable for signal processing is not affected by the offset caused by the asymmetry. A point can be set.
次に、図５、図５Ａを参照して、これらの要求に応えることのできる第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃについて説明する。 Next, with reference to FIGS. 5 and 5A, an optical disk device 3A, 3B, 3C according to a fourth embodiment capable of meeting these requirements will be described.
〔本実施形態の光ディスク装置の動作〕
図６および図６Ａは、第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃの動作を説明する図である。ここで、図６はＡＤ変換部６０の入力端での出力信号Ｓ２のＤＣレベルのイメージ図である。図６Ａは第４実施形態の光ディスク装置３Ａ，３Ｂ，３Ｃによる作用（動作）を説明する波形図である。
[Operation of Optical Disc Device of Present Embodiment]
6 and 6A are diagrams for explaining the operation of the optical disk devices 3A, 3B, and 3C according to the fourth embodiment. Here, FIG. 6 is an image diagram of the DC level of the output signal S2 at the input end of the
光ディスク１０２からの再生信号は、電圧ゲインアンプ１２０やイコライザ部１４０（等化器）などの信号処理を経て、再生信号Ｓ４（入力信号Ｓ１に相当）として、ＤＣレベル調整部１０に供給される。ここまでの信号処理において、処理系のダイナミックレンジを有効に活用するため、何度かＨＰＦ（High Pass Filter：高域通過フィルタ）を通してオフセットを抑止するのが好ましい。
A reproduction signal from the
最適な信号レベルは回路設計によって決まり、殆どの場合０Ｖとは異なるが、概念的に０レベルと考えることにする。ＡＤ変換部６０によるＡＤ変換後のデジタルデータでも同様な状況がある。
The optimum signal level is determined by the circuit design, and in most cases it is different from 0 V, but is conceptually considered to be 0 level. There is a similar situation with digital data after AD conversion by the
再生信号Ｓ４にはオフセットが載っていてもよいが、ＡＤ変換前のオフセット加算器１２を具備したＤＣレベル調整部１０の入力はオフセット込みの再生信号Ｓ４に対応できるだけのダイナミックレンジが必要である。第１実施形態（第２例）のレベル制御装置１Ｂでの説明から理解されるように、ＡＤ変換部６０の入力部では、フィードバックループの働きにより、ＡＤ変換部６０の入力ダイナミックレンジの中央レベルＶｄに信号が来るようにレベル調整される。
Although the reproduction signal S4 may include an offset, the input of the DC
ＡＤ変換部６０の入力端での出力信号Ｓ２のＤＣレベルのイメージが図６に示されている。上下のラインが、ＡＤ変換部６０の入力レンジのトップレベルＶRTとボトムレベルＶRBである。センターライン（入力ダイナミックレンジの中央レベルＶｄ）が信号の０レベル（ＤＣ中心レベルＶｃ）と一致している。再生信号Ｓ４が最大振幅の状態のものであれば、出力信号Ｓ２のピークレベルＶｐと入力レンジのトップレベルＶＲＰが一致し、出力信号Ｓ２のボトムレベルＶｂと入力レンジのボトムレベルＶRBが一致することが最適な状態である。
An image of the DC level of the output signal S2 at the input end of the
構成によっては、ＤＣレベル調整部１０とＡＤ変換部６０の入力端の間に、所定のアナログ信号処理を行なうアナログ信号処理部が入ってもよい。ここに入るアナログ信号処理部はダイナミックレンジの中央に信号が来るという利点がある。
Depending on the configuration, an analog signal processing unit that performs predetermined analog signal processing may be inserted between the DC
第４実施形態（第１例）の光ディスク装置３Ａでは、ＡＤ変換部６０に入力される出力信号Ｓ２のセンターレベルを入力ダイナミックレンジの中央レベルＶｄに合わせるため、第１実施形態（第２例）で説明したように、ＡＤ変換部６０の後段にピークレベル検出部２０（ピークホールド回路２２）およびボトムレベル検出部３０（ボトムホールド回路３２）を設けている。ＡＤ変換後に、ピークレベル検出部２０により出力信号Ｓ２のピークレベルＶｐを示すピークデータＤｐを求め、ボトムレベル検出部３０により出力信号Ｓ２のボトムレベルＶｂを示すボトムデータＤｂを求める。そして、ＤＣ中心算出部４０によりＤＣ中心レベルＶｃを示すＤＣ中心データＤdcを求めている。
In the optical disc apparatus 3A of the fourth embodiment (first example), the center level of the output signal S2 input to the
ＤＣレベル制御部５０は、出力信号Ｓ２のＤＣ中心レベルＶｃを示すＤＣ中心データＤdcに基づき、ＤＣレベル調整部１０への加算信号であるＤＣレベル制御信号Ｓdrc を生成する機能部である。たとえば、ＤＣレベル制御部５０は、主に、入力（ＤＣ中心データＤdc）の真の積分を実行する完全積分回路とＤＡ変換部を備える。ただし高速で安定な応答性を得るために、色々な工夫をするのが好ましい。
The DC
ＤＣレベル補正部８０の機能を説明するのに先立ち、ここまでに出てきた信号レベルを、図６Ａに纏めて示す。図６Ａは、図２Ａに対応するものである。
Prior to describing the function of the DC
ピークレベルＶｐはピークレベル検出部２０（ピークホールド回路２２）の出力で得られるレベルである。青色レーザを利用する光ディスクシステムの場合、Ｉ８Ｈと大体一致する。ボトムレベルＶｂはボトムレベル検出部３０（ボトムホールド回路３２）の出力で得られるレベルである。青色レーザを利用する光ディスクシステムの場合、Ｉ８Ｌと大体一致する。Ｖｃ＝（Ｖｐ＋Ｖｂ）／２で、本例では、これが０レベルであるとして取り扱う。ＡＣ中心レベルＶｍは再生信号Ｓ４や出力信号Ｓ２の平均レベルである。第４実施形態の第２例や第３例の光ディスク装置３Ｂ，３Ｃでは、バイアス部９０を備えており、結合容量９２によるＤＣカット後の信号は、これが０レベルとなる。
The peak level Vp is a level obtained from the output of the peak level detector 20 (peak hold circuit 22). In the case of an optical disk system using a blue laser, it roughly matches I8H. The bottom level Vb is a level obtained from the output of the bottom level detector 30 (bottom hold circuit 32). In the case of an optical disk system using a blue laser, it roughly matches I8L. In this example, Vc = (Vp + Vb) / 2, and this is treated as 0 level. The AC center level Vm is an average level of the reproduction signal S4 and the output signal S2. In the optical disc apparatuses 3B and 3C of the second example and the third example of the fourth embodiment, the
後段のＰＲＭＬ処理には、仮想的な信号処理の最適基準レベルＶｘが０レベルであることが望ましい。これは、特開２００１−８４７０２号公報の考えた方を自然に拡張して、前述の式（１−１）に従って短波長信号のＤＣ中心レベルＶｃshを求め、これを信号処理の最適基準レベルＶｘに一致させることで対応がとれる。 For the subsequent PRML processing, the optimum reference level Vx for virtual signal processing is preferably 0 level. This is a natural extension of the method considered in Japanese Patent Laid-Open No. 2001-84702 to obtain a DC center level Vcsh of a short wavelength signal according to the above equation (1-1), which is obtained as an optimum reference level Vx for signal processing. It is possible to take measures by matching with.
係数κは、ＣＤ、ＤＶＤ、あるいは青色レーザを利用する光ディスクシステムなどのメディアによって若干最適値が異なるが、メディアを固定すれば広いアシンメトリ範囲に亘って一定の定数でよい。実験的に求まった最適値は大体０．３前後である。 The coefficient κ varies slightly depending on the medium such as a CD, DVD, or optical disk system using a blue laser, but may be a constant over a wide asymmetry range if the medium is fixed. The optimum value obtained experimentally is about 0.3.
ＡＣ中心レベルＶｍを求めるのがＡＣ中心算出部７０の機能である。また、信号処理の最適基準レベルＶｘが０レベルになるよう調整するのがＤＣレベル補正部８０の機能である。
The function of the AC
第３実施形態のレベル制御装置１Ｆに適用される第１実施形態（第２例）のレベル制御装置１Ｂが原理通りに働いている場合にはＶｃ＝０なので、ＤＣレベル補正部８０は直流中心レベルＶｃを参照した補正が不要であり、つまりＤＣ中心算出部４０からのＤＣ中心データＤdcが不要であり、図５Ａに示す第４実施形態（第１例）の光ディスク装置３Ａのように、ＤＣレベル補正部８０への制御入力用の信号を生成する機能部としては、ＡＣ中心算出部７０のみを備える構成でよい。
When the level control device 1B of the first embodiment (second example) applied to the level control device 1F of the third embodiment works according to the principle, since Vc = 0, the DC
このように、第４実施形態（第１例）の光ディスク装置３Ａは、第３実施形態のレベル制御装置１Ｆ、つまり第１実施形態（第２例）のレベル制御装置１Ｂと第２実施形態（第２例）のレベル制御装置１Ｄを適用しているので、第１実施形態の作用効果と第２実施形態の作用効果を同時に享受できる。ＤＣカットされているか否かを問わず、再生信号にアシンメトリがあったとしても、ＡＤ変換の入力レンジぎりぎりの信号振幅を扱うことができるし、ＰＲＭＬに適した動作点を設定することができる。 Thus, the optical disc apparatus 3A of the fourth embodiment (first example) is the level control apparatus 1F of the third embodiment, that is, the level control apparatus 1B of the first embodiment (second example) and the second embodiment ( Since the level control device 1D of the second example) is applied, the operational effects of the first embodiment and the operational effects of the second embodiment can be enjoyed simultaneously. Regardless of whether the DC signal is cut or not, even if there is an asymmetry in the reproduction signal, it is possible to handle the signal amplitude just below the input range of AD conversion, and it is possible to set an operating point suitable for PRML.
一方、アシンメトリとＡＤ変換部６０の入力ダイナミックレンジとの関係を考慮しないときには、ＡＤ変換部６０の入力側に関しては、ＡＤ変換の基準レベルに対する入力信号の交流中心を管理するようにすればよい。この場合、図５Ｂや図５Ｃに示す第４実施形態の第２例や第３例の光ディスク装置３Ｂ，３Ｃのように、ＤＣレベル補正部８０への制御入力用の信号を生成する機能部としては、第２実施形態の第１例や第３例の構成を採ればよい。
On the other hand, when the relationship between asymmetry and the input dynamic range of the
第４実施形態の第２例および第３例の光ディスク装置３Ｂ，３Ｃは、アシンメトリとの関係におけるＡＤ変換部６０の入力ダイナミックレンジ対策を採ってはいないけれども、第２実施形態の第１例や第３例を適用しているので、第２実施形態の作用効果を享受できる。再生信号にアシンメトリがあったとしても、ＰＲＭＬに適した動作点を設定することができる。
The optical disk devices 3B and 3C of the second example and the third example of the fourth embodiment do not take measures against the input dynamic range of the
なお、ＤＣレベル補正部８０の出力は、アシンメトリがある場合０レベルに対し片側に寄っているので、その分のビット幅を増やす必要がある。このため、デジタル信号処理部１８０のデータ幅はＡＤ変換のビット幅より増やす必要が生じる。ただし、これは元々アシンメトリを含む信号処理のために必要だったデータ幅であり、本方式の欠点という訳けではない。
It should be noted that the output of the DC
＜レベル検出部＞
図７および図７Ａは、本実施形態のレベル制御装置１、情報記録再生装置２、光ディスク装置３に用いて好適なレベル検出部LDETを説明する図である。ここで、図７はピークレベル検出部２０のピークホールド回路２２の構成例を示し、図７Ａは、ボトムレベル検出部３０のボトムホールド回路３２の構成例を示す。
<Level detector>
7 and 7A are diagrams illustrating a level detection unit LDET suitable for use in the
ここで示すレベル検出部LDETは、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のピークレベルＶｐやボトムレベルＶｂと、ピークレベル検出部２０やボトムレベル検出部３０が検知（保持）するレベル（ピーク信号Ｓｐやボトム信号Ｓｂ）の差分を極力減少させることができる。
The level detection unit LDET shown here improves the responsiveness to the input signal S1, while the peak
先ず図７に示すピークホールド回路２２について説明する。ピークホールド回路２２は、ピーク比較部２１０と、セレクタ２２０と、フリップフロップ２３０（FF:Flip-flop）と、減算部２４０と、フリップフロップ２５２および論理演算部２５４を具備する立下り検出部２５０と、セレクタ２５６と、フリップフロップ２６０と、ローパスフィルタ２７０を備える。なお、当該ピークホールド回路２２の基本機能としては、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のピークレベルＶｐと検知（保持）するレベル（ピーク信号Ｓｐ）の差分を極力減少させることができるものであればよく、論理演算部２５４やセレクタ２５６を備えることは必須ではない。
First, the
ピーク比較部２１０は、入力信号と減算部２４０からの帰還信号を比較するもので、減算部２４０から出力される帰還信号が入力されるａ端子と、入力信号が入力されるｂ端子を備える。また、ピーク比較部２１０は、ａ端子へ入力される信号値とｂ端子に入力される信号値を比較し、比較結果に応じた制御信号をセレクタ２２０へ出力する判断部としての機能を有する。たとえば、ピーク比較部２１０は、ａ端子へ入力される信号値がｂ端子に入力される信号値以上のときにＬ信号を出力し、ａ端子へ入力される信号値がｂ端子に入力される信号値より小さいとき（ａ＜ｂのとき）にはＨ信号を出力する。
The
セレクタ２２０は、減算部２４０から出力される帰還信号がＬ入力端に入力され、外部からの入力信号がＨ入力端に入力され、ピーク比較部２１０から出力される制御信号が制御入力端に入力される。セレクタ２２０は、ピーク比較部２１０から出力される制御信号に従い、帰還信号と入力信号の何れか一方を選択して出力する。たとえば、セレクタ２２０は、ピーク比較部２１０からＬ信号が入力されている間は帰還信号を出力し、ピーク比較部２１０からＨ信号が入力されている間は入力信号を出力する。
In the
フリップフロップ２３０は、ピーク比較部２１０により大きいと判断された方の信号値を保持する第１の保持部（１次ピーク値保持部）の一例であり、セレクタ２２０から出力される信号の信号値を１次ピーク値として保持する。また、フリップフロップ２３０は、保持する信号値を基準クロックに同期して更新する。
The flip-
立下り検出部２５０は、入力信号の立下り、すなわち遷移点を検出する検出部の一例である。フリップフロップ２５２は、ピーク比較部２１０から出力される制御信号を１クロックに亘って保持する。論理演算部２５４は、フリップフロップ２５２に保持されている制御信号と、ピーク比較部２１０から出力される制御信号の反転信号の論理積を演算し、演算結果をフリップフロップ２６０へ入力する。ここで、論理演算部２５４から演算結果としてＨ信号が出力されると、入力信号の立下りが検出されたこととなる。
The
セレクタ２５６は、一方の入力端に所定の減算値（ドループレート）が入力され、他方の入力端に、減算値を指示しないことを示す０（ゼロ）が入力され、制御入力端にフリップフロップ２５２に保持されている制御信号が入力されている。なお、ドループレートは可変であり、ドループレートを変更することによりピークホールド回路２２から得られるピーク値の特性を調整することができる。
In the
因みに、セレクタ２５６を備えない構成の場合、減算値が減算部２４０の一方の入力端（−）に入力される。セレクタ２５６は、制御信号がＨ信号であるかＬ信号であるかに応じ、減算部２４０に減算値の減算を行なわせるか否かを制御する制御部としての機能を有する。この機能については後で説明する。
Incidentally, when the
減算部２４０は、一方の入力端（−）にセレクタ２５６の出力が入力され、他方の入力端（＋）にフリップフロップ２３０の出力（１次ピーク値）が入力されている。減算部２４０は、セレクタ２５６から減算値が指示されているときは、フリップフロップ２３０に保持されている信号（１次ピーク値）から該減算値を減算し、帰還信号として出力する。帰還信号は、ピーク比較部２１０およびセレクタ２２０へ入力される。一方、減算部２４０は、セレクタ２５６から減算値が指示されていないときや減算値が０であるときは、フリップフロップ２３０に保持されている信号（１次ピーク値）をそのまま帰還信号として出力する。
In the
フリップフロップ２６０は、ピーク比較部２１０による比較結果に基づき、入力信号の信号値の方が帰還信号の信号値より小さくなる際にフリップフロップ２３０（第１の保持部）から入力された信号値を保持する第２の保持部（２次ピーク値保持部）の一例である。フリップフロップ２６０は、フリップフロップ２３０に保持されている信号値（１次ピーク値）をデータ入力端に取り込む。また、フリップフロップ２６０は、立下り検出部２５０の論理演算部２５４から出力される信号をイネーブル入力端enに取り込む。因みに、論理演算部２５４を備えない構成の場合、フリップフロップ２６０は、フリップフロップ２５２の出力をイネーブル入力端enに取り込む。
The flip-
ここで、フリップフロップ２６０は、立下り検出部２５０からＨ信号がイネーブル入力端enに入力されたことをトリガーにし、フリップフロップ２３０に保持されている信号値を２次ピーク値として保持、更新する。すなわち、フリップフロップ２６０は、基本的には、入力信号の値が帰還信号の値を上回っている間、保持する信号値の更新を繰り返す。一方、フリップフロップ２６０は、入力信号の値が帰還信号の値より低い間は、保持する信号値を維持する。したがって、入力信号の実際のピーク値に近い値を継続的に保持することができる。
Here, the flip-
論理演算部２５４を備えない構成の場合、入力信号の値ｂが帰還信号の値ａより大きくなる際に、急激にフリップフロップ２６０に保持される信号値が減少し、リップルが発生してしまう場合がある。これに対し、論理演算部２５４を備えていることで、フリップフロップ２６０は、入力信号の立下りの度に保持する信号値を更新するので、入力信号の値が帰還信号の値より大きくなる際にリップルが発生する現象を防止できる。
In the case of a configuration that does not include the
入力信号が固定パターンである場合は、２次ピーク値はほぼ一定であり、１次ピーク値にあるようなリップルが抑制される。さらに、ドループレートによりピーク値が平均的に実際の入力信号のピーク値より小さくなってしまうという問題も解消される。
ただし、入力信号がランダムに変動する場合には２次ピーク値も変動してしまうため、本構成のピークホールド回路２２は、フリップフロップ２６０の後段にローパスフィルタ２７０を備えている。ローパスフィルタ２７０は、フリップフロップ２６０に保持されている２次ピーク値の変動を平滑化してピーク値として出力する平滑フィルタとして機能する。なお、ローパスフィルタ２７０の時定数は、目的や必要に応じて決定される。
When the input signal has a fixed pattern, the secondary peak value is substantially constant, and ripples that are at the primary peak value are suppressed. Furthermore, the problem that the peak value becomes smaller on average than the peak value of the actual input signal due to the droop plate is also solved.
However, since the secondary peak value also fluctuates when the input signal fluctuates randomly, the
ピーク値は、２次ピーク値が平滑化され、かつ実際のピーク値に沿うような信号値となる。また、入力信号にピーク状のノイズが混入している場合であっても、ドループレートを大きく設定しておけば、ローパスフィルタ２７０の機能により十分に弊害を除去することができる。加えて、フリップフロップ２５２だけでなく論理演算部２５４を有する立下り検出部２５０を設けることで、急峻な立ち上がりや、急峻な立下りに対しても応答することができる。信号振幅が急激に減少する場合、および信号振幅が急激に増加した場合の双方においても入力信号に対する良好な追従特性が得られる。入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることができる点で有効な回路となっている。
The peak value is a signal value obtained by smoothing the secondary peak value and following the actual peak value. Further, even when peak noise is mixed in the input signal, if the droop plate is set large, the adverse effect can be sufficiently removed by the function of the low-
加えて、セレクタ２５６を備えない構成の場合は、入力信号がピークを持たない固定値になった場合に出力が更新されなくなるが、セレクタ２５６を備えることで、この問題も解消される。たとえば、セレクタ２５６は、フリップフロップ２５２に保持されている制御信号がＬ信号であるとき、すなわち入力信号が帰還信号以下であるときには減算部２４０に減算値の減算を行なわせる。一方、セレクタ２５６は、フリップフロップ２５２に保持されている制御信号がＨ信号であるとき、すなわち入力信号が帰還信号より大きいときには減算部２４０に減算値の減算を行なわせない。
In addition, in the case of a configuration that does not include the
たとえば、入力信号の信号値が一定になったとき、ピーク比較部２１０によりＬ信号が出力され、セレクタ２５６からの指示に基づき、減算部２４０がフリップフロップ２３０に保持されている信号値から減算値を減算し、帰還信号として出力する。次に、この帰還信号の信号値は、一定になった入力信号の値より小さいため、ピーク比較部２１０によりＨ信号が出力され、減算部２４０はフリップフロップ２３０に保持されている入力信号の信号値からの減算を行なうことなくそのまま帰還信号として出力する。
For example, when the signal value of the input signal becomes constant, the
これにより、ピーク比較部２１０に同一の信号値を有する帰還信号および入力信号が入力されるため、ピーク比較部２１０から出力される制御信号がＨ信号からＬ信号に切替えられる。立下り検出部２５０は、制御信号の切り替えを立ち下がりとして検出するため、フリップフロップ２６０は保持する信号値をフリップフロップ２３０に保持されている信号値に更新する。その後、このような処理が繰り返され、立下り検出部２５０の出力が１クロックごとに切り替えられるため２次ピーク値を適切に保持することができる。
Thereby, since the feedback signal and the input signal having the same signal value are input to the
つまり、セレクタ２５６を備えずに、減算値が減算部２４０の一方の入力端（−）に入力する構成を採ると、入力信号がピークを持たないときや減算値やノイズの大きさによってはフリップフロップ２６０が保持する２次ピーク値が更新されなくなってしまう。これに対し、セレクタ２５６を備えることで、入力信号が突然固定値になっても、出力を更新し続けることができる。入力信号がピークを持たなくなった場合であっても、保持する信号値を入力信号の信号値に追従させることができる。
In other words, if a configuration is adopted in which the subtracted value is input to one input terminal (−) of the subtracting
なお、この例では、セレクタ２５６を設けることにより入力信号がピークを持たなくなった場合に対する対策を採っているが、この問題点の解消方法はセレクタ２５６を備える仕組みに限定されない。たとえば、立下り検出部２５０により所定期間に亘って立ち下がりが検出されなかったときには、フリップフロップ２６０に保持する信号値を更新させる構成を設けてもよい。
In this example, measures are taken against the case where the input signal no longer has a peak due to the provision of the
また、１次ピーク値と後述のボトムホールド回路３２における１次ボトム値とが逆転したときにフリップフロップ２６０に保持する信号値を更新させる構成を設けてもよい。さらに、２次ピーク値と後述のボトムホールド回路３２における２次ボトム値とが逆転したときにフリップフロップ２６０に保持する信号値を更新させる制御部を設けてもよい。また、入力信号の方が帰還信号より大きい間に減算部２４０による減算が行なわれない事象を説明したが、セレクタ２５６は、０近辺の正もしくは負の値が減算されるようにしてもよい。つまり、ピーク比較部２１０により入力信号の信号値の方が帰還信号の信号値より大きいと判断されている間、減算値をゼロもしくはゼロ近辺に変化させる減算値制御部としてセレクタ２５６を機能させてもよい。
Further, a configuration may be provided in which a signal value held in the flip-
次に、図７Ａに示すボトムホールド回路３２について説明する。なお、図７に示したピークホールド回路２２との対比のため、各機能部には、３００番台の符号を使用し、ピークホールド回路２２と同様・類似・対応の機能部には、ピークホールド回路２２と同一の１０番台・１番台の符号を使用する。
Next, the
ボトムホールド回路３２は、ボトム比較部３１０と、セレクタ３２０と、フリップフロップ３３０と、加算部３４０と、フリップフロップ３５２および論理演算部３５４を具備する立上がり検出部３５０と、セレクタ３５６と、フリップフロップ３６０と、ローパスフィルタ３７０を備える。なお、当該ボトムホールド回路３２の基本機能としては、入力信号Ｓ１に対する応答性を向上しつつ、実際の入力信号Ｓ１のボトムレベルＶｂと検知（保持）するレベル（ボトム信号Ｓｂ）の差分を極力減少させることができるものであればよく、論理演算部３５４やセレクタ３５６を備えることは必須ではない。
The
ピークホールド回路２２との対応では、ボトム比較部３１０における比較処理はピーク値検出対応からボトム値検出対応に変更する。また、減算部２４０を加算部３４０に変更するとともに、立下り検出部２５０を立上がり検出部３５０に変更している。
In correspondence with the
たとえば、ボトム比較部３１０は、入力信号と加算部３４０からの帰還信号を比較するものである。ボトム比較部３１０は、ボトム値検出のために、ａ端子へ入力される信号値がｂ端子に入力される信号値以下のときにＬ信号を出力し、ａ端子へ入力される信号値がｂ端子に入力される信号値より大きいとき（ａ＞ｂのとき）にはＨ信号を出力する点がピーク比較部２１０と異なる。
For example, the
セレクタ３２０は、加算部３４０から出力される帰還信号がＬ入力端に入力され、外部からの入力信号がＨ入力端に入力され、ボトム比較部３１０から出力される制御信号が制御入力端に入力される。セレクタ３２０は、ボトム比較部３１０から出力される制御信号に従い、帰還信号と入力信号の何れか一方を選択して出力する。たとえば、セレクタ３２０は、ボトム比較部３１０からＬ信号が入力されている間は帰還信号を出力し、ボトム比較部３１０からＨ信号が入力されている間は入力信号を出力する。
In the
フリップフロップ３３０は、ボトム比較部３１０により小さいと判断された方の信号値を保持する第１の保持部（１次ボトム値保持部）の一例であり、セレクタ３２０から出力される信号の信号値を１次ボトム値として保持する。また、フリップフロップ３３０は、保持する信号値を基準クロックに同期して更新する。
The flip-
立上がり検出部３５０は、入力信号の立上がり、すなわち遷移点を検出する検出部の一例である。フリップフロップ３５２は、ボトム比較部３１０から出力される制御信号を１クロックに亘って保持する。論理演算部３５４は、フリップフロップ３５２に保持されている制御信号と、ボトム比較部３１０から出力される制御信号の反転信号の論理積を演算し、演算結果をフリップフロップ３６０へ出力する。ここで、ボトム比較部３１０から演算結果としてＨ信号が出力されると立上がりが検出されたこととなる。
The
セレクタ３５６は、一方の入力端に所定の加算値（アタックレート）が入力され、他方の入力端に、加算値を指示しないことを示す０（ゼロ）が入力され、制御入力端にフリップフロップ３５２に保持されている制御信号が入力されている。なお、アタックレートは可変であり、アタックレートを変更することによりボトムホールド回路３２から得られるボトム値の特性を調整することができる。
The
因みに、セレクタ３５６を備えない構成の場合、加算値が加算部３４０の一方の入力端（＋）に入力される。セレクタ３５６は、制御信号がＨ信号であるかＬ信号であるかに応じ、加算部３４０に加算値の加算を行なわせるか否かを制御する制御部としての機能を有する。この機能は、ピークホールド回路２２のセレクタ２５６の機能と同等である。
Incidentally, in the configuration without the
加算部３４０は、一方の入力端（＋）にセレクタ３５６の出力が入力され、他方の入力端（＋）にフリップフロップ３３０の出力（１次ボトム値）が入力されている。加算部３４０は、セレクタ３５６から加算値が指示されているときは、フリップフロップ３３０に保持されている信号（１次ボトム値）と該加算値を加算し、帰還信号として出力する。帰還信号は、ボトム比較部３１０およびセレクタ３２０へ入力される。一方、加算部３４０は、セレクタ３５６から加算値が指示されていないときや加算値が０であるときは、フリップフロップ３３０に保持されている信号（１次ボトム値）をそのまま帰還信号として出力する。
In the
フリップフロップ３６０は、ボトム比較部３１０による比較結果に基づき、入力信号の信号値の方が帰還信号の信号値より大きくなる際にフリップフロップ３３０（第１の保持部）から入力された信号値を保持する第２の保持部（２次ボトム値保持部）の一例である。フリップフロップ３６０は、フリップフロップ３３０に保持されている信号値（１次ボトム値）をデータ入力端に取り込む。また、フリップフロップ３６０は、立上がり検出部３５０の論理演算部３５４から出力される信号をイネーブル入力端enに取り込む。因みに、論理演算部３５４を備えない構成の場合、フリップフロップ３６０は、フリップフロップ３５２の出力をイネーブル入力端enに取り込む。
The flip-
ここで、フリップフロップ３６０は、立上がり検出部３５０からＨ信号がイネーブル入力端enに入力されたことをトリガーにし、フリップフロップ３３０に保持されている信号値を２次ボトム値として保持、更新する。すなわち、フリップフロップ３６０は、基本的には、入力信号の値が帰還信号の値を下回っている間、保持する信号値の更新を繰り返す。一方、フリップフロップ３６０は、入力信号の値が帰還信号の値より高い間は、保持する信号値を維持する。したがって、入力信号の実際のボトム値に近い値を継続的に保持することができる。
Here, the flip-
論理演算部３５４を備えない構成の場合、入力信号の値ｂが帰還信号の値ａより小さくなる際に、急激にフリップフロップ３６０に保持される信号値が増加し、リップルが発生してしまう場合がある。これに対し、論理演算部３５４を備えていることで、フリップフロップ３６０は、入力信号の立上がりの度に保持する信号値を更新するので、入力信号の値が帰還信号の値より小さくなる際にリップルが発生する現象を防止できる。
In the case of a configuration that does not include the
入力信号がランダムに変動する場合には２次ボトム値も変動してしまうが、フリップフロップ３６０の後段にローパスフィルタ３７０を備えていることで、その現象は回避される。ボトム値は、２次ボトム値が平滑化され、かつ実際のボトム値に沿うような信号値となる。また、入力信号にノイズが混入している場合であっても、アタックレートを大きく設定しておけば、ローパスフィルタ３７０の機能により十分に弊害を除去することができる。加えて、フリップフロップ３５２だけでなく論理演算部３５４を有する立上がり検出部３５０を設けることで、急峻な立ち下がりや、急峻な立上がりに対しても応答することができる。信号振幅が急激に減少する場合、および信号振幅が急激に増加した場合の双方においても入力信号に対する良好な追従特性が得られる。入力信号に対する応答性を向上しつつ、実際の入力信号のボトム値と保持する信号値の差分を減少させることができる点で有効な回路となっている。
When the input signal fluctuates randomly, the secondary bottom value also fluctuates. However, the phenomenon is avoided by providing the low-
加えて、セレクタ３５６を備えない構成の場合は、入力信号がボトムを持たない固定値になった場合に出力が更新されなくなるが、セレクタ３５６を備えることで、この問題も解消される。たとえば、セレクタ３５６は、フリップフロップ３５２に保持されている制御信号がＬ信号であるとき、すなわち入力信号が帰還信号以上であるときには加算部３４０に加算値の加算を行なわせる。一方、セレクタ３５６は、フリップフロップ３５２に保持されている制御信号がＨ信号であるとき、すなわち入力信号が帰還信号より小さいいときには加算部３４０に加算値の加算を行なわせない。
In addition, in the case of a configuration that does not include the
たとえば、入力信号の信号値が一定になったとき、ボトム比較部３１０によりＬ信号が出力され、セレクタ３５６からの指示に基づき、加算部３４０がフリップフロップ３３０に保持されている信号値に加算値を加算し、帰還信号として出力する。次に、この帰還信号の信号値は、一定になった入力信号の値より大きいため、ボトム比較部３１０によりＨ信号が出力され、加算部３４０はフリップフロップ３３０に保持されている入力信号の信号値への加算を行なうことなくそのまま帰還信号として出力する。
For example, when the signal value of the input signal becomes constant, the L signal is output from the
これにより、ボトム比較部３１０に同一の信号値を有する帰還信号および入力信号が入力されるため、ボトム比較部３１０から出力される制御信号がＨ信号からＬ信号に切替えられる。立上がり検出部３５０は、制御信号の切り替えを立ち上がりとして検出するため、フリップフロップ３６０は保持する信号値をフリップフロップ３３０に保持されている信号値に更新する。その後、このような処理が繰り返され、立上がり検出部３５０の出力が１クロックごとに切り替えられるため２次ボトム値を適切に保持することができる。
Thus, since the feedback signal and the input signal having the same signal value are input to the
なお、この例では、セレクタ３５６を設けることにより入力信号がボトムを持たなくなった場合に対する対策を採っているが、この問題点の解消方法はセレクタ３５６を備える仕組みに限定されない。たとえば、立上がり検出部３５０により所定期間に亘って立ち上がりが検出されなかったときには、フリップフロップ３６０に保持する信号値を更新させる構成を設けてもよい。
In this example, measures are taken against the case where the input signal does not have a bottom by providing the
また、１次ボトム値と前述のピークホールド回路２２における１次ピーク値とが逆転したときにフリップフロップ３６０に保持する信号値を更新させる構成を設けてもよい。さらに、２次ボトム値と前述のピークホールド回路２２における２次ピーク値とが逆転したときにフリップフロップ３６０に保持する信号値を更新させる制御部を設けてもよい。また、入力信号の方が帰還信号より小さい間に加算部３４０による加算が行なわれない事象を説明したが、セレクタ３５６は、０近辺の正もしくは負の値が加算されるようにしてもよい。つまり、ボトム比較部３１０により入力信号の信号値の方が帰還信号の信号値より小さいと判断されている間、加算値をゼロもしくはゼロ近辺に変化させる加算値制御部としてセレクタ３５６を機能させてもよい。
Further, a configuration may be provided in which the signal value held in the flip-
前記説明から明らかなように、以下の構成を発明として提案することができる。以下列記する。 As is apparent from the above description, the following configuration can be proposed as an invention. The following is listed.
＜付記１＞
前記レベル検出部は、
入力信号と所定の帰還信号を比較するピーク比較部と、
前記ピーク比較部により大きいと判断された方の信号値を保持する１次ピーク値保持部と、
前記１次ピーク値保持部に保持されている信号値から所定の減算値を減じて前記帰還信号として出力する減算部と、
前記１次ピーク値保持部に保持されている信号値が入力され、前記ピーク比較部による比較結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記１次ピーク値保持部から入力された信号値を保持する２次ピーク値保持部と、
を有する請求項２，４，５，６，９，１０，１２，１３，１４の内の何れか１項に記載のレベル制御装置。
<
The level detector is
A peak comparator for comparing the input signal and a predetermined feedback signal;
A primary peak value holding unit for holding a signal value determined to be larger in the peak comparison unit;
A subtraction unit that subtracts a predetermined subtraction value from the signal value held in the primary peak value holding unit and outputs it as the feedback signal;
When the signal value held in the primary peak value holding unit is input and the signal value of the input signal is smaller than the signal value of the feedback signal based on the comparison result by the peak comparison unit, the 1 A secondary peak value holding unit for holding the signal value input from the next peak value holding unit;
The level control device according to any one of
＜付記２＞
前記ピーク比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する立下り検出部をさらに備え、
前記２次ピーク値保持部は、前記立下り検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記１に記載のレベル制御装置。
<
Based on the comparison result by the peak comparison unit, further comprising a falling detection unit for detecting a transition point where the signal value of the input signal is smaller than the signal value of the feedback signal,
The secondary peak value holding unit updates the signal value held when the transition point is detected by the falling detection unit, and holds the updated signal value until the next transition point is detected. The level control device described in 1.
＜付記３＞
前記ピーク比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなった遷移点を検出する立下り検出部と、
前記ピーク比較部により前記入力信号の信号値の方が前記帰還信号の信号値より大きいと判断されている間、前記減算値をゼロもしくはゼロ近辺に変化させる減算値制御部と、
をさらに備え、
前記２次ピーク値保持部は、前記減算値制御部の制御に従って、前記立下り検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記１に記載のレベル制御装置。
<
Based on the comparison result by the peak comparison unit, a falling detection unit that detects a transition point where the signal value of the input signal is smaller than the signal value of the feedback signal;
While the signal value of the input signal is determined to be larger than the signal value of the feedback signal by the peak comparison unit, a subtraction value control unit that changes the subtraction value to zero or near zero;
Further comprising
The secondary peak value holding unit updates a signal value held when the transition point is detected by the falling detection unit according to the control of the subtraction value control unit, and the updated signal value is updated to the next transition point. The level control device according to
＜付記４＞
前記レベル検出部は、
入力信号と所定の帰還信号を比較するボトム比較部と、
前記ボトム比較部により小さいと判断された方の信号値を保持する１次ボトム値保持部と、
前記１次ボトム値保持部に保持されている信号値に所定の加算値を加算して前記帰還信号として出力する加算部と、
前記１次ボトム値保持部に保持されている信号値が入力され、前記ボトム比較部による比較結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなる際に前記１次ボトム値保持部から入力された信号値を保持する２次ボトム値保持部と、
を有する請求項２，４，５，６，９，１０，１２，１３，１４の内の何れか１項に記載のレベル制御装置。
<
The level detector is
A bottom comparator that compares the input signal with a predetermined feedback signal;
A primary bottom value holding unit that holds a signal value determined to be smaller in the bottom comparison unit;
An adding unit that adds a predetermined addition value to the signal value held in the primary bottom value holding unit and outputs the added value as the feedback signal;
When the signal value held in the primary bottom value holding unit is input and the signal value of the input signal becomes larger than the signal value of the feedback signal based on the comparison result by the bottom comparison unit, the 1 A secondary bottom value holding unit that holds the signal value input from the next bottom value holding unit;
The level control device according to any one of
＜付記５＞
前記ボトム比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなった遷移点を検出する立上がり検出部をさらに備え、
前記２次ボトム値保持部は、前記立上がり検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記４に記載のレベル制御装置。
<Appendix 5>
Based on the comparison result by the bottom comparison unit, further comprising a rise detection unit for detecting a transition point where the signal value of the input signal is larger than the signal value of the feedback signal,
The secondary bottom value holding unit updates a signal value held when the transition point is detected by the rising edge detection unit, and holds the updated signal value until a next transition point is detected. The level control device described.
＜付記６＞
前記ボトム比較部による比較結果に基づいて、前記入力信号の信号値の方が前記帰還信号の信号値より大きくなった遷移点を検出する立上がり検出部と、
前記ボトム比較部により前記入力信号の信号値の方が前記帰還信号の信号値より小さいと判断されている間、前記加算値をゼロもしくはゼロ近辺に変化させる加算値制御部と、
をさらに備え、
前記２次ボトム値保持部は、前記加算値制御部の制御に従って、前記立上がり検出部により前記遷移点が検出された際に保持する信号値を更新し、更新した信号値を次の遷移点が検出されるまで保持する
付記４に記載のレベル制御装置。
<Appendix 6>
Based on the comparison result by the bottom comparison unit, a rising detection unit that detects a transition point where the signal value of the input signal is larger than the signal value of the feedback signal;
An addition value control unit that changes the addition value to zero or near zero while the bottom comparison unit determines that the signal value of the input signal is smaller than the signal value of the feedback signal;
Further comprising
The secondary bottom value holding unit updates the signal value held when the transition point is detected by the rising detection unit according to the control of the addition value control unit, and the updated signal value is updated to the next transition point. The level control device according to
１…レベル制御装置、１０…ＤＣレベル調整部、１２…オフセット加算器、１２０…電圧ゲインアンプ、１３０…ゲイン制御部１３０、１８０…デジタル信号処理部、１９０…信号振幅算出部、２…情報記録再生装置、２０…ピークレベル検出部、２１０…ピーク比較部、２２…ピークホールド回路、２３０…フリップフロップ（１次ピーク値保持部）、２４０…減算部、２５０…立下り検出部、２５６…セレクタ（減算値制御部）、２６０…フリップフロップ（２次ピーク値保持部）、３…光ディスク装置、３０…ボトムレベル検出部、３１０…ボトム比較部、３２…ボトムホールド回路、３３０…フリップフロップ（１次ボトム値保持部）、３４０…加算部、３５０…立上がり検出部、３５６…セレクタ（加算値制御部）、３６０…フリップフロップ（２次ボトム値保持部）、４０…ＤＣ中心算出部、５０…ＤＣレベル制御部、６０…ＡＤ変換部、７０…ＡＣ中心算出部、７２…平均値検出回路、８０…ＤＣレベル補正部、９０…バイアス部、LDET…レベル検出部
DESCRIPTION OF
Claims (14)
前記入力信号の直流中心レベルと前記入力信号の交流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、前記入力信号に対して直流レベルの補正を加える直流レベル補正部と、
を備えたレベル制御装置。 At least one of an AC center calculation unit for obtaining an AC center level of an input signal and a DC center calculation unit for obtaining a DC center level of the input signal;
With respect to the input signal, the level of the external dividing point having a constant ratio with respect to the DC center level of the input signal and the AC center level of the input signal matches the reference level of the signal processing unit connected to the subsequent stage. A DC level correction unit for correcting the DC level;
A level control device.
前記直流中心算出部と、
前記入力信号の最大値および前記入力信号の最小値を検出するレベル検出部と、
を備え、
前記直流中心算出部は、前記レベル検出部で検出された前記入力信号の最大値および最小値に基づき、前記入力信号の直流中心レベルを求め、
前記直流レベル補正部は、前記入力信号の交流中心レベルをＶｍ、前記入力信号の直流中心レベルをＶｃとしたとき、前記外分点のレベルを（１＋κ）・Ｖｍ−κ・Ｖｃ（κは所定の値の係数）に基づき求める
請求項１に記載のレベル制御装置。 The AC center calculation unit;
The DC center calculation unit;
A level detector for detecting the maximum value of the input signal and the minimum value of the input signal;
With
The DC center calculation unit obtains a DC center level of the input signal based on the maximum value and the minimum value of the input signal detected by the level detection unit,
The DC level correcting unit sets the level of the external dividing point to (1 + κ) · Vm−κ · Vc (κ is a predetermined value) where the AC center level of the input signal is Vm and the DC center level of the input signal is Vc. The level control device according to claim 1, wherein the level control device is obtained on the basis of a coefficient of the value.
前記直流レベル補正部は、前記入力信号の交流中心レベルをＶｍとしたとき、前記外分点のレベルを（１＋κ）・Ｖｍ（κは所定の値の係数）に基づき求める
請求項１に記載のレベル制御装置。 Including the AC center calculation unit,
The DC level correction unit obtains the level of the outer dividing point based on (1 + κ) · Vm (κ is a coefficient of a predetermined value) when the AC center level of the input signal is Vm. Level control device.
前記直流中心算出部は、前記レベル検出部で検出された前記入力信号の最大値および最小値に基づき、前記入力信号の直流中心レベルを求め、
前記直流レベル補正部は、前記入力信号の直流中心レベルをＶｃとしたとき、前記外分点のレベルを−κ・Ｖｃ（κは所定の値の係数）に基づき求める
請求項１に記載のレベル制御装置。 A level detector for detecting a maximum value of the input signal and a minimum value of the input signal;
The DC center calculation unit obtains a DC center level of the input signal based on the maximum value and the minimum value of the input signal detected by the level detection unit,
2. The level according to claim 1, wherein the DC level correction unit obtains the level of the outer dividing point based on −κ · Vc (κ is a coefficient of a predetermined value) when the DC center level of the input signal is Vc. Control device.
前記直流レベル調整部から出力された前記アナログの出力信号をデジタルデータに変換するＡＤ変換部と、
前記ＡＤ変換部から出力されたデジタルデータの最大値および最小値を検出するレベル検出部と、
前記レベル検出部で検出された前記デジタルデータの最大値および最小値に基づき、前記デジタルデータの直流中心レベルを求める直流中心算出部と、
前記直流中心算出部で算出された直流中心レベルに基づき、前記デジタルデータの直流中心レベルが前記ＡＤ変換部の入力ダイナミックレンジの中央レベルと一致するように前記直流レベル制御信号を生成して前記直流レベル調整部に供給する直流レベル制御部と、
前記デジタルデータの交流中心レベルを求める交流中心算出部と、
前記デジタルデータの直流中心レベルと前記交流中心算出部により求められた前記デジタルデータの交流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、前記デジタルデータに対して直流レベルの補正を加える直流レベル補正部と、
を備え、
前記直流レベル補正部は、前記デジタルデータの交流中心レベルをＶｍとしたとき、前記外分点のレベルを（１＋κ）・Ｖｍ（κは所定の値の係数）に基づき求める
レベル制御装置。 A DC level adjusting unit that adjusts the DC level of the input signal by adding an analog input signal and a DC level control signal;
An AD converter that converts the analog output signal output from the DC level adjuster into digital data;
A level detection unit for detecting the maximum value and the minimum value of the digital data output from the AD conversion unit;
A DC center calculation unit for obtaining a DC center level of the digital data based on the maximum value and the minimum value of the digital data detected by the level detection unit;
Based on the DC center level calculated by the DC center calculation unit, the DC level control signal is generated so that the DC center level of the digital data matches the center level of the input dynamic range of the AD conversion unit, and the DC level is generated. A DC level control unit for supplying to the level adjustment unit;
An AC center calculation unit for obtaining an AC center level of the digital data;
The level of the external dividing point with a constant ratio between the DC center level of the digital data and the AC center level of the digital data obtained by the AC center calculation unit matches the reference level of the signal processing unit connected to the subsequent stage. As described above, a DC level correction unit that applies DC level correction to the digital data,
With
The level control device, wherein the DC level correction unit obtains the level of the outer dividing point based on (1 + κ) · Vm (κ is a coefficient of a predetermined value) when the AC center level of the digital data is Vm.
前記ＡＤ変換部の入力中心レベルに対して、前記アナログの入力信号の交流中心レベルを所定レベルに設定するバイアス部と、
前記ＡＤ変換部から出力されたデジタルデータの最大値および最小値を検出するレベル検出部と、
前記レベル検出部で検出された前記デジタルデータの最大値および最小値に基づき、前記デジタルデータの直流中心レベルを求める直流中心算出部と、
前記デジタルデータの交流中心レベルと前記直流中心算出部により求められた前記デジタルデータの直流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、前記デジタルデータに対して直流レベルの補正を加える直流レベル補正部と、
を備え、
前記直流レベル補正部は、前記デジタルデータの直流中心レベルをＶｃとしたとき、前記外分点のレベルを−κ・Ｖｃ（κは所定の値の係数）に基づき求める
レベル制御装置。 An AD converter for converting an analog input signal into digital data;
A bias unit that sets an AC center level of the analog input signal to a predetermined level with respect to an input center level of the AD conversion unit;
A level detection unit for detecting the maximum value and the minimum value of the digital data output from the AD conversion unit;
A DC center calculation unit for obtaining a DC center level of the digital data based on the maximum value and the minimum value of the digital data detected by the level detection unit;
The level of the external dividing point with a constant ratio between the AC center level of the digital data and the DC center level of the digital data obtained by the DC center calculation unit matches the reference level of the signal processing unit connected to the subsequent stage. As described above, a DC level correction unit that applies DC level correction to the digital data,
With
The level control device, wherein the DC level correction unit obtains the level of the outer dividing point based on -κ · Vc (κ is a coefficient of a predetermined value) when the DC center level of the digital data is Vc.
前記直流レベル補正部は、前記入力信号の交流中心レベルをＶｍとしたとき、前記外分点のレベルを、（１＋κ）・Ｖｍ−κ・Ｖｃに基づき求める
請求項６に記載のレベル制御装置。 An AC center calculation unit for obtaining an AC center level of the digital data;
The level control device according to claim 6, wherein the DC level correction unit obtains the level of the outer dividing point based on (1 + κ) · Vm−κ · Vc, where the AC center level of the input signal is Vm.
請求項１〜７の内の何れか１項に記載のレベル制御装置。 The level control apparatus according to any one of claims 1 to 7, wherein the DC level correction unit performs the correction on the assumption that a reference level of the signal processing unit is 0 level.
前記直流レベル調整部から出力された出力信号の最大値および最小値を検出するレベル検出部と、
前記レベル検出部で検出された前記出力信号の最大値および最小値に基づき、前記出力信号の直流中心レベルを求める直流中心算出部と、
前記直流中心算出部で算出された直流中心レベルに基づき、前記出力信号の直流中心レベルが前記直流レベル調整部の後段に接続される信号処理部の入力ダイナミックレンジの中央レベルと一致するように前記直流レベル制御信号を生成して前記直流レベル調整部に供給する直流レベル制御部と、
を備えたレベル制御装置。 A DC level adjusting unit that adjusts the DC level of the input signal by adding the input signal and the DC level control signal;
A level detection unit for detecting the maximum value and the minimum value of the output signal output from the DC level adjustment unit;
A DC center calculation unit for obtaining a DC center level of the output signal based on the maximum value and the minimum value of the output signal detected by the level detection unit;
Based on the DC center level calculated by the DC center calculation unit, the DC center level of the output signal matches the center level of the input dynamic range of the signal processing unit connected to the subsequent stage of the DC level adjustment unit. A DC level control unit that generates a DC level control signal and supplies the DC level control signal to the DC level adjustment unit;
A level control device.
前記信号処理部は、前記直流レベル調整部から出力された前記アナログの出力信号をデジタルデータに変換するＡＤ変換部であり、
前記レベル検出部は、前記出力信号に対応する前記ＡＤ変換部から出力された前記デジタルデータの最大値や最小値を検出する
請求項９に記載のレベル制御装置。 The input signal is an analog signal;
The signal processing unit is an AD conversion unit that converts the analog output signal output from the DC level adjustment unit into digital data,
The level control device according to claim 9, wherein the level detection unit detects a maximum value or a minimum value of the digital data output from the AD conversion unit corresponding to the output signal.
前記再生信号の交流中心レベルを求める交流中心算出部および前記再生信号の直流中心レベルを求める直流中心算出部の内の少なくとも一方と、
前記再生信号の直流中心レベルと前記再生信号の交流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、前記再生信号に対して直流レベルの補正を加える直流レベル補正部と、
を備えた情報記録再生装置。 A reading unit that reads the information from a recording medium on which the information is recorded and outputs the information as a reproduction signal;
At least one of an AC center calculation unit for obtaining an AC center level of the reproduction signal and a DC center calculation unit for obtaining a DC center level of the reproduction signal;
With respect to the reproduction signal, the level of the external dividing point having a constant ratio with respect to the DC center level of the reproduction signal and the AC center level of the reproduction signal matches the reference level of the signal processing unit connected to the subsequent stage. A DC level correction unit for correcting the DC level;
An information recording / reproducing apparatus.
アナログの前記再生信号と直流レベル制御信号を加算することで前記再生信号の直流レベルを調整する直流レベル調整部と、
前記直流レベル調整部から出力された前記アナログの出力信号をデジタルデータに変換するＡＤ変換部と、
前記ＡＤ変換部から出力されたデジタルデータの最大値および最小値を検出するレベル検出部と、
前記レベル検出部で検出された前記デジタルデータの最大値および最小値に基づき、前記デジタルデータの直流中心レベルを求める直流中心算出部と、
前記直流中心算出部で算出された直流中心レベルに基づき、前記デジタルデータの直流中心レベルが前記ＡＤ変換部の入力ダイナミックレンジの中央レベルと一致するように前記直流レベル制御信号を生成して前記直流レベル調整部に供給する直流レベル制御部と、
前記デジタルデータの交流中心レベルを求める交流中心算出部と、
前記デジタルデータの直流中心レベルと前記交流中心算出部により求められた前記デジタルデータの交流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、前記デジタルデータに対して直流レベルの補正を加える直流レベル補正部と、
を備え、
前記直流レベル補正部は、前記デジタルデータの交流中心レベルをＶｍとしたとき、前記外分点のレベルを（１＋κ）・Ｖｍ（κは所定の値の係数）に基づき求める
情報記録再生装置。 A reading unit that reads the information from a recording medium on which the information is recorded and outputs the information as a reproduction signal;
A DC level adjusting unit that adjusts the DC level of the reproduction signal by adding the analog reproduction signal and the DC level control signal;
An AD converter that converts the analog output signal output from the DC level adjuster into digital data;
A level detection unit for detecting the maximum value and the minimum value of the digital data output from the AD conversion unit;
A DC center calculation unit for obtaining a DC center level of the digital data based on the maximum value and the minimum value of the digital data detected by the level detection unit;
Based on the DC center level calculated by the DC center calculation unit, the DC level control signal is generated so that the DC center level of the digital data matches the center level of the input dynamic range of the AD conversion unit, and the DC level is generated. A DC level control unit for supplying to the level adjustment unit;
An AC center calculation unit for obtaining an AC center level of the digital data;
The level of the external dividing point with a constant ratio between the DC center level of the digital data and the AC center level of the digital data obtained by the AC center calculation unit matches the reference level of the signal processing unit connected to the subsequent stage. As described above, a DC level correction unit that applies DC level correction to the digital data,
With
The DC level correcting unit obtains the level of the outer dividing point based on (1 + κ) · Vm (κ is a coefficient of a predetermined value) when the AC center level of the digital data is Vm.
アナログの前記再生信号をデジタルデータに変換するＡＤ変換部と、
前記ＡＤ変換部の入力中心レベルに対して、前記アナログの再生信号の交流中心レベルを所定レベルに設定するバイアス部と、
前記ＡＤ変換部から出力されたデジタルデータの最大値および最小値を検出するレベル検出部と、
前記レベル検出部で検出された前記デジタルデータの最大値および最小値に基づき、前記デジタルデータの直流中心レベルを求める直流中心算出部と、
前記デジタルデータの交流中心レベルと前記直流中心算出部により求められた前記デジタルデータの直流中心レベルとに対する一定比の外分点のレベルが、後段に接続される信号処理部の基準レベルと一致するように、前記デジタルデータに対して直流レベルの補正を加える直流レベル補正部と、
を備え、
前記直流レベル補正部は、前記デジタルデータの直流中心レベルをＶｃとしたとき、前記外分点のレベルを−κ・Ｖｃ（κは所定の値の係数）に基づき求める
レベル制御装置。 A reading unit that reads the information from a recording medium on which the information is recorded and outputs the information as a reproduction signal;
An AD converter for converting the analog reproduction signal into digital data;
A bias unit that sets an AC center level of the analog reproduction signal to a predetermined level with respect to an input center level of the AD conversion unit;
A level detection unit for detecting the maximum value and the minimum value of the digital data output from the AD conversion unit;
A DC center calculation unit for obtaining a DC center level of the digital data based on the maximum value and the minimum value of the digital data detected by the level detection unit;
The level of the external dividing point with a constant ratio between the AC center level of the digital data and the DC center level of the digital data obtained by the DC center calculation unit matches the reference level of the signal processing unit connected to the subsequent stage. As described above, a DC level correction unit that applies DC level correction to the digital data,
With
The level control device, wherein the DC level correction unit obtains the level of the outer dividing point based on -κ · Vc (κ is a coefficient of a predetermined value) when the DC center level of the digital data is Vc.
前記再生信号と直流レベル制御信号を加算することで前記再生信号の直流レベルを調整する直流レベル調整部と、
前記直流レベル調整部から出力された出力信号の最大値を検出するピークレベル検出部と、
前記直流レベル調整部から出力された出力信号の最小値を検出するボトムレベル検出部と、
前記ピークレベル検出部で検出された前記出力信号の最大値および前記ボトムレベル検出部で検出された前記出力信号の最小値に基づき、前記出力信号の直流中心レベルを求める直流中心算出部と、
前記直流中心算出部で算出された直流中心レベルに基づき、前記出力信号の直流中心レベルが前記直流レベル調整部の後段に接続される信号処理部の入力ダイナミックレンジの中央レベルと一致するように前記直流レベル制御信号を生成して前記直流レベル調整部に供給する直流レベル制御部と、
を備えた情報記録再生装置。 A reading unit that reads the information from a recording medium on which the information is recorded and outputs the information as a reproduction signal;
A DC level adjustment unit that adjusts the DC level of the reproduction signal by adding the reproduction signal and a DC level control signal;
A peak level detection unit for detecting the maximum value of the output signal output from the DC level adjustment unit;
A bottom level detection unit for detecting a minimum value of an output signal output from the DC level adjustment unit;
A DC center calculation unit for obtaining a DC center level of the output signal based on a maximum value of the output signal detected by the peak level detection unit and a minimum value of the output signal detected by the bottom level detection unit;
Based on the DC center level calculated by the DC center calculation unit, the DC center level of the output signal matches the center level of the input dynamic range of the signal processing unit connected to the subsequent stage of the DC level adjustment unit. A DC level control unit that generates a DC level control signal and supplies the DC level control signal to the DC level adjustment unit;
An information recording / reproducing apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008118407A JP5056569B2 (en) | 2008-04-30 | 2008-04-30 | Level control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008118407A JP5056569B2 (en) | 2008-04-30 | 2008-04-30 | Level control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009266354A true JP2009266354A (en) | 2009-11-12 |
| JP5056569B2 JP5056569B2 (en) | 2012-10-24 |
Family
ID=41391987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008118407A Expired - Fee Related JP5056569B2 (en) | 2008-04-30 | 2008-04-30 | Level control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5056569B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211526A (en) * | 1992-01-30 | 1993-08-20 | Nippon Denshin Kogyo Kk | Dc center level automatic correction circuit for base band signal |
| JPH08329607A (en) * | 1995-06-05 | 1996-12-13 | Nec Corp | Ad conversion device for regenerating digital data |
| JP2001084702A (en) * | 1999-09-17 | 2001-03-30 | Sony Corp | Offset-adjusting circuit and reader using the same |
| JP2002314416A (en) * | 2001-04-17 | 2002-10-25 | Sony Corp | Asymmetry correction circuit and information reproducing device employing it |
| JP2007059018A (en) * | 2005-08-26 | 2007-03-08 | Nec Corp | Information signal reproducing device and method, and optical disk reproducing apparatus |
| JP2009146514A (en) * | 2007-12-14 | 2009-07-02 | Sony Corp | Reproduction device and envelope detection method |
-
2008
- 2008-04-30 JP JP2008118407A patent/JP5056569B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211526A (en) * | 1992-01-30 | 1993-08-20 | Nippon Denshin Kogyo Kk | Dc center level automatic correction circuit for base band signal |
| JPH08329607A (en) * | 1995-06-05 | 1996-12-13 | Nec Corp | Ad conversion device for regenerating digital data |
| JP2001084702A (en) * | 1999-09-17 | 2001-03-30 | Sony Corp | Offset-adjusting circuit and reader using the same |
| JP2002314416A (en) * | 2001-04-17 | 2002-10-25 | Sony Corp | Asymmetry correction circuit and information reproducing device employing it |
| JP2007059018A (en) * | 2005-08-26 | 2007-03-08 | Nec Corp | Information signal reproducing device and method, and optical disk reproducing apparatus |
| JP2009146514A (en) * | 2007-12-14 | 2009-07-02 | Sony Corp | Reproduction device and envelope detection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5056569B2 (en) | 2012-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3750555B2 (en) | Asymmetry correction circuit and information reproducing apparatus using the same | |
| US7616547B2 (en) | High-speed mixed analog/digital PRML data detection and clock recovery apparatus and method for data storage | |
| JP4641815B2 (en) | Optical disk playback device | |
| US6788484B2 (en) | PLL circuit, data detection circuit and disk apparatus | |
| KR100490498B1 (en) | Digital recording/data reproducing apparatus | |
| US8027233B2 (en) | Optical disk device | |
| JP3996601B2 (en) | Signal processing apparatus and signal processing method | |
| EP1017053B1 (en) | Data reproduction apparatus for optical disc system | |
| US20080218890A1 (en) | Baseline correction apparatus | |
| US7535811B2 (en) | Disk device and disk reproduction method that prevents a wrong reproducing operation when a defect on the disk is determined | |
| JP3597433B2 (en) | Clock adjustment device and optical disk device in data reproduction system | |
| JP4707314B2 (en) | Method for compensating for offset in asymmetric playback signal | |
| JP2006164487A (en) | Waveform equalizer and equalization method, waveform equalization program, and computer readable recording medium which records waveform equalization program | |
| JP4837778B2 (en) | Reproduction signal processing device and video display device | |
| JP5056569B2 (en) | Level control device | |
| US20010004392A1 (en) | Arrangement for receiving a digital signal from a transmission medium | |
| EP1496515B1 (en) | Method for adaptive recovery | |
| JP4281171B2 (en) | Offset adjustment circuit and reader using the same | |
| KR100884000B1 (en) | Defect processing apparatus in optical disc device | |
| EP1408503B1 (en) | Method for compensating an offset in an asymmetric reproduction signal | |
| JP2004342290A (en) | Electronic circuit for decoding read-out signal from optical storage medium, electronic apparatus for reading optical storage medium, method for reading optical storage medium, and computer program product thereof | |
| JP2005174472A (en) | Automatic equalizer, automatic equalization method, and recording medium storing automatic equalization program | |
| WO2008053543A1 (en) | Device and method for reproducing information and computer program | |
| JPH10134512A (en) | Adaptive waveform equalizer and magnetic disk apparatus using the same | |
| JP2005285290A (en) | Automatic equalizer, automatic equalizing method, program storage medium, and digital reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100909 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100909 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |