JP2009265357A

JP2009265357A - Electro-optical device and electronic device

Info

Publication number: JP2009265357A
Application number: JP2008114925A
Authority: JP
Inventors: Takashi Egami; 孝史江上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-04-25
Filing date: 2008-04-25
Publication date: 2009-11-12

Abstract

<P>PROBLEM TO BE SOLVED: To display a high-quality image in an electro-optical device such as a liquid crystal device while achieving space savings. <P>SOLUTION: The electro-optical device includes: a data line (6a) and a scanning line (3a) that extend while crossing each other on a base (10); a pixel electrode (9a) provided for each pixel; a semiconductor layer (1a) having a channel region (1a'), a data line-side source drain region (1d), and a pixel electrode-side source drain region (1e); an upper capacitor electrode (300) formed on the upper layer of the semiconductor layer and having the light-shielding properties; and a lower capacitor electrode (71) formed on the lower layer of the upper capacitor electrode via a capacitance insulating film (75) and constructing a storage capacitor (70) together with the upper capacitor electrode. The upper capacitor electrode has a planar portion that at least partially overlaps with the semiconductor layer and the lower capacitor layer, and a sidewall portion provided from the planar portion to either the same layer as the semiconductor layer or a position underneath the semiconductor layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。投射型表示装置の場合は特に、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）におけるリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段が液晶ライトバルブに内蔵されている。 A liquid crystal device which is an example of this type of electro-optical device is frequently used not only as a direct-view display but also as a light modulation means (light valve) of, for example, a projection display device. In the case of a projection display device, in particular, strong light from a light source is incident on a liquid crystal light valve. This light causes an increase in leakage current or malfunction in a thin film transistor (TFT) in the liquid crystal light valve. The liquid crystal light valve has a light blocking means for blocking incident light.

例えば特許文献１及び２では、ＴＦＴを構成する半導体層の上層側に位置するゲート電極と下層側に位置する遮光膜とをコンタクトホール等によって互いに接続することで、半導体層の上層側及び下層側からの入射光に加えて、側方から入射しようとする光を遮光するという技術が開示されている。 For example, in Patent Documents 1 and 2, the gate electrode located on the upper layer side of the semiconductor layer constituting the TFT and the light shielding film located on the lower layer side are connected to each other by contact holes or the like, so that the upper layer side and lower layer side of the semiconductor layer are connected. In addition to the incident light from, a technique is disclosed in which light entering from the side is shielded.

特開２００３−３０７７２５号公報JP 2003-307725 A 特開２００６−１７１１３６号公報JP 2006-171136 A

しかしながら、上述した技術においては、ゲート電極と遮光膜とを電気的に接続するためのコンタクトホールを形成することが必要となるため、その分、配線等の配置スペースが狭くなってしまうおそれがある。特に、装置の小型化や高精細化を実現しようとする際には、このような狭配線は設計におけるレイアウトの自由度を大きく狭めてしまう。即ち、上述した技術には、遮光が実現されたとしても、製造上の不都合が生じてしまうという技術的問題点がある。 However, in the above-described technique, since it is necessary to form a contact hole for electrically connecting the gate electrode and the light shielding film, the arrangement space for wiring and the like may be reduced accordingly. . In particular, when trying to achieve downsizing and high definition of the device, such narrow wiring greatly narrows the degree of freedom of layout in design. In other words, the above-described technique has a technical problem that even if light shielding is realized, a manufacturing inconvenience occurs.

本発明は、例えば上述した問題点に鑑みなされたものであり、省スペースを実現しつつ、高品質な画像を表示可能な電気光学装置及び電子機器を提供することを課題とする。 SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device and an electronic apparatus that can display a high-quality image while saving space.

本発明の電気光学装置は上記課題を解決するために、基板と、該基板上において、互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域及び前記画素電極に電気的に接続された画素電極側ソースドレイン領域を有する半導体層と、前記半導体層の上層側に形成された遮光性を有する上部容量電極と、前記上部容量電極の下層側に容量絶縁膜を介して形成されており、前記上部容量電極と蓄積容量を構築する下部容量電極とを備え、前記上部容量電極は、前記基板上で平面的に見て、前記半導体層及び前記下部容量電極と少なくとも部分的に重なる平面部、及び前記基板の断面方向で見て、前記平面部から前記半導体層と同じ層又は前記半導体層より下層側の位置にわたって設けられる側壁部を有する。 In order to solve the above-described problem, an electro-optical device according to an aspect of the invention corresponds to a substrate, a data line and a scanning line that extend across the substrate, and an intersection of the data line and the scanning line. A pixel electrode provided for each prescribed pixel; a channel region; a data line side source / drain region electrically connected to the data line; and a pixel electrode side source / drain region electrically connected to the pixel electrode. A light-shielding upper capacitive electrode formed on an upper layer side of the semiconductor layer, and a lower layer side of the upper capacitive electrode via a capacitive insulating film, the upper capacitive electrode and the storage capacitor A lower capacitive electrode for constructing the semiconductor substrate, the upper capacitive electrode as viewed in plan on the substrate, and a planar portion at least partially overlapping the semiconductor layer and the lower capacitive electrode, and a section of the substrate. Viewed in the direction, having a side wall portion provided over the position of the lower side of the same layer or the semiconductor layer and the semiconductor layer from the planar portion.

本発明の電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が行われる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して、トランジスタに対応して設けられた画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。 According to the electro-optical device of the present invention, during the operation, for example, the scanning signal is supplied from the scanning line while the supply of the image signal from the data line to the pixel electrode is controlled, and the so-called active matrix image display is performed. The image signal is transferred from the data line to the transistor at a predetermined timing by turning on / off a transistor, which is a switching element electrically connected between the data line and the pixel electrode, according to a scanning signal supplied from the scanning line. And is supplied to the pixel electrode provided corresponding to the transistor. The pixel electrode is a transparent electrode made of a transparent conductive material such as ITO (Indium Tin Oxide), for example, and a plurality of pixel electrodes are provided in a matrix form in a region to be a display region on the substrate corresponding to the intersection of the data line and the scanning line. It is done.

上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層を含んで構築されている。半導体層は光に弱く、仮に光が入射すると光リークが発生し、半導体層に流れるべきでないリーク電流が流れてしまうおそれがある。リーク電流は、例えば装置の誤動作や画質の低下を招く。 The above-described transistor is constructed including a semiconductor layer having a channel region, a data line side source / drain region, and a pixel electrode side source / drain region. The semiconductor layer is weak to light, and if light enters, light leakage occurs, and there is a possibility that a leakage current that should not flow through the semiconductor layer flows. The leak current causes, for example, malfunction of the apparatus and deterioration of image quality.

本発明では、半導体層に光が入射するのを防止するため、半導体層の上層側に遮光性を有する容量上部電極が形成されている。上部容量電極は、例えばＡｌ（アルミニウム）等の遮光性の高い金属を含んで構成されている。 In the present invention, in order to prevent light from entering the semiconductor layer, a capacitor upper electrode having a light shielding property is formed on the upper layer side of the semiconductor layer. The upper capacitor electrode includes a metal having a high light shielding property such as Al (aluminum).

ここで特に、上部容量電極は、基板上で平面的に見て、半導体層及び下部容量電極と少なくとも部分的に重なる平面部を有するように形成されている。即ち、上部容量電極は、半導体層に対して上層側から入射しようとする光を遮光すると共に、下部容量電極と蓄積容量を構築することで、保持特性を向上させている。よって、表示する画像の品質を向上させることが可能である。 Here, in particular, the upper capacitor electrode is formed so as to have a planar portion that at least partially overlaps the semiconductor layer and the lower capacitor electrode when viewed in plan on the substrate. In other words, the upper capacitor electrode shields light that is about to enter the semiconductor layer from the upper layer side, and improves the holding characteristics by constructing the lower capacitor electrode and the storage capacitor. Therefore, the quality of the displayed image can be improved.

また上部容量電極は、基板の断面方向で見て、平面部から半導体層と同じ層又は半導体層より下層側の位置にわたって設けられる側壁部を有するように形成されている。側壁部は、平面部から下層側に延在するように形成される。これにより、半導体層は、平面部及び側壁部によって少なくとも部分的に囲われる。よって、半導体層に上層側から入射しようとする光に加えて、側方から入射しようとする光も遮光することが可能となる。即ち、半導体層に対する遮光能力を、大幅に向上させることができる。 In addition, the upper capacitor electrode is formed to have a side wall portion that extends from the plane portion to the same layer as the semiconductor layer or a position on the lower layer side of the semiconductor layer when viewed in the cross-sectional direction of the substrate. The side wall portion is formed to extend from the flat surface portion to the lower layer side. Thereby, the semiconductor layer is at least partially surrounded by the planar portion and the sidewall portion. Therefore, in addition to the light entering the semiconductor layer from the upper layer side, the light entering from the side can be blocked. That is, the light shielding ability with respect to the semiconductor layer can be greatly improved.

尚、上述した側壁部は、例えば各層の間に設けられる層間絶縁膜を所定の形状にエッチングすることで容易に形成することができる。また、コンタクトホールのように、一度下層側に達した部分を、再び元の高さまで戻さなくてもよいため、配置スペースが小さくて済む。よって、設計時のレイアウトの自由度も増大する。 Note that the above-described side wall portion can be easily formed by, for example, etching an interlayer insulating film provided between each layer into a predetermined shape. Further, since it is not necessary to return the part once reaching the lower layer side like the contact hole to the original height again, the arrangement space can be reduced. Therefore, the degree of freedom of layout at the time of design increases.

以上説明したように、本発明の電気光学装置によれば、省スペースを実現しつつ、半導体層に入射しようとする光を効果的に遮光することができる。従って、高品質な画像を表示することが可能である。 As described above, according to the electro-optical device of the present invention, it is possible to effectively shield light that is about to enter the semiconductor layer while realizing space saving. Therefore, it is possible to display a high quality image.

本発明の電気光学装置の一態様では、前記下部容量電極は、前記側壁部の少なくとも一部と前記容量絶縁膜を介して対向配置するように形成されている。 In one aspect of the electro-optical device of the present invention, the lower capacitor electrode is formed so as to be opposed to at least a part of the side wall portion with the capacitor insulating film interposed therebetween.

この態様によれば、下部容量電極が、上部容量電極の側壁部と対向配置するように形成されているため、平面部に加えて側壁部とも蓄積容量を構築することができる。よって、容量を増大させることができ、保持特性を大きく向上させることが可能である。従って、より高品質な画像を表示させることが可能となる。 According to this aspect, since the lower capacitor electrode is formed so as to face the side wall portion of the upper capacitor electrode, a storage capacitor can be constructed with the side wall portion in addition to the plane portion. Therefore, the capacity can be increased and the retention characteristics can be greatly improved. Therefore, a higher quality image can be displayed.

本発明の電気光学装置の他の態様では、前記半導体層は、前記データ線に沿う方向に延在しており、前記側壁部は、前記データ線に沿う方向で前記半導体層を側方から覆う第１側壁部分を有するように形成されている。 In another aspect of the electro-optical device according to the aspect of the invention, the semiconductor layer extends in a direction along the data line, and the side wall covers the semiconductor layer from a side in the direction along the data line. The first side wall portion is formed.

この態様によれば、半導体層はデータ線に沿う方向に延在されており、典型的には、基板上で平面的に見て、データ線と重なるように形成されている。 According to this aspect, the semiconductor layer extends in the direction along the data line, and is typically formed so as to overlap the data line when viewed in plan on the substrate.

本態様では、上部容量電極における側壁部は、データ線に沿う方向で半導体層を側方から覆う第１側壁部分を有するように形成されている。即ち、第１側壁部分は、半導体層の延在する一の方向に沿って形成されており、一の方向と交わる方向から半導体層に入射しようとする光を遮光することができる。よって、光リークの発生を低減させることができ、画質を向上させることが可能である。 In this aspect, the side wall portion of the upper capacitor electrode is formed to have a first side wall portion that covers the semiconductor layer from the side in the direction along the data line. That is, the first side wall portion is formed along one direction in which the semiconductor layer extends, and can block light that enters the semiconductor layer from a direction intersecting with the one direction. Therefore, occurrence of light leakage can be reduced and image quality can be improved.

上述した側壁部が第１側壁部分を有するように形成されている態様では、前記側壁部は、前記第１側壁部分から前記走査線に沿う方向に延びる第２側壁部分を有するように形成されてもよい。 In the aspect in which the side wall portion is formed to have the first side wall portion, the side wall portion is formed to have the second side wall portion extending from the first side wall portion in the direction along the scanning line. Also good.

この場合、上部容量電極が、データ線に沿う方向に延びる第１側壁部分に加えて、走査線に沿う方向に延びる第２側壁部分を有するため、半導体層に対する遮光能力をより向上させることが可能である。よって、光リークの発生を低減させることができ、画質を向上させることが可能である。 In this case, since the upper capacitor electrode has the second side wall portion extending in the direction along the scanning line in addition to the first side wall portion extending in the direction along the data line, it is possible to further improve the light shielding ability with respect to the semiconductor layer. It is. Therefore, occurrence of light leakage can be reduced and image quality can be improved.

本発明の電気光学装置の他の態様では、前記半導体層の下層側に、前記基板上で平面的に見て、前記半導体層と少なくとも部分的に重なるように形成された下側遮光膜を更に備える。 In another aspect of the electro-optical device according to the aspect of the invention, a lower light-shielding film formed on the lower layer side of the semiconductor layer so as to at least partially overlap the semiconductor layer when viewed in plan on the substrate is further provided. Prepare.

この態様によれば、半導体層の下層側には、基板上で平面的に見て、半導体層と少なくとも部分的に重なるように形成された下側遮光膜が設けられているため、下層側（即ち、基板側）から半導体層に入射しようとする光を遮光することができる。よって、光リークの発生を低減させることができ、画質を向上させることが可能である。 According to this aspect, the lower light-shielding film is provided on the lower layer side of the semiconductor layer so as to at least partially overlap the semiconductor layer when viewed in plan on the substrate. That is, it is possible to block light that enters the semiconductor layer from the substrate side). Therefore, occurrence of light leakage can be reduced and image quality can be improved.

尚、遮光能力を高める観点からすれば、容量上部電極における側壁部は、下側遮光膜より下層側の位置にわたって設けられるように形成される方が望ましい。また、側壁部と下側遮光膜との間隙は、より小さくされる方が望ましい。 From the viewpoint of enhancing the light shielding capability, it is desirable that the side wall portion of the capacitor upper electrode is formed so as to be provided over a lower layer side position than the lower light shielding film. Further, it is desirable that the gap between the side wall portion and the lower light shielding film be made smaller.

本発明の電気光学装置の他の態様では、前記半導体層は、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、及び前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有し、前記側壁部は、前記第２の接続領域を側方から少なくとも部分的に覆うように形成されている。 In another aspect of the electro-optical device of the present invention, the semiconductor layer includes a first junction region formed between the channel region and the data line side source / drain region, and the channel region and the pixel electrode side source / drain. It has the 2nd junction field formed between fields, and the side wall part is formed so that the 2nd connection field may be covered at least partially from the side.

この態様によれば、半導体層には、チャネル領域及びデータ線側ソースドレイン領域間に第１の接合領域が形成されている。また、チャネル領域及び画素電極側ソースドレイン領域間に第２の接合領域が形成されている。尚、第１及び第２の接合領域は、典型的には、ＬＤＤ（Lightly Doped Drain）領域である。 According to this aspect, the first junction region is formed in the semiconductor layer between the channel region and the data line side source / drain region. A second junction region is formed between the channel region and the pixel electrode side source / drain region. Note that the first and second junction regions are typically LDD (Lightly Doped Drain) regions.

本態様では特に、容量上部電極における側壁部は、上述した第２の接合領域を側方から部分的に覆うように形成されている。よって、第２の接合領域における遮光能力を確実に高めることができる。 In this aspect, in particular, the side wall portion of the capacitor upper electrode is formed so as to partially cover the second junction region described above from the side. Therefore, the light shielding capability in the second bonding region can be reliably increased.

接合領域は、半導体層の中でも光リークが発生し易い部位であり、チャネル領域及び画素電極側ソースドレイン領域間に形成される第２の接合領域は、特に光リークが発生し易い。本態様では、第２の接合領域における遮光能力が高められるため、効率的に光リークの発生を低減させることができる。従って、表示する画像の品質を向上させることが可能である。 The junction region is a portion where light leakage is likely to occur in the semiconductor layer, and light leakage is particularly likely to occur in the second junction region formed between the channel region and the pixel electrode side source / drain region. In this aspect, since the light shielding capability in the second junction region is enhanced, the occurrence of light leakage can be efficiently reduced. Therefore, the quality of the displayed image can be improved.

本発明の電気光学装置の他の態様では、前記平面部には、前記データ線及び前記半導体層を互いに電気的に接続する第１コンタクトホールと、前記画素電極及び前記下部容量電極を互いに電気的に接続する第２コンタクトホールとが形成されている。 In another aspect of the electro-optical device according to the aspect of the invention, the planar portion includes a first contact hole that electrically connects the data line and the semiconductor layer, and the pixel electrode and the lower capacitor electrode that are electrically connected to each other. And a second contact hole connected to.

この態様によれば、上部容量電極における平面部には、第１コンタクトホールが形成されており、この第１コンタクトホールを介して、データ線及び半導体層が互いに電気的に接続される。また、上部容量電極における平面部には、上述した第１コンタクトホールに加えて、第２コンタクトホールが形成されており、この第２コンタクトホールを介して、画素電極及び下部容量電極が互いに電気的に接続される。尚、下部容量電極は、半導体層に電気的に接続されている。 According to this aspect, the first contact hole is formed in the planar portion of the upper capacitor electrode, and the data line and the semiconductor layer are electrically connected to each other through the first contact hole. In addition to the first contact hole described above, a second contact hole is formed in the planar portion of the upper capacitor electrode, and the pixel electrode and the lower capacitor electrode are electrically connected to each other via the second contact hole. Connected to. Note that the lower capacitor electrode is electrically connected to the semiconductor layer.

上述した構成によれば、データ線から出力される画像信号を、スイッチング素子であるトランジスタを形成する半導体層を介して、画素電極に供給することが可能である。よって、確実に画像を表示させることが可能となる。 According to the above-described configuration, the image signal output from the data line can be supplied to the pixel electrode through the semiconductor layer forming the transistor that is a switching element. Therefore, it is possible to display an image reliably.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、省スペースを実現しつつ、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。 According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television set, and a television display capable of performing high-quality display while realizing space saving. Various electronic devices such as a cellular phone, an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a video phone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

＜電気光学装置＞
先ず、本実施形態に係る電気光学装置について図１から図１１を参照して説明する。尚、以下では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。 <Electro-optical device>
First, the electro-optical device according to the present embodiment will be described with reference to FIGS. Hereinafter, a TFT active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of the electro-optical device of the present invention, is taken as an example.

＜第１実施形態＞
第１実施形態に係る電気光学装置について、図１から図８を参照して説明する。 <First Embodiment>
The electro-optical device according to the first embodiment will be described with reference to FIGS.

先ず、第１実施形態に係る電気光学装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、第１実施形態に係る電気光学装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。 First, the overall configuration of the electro-optical device according to the first embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the electro-optical device according to the first embodiment, and FIG. 2 is a cross-sectional view taken along line HH ′ of FIG.

図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。 1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。 The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass bead is dispersed for setting the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。尚、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。 A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。 A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display area 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。 On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with a vertical conduction material are disposed in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図２では図示を省略してあるが、この積層構造の上に、ＩＴＯ等の透明材料からなる画素電極９ａが、画素毎に所定のパターンで島状に形成されている。 In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO are formed in an island shape in a predetermined pattern for each pixel on the laminated structure. Has been.

画素電極９ａは、対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面、即ち画素電極９ａ上には、配向膜１６が画素電極９ａを覆うように形成されている。 The pixel electrode 9 a is formed in the image display area 10 a on the TFT array substrate 10 so as to face the counter electrode 21. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板２０におけるＴＦＴアレイ基板１０との対向面上には、遮光膜２３が形成されている。遮光膜２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に形成されている。対向基板２０において、遮光膜２３によって非開口領域が規定され、遮光膜２３によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜２３をストライプ状に形成し、該遮光膜２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。 A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area that transmits light emitted from, for example, a projector lamp or a direct viewing backlight. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向するように形成されている。また遮光膜２３上には、画像表示領域１０ａにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しないカラーフィルタが形成されるようにしてもよい。対向基板２０の対向面上における、対向電極２１上には、配向膜２２が形成されている。 On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. Further, in order to perform color display in the image display region 10a, a color filter (not shown in FIG. 2) may be formed on the light shielding film 23 in a region including a part of the opening region and the non-opening region. Good. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。 1 and 2, on the TFT array substrate 10, in addition to the drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled to obtain data. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

次に、第１実施形態に係る電気光学装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、第１実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 Next, the electrical configuration of the pixel portion of the electro-optical device according to the first embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to the first embodiment.

図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。 In FIG. 3, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the electro-optical device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

ＴＦＴ３０のゲートには、走査線３ａが電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。 The scanning line 3a is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulse-scans the scanning signals G1, G2,. Gm is applied in this order in a line sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。 The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線３００に接続されている。蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。蓄積容量７０の詳細な構成については後述する。 In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor line 300 with a fixed potential so as to have a constant potential. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved. A detailed configuration of the storage capacitor 70 will be described later.

次に、上述の動作を実現する画素部の具体的な構成について、図４から図８を参照して説明する。ここに図４は、第１実施形態に係る電気光学装置のＴＦＴ周辺の構成を示す平面図であり、図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図４では、説明の便宜上、各層を透過的に図示しており、図５で示す部材のいくつかを省略している。 Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. FIG. 4 is a plan view showing a configuration around the TFT of the electro-optical device according to the first embodiment, and FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. In FIG. 4, for convenience of explanation, each layer is shown transparently, and some of the members shown in FIG. 5 are omitted.

図４において、データ線６ａ及び走査線３ａは互いに交差するように設けられている。走査線３ａは、図中のＸ方向に沿って延びており、データ線６ａは、図中のＹ方向に沿って延びている。尚、ここでは図示していないが、データ線６ａ及び走査線３ａ等によって規定される非開口領域を除く開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）には、画素電極９ａがマトリクス状に複数設けられている。走査線３ａ及びデータ線６ａが互いに交差する個所の各々には画素スイッチング用のＴＦＴ３０が設けられている。 In FIG. 4, the data line 6a and the scanning line 3a are provided so as to cross each other. The scanning line 3a extends along the X direction in the drawing, and the data line 6a extends along the Y direction in the drawing. Although not shown here, an opening area excluding a non-opening area defined by the data line 6a, the scanning line 3a, etc. (that is, an area where light that actually contributes to display is transmitted or reflected in each pixel). ) Is provided with a plurality of pixel electrodes 9a in a matrix. A pixel switching TFT 30 is provided at each of the locations where the scanning line 3a and the data line 6a intersect each other.

図４及び図５において、ＴＦＴ３０は、半導体層１ａと、ゲート電極３ｂとを含んで構成されている。 4 and 5, the TFT 30 includes a semiconductor layer 1a and a gate electrode 3b.

ゲート電極３ｂは、走査線３ａの一部として形成されており、例えば導電性ポリシリコンから形成されている。ゲート電極３ｂ及び半導体層１ａ間は、ゲート絶縁膜２によって絶縁されている。また、絶縁膜２０２を設けることで、半導体層１ａにおけるチャネル領域１ａ’以外の部位に対して近付き過ぎないように形成されている。 The gate electrode 3b is formed as a part of the scanning line 3a, and is made of, for example, conductive polysilicon. The gate electrode 3b and the semiconductor layer 1a are insulated by the gate insulating film 2. Further, by providing the insulating film 202, the semiconductor layer 1a is formed so as not to be too close to a portion other than the channel region 1a '.

半導体層１ａは、例えばポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。 The semiconductor layer 1a is made of, for example, polysilicon, and has a channel region 1a ′ having a channel length along the Y direction, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side. It consists of a source / drain region 1e. That is, the TFT 30 has an LDD structure.

データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。 The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by, for example, ion implantation. This is an impurity region. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region can be reduced, and a decrease in the on-current flowing when the TFT 30 is operating can be suppressed. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity implantation is performed in the data line side LDD region 1b and the pixel electrode side LDD region 1c. A self-alignment type in which the data line side source / drain region and the pixel electrode side source / drain region are formed by implanting the concentration may be used.

図４及び図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも下地絶縁膜１２を介して下層側には、下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。下側遮光膜１１ａは、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光する。 4 and 5, a lower light-shielding film 11a is provided on the lower layer side of the TFT 30 on the TFT array substrate 10 with the base insulating film 12 interposed therebetween. The lower light-shielding film 11a is made of, for example, at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). It is made of a light shielding material such as a simple metal, alloy, metal silicide, polysilicide, or a laminate of these. The lower light-shielding film 11a is reflected from the back surface of the TFT array substrate 10 or light emitted from another liquid crystal device by a multi-plate projector or the like and penetrates the combined optical system, and enters the device from the TFT array substrate 10 side. The channel region 1a ′ of the TFT 30 and its surroundings are shielded from incident return light.

図５において、下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。 In FIG. 5, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11 a, so that roughening during polishing of the surface of the TFT array substrate 10 can be achieved. The pixel switching TFT 30 has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt remaining after cleaning.

図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも第１層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。蓄積容量７０は、下部容量電極７１と上部容量電極３００が誘電体膜７５を介して対向配置されることにより形成されている。 In FIG. 5, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the first interlayer insulating film 41. The storage capacitor 70 is formed by disposing the lower capacitor electrode 71 and the upper capacitor electrode 300 to face each other with the dielectric film 75 interposed therebetween.

上部容量電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設されており、データ線６ａが延びる方向（即ち、図４におけるＹ方向）で互いに隣り合う画素の上部容量電極３００と、互いに電気的に接続されている。上部容量電極３００は定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。この場合には、上部容量電極３００の内臓遮光膜としての機能を高めることができる。 The upper capacitor electrode 300 extends from the image display region 10a in which the pixel electrode 9a is disposed to the periphery thereof, and the upper capacitor of the pixels adjacent to each other in the direction in which the data line 6a extends (ie, the Y direction in FIG. 4). The electrodes 300 are electrically connected to each other. The upper capacitor electrode 300 is a fixed potential side capacitor electrode that is electrically connected to a constant potential source and maintained at a fixed potential. The upper capacitor electrode 300 is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and functions as an upper light-shielding film (built-in light-shielding film) that shields the TFT 30. To do. The upper capacitor electrode 300 includes, for example, at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd, a metal simple substance, an alloy, a metal silicide, a polysilicide, and the like laminated. You may be comprised from things. In this case, the function of the upper capacitor electrode 300 as a built-in light shielding film can be enhanced.

下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３を介して画素電極側ソースドレイン領域１ｅと電気的に接続される。また、ここでは図示していないが、中継層等を介して、画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、ここでの蓄積容量７０は、所謂ＭＩＳ構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能を有してもよい。 The lower capacitor electrode 71 is a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1 e through the contact hole 83. Although not shown here, it is electrically connected to the pixel electrode 9a via a relay layer or the like. That is, the lower capacitor electrode 71 relays the electrical connection between the pixel electrode side source / drain region 1e and the pixel electrode 9a. The lower capacitor electrode 71 is made of conductive polysilicon. Therefore, the storage capacitor 70 here has a so-called MIS structure. The lower capacitor electrode 71 has a function as a light absorption layer or a light shielding film disposed between the upper capacitor electrode 300 as the upper light shielding film and the TFT 30 in addition to the function as the pixel potential side capacitance electrode. May be.

誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ２）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。 The dielectric film 75 is, for example, a single layer structure or a multilayer structure formed of a silicon oxide (SiO 2) film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride (SiN) film. have.

ここで、本実施形態に係る電気光学装置特有の上部容量電極３００の構成について、図６から図８を参照して詳細に説明する。ここに図６は、図４のＢ−Ｂ’線断面図であり、図７は、第１実施形態に係る電気光学装置の変形例を示す断面図である。また図８は、図４のＣ−Ｃ’線断面図である。尚、図６から図８では、説明の便宜上、図５に示す各部材を適宜省略して図示してある。 Here, the configuration of the upper capacitive electrode 300 unique to the electro-optical device according to the present embodiment will be described in detail with reference to FIGS. FIG. 6 is a cross-sectional view taken along line B-B ′ of FIG. 4, and FIG. 7 is a cross-sectional view showing a modification of the electro-optical device according to the first embodiment. 8 is a cross-sectional view taken along line C-C ′ of FIG. 6 to 8, the members shown in FIG. 5 are appropriately omitted for convenience of explanation.

図６に示すように、本実施形態に係る電気光学装置における上部容量電極３００は、半導体層１ａを側方から覆うような側壁部を有している。よって、例えば図中の矢印Ｐ１及びＰ２で示すような方向から半導体層１ａに入射しようとする光を効果的に遮光することが可能である。このように構成すれば、半導体層１ａの上方及び側方を上部容量電極３００によって、下方を下側遮光膜１１ａによって遮光することができるため、半導体層１ａに対する遮光能力を大幅に向上させることが可能である。 As shown in FIG. 6, the upper capacitor electrode 300 in the electro-optical device according to the present embodiment has a side wall portion that covers the semiconductor layer 1a from the side. Therefore, for example, it is possible to effectively block the light that is about to enter the semiconductor layer 1a from the direction indicated by the arrows P1 and P2 in the drawing. With this configuration, the upper and lateral sides of the semiconductor layer 1a can be shielded by the upper capacitor electrode 300, and the lower part can be shielded by the lower light-shielding film 11a, so that the light shielding capability for the semiconductor layer 1a can be greatly improved. Is possible.

このような側壁部は、データ線６ａが延びる方向に沿って連続して（即ち、半導体層１ａ全体を包み込むように）形成されていてもよいし、部分的に分断されるように（即ち、半導体層１ａを部分的に覆うように）形成されてもよい。但し、半導体層１ａにおいても特に光リーク電流が発生し易い画素電極側ＬＤＤ領域１ｃは、上部容量電極３００によって覆われるように形成されていることが望ましい。 Such a side wall portion may be formed continuously along the direction in which the data line 6a extends (that is, so as to wrap around the entire semiconductor layer 1a), or may be partially divided (that is, the portion is divided). It may be formed so as to partially cover the semiconductor layer 1a. However, also in the semiconductor layer 1a, it is desirable that the pixel electrode side LDD region 1c that is particularly liable to generate a light leakage current is formed so as to be covered by the upper capacitor electrode 300.

尚、上述したような側方からの遮光は、例えば半導体層１ａの側方にコンタクトホールを形成することによっても可能であるが、本実施形態のような側壁部であれば、コンタクトホールと比べて狭いスペースで形成することができる。即ち、省スペースを実現しつつ、遮光能力を高めることが可能である。 The light shielding from the side as described above can also be achieved by forming a contact hole on the side of the semiconductor layer 1a, for example, but the side wall as in the present embodiment is compared with the contact hole. And can be formed in a narrow space. That is, it is possible to increase the light shielding capability while realizing space saving.

図７に示すように、下部容量電極７１は、上部容量電極３００における側壁部とも誘電体膜７５を介して対向配置されてもよい。即ち、下部容量電極７１も、上部容量電極３００と同様に側壁部を有するように形成されてもよい。 As shown in FIG. 7, the lower capacitor electrode 71 may be disposed to face the side wall portion of the upper capacitor electrode 300 with the dielectric film 75 interposed therebetween. That is, the lower capacitor electrode 71 may also be formed to have a side wall portion like the upper capacitor electrode 300.

この場合、側壁部においても蓄積容量７０を形成することができるため、容量が増大し、装置の保持特性をより高めることが可能となる。また、下部容量電極７１が遮光性を有するような材料によって形成されている場合には、半導体層１ａに対する遮光能力をより一層高めることができる。 In this case, since the storage capacitor 70 can be formed also in the side wall portion, the capacity increases, and the holding characteristics of the device can be further improved. Further, when the lower capacitor electrode 71 is formed of a material having a light shielding property, the light shielding ability for the semiconductor layer 1a can be further enhanced.

図８において、上部容量電極３００における側壁部は、走査線３ａに沿う方向にも形成されている。このように構成することで、例えば走査線３ａ及び上部容量電極３００の間隙から光が入射してしまうことを効果的に防止することができる。 In FIG. 8, the side wall portion of the upper capacitor electrode 300 is also formed in the direction along the scanning line 3a. With this configuration, it is possible to effectively prevent light from entering from the gap between the scanning line 3a and the upper capacitor electrode 300, for example.

尚、この場合には、図に示すように、下部容量電極７１と画素電極９ａとを電気的に接続するための第２コンタクトホール８２が形成される。第２コンタクトホールには、例えば画素電極９ａと電気的に接続された中継層９０が電気的に接続される。 In this case, as shown in the drawing, a second contact hole 82 for electrically connecting the lower capacitor electrode 71 and the pixel electrode 9a is formed. For example, the relay layer 90 that is electrically connected to the pixel electrode 9a is electrically connected to the second contact hole.

中継層９０は、例えば第２層間絶縁膜４２上においてデータ線６ａと同層に形成される。中継層９０は、例えば金属膜等の導電材料で構成される薄膜を第２層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。このように形成すれば、データ線６ａ及び中継層９０を同一工程で形成できるため、装置の製造プロセスを簡便にできる。尚、中継層９０が遮光性を有する材料によって形成されれば、第２コンタクトホール８２から光が入射してしまうことを防止することが可能である。 The relay layer 90 is formed in the same layer as the data line 6a on the second interlayer insulating film 42, for example. The relay layer 90 is formed by, for example, forming a thin film made of a conductive material such as a metal film on the second interlayer insulating film 42 by using a thin film forming method, and partially removing, that is, patterning the thin film. They are formed in a state of being separated from each other. If formed in this way, the data line 6a and the relay layer 90 can be formed in the same process, so that the device manufacturing process can be simplified. If the relay layer 90 is formed of a light shielding material, it is possible to prevent light from entering from the second contact hole 82.

図５に戻り、ＴＦＴアレイ基板１０上の蓄積容量７０よりも第２層間絶縁膜４２を介して上層側には、データ線６ａが設けられている。データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、第１層間絶縁膜４１、上部容量電極３００及び第２層間絶縁膜４２を貫通する第１コンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。 Returning to FIG. 5, the data line 6 a is provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the second interlayer insulating film 42. The data line 6a is connected to the data line side source / drain region 1d of the semiconductor layer 1a via a first contact hole 81 penetrating the insulating film 202, the first interlayer insulating film 41, the upper capacitor electrode 300, and the second interlayer insulating film. Are electrically connected. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a also has a function of shielding the TFT 30 from light.

データ線６ａよりも第３層間絶縁膜４３を介して上層側には、画素電極９ａやラビング処理等の所定の配向処理が施された配向膜が設けられる。 On the upper layer side of the data line 6a through the third interlayer insulating film 43, a pixel electrode 9a and an alignment film subjected to a predetermined alignment process such as a rubbing process are provided.

図４及び図５において説明した画素部の構成は、各画素部に共通である。即ち、画像表示領域１０ａ（図１参照）には、上述したような構成を有する画素部が周期的に形成されている。 The configuration of the pixel portion described in FIGS. 4 and 5 is common to each pixel portion. That is, the pixel portion having the above-described configuration is periodically formed in the image display area 10a (see FIG. 1).

以上説明したように、第１実施形態に係る電気光学装置によれば、上部容量電極３００が側壁部を有しているため、半導体層１ａに対する遮光能力を向上させることができる。よって、光リーク電流の発生を効果的に防止し、高品質な画像を表示することが可能となる。 As described above, according to the electro-optical device according to the first embodiment, since the upper capacitive electrode 300 has the side wall portion, the light shielding ability with respect to the semiconductor layer 1a can be improved. Therefore, generation of light leakage current can be effectively prevented and a high quality image can be displayed.

＜第２実施形態＞
次に、第２実施形態に係る電気光学装置について、図９及び図１０を参照して説明する。ここに図９は、第２実施形態に係る電気光学装置のＴＦＴ周辺の構成を示す平面図であり、図１０は、図９のＤ−Ｄ’線断面図である。尚、第２実施形態は、上述した第１実施形態と比べて、上部容量電極３００の構成が異なり、他の構成については概ね同じである。よって、ここでは第１実施形態と異なる部分について詳細に説明し、他の重複する部分については適宜説明を省略する。 Second Embodiment
Next, an electro-optical device according to a second embodiment will be described with reference to FIGS. FIG. 9 is a plan view showing a configuration around the TFT of the electro-optical device according to the second embodiment, and FIG. 10 is a cross-sectional view taken along the line DD ′ of FIG. The second embodiment is different from the first embodiment described above in the configuration of the upper capacitor electrode 300, and the other configurations are substantially the same. Therefore, a different part from 1st Embodiment is demonstrated in detail here, and description is abbreviate | omitted suitably about another overlapping part.

図９において、第２実施形態に係る電気光学装置における上部容量電極３００は、走査線３ａの延びる方向（即ち、図中のＸ方向）で隣り合う画素部における上部容量電極３００と互いに電気的に接続されている。 In FIG. 9, the upper capacitive electrode 300 in the electro-optical device according to the second embodiment is electrically connected to the upper capacitive electrode 300 in the pixel portion adjacent in the extending direction of the scanning line 3a (that is, the X direction in the drawing). It is connected.

図１０において、互いに隣り合う画素部における上部容量電極３００を互いに接続する接続部においては、上部容量電極３００は平面部３００ａによって電気的に接続されている。即ち、第２実施形態に係る電気光学装置では、走査線３ａ方向に延びる上部容量電極３００に、側壁部は存在しない。他方で、データ線６ａ方向に延びる上部容量電極３００には、上述したように側壁部が設けられている（図６又は図７参照）。このように構成すれば、遮光性を有する上部容量電極３００が、走査線３ａが延びる方向においても連続して形成されることとなるため、上述した第１実施形態と比べて、遮光能力を一層高めることが可能である。また、走査線３ａ方向に延びる領域については、上部容量電極３００の側壁部が設けられない分、非開口領域が狭くなる。よって、高い開口率を実現することが可能となる。 In FIG. 10, in the connection portion that connects the upper capacitor electrodes 300 in the pixel portions adjacent to each other, the upper capacitor electrodes 300 are electrically connected by the plane portion 300a. That is, in the electro-optical device according to the second embodiment, the upper capacitor electrode 300 extending in the direction of the scanning line 3a has no side wall. On the other hand, the upper capacitor electrode 300 extending in the direction of the data line 6a is provided with a side wall as described above (see FIG. 6 or FIG. 7). With this configuration, the upper capacitive electrode 300 having a light shielding property is continuously formed even in the direction in which the scanning line 3a extends, and therefore has a light shielding capability as compared with the first embodiment described above. It is possible to increase. Further, in the region extending in the scanning line 3a direction, the non-opening region is narrowed because the side wall portion of the upper capacitor electrode 300 is not provided. Therefore, a high aperture ratio can be realized.

以上説明したように、第２実施形態に係る電気光学装置によれば、上部容量電極３００の構成が、走査線３ａ方向（Ｘ方向）及びデータ線６ａ方向（Ｙ方向）で互いに異なる。よって、半導体層１ａに対する遮光能力高めつつ、高い開口率を実現することができる。従って、光リーク電流の発生を効果的に防止し、高品質な画像を表示することが可能となる。 As described above, according to the electro-optical device according to the second embodiment, the configuration of the upper capacitor electrode 300 differs between the scanning line 3a direction (X direction) and the data line 6a direction (Y direction). Therefore, it is possible to realize a high aperture ratio while enhancing the light shielding ability for the semiconductor layer 1a. Therefore, generation of light leakage current can be effectively prevented, and a high quality image can be displayed.

＜第３実施形態＞
次に、第３実施形態に係る電気光学装置について、図１１を参照して説明する。ここに図１１は、第３実施形態に係る電気光学装置の構成を示す断面図である。尚、第３実施形態は、上述した第１及び第２実施形態と比べて、上部容量電極３００の構成が異なり、他の構成については概ね同じである。よって、ここでは第１及び第２実施形態と異なる部分について詳細に説明し、他の重複する部分については適宜説明を省略する。 <Third Embodiment>
Next, an electro-optical device according to a third embodiment will be described with reference to FIG. FIG. 11 is a cross-sectional view showing the configuration of the electro-optical device according to the third embodiment. The third embodiment differs from the first and second embodiments described above in the configuration of the upper capacitor electrode 300, and the other configurations are generally the same. Therefore, a different part from 1st and 2nd embodiment is demonstrated in detail here, and description is abbreviate | omitted suitably about another overlapping part.

図１１において、第３実施形態に係る電気光学装置における上部容量電極３００は、図の右端で示す地点において、側壁部３００ｂを有するように形成されている。側壁部３００ｂが形成されることで、図における右側方から半導体層１ａに入射しようとする光も遮光することが可能となる。よって、半導体層１ａに対する遮光能力をより向上させることができる。 In FIG. 11, the upper capacitive electrode 300 in the electro-optical device according to the third embodiment is formed so as to have a side wall portion 300b at a point indicated by the right end of the drawing. By forming the side wall portion 300b, it is possible to shield light that enters the semiconductor layer 1a from the right side in the drawing. Therefore, the light shielding ability with respect to the semiconductor layer 1a can be further improved.

また、上述したように、半導体層１ａの中でも、画素電極側ＬＤＤ領域１ｃは特に光リーク電流が発生し易い。よって、側壁部３００ｂを形成することで、効率的に光リーク電流の発生を防止することができる。 As described above, the pixel electrode side LDD region 1c is particularly susceptible to light leakage current among the semiconductor layer 1a. Therefore, the formation of the side wall portion 300b can efficiently prevent the occurrence of light leakage current.

以上説明したように、第３実施形態に係る電気光学装置によれば、半導体層１ａに対する遮光能力をより一層向上させることができる。よって、光リーク電流の発生を効果的に防止し、高品質な画像を表示することが可能となる。 As described above, according to the electro-optical device according to the third embodiment, the light shielding ability with respect to the semiconductor layer 1a can be further improved. Therefore, generation of light leakage current can be effectively prevented and a high quality image can be displayed.

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１２は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。 <Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 12 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図１２に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。 As shown in FIG. 12, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。 The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。 Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。 In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図１２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 12, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

第１実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view showing an overall configuration of an electro-optical device according to a first embodiment. 図１のＨ−Ｈ´線断面図である。It is the HH 'sectional view taken on the line of FIG. 第１実施形態に係る電気光学装置の画像表示領域を構成する各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like that constitute an image display area of the electro-optical device according to the first embodiment. 第１実施形態に係る電気光学装置のＴＦＴ周辺の構成を示す平面図である。FIG. 3 is a plan view illustrating a configuration around a TFT of the electro-optical device according to the first embodiment. 図４のＡ−Ａ’線断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. 図４のＢ−Ｂ’線断面図である。FIG. 5 is a sectional view taken along line B-B ′ of FIG. 4. 第１実施形態に係る電気光学装置の変形例を示す断面図である。FIG. 6 is a cross-sectional view illustrating a modification of the electro-optical device according to the first embodiment. 図４のＣ−Ｃ’線断面図である。FIG. 5 is a sectional view taken along line C-C ′ of FIG. 4. 第２実施形態に係る電気光学装置のＴＦＴ周辺の構成を示す平面図である。FIG. 6 is a plan view illustrating a configuration around a TFT of an electro-optical device according to a second embodiment. 図９のＤ−Ｄ’線断面図である。FIG. 10 is a sectional view taken along line D-D ′ in FIG. 9. 第３実施形態に係る電気光学装置の構成を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration of an electro-optical device according to a third embodiment. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

１ａ…半導体層、１ａ’…チャネル領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、２…ゲート絶縁膜、３ａ…走査線、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…下側遮光膜、２０…対向基板、３０…ＴＦＴ、５０…液晶層、７０…蓄積容量、７１…下部容量電極、７５…誘電体膜、８１…第１コンタクトホール、８２…第２コンタクトホール、１０１…データ線駆動回路、１０４…走査線駆動回路、３００…上部容量電極 DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 1a '... Channel region, 1d ... Data line side source / drain region, 1e ... Pixel electrode side source / drain region, 1b ... Data line side LDD region, 1c ... Pixel electrode side LDD region, 2 ... Gate insulating film 3a ... Scanning line, 6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11a ... Lower light shielding film, 20 ... Counter substrate, 30 ... TFT, 50 ... Liquid crystal layer, 70 Storage capacitor 71 Lower capacitor electrode 75 Dielectric film 81 First contact hole 82 Second contact hole 101 Data line drive circuit 104 Scan line drive circuit 300 Upper capacitor electrode

Claims

基板と、
該基板上において、互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、
チャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域及び前記画素電極に電気的に接続された画素電極側ソースドレイン領域を有する半導体層と、
前記半導体層の上層側に形成された遮光性を有する上部容量電極と、
前記上部容量電極の下層側に容量絶縁膜を介して形成されており、前記上部容量電極と蓄積容量を構築する下部容量電極と
を備え、
前記上部容量電極は、前記基板上で平面的に見て、前記半導体層及び前記下部容量電極と少なくとも部分的に重なる平面部、及び前記基板の断面方向で見て、前記平面部から前記半導体層と同じ層又は前記半導体層より下層側の位置にわたって設けられる側壁部を有する
ことを特徴とする電気光学装置。 A substrate,
Data lines and scan lines extending across each other on the substrate;
A pixel electrode provided for each pixel defined corresponding to the intersection of the data line and the scanning line;
A semiconductor layer having a channel region, a data line side source / drain region electrically connected to the data line, and a pixel electrode side source / drain region electrically connected to the pixel electrode;
A light-shielding upper capacitive electrode formed on the upper side of the semiconductor layer;
Formed on a lower layer side of the upper capacitive electrode through a capacitive insulating film, and comprises the upper capacitive electrode and a lower capacitive electrode for constructing a storage capacitor,
The upper capacitor electrode is a planar portion at least partially overlapping the semiconductor layer and the lower capacitor electrode when viewed in plan on the substrate, and the semiconductor layer from the planar portion when viewed in the cross-sectional direction of the substrate. An electro-optical device comprising: a side wall provided over the same layer or a position below the semiconductor layer.

前記下部容量電極は、前記側壁部の少なくとも一部と前記容量絶縁膜を介して対向配置するように形成されていることを特徴とする請求項１に記載の電気光学装置。 The electro-optical device according to claim 1, wherein the lower capacitor electrode is formed so as to be opposed to at least a part of the side wall portion with the capacitor insulating film interposed therebetween.

前記半導体層は、前記データ線に沿う方向に延在しており、
前記側壁部は、前記データ線に沿う方向で前記半導体層を側方から覆う第１側壁部分を有するように形成されている
ことを特徴とする請求項１又は２に記載の電気光学装置。 The semiconductor layer extends in a direction along the data line;
The electro-optical device according to claim 1, wherein the side wall portion is formed to have a first side wall portion that covers the semiconductor layer from a side in a direction along the data line.

前記側壁部は、前記第１側壁部分から前記走査線に沿う方向に延びる第２側壁部分を有するように形成されていることを特徴とする請求項３に記載の電気光学装置。 The electro-optical device according to claim 3, wherein the side wall portion has a second side wall portion extending in a direction along the scanning line from the first side wall portion.

前記半導体層の下層側に、前記基板上で平面的に見て、前記半導体層と少なくとも部分的に重なるように形成された下側遮光膜を更に備えることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。 5. The lower light-shielding film formed on the lower layer side of the semiconductor layer so as to at least partially overlap the semiconductor layer when viewed in plan on the substrate. The electro-optical device according to any one of the above.

前記半導体層は、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域、及び前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域を有し、
前記側壁部は、前記第２の接続領域を側方から少なくとも部分的に覆うように形成されている
ことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。 The semiconductor layer includes a first junction region formed between the channel region and the data line side source / drain region, and a second junction region formed between the channel region and the pixel electrode side source / drain region. Have
The electro-optical device according to any one of claims 1 to 5, wherein the side wall portion is formed so as to at least partially cover the second connection region from the side.

前記平面部には、
前記データ線及び前記半導体層を互いに電気的に接続する第１コンタクトホールと、
前記画素電極及び前記下部容量電極を互いに電気的に接続する第２コンタクトホールと
が形成されていることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。 In the plane portion,
A first contact hole electrically connecting the data line and the semiconductor layer;
The electro-optical device according to claim 1, further comprising: a second contact hole that electrically connects the pixel electrode and the lower capacitor electrode to each other.

請求項１から７のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1.