JP2009260489A - Frequency correcting predistortor - Google Patents
Frequency correcting predistortor Download PDFInfo
- Publication number
- JP2009260489A JP2009260489A JP2008104886A JP2008104886A JP2009260489A JP 2009260489 A JP2009260489 A JP 2009260489A JP 2008104886 A JP2008104886 A JP 2008104886A JP 2008104886 A JP2008104886 A JP 2008104886A JP 2009260489 A JP2009260489 A JP 2009260489A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- multipliers
- digital filter
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
この発明は、歪み補償回路、デジタルフィルタおよび増幅器を備えた周波数補正プレディストータに関するものである。 The present invention relates to a frequency correction predistorter including a distortion compensation circuit, a digital filter, and an amplifier.
一般に、衛星通信、地上マイクロ波通信、移動体通信、放送に使用する増幅器では、無線周波数(RF)信号を高い効率でかつ線形に増幅することが要求されているが、周知のように、効率を高くすることと、線形性を高くすることとは両立しない。
したがって、線形性が強く要求される通信システムにおいては、増幅器の高効率化と線形化とを両立させるために、歪み補償方式が適用されている。
In general, amplifiers used for satellite communications, terrestrial microwave communications, mobile communications, and broadcasting are required to amplify radio frequency (RF) signals with high efficiency and linearity. It is not compatible with increasing the linearity and increasing the linearity.
Therefore, in a communication system that strongly requires linearity, a distortion compensation method is applied in order to achieve both high efficiency and linearization of the amplifier.
従来から、数ある歪み補償方式の中で、比較的高い効率が達成できる方式として、プレディストーション方式が提案されている(たとえば、特許文献1参照)。
プレディストーション方式とは、入力信号に対して、あらかじめ増幅器で発生する非線形歪みとは逆の特性を与えることで、プレディストーション回路(プレディストータ)と増幅器とを組み合わせたときの全体的な結果を、線形化する方式である。
Conventionally, a predistortion method has been proposed as a method that can achieve relatively high efficiency among a number of distortion compensation methods (see, for example, Patent Document 1).
The predistortion method gives the input signal a characteristic opposite to the nonlinear distortion generated by the amplifier in advance, so that the overall result when combining the predistortion circuit (predistorter) and the amplifier is obtained. This is a linearization method.
図6は上記特許文献1などに参照される一般的なデジタルプレディストータ(周波数補正プレディストータ)の構成を概略的に示すブロック図である。
図6において、周波数補正プレディストータは、増幅器5と、ベースバンド信号BBをRF信号RFに変換する周波数変換回路6と、デジタルアナログ(以下、「DA」という)変換器7と、歪み補償回路8と、デジタルフィルタ9とを備えている。
FIG. 6 is a block diagram schematically showing a configuration of a general digital predistorter (frequency correction predistorter) referred to in
In FIG. 6, the frequency correction predistorter includes an
また、周波数補正プレディストータは、歪み補償回路8の入力端子であるベースバンド信号BBの入力端子1と、増幅器5の出力端子であるRF信号RFの出力端子2と、歪み補償回路8の出力端子であるデジタルフィルタ9への入力端子3と、DA変換器7への入力端子であるデジタルフィルタ9からの出力端子4とを備えている。
The frequency correction predistorter includes an
図7は図6内のデジタルフィルタ9の具体的構成を示すブロック図である。
図7において、デジタルフィルタ9は、入力端子3に対して直列接続された6個の遅延器12〜17と、遅延器12〜17の各接続点および両端に接続された7個の乗算器22〜28と、乗算器22〜28の各出力信号を加算して出力端子4から出力する加算器30とを備えている。
FIG. 7 is a block diagram showing a specific configuration of the
In FIG. 7, the
図7のように、デジタルフィルタ9は、6個の遅延器12〜17と7個の乗算器22〜28とからなる有限インパルス応答フィルタ(FIRフィルタ)により構成されている。また、各乗算器22〜28の隣接相互間には、各遅延器12〜17により、それぞれ等しい遅延量τが与えられる。
As shown in FIG. 7, the
図6において、まず、周波数補正プレディストータ内の歪み補償回路8は、入力端子1を介して回路内に入力されたベースバンド信号BBに対して、増幅器5で発生する非線形歪みを打ち消すようなプレディストーション信号を与える。
In FIG. 6, first, the
続いて、デジタルフィルタ9は、歪み補償回路8からのプレディストーション信号に対して、回路の周波数特性を補償するための周波数特性を付加し、増幅器5の非線形歪みと周波数特性との2つの劣化要素を補償する周波数特性を有するプレディストーション信号を生成して出力する。
Subsequently, the
続いて、DA変換器7は、デジタルフィルタ9で生成された周波数特性を有するプレディストーション信号を、アナログ信号に変換して周波数変換回路6に入力する。
周波数変換回路6は、DA変換器7からのアナログ信号をRF周波数帯に変換して増幅器5に入力し、最後に、増幅器5は、RF周波数帯に変換された信号を増幅して、出力端子2から出力する。
Subsequently, the
The
図6および図7に示す従来の周波数補正プレディストータにおいて、デジタルフィルタ9は、図8のように、増幅器5の周波数特性(破線曲線参照)とは逆の特性(実線曲線参照)を与えることにより、非線形歪みと周波数特性との2つの劣化要素がある場合の歪み補償を可能にする。
また、歪み補償回路8と、回路の周波数特性を補正するためのデジタルフィルタ9とは、両者の機能を組み合わせることにより、増幅器5で発生する非線形歪みと周波数特性との2つの劣化要素に対する補償を行う。
In the conventional frequency correction predistorter shown in FIGS. 6 and 7, the
In addition, the
ところで、増幅器5で発生する非線形歪みを打ち消すようなプレディストーション信号を発生する必要性から、DA変換器7からの出力信号は、図9に示すように、中心周波数fcに対する信号帯域幅Aよりも数倍広い帯域幅Bが必要となる。
また、周波数特性を補正するためのデジタルフィルタ9として、FIRフィルタを使用していることから、図10に示すように、周波数分解能1/(6τ)は、出力端子2から出力されるプレディストーション信号の帯域幅Bに対して均等に与えられる。
Incidentally, since it is necessary to generate a predistortion signal that cancels the nonlinear distortion generated in the
Since a FIR filter is used as the
従来の周波数補正プレディストータは、上記のように構成されているので、デジタルフィルタ9において、信号帯域または(信号帯域近傍の)相互変調歪み帯域の周波数特性に対する周波数分解能を向上させるためには、FIRフィルタを構成する乗算器の数を増加させる必要があり、デジタル回路規模が増大してコストアップを招くという課題があった。
Since the conventional frequency correction predistorter is configured as described above, in the
この発明は、上記のような課題を解決するためになされたものであり、周波数特性を補正するためのデジタルフィルタを内蔵した周波数補正プレディストータにおいて、デジタル部の回路規模を増大させることなく、搬送波中心周波数近傍の周波数分解能を向上させるとともに、歪み補償精度を向上させることのできる周波数補正プレディストータを得ることを目的とする。 The present invention has been made to solve the above problems, and in a frequency correction predistorter incorporating a digital filter for correcting frequency characteristics, without increasing the circuit scale of the digital unit, An object of the present invention is to obtain a frequency correction predistorter capable of improving the frequency resolution in the vicinity of the carrier frequency and improving the distortion compensation accuracy.
この発明による周波数補正プレディストータは、入力端子から入力されるベースバンド信号をRF信号に変換して出力端子から出力するために、RF信号を出力する増幅器と、ベースバンド信号が入力されるとともに、増幅器によって発生する非線形歪みを補償するための歪み補償回路と、歪み補償回路から出力されるプレディストーション信号に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器に対する入力信号として出力するデジタルフィルタとを備えた周波数補正プレディストータであって、デジタルフィルタは、直列接続された2以上の自然数n個の遅延器と、n個の遅延器の接続点または一端に接続されたn+1個の乗算器とを有する有限インパルス応答フィルタにより構成され、n+1個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたものである。 In the frequency correction predistorter according to the present invention, the baseband signal input from the input terminal is converted into the RF signal and output from the output terminal, and the amplifier that outputs the RF signal and the baseband signal are input. , A distortion compensation circuit for compensating nonlinear distortion generated by an amplifier, and a digital filter for giving a frequency characteristic to a predistortion signal output from the distortion compensation circuit and outputting a predistortion signal having the frequency characteristic as an input signal to the amplifier The digital filter includes two or more natural number n delay elements connected in series and n + 1 multiplications connected to a connection point or one end of the n delay elements. Next to n + 1 multipliers. Each delay between each other, those which are set in partially different values.
この発明によれば、デジタル部の回路規模を増大させることなく、搬送波中心周波数近傍の周波数分解能を向上させるとともに、歪み補償精度を向上させることができる。 According to the present invention, the frequency resolution near the center frequency of the carrier wave can be improved and the distortion compensation accuracy can be improved without increasing the circuit scale of the digital unit.
実施の形態1.
図1はこの発明の実施の形態1に係る周波数補正プレディストータを示すブロック図であり、図2は図1内のデジタルフィルタ9Aの具体的構成を示すブロック図である。
図1、図2において、前述(図6、図7参照)と同様のものについては、前述と同一符号を付して、または符号の後に「A」を付して詳述を省略する。
FIG. 1 is a block diagram showing a frequency correction predistorter according to
1 and 2, the same components as those described above (see FIGS. 6 and 7) are denoted by the same reference numerals as those described above, or are denoted by “A” after the reference numerals, and detailed description thereof is omitted.
図1においては、デジタルフィルタ9Aの内部構成が部分的に異なる点を除けば、前述(図6)と同様である。
図2において、中心部の遅延器13〜16は、前述(図7参照)と同様に、それぞれ遅延量τを有している。
ただし、入力側の端部に位置する遅延器11、12は、1個の遅延器(遅延量2τ)を構成し、出力側の端部に位置する遅延器17、18は、1個の遅延器(遅延量2τ)を構成しているものとする。
FIG. 1 is the same as the above (FIG. 6) except that the internal configuration of the
In FIG. 2, the
However, the
図2に示すデジタルフィルタ9Aは、入力端子3Aに対して直列接続された6個の遅延器11〜18と、中央の4個の遅延器13〜16の各接続点および両端に接続された5個の乗算器23〜27と、遅延器11〜18からなる直列回路の両端(両端に位置する遅延器の各一端)に接続された2個の乗算器21、29と、乗算器21、23〜27、29の各出力信号を加算して出力端子4Aから出力する加算器30Aとを備えている。
The
図2のように、この発明の実施の形態1によるデジタルフィルタ9Aは、8個の遅延器11〜18と、7個の乗算器21、23〜27、29とからなるFIRフィルタにより構成されている。また、乗算器23〜27の隣接相互間には、各遅延器13〜16により、それぞれ等しい遅延量τが与えられる。
一方、入力端子3A側の乗算器21、23の間には、2つの遅延器11、12により遅延量2τが与えられ、出力端子4A側の乗算器27、29の間には、2つの遅延器17、18により遅延量2τが与えられ、乗算器23〜27の隣接相互間の遅延量τとは異なっている。
As shown in FIG. 2, the
On the other hand, the delay amount 2τ is given by the two
次に、図3を参照しながら、図1および図2に示したこの発明の実施の形態1による動作について説明する。
図1において、入力端子1から入力されたベースバンド信号BBは、前述と同様の歪み補償回路8により、増幅器5で発生する非線形歪みを打ち消すようなプレディストーション信号が与えられた後、デジタルフィルタ9Aにより、プレディストーション信号に対して回路の周波数特性を補償するための周波数特性が付加され、増幅器5の非線形歪みと周波数特性との2つの劣化要素を補償する周波数特性を有するプレディストーション信号となって、DA変換器7に入力される。
Next, the operation of the first embodiment of the present invention shown in FIGS. 1 and 2 will be described with reference to FIG.
In FIG. 1, a baseband signal BB input from an
デジタルフィルタ9Aで生成された周波数特性を有するプレディストーション信号は、DA変換器7によりアナログ信号へと変換され、周波数変換回路6によりRF周波数帯へと変換された後、増幅器5により信号増幅されて出力端子2から出力される。
The predistortion signal having frequency characteristics generated by the
このとき、デジタルフィルタ9Aは、乗算器23〜27の各隣接相互間の遅延量τと、乗算器12、13の間、および乗算器27、29の間の遅延量2τとが異なるFIRフィルタにより構成されており、FIRフィルタの乗算器の中心部では小さな遅延量τが与えられ、中心部から両側に離れるにつれて大きな遅延量2τを遅延器に与えられている。
この結果、図3に示すように、プレディストーション信号帯域の中心近傍の周波数分解能1/(8τ)は、両端側の周波数分解能1/(4τ)よりも向上する。
At this time, the
As a result, as shown in FIG. 3, the
以上のように、この発明の実施の形態1に係る周波数補正プレディストータ(図1)は、入力端子1から入力されるベースバンド信号BBをRF信号に変換して出力端子2から出力するために、RF信号を出力する増幅器5と、ベースバンド信号BBが入力されるとともに、増幅器5によって発生する非線形歪みを補償するための歪み補償回路8と、歪み補償回路8から出力されるプレディストーション信号に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器5に対する入力信号として出力するデジタルフィルタ9Aとを備えている。
As described above, the frequency correction predistorter (FIG. 1) according to
また、デジタルフィルタ9Aは、直列接続された2以上の自然数n個(図2においては、6個)の遅延器11〜18と、n個の遅延器の接続点または一端に接続されたn+1個(図2においては、7個)の乗算器21、23〜27、29とを有する有限インパルス応答フィルタにより構成されている。
さらに、n+1個の乗算器21、23〜27、29の隣接相互間の各遅延量は、部分的に異なる値に設定されている。
The
Further, the delay amounts between adjacent ones of the n + 1
具体的には、デジタルフィルタ9Aは、4以上の自然数N個の遅延器11〜18と、N+1個の乗算器21、23〜27、29とにより構成され、N+1個の乗算器21、23〜27、29の隣接相互間の各遅延量は、N個の遅延器11〜18のうちの中心部の遅延器13〜16の各接続点および両端に接続された乗算器23〜27の相互間に与えられる遅延量τよりも、N個の遅延器11〜18のうちの中心部から両側に離れた端部の遅延器11、12、17、18の各一端に接続された乗算器21、23、27、29の相互間に与えられる遅延量2τの方が大きい値に設定されている。
Specifically, the
このように、複数の乗算器の隣接相互間の遅延量が同一値ではなく、中心部から両側に離れるにつれて、大きな遅延量が与えられることにより、デジタル部(デジタルフィルタ9A)の回路規模を増大させることなく、図3のように搬送波の中心周波数fcの近傍の周波数分解能(1/(8τ))を向上させるとともに、歪み補償精度を向上させることができる。
すなわち、FIRフィルタの乗算器の数を増加させることなく、歪み補償を行う際に重要となる中心近傍の周波数分解能を向上させることができ、所望の歪み補償能力を確保するために必要となるデジタル部の回路規模を低減することが可能となる。
In this way, the delay amount between adjacent ones of a plurality of multipliers is not the same value, and a larger delay amount is given as the distance from the center portion to both sides increases, thereby increasing the circuit scale of the digital portion (
That is, without increasing the number of multipliers of the FIR filter, it is possible to improve the frequency resolution in the vicinity of the center, which is important when performing distortion compensation, and it is necessary to ensure the desired distortion compensation capability. The circuit scale of the part can be reduced.
また、デジタルフィルタ9Aにおいて、プレディストーション信号に対して、増幅器5の周波数特性とは逆の特性を与えることにより、非線形歪みと周波数特性との2つの劣化要素がある場合の歪み補償が可能となる。
Further, in the
さらに、デジタルフィルタ9Aは、歪み補償回路8から出力されるプレディストーション信号の中の非線形逆歪み成分に周波数特性を与え、周波数特性を有するプレディストーション信号を増幅器5に対する入力信号として出力してもよい。
Further, the
実施の形態2.
なお、上記実施の形態1(図1)では、デジタルフィルタ9Aの出力信号(増幅器5に対する入力信号)をDA変換器7に直接入力したが、図4のように、デジタルフィルタ9Aの出力信号とベースバンド信号BBとを加算してDA変換器7に入力する加算器33を挿入してもよい。
In the first embodiment (FIG. 1), the output signal of the
図4はこの発明の実施の形態2に係る周波数補正プレディストータを示すブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図4において、デジタルフィルタ9AとDA変換器7との間には、加算器33が挿入されており、歪み補償回路8およびデジタルフィルタ9Aからなる直接回路には、遅延回路35が並列接続されている。
4 is a block diagram showing a frequency correction predistorter according to
In FIG. 4, an
加算器33は、遅延回路35を介したベースバンド信号BBと、デジタルフィルタ9Aの出力信号とを加算して、増幅器5に対する入力信号としてDA変換器7に入力する。
この場合も、デジタルフィルタ9Aは、前述(図2参照)と同様に、直列接続された6個の遅延器11〜18と、遅延器の接続点に接続された7個の乗算器21、23〜27、29とからなるFIRフィルタで構成され、中心部に位置する乗算器23〜27の隣接相互間の遅延量τと、乗算器12、13の相互間および乗算器27、29の相互間の遅延量2τとが、異なるように設定されている。
The
Also in this case, the
次に、図4に示したこの発明の実施の形態2による動作について説明する。
まず、前述と同様に、歪み補償回路8は、入力端子1から入力されたベースバンド信号BBに対して、増幅器5で発生する非線形歪みを打ち消すような非線形逆歪み成分を与える。また、デジタルフィルタ9Aは、非線形逆歪み成分に対して、増幅器5の非線形歪みが有する周波数特性(メモリ効果)を補償するための周波数特性を付加する。
Next, the operation according to the second embodiment of the present invention shown in FIG. 4 will be described.
First, similarly to the above, the
続いて、加算器33は、遅延回路35を介して入力されるベースバンド信号と、デジタルフィルタ9Aにおいて周波数特性が付加された非線形逆歪み成分とを加算することにより、周波数特性を有するプレディストーション信号を生成してDA変換器7に入力する。
このとき、遅延回路35は、加算器33に入力されるベースバンド信号に対して、入力端子1から加算器33に至る並列回路の両経路の遅延時間が一致するような遅延時間を与えるように、あらかじめ設定されている。
Subsequently, the
At this time, the
デジタルフィルタ9Aおよび加算器33で生成されたプレディストーション信号(周波数特性を有する)は、DA変換器7によりアナログ信号へと変換された後、周波数変換回路6によってRF周波数帯のRF信号へと変換され、さらに、増幅器5により信号増幅されて、出力端子2から出力される。
The predistortion signal (having frequency characteristics) generated by the
ここで、前述と同様に、デジタルフィルタ9A(図2参照)は、乗算器23〜27の相互間の遅延量τと、乗算器12、13の相互間および乗算器27、29の相互間の遅延量2τとが異なる構成を有するFIRフィルタで構成されている。
したがって、図5に示すように、FIRフィルタ内の各乗算器の中心部では小さな遅延量τが与えられ、中心部から両側に離れるにつれて大きな遅延量2τが与えられるので、プレディストーション信号帯域の中心近傍の周波数分解能(=1/(8τ))が向上する。
Here, similarly to the above, the
Therefore, as shown in FIG. 5, a small delay amount τ is given at the center of each multiplier in the FIR filter, and a large delay amount 2τ is given as it goes away from the center to both sides, so that the center of the predistortion signal band The frequency resolution in the vicinity (= 1 / (8τ)) is improved.
以上のように、この発明の実施の形態2に係る周波数補正プレディストータ(図4)は、入力端子1から入力されるベースバンド信号BBをRF信号に変換して出力端子2から出力するために、RF信号を出力する増幅器5と、ベースバンド信号BBが入力されるとともに、増幅器5によって発生する非線形歪みを補償するための歪み補償回路8と、歪み補償回路8から出力されるプレディストーション信号の中から非線形逆歪み成分を抽出して、非線形逆歪み成分に周波数特性を与えて出力するデジタルフィルタ9Aと、ベースバンド信号BBとデジタルフィルタ9Aからの出力信号とを加算し、ベースバンド信号BBに非線形逆歪み成分を加算することによって生じる周波数特性を有するプレディストーション信号を増幅器5に対する入力信号として出力する加算器33とを備えている。
As described above, the frequency correction predistorter (FIG. 4) according to the second embodiment of the present invention converts the baseband signal BB input from the
また、デジタルフィルタ9Aは、前述(図2参照)と同様に、直列接続された4以上の自然数N個の遅延器11〜18と、N個の遅延器11〜18の接続点または一端に接続されたN+1個の乗算器21、23〜27、29とを有する有限インパルス応答フィルタにより構成されており、N+1個の乗算器21、23〜27、29の隣接相互間の各遅延量は、部分的に異なる値に設定され、N個の遅延器のうちの中心部の遅延器12〜17の接続点に接続された乗算器23〜27の相互間に与えられる遅延量τよりも、N個の遅延器のうちの中心部から両側に離れた遅延器11、12、17、18の接続点または一端に接続された乗算器21、23、27、29の相互間に与えられる遅延量2τの方が大きい値に設定されている。
Also, the
このように、乗算器の相互間の各遅延量が同一ではなく、中心部から両側に離れるにつれて大きな遅延量が与えられることにより、FIRフィルタのタップ数を増加させることなく、図5のように、周波数補正プレディストータを用いた歪み補償を行う際に重要となる中心周波数fcの近傍の周波数分解能を向上させることができ、所望の歪み補償能力を確保するのに必要となるデジタル部の回路規模を低減することが可能となる。
また、デジタルフィルタ9Aにおいて、プレディストーション信号に対して、増幅器の非線形歪みが有する周波数特性と同じ特性を与えることにより、非線形歪みと周波数特性の2つの劣化要素がある場合の歪み補償が可能となる。
In this way, the delay amounts between the multipliers are not the same, and a large delay amount is given as they move away from the center to both sides, so that the number of taps of the FIR filter is not increased, as shown in FIG. The circuit of the digital section that can improve the frequency resolution in the vicinity of the center frequency fc, which is important when performing distortion compensation using the frequency correction predistorter, and is necessary to ensure the desired distortion compensation capability The scale can be reduced.
In addition, in the
さらに、入力端子1と加算器33との間に挿入された遅延回路35を備え、遅延回路35は、入力端子1から遅延回路35を介して加算器33に至る経路の遅延時間と、入力端子1から歪み補償回路8およびデジタルフィルタ9Aを介して加算器33に至る経路との遅延時間が一致するような遅延時間を与えるので、周波数特性を有するプレディストーション信号を確実に生成することができる。
Further, a
1 入力端子、2 出力端子、3A デジタルフィルタの入力端子、4A デジタルフィルタの出力端子、5 増幅器、6 周波数変換回路、7 DA変換器、8 歪み補償回路、9A デジタルフィルタ、11〜18 遅延器、21、23〜27、29 乗算器、33 加算器、35 遅延回路、BB ベースバンド信号、RF RF信号。 1 input terminal, 2 output terminal, 3A digital filter input terminal, 4A digital filter output terminal, 5 amplifier, 6 frequency conversion circuit, 7 DA converter, 8 distortion compensation circuit, 9A digital filter, 11-18 delay device, 21, 23 to 27, 29 multiplier, 33 adder, 35 delay circuit, BB baseband signal, RF RF signal.
Claims (7)
前記RF信号を出力する増幅器と、
前記ベースバンド信号が入力されるとともに、前記増幅器によって発生する非線形歪みを補償するための歪み補償回路と、
前記歪み補償回路から出力されるプレディストーション信号に周波数特性を与え、前記周波数特性を有するプレディストーション信号を増幅器に対する入力信号として出力するデジタルフィルタと
を備えた周波数補正プレディストータであって、
前記デジタルフィルタは、直列接続された2以上の自然数n個の遅延器と、前記n個の遅延器の接続点または一端に接続されたn+1個の乗算器とを有する有限インパルス応答フィルタにより構成され、
前記n+1個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたことを特徴とする周波数補正プレディストータ。 In order to convert the baseband signal input from the input terminal into an RF signal and output it from the output terminal,
An amplifier for outputting the RF signal;
A distortion compensation circuit configured to compensate for nonlinear distortion generated by the amplifier while receiving the baseband signal;
A frequency correction predistorter comprising: a digital filter that gives a frequency characteristic to a predistortion signal output from the distortion compensation circuit and outputs a predistortion signal having the frequency characteristic as an input signal to an amplifier;
The digital filter includes a finite impulse response filter having two or more natural number n delay units connected in series and n + 1 multipliers connected to a connection point or one end of the n delay units. ,
The frequency correction predistorter, wherein each delay amount between adjacent n + 1 multipliers is set to a partially different value.
前記N+1個の乗算器の隣接相互間の各遅延量は、
前記N個の遅延器のうちの中心部の遅延器の接続点に接続された乗算器の相互間に与えられる遅延量よりも、
前記N個の遅延器のうちの中心部から両側に離れた遅延器の接続点または一端に接続された乗算器の相互間に与えられる遅延量の方が大きい値に設定されたことを特徴とする請求項1に記載の周波数補正プレディストータ。 The digital filter includes a natural number N delay units of 4 or more and N + 1 multipliers,
Each delay amount between adjacent N + 1 multipliers is:
More than the delay amount given between the multipliers connected to the connection point of the central delay unit among the N delay units,
The delay amount given between the connection points of the delay units that are separated from both sides from the center of the N delay units or between the multipliers connected to one end is set to a larger value. The frequency correction predistorter according to claim 1.
前記RF信号を出力する増幅器と、
前記ベースバンド信号が入力されるとともに、前記増幅器によって発生する非線形歪みを補償するための歪み補償回路と、
前記歪み補償回路から出力されるプレディストーション信号の中の非線形逆歪み成分に周波数特性を与え、前記周波数特性を有するプレディストーション信号を前記増幅器に対する入力信号として出力するデジタルフィルタと
を備えた周波数補正プレディストータであって、
前記デジタルフィルタは、直列接続された2以上の自然数n個の遅延器と、前記n個の遅延器の接続点または一端に接続されたn+1個の乗算器とを有する有限インパルス応答フィルタにより構成され、
前記n+1個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたことを特徴とする周波数補正プレディストータ。 In order to convert the baseband signal input from the input terminal into an RF signal and output it from the output terminal,
An amplifier for outputting the RF signal;
A distortion compensation circuit configured to compensate for nonlinear distortion generated by the amplifier while receiving the baseband signal;
A frequency correction program comprising: a digital filter that gives a frequency characteristic to a nonlinear inverse distortion component in the predistortion signal output from the distortion compensation circuit and outputs the predistortion signal having the frequency characteristic as an input signal to the amplifier. A readytor,
The digital filter includes a finite impulse response filter having two or more natural number n delay units connected in series and n + 1 multipliers connected to a connection point or one end of the n delay units. ,
The frequency correction predistorter, wherein each delay amount between adjacent n + 1 multipliers is set to a partially different value.
前記N+1個の乗算器の隣接相互間の各遅延量は、
前記N個の遅延器のうちの中心部の遅延器の接続点に接続された乗算器の相互間に与えられる遅延量よりも、
前記N個の遅延器のうちの中心部から両側に離れた遅延器の接続点または一端に接続された乗算器の相互間に与えられる遅延量の方が大きい値に設定されたことを特徴とする請求項3に記載の周波数補正プレディストータ。 The digital filter includes a natural number N delay units of 4 or more and N + 1 multipliers,
Each delay amount between adjacent N + 1 multipliers is:
More than the delay amount given between the multipliers connected to the connection point of the central delay unit among the N delay units,
The delay amount given between the connection points of the delay units that are separated from both sides from the center of the N delay units or between the multipliers connected to one end is set to a larger value. The frequency correction predistorter according to claim 3.
前記RF信号を出力する増幅器と、
前記ベースバンド信号が入力されるとともに、前記増幅器によって発生する非線形歪みを補償するための歪み補償回路と、
前記歪み補償回路から出力されるプレディストーション信号の中から非線形逆歪み成分を抽出して、前記非線形逆歪み成分に周波数特性を与えて出力するデジタルフィルタと、
前記ベースバンド信号と前記デジタルフィルタからの出力信号とを加算し、前記ベースバンド信号に前記非線形逆歪み成分を加算することによって生じる前記周波数特性を有するプレディストーション信号を前記増幅器に対する入力信号として出力する加算器と
を備えた周波数補正プレディストータであって、
前記デジタルフィルタは、直列接続された2以上の自然数n個の遅延器と、前記n個の遅延器の接続点または一端に接続されたn+1個の乗算器とを有する有限インパルス応答フィルタにより構成され、
前記n+1個の乗算器の隣接相互間の各遅延量は、部分的に異なる値に設定されたことを特徴とする周波数補正プレディストータ。 In order to convert the baseband signal input from the input terminal into an RF signal and output it from the output terminal,
An amplifier for outputting the RF signal;
A distortion compensation circuit configured to compensate for nonlinear distortion generated by the amplifier while receiving the baseband signal;
A digital filter that extracts a nonlinear inverse distortion component from a predistortion signal output from the distortion compensation circuit, gives a frequency characteristic to the nonlinear inverse distortion component, and outputs it;
The baseband signal and the output signal from the digital filter are added, and the predistortion signal having the frequency characteristic generated by adding the nonlinear inverse distortion component to the baseband signal is output as an input signal to the amplifier. A frequency correction predistorter with an adder and
The digital filter includes a finite impulse response filter having two or more natural number n delay units connected in series and n + 1 multipliers connected to a connection point or one end of the n delay units. ,
The frequency correction predistorter, wherein each delay amount between adjacent n + 1 multipliers is set to a partially different value.
前記N+1個の乗算器の隣接相互間の各遅延量は、
前記N個の遅延器のうちの中心部の遅延器の接続点に接続された乗算器の相互間に与えられる遅延量よりも、
前記N個の遅延器のうちの中心部から両側に離れた遅延器の接続点または一端に接続された乗算器の相互間に与えられる遅延量の方が大きい値に設定されたことを特徴とする請求項5に記載の周波数補正プレディストータ。 The digital filter includes a natural number N delay units of 4 or more and N + 1 multipliers,
Each delay amount between adjacent N + 1 multipliers is:
More than the delay amount given between the multipliers connected to the connection point of the central delay unit among the N delay units,
The delay amount given between the connection points of the delay units that are separated from both sides from the center of the N delay units or between the multipliers connected to one end is set to a larger value. The frequency correction predistorter according to claim 5.
前記遅延回路は、前記入力端子から前記遅延回路を介して前記加算器に至る経路の遅延時間と、前記入力端子から前記歪み補償回路および前記デジタルフィルタを介して前記加算器に至る経路との遅延時間が一致するような遅延時間を与えることを特徴とする請求項5または請求項6に記載の周波数補正プレディストータ。 A delay circuit inserted between the input terminal and the adder;
The delay circuit includes a delay time of a path from the input terminal to the adder via the delay circuit, and a delay from the input terminal to the adder via the distortion compensation circuit and the digital filter. The frequency correction predistorter according to claim 5 or 6, wherein a delay time is provided so that the times coincide with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104886A JP2009260489A (en) | 2008-04-14 | 2008-04-14 | Frequency correcting predistortor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104886A JP2009260489A (en) | 2008-04-14 | 2008-04-14 | Frequency correcting predistortor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260489A true JP2009260489A (en) | 2009-11-05 |
Family
ID=41387377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008104886A Pending JP2009260489A (en) | 2008-04-14 | 2008-04-14 | Frequency correcting predistortor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260489A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014068113A (en) * | 2012-09-25 | 2014-04-17 | Hitachi Kokusai Electric Inc | High frequency power amplifier and transmission device using high frequency power amplifier |
US9236893B2 (en) | 2014-05-21 | 2016-01-12 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
-
2008
- 2008-04-14 JP JP2008104886A patent/JP2009260489A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014068113A (en) * | 2012-09-25 | 2014-04-17 | Hitachi Kokusai Electric Inc | High frequency power amplifier and transmission device using high frequency power amplifier |
US9236893B2 (en) | 2014-05-21 | 2016-01-12 | Fujitsu Limited | Distortion compensation device and distortion compensation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137973B2 (en) | Predistorter | |
JP6265206B2 (en) | Radio transmission apparatus and radio transmission method | |
US20110235734A1 (en) | Active antenna array having a single dpd lineariser and a method for predistortion of radio signals | |
US11476809B2 (en) | Polyphase digital signal predistortion in radio transmitter | |
US9166840B2 (en) | Method of transmitting data samples with reduced bandwidth | |
US20110235749A1 (en) | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals | |
US20110235748A1 (en) | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals | |
US10637403B2 (en) | Digital upconversion for multi-band multi-order power amplifiers | |
KR101700008B1 (en) | Baseband digital pre-distortion architecture | |
US10797737B2 (en) | Distortion compensation device and distortion compensation method | |
WO2012129768A1 (en) | A method for pre-distorting and a pre-distorter | |
US20090227216A1 (en) | Apparatus for updating coefficient for distortion compensation and amplifier for compensating distortion | |
EP1833214B1 (en) | A method and system for out of band predistortion linearization | |
US10277261B2 (en) | Distortion compensation apparatus and distortion compensation method | |
US7385541B2 (en) | Power amplifying apparatus, power combining system and delay measuring method for power combining system | |
US20050088230A1 (en) | Amplifier pre-distortion processing based on composite look-up tables | |
JP2009260489A (en) | Frequency correcting predistortor | |
US9595925B2 (en) | Distortion-compensating power amplifier and method for compensating for distortion to amplify power | |
CN101904092A (en) | Linearizing power amplifier | |
JP2002152289A (en) | Distortion compensation device | |
JP2006295440A (en) | Distortion compensation device and delay amount control method | |
JP2014121080A (en) | Distortion compensation device, and distortion compensation method for power amplification device | |
JP2006203271A (en) | Distortion generating circuit and high frequency circuit | |
JP5793100B2 (en) | Distortion compensation circuit and distortion compensation method | |
JP2010213170A (en) | Amplifier |