JP2009246562A - Electrode structure and electronic device - Google Patents

Electrode structure and electronic device Download PDF

Info

Publication number
JP2009246562A
JP2009246562A JP2008088806A JP2008088806A JP2009246562A JP 2009246562 A JP2009246562 A JP 2009246562A JP 2008088806 A JP2008088806 A JP 2008088806A JP 2008088806 A JP2008088806 A JP 2008088806A JP 2009246562 A JP2009246562 A JP 2009246562A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
contact hole
package
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008088806A
Other languages
Japanese (ja)
Inventor
Tomoyuki Nakazawa
智之 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Finetech Miyota Co Ltd
Original Assignee
Citizen Finetech Miyota Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Finetech Miyota Co Ltd filed Critical Citizen Finetech Miyota Co Ltd
Priority to JP2008088806A priority Critical patent/JP2009246562A/en
Publication of JP2009246562A publication Critical patent/JP2009246562A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrode structure and an electronic device in which an external connecting terminal is prevented from being peeled by stress and a through-electrode is prevented from being damaged by peeling. <P>SOLUTION: An inner diameter of a contact hole 10a is formed in such a way that the inner diameter at the side of a through electrode 7 becomes larger than the inner diameter at the side of an external connecting terminal 6. Furthermore, the contact hole 10a includes a perpendicular wall surface part formed from the side of the external connecting terminal 6 to the side of the through electrode 7 while keeping the same diameter to an intermediate position of insulating film thickness, and an inclined wall surface part formed so as to enlarge the inner diameter gradually from the intermediate position to the through electrode 7. Thus, a tight contact area of a conductive member 11, that fills the inside of the contact hole 10a, and a second insulating film 10 is increased, thereby improving a peeling strength against stress. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電極構造と、該電極構造を有する電子デバイスに関するものである。   The present invention relates to an electrode structure and an electronic device having the electrode structure.

近年、複数の半導体チップを積み重ねたスタック構造の半導体装置や、半導体チップに他の電子部品を積み重ねたスタック構造の電子デバイスや、半導体基板を用いたパッケージに電子部品を収納してなる電子デバイス等が開発されている。そして、前記半導体チップどうしの電気的接続、半導体基板を用いたパッケージ内の電子部品と外部接続端子との電気的接続のために、半導体チップや半導体基板面に貫通電極を形成することが知られている。   In recent years, a semiconductor device having a stack structure in which a plurality of semiconductor chips are stacked, an electronic device having a stack structure in which other electronic components are stacked on a semiconductor chip, an electronic device having electronic components housed in a package using a semiconductor substrate, etc. Has been developed. It is known that through electrodes are formed on the semiconductor chip and the semiconductor substrate surface for electrical connection between the semiconductor chips and electrical connection between an electronic component in a package using the semiconductor substrate and an external connection terminal. ing.

前記貫通電極は、半導体基板に貫通孔を形成し、当該貫通孔内面に絶縁膜を形成して絶縁処理した上、その内面に導電部材を充填して形成されるものである。   The through electrode is formed by forming a through hole in a semiconductor substrate, forming an insulating film on the inner surface of the through hole, performing an insulating treatment, and then filling the inner surface with a conductive member.

圧電振動子や圧電発振器等の圧電デバイスは、携帯電話、モバイルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ・Ｄｉｇｉｔａｌ・Ａｓｓｉｓｔａｎｔ）等の小型情報端末に広く使用されている。この圧電デバイスの構造は、例えば、箱型のパッケージ内に圧電振動片を収容し、このパッケージに蓋部材を接合してパッケージ内を気密に封止した構成となっている。パッケージ内部の圧電振動片と外部接続をなす接続端子は、貫通電極を用いて電気的な接続をなすものがある。   Piezoelectric devices such as piezoelectric vibrators and piezoelectric oscillators are widely used in small information terminals such as mobile phones, mobile computers, and PDAs (Personal / Digital / Assistant). This piezoelectric device has a structure in which, for example, a piezoelectric vibrating piece is accommodated in a box-shaped package, and a lid member is joined to the package to hermetically seal the inside of the package. Some connection terminals that are externally connected to the piezoelectric vibrating reed inside the package are electrically connected using through electrodes.

図３は、従来技術による圧電デバイスを示す図で、（ａ）は断面図、（ｂ）は、蓋部材を除いた平面図である。この図に示す圧電デバイス３０は、パッケージ３１と、このパッケージ３１の底部表面にマウント固定された圧電振動片３２と、パッケージ３１を気密に封止する蓋部材３３とを有した圧電振動子の例である。   3A and 3B are diagrams showing a piezoelectric device according to the prior art, in which FIG. 3A is a cross-sectional view and FIG. 3B is a plan view excluding a lid member. The piezoelectric device 30 shown in this figure is an example of a piezoelectric vibrator having a package 31, a piezoelectric vibrating piece 32 mounted and fixed to the bottom surface of the package 31, and a lid member 33 for hermetically sealing the package 31. It is.

圧電振動片３２は、例えば水晶からなり、矩形状に加工したＡＴカット振動片である。圧電振動片としては他に音叉型振動片等も用いられる。図３（ｂ）に示したように、圧電振動片３２には、その表裏面に励振電極３２ａが形成されており、該励振電極３２ａからは、引出しパターンが一端部に延長されており、引出し電極３２ｂを構成している。   The piezoelectric vibrating piece 32 is an AT-cut vibrating piece made of, for example, quartz and processed into a rectangular shape. As a piezoelectric vibrating piece, a tuning fork type vibrating piece or the like is also used. As shown in FIG. 3B, an excitation electrode 32a is formed on the front and back surfaces of the piezoelectric vibrating piece 32, and an extraction pattern is extended from the excitation electrode 32a to one end. The electrode 32b is configured.

パッケージ３１は平坦な底部３１ａと、該底部３１ａの周縁に立設された壁部３１ｂとを有しており、その内側に圧電振動片３２の収容空間となるキャビティＣが形成されている。パッケージ３１は、底部３１ａと、壁部３１ｂとが一体に形成されている。また、底部３１ａと、壁部３１ｂとを別体に構成することも可能である。   The package 31 has a flat bottom portion 31a and a wall portion 31b erected on the periphery of the bottom portion 31a, and a cavity C serving as a housing space for the piezoelectric vibrating piece 32 is formed inside the package 31. The package 31 is integrally formed with a bottom 31a and a wall 31b. Moreover, it is also possible to comprise the bottom part 31a and the wall part 31b separately.

パッケージ３１の内側の底部には電極パッド３５が形成されている。電極パッド３５は例えば、ニッケルの下地上に金や銀のメッキを施すことにより形成されている。
また、パッケージ３１の底面には両端部にそれぞれ外部接続端子３４が形成されている。 An electrode pad 35 is formed on the bottom inside the package 31. The electrode pad 35 is formed, for example, by plating gold or silver on the ground of nickel.
In addition, external connection terminals 34 are formed on both ends of the bottom surface of the package 31.

パッケージ３１の内側の底部表面に形成された電極パッド３５は、貫通電極３６により外部接続端子３４と接続されている。貫通電極３６は、貫通孔内に導電性部材、例えば、電解メッキ等によって金（Ａｕ）メッキを施すことで貫通孔内を充填して構成されている。
そして、電極パッド３５の上には導電部材３７を介して、圧電振動片３２が支持固定されている。ここで、導電部材３７は、導電性接着剤を用いることができる。また、金バンプを利用した金属バンプ接合も可能である。 The electrode pad 35 formed on the inner bottom surface of the package 31 is connected to the external connection terminal 34 by the through electrode 36. The through electrode 36 is configured by filling the through hole by applying gold (Au) plating to the through hole by a conductive member such as electrolytic plating.
A piezoelectric vibrating piece 32 is supported and fixed on the electrode pad 35 via a conductive member 37. Here, a conductive adhesive can be used for the conductive member 37. Metal bump bonding using gold bumps is also possible.

パッケージ３１のキャビティＣ側の上方には、蓋部材３３が種々の手段によって接合される。パッケージ３１及び蓋部材３３は、ガラスや水晶、あるいはシリコンなどによって形成される。尚、パッケージ３１を半導体基板であるシリコン基板で形成する場合は、シリコン基板面を電気的に絶縁するための第一絶縁膜３８を被覆する必要がある。したがって、キャビティＣの底部３１ａ表面、壁部３１ｂ内面にも第一絶縁膜３８を形成した構成となっている。さらに、パッケージ３１の外部底面側には第二絶縁膜３９が形成されている。この第二絶縁膜３９は、基板の表面に形成された電極パッド３５や外部接続端子３４等の導電パッド間や、それら導電パッドと外部の回路基板の導電パターンとの間に生じる不要な静電容量（寄生容量）による電気的特性の悪化を防止するために設けられている。したがって、前記貫通電極３６と外部接続端子３４との間には第二絶縁膜３９が介在する構成と成るので、第二絶縁膜３９にコンタクトホール３９ａを設け、このコンタクトホール３９ａ内にも導電性部材を充填して貫通電極と接続がなされた電極構造となっている。   A lid member 33 is joined above the cavity C side of the package 31 by various means. The package 31 and the lid member 33 are formed of glass, crystal, silicon, or the like. When the package 31 is formed of a silicon substrate which is a semiconductor substrate, it is necessary to cover the first insulating film 38 for electrically insulating the silicon substrate surface. Therefore, the first insulating film 38 is formed on the surface of the bottom 31a of the cavity C and the inner surface of the wall 31b. Further, a second insulating film 39 is formed on the outer bottom surface side of the package 31. The second insulating film 39 forms unnecessary static electricity generated between conductive pads such as the electrode pads 35 and the external connection terminals 34 formed on the surface of the substrate and between the conductive pads and the conductive pattern of the external circuit board. It is provided to prevent deterioration of electrical characteristics due to capacitance (parasitic capacitance). Accordingly, since the second insulating film 39 is interposed between the through electrode 36 and the external connection terminal 34, a contact hole 39a is provided in the second insulating film 39, and the contact hole 39a is also electrically conductive. The electrode structure is filled with a member and connected to the through electrode.

パッケージ３１と蓋部材３３の接合方法は、例えば、接合面に金属膜を形成することにより、陽極接合の手法を用いて行うことができる。また、表面活性化接合の手法を用いることもできる。表面活性化接合は、接合面どうしの表面を活性化して、部材どうしを何も介さずに直接接合するものである。   The bonding method of the package 31 and the lid member 33 can be performed using an anodic bonding method by, for example, forming a metal film on the bonding surface. A surface activated bonding technique can also be used. In the surface activated bonding, the surfaces of the bonding surfaces are activated and the members are directly bonded without any intervention.

圧電デバイスは前記したように構成されており、圧電振動片３２がパッケージ３１の底部に搭載されるとともに、パッケージ３１が有するキャビティＣ内に収容されて、蓋部材３３により気密に封止されている。   The piezoelectric device is configured as described above. The piezoelectric vibrating piece 32 is mounted on the bottom of the package 31 and is housed in the cavity C of the package 31 and hermetically sealed by the lid member 33. .

特開２００７−２６７１０１号公報JP 2007-267101 A

前記した従来の圧電デバイスの電極構造においては、基板下面の第二絶縁膜（ポリイミド）上に配設された外部接続端子（金属膜）に応力が作用すると、外部接続端子が第二絶縁膜（ポリイミド）との界面において剥がれが生じてしまう可能性がある。外部接続端子が剥がれることによって、貫通電極が破損して断線したり、断線しなくとも貫通電極の電気的特性が変化する不具合も危惧される。また、前記圧電デバイスは内部が気密封止されたものであるので、破損箇所でリークが発生して内部の気密性が保たれなくなるといった悪影響を及ぼすことが懸念される。   In the electrode structure of the conventional piezoelectric device described above, when a stress acts on the external connection terminal (metal film) disposed on the second insulation film (polyimide) on the lower surface of the substrate, the external connection terminal becomes the second insulation film ( There is a possibility that peeling occurs at the interface with the polyimide. As the external connection terminal is peeled off, the through electrode may be broken and disconnected, or there may be a problem that the electrical characteristics of the through electrode change without disconnection. Further, since the inside of the piezoelectric device is hermetically sealed, there is a concern that a leak may occur at a damaged portion and the inside airtightness may not be maintained.

これは、第二絶縁膜のポリイミドが有機物質膜であるのに対し、外部接続端子が金属膜である事から相性が悪く、密着強度が弱いためである。そこで、両者の密着力を強く保つために、ポリイミド表面をエッチング等で粗してから金属からなる外部接続端子を形成する等の手段が講じられているのが現状であるが、それでもなお充分な密着力が確保できるとは限らない。   This is because the polyimide of the second insulating film is an organic material film, whereas the external connection terminal is a metal film, so the compatibility is poor and the adhesion strength is weak. Therefore, in order to keep the adhesive strength between the two strong, the current situation is that the surface of the polyimide is roughened by etching or the like and then an external connection terminal made of metal is formed. Adhesion cannot always be secured.

本発明は、前記問題点に鑑みてなされたものであり、応力による外部接続端子の剥離や、それに伴う貫通電極の破損を防止した電極構造および電子デバイスを提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an electrode structure and an electronic device that prevent peeling of an external connection terminal due to stress and damage to a through electrode associated therewith.

前記目的を達成するため、本発明の電極構造は、基板の表面に絶縁膜の一部を挟んで形成された二つの導電パッドが貫通電極を介して相互に接続された電極構造であって、
前記二つの導電パッドのうち少なくとも一方は、前記絶縁膜の厚み方向に設けられたコンタクトホール内に連通する導電性部材を介して前記貫通電極と接続されており、前記コンタクトホールの内径は、前記導電パッド側の内径よりも前記貫通電極側の内径の方が大きく形成されてなることを特徴とする。 In order to achieve the above object, an electrode structure of the present invention is an electrode structure in which two conductive pads formed on a surface of a substrate with a part of an insulating film interposed therebetween are connected to each other through a through electrode.
At least one of the two conductive pads is connected to the through electrode through a conductive member communicating with a contact hole provided in the thickness direction of the insulating film, and the inner diameter of the contact hole is The inner diameter on the through electrode side is formed larger than the inner diameter on the conductive pad side.

前記コンタクトホールは、前記導電パッド側から前記貫通電極側に向かって前記絶縁膜厚の中間位置まで同一径で形成されてなる垂直壁面部と、前記中間位置から前記貫通電極に向かって徐々にその内径が大きくなるように形成されてなる傾斜壁面部を有する構成とすることができる。   The contact hole has a vertical wall surface portion formed with the same diameter from the conductive pad side toward the through electrode side to the intermediate position of the insulating film thickness, and gradually from the intermediate position toward the through electrode. It can be set as the structure which has the inclined wall surface part formed so that an internal diameter may become large.

前記コンタクトホール内は、前記導電性部材によって充填した構成にすることができる。   The contact hole can be filled with the conductive member.

前記導電性部材は、前記導電パッドと一体形成されされた構成にすることができる。   The conductive member may be formed integrally with the conductive pad.

前記コンタクトホール内壁面は、粗面化された構成にすることができる。   The inner wall surface of the contact hole can have a roughened configuration.

前記の電極構造を備えた基板の導電パッド上に電子部品が実装されてなる電子デバイスとする。   An electronic device in which an electronic component is mounted on a conductive pad of a substrate having the electrode structure described above.

本発明によれば、貫通電極と導電パッドを接続するための絶縁膜に設けられるコンタクトホール内径を前記導電パッド側の内径よりも前記貫通電極側の内径の方を大きく形成したので、コンタクトホール内に設けられる導電性部材と絶縁膜との密着面積を増加させることができるので応力による外部接続端子の剥離や、それに伴う貫通電極の破損を防止した電極構造および電子デバイスが得られる。   According to the present invention, the inner diameter of the contact hole provided in the insulating film for connecting the through electrode and the conductive pad is formed so that the inner diameter on the through electrode side is larger than the inner diameter on the conductive pad side. Since the adhesion area between the conductive member and the insulating film provided on the electrode can be increased, an electrode structure and an electronic device can be obtained in which peeling of the external connection terminal due to stress and damage to the through electrode accompanying it are prevented.

以下、図面を用いて本発明の一実施形態を説明する。図１は圧電デバイスを示す図で、（ａ）は断面図、（ｂ）は（ａ）に示すＡ部（電極構造部）拡大図である。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 1A and 1B are diagrams showing a piezoelectric device, in which FIG. 1A is a cross-sectional view, and FIG. 1B is an enlarged view of a portion A (electrode structure portion) shown in FIG.

圧電デバイス１は、圧電振動片３を実装する基板となるパッケージ２と、このパッケージ２の底部表面にマウント固定された圧電振動片３と、パッケージ２を気密に封止する蓋部材４とを有している。   The piezoelectric device 1 includes a package 2 serving as a substrate on which the piezoelectric vibrating piece 3 is mounted, a piezoelectric vibrating piece 3 mounted and fixed on the bottom surface of the package 2, and a lid member 4 that hermetically seals the package 2. is doing.

圧電振動片３は、例えば水晶からなり、矩形状に加工したＡＴカット振動片や音叉型振動片等が用いられる。圧電振動片３には、その表裏面に励振電極（不図示）が形成されており、該励振電極からは、引出しパターンが一端部に延長され引出し電極（不図示）を構成している。   The piezoelectric vibrating piece 3 is made of, for example, quartz, and an AT-cut vibrating piece, a tuning fork type vibrating piece or the like processed into a rectangular shape is used. Excitation electrodes (not shown) are formed on the front and back surfaces of the piezoelectric vibrating piece 3, and an extraction pattern is extended from the excitation electrode to one end portion to constitute an extraction electrode (not shown).

パッケージ２は平坦な底部２ａと、該底部２ａの周縁に立設された壁部２ｂとを有しており、その内側に圧電振動片３の収容空間となるキャビティＣが形成されている。パッケージ２は、底部２ａと、壁部２ｂとが一体に形成されている。また、底部２ａと、壁部２ｂとを別体に構成することも可能である。   The package 2 has a flat bottom portion 2a and a wall portion 2b erected on the periphery of the bottom portion 2a, and a cavity C serving as a housing space for the piezoelectric vibrating reed 3 is formed therein. The package 2 is integrally formed with a bottom 2a and a wall 2b. Moreover, it is also possible to comprise the bottom part 2a and the wall part 2b separately.

パッケージ２の内側の底部には電極パッド５が形成されている。電極パッド５は金属材料からなる導電パッドである。
また、パッケージ２の底面には両端部にそれぞれ外部接続端子６が形成されている。外部接続端子６も金属材料からなる導電パッドである。 An electrode pad 5 is formed on the inner bottom of the package 2. The electrode pad 5 is a conductive pad made of a metal material.
Further, external connection terminals 6 are formed on both ends of the bottom surface of the package 2. The external connection terminal 6 is also a conductive pad made of a metal material.

パッケージ２の内側の底部表面に形成された電極パッド５は、貫通電極７により外部接続端子６と接続されている。貫通電極７は、貫通孔内に導電性部材、例えば、電解メッキ等によって金（Ａｕ）メッキを施すことで貫通孔内を充填して構成されている。
そして、電極パッド５の上には導電部材８を介して、圧電振動片３が支持固定されている。ここで、導電部材８は、導電性接着剤を用いることができる。 The electrode pad 5 formed on the bottom surface inside the package 2 is connected to the external connection terminal 6 by the through electrode 7. The through electrode 7 is configured by filling the inside of the through hole by applying gold (Au) plating to the through hole by a conductive member, for example, electrolytic plating.
The piezoelectric vibrating reed 3 is supported and fixed on the electrode pad 5 via a conductive member 8. Here, the conductive member 8 can use a conductive adhesive.

パッケージ２のキャビティＣ側の上方には、蓋部材４が種々の手段によって接合される。パッケージ２及び蓋部材４は、シリコン基板からなるものである。パッケージ２は半導体材料であるため、基板面を電気的に絶縁するためキャビティＣの内底面に形成される第一絶縁膜９ａと、パッケージ２の外部底面に形成される第一絶縁膜９ｂを有している。第一絶縁膜９ａ、９ｂは何れもシリコン酸化膜（ＳｉＯ２）である。さらに、パッケージ２の外部底面側には、前記第一絶縁膜９ｂに積層される第二絶縁膜１０が形成されている。第二絶縁膜１０はたと例えばポリイミドである。この第二絶縁膜１０は、基板の表面に形成された電極パッド５と外部接続端子６（いずれも導電パッド）間やそれら導電パッドと外部の回路基板の導電パターンとの間に生じる不要な静電容量（寄生容量）による電気的特性の悪化を防止するために設けられている。したがって、前記貫通電極７と外部接続端子６との間には第二絶縁膜１０が介在する構成となるので、第二絶縁膜１０にコンタクトホール１０ａを設け、このコンタクトホール１０ａ内にも導電性部材１１を充填して貫通電極７と接続がなされた電極構造となっている。 The lid member 4 is joined to the upper side of the cavity 2 of the package 2 by various means. The package 2 and the lid member 4 are made of a silicon substrate. Since the package 2 is a semiconductor material, the package 2 has a first insulating film 9a formed on the inner bottom surface of the cavity C to electrically insulate the substrate surface, and a first insulating film 9b formed on the outer bottom surface of the package 2. is doing. The first insulating films 9a and 9b are both silicon oxide films (SiO 2 ). Further, a second insulating film 10 laminated on the first insulating film 9 b is formed on the outer bottom surface side of the package 2. The second insulating film 10 is, for example, polyimide. The second insulating film 10 is formed between the electrode pads 5 formed on the surface of the substrate and the external connection terminals 6 (both are conductive pads) or between the conductive pads and the conductive pattern of the external circuit board. It is provided to prevent deterioration of electrical characteristics due to electric capacity (parasitic capacity). Accordingly, since the second insulating film 10 is interposed between the through electrode 7 and the external connection terminal 6, a contact hole 10a is provided in the second insulating film 10, and the contact hole 10a is also electrically conductive. The electrode 11 is filled with the member 11 and connected to the through electrode 7.

前記コンタクトホール１０ａの内径は、外部接続端子６側の内径よりも貫通電極７側の内径の方が大きくなるように形成されている。また、コンタクトホール１０ａは、外部接続端子６側から貫通電極７側に向かって前記絶縁膜厚の中間位置まで同一径で形成され、その壁部はパッケージ２の底部２ａの面に対して垂直な壁面部と、前記中間位置から貫通電極７に向かって徐々にその内径が大きくなるように形成され、パッケージ２の底部２ａの面に対して傾斜した壁面部を有した構成になっている。このような構成にすることで、コンタクトホール１０ａ内に充填される導電性部材１１と第二絶縁膜１０との密着面積が増加するので応力に対する剥離強度を上げることができる。さらに、コンタクトホール１０ａはその一部が傾斜壁面となっているので、前記圧電デバイス１が外部接続端子６を介して外部の回路基板上に実装固定された後、圧電デバイス１と外部の回路基板を引き離そうとするような外部応力が加わったとしても、外部接続端子６と結合された導電性部材１１は、前記傾斜壁面がストッパーとして作用するので、外部接続端子６、導電性部材１１が剥離しコンタクトホール１０ａから抜け落ちてしまうようなことも防止できる。   The inner diameter of the contact hole 10a is formed such that the inner diameter on the through electrode 7 side is larger than the inner diameter on the external connection terminal 6 side. Further, the contact hole 10a is formed with the same diameter from the external connection terminal 6 side to the through electrode 7 side to the middle position of the insulating film thickness, and its wall portion is perpendicular to the surface of the bottom portion 2a of the package 2. The wall surface portion is formed so that the inner diameter gradually increases from the intermediate position toward the through electrode 7, and the wall surface portion is inclined with respect to the surface of the bottom portion 2 a of the package 2. With such a configuration, the adhesion area between the conductive member 11 filled in the contact hole 10a and the second insulating film 10 is increased, so that the peel strength against stress can be increased. Further, since the contact hole 10a has a partly inclined wall surface, the piezoelectric device 1 and the external circuit board are mounted after the piezoelectric device 1 is mounted and fixed on the external circuit board via the external connection terminals 6. Even if an external stress is applied so as to separate the external connection terminal 6 and the external connection terminal 6, the inclined wall surface acts as a stopper in the conductive member 11, so that the external connection terminal 6 and the conductive member 11 are peeled off. It can also be prevented that the contact hole 10a falls off.

尚、コンタクトホール１０ａ内は、導電性部材１１が充填され、閉塞された状態であるが、必ずしも閉塞されている必要はなく、コンタクトホール１０ａの内壁面に一定の厚みを持たせて形成しても良い。   Note that the inside of the contact hole 10a is filled with the conductive member 11 and is in a closed state. However, the contact hole 10a is not necessarily closed, and the inner wall surface of the contact hole 10a is formed with a certain thickness. Also good.

また、導電性部材１１は、外部接続端子６と同一部材または別部材で別体に形成しても良いし、同一材料を用いて一体的に形成しても良い。   Further, the conductive member 11 may be formed separately from the same member as the external connection terminal 6 or a separate member, or may be formed integrally using the same material.

さらに、コンタクトホール１０ａ内壁面を粗面化して構成すれば、第二絶縁膜１０と導電性部材１１との密着力をさらに向上することができる。   Furthermore, if the inner wall surface of the contact hole 10a is roughened, the adhesion between the second insulating film 10 and the conductive member 11 can be further improved.

パッケージ２と蓋部材４は各々が接合され、パッケージ２内は気密封止される。接合方法は、例えば、接合面に金属膜を形成することにより、陽極接合の手法を用いて行うことができる。また、表面活性化接合の手法を用いることもできる。   The package 2 and the lid member 4 are joined together, and the inside of the package 2 is hermetically sealed. The bonding method can be performed using an anodic bonding method, for example, by forming a metal film on the bonding surface. A surface activated bonding technique can also be used.

圧電デバイスは前記したように構成されており、圧電振動片３がパッケージ２の底部に搭載され前記した電極構造と接続されるので、外部接続端子６の剥離や、それに伴う貫通電極７の破損を防止した圧電デバイスとなる。   The piezoelectric device is configured as described above. Since the piezoelectric vibrating piece 3 is mounted on the bottom of the package 2 and connected to the electrode structure described above, the external connection terminal 6 is peeled off and the through electrode 7 is damaged accordingly. The piezoelectric device is prevented.

続いて、本実施形態の電極構造の製造方法について図面を用いて説明する。図２−１、図２−２は本実施形態による電極構造を説明する図で、（ａ）〜（ｆ）は、各工程における外部接続端子６の状態を示す断面図である。以下、図２−１、図２−２を参照して本実施形態の電子デバイスの製造方法を説明する。尚、（ａ）〜（ｆ）は本実施形態を説明するにあたり、電極構造部が上下逆に表記されてることに留意されたい。   Subsequently, a method for manufacturing the electrode structure of the present embodiment will be described with reference to the drawings. FIGS. 2A and 2B are diagrams for explaining the electrode structure according to the present embodiment, and FIGS. 2A to 2F are cross-sectional views showing the state of the external connection terminal 6 in each step. Hereinafter, with reference to FIGS. 2-1 and 2-2, the manufacturing method of the electronic device of this embodiment will be described. It should be noted that in (a) to (f), in describing the present embodiment, the electrode structure is shown upside down.

まず、図２−１（ａ）を参照して電極構造の一部である電極パッド５と貫通電極７の形成工程を説明する。
シリコン基板であるパッケージ２の底部２ａ表面にエッチングストップ層として第一絶縁膜９ｂが形成される。第一絶縁膜９ｂは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成したもので、例えば、シリコン酸化膜（ＳｉＯ２）である。そして、所定位置にはドライエッチングにより孔２ｃが形成される。ドライエッチングは第一絶縁膜９ｂがエッチングストップ層となるため、第一絶縁膜９ｂが露出したところで終了となる。前記孔２ｃを形成するためのエッチング部は、フォトリソグラフィーによって形成されたマスクパターンによって決められる。前記マスクパターンの形成は、レジストをスピンコート法等により、前記シリコン基板上に塗布後、所望のマスクパターン形状を有するフォトマスクを被せて前記レジストの紫外線露光を行い、露光後、現像液を用いて形成される。この際、使用するレジスト種により、ポジ型は、紫外線が照射された部分の領域を除去して形成され、ネガ型は、紫外線が照射された部分以外の領域を除去して形成される。前記レジストの、露光、現像により除去され、シリコン基板の面が露出した部位がエッチング部となる。本工程はネガ型、ポジ型どちらであっても同様に形成できる。以上により形成されたマスクパターンをエッチングマスクとして、エッチングを行い孔２ｃが形成される。 First, with reference to FIG. 2-1 (a), the formation process of the electrode pad 5 and the penetration electrode 7 which are a part of electrode structure is demonstrated.
A first insulating film 9b is formed as an etching stop layer on the surface of the bottom 2a of the package 2, which is a silicon substrate. The first insulating film 9b is formed by a CVD (Chemical Vapor Deposition) method or the like, and is, for example, a silicon oxide film (SiO 2 ). A hole 2c is formed at a predetermined position by dry etching. Since the first insulating film 9b serves as an etching stop layer, the dry etching ends when the first insulating film 9b is exposed. The etching part for forming the hole 2c is determined by a mask pattern formed by photolithography. The mask pattern is formed by applying a resist on the silicon substrate by spin coating or the like, covering the photomask having a desired mask pattern shape with ultraviolet exposure of the resist, and using the developer after exposure. Formed. At this time, depending on the type of resist used, the positive type is formed by removing the region irradiated with ultraviolet rays, and the negative type is formed by removing the region other than the portion irradiated with ultraviolet rays. A portion of the resist which is removed by exposure and development and the surface of the silicon substrate is exposed becomes an etched portion. This process can be formed in the same manner regardless of whether the process is negative or positive. Etching is performed using the mask pattern formed as described above as an etching mask to form the hole 2c.

前記工程によって孔２ｃを形成した後、該孔２ｃ壁部内面、及びキャビティＣ内面（図１参照）に第一絶縁膜９ａを形成する。前記第一絶縁膜９ａは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成したもので、例えば、シリコン酸化膜（ＳｉＯ２）である。前記第一絶縁膜９ａは、後の工程で前記孔２ｃ内に充填される導電性部材とシリコン基板であるパッケージ２の底部２ａを絶縁処理するものである。 After forming the hole 2c by the above process, the first insulating film 9a is formed on the inner surface of the wall of the hole 2c and the inner surface of the cavity C (see FIG. 1). The first insulating film 9a is formed by a CVD (Chemical Vapor Deposition) method or the like, and is, for example, a silicon oxide film (SiO 2 ). The first insulating film 9a insulates the conductive member filled in the hole 2c and the bottom 2a of the package 2 which is a silicon substrate in a later step.

孔２ｃ内への導電部材の充填方法としては、種々の手法が用いられるが、孔２ｃ内に充填する場合は電解メッキによる手法が用いられる。形成された孔２ｃ内に電解メッキ用の共通電極をスパッタリング若しくは蒸着により形成する。前記共通電極は、例えば、金（Ａｕ）である。   Various methods are used for filling the hole 2c with the conductive member. When filling the hole 2c, a method using electrolytic plating is used. A common electrode for electrolytic plating is formed in the formed hole 2c by sputtering or vapor deposition. The common electrode is, for example, gold (Au).

その後、フォトリソグラフィーにより、前記共通電極上に電解メッキ用のマスクパターンを形成する。本工程はネガ型、ポジ型どちらであっても同様に形成できる。   Thereafter, a mask pattern for electrolytic plating is formed on the common electrode by photolithography. This process can be formed in the same manner whether it is a negative type or a positive type.

電解メッキ用の共通電極と、電解メッキ用のマスクパターンを形成した後、電解メッキを行い孔２ｃ内に導電部材を充填する。尚、前記導電部材は、前記共通電極と同様、金（Ａｕ）である。これにより、孔２ｃ内は導電部材が充填され、貫通電極７となり、同時に電極パッド５が形成される。   After the common electrode for electrolytic plating and the mask pattern for electrolytic plating are formed, electrolytic plating is performed to fill the hole 2c with the conductive member. The conductive member is gold (Au), like the common electrode. As a result, the hole 2c is filled with the conductive member to form the through electrode 7, and at the same time, the electrode pad 5 is formed.

続いて、前記孔２ｃの底部に位置する前記第一絶縁膜９ａと、その下層で、積層状態となっている第一絶縁膜９ｂをエッチング除去するためのマスクパターンをパッケージ２の底部２ａ外表面にフォトリソグラフィーにより形成する。本工程はネガ型、ポジ型どちらであっても同様に形成できる。   Subsequently, a mask pattern for etching and removing the first insulating film 9a located at the bottom of the hole 2c and the first insulating film 9b in a laminated state below the first insulating film 9a is provided on the outer surface of the bottom 2a of the package 2 It is formed by photolithography. This process can be formed in the same manner whether it is a negative type or a positive type.

前記工程において形成した絶縁膜除去用のマスクパターンをマスクとし、前記第一絶縁膜９ａ、９ｂをエッチングにより除去する。尚、前記第一絶縁膜９ａ、９ｂは、いずれもシリコン酸化膜（ＳｉＯ２）である。また、前記エッチングはドライエッチング、ウェットエッチングのいずれを用いても良い。エッチングにより、貫通電極７底部のコンタクト部１２が開口された状態となる。 The first insulating films 9a and 9b are removed by etching using the mask pattern for insulating film removal formed in the step as a mask. The first insulating films 9a and 9b are both silicon oxide films (SiO 2 ). The etching may be either dry etching or wet etching. The contact portion 12 at the bottom of the through electrode 7 is opened by the etching.

続いて、電極パッド５と対向する反対側のパッケージ２の底部２ａの外表面に電極パッド５と導通可能とするための外部接続端子６を形成する工程へ移行する。   Subsequently, the process proceeds to a step of forming an external connection terminal 6 for enabling electrical connection with the electrode pad 5 on the outer surface of the bottom 2a of the opposite package 2 facing the electrode pad 5.

（ａ）は第二絶縁膜１０をパターン形成する露光工程を示す図である。
本実施形態の第二絶縁膜１０は、感光性ポリイミドであり、ネガ型を使用する。ネガ型の特性として、紫外線が照射された部位が結合し、結合した部位は現像液により除去されない特性を持っている。１０は前記パッケージ２の底部２ａ外表面に塗布された第二絶縁膜である。第二絶縁膜１０をスピンコート法等により、前記シリコン基板上に塗布後、所望のマスクパターン形状を有するフォトマスク１３を被せて前記第二絶縁膜１０の紫外線露光を行う。この際の露光量は、塗布された第二絶縁膜１０の膜厚に対して、推奨されている適切な露光量に対し、少ない露光量で照射する。例えば塗布された第二絶縁膜１０の膜厚３０μｍの適切な露光量が９００ｍＪの場合は、本実施形態では６００ｍＪの露光量を照射する。露光量が少ない場合の絶縁膜状態としては、照射源に近い絶縁膜は露光による結合が完全な状態であるが、照射源から離れている絶縁膜は露光による結合が不完全な状態となっている。 (A) is a figure which shows the exposure process in which the 2nd insulating film 10 is pattern-formed.
The second insulating film 10 of the present embodiment is a photosensitive polyimide and uses a negative type. As a negative characteristic, the site irradiated with ultraviolet rays is bonded, and the bonded site is not removed by the developer. Reference numeral 10 denotes a second insulating film applied to the outer surface of the bottom 2 a of the package 2. After the second insulating film 10 is applied on the silicon substrate by spin coating or the like, the photomask 13 having a desired mask pattern shape is put on and the second insulating film 10 is exposed to ultraviolet rays. In this case, the exposure amount is irradiated with a smaller exposure amount than the recommended appropriate exposure amount with respect to the thickness of the applied second insulating film 10. For example, when an appropriate exposure amount of 30 m of the applied second insulating film 10 is 900 mJ, an exposure amount of 600 mJ is irradiated in this embodiment. As for the insulating film state when the amount of exposure is small, the insulating film close to the irradiation source is completely bonded by exposure, but the insulating film far from the irradiation source is incompletely bonded by exposure. Yes.

（ｂ）は第二絶縁膜１０をパターン形成する現像工程と、ポリイミド化するキュア工程を示す図である。
前記第二絶縁膜１０への前記（ａ）工程による露光量での露光後、現像液を用いて紫外線が照射された部位以外の領域を除去する。この際の現像時間は、塗布された第二絶縁膜１０の膜厚に対して、推奨されている適切な時間に対し、長い時間で現像する。例えば、塗布された第二絶縁膜１０の膜厚３０μｍの適切な現像時間が４分間の場合は、本実施形態では５分間の現像を行う。前記（ａ）工程の露光状態により照射源に近い第二絶縁膜１０は結合が完全な状態であるため、垂直形状で現像されるが、照射源から離れているパッケージ２の底部２ａ近傍の第二絶縁膜１０は、露光による結合が不完全な状態であるため、第二絶縁膜１０の表面側から垂直形状で現像された後、結合が不完全な状態の部位がパッケージ２の底部２ａ近傍で水平方向へ広がるようにして現像が進み、傾斜壁面部を有するコンタクトホール１０ａのパターン形状へと現像される。現像工程後、第二絶縁膜１０をポリイミド化するためにキュアする。キュアする事により、フォトリソグラフィーにより傾斜壁面部を有するコンタクトホール１０ａのパターン形状へと現像された第二絶縁膜１０がポリイミド化され、傾斜壁面部を有するコンタクトホール１０ａのパターン形状で第二絶縁膜１０が形成される。 (B) is a figure which shows the image development process which forms the pattern of the 2nd insulating film 10, and the curing process which makes it polyimide.
After the exposure of the second insulating film 10 with the exposure amount in the step (a), regions other than the portion irradiated with ultraviolet rays are removed using a developer. The development time at this time is longer than the recommended appropriate time with respect to the thickness of the applied second insulating film 10. For example, in the case where an appropriate development time of 30 μm in thickness of the applied second insulating film 10 is 4 minutes, development is performed for 5 minutes in this embodiment. The second insulating film 10 close to the irradiation source is completely bonded depending on the exposure state in the step (a), so that the second insulating film 10 is developed in a vertical shape. Since the two insulating film 10 is in an incompletely bonded state by exposure, a portion where the incompletely bonded state is developed near the bottom 2a of the package 2 after being developed in a vertical shape from the surface side of the second insulating film 10 Then, the development proceeds so as to spread in the horizontal direction, and the pattern is developed into the pattern shape of the contact hole 10a having the inclined wall surface portion. After the development process, the second insulating film 10 is cured to be polyimide. By curing, the second insulating film 10 developed into the pattern shape of the contact hole 10a having the inclined wall surface portion by photolithography is converted into a polyimide, and the second insulating film is formed in the pattern shape of the contact hole 10a having the inclined wall surface portion. 10 is formed.

（ｃ）は第二絶縁膜１０のコンタクトホール１０ａ内部に導電性部材１１を充填する前工程を示す図である。
導電性部材１１の充填方法としては、種々の手法が用いられるが、コンタクトホール１０ａ内部に充填する場合は電解メッキによる手法が用いられる。前記（ｂ）工程によって形成された第二絶縁膜１０一面に電解メッキ用の共通電極１４をスパッタリング若しくは蒸着により形成する。前記共通電極１４は、例えば、金（Ａｕ）である。更に、第二絶縁膜１０と共通電極１４の密着力を強くする場合には、共通電極１４のスパッタリング若しくは蒸着による形成前に、Ａｒプラズマ処理、Ｏ２アッシング処理等により第二絶縁膜１０一面を粗面化処理した後、共通電極１４を形成する事ができる。その後、フォトリソグラフィーにより、前記共通電極１４上に電解メッキ用のマスクパターン１５を形成する。 (C) is a diagram showing a pre-process for filling the inside of the contact hole 10 a of the second insulating film 10 with the conductive member 11.
Various methods are used as the filling method of the conductive member 11, but when filling the contact hole 10a, a method by electrolytic plating is used. A common electrode 14 for electrolytic plating is formed on one surface of the second insulating film 10 formed by the step (b) by sputtering or vapor deposition. The common electrode 14 is, for example, gold (Au). Further, in order to increase the adhesion between the second insulating film 10 and the common electrode 14, before forming the common electrode 14 by sputtering or vapor deposition, the entire surface of the second insulating film 10 is formed by Ar plasma treatment, O 2 ashing treatment, or the like. After the roughening treatment, the common electrode 14 can be formed. Thereafter, a mask pattern 15 for electrolytic plating is formed on the common electrode 14 by photolithography.

（ｄ）は第二絶縁膜１０のコンタクトホール１０ａ内部に導電性部材１１を充填する工程を示す図である。
前記（ｃ）工程により電解メッキ用の共通電極１４と、電解メッキ用のマスクパターン１５を形成した後、電解メッキにより第二絶縁膜１０のコンタクトホール１０ａ内部に導電性部材１１を充填する。尚、前記導電性部材１１は、例えば、銅（Ｃｕ）１１ａ、ニッケル（Ｎｉ）１１ｂ、金（Ａｕ）１１ｃで構成されている。これにより、第二絶縁膜１０のコンタクトホール１０ａ内部は導電性部材１１が充填され、コンタクト部１２を介して貫通電極７と接続されてパッケージ２のキャビティＣ面側の電極パッド５と導通可能な状態となる。（図１参照。） FIG. 6D is a diagram illustrating a process of filling the conductive member 11 in the contact hole 10a of the second insulating film 10;
After the common electrode 14 for electrolytic plating and the mask pattern 15 for electrolytic plating are formed by the step (c), the conductive member 11 is filled into the contact hole 10a of the second insulating film 10 by electrolytic plating. The conductive member 11 is made of, for example, copper (Cu) 11a, nickel (Ni) 11b, and gold (Au) 11c. As a result, the inside of the contact hole 10 a of the second insulating film 10 is filled with the conductive member 11 and is connected to the through electrode 7 through the contact portion 12 and can be electrically connected to the electrode pad 5 on the cavity C surface side of the package 2. It becomes a state. (See Figure 1)

（ｅ）は共通電極１４をエッチング除去するためのマスクパターン形成工程を示す図である。
前記（ｃ）工程で形成した電解メッキ用のマスクパターン１５を除去した後、前記（ｃ）工程で形成された共通電極１４をエッチング除去するためのマスクパターン１６をフォトリソグラフィーにより形成する。本工程はネガ型、ポジ型どちらであっても同様に形成できる。 FIG. 6E is a diagram showing a mask pattern forming process for removing the common electrode 14 by etching.
After removing the electroplating mask pattern 15 formed in the step (c), a mask pattern 16 for etching away the common electrode 14 formed in the step (c) is formed by photolithography. This process can be formed in the same manner regardless of whether the process is negative or positive.

（ｆ）は共通電極１４をエッチング除去する工程を示す図である。
最後に、前記（ｅ）工程で形成した共通電極１４除去用のマスクパターン１６をマスクとし、共通電極１４をウエットエッチングにより除去する。本工程はネガ型、ポジ型どちらであっても同様に形成できる。共通電極１４をエッチング除去した後、共通電極１４除去用のマスクパターンを１６除去する。本実施例においては、コンタクトホール１０ａ内の導電性部材１１の充填に電解メッキ手法を用いたため、第二絶縁膜１０上に形成される外部接続端子６は、共通電極１４、銅１１ａ、ニッケル１１ｂ、金１１ｃが積層された状態で構成されるものである。以上の工程によって電極パッド５と外部接続端子６とが貫通電極７を介して接続がなされた電極構造が形成される。 (F) is a diagram showing a step of removing the common electrode 14 by etching.
Finally, using the mask pattern 16 for removing the common electrode 14 formed in the step (e) as a mask, the common electrode 14 is removed by wet etching. This process can be formed in the same manner whether it is a negative type or a positive type. After the common electrode 14 is removed by etching, the mask pattern for removing the common electrode 14 is removed 16. In this embodiment, since the electroplating method is used for filling the conductive member 11 in the contact hole 10a, the external connection terminal 6 formed on the second insulating film 10 includes the common electrode 14, the copper 11a, and the nickel 11b. , Gold 11c is laminated. Through the above steps, an electrode structure in which the electrode pad 5 and the external connection terminal 6 are connected via the through electrode 7 is formed.

本実施形態による圧電デバイスを示す図で、（ａ）は断面図、（ｂ）は（ａ）に示すＡ部（電極構造）拡大図。It is a figure which shows the piezoelectric device by this embodiment, (a) is sectional drawing, (b) is the A section (electrode structure) enlarged view shown to (a). 本実施形態の電極構造の製造方法を説明する図。The figure explaining the manufacturing method of the electrode structure of this embodiment. 本実施形態の電極構造の製造方法を説明する図。The figure explaining the manufacturing method of the electrode structure of this embodiment. 従来技術による圧電デバイスを示す図で、（ａ）は断面図、（ｂ）は、蓋部材を除いた平面図。It is a figure which shows the piezoelectric device by a prior art, (a) is sectional drawing, (b) is a top view except the cover member.

符号の説明Explanation of symbols

１ 圧電デバイス
２ パッケージ
２ａ パッケージ底部
２ｂ パッケージ壁部
３ 圧電振動片
４ 蓋部材
５ 電極パッド
６ 外部接続端子
７ 貫通電極
８ 導電部材
９ａ 第一絶縁膜
９ｂ 第一絶縁膜
１０ 第二絶縁膜
１０ａ コンタクトホール
１１ 導電性部材
１２ コンタクト部
１３ フォトマスク
１４ 共通電極
１５ マスクパターン
１６ マスクパターン
３０ 圧電デバイス
３１ パッケージ
３１ａ 底部
３１ｂ 壁部
３２ 圧電振動片
３２ａ 励振電極
３２ｂ 引出し電極
３３ 蓋部材
３４ 外部接続端子
３５ 電極パッド
３６ 貫通電極
３７ 導電部材
３８ 第一絶縁膜
３９ 第二絶縁膜 DESCRIPTION OF SYMBOLS 1 Piezoelectric device 2 Package 2a Package bottom part 2b Package wall part 3 Piezoelectric vibrating piece 4 Lid member 5 Electrode pad 6 External connection terminal 7 Through electrode 8 Conductive member 9a First insulating film 9b First insulating film 10 Second insulating film 10a Contact hole DESCRIPTION OF SYMBOLS 11 Conductive member 12 Contact part 13 Photomask 14 Common electrode 15 Mask pattern 16 Mask pattern 30 Piezoelectric device 31 Package 31a Bottom part 31b Wall part 32 Piezoelectric vibrating piece 32a Excitation electrode 32b Extraction electrode 33 Lid member 34 External connection terminal 35 Electrode pad 36 Through electrode 37 Conductive member 38 First insulating film 39 Second insulating film

Claims (6)

基板の表面に絶縁膜の一部を挟んで形成された二つの導電パッドが貫通電極を介して相互に接続された電極構造であって、
前記二つの導電パッドのうち少なくとも一方は、前記絶縁膜の厚み方向に設けられたコンタクトホール内に連通する導電性部材を介して前記貫通電極と接続されており、前記コンタクトホールの内径は、前記導電パッド側の内径よりも前記貫通電極側の内径の方が大きく形成されてなることを特徴とする電極構造。 An electrode structure in which two conductive pads formed on a surface of a substrate with a part of an insulating film interposed therebetween are connected to each other through a through electrode,
At least one of the two conductive pads is connected to the through electrode through a conductive member communicating with a contact hole provided in the thickness direction of the insulating film, and the inner diameter of the contact hole is An electrode structure characterized in that the inner diameter on the through electrode side is formed larger than the inner diameter on the conductive pad side. 前記コンタクトホールは、前記導電パッド側から前記貫通電極側に向かって前記絶縁膜厚の中間位置まで同一径で形成されてなる垂直壁面部と、前記中間位置から前記貫通電極に向かって徐々にその内径が大きくなるように形成されてなる傾斜壁面部を有することを特徴とする請求項１に記載の電極構造。   The contact hole has a vertical wall surface portion formed with the same diameter from the conductive pad side toward the through electrode side to the intermediate position of the insulating film thickness, and gradually from the intermediate position toward the through electrode. The electrode structure according to claim 1, further comprising an inclined wall surface portion formed so as to have a larger inner diameter. 前記コンタクトホール内は、前記導電性部材によって充填されてなることを特徴とする請求項１又は２に記載の電極構造。   The electrode structure according to claim 1, wherein the contact hole is filled with the conductive member. 前記導電性部材は、前記導電パッドと一体形成されてなることを特徴とする請求項１〜３の何れか一つに記載の電極構造。   The electrode structure according to claim 1, wherein the conductive member is formed integrally with the conductive pad. 前記コンタクトホール内壁面は、粗面化されてなることを特徴とする請求項１〜４の何れか一つに記載の電極構造。   The electrode structure according to claim 1, wherein the inner wall surface of the contact hole is roughened. 請求項１〜５の何れか一つに記載の電極構造を備えた基板の導電パッド上に電子部品が実装されてなることを特徴とする電子デバイス。

An electronic device, wherein an electronic component is mounted on a conductive pad of a substrate provided with the electrode structure according to claim 1.

JP2008088806A 2008-03-28 2008-03-28 Electrode structure and electronic device Pending JP2009246562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008088806A JP2009246562A (en) 2008-03-28 2008-03-28 Electrode structure and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008088806A JP2009246562A (en) 2008-03-28 2008-03-28 Electrode structure and electronic device

Publications (1)

Publication Number Publication Date
JP2009246562A true JP2009246562A (en) 2009-10-22

Family

ID=41308018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008088806A Pending JP2009246562A (en) 2008-03-28 2008-03-28 Electrode structure and electronic device

Country Status (1)

Country Link
JP (1) JP2009246562A (en)

Similar Documents

Publication Publication Date Title
CN112039455B (en) Packaging method and packaging structure of bulk acoustic wave resonator
JP5423572B2 (en) Wiring board, piezoelectric oscillator, gyro sensor, and manufacturing method of wiring board
JP5268752B2 (en) Semiconductor package and manufacturing method thereof
JP2009181981A (en) Manufacturing process of semiconductor device, and the semiconductor device
CN112039458B (en) Packaging method and packaging structure of bulk acoustic wave resonator
JP2007059470A (en) Semiconductor device and its manufacturing method
JP2010153822A (en) Electronic device, method of manufacturing the same, and electronic equipment
JP2006245098A (en) Electronic component and manufacturing method thereof, and electronic apparatus
JPWO2010016487A1 (en) Piezoelectric vibration device sealing member and manufacturing method thereof
CN112039459B (en) Packaging method and packaging structure of bulk acoustic wave resonator
TW200400918A (en) Method of manufacturing an electronic device
JP2006202918A (en) Function element package body and manufacturing method thereof
JP6026829B2 (en) Surface acoustic wave device
JP4900498B2 (en) Electronic components
JP4534794B2 (en) Electronic components
JP2008005471A (en) Piezoelectric oscillator and its manufacturing method
TWI437689B (en) Semiconductor device
JP4825111B2 (en) Method for manufacturing piezoelectric thin film device
JP4750586B2 (en) Semiconductor device, electronic device and manufacturing method thereof
JP2013031133A (en) Piezoelectric vibration device
JP2006287094A (en) Semiconductor apparatus and manufacturing method therefor
JP2010177237A (en) Semiconductor device, method for manufacturing the same, through-electrode, method for manufacturing through-electrode, oscillator and electronic equipment
WO2019004266A1 (en) Electronic component module
JP2009246562A (en) Electrode structure and electronic device
JP4009846B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus