JP2009244528A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2009244528A JP2009244528A JP2008089983A JP2008089983A JP2009244528A JP 2009244528 A JP2009244528 A JP 2009244528A JP 2008089983 A JP2008089983 A JP 2008089983A JP 2008089983 A JP2008089983 A JP 2008089983A JP 2009244528 A JP2009244528 A JP 2009244528A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- pixel
- drive
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007772 electrode material Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 abstract description 18
- 230000020169 heat generation Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 44
- 238000012937 correction Methods 0.000 description 44
- 239000010410 layer Substances 0.000 description 32
- 238000005070 sampling Methods 0.000 description 29
- 238000003860 storage Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 18
- 239000010408 film Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 10
- 230000006641 stabilisation Effects 0.000 description 9
- 238000011105 stabilization Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 8
- 101150010989 VCATH gene Proteins 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】有機EL表示装置において、有機EL素子のショート滅点を目立たなくする。
【解決手段】1画素内に同一の駆動トランジスタからの駆動電流Idsを分流した電流が供給される複数の有機EL素子を配置する。各有機EL素子は、上部電極508が個別にパターン形成され、引出しパターン509で補助配線515上に引き出され、接続孔508aで接続される。引出しパターン509は薄膜で細くヒューズ抵抗素子として機能する。何れか1つの有機EL素子がショートしたとき、それに駆動電流Idsのほぼ全て流れるが、引出しパターン509を流れ発熱し焼き切れて、損傷のある有機EL素子がショートからオープンに自動的に変化する。同一画素内にある他の正常な有機EL素子に駆動電流Idsが流れ、総合電流は損傷していない場合と同様となり、1画素から得られる輝度は滅点の存在に関わらず同等の輝度となる。
【選択図】図5
【解決手段】1画素内に同一の駆動トランジスタからの駆動電流Idsを分流した電流が供給される複数の有機EL素子を配置する。各有機EL素子は、上部電極508が個別にパターン形成され、引出しパターン509で補助配線515上に引き出され、接続孔508aで接続される。引出しパターン509は薄膜で細くヒューズ抵抗素子として機能する。何れか1つの有機EL素子がショートしたとき、それに駆動電流Idsのほぼ全て流れるが、引出しパターン509を流れ発熱し焼き切れて、損傷のある有機EL素子がショートからオープンに自動的に変化する。同一画素内にある他の正常な有機EL素子に駆動電流Idsが流れ、総合電流は損傷していない場合と同様となり、1画素から得られる輝度は滅点の存在に関わらず同等の輝度となる。
【選択図】図5
Description
本発明は、電気光学素子(表示素子や発光素子とも称される)を具備する画素回路(画素とも称される)を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電流駆動型の電気光学素子を表示素子として有し、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
有機EL素子は下部電極と上部電極との間に有機正孔輸送層や有機発光層を積層させてなる有機薄膜(有機層)を設けてなり、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機EL素子を流れる電流値を制御することで発色の階調を得ている。
有機EL素子は比較的低い印加電圧(たとえば10V以下)で駆動できるため低消費電力である。また有機EL素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機EL素子の応答速度は非常に高速である(たとえば数μs程度)ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機EL素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。
ところで、液晶表示素子を用いた液晶表示装置や有機EL素子を用いた有機EL表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ(サンプリングトランジスタと称する)で駆動トランジスタのゲート端(制御入力端子)に設けられた保持容量(画素容量とも称する)に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機EL素子などの電流駆動型の素子を用いる有機EL表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号(電圧信号)を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子などに供給する。
有機EL素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機EL素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる(周知の技術であるので、ここでは公知文献の提示はしない)。
有機EL素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機EL素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。
ところが、プロセス変動により電気光学素子を駆動する能動素子(駆動トランジスタ)の閾値電圧や移動度がばらついてしまう。また、有機EL素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。
たとえば、特許文献1に記載の仕組みでは、有機EL素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
しかしながら、有機EL素子を始めとする電気光学素子は一般的に薄膜で形成されている素子であるため、たとえば、パネル製造時に埃(ダスト)などの異物が付着することで素子が損傷した場合、発光が正常になされない滅点(光らない点)となり、パネルに画素欠陥が生じてしまい歩留まり低下の原因となる(たとえば特表2003−521094号公報を参照)。このような表示上の欠陥は、表示装置の良品率を高める上で阻害要因となっており、表示装置の低コスト化を阻む。また、使用時に、何らかの原因で滅点となると、表示品質を損ねる。
本発明は、上記事情に鑑みてなされたもので、発光が正常になされない滅点を目立たなくすることのできる仕組みを提供することを目的とする。
本発明に係る表示装置の一形態は、信号振幅に応じた表示を行なう電流駆動型の電気光学素子および当該電気光学素子を駆動する駆動トランジスタを含む画素回路を備える。そして、1つの画素回路内には、画素回路内の共通の駆動トランジスタからの駆動電流を分流した電流が供給される複数の電気光学素子を設ける。各電気光学素子を有する部分を分割画素と称する。加えて、複数の電気光学素子のそれぞれは、カソード側の電極を個別にパターン形成し、各カソード側の電極は、ヒューズ素子として機能する電極材にて所定の基準電位に接続する。
このヒューズ素子として機能する電極材としては、カソード側の電極から引き出された引出しパターンとするのが簡単な形成方法である。
同一画素回路内の複数の電気光学素子の内の何れかがショート現象を起しているとき、駆動トランジスタからの駆動電流は、残りの正常な電気光学素子には分流されず、専らこのショート現象を起している電気光学素子に流れる。このとき、複数の電気光学素子のそれぞれのカソード電極側は個別にパターン化されており、さらにヒューズ素子として機能する電極材(たとえば引出しパターン)にて所定の基準電位に接続されているので、ショート時の電流によってそのヒューズ素子として機能する配線パターンを溶断させることができる。ヒューズ素子として機能する配線パターンが溶断されると、それまでのショート状態が、事実上オープン状態に自動的に変化する。オープン状態になれば、駆動トランジスタからの駆動電流は、オープン状態に変化した側の異常な電気光学素子には分流されず、正常な残りの電気光学素子に分流され、それらによって発光が行なわれる。
本発明の一形態によれば、1画素回路内の複数の電気光学素子の内、ショート状態の異常を持つ電気光学素子側をヒューズ素子として機能する電極材(配線パターン)を利用して事実上のオープン状態に自動的に変化させることができ、滅点素子と正常素子とが特段の対処をしなくとも電気的に分離されるような画素レイアウト構造となる。このため、何れかの分割画素の電気光学素子がショート現象で滅点となる場合であっても、特段の対処をしなくとも、滅点素子が正常な残りの分割画素の電気光学素子と電気的に切り離される。他の正常な分割画素の電気光学素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受でき、1画素が完全に滅点化することを防ぐことができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
<表示装置の全体概要>
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。ここで示す構成例では、たとえば画素の表示素子(電気光学素子、発光素子)として電流駆動型の素子である有機EL素子を、また能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。ここで示す構成例では、たとえば画素の表示素子(電気光学素子、発光素子)として電流駆動型の素子である有機EL素子を、また能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
表示装置1は、様々な電子機器、たとえば半導体メモリやミニディスク(MD)やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号や電子機器内で生成した映像信号を、静止画像や動画像(映像)として表示するあらゆる分野の電子機器の表示部に利用できる。
なお、以下の全体構成の説明においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する電気光学素子の全てに、後述する全ての実施形態(特に滅点対策)が同様に適用できる。
図1に示すように、表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路(画素とも称される)Pが表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置された画素アレイ部102を主要部に備える表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部(いわゆるタイミングジェネレータ)200と、映像信号処理部220を備えている。駆動信号生成部200と映像信号処理部220とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵され、本例では、表示パネル部100の外部に配置されている。
図1に示す構成の場合、表示パネル部100は、基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102が配置され、さらに画素回路Pを垂直方向に走査する垂直駆動部103、画素回路Pを水平方向に走査する水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106が搭載され、さらに、外部接続用の端子部(パッド部)108が表示パネル部100の一辺の端部に配置されている。なお、必要に応じて、各駆動部103,106と外部回路とのインタフェースをとるインタフェース(IF)部が搭載されることもある。
垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)105を有する。画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104および駆動走査部105で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
垂直駆動部103(書込走査部104および駆動走査部105)と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成され、画素アレイ部102の画素回路Pを駆動する駆動回路として機能するようになっている。
このように、実装状態では、垂直駆動部103や水平駆動部106などの周辺駆動回路が、画素アレイ部102と同一の基板101上に搭載された構成となっている。
なお図1に示す例では、パルス信号を表示パネル部100の外部から端子部108を介して入力する構成としているが、これらの各種のタイミングパルスを生成する駆動信号生成部200を半導体チップで構成し表示パネル部100上に搭載することも可能である。
端子部108には、表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部220から映像信号Vsig が供給されるようになっている。カラー表示対応の場合には、色別(本例ではR(赤),G(緑),B(青)の3原色)の映像信号Vsig_R,G,Bが供給される。
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWS(必要に応じて位相反転した垂直走査クロックxCKDS ,xCKWS も)など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH (必要に応じて位相反転した水平走査クロックxCKHも)など必要なパルス信号が供給される。
端子部108の各端子は、信号線199を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに走査線が配線されるともに、列ごとに信号線が配線された構成となっている。
たとえば、画素アレイ部102には、垂直走査側の各走査線104WS,105DSL と水平走査側の走査線である映像信号線(データ線)106HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタが形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。
具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって電源駆動パルスDSL で駆動されるn行分の電源供給線105DSL_1 〜105DSL_n が画素行ごとに配線される。
書込走査部104および駆動走査部105は、論理ゲートの組合せ(ラッチやシフトレジスタなども含む)によって構成され、画素アレイ部102の各画素回路Pを行単位で選択する、すなわち、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSL を介して各画素回路Pを順次選択する。
水平駆動部106は、論理ゲートの組合せ(ラッチやシフトレジスタなども含む)によって構成され、画素アレイ部102の各画素回路Pを列単位で選択する、すなわち、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsig の内の所定電位をサンプリングして保持容量に書き込ませる。
本実施形態の表示装置1は、線順次駆動や点順次駆動が可能になっており、垂直駆動部103の書込走査部104および駆動走査部105は線順次で(つまり行単位で)で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に(線順次の場合)、あるいは画素単位で(点順次の場合)、画素アレイ部102に書き込む。
なお、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、および映像信号処理部220の全てを備えたモジュール(複合部品)形態の表示装置1として提供されることに限らず、たとえば、表示パネル部100のみで表示装置として提供することも可能であるし、画素アレイ部102のみで表示装置として提供することも可能である。
たとえば、表示装置1は、封止された構成のモジュール形状のものをも含む。たとえば、画素アレイ部102に透明なガラスなどの対向部に貼り付けられて形成された表示パネル部100のみでなる表示モジュールとして構成される。透明な対向部には、表示層(本例であれば有機層やその両側の電極層)、カラーフィルタ、保護膜、遮光膜などが設けられる。この場合、画素アレイ部102の他にも、外部から画素アレイ部102への映像信号Vsig や各種の駆動パルスを入出力するための回路部(垂直駆動部103や水平駆動部106に相当するもの)を搭載したFPC(フレキシブルプリントサーキット)との外部接続端子となる電気的接続端子が、表示パネル部100の辺縁に設けられる。その他の点は、基本的には、図1に示す構成の場合と同様である。
なお図1では、画素アレイ部102の一方側にのみ垂直駆動部103の各要素(書込走査部104や駆動走査部105)を配置する構成を示しているが、これらを画素アレイ部102を挟んで左右両側に配置する構成を採ることも可能である。同様に、図1では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、これを画素アレイ部102を挟んで上下両側に配置する構成を採ることも可能である。
<画素回路>
図2は、本実施形態の画素回路Pに対する第1比較例を示す図である。なお、表示パネル部100の基板101上において画素アレイ部102の周辺部に配置される垂直駆動部103および水平駆動部106も合わせて示している。詳細は後述するが、本実施形態の画素回路Pの一例として、この図2に示す構成を基本とするものを採用する。ただし、本実施形態に適用可能な画素回路Pは、図2に示す構成を基本とするものに限定されない。
図2は、本実施形態の画素回路Pに対する第1比較例を示す図である。なお、表示パネル部100の基板101上において画素アレイ部102の周辺部に配置される垂直駆動部103および水平駆動部106も合わせて示している。詳細は後述するが、本実施形態の画素回路Pの一例として、この図2に示す構成を基本とするものを採用する。ただし、本実施形態に適用可能な画素回路Pは、図2に示す構成を基本とするものに限定されない。
駆動トランジスタを始めとする各トランジスタとしてはMOSトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方を入力端として取り扱い、他方を出力端として取り扱う。また、特に有機EL素子127に駆動電流を供給する駆動トランジスタに関してはソース端およびドレイン端の何れか一方(ここではソース端とする)を出力端として取り扱い、他方を電源供給端(ここではドレイン端とする)として取り扱う。
以下、2TR構成での画素回路Pの一例について具体的に説明する。図2に示す第1比較例の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタで駆動トランジスタが構成されている点に特徴を有する。また、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、すなわち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路(その1)を備える。
また駆動トランジスタの特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ閾値補正機能や移動度補正機能を実現して駆動電流Idsを一定に維持する駆動方式を採用した点に特徴を有する。駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を抑制する方法として、2TR構成の駆動回路をそのまま駆動信号一定化回路(その1)として採用しつつ、各トランジスタ121,125の駆動タイミングを工夫することで対処するのである。2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsig の劣化なくサンプリングできるため、良好な画質を得ることができる。
また第1比較例の画素回路Pは、保持容量120の接続態様に特徴を有し、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路(その2)の一例であるブートストラップ回路を構成している。有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする(駆動電流変動を防ぐ)ブートストラップ機能を実現する駆動信号一定化回路(その2)を備えた点に特徴を有するのである。
具体的には図2に示すように、第1比較例の画素回路Pは、それぞれnチャネル型の駆動トランジスタ121およびサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127を有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。なお、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127(ダイオード状のもの)と並列に示す。
駆動トランジスタ121のソース端(ノードND121)とゲート端(ノードND122)の間に保持容量120が接続され、駆動トランジスタ121のソース端が直接に有機EL素子127のアノード端に接続されている。保持容量120は、ブートストラップ容量としても機能するようになっている。有機EL素子127のカソード端Kは基準電位としてのカソード電位Vcathとされる。このカソード電位Vcathは、基準電位を供給する全画素共通の接地配線cath(GND )に接続されている。
サンプリングトランジスタ125は、ゲート端が書込走査部104からの書込走査線104WSに接続され、ドレイン端が映像信号線106HSに接続され、ソース端が駆動トランジスタ121のゲート端(ノードND122)に接続されている。そのゲート端には、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端とドレイン端とを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ125としては、ディプレション型およびエンハンスメント型の何れをも使用できる。
駆動トランジスタ121のドレイン端は、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL に接続されている。電源供給線105DSL は、この電源供給線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。具体的には、駆動走査部105は、駆動トランジスタ121のドレイン端に対して、それぞれ電源電圧に相当する高電圧側の第1電位Vccと低電圧側の第2電位Vssとを切り替えて供給する電源電圧切替回路を具備している。駆動トランジスタ121のドレイン端側を第1電位Vccと第2電位Vssの2値をとる電源駆動パルスDSL で駆動することで、閾値補正に先立つ準備動作を行なうことを可能にしている。
第2電位Vssとしては、映像信号線106HSにおける映像信号Vsig のオフセット電位Vofs より十分低い電位とする。具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSL の低電位側の第2電位Vssを設定する。なお、オフセット電位Vofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
このような画素回路Pでは、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端に第1電位Vccが供給され、ソース端が有機EL素子127のアノード端側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
このような画素回路Pを採用する場合、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ。
画素回路Pを駆動するため、画素アレイ部102の周辺部には、書込走査部104、駆動走査部105および、水平駆動部106を配置する。制御部109は、駆動タイミングを適正化することで、駆動トランジスタ121に流れる駆動電流Idsを一定に維持する駆動信号一定化回路として機能するようにする。このため、先ず駆動走査部105は、好ましくは、保持容量120に信号振幅Vinに対応する情報が書き込まれた時点でサンプリングトランジスタ125を非導通状態にして駆動トランジスタ121の制御入力端への映像信号Vsig の供給を停止させ、駆動トランジスタ121の出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御するのがよい。
制御部109は、好ましくは、ブートストラップ動作を、サンプリング動作の終了後の発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタ125に供給されている状態でサンプリングトランジスタ125を導通状態にした後にサンプリングトランジスタ125を非導通状態にすることで、駆動トランジスタ121の制御入力端と出力端の電位差が一定に維持されるようにする。
また、制御部109は、好ましくはブートストラップ動作を、発光期間において電気光学素子(有機EL素子127)の経時変動補正動作を実現するように制御する。このため、制御部109は、保持容量120に保持された情報に基づく駆動電流Idsが電気光学素子(有機EL素子127)に流れている期間は継続的にサンプリングトランジスタ125を非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。発光時における保持容量120のブートストラップ動作により有機EL素子127の電流−電圧特性が経時変動しても駆動トランジスタ121の制御入力端と出力端の電位差をブートストラップした保持容量120により一定に保つことで、常に一定の発光輝度を保つようにするのである。
また、好ましくは、制御部109は、オフセット電位Vofs がサンプリングトランジスタ125の入力端(ソース端が典型例)に供給されている時間帯でサンプリングトランジスタ125を導通させることで駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持するための閾値補正動作を行なうように制御する。この閾値補正動作は、必要に応じて、信号振幅Vinに対応する情報の保持容量120への書込みに先行する複数の水平周期で繰り返し実行して、確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのがよい。
また、さらに好ましくは、制御部109は、閾値補正動作に先立って、サンプリングトランジスタ125の入力端にオフセット電位Vofs が供給されている時間帯でサンプリングトランジスタ125を導通させて閾値補正用の準備動作(放電動作や初期化動作)を実行するように制御する。閾値補正動作前に駆動トランジスタ121の制御入力端と出力端の電位を初期化しておくのである。より詳しくは、制御入力端と出力端と間に保持容量120を接続しておくことで、保持容量120の両端の電位差が閾値電圧Vth以上になるように設定するのである。
<特性変動とその影響>
図3は画素構成素子(有機EL素子や駆動トランジスタ)の特性変動とその影響を説明する図である。ここで、図3(1)は有機EL素子や駆動トランジスタの動作点を説明する図である。図3(2)は、有機EL素子や駆動トランジスタの特性ばらつきが駆動電流Idsに与える影響を説明する図である。
図3は画素構成素子(有機EL素子や駆動トランジスタ)の特性変動とその影響を説明する図である。ここで、図3(1)は有機EL素子や駆動トランジスタの動作点を説明する図である。図3(2)は、有機EL素子や駆動トランジスタの特性ばらつきが駆動電流Idsに与える影響を説明する図である。
<発光素子のIel−Vel特性>
一般的に、図3(1)に示すように、駆動トランジスタ121はドレイン・ソース間電圧に関わらず駆動電流Idsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をIds、移動度をμ、チャネル幅(ゲート幅)をW、チャネル長(ゲート長)をL、ゲート容量(単位面積当たりのゲート酸化膜容量)をCox、トランジスタの閾値電圧をVthとすると、駆動トランジスタ121は下記の式(1)に示した値を持つ定電流源となっている。なお、“^”はべき乗を示す。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御され定電流源として動作する。
一般的に、図3(1)に示すように、駆動トランジスタ121はドレイン・ソース間電圧に関わらず駆動電流Idsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をIds、移動度をμ、チャネル幅(ゲート幅)をW、チャネル長(ゲート長)をL、ゲート容量(単位面積当たりのゲート酸化膜容量)をCox、トランジスタの閾値電圧をVthとすると、駆動トランジスタ121は下記の式(1)に示した値を持つ定電流源となっている。なお、“^”はべき乗を示す。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御され定電流源として動作する。
ところが、一般的に有機EL素子を始めとする電流駆動型の発光素子のI−V特性は、図3(2)に示すように時間が経過すると劣化する。図3(2)に示す有機EL素子で代表される電流駆動型の発光素子の電流−電圧(Iel−Vel)特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
たとえば、発光素子の一例である有機EL素子127に発光電流Ielが流れるとき、そのアノード・カソード間電圧Velは一意的に決定される。ところが、図3(2)に示すように、発光期間中では、有機EL素子127のアノード端は駆動トランジスタ121のドレイン・ソース間電流Ids(=駆動電流Ids)で決定される発光電流Ielが流れ、それによって有機EL素子127のアノード・カソード間電圧Vel分だけ上昇する。
図2に示す画素回路Pにおいて、仮に保持容量120が駆動トランジスタ121のゲート接地配線cathとの間に接続されていると仮定する(このような回路を第2比較例の画素回路Pと称する)と、ソース端が有機EL素子127側に接続されており、前述の図3(2)に示したように経時劣化する有機EL素子127のIel−Vel特性により、同じ発光電流Ielに対するアノード・カソード間電圧VelがVel1 からVel2 へと変化することで、駆動トランジスタ121の動作点が変化してしまい、同じゲート電位Vgを印加しても駆動トランジスタ121のソース電位Vsは変化してしまう。これにより、駆動トランジスタ121のゲート・ソース間電圧Vgsは変化してしまう。
特性式(1)から明らかなように、ゲート・ソース間電圧Vgsが変動すると、たとえゲート電位Vgが一定であっても駆動電流Idsが変動し、同時に有機EL素子127に流れる電流値(発光電流Iel)が変化し、発光輝度は変化してしまうことになる。
このように第2比較例の画素回路Pでは、発光素子の一例である有機EL素子127のIel−Vel特性の経時変動による有機EL素子127のアノード電位変動が、駆動トランジスタ121のゲート・ソース間電圧Vgsの変動となって現れ、ドレイン電流(駆動電流Ids)の変動を引き起こす。この原因による駆動電流Idsの変動は画素回路Pごとの発光輝度のばらつきや経時変動となって現れ、画質の劣化が起きる。
<駆動トランジスタのVgs−Ids特性>
また、画素ごとに駆動トランジスタ121の特性が異なると、その影響が駆動トランジスタ121に流れる駆動電流Idsに影響を及ぼす。一例としては、式(1)から分かるように、移動度μや閾値電圧Vthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Vgsが同じであっても、駆動トランジスタ121に流れる駆動電流Idsにばらつきや経時変化が生じ、有機EL素子127の発光輝度も画素ごとに変化してしまうことになる。
また、画素ごとに駆動トランジスタ121の特性が異なると、その影響が駆動トランジスタ121に流れる駆動電流Idsに影響を及ぼす。一例としては、式(1)から分かるように、移動度μや閾値電圧Vthが画素によってばらついた場合や経時的に変化した場合、ゲート・ソース間電圧Vgsが同じであっても、駆動トランジスタ121に流れる駆動電流Idsにばらつきや経時変化が生じ、有機EL素子127の発光輝度も画素ごとに変化してしまうことになる。
たとえば、駆動トランジスタ121の製造プロセスのばらつきにより、画素回路Pごとに閾値電圧Vthや移動度μなどの特性変動がある。駆動トランジスタ121を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ121に同一のゲート電位を与えても、画素回路Pごとにドレイン電流(駆動電流Ids)が変動し、発光輝度のばらつきになって現れる。
前述のように、駆動トランジスタ121が飽和領域で動作しているときのドレイン電流Idsは、特性式(1)で表される。駆動トランジスタ121の閾値電圧ばらつきに着目した場合、特性式(1)から明らかなように、閾値電圧Vthが変動すると、ゲート・ソース間電圧Vgsが一定であってもドレイン電流Idsが変動する。つまり、閾値電圧Vthのばらつきに対して何ら対策を施さないと、閾値電圧がVth1のときVgsに対応する駆動電流がIds1となるのに対して、閾値電圧がVth2のときの同じゲート電圧Vgsに対応する駆動電流Ids2はIds1と異なってしまう。
また、駆動トランジスタ121の移動度ばらつきに着目した場合、特性式(1)から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Vgsが一定であってもドレイン電流Idsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、移動度がμ1のときゲート・ソース間電圧Vgsに対応する駆動電流がIds1となるのに対して、移動度がμ2のときの同じゲート・ソース間電圧Vgsに対応する駆動電流Ids2はIds1と異なってしまう。
閾値電圧Vthや移動度μの違いでVin−Ids特性に大きな違いが出てしまうと、同じ信号振幅Vinを与えても、駆動電流Idsすなわち発光輝度が異なってしまい、画面輝度の均一性(ユニフォーミティ)が得られない。
<閾値補正および移動度補正の概念>
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング(詳細は後述する)とすることで、それらの変動の影響を抑制でき、画面輝度の均一性(ユニフォーミティ)を確保できる。
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング(詳細は後述する)とすることで、それらの変動の影響を抑制でき、画面輝度の均一性(ユニフォーミティ)を確保できる。
本実施形態で採用する閾値補正動作および移動度補正動作では、書込みゲインが1(理想値)であると仮定した場合、発光時のゲート・ソース間電圧Vgsが“Vin+Vth−ΔV”で表されるようにすることで、ドレイン・ソース間電流Idsが、閾値電圧Vthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Vthや移動度μが製造プロセスや経時により変動しても、駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。移動度補正時には、大きな移動度μ1に対しては移動度補正パラメータΔV1が大きくなるようにする一方、小さい移動度μ2に対しては移動度補正パラメータΔV2も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔVを負帰還量ΔVとも称する。
閾値補正動作や移動度補正動作の詳細例を示すタイミングチャートは図示を割愛するが、信号振幅Vinに応じた情報を保持容量120に保持させる前に、電源供給線105DSL を第1電位Vccにし、映像信号線106HSをオフセット電位Vofs に設定してサンプリングトランジスタ125をオンさせて、予め駆動トランジスタ121の閾値電圧Vthの情報を保持容量120に書き込んでおく。その後に、たとえば、駆動トランジスタ121のゲート電位Vgが信号電位(Vofs +Vin)にある状態でサンプリングトランジスタ125を導通(オン)状態とする。したがって、書込み&移動度補正期間Hでは、駆動トランジスタ121のゲート端が信号電位(Vofs +Vin)に固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。信号振幅Vinの情報は駆動トランジスタ121の閾値電圧Vthに足し込む形で保持容量120に保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲート・ソース間電圧Vgsは“Vin+Vth”となる。
また、閾値補正完了後においては、駆動トランジスタ121のゲート電位Vgが信号電位(Vofs +Vin)にある状態でサンプリングトランジスタ125を導通(オン)状態とする。したがって、駆動トランジスタ121のゲート端が信号電位(Vofs +Vin)に固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。駆動トランジスタ121のゲート電位Vgはサンプリングトランジスタ125をオンしているために信号電位(Vofs +Vin)となるが、電源供給線105DSL から電流が流れるためソース電位Vsは時間とともに上昇してゆく。
有機EL素子127の閾値電圧をVthELとしたとき、書込みゲインが理想的な“1”であるとしたときは“Vofs −Vth+ΔV<VthEL+Vcath”と設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態(ハイインピーダンス状態)にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。このときのソース電位Vsが有機EL素子127の閾値電圧VthELとカソード電位Vcathの和を越えなければ、駆動トランジスタ121に流れるドレイン電流(駆動電流Ids)は保持容量120の容量値Csと有機EL素子127の寄生容量(等価容量)Celの容量値Celの両者を結合した容量“C=Cs+Cel”に流れ込み充電を開始する。これにより、駆動トランジスタ121のソース電位Vsは上昇していく。このとき、駆動トランジスタ121の閾値補正動作は完了しているため、駆動トランジスタ121が流す駆動電流Idsは移動度μを反映したものとなる。
この上昇分ΔV、すなわち移動度補正パラメータである負帰還量ΔVは、閾値補正によって保持容量120に保持されるゲート・ソース間電圧“Vgs=Vin+Vth”から差し引かれることになり、“Vgs=Vin+Vth−ΔV”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg(=Vofs +Vin)から保持容量に保持される電圧“Vgs=Vin+Vth−ΔV”を差し引いた値“Vofs −Vth+ΔV”となる。因みに書込みゲインを考慮したときには、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg(=Vofs +Vin)から保持容量に保持される電圧“Vgs=(1−g)Vin+Vth−ΔV”を差し引いた値“(1−g)Vofs +g(Vofs +Vin)−Vth+ΔV”=“Vofs +gVin−Vth+ΔV”となる。このようにして、信号振幅Vinのサンプリングと移動度μのばらつきを補正する負帰還量(移動度補正パラメータ)ΔVの調整が行なわれる。書込駆動パルスWSのアクティブ期間と信号電位(Vofs +Vin)の期間の位相調整により負帰還量を最適化することができる。
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Vgsにかける負帰還量は、ドレイン電流Idsの取り出し時間に依存しており、この期間を長くとる程、負帰還量が大きくなる。負帰還量ΔVはΔV=Ids・Cel/tである。
この式から明らかなように、駆動トランジスタ121のドレイン・ソース間電流である駆動電流Idsが大きい程、負帰還量ΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、負帰還量ΔVは小さくなる。このように、負帰還量ΔVは駆動電流Idsに応じて決まる。
また、信号振幅Vinが大きいほど駆動電流Idsは大きくなり、負帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、書込み&移動度補正期間Hは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。たとえば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、書込み&移動度補正期間Hは長めに設定するのがよい。
また、負帰還量ΔVは、Ids・Cel/tであり、画素回路Pごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた負帰還量ΔVとなるので、画素回路Pごとの移動度μのばらつきを補正することができる。つまり、信号振幅Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど負帰還量ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素回路Pごとの移動度μのばらつきを取り除くことができる。
また、制御部109は、ブートストラップ機能も備えている。すなわち、発光期間にはいるときには、書込走査部104は、保持容量120に信号振幅Vinの情報が保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し(すなわちインアクティブL(ロー)にして)、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端を映像信号線106HSから電気的に切り離す。発光期間に進むと、水平駆動部106は、その後の適当な時点で映像信号線106HSの電位をオフセット電位Vofs に戻す。この後、次のフレーム(もしくはフィールド)に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
発光期間では、駆動トランジスタ121のゲート端は映像信号線106HSから切り離される。駆動トランジスタ121のゲート端への信号電位(Vofs +Vin)の印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。駆動トランジスタ121のゲート端とソース端と間には保持容量120が接続されており、その保持容量120による効果によって、ブートストラップ動作が行なわれる。ブートストラップゲインが1(理想値)であると仮定した場合、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲート・ソース間電圧Vgsを一定に維持することができる。
このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。このときの有機EL素子127のアノード電位の上昇(Vel)は、駆動トランジスタ121のソース電位Vsの上昇に他ならず、駆動トランジスタ121のソース電位Vsは、Vel分上昇する。
駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式(1)のVgsに“Vin−ΔV+Vth”を代入することで、式(2−1)のように表すことができる。因みに、書込みゲインを考慮したときには、式(1)のVgsに“(1−g)Vin−ΔV+Vth”を代入することで、式(2−2)のように表すことができる。式(2−1)や式(2−2)(纏めて式(2)と称する)において、k=(1/2)(W/L)Coxである。
この式(2)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。基本的に駆動電流Idsは信号振幅Vin(詳しくは信号振幅Vinに対応して保持容量120に保持されるサンプリング電圧=Vgs)によって決まる。換言すると、有機EL素子127は信号振幅Vinに応じた輝度で発光することになる。
その際、保持容量120に保持される情報は帰還量ΔVで補正されている。補正量ΔVはちょうど式(2)の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Idsは実質的に信号振幅Vinのみに依存することになる。駆動電流Idsは閾値電圧Vthに依存しないので、閾値電圧Vthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
また、nチャネル型の駆動トランジスタ121を使用する場合においても、駆動トランジスタ121のソース端の電位Vsの変動にゲート端の電位Vgが連動するようにするブートストラップ機能を実現する図2に示した回路構成および駆動タイミングとすることで、有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動(つまり駆動トランジスタ121のソース電位変動)があっても、その変動を相殺するようにゲート電位Vgを変動させる。これにより、画面輝度の均一性(ユニフォーミティ)を確保できる。ブートストラップ機能により、有機EL素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、このブートストラップ機能は、発光開始時点で、有機EL素子127に発光電流Ielが流れ始め、それによってアノード・カソード間電圧Velが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Velの変動に伴って駆動トランジスタ121のソース電位Vsが変動する際にも機能する。
たとえば、駆動トランジスタ121のゲート端とソース端との間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲート・ソース間電圧Vgsを一定に維持したまま、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsが上昇し、ゲート電位Vgは“Vofs +Vin+Vel”となる。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。その結果、有機EL素子127のアノード端Aの電位(=ノードND121の電位)は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。
ここで、有機EL素子127は、発光時間が長くなるとそのI−V特性が変化してしまう。そのため、時間の経過ともに、ノードND121の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲート・ソース間電圧Vgsは常に一定に維持される。
駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI−V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲート・ソース間電位Vgsが一定(≒Vin−ΔV+Vthもしくは≒(1−g)Vin−ΔV+Vth)に保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。
このような、有機EL素子127の特性変動に拘らず、駆動トランジスタ121のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作(保持容量120の効果による動作)をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機EL素子127のI−V特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
このように、図2に示した第1比較例の画素回路P(事実上、後述する本実施形態の画素回路Pも同様)およびそれを駆動する制御部109による駆動タイミングによれば、駆動トランジスタ121や有機EL素子127の特性変動(ばらつきや経時変動)があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度劣化のない高品質な画像表示が可能になる。
しかしながら、画素アレイ部102における各有機EL素子127に欠陥があると、その部分が発光しない点欠陥として視認され、表示品質を損ねることになり、問題となる難点がある。以下、この問題点とその改善手法について、具体的に説明する。
<<画素欠陥について>>
図4〜図4Eは、画素アレイ部102の画素回路Pにおける点欠陥を説明する図である。ここで、図4は、滅点発生時の有機EL素子127の等価回路を説明する図である。図4Aは、半導体基板上における有機EL素子127の配置関係を説明する図である。詳しくは、図4Aは、一般的な有機EL表示装置における1画素分の層構造の概略を示した図であって、図4A(1)は1画素分の平面状の模式図(電極に着目した平面透視図)であり、図4A(2)は断面の模式図である。図4Bは、有機EL素子127の下部電極と補助配線のレイアウト例を示した図である。
図4〜図4Eは、画素アレイ部102の画素回路Pにおける点欠陥を説明する図である。ここで、図4は、滅点発生時の有機EL素子127の等価回路を説明する図である。図4Aは、半導体基板上における有機EL素子127の配置関係を説明する図である。詳しくは、図4Aは、一般的な有機EL表示装置における1画素分の層構造の概略を示した図であって、図4A(1)は1画素分の平面状の模式図(電極に着目した平面透視図)であり、図4A(2)は断面の模式図である。図4Bは、有機EL素子127の下部電極と補助配線のレイアウト例を示した図である。
図4Cは、滅点素子対策機能を備えた第3比較例の画素回路Pを示す図である。図4Dは、第3比較例の1画素分の層構造の概略を示した図であって、図4D(1)は1画素分の平面状の模式図(電極に着目した平面透視図)であり、図4D(2)は断面の模式図である。図4Eは、図4Cに示す第3比較例における問題点を説明する図である。
図2に示した第1比較例の画素回路Pにおいて、有機EL素子127がダストなどの欠陥によって滅点(発光しない画素)となってしまった場合を考える。有機EL素子127のアノードとカソードが開放(オープン)となって滅点となる場合には、有機EL素子127の等価回路は図示を割愛するが、正常な有機EL素子127と直列に超高抵抗値の抵抗素子が存在する状態と考えてよく、事実上、駆動トランジスタ121からの駆動電流Idsが有機EL素子127に流れず有機EL素子127の発光が無い状態と考えてよい。
一方、有機EL素子127のアノードとカソードが短絡(ショート)となって滅点となる場合には、有機EL素子127の等価回路は、図4に示すように、正常な有機EL素子127に並列に抵抗素子127Rが存在する状態と考えてよい。抵抗素子127Rは、低抵抗値と考えてよく、駆動トランジスタ121からの駆動電流Idsが有機EL素子127よりも抵抗素子127R側により多く流れることで有機EL素子127の発光が無い状態となると考えてよい。
図4A(1)に示す1画素分の平面状の模式図のように、基板101上に下部電極(たとえばアノード電極)504が配置され、その下部電極504上に有機EL素子127の開口部(以下EL開口部と称する)127aが形成されている。下部電極504には接続孔(たとえばTFT−アノードコンタクト)504aが設けられ、この接続孔504aを介して下部電極504下に配された駆動トランジスタ121の入出力端(本例ではソース電極)に下部電極504が接続されるようになっている。
下部電極504の周囲は絶縁膜パターンである開口規定絶縁膜505で覆われて、その上に図示しない上部電極508が画素アレイ部102のほぼ全面を覆うように設けられる。また、有機EL素子127を構成する下部電極504や図示しない有機層506および上部電極508が積層されている部分のみが発光有効領域127bとなるように広く露出したEL開口部127aとされている。
図4A(2)には、断面の模式図が示されている。図4A(2)に示すように、基板101上の各画素回路Pに対応する位置に、図示を割愛するが、画素回路を構成する駆動トランジスタ121やサンプリングトランジスタ125などの薄膜トランジスタQや保持容量120(容量値Cs)などの回路素子が内部配線によって配置され、その層(第1配線層)の上部に層間絶縁膜(酸化膜)が設けられる。層間絶縁膜のさらに上部には、薄膜トランジスタQに接続されたソース電極線およびドレイン電極線が設けられる。また、各素子(薄膜トランジスタQ,保持容量120)を構成する導電層、およびソース電極線およびドレイン電極線を構成する導電層(第2配線層)により、画素回路Pを構成する他の配線が形成される。第1配線層や第2配線層を纏めてTFT層L_TFTと称する。
そして、ソース電極線およびドレイン電極線などの層(第2配線層)を覆う状態で、さらに上層の平坦化膜として機能する層間絶縁膜が絶縁平坦膜503として設けられ、この絶縁平坦膜503上に有機EL素子127が形成されている。有機EL素子127は、下層側から順に積層された下部電極(たとえばアノード電極)504、有機層506、および上部電極(たとえばカソード電極)508で構成されている。有機EL素子127は、下部電極504と上部電極508と間に誘電体である有機層506が挟まれた構造であるので、有機EL素子127は容量成分(寄生容量Cel)を持つことになる。
有機層506は、詳細には、たとえば、低分子系の材料で多層構造を採用しており、下部電極504側から上部電極508側に向かって順に、たとえば、ホール注入層、ホール輸送層、発光層、電子輸送層(電子注入層を兼ねる)を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に適合したものを使用する。
下部電極504は、画素電極としてパターン形成されており、層間絶縁膜に形成された接続孔504a(アノード金属と駆動トランジスタ121との接続コンタクト)を介して駆動トランジスタ121のソース電極に接続される。また、下部電極504と対向する上部電極508は全ての画素回路Pを覆うベタ膜として形成されている。図示を割愛するが、基板101において、トランジスタQや有機EL素子127が配置される側と反対側の面には、光リークや温度拡散のために遮光メタル層が設けられる。
このような層構造を持つ有機EL表示装置1においては、有機EL素子127が配列形成された基板101と反対側から発光光L1を取り出すいわゆるトップエミッション方式として構成することが、有機EL素子101の開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機EL素子127の開口率が、画素回路Pを構成する薄膜トランジスタQのレイアウトには依存しない。このため、さらに複数の薄膜トランジスタQや保持容量120を用いた画素回路Pを各画素に対応させて配置することもできる。
この表示装置1は、基板101と反対側から発光光を取り出すトプエミッション型であるため、下部電極504は遮光性が高く、かつ反射率の高い材料で構成される。一方、上部電極508は、光透過性の高い材料を用いて構成される。したがって、上部電極508の配線抵抗が大きくなる。上部電極508をベタ配線としても抵抗値の低減には限界がある。補助配線515は、この高抵抗の上部電極508と電気回路的に並列に配線することで、カソード配線全体としての抵抗値を低減するのに寄与する。つまり、補助配線515は、上部電極508(カソード金属)では抵抗が高くパネルとしてのカソードとして不十分であるため、下部電極504(アノード金属)と同一の金属材料を用いてカソード電位にすることで、カソード配線の低抵抗化を図るものである。
たとえば、有機EL素子127の下部電極と補助配線のレイアウト例が図4Bに示されている。この図に示すように、下部電極504は、マトリクス状に配置された画素回路Pの配列に対応して、2次元マトリクス状に配置されている。そして、この下部電極504間に、下部電極504と同一層で構成された補助配線515が、下部電極504(つまり画素回路P)を取り囲むように格子状に配置され、さらに外周にも画素アレイ部102の全体を取り囲むように配線された構成となっている。前述のように、下部電極504が形成されるアノード層L3の補助配線515は、適当な箇所にて(図の例では各画素間の中心および外周の画素と対応する中心に)、カソードコンタクトKCにより、その上層の上部電極508と接続される。
このような画素回路PにおけるEL開口部127aは、1画素に1つであるため、有機EL素子127がダストなどにより滅点となってしまうと、その画素は点欠陥となってしまい歩留まり低下の原因となる。その対策として、有機EL素子127そのものがダストなどにより滅点となってしまうことで、その画素が点欠陥となってしまう問題を緩和する仕組みを採ることが考えられる。その仕組みの基本としては、たとえば、従来の1画素を、複数の分割画素の領域に分け、分割画素ごとに有機EL素子127を設けることが考えられる。なお、カラー表示対応の場合には、色別の副画素ごとに複数の分割画素の領域に分ける。
たとえば、1画素に複数の有機EL素子127を設け、それらを1つの駆動トランジスタ121で共通に駆動することが考えられる。図4Cに示す第3比較例の画素回路Pのように、従来の1画素を、分割画素P_1と分割画素P_2の2つの領域に分け、各分割画素P_1,P_2には、先ずそれぞれ1つの有機EL素子127を設ける。各有機EL素子127_1,127_2を駆動する2TR構成の駆動回路は、たとえば前述の第2比較例の画素回路Pと同様の構成を、各分割画素P_1,P_2に共通に1つ設ける構成を採用する。これにより、分割画素P_1の有機EL素子127_1と分割画素P_2の有機EL素子127_2とが、共通の駆動回路(具体的には駆動トランジスタ121)で駆動される構成となる。
2つの有機EL素子127_1,127_2は特性が同じであるとすると、滅点の生じていない通常時は、駆動トランジスタ121からの駆動電流Idsが2つの有機EL素子127_1,127_2に均等に分配され、1つの駆動トランジスタ121から流れ込んだ駆動電流Idsを分割して光らせる。つまり、2つの有機EL素子127_1,127_2により駆動電流Idsに対応する輝度で1画素が発光することになる。
平面構成としては、図4D(1)に示すように、複数の有機EL素子127_1,127_2のそれぞれについてアノード電極となる下部電極504を個別にパターニングして下部電極504_1,504_2を形成することで、カソード電極となる上部電極508を共通にしても、1画素内に複数の有機EL素子127が配置されるようになる。各有機EL素子127_1,127_2の各下部電極504_1,504_2(つまり各アノード電極)は、それぞれコンタクト機能をなす接続孔504a_1,504a_2で駆動トランジスタ121のソースと接続する。こうすることで、1画素内において、2つの領域に分けた分割画素P_1と分割画素P_2のそれぞれに対応する2つのEL開口部127a_1,127a_2を有する。2つの有機EL素子127_1,127_2が滅点でなければ、双方のEL開口部127a_1,127a_2が発光部となるので、EL開口部127a_1,127a_2の総面積を、分割前のEL開口部127aの面積とほぼ等しくなるようにしておくことで、実質的には、表示装置の開口率を減少させない。
これにより、図4E(1)に示すように、複数の有機EL素子127_1,127_2のうちの1つ(図の例では有機EL素子127_1)が異物などにより損傷してオープンの滅点となった場合、同一画素内にある他の有機EL素子(図の例では有機EL素子127_2)に駆動トランジスタ121からの駆動電流Idsが流れるため、1画素全体としてみたときには、総合電流は有機EL素子が損傷していない場合と同様の駆動電流Idsが流れることになる。
有機EL素子は電流発光型素子であるため、電流に比例して輝度が得られる。そのため、1つの有機EL素子が損傷し滅点となった場合においても、その滅点を分離して同一画素に存在する他の正常な有機EL素子だけで発光させるようにしても、その正常な有機EL素子に流れる総合電流が等しいため、1画素から得られる輝度は、滅点の存在に関わらず、同等の輝度を得ることが可能となる。
従来の1画素を複数の領域に分割し、それぞれに有機EL素子を設けて、それらを共通の駆動トランジスタ121で駆動するようにすることで、分割画素の何れかがオープンの滅点となる場合であっても、他の正常な分割画素の有機EL素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受できる。
しかしながら、図4E(2)に示すように、複数の有機EL素子127_1,127_2のうちの1つ(図の例では有機EL素子127_1)が異物などにより損傷しあるいは使用中に何らかの原因でアノードとカソードのショート(短絡)となっている滅点の場合には、駆動トランジスタ121からの駆動電流Idsのほぼ全てがショートしている有機EL素子(図の例では有機EL素子127_1)を流れてしまい、同一画素内にある他の有機EL素子(図の例では有機EL素子127_2)には電流が殆ど流れ込まなくなる。よって、アノードとカソードがショートするような有機EL素子の損傷の場合、1画素内に有機EL素子を複数作製しても、その画素から輝度を得ることは殆どできず、滅点となってしまうという問題がある。
そこで、本実施形態では、1画素内に複数の有機EL素子127を配置して滅点対策を採る場合に、有機EL素子127がショートによって滅点となる場合でも、その対策効果を享受できる仕組みにする。その基本的な考え方は、複数の有機EL素子127のそれぞれについてカソード電極を個別にパターニングし、各有機EL素子127を経由する電流経路上の一部に、有機EL素子127が損傷してアノードとカソードがショートしたときにその損傷(ショート)している有機EL素子127に流れる駆動トランジスタ121からの駆動電流Idsによって断線(溶断)するフューズ(ヒューズ)抵抗素子として機能する電極材(配線部)を配置(形成)することにある。ヒューズ素子として機能する電極材としては、カソード側の電極から引き出された引出しパターンとするのが簡単である。
従前の構成では、有機EL素子127の上部電極508を画素アレイ部102の全面を覆うようにベタ膜としていたのに対して、先ず、複数の有機EL素子127のそれぞれについてカソード電極を個別にパターニングすることで、アノード電極となる下部電極504を共通にして駆動トランジスタ121のソースに接続しても、1画素内に複数の有機EL素子127が配置されるようになる。
一方、如何様にして、有機EL素子127を経由する電流経路上の一部にフューズ抵抗素子として機能する電極材を配置(形成)するかに関しては、様々な手法が考えられるが、本実施形態では、特に、1画素内の複数の有機EL素子127の各カソード側を、膜厚が薄く細いパターンで、基準電位としてのカソード電位Vcathと電気的に接続する手法を採用する。基準電位となるカソード電位Vcathを与える部分としては、たとえば補助配線515を利用することにする。つまり、1画素内の複数の有機EL素子127の有機層506を挟んで設けられるアノード電極となる下部電極504およびカソード電極となる上部電極508の内の上部電極508に着目して、それぞれの上部電極508と補助配線515との間を膜厚が薄く細いパターンで接続するのである。
上部電極508と補助配線515との間を細いパターンで接続することで、そのパターンは、高抵抗となり、しかも薄膜で細いので、つまり断面積が小さいので、ヒューズ抵抗素子として機能させることができる。薄膜で細いパターンに有機EL素子127のショート欠陥時に大電流が流れると、そのパターンは溶断する。有機EL素子127のカソード側の配線が溶断することで開放され、そのショートしている有機EL素子127には電流が流れず、1画素内の残りの正常な有機EL素子127で発光が行なわれるようになる。以下、具体的に説明する。
<<滅点素子対策対応の画素回路>>
図5は、本実施形態の滅点素子対策の一例を説明する図である。ここで、図5(1)は1画素分の平面状の模式図(電極に着目した平面透視図)であり、図5(2)は断面の模式図である。
図5は、本実施形態の滅点素子対策の一例を説明する図である。ここで、図5(1)は1画素分の平面状の模式図(電極に着目した平面透視図)であり、図5(2)は断面の模式図である。
本実施形態の画素回路Pは、図5に示すように、従来の1画素を、分割画素P_1と分割画素P_2の2つの領域に分け、各分割画素P_1,P_2には、先ずそれぞれ1つの有機EL素子127を設ける点で、図4Cに示した第3比較例と似通っている。相違点は、2つの領域に分けた分割画素P_1,P_2において、各有機EL素子127_1,127_2のアノード側だけでなくカソード側も個別にパターニングして下部電極504_1,504_2および上部電極508_1,508_2を形成する。なお、アノード側は、必ずしも個別にパターニングする必要はない。
さらに、各有機EL素子127_1,127_2の各上部電極508_1,508_2(つまり各カソード電極)は、その一部の辺縁から薄膜で細い引出しパターン509_1,509_2を上部電極508と同一の配線材(カソード金属配線)で形成して補助配線515側まで延在させ、それぞれコンタクト機能をなす接続孔508a_1,508a_2で補助配線515と接続する。補助配線515は、接地配線cathとして機能する。ヒューズ素子として機能する引出しパターン509_1,509_2を、上部電極508と同一の材料により形成することで、上部電極508の一部を引き出してパターニングするだけでよく、パターニングにより簡単に引出しパターン509_1,509_2を形成することができる。
如何様にして、有機EL素子127を経由する電流経路上の一部にフューズ抵抗素子として機能する電極材を配置(形成)するかに関しては、様々な手法が考えられるが、本実施形態では、特に、1画素内の複数の有機EL素子127の各カソード側に関して、開口規定絶縁膜505のテーパー角が順方向の部分(順方向テーパー部と称する)にて、薄膜で細い引出しパターン509_1,509_2を形成している。その順方向テーパー部の細い引出しパターン509_1,509_2をヒューズ抵抗素子として機能する電極材の部分とするのである。大まかには上部電極508が画素アレイ部102のほぼ全面を覆うように見えるが、微細には、引出しパターン509_1,509_2の存在により、順方向テーパー部の大部分は開放され、引出しパターン509_1,509_2による一部分だけで繋がった状態となる。
各上部電極508_1,508_2と補助配線515との間を薄膜で細い引出しパターン509_1,509_2で接続することで、その引出しパターン509_1,509_2は、高抵抗となり、しかも薄膜で細いので、ヒューズ抵抗素子として機能する。順テーパー部の引出しパターン509を薄膜でかつ細く形成すれば、異常時には順テーパー部(引出しパターン509)が過電流で焼き切れてショートからオープンに変化し、自動的に切断されることとなる。
これにより、1画素内に複数存在する有機EL素子127_1,127_2の内、パネル作製時に混入した異物などによる損傷で1つがショートしてしまった場合、そのショートしている有機EL素子に従来と同様に駆動トランジスタ121から駆動電流Idsがほぼ全て流れるが、この駆動電流Idsが、図5(1)に示した細い引出しパターン509(膜厚が薄く、高抵抗)を流れるため、この部分に多量の負荷がかかる。そのため、この引出しパターン509の部分が発熱し、これにより焼き切れて断線する。よって、このショートしていた有機EL素子のアノードとカソードが開放する。
このため、事実上、損傷のある有機EL素子127が、ショートの滅点状態からオープンの滅点状態に自動的に変化する。この結果、図4E(1)と同様に、同一画素内にある他の正常な有機EL素子に駆動トランジスタ121からの駆動電流Idsが流れるため、1画素全体としてみたときには、総合電流は有機EL素子が損傷していない場合と同様の駆動電流Idsが流れ、1画素から得られる輝度は滅点の存在に関わらず同等の輝度を得ることが可能となる。
分割画素の何れかがショートの滅点となる場合であっても、引出しパターン509にショート時の駆動電流Idsを流しその引出しパターン509を溶断させてオープンの滅点に変化させて、他の正常な分割画素の有機EL素子で表示すれば、見かけ上、点欠陥として視認されないという効果を享受できる。これにより、1画素が完全に滅点になるのを防ぐことができ、点欠陥による歩留まり低下を避けることができる。
電流駆動型の電気光学素子のショートによる滅点欠陥が存在しても、完全な滅点欠陥となることを防ぎ、これにより滅点による輝度の減少を削減することが可能となる。加えて、滅点を削減し高歩留まりを実現でき、良好な画質の表示装置を得ることができる。しかも、ショート滅点の削減により、ショート滅点によって消費していた電流を削減でき、低消費電力化が可能となる。
<類似の構成例との対比>
なお、上述した本実施形態の構成と似通った仕組みとして、たとえば特表2003−521094号公報には、1つのエレクトロルミネセント素子について、電気的に並列に配置された分枝に複数のサブ画素を配置し、各分枝において、接続部の1つとエレクトロルミネセント材料の層の一部との間にヒューズ素子を設ける仕組みが提案されている。その実施形態(段落12〜15を参照)では、サブ画素のアノード側にヒューズ素子をパターン形成で作り込む仕組みが具体的に示され、また、サブ画素のカソード側に着目して、カソードとサブ素子との間に(たとえばカソード材料により)ヒューズ素子をパターン形成で作り込む仕組みが示唆されている。さらに、段落16には、アノード側に限らず、同様の仕組みをカソード側に適用可能であることが示唆されている。
なお、上述した本実施形態の構成と似通った仕組みとして、たとえば特表2003−521094号公報には、1つのエレクトロルミネセント素子について、電気的に並列に配置された分枝に複数のサブ画素を配置し、各分枝において、接続部の1つとエレクトロルミネセント材料の層の一部との間にヒューズ素子を設ける仕組みが提案されている。その実施形態(段落12〜15を参照)では、サブ画素のアノード側にヒューズ素子をパターン形成で作り込む仕組みが具体的に示され、また、サブ画素のカソード側に着目して、カソードとサブ素子との間に(たとえばカソード材料により)ヒューズ素子をパターン形成で作り込む仕組みが示唆されている。さらに、段落16には、アノード側に限らず、同様の仕組みをカソード側に適用可能であることが示唆されている。
一方、本実施形態の仕組みでは、開口規定絶縁膜505の順方向テーパー部に、薄膜で細い引出しパターン509_1,509_2を形成することで、順方向テーパー部の大部分は開放され、引出しパターン509_1,509_2による一部分だけで繋がった状態とすることで、その順方向テーパー部の細い引出しパターン509_1,509_2をヒューズ抵抗素子として機能させる簡単な構造である。異常時には順テーパー部(引出しパターン509)が過電流で焼き切れてショートからオープンに変化し、自動的に切断されることとなるので、極めて簡単で、しかもパターニングも容易である利点がある。このような本実施形態の仕組みについては、特表2003−521094号公報には示されていない。
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、前記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
<画素回路の変形例>
画素回路の側面では、駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路や閾値&移動度補正回路の構成例として、駆動トランジスタ121としてnチャネル型を用いた2TR構成としつつ駆動タイミングを工夫する例を示したが、これは有機EL素子127を駆動するための駆動信号を一定に維持する駆動信号一定化回路および駆動タイミングの一例に過ぎず、有機EL素子127の経時劣化やnチャネル型の駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐための駆動信号一定化回路としては、その他の様々な回路を適用することができる。
画素回路の側面では、駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路や閾値&移動度補正回路の構成例として、駆動トランジスタ121としてnチャネル型を用いた2TR構成としつつ駆動タイミングを工夫する例を示したが、これは有機EL素子127を駆動するための駆動信号を一定に維持する駆動信号一定化回路および駆動タイミングの一例に過ぎず、有機EL素子127の経時劣化やnチャネル型の駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐための駆動信号一定化回路としては、その他の様々な回路を適用することができる。
たとえば、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図2に示した2TR構成の画素回路Pがnチャネル型の駆動トランジスタ121を用いて構成しているのに対し、pチャネル型の駆動トランジスタ(以下p型駆動トランジスタ121pと称する)を用いて画素回路Pを構成する。これに合わせて、映像信号Vsig の信号振幅Vinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
なお、ここで説明した変形例は、図2に示した2TR構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではなく、たとえば、図6に示すように、nチャネル型のサンプリングトランジスタ125とpチャネル型の駆動トランジスタ121というように、その極性を異なるものとした構成を採ることもできる。なお、図6では、保持容量120を駆動トランジスタ121のゲートとソース間に接続するとともに、そのソースを第1電位Vccで固定にし、そのドレイン側に複数の有機EL素子127_1,127_2を接続している。
このような方式では、有機EL素子127のアノード・カソード間電圧Vel分の上昇の影響は駆動トランジスタ121のドレイン端側に現れるが、駆動トランジスタ121が飽和領域で動作する定電流駆動であるため、有機EL素子127には定電流Idsが流れ続け、有機EL素子127のIel−Vel特性が劣化してもその発光輝度が経時劣化することはない。駆動トランジスタ121と発光制御トランジスタ122と保持容量120とサンプリングトランジスタ125とを備え、電気光学素子の一例である有機EL素子127の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路が構成されるようになっているのである。つまり、画素回路Pを画素信号Vsig で駆動するとき、pチャネル型の駆動トランジスタ121のソース端は第1電位Vccに接続されており、常に飽和領域で動作するように設計されているので、式(1)に示した値を持つ定電流源となる。
また、有機EL素子127のIel−Vel特性の経時変化(図3(2))とともに、駆動トランジスタ121のドレイン端の電圧が変化してゆくが、駆動トランジスタ121は、駆動トランジスタ121のゲート・ソース間に接続された保持容量120のブートストラップ機能によってゲート・ソース間電圧Vgsが原理的には一定に保持されるため、駆動トランジスタ121は定電流源として動作し、その結果、有機EL素子127には一定量の電流が流れ、有機EL素子127を一定の輝度で発光させることができ、発光輝度は変化しない。駆動トランジスタ121のソース端の電位(ソース電位Vs)は、駆動トランジスタ121と有機EL素子127との動作点で決まるし、駆動トランジスタ121は飽和領域で駆動されるので、動作点のソース電圧に対応したゲート・ソース間電圧Vgsに関し、前述の式(1)に規定された電流値の駆動電流Idsを流し続け、発光輝度が変化することはない。
また、図示しないが、サンプリングトランジスタ(スイッチングトランジスタの一例)および駆動トランジスタ以外に、駆動電流を一定に維持する制御を行なうための他のスイッチングトランジスタが設けられた、2TR構成以外であってもよい。ただし、高精細の表示が求められる小型の表示装置を実現する点では、2TR構成にて駆動信号一定化機能を実現するのが最適である。
ここで、各種の変形例においても、従来の1画素を複数の領域に分割し、それぞれが有機EL素子を有するようにするとともに、1画素内の各有機EL素子のカソード電極を個別にパターニングし、各カソード電極をヒューズ抵抗素子として機能する細線パターンにて接地配線cathと接続する仕組みを採ることができる。分割画素の何れかがショート滅点となる場合であっても、ショート電流でヒューズ抵抗素子として機能する細線パターンを溶断させて滅点箇所を電気的に切り離し、他の分割画素で発光させることで、その分割画素の滅点箇所を目立たなくして、点欠陥による歩留まり低下を避けることができる。
1…表示装置、100…表示パネル部、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、104WS…書込走査線、105…駆動走査部、105DSL …電源供給線、106…水平駆動部、106HS…映像信号線、109…制御部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、127a…EL開口部、200…駆動信号生成部、220…映像信号処理部、504…下部電極(アノード電極)、504a…接続孔、505…開口規定絶縁膜、506…有機層、508…上部電極(カソード電極)、515…補助配線、Cel…寄生容量、P…画素回路、KC…カソードコンタクト
Claims (4)
- 信号振幅に応じた表示を行なう電流駆動型の電気光学素子および当該電気光学素子を駆動する駆動トランジスタを含む画素回路を備え、
1つの前記画素回路内には、当該画素回路内の共通の前記駆動トランジスタからの駆動電流を分流した電流が供給される複数の前記電気光学素子を有し、
前記複数の電気光学素子のそれぞれは、カソード側の電極が個別にパターン形成されており、各カソード側の電極は、ヒューズ素子として機能する電極材にて所定の基準電位に接続されている
ことを特徴とする表示装置。 - 前記ヒューズ素子として機能する電極材は、前記カソード側の電極から引き出された引出しパターンである
ことを特徴とする請求項1に記載の表示装置。 - 前記電気光学素子のアノード側の電極が形成される配線層には、前記基準電位に接続されている補助配線が形成されており、
前記複数の電気光学素子の各カソード側の電極が、前記ヒューズ素子として機能する前記引出しパターンにて前記補助配線と接続されている
ことを特徴とする請求項2に記載の表示装置。 - 前記ヒューズ素子として機能する前記引出しパターンは、前記複数の電気光学素子の各カソード側の電極と同一の材料により形成されている
ことを特徴とする請求項2に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089983A JP2009244528A (ja) | 2008-03-31 | 2008-03-31 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089983A JP2009244528A (ja) | 2008-03-31 | 2008-03-31 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009244528A true JP2009244528A (ja) | 2009-10-22 |
Family
ID=41306494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008089983A Pending JP2009244528A (ja) | 2008-03-31 | 2008-03-31 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009244528A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120162285A1 (en) * | 2010-12-28 | 2012-06-28 | Sony Corporation | Signal processing device, signal processing method, display device, and electronic apparatus |
WO2021182036A1 (ja) * | 2020-03-12 | 2021-09-16 | 株式会社ワコム | タッチセンサ |
-
2008
- 2008-03-31 JP JP2008089983A patent/JP2009244528A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120162285A1 (en) * | 2010-12-28 | 2012-06-28 | Sony Corporation | Signal processing device, signal processing method, display device, and electronic apparatus |
CN102568368A (zh) * | 2010-12-28 | 2012-07-11 | 索尼公司 | 信号处理设备、信号处理方法、显示设备以及电子装置 |
US8872867B2 (en) * | 2010-12-28 | 2014-10-28 | Sony Corporation | Signal processing device, signal processing method, display device, and electronic apparatus |
WO2021182036A1 (ja) * | 2020-03-12 | 2021-09-16 | 株式会社ワコム | タッチセンサ |
US11921951B2 (en) | 2020-03-12 | 2024-03-05 | Wacom Co., Ltd. | Touch sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529280B2 (en) | Display device | |
JP4737221B2 (ja) | 表示装置 | |
TWI413066B (zh) | 顯示裝置,佈局發光元件之方法及電子裝置 | |
JP4582195B2 (ja) | 表示装置 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010008521A (ja) | 表示装置 | |
JP2010008523A (ja) | 表示装置 | |
KR20130006302A (ko) | 화소 회로, 표시 장치, 전자 기기, 및, 화소 회로의 구동 방법 | |
JP2012237919A (ja) | 画素回路、表示装置、電子機器、及び、画素回路の駆動方法 | |
JP7316655B2 (ja) | 画素回路、及び、表示装置 | |
JP2010003880A (ja) | 表示装置および電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
US8823692B2 (en) | Display device, driving method for the display device, and electronic apparatus | |
JP2009169070A (ja) | カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法 | |
JP2009175389A (ja) | 表示装置 | |
JP2009244527A (ja) | 表示装置 | |
JP2009229635A (ja) | 表示装置およびその製造方法 | |
JP5617319B2 (ja) | 表示装置および電子機器 | |
JP2010002531A (ja) | 表示装置および電子機器 | |
JP2009175476A (ja) | 表示装置 | |
JP2010002530A (ja) | 表示装置および電子機器 | |
JP2009037100A (ja) | 表示装置 | |
JP7253796B2 (ja) | 画素回路、及び、表示装置 | |
JP5359073B2 (ja) | 表示装置 | |
JP2010145893A (ja) | 表示装置、表示装置の駆動方法および電子機器 |