JP2009239842A - 無線通信システム - Google Patents

Abstract

【課題】無線通信においてヌル点に起因する通信エラーを排除する。
【解決手段】受信されたＲＦ信号を処理するアナログ部（１１）と、上記アナログ部の出力信号を波形整形するための波形整形部（１６）と、上記波形整形部の出力信号をデジタル処理するデジタル部（１２）とを設ける。そして、上記アナログ部には、上記ＲＦ信号を振幅検波する振幅検波回路（１７）と、上記ＲＦ信号を位相検波する位相検波回路（１８）とを設ける。上記デジタル部には、上記ＲＦ信号の受信状況に応じて、上記振幅検波回路の検波結果と上記位相検波回路の検波結果とを選択的に後段回路に伝達するための出力回路とを設ける。無線通信におけるヌル点を回避する。
【選択図】図１

Description

本発明は、無線通信システム、特にデータを複数のパケットに分割して行われるパケット通信を可能とする無線通信システムに関する。

非接触（コンタクトレス）ＩＣカード用リーダライタやＮＦＣ（Near Field Communication:近距離無線通信技術）用の無線通信システムで用いられる負荷変調方式は振幅変調の一種であり、第１機器と第２機器とが対向配置された状態で、第１機器から第２機器にキャリアが伝達されると、この第２機器において送信すべきデータで上記キャリアが変調され、それが第１機器で受信されることでデータ通信が可能とされる。しかしながら、第１機器と第２機器との距離によっては、第１機器で受信されたＲＦ信号（Radio Frequency）の変調・無変調の振幅差成分がなくなることがあるために、データが受信できなくなる。これはヌル点（Communication Hole）と呼ばれ、それに起因して通信エラーが発生することが知られている（例えば特許文献１参照）。

特開２００３−３６４１８号公報

受信ＲＦ信号を、互いに９０度の位相差を持つ２つの検波クロックでそれぞれ検波する方式であるＩＱ検波方式による振幅復調回路について本願発明者が検討した。

図３及び図４（Ａ），（Ｂ）に、入力とクロックの位相差を０〜１８０度変更した場合のＩＱ検波動作概念が示される。図３は、入力信号とクロック信号との掛算結果と検波効率（矩形波入力例）の関係を示す波形図である。図４（Ａ）はＩＱ検波動作のベクトル図であり、図４（Ｂ）は検波効率と位相との関係（ＳＩＮ波入力）の説明図である。

ＩＱ検波方式では、入力するＲＦ信号の位相と検波クロックの位相関係によって検波利得が異なり、1 チャンネルのみであると０度、１８０度の位相差で利得最大、９０度、２７０度の位相差では利得最低（検波不可）となる。ＩＱの２チャネルの合計の検波利得はサイン（ＳＩＮ）波のとき最小で、最大利得の７０％＝−３ｄＢ（４５度位相差相当）になる。

位相変化のない単純な振幅方向のＲＦ信号変化であっても、ＩＱ検波方式では、エンベロープ検波に比較して検波効率がＩＱ検波出力のどちらかを出力として扱うことができると仮定して、少なくとも３ｄＢまで落ちる。ＩＱ検波を掛算回路で実現する場合、カードの位置によりＲＦ信号の振幅が変化し、低電圧動作で掛け算回路のダイナミックレンジを確保した設計が困難とされる。ＩＱ検波方式で、振幅・位相の合成検波をする場合、合成されたためにヌル点が発生することがあり、合成の仕方が一義的にきまらない。図４（Ｂ）で、I系統、Ｑ系統のどちらかの検波効率が０になる場合に相当する。ＩＱ検波は、ＳＩＮより波形がせまくなったＲＦ信号では検波効率がさらに下がる。図３の矩形波の場合に相当し、検波効率は最大の５０％である。

本発明の目的は、無線通信においてヌル点に起因する通信エラーを排除するための技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。

すなわち、受信されたＲＦ信号を処理するアナログ部と、上記アナログ部の出力信号を波形整形するための波形整形部と、上記波形整形部の出力信号をデジタル処理するデジタル部とを設ける。そして、上記アナログ部には、上記ＲＦ信号を振幅検波する振幅検波回路と、上記ＲＦ信号を位相検波する位相検波回路とを設ける。上記デジタル部には、上記ＲＦ信号の受信状況に応じて、上記振幅検波回路の検波結果と上記位相検波回路の検波結果とを選択的に後段回路に伝達するための出力回路とを設ける。それにより、無線通信におけるヌル点を回避する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、無線通信においてヌル点に起因する通信エラーを排除することができる。

１．代表的な実施の形態
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態に係る無線通信システムは、受信されたＲＦ信号を処理するアナログ部（１１）と、上記アナログ部の出力信号を波形整形するための波形整形部（１６）と、上記波形整形部の出力信号をデジタル処理するデジタル部（１２）とを含む。そして、上記アナログ部は、上記ＲＦ信号を振幅検波する振幅検波回路（１７）と、上記ＲＦ信号を位相検波する位相検波回路（１８）とを含む。上記デジタル部は、上記ＲＦ信号の受信状況に応じて、上記振幅検波回路の検波結果と上記位相検波回路の検波結果とを選択的に後段回路に伝達するための出力回路（５２）とを含む。

〔２〕また、本発明の代表的な実施の形態に係る別の無線通信システムは、受信されたＲＦ信号を処理するアナログ部（１１）と、上記アナログ部の出力信号の波形整形を行う波形整形部（１６）と、上記波形整形部の出力信号をデジタル処理するデジタル部（１２）とを含み、データを複数のパケットに分割して行われるパケット通信を可能とする。このとき、上記アナログ部は、上記ＲＦ信号を振幅検波する振幅検波回路（１７）と、上記ＲＦ信号を位相検波する位相検波回路（１８）とを含む。上記波形整形部は、上記振幅検波回路の出力信号を波形整形する第１波形整形部（ＡＤ１）と、上記位相検波回路の出力信号を波形整形する第２波形整形部（ＡＤ２）とを含む。上記デジタル部は、上記第１波形整形部の出力をデコードする第１デコーダ（ＤＥＣ１）と、上記第２波形整形部の出力をデコードする第２デコーダ（ＤＥＣ２）と、上記ＲＦ信号の無変調時と変調時との振幅差に応じて、上記第１デコーダの出力と、上記第２デコーダの出力とを選択的に後段回路に伝達するための出力回路（５２）とを含む。

〔３〕上記パケット通信における１パケットは、プリアンブルとシンクコードとそれに続くデータを含む。上記デジタル部は、上記第１デコーダの出力信号から上記プリアンブルを検出する第１プリアンブル検出回路（ＰＤ１）と、上記第１デコーダの出力信号から上記シンクコードを検出する第１シンクコード検出回路（ＳＤ１）とを含む。さらに上記デジタル部は、上記第２デコーダの出力信号から上記プリアンブルを検出する第２プリアンブル検出回路（ＰＤ２）と、上記第２デコーダの出力信号から上記シンクコードを検出する第２シンクコード検出回路（ＳＤ２）と、上記第１，２プリアンブル検出回路での検出結果、上記第１，２シンクコード検出回路での検出結果に基づいて、上記出力回路の選択動作を制御可能な判定回路（５１）とを含む。

〔４〕上記振幅検波回路は、ピークホールド機能を備えた非線形アンプでＲＦ信号を非線形増幅した後にエンベロープ検波を行うように構成することができる。

〔５〕上記位相検波回路は、上記ＲＦ信号を波形整形した後、基準クロック信号と位相を比較して位相変動を検出するように構成することができる。

〔６〕上記判定回路では、上記第１デコーダの出力についてのプリアンブルもしくはシンクコードの判定と、その判定よりも時間的に遅れて上記第２デコーダの出力についてのプリアンブルもしくはシンクコードの判定が行われる。上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードが良好と判定された場合には、上記出力回路によって上記第１デコーダの出力が選択的に後段回路に伝達される。また、上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定結果が良好ではなく、上記第２デコーダの出力における上記プリアンブルもしくは上記シンクコードが良好と判定された場合には、上記出力回路によって上記第２デコーダの出力が選択的に後段回路に伝達される。

〔７〕上記デジタル部は、上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定よりも上記第２デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定を遅延させるための遅延回路（ＤＬＹ１）を含めることができる。このとき上記遅延回路での遅延時間は、１パケット分もしくはそれよりも短い時間に設定することができる。

２．実施の形態の説明
＜実施形態１＞
次に、実施の形態について更に詳述する。

図１には、本発明にかかる無線通信システムの一例とされる非接触ＩＣカードシステム（非接触式ＩＣカードマイコン、あるいはＩＣカード用マイクロコントローラなどと称されることもある）が示される。図１に示される非接触ＩＣカードシステムは、リーダライタ１００と非接触ＩＣカード２００とを含んで成る。リーダライタ１００は、非接触ＩＣカード２００のリードライトを可能とするもので、特に制限されないが、ループアンテナ１０、アナログ部１１、デジタル部１２、データ検出部１３、及び波形整形回路１６を含み、非接触ＩＣカード２００との間で無線通信を可能とする。この無線通信においては、データを複数のパケットに分割して行われるパケット通信が行われる。１パケットは、プリアンブル（ＰＲＥＡＭＢＬＥ）とシンク（ＳＹＮＣ）コードとそれに続くデータを含む。プリアンブルは、パケット通信で送受信のタイミングを計るのに設けられる一種のデータである。プリアンブルは、１６進コードですべて［００ｈ］となっている。シンクコードはプリアンブルに続く２バイトコードとされる。このシンクコード（ＳＹＮＣ）がタイミング基準となってシンクコード（ＳＹＮＣ）以降のデータ検出が可能とされる。シンクコードに続くデータには、リーダライタ１００とＩＣカード２００との間の通信制御用データやユーザデータ、さらにはエラーチェックコードなどが含まれる。

アナログ部１１は、ループアンテナ１０を介してＲＦ信号の送信を行う送信回路１１と、ループアンテナ１０介してＲＦ信号の受信を行う受信回路１４とを含む。受信回路１４は、受信信号の振幅検波を行う振幅検波回路１７と受信信号の位相検波を行う位相検波回路１８とを含む。振幅検波回路１７での検波結果や、位相検波回路１８での検波結果は、波形整形回路１６でデジタル信号に変換されてからデジタル部１２に伝達され、そこでデジタル信号処理された後にデータ検出部１３に伝達されてデータ検出が行われる。

特に制限されないが、リーダライタ１００のアナログ部１１、デジタル部１２、データ検出部１３、及び波形整形回路１６は、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。さらに図示はされないが、半導体基板に形成された半導体集積回路は外部に別の半導体集積回路を接続可能であって、上記デジタル部１２で処理されたデータ信号を入出力可能な構成となっている。

リーダライタ１００は、所定の周波数のキャリア信号（搬送波）を発生し、このキャリア信号をループアンテナ１０から電波として放出している。このとき、非接触ＩＣカード２００は、自己のループアンテナ２０１がリーダライタ１００のループアンテナ１０と電磁誘導を引き起こす範囲内にあると、キャリア信号がループアンテナ２０１に誘起される。この誘起電圧は、非接触ＩＣカード２００内回路の動作用電源として使用される。また、非接触ＩＣカード２００において送信すべきデータによって上記キャリアが変調され、それがリーダライタ１００に受信されることでデータ通信が可能とされる。しかしながら、リーダライタ１００と非接触ＩＣカード２００との距離によっては、リーダライタ１００の受信信号（ＲＦ信号）の変調・無変調の振幅差成分がなくなることがあるために、データが受信できなくなる。それは、いわゆるヌル点（Communication Hole）であり、それに起因して通信エラーが発生する。

図２には、ヌル点とヌル点以外のＲＦ信号波形が示される。

図２に示されるように、ヌル点では、無変調時と変調時の振幅差に代わり、無変調時と変調時の位相差が発生する。この位相差を検波し、その検波結果を用いてデータ検出を行うようにすれば、ＲＦ信号の変調・無変調の振幅差成分がなくなっているにもかかわらず、ヌル点での通信エラーを回避することができる。そこで、図１に示される構成では、受信回路１４において振幅検波回路１７とは別に位相検波回路１８を設け、ＲＦ信号の受信状況に応じて、上記振幅検波回路１７の検波結果と上記位相検波回路１８の検波結果とを選択的に後段回路に伝達することにより、ヌル点に起因する通信エラーを排除するようにしている。

図５には、図１に示されるリーダライタ１００における主要部の構成例が示される。

振幅検波回路（ＤＥＴ１）１７は、入力端子ＩＮ１を介して入力された信号のピークをホールドするピークホールド回路ＰＨ１、ピークホールド回路ＰＨ１の出力信号を増幅するための非線形アンプＮＬＡ１、振幅偏移変調(ASK; amplitude shift keying)エンベロープ検波を可能とする包絡線検波回路ＥＤＥＴ１を含んで成る。位相検波回路（ＤＥＴ２）１８は、入力端子ＩＮ１を介して入力された信号の波形整形を行う波形整形回路ＭＯＤ１と、この波形整形回路ＭＯＤ１の出力信号と基準クロックＣＬＫ１とを比較して位相差を検出するための掛算回路ＭＩＸ１を含んで成る。

波形整形回路１６は、波形整形回路ＡＤ１と第２波形整形回路ＡＤ２とを含む。波形整形回路ＡＤ１は、上記包絡線検波回路ＥＤＥＴ１の出力信号をデジタル信号に変換することで波形整形を行う。波形整形回路ＡＤ２は、上記掛算回路ＭＩＸ１の出力信号ＤＯＵＴ２の出力信号をデジタル信号に変換することで波形整形を行う。波形整形回路ＡＤ１の出力（ＤＯＵＴ１）及び波形整形回路ＡＤ２の出力（ＤＯＵＴ２）は、デジタル回路１２に取り込まれる。

上記デジタル回路１２は、第１デコーダＤＥＣ１、第２デコーダＤＥＣ２、遅延回路ＤＬＹ１、プリアンブル検出回路ＰＤ１，ＰＤ２、シンクコード検出回路ＳＤ１，ＳＤ２、判定回路５１、及び出力回路（Ｙ１）５２を含む。第１デコーダＤＥＣ１は、波形整形回路ＡＤ１の出力信号ＤＯＵＴ１をデコードする。遅延回路ＤＬＹ１は、波形整形回路ＡＤ２の出力信号ＤＯＵＴ２を所定時間だけ遅延する。第２デコーダＤＥＣ２は、遅延回路ＤＬＹ１の出力信号をデコードする。リアンブルプリアンブル検出回路ＰＤ１は、第１デコード回路ＤＥＣ１の出力信号からプリアンブルを検出する。リアンブルプリアンブル検出回路ＰＤ２は、第１デコード回路ＤＥＣ１の出力信号からプリアンブルを検出する。シンクコード検出回路ＳＤ１は、第１デコード回路ＤＥＣ１の出力信号からシンクコードを検出する。シンクコード検出回路ＳＤ２は、第２デコード回路ＤＥＣ２の出力信号からシンクコードを検出する。判定回路５１は、プリアンブル検出回路ＰＤ１，ＰＤ２、シンクコード検出回路ＳＤ１，ＳＤ２での検出結果に基づいて、出力回路５２の選択動作を制御する。

上記第１デコーダの出力についてのプリアンブルもしくはシンクコードの判定と、その判定よりも時間的に遅れて上記第２デコーダの出力についてのプリアンブルもしくはシンクコードの判定が行われ、上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードが良好と判定された場合には、上記出力回路によって上記第１デコーダの出力が選択的に後段回路に伝達される。また、上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定結果が良好ではなく、上記第２デコーダの出力における上記プリアンブルもしくは上記シンクコードが良好と判定された場合には、上記出力回路によって上記第２デコーダの出力が選択的に後段回路に伝達される。

図６には、図１及び図５に示されるリーダライタ１００の動作例が示される。

リーダライタ１００の動作状態には、第１状態から第４状態が挙げられる。第１状態では、振幅変調成分・位相変調成分とも、プリアンブルやシンクコードが検出できる（ヌル点近傍）。第２状態では、振幅変調成分にプリアンブルやシンクコードが検出できないで、位相変調成分にプリアンブルやシンクコードが検出できる（ヌル点）。第３状態では、振幅変調成分・位相変調成分とも、プリアンブルやシンクコードが検出できる（ヌル点近傍）。第４状態では、振幅変調成分にプリアンブルやシンクコードが検出でき、位相変調成分にプリアンブルやシンクコードが検出できない（ヌル点以外）。

入力端子ＩＮ１の表面部分から振幅変調成分を、中心部分から位相変調成分を検波してデジタル変換した信号がそれぞれＤＯＵＴ１，ＤＯＵＴ２である。ＤＯＵＴ１においては、プリアンブルＳＰＡ１とシンクコードＳＳＣ１が、ＤＯＵＴ２においてはプリアンブルＳＰＡ２とシンクコードＳＳＣ２とが、それぞれ１パケット毎にその先頭に存在する。遅延回路ＤＬＹ１には１パケット分の遅延時間が設定されている。このため、ＤＯＵＴ２の出力データは、ＤＯＵＴ１の出力データに比べて１パケット分遅延される。そして第２状態では、振幅変調成分にプリアンブルやシンクコードが検出できないが、位相変調成分においてプリアンブルやシンクコードが検出でき、それがデータ検出回路（Ｚ１）１３でのデータ検出に供される。つまり、ＤＯＵＴ１のＳＰＡ１もしくはＳＳＣ１が論理的に検出されなくても、遅延したＤＯＵＴ２のＳＰＡ２とＳＳＣ２が検出され、それが出力回路５２で選択されることにより、出力回路Ｙ１からのデータ出力は常に存在することになる。これにより、無線通信におけるヌル点を回避することができる。

図７は、遅延回路ＤＬＹ１での遅延時間を変えた例である。すなわち、図６に示される動作例では１パケット分の遅延時間が遅延回路ＤＬＹ１に設定されているのに対して、図７に示される動作例では、遅延回路ＤＬＹ１での遅延時間は１パケット分よりも短くなっている。具体的には、プリアンブルの期間と、シンクコードの期間と、第１デコーダＤＥＣ１又は第２デコーダＤＥＣ２のデコードに要する時間との合計時間が遅延回路ＤＬＹ１に設定される。このように遅延回路ＤＬＹ１に設定される時間が１パケット分よりも短い場合でも、出力回路５２において、第１デコーダＤＥＣ１の出力と第２デコーダＤＥＣ２の出力との切替えが可能とされ、出力回路Ｙ１からの出力データは常に存在することになるので、無線通信におけるヌル点を回避することができる。

上記の例によれば、以下の作用効果を得ることができる。

（１）ＤＯＵＴ１のＳＰＡ１もしくはＳＳＣ１が論理的に検出されなくても、遅延したＤＯＵＴ２のＳＰＡ２とＳＳＣ２が検出され、それが出力回路５２で選択されることにより、出力回路Ｙ１からのデータ出力は常に存在することになる。これにより、無線通信におけるヌル点を回避することができ、無線通信においてヌル点に起因する通信エラーを排除することができる。

（２）上記（１）の作用効果により、無線通信におけるヌル点を回避することができるので、受信回路の検波性能が向上し、ＮＦＣ用の無線通信システムにおいて通信の信頼性の向上を図ることができる。

＜実施形態２＞
図８には、図１に示されるリーダライタ１００における主要部の別の構成例が示される。

図８に示されるリーダライタ１００が、図５に示されるのと大きく相違するのは、振幅検波回路１７の出力側に第１帯域フィルタＢＰＦ１、第１増幅回路ＡＭＰ１、第１シュミット回路ＳＨＭＴ１が設けられ、また同様に、位相検波回路１８の出力側に第２帯域フィルタＢＰＦ２、第２増幅回路ＡＭＰ２、第２シュミット回路ＳＨＭＴ２が設けられている点である。振幅検波回路１７の出力信号は、第１帯域フィルタＢＰＦ１を介して第１増幅回路ＡＭＰ１に伝達され、そこで増幅された後に第１シュミット回路ＳＨＭＴ１に伝達され、そこで２値化信号に変換されてから第１デコーダＤＥＣ１に伝達される。同様に、位相検波回路１８の出力信号は、第２帯域フィルタＢＰＦ２を介して第２増幅回路ＡＭＰ２に伝達され、そこで増幅された後に第２シュミット回路ＳＨＭＴ２に伝達され、そこで２値化信号に変換されてから第２デコーダＤＥＣ２に伝達される。このような構成によれば、第１帯域フィルタＢＰＦ１及び第２帯域フィルタＢＰＦ２によって通信帯域を選択することができ、また、第１増幅回路ＡＭＰ１及び第２増幅回路ＡＭＰ２により、第１シュミット回路ＳＨＭＴ１及び第２シュミット回路ＳＨＭＴ２での閾値に適合するようなレベルにまで信号を増幅することができるので、ＤＯＵＴ１及びＤＯＵＴ２の波形品質の向上を図ることができる。

＜実施形態３＞
図９には、図１に示されるリーダライタ１００における主要部の別の構成例が示される。

図９に示されるリーダライタ１００が、図５に示されるのと大きく相違するのは、第２デコーダＤＥＣ２の後段に遅延回路ＤＬＹ１を配置した点である。かかる構成によれば、第２デコーダＤＥＣ２でデコードされた後の信号が遅延回路ＤＬＹ１で遅延されるため、遅延回路ＤＬＹ１での遅延が、アナログ部１１からの影響を受けにくいという利点がある。

＜実施形態４＞
図１０には、図１に示されるリーダライタ１００における主要部の別の構成例が示される。

図１０に示されるリーダライタ１００が、図５に示されるのと大きく相違するのは、振幅検波回路１７の構成にある。図１０に示されるリーダライタ１００において振幅検波回路１７は２相入力に対応しており、ピークホールド回路、非線形アンプがそれぞれ２組設けられる。また、入力端子ＩＮ１からの入力信号とは別に、この入力端子ＩＮ１からの入力信号とは論理が反転された信号が入力端子ＩＮ１＿Ｂから取り込まれる。入力端子ＩＮ１からの入力信号は第１ピークホールド回路ＰＨ１に入力され、非線形アンプＮＬＡ１で増幅されてから包絡線検波回路ＥＤＥＴ１に入力される。入力端子ＩＮ２からの入力信号は第２ピークホールド回路ＰＨ２に入力され、非線形アンプＮＬＡ２で増幅されてから包絡線検波回路ＥＤＥＴ１に入力される。かかる構成によれば、２相入力のため、図５等に示される場合に比べて振幅検波効率が上がるという利点がある。

＜実施形態５＞
図１１には、図１に示されるリーダライタ１００における主要部の別の構成例が示される。

図１１に示されるリーダライタ１００が、図５に示されるのと大きく相違するのは、位相検波回路１８において、基準クロック信号ＣＬＫ１の波形整形を行う第２波形整形回路ＭＯＤ２が設けられた点である。かかる構成によれば、基準クロック信号ＣＬＫが第２波形整形回路ＭＯＤ２によって波形整形されてから掛算回路ＭＩＸ１に伝達されるため、位相検波回路１８に伝達された基準クロック信号ＣＬＫ１が鈍っている場合でも、高い位相検波性能を発揮することができる。

＜実施形態６＞
図１１には、図１に示されるリーダライタ１００における主要部の別の構成例が示される。

図１１に示されるリーダライタ１００が、図５に示されるのと大きく相違するのは、遅延回路ＤＬＹ１が波形整形回路ＡＤ１の後段に配置されている点である。かかる構成によれば、遅延回路ＤＬＹ１によって波形整形回路ＡＤ１の出力信号が所定時間だけ遅延されてから第１デコーダＤＥＣ１に伝達される。このようにしても上記実施形態の場合と同様の作用効果を発揮する。

以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である非接触ＩＣカードシステムに適用した場合について説明したが、本発明はそれに限定されるものではなく、無線通信システムに広く適応することができる。

本発明にかかる無線通信システムの一例とされる非接触ＩＣカードシステムの構成例ブロック図である。 ヌル点とヌル点以外のＲＦ信号を示す波形図である。 入力とクロックの位相差を０〜１８０度変更した場合のＩＱ検波動作概念の波形図である。 入力とクロックの位相差を０〜１８０度変更した場合のＩＱ検波動作概念の説明図である。 図１に示される非接触ＩＣカードシステムにおける主要部の構成例ブロック図である。 上記非接触ＩＣカードシステムにおけるリーダライタの動作例説明図である。 上記非接触ＩＣカードシステムにおけるリーダライタの別の動作例説明図である。 図１に示される非接触ＩＣカードシステムにおける主要部の別の構成例ブロック図である。 図１に示される非接触ＩＣカードシステムにおける主要部の別の構成例ブロック図である。 図１に示される非接触ＩＣカードシステムにおける主要部の別の構成例ブロック図である。 図１に示される非接触ＩＣカードシステムにおける主要部の別の構成例ブロック図である。 図１に示される非接触ＩＣカードシステムにおける主要部の別の構成例ブロック図である。

符号の説明

１０ ループアンテナ
１１ アナログ部
１２ デジタル部
１３ データ検出部
１４ 受信回路
１５ 送信回路
１６ 波形整形回路
１７ 振幅検波回路
１８ 位相検波回路
５１ 判定回路
５２ 出力回路
１００ リーダライタ
２００ 非接触ＩＣカード

Claims (8)

1. 受信されたＲＦ信号を処理するアナログ部と、
   上記アナログ部の出力信号を波形整形するための波形整形部と、
   上記波形整形部の出力信号をデジタル処理するデジタル部と、を含む無線通信システムであって、
   上記アナログ部は、上記ＲＦ信号を振幅検波する振幅検波回路と、上記ＲＦ信号を位相検波する位相検波回路と、を含み、
   上記デジタル部は、上記ＲＦ信号の受信状況に応じて、上記振幅検波回路の検波結果と上記位相検波回路の検波結果とを選択的に後段回路に伝達するための出力回路と、を含むことを特徴する無線通信システム。
2. 受信されたＲＦ信号を処理するアナログ部と、
   上記アナログ部の出力信号の波形整形を行う波形整形部と、
   上記波形整形部の出力信号をデジタル処理するデジタル部と、を含み、データを複数のパケットに分割して行われるパケット通信を可能とする無線通信システムであって、
   上記アナログ部は、上記ＲＦ信号を振幅検波する振幅検波回路と、上記ＲＦ信号を位相検波する位相検波回路と、を含み、
   上記波形整形部は、上記振幅検波回路の出力信号を波形整形する第１波形整形部と、
   上記位相検波回路の出力信号を波形整形する第２波形整形部と、を含み、
   上記デジタル部は、上記第１波形整形部の出力をデコードする第１デコーダと、
   上記第２波形整形部の出力をデコードする第２デコーダと、
   上記ＲＦ信号の無変調時と変調時との振幅差に応じて、上記第１デコーダの出力と、上記第２デコーダの出力とを選択的に後段回路に伝達するための出力回路と、を含むことを特徴する無線通信システム。
3. 上記パケット通信における１パケットは、プリアンブルとシンクコードとそれに続くデータを含み、
   上記デジタル部は、上記第１デコーダの出力信号から上記プリアンブルを検出する第１プリアンブル検出回路と、
   上記第１デコーダの出力信号から上記シンクコードを検出する第１シンクコード検出回路と、
   上記第２デコーダの出力信号から上記プリアンブルを検出する第２プリアンブル検出回路と、
   上記第２デコーダの出力信号から上記シンクコードを検出する第２シンクコード検出回路と、
   上記第１，２プリアンブル検出回路での検出結果、上記第１，２シンクコード検出回路での検出結果に基づいて、上記出力回路の選択動作を制御可能な判定回路と、を含む請求項２記載の無線通信システム。
4. 上記振幅検波回路は、ピークホールド機能を備えた非線形アンプでＲＦ信号を非線形増幅した後にエンベロープ検波を行う請求項２記載の無線通信システム。
5. 上記位相検波回路は、上記ＲＦ信号を波形整形した後、基準クロック信号と位相を比較して位相変動を検出する請求項２記載の無線通信システム。
6. 上記判定回路では、上記第１デコーダの出力についてのプリアンブルもしくはシンクコードの判定と、その判定よりも時間的に遅れて上記第２デコーダの出力についてのプリアンブルもしくはシンクコードの判定が行われ、
   上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードが良好と判定された場合には、上記出力回路によって上記第１デコーダの出力が選択的に後段回路に伝達され、
   上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定結果が良好ではなく、上記第２デコーダの出力における上記プリアンブルもしくは上記シンクコードが良好と判定された場合には、上記出力回路によって上記第２デコーダの出力が選択的に後段回路に伝達される請求項３記載の無線通信システム。
7. 上記デジタル部は、上記第１デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定よりも上記第２デコーダの出力における上記プリアンブルもしくは上記シンクコードの判定を遅延させるための遅延回路を含み、
   上記遅延回路での遅延時間は、１パケット分もしくはそれよりも短い時間に設定されて成る請求項６記載の無線通信システム。
8. 上記アナログ部、上記波形整形部、及び上記デジタル部が一つの半導体基板に形成された請求項１乃至６の何れか１項記載の無線通信システム。

Images