JP2009238984A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2009238984A
JP2009238984A JP2008082545A JP2008082545A JP2009238984A JP 2009238984 A JP2009238984 A JP 2009238984A JP 2008082545 A JP2008082545 A JP 2008082545A JP 2008082545 A JP2008082545 A JP 2008082545A JP 2009238984 A JP2009238984 A JP 2009238984A
Authority
JP
Japan
Prior art keywords
wiring
ball electrode
wiring board
land portion
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008082545A
Other languages
Japanese (ja)
Inventor
Makoto Auchi
誠 阿内
Ryosuke Kimoto
良輔 木本
Hiroshi Kawakubo
浩 川窪
Kenichi Yamamoto
健一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008082545A priority Critical patent/JP2009238984A/en
Publication of JP2009238984A publication Critical patent/JP2009238984A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

<P>PROBLEM TO BE SOLVED: To improve reliability of a semiconductor device of a BGA type package having a NSMD type land structure. <P>SOLUTION: The semiconductor device includes a semiconductor chip arranged on a front surface of a wiring board WB, and includes a wiring MW, a land portion ML at an edge of the wiring MW, a solder resist SR, a ball electrode EB and a protective resin PR arranged on a rear surface s2 of the wiring board WB. The semiconductor chip is electrically connected to the wiring MW. The solder resist SR is so formed as to cover the wiring MW in the rear surface s2 of the wiring board WB. The solder resist SR has a NSMD type opening portion OF over the land portion ML. The ball electrode EB is so formed as to be electrically connected to the land portion ML. The protective resin PR is so formed as to fill in the opening portion OF of the solder resist SR containing a contact portion between the ball electrode EB and the land portion ML. The protective resin PR is a thermosetting resin containing an organic acid, a solvent and a curing agent. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置技術に関し、特に、ＢＧＡ（Ball Grid Array）型のパッケージ技術に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device technology, and more particularly to a technology effective when applied to a BGA (Ball Grid Array) type package technology.

所望の回路機能を有する半導体チップは、配線基板上において封止部材により封止（パッケージ）され、同様に封止された他の半導体チップや、他の装置などと組み合わせて用いられる。近年では、複数の半導体チップを同一の配線基板上に積層するなどして載置し、１パッケージで多機能を実現する技術などがある。これは、所謂ＳｉＰ（System in Package）技術と呼ばれている。   A semiconductor chip having a desired circuit function is sealed (packaged) by a sealing member on a wiring board and used in combination with other semiconductor chips or other devices that are similarly sealed. In recent years, there has been a technique for mounting a plurality of semiconductor chips on the same wiring substrate, for example, and realizing multiple functions in one package. This is called a so-called SiP (System in Package) technology.

パッケージの外部には、内部の半導体チップと電気的な導通を取るための電極が設けられている（ピンなどともいう）。半導体チップ自体の回路機能が複雑になり、また、同時に封止される半導体チップ数が増えるほど、多ピン化される傾向にある。更に、携帯機器などに搭載される半導体装置では、小型化が強く望まれる。即ち、配線基板に形成するピンは高密度化される傾向にある。   An electrode for establishing electrical continuity with an internal semiconductor chip is provided outside the package (also referred to as a pin). The circuit function of the semiconductor chip itself becomes more complex, and the number of semiconductor chips sealed simultaneously tends to increase the number of pins. Further, miniaturization is strongly desired for semiconductor devices mounted on portable devices and the like. That is, the pins formed on the wiring board tend to be densified.

このように、多ピン化、高密度化にある電極構造として、ＢＧＡ型のパッケージが有用である。これは、配線基板において、半導体チップが載置されている面とは反対側の面に配線を這わせ、配線端に設けられたランド上に、はんだからなるボール電極を形成したものである。予めランドを規則正しく配置しておくことで、ボール電極もアレイ状に配列される。配線は半導体チップと電気的に接続されているから、アレイ配置したボール電極に電気的に接続することで、半導体チップに電気的に導通できる。例えば、リードなどによって外部と電気的に接続するよりも、ＢＧＡ型パッケージの方が省スペースである。   As described above, a BGA type package is useful as an electrode structure with a high pin count and high density. This is a wiring board in which a wiring is formed on a surface opposite to a surface on which a semiconductor chip is placed, and a ball electrode made of solder is formed on a land provided at an end of the wiring. By arranging the lands regularly in advance, the ball electrodes are also arranged in an array. Since the wiring is electrically connected to the semiconductor chip, it can be electrically connected to the semiconductor chip by being electrically connected to the ball electrodes arranged in the array. For example, the BGA type package saves space rather than being electrically connected to the outside by a lead or the like.

例えば、特開２００６−２３７１９８号公報（特許文献１）には、ボール電極の根元を覆うようにして、配線基板におけるボール電極形成側の面に応力緩和層を形成することで、機械的な応力に対する耐性を向上させる技術などが開示されている。
特開２００６−２３７１９８号公報 For example, in Japanese Patent Laid-Open No. 2006-237198 (Patent Document 1), a mechanical stress is formed by forming a stress relaxation layer on the surface of the wiring board on the ball electrode formation side so as to cover the base of the ball electrode. A technique for improving resistance to the like is disclosed.
JP 2006-237198 A

図１５、図１６に、本発明者らが検討した一般的なＢＧＡ型パッケージにおける、ボール電極周辺の構造を示す。図１５は要部平面図、図１６は図１５のｘａ−ｘａ線およびｙａ−ｙａ線の断面図である。図１５の平面図では、便宜上、ボール電極の記述を省略している。また、図１５の平面図において、後に説明するソルダレジストＳＲａで覆われている領域には、便宜上、ハッチングを付して示している。   15 and 16 show a structure around a ball electrode in a general BGA type package examined by the present inventors. FIG. 15 is a plan view of the main part, and FIG. 16 is a cross-sectional view taken along lines xa-xa and ya-ya in FIG. In the plan view of FIG. 15, the description of the ball electrode is omitted for convenience. Further, in the plan view of FIG. 15, the area covered with a solder resist SRa described later is indicated by hatching for convenience.

本発明者らが検討したＢＧＡ型パッケージの半導体装置では、配線基板ＷＢａに配線ＭＷａが配置されている。配線ＭＷａの端部は幅広い平面略円形のランド部ＭＬａとなっている。ランド部ＭＬａの上面には、はんだよりなるボール電極ＥＢａが形成されている。このような構成の配線ＭＷａは配線基板ＷＢａ上に多数配置されており、その端部のランド部ＭＬａおよびボール電極ＥＢａが規則的に配列するように形成されている。個々のボール電極ＥＢａをはんだ付けする際の短絡（ショート）を防ぎ、また、配線ＭＷａを保護するために、ソルダレジストＳＲａが形成されている。ソルダレジストＳＲａは、ランド部ＭＬａとボール電極ＥＢａとの電気的な接続を妨げないように、開口部ＯＦａが形成されている。   In the semiconductor device of the BGA type package investigated by the present inventors, the wiring MWa is arranged on the wiring board WBa. The end portion of the wiring MWa is a wide planar substantially circular land portion MLa. A ball electrode EBa made of solder is formed on the upper surface of the land portion MLa. A large number of wirings MWa having such a configuration are arranged on the wiring board WBa, and the land portions MLa and the ball electrodes EBa at the end portions thereof are regularly arranged. A solder resist SRa is formed in order to prevent a short circuit (short circuit) when soldering each ball electrode EBa and to protect the wiring MWa. In the solder resist SRa, an opening OFa is formed so as not to hinder the electrical connection between the land MLa and the ball electrode EBa.

ここで、本発明者らが検討したＢＧＡ型パッケージでは、ランド部ＭＬａの端部はソルダレジストＳＲａで覆われている。即ち、ランド部ＭＬａの平面的な形状が、ソルダレジストＳＲａの開口部ＯＦａの開口輪郭ＯＬａの平面的な形状によって規定される、ＳＭＤ（Solder Mask Defined）型ランド構造である。   Here, in the BGA type package examined by the present inventors, the end portion of the land portion MLa is covered with the solder resist SRa. That is, the land shape MLa has a SMD (Solder Mask Defined) type land structure in which the planar shape of the land portion MLa is defined by the planar shape of the opening contour OLa of the opening portion OFa of the solder resist SRa.

上記の様な形状のボール電極ＥＢａは、電気的な接続を考慮すれば、単にランド部ＭＬａに接触していれば十分である。一方、機械的な強度を考慮すると、より強固にランド部ＭＬａに接着されていた方が好ましい。この観点では、ボール電極ＥＢａは、球面としてランド部ＭＬａにはんだ付けされているだけであり、根元の接続部分における機械的な強度（せん断応力に対する強度、又は単に、せん断強度）は比較的低い。これは、半導体装置の信頼性を低下させる原因となっている。これに対し、上記特許文献１では、ソルダレジストＳＲａの上面に応力緩和層を設けることで、ボール電極ＥＢａの根元を支える構造を開示している。これにより、機械的強度の向上を実現している。   The ball electrode EBa having the above-described shape is sufficient if it is simply in contact with the land portion MLa in consideration of electrical connection. On the other hand, in view of mechanical strength, it is preferable that the land portion MLa is more firmly bonded. In this respect, the ball electrode EBa is only soldered to the land portion MLa as a spherical surface, and the mechanical strength (strength against shear stress or simply shear strength) at the base connection portion is relatively low. This is a cause of reducing the reliability of the semiconductor device. On the other hand, Patent Document 1 discloses a structure that supports the root of the ball electrode EBa by providing a stress relaxation layer on the upper surface of the solder resist SRa. Thereby, the improvement of mechanical strength is realized.

一方、例えば、自動車やサーバなどに搭載することを目的とした半導体装置では、より過酷な使用条件に耐え、長寿命であることが望まれる。そのためのＢＧＡ型パッケージのランド構造としては、ＳＭＤ型ランド構造よりもＮＳＭＤ（Non-SMD）型ランド構造が適していることが分かっている。本発明者らが検討したＮＳＭＤ型ランド構造の概要を図１７、図１８を用いて説明する。図１７は要部平面図、図１８は図１７のｘｂ−ｘｂ線およびｙｂ−ｙｂ線の断面図である。図１７の平面図では、便宜上、ボール電極の記述を省略している。   On the other hand, for example, a semiconductor device intended to be mounted on an automobile, a server, or the like is desired to withstand more severe use conditions and to have a long life. For this reason, it has been found that an NSMD (Non-SMD) type land structure is more suitable as a land structure of a BGA type package than an SMD type land structure. The outline of the NSMD type land structure investigated by the present inventors will be described with reference to FIGS. 17 is a plan view of a main part, and FIG. 18 is a cross-sectional view taken along lines xb-xb and yb-yb in FIG. In the plan view of FIG. 17, the description of the ball electrode is omitted for convenience.

ＮＳＭＤ型ランド構造は、上記図１５、図１６のＳＭＤ型ランド構造と比較して、配線ＭＷａのランド部ＭＬａの端部がソルダレジストＳＲａに覆われていない点が異なる。即ち、ＮＳＭＤ型ランド構造では、ソルダレジストＳＲａの開口部ＯＦａの平面的な面積は、配線ＭＷａのランド部ＭＬａの平面的な面積よりも大きく、かつ、ソルダレジストＳＲａの開口部ＯＦａの開口輪郭ＯＬａが、配線ＭＷａのランド部ＭＬａに達していない。   The NSMD type land structure is different from the SMD type land structure shown in FIGS. 15 and 16 in that the end of the land MLa of the wiring MWa is not covered with the solder resist SRa. That is, in the NSMD land structure, the planar area of the opening portion OFa of the solder resist SRa is larger than the planar area of the land portion MLa of the wiring MWa, and the opening contour OLa of the opening portion OFa of the solder resist SRa. However, it does not reach the land MLa of the wiring MWa.

このようなＮＳＭＤ型ランド構造によって、特に温度サイクルに対する厳しい条件下での使用耐性が向上することなどが分かっている。しかしながら、本発明者らの更なる検討によれば、ＮＳＭＤ型ランド構造においては、機械的な衝撃でボール電極ＥＢａが脱落しやすいことが分かった。これを詳細に観察すると、ランド部ＭＬａと配線基板ＷＢａの界面が破壊していた（以下では、単にボール電極ＥＢａの機械強度が低いと記述する）。この原因として、ＳＭＤランド構造は、ランド部ＭＬａの端部がソルダレジストＳＲａで覆われていることでランド部ＭＬａと配線基板ＷＢａの接着強度が補助されていることに対し、ＮＳＭＤランド構造はランド部ＭＬａの端部がソルダレジストＳＲａで覆われていないため上記補強が得られないことに起因していることが明らかになった。即ち、ＮＳＭＤ型ランド構造は、温度サイクルなどが過酷である条件での使用には適しているものの、ボール電極ＥＢａの機械的強度が低い構造であるということが、本発明者らの更なる検討により明らかになった。   It has been found that such an NSMD type land structure improves the durability of use under severe conditions, particularly against temperature cycles. However, according to further studies by the present inventors, it has been found that in the NSMD type land structure, the ball electrode EBa is easily dropped due to mechanical impact. When this was observed in detail, the interface between the land portion MLa and the wiring board WBa was broken (hereinafter, simply described that the mechanical strength of the ball electrode EBa is low). As a cause of this, the SMD land structure has an end portion of the land portion MLa covered with the solder resist SRa to assist the bonding strength between the land portion MLa and the wiring board WBa. It has been clarified that the reinforcement is not obtained because the end portion of the portion MLa is not covered with the solder resist SRa. That is, the NSMD type land structure is suitable for use under conditions where the temperature cycle is severe, but the inventors have further studied that the mechanical strength of the ball electrode EBa is low. It became clear.

ＮＳＭＤ型ランド構造におけるボール電極ＥＢａの機械的強度が低いと、例えば、製造工程中において、ボール電極ＥＢａを形成した後に必要となる搬送工程などを慎重に行わなければならない。また、ボール電極ＥＢａを備えたＢＧＡ型パッケージの状態で製品として出荷する場合などは、その後実装される工程は顧客によって不特定であるから、ハンドリング耐性が高いものが望ましい。従って、ＮＳＭＤ型ランド構造におけるボール電極ＥＢａのせん断応力に対する強度を増加させることで、ＢＧＡ型パッケージの半導体装置の信頼性をより向上させる必要がある。   When the mechanical strength of the ball electrode EBa in the NSMD type land structure is low, for example, in the manufacturing process, it is necessary to carefully perform a transporting process or the like necessary after forming the ball electrode EBa. In addition, when shipping as a product in the state of a BGA type package including the ball electrode EBa, the process to be mounted thereafter is unspecified by the customer, and therefore it is preferable that the handling resistance is high. Therefore, it is necessary to further improve the reliability of the semiconductor device of the BGA type package by increasing the strength against the shear stress of the ball electrode EBa in the NSMD type land structure.

そこで、本発明の目的は、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性を向上させる技術を提供することにある。   Accordingly, an object of the present invention is to provide a technique for improving the reliability of a semiconductor device of a BGA type package having an NSMD type land structure.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願においては、複数の発明が開示されるが、そのうちの一実施例の概要を簡単に説明すれば以下の通りである。   In the present application, a plurality of inventions are disclosed. An outline of one embodiment of the inventions will be briefly described as follows.

配線基板の第１主面に配置された半導体チップと、配線基板の第２主面に配置された配線、配線端のランド部、第１樹脂膜、ボール電極、および、保護樹脂とを有する半導体装置であって、半導体チップと配線とは電気的に接続され、第１樹脂膜は配線基板の第２主面において配線を覆うように形成され、第１樹脂膜はランド部上においてＮＳＭＤ型の開口部を有し、ボール電極はランド部に電気的に接続されるようにして形成され、保護樹脂はボール電極とランド部との接触部を含む第１樹脂膜の開口部内を埋め込むようにして形成され、保護樹脂は有機酸、溶剤、および、硬化剤を含む熱硬化性樹脂である。   Semiconductor having a semiconductor chip arranged on the first main surface of the wiring board, wiring arranged on the second main surface of the wiring board, land portions of the wiring end, first resin film, ball electrode, and protective resin In the device, the semiconductor chip and the wiring are electrically connected, the first resin film is formed so as to cover the wiring on the second main surface of the wiring substrate, and the first resin film is an NSMD type on the land portion. The ball electrode is formed so as to be electrically connected to the land portion, and the protective resin is embedded in the opening portion of the first resin film including the contact portion between the ball electrode and the land portion. The protective resin formed is a thermosetting resin containing an organic acid, a solvent, and a curing agent.

本願において開示される複数の発明のうち、上記一実施例により得られる効果を代表して簡単に説明すれば以下のとおりである。   Of the plurality of inventions disclosed in the present application, effects obtained by the above-described embodiment will be briefly described as follows.

即ち、ＢＧＡ型パッケージの半導体装置の信頼性を向上させることができる。   That is, the reliability of the BGA type package semiconductor device can be improved.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number. Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges. Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted as much as possible. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
本実施の形態１の半導体装置の構造に関して説明する。まず、図１、図２を用いてその概要を説明する。図１は、本実施の形態１の半導体装置の平面図であり、図２は、図１のＡ−Ａ線に沿って矢印方向に見た断面図である。 (Embodiment 1)
The structure of the semiconductor device according to the first embodiment will be described. First, the outline will be described with reference to FIGS. FIG. 1 is a plan view of the semiconductor device according to the first embodiment, and FIG. 2 is a cross-sectional view taken along the line AA in FIG.

本実施の形態１の半導体装置は、配線基板ＷＢ上に構成されている。配線基板ＷＢは以下で説明するような多数の部材を固定し、その部品間を電気的に接続することで電子回路を構成する板状またはフィルム状の部材であり、プリント配線板またはプリント基板などと称されることもある。一般的な配線基板には、有機材料やセラミック材料などを用いたものがあるが、本実施の形態１の配線基板ＷＢは、ガラスエポキシなどからなる絶縁体である。板状の配線基板ＷＢは、厚さ方向に沿って互いに反対側に位置する表面（第１主面）ｓ１および裏面（第２主面）ｓ２を有する。   The semiconductor device of the first embodiment is configured on the wiring board WB. The wiring board WB is a plate-like or film-like member that constitutes an electronic circuit by fixing many members as described below and electrically connecting the components, such as a printed wiring board or a printed board. Sometimes called. Some common wiring boards use organic materials or ceramic materials, but the wiring board WB of the first embodiment is an insulator made of glass epoxy or the like. The plate-like wiring board WB has a front surface (first main surface) s1 and a back surface (second main surface) s2 that are located on opposite sides along the thickness direction.

配線基板ＷＢの表面ｓ１および裏面ｓ２には、配線ＭＷが形成されている。配線ＭＷは、例えば銅（Ｃｕ）などを主体とする導体材料である。更に、配線基板ＷＢの表面ｓ１および裏面ｓ２には、配線ＭＷを覆うようにしてソルダレジスト（第１樹脂膜）ＳＲが形成されている。ソルダレジストＳＲは、個々の配線ＭＷや後に詳しく説明するボール電極ＥＢなどの短絡（ショート）を防ぎ、また、この配線ＭＷを保護するために形成されている。なお、これらの配線ＭＷおよびソルダレジストＳＲまでを含めて、配線基板ＷＢと称することもある。   A wiring MW is formed on the front surface s1 and the back surface s2 of the wiring board WB. The wiring MW is a conductor material mainly composed of, for example, copper (Cu). Furthermore, a solder resist (first resin film) SR is formed on the front surface s1 and the back surface s2 of the wiring board WB so as to cover the wiring MW. The solder resist SR is formed to prevent short-circuiting of individual wirings MW and ball electrodes EB, which will be described in detail later, and to protect the wirings MW. The wiring MW and the solder resist SR are sometimes referred to as a wiring board WB.

配線基板ＷＢには、その表面ｓ１から裏面ｓ２を貫くような、孔状のスルーホールＴＨが形成されている。このスルーホールＴＨの内壁にも配線基板ＷＢの表裏面ｓ１，ｓ２の配線ＭＷと同様の金属が一体的に形成されている。即ち、配線基板ＷＢの表面ｓ１の配線ＭＷと、配線基板ＷＢの裏面ｓ２の配線ＭＷとは、スルーホールＴＨを通じて電気的に接続されている。   In the wiring board WB, a hole-like through hole TH is formed so as to penetrate from the front surface s1 to the back surface s2. The same metal as the wiring MW of the front and back surfaces s1 and s2 of the wiring board WB is integrally formed on the inner wall of the through hole TH. That is, the wiring MW on the front surface s1 of the wiring board WB and the wiring MW on the back surface s2 of the wiring board WB are electrically connected through the through hole TH.

配線基板ＷＢの表裏面ｓ１，ｓ２に形成されたソルダレジストＳＲは、配線ＭＷを覆う部分の一部に開口部ＯＦを有する。即ち、開口部ＯＦの箇所では、配線ＭＷはソルダレジストＳＲに覆われておらず、外部との接続が可能となる。特に、配線基板ＷＢの裏面ｓ２においては、配線ＭＷの端部においてソルダレジストＳＲが開口されている。この裏面ｓ２の開口部ＯＦ付近のランド構造に関しては、後に詳細を説明する。   The solder resist SR formed on the front and back surfaces s1, s2 of the wiring board WB has an opening OF at a part of the portion covering the wiring MW. That is, the wiring MW is not covered with the solder resist SR at the position of the opening OF, and can be connected to the outside. In particular, on the back surface s2 of the wiring board WB, the solder resist SR is opened at the end of the wiring MW. Details of the land structure near the opening OF of the back surface s2 will be described later.

配線基板ＷＢの表面ｓ１には、ダイボンド材ＤＢを介して、単数または複数の半導体チップＣＨが配置されている。半導体チップＣＨは、例えばシリコンなどからなる半導体材料であり、所望の回路機能を有する集積回路が作り込まれている。この半導体チップＣＨに作り込まれた集積回路に対して外部から電気的に接続するために、半導体チップＣＨはパッドＰＤを有する。本実施の形態１の半導体装置は、半導体チップＣＨは単数であるとして説明する。   On the surface s1 of the wiring board WB, one or a plurality of semiconductor chips CH are arranged via a die bond material DB. The semiconductor chip CH is a semiconductor material made of, for example, silicon, and an integrated circuit having a desired circuit function is built therein. The semiconductor chip CH has a pad PD in order to be electrically connected from the outside to the integrated circuit built in the semiconductor chip CH. The semiconductor device according to the first embodiment will be described on the assumption that the semiconductor chip CH is single.

半導体チップＣＨに形成された集積回路には、パッドＰＤに接続されたボンディングワイヤＢＷを通じて、外部から電気的に導通される機構となっている。ボンディングワイヤＢＷは、例えば金（Ａｕ）などからなる導体材料の細線である。ボンディングワイヤＢＷのもう一方の端は、配線基板ＷＢの表面ｓ１においてソルダレジストＳＲに覆われていない配線ＭＷ、即ち、開口部ＯＦにおける配線ＭＷに電気的に接続している。ここで、上記のように、配線基板ＷＢの裏面ｓ２の配線ＭＷは、スルーホールＴＨを通じて表面ｓ１の配線ＭＷと導通している。従って、配線基板ＷＢの裏面ｓ２に配置された配線ＭＷは、半導体チップＣＨと電気的に導通していることになる。   The integrated circuit formed in the semiconductor chip CH has a mechanism of being electrically connected from the outside through the bonding wire BW connected to the pad PD. The bonding wire BW is a thin wire of a conductor material made of, for example, gold (Au). The other end of the bonding wire BW is electrically connected to the wiring MW not covered with the solder resist SR on the surface s1 of the wiring substrate WB, that is, the wiring MW in the opening OF. Here, as described above, the wiring MW on the back surface s2 of the wiring board WB is electrically connected to the wiring MW on the front surface s1 through the through hole TH. Accordingly, the wiring MW disposed on the back surface s2 of the wiring board WB is electrically connected to the semiconductor chip CH.

配線基板ＷＢの表面ｓ１において、半導体チップＣＨはモールドレジンＭＲ（または、単にレジン、樹脂）によって埋めるようにして封止されている。上記では、半導体チップＣＨをボンディングワイヤＢＷによって配線基板ＷＢの配線ＭＷと接続させるような、ワイヤボンディング方式を示した。一方、半導体チップＣＨを配線基板ＷＢの配線ＭＷと接続する方式は、所謂フリップチップ方式やＴＡＢ（Tape Automated Bonding）方式などであっても良い。   On the surface s1 of the wiring board WB, the semiconductor chip CH is sealed so as to be filled with a mold resin MR (or simply resin or resin). In the above, the wire bonding method is shown in which the semiconductor chip CH is connected to the wiring MW of the wiring board WB by the bonding wire BW. On the other hand, the method of connecting the semiconductor chip CH to the wiring MW of the wiring board WB may be a so-called flip chip method or TAB (Tape Automated Bonding) method.

配線基板ＷＢの裏面ｓ２の配線ＭＷにおいて、ソルダレジストＳＲに覆われていない部分、即ち、開口部ＯＦにおける配線ＭＷには、電気的に接続するようにしてボール電極ＥＢ（または、バンプ電極）が形成されている。ボール電極ＥＢは、はんだをボール状にし、配線基板ＷＢの裏面ｓ２の配線ＭＷにはんだ付け（溶接、融着）したものである。ボール電極ＥＢのはんだは、所謂共晶はんだ（６３％の錫と３７％の鉛とからなる）や、鉛を含まないはんだ合金などである。ボール電極ＥＢは、配線基板ＷＢの裏面ｓ２に規則正しく配列したＢＧＡ形状となっている。本実施の形態１のボール電極ＥＢは、最外周の一辺に２０個配置され、内側に向かって４列目まで配置されたものである。これにより２５６個（ピン）のボール電極ＥＢが配置していることになる。   In the wiring MW on the back surface s2 of the wiring board WB, the ball electrode EB (or bump electrode) is connected to the portion not covered with the solder resist SR, that is, the wiring MW in the opening OF so as to be electrically connected. Is formed. The ball electrode EB is obtained by soldering (welding, welding) the solder into a ball shape and soldering to the wiring MW on the back surface s2 of the wiring board WB. The solder for the ball electrode EB is a so-called eutectic solder (consisting of 63% tin and 37% lead), a solder alloy containing no lead, or the like. The ball electrode EB has a BGA shape regularly arranged on the back surface s2 of the wiring board WB. Twenty ball electrodes EB of the first embodiment are arranged on one side of the outermost periphery, and are arranged up to the fourth row inward. As a result, 256 (pin) ball electrodes EB are arranged.

通常、配線基板ＷＢの裏面ｓ２において、ソルダレジストＳＲの開口部ＯＦは、配線ＭＷの端部に形成されている。そして、ソルダレジストＳＲの開口部ＯＦにあって、ソルダレジストＳＲに覆われていない配線ＭＷの端部には、配線ＭＷ本体よりも平面的に幅広であるランド部ＭＬが形成されている。ボール電極ＥＢは、配線ＭＷのうちのランド部ＭＬの上面において、電気的に接続されるようにしてはんだ付けされている。そこで、本実施の形態１の半導体装置における、配線基板ＷＢの裏面ｓ２のランド構造を、図３、図４を用いて詳しく説明する。   Usually, the opening OF of the solder resist SR is formed at the end of the wiring MW on the back surface s2 of the wiring board WB. A land ML that is wider in a plane than the wiring MW main body is formed at the end of the wiring MW that is not covered with the solder resist SR in the opening OF of the solder resist SR. The ball electrode EB is soldered so as to be electrically connected on the upper surface of the land portion ML of the wiring MW. Therefore, the land structure on the back surface s2 of the wiring board WB in the semiconductor device of the first embodiment will be described in detail with reference to FIGS.

図３は、一つのランド部ＭＬ周辺を示す要部平面図であり、ボール電極ＥＢと、後に説明する保護樹脂ＰＲとは省略して示している。また、図３の要部平面図において、ソルダレジストＳＲで覆われている領域には、便宜上、ハッチングを付して示している。以後、ランド構造の要部平面図を示す図面においては同様である。また、図４は、図３のｘ１−ｘ１線およびｙ１−ｙ１線に沿って矢印方向に見た要部断面図である。以下では、特筆しない限り、配線基板ＷＢの裏面ｓ２におけるランド構造を説明しているものとする。   FIG. 3 is a main part plan view showing the periphery of one land part ML, and the ball electrode EB and a protective resin PR described later are omitted. Further, in the plan view of the main part of FIG. 3, the region covered with the solder resist SR is shown with hatching for convenience. Hereinafter, the same applies to the drawings showing the plan view of the main part of the land structure. FIG. 4 is a cross-sectional view of the main part when viewed in the direction of the arrow along the x1-x1 line and the y1-y1 line of FIG. Hereinafter, the land structure on the back surface s2 of the wiring board WB is described unless otherwise specified.

本実施の形態１のランド構造はＮＳＭＤ型である。即ち、配線ＭＷ端部のランド部ＭＬは、ソルダレジストＳＲの開口部ＯＦ内において、開口輪郭ＯＬから離れて配置されている。言い換えれば、ソルダレジストＳＲの開口部ＯＦの平面的な面積は、配線ＭＷ端部のランド部ＭＬの平面的な面積よりも大きく、かつ、ソルダレジストＳＲの開口部ＯＦの開口輪郭ＯＬがランド部ＭＬに達していない。従って、配線ＭＷの端部であるランド部ＭＬはいかなる部分もソルダレジストＳＲに覆われていない。   The land structure of the first embodiment is an NSMD type. That is, the land ML at the end of the wiring MW is disposed away from the opening contour OL in the opening OF of the solder resist SR. In other words, the planar area of the opening portion OF of the solder resist SR is larger than the planar area of the land portion ML at the end of the wiring MW, and the opening contour OL of the opening portion OF of the solder resist SR is the land portion. ML has not been reached. Accordingly, the land portion ML which is the end portion of the wiring MW is not covered with the solder resist SR.

このように、ＮＳＭＤ型ランド構造では、ランド部ＭＬとソルダレジストＳＲが接していないため、ボール電極ＥＢは形成時にソルダレジストに干渉されない形状を有することができ、温度サイクル時の応力集中を低減できる。これにより、温度サイクルの厳しい条件下での使用時などにも、ボール電極ＥＢにおいて機械的欠陥を生じ難い構造とすることができる。結果として、半導体装置の信頼性をより向上させることができる。   Thus, in the NSMD type land structure, since the land portion ML and the solder resist SR are not in contact with each other, the ball electrode EB can have a shape that does not interfere with the solder resist at the time of formation, and stress concentration during temperature cycling can be reduced. . As a result, the ball electrode EB can have a structure that hardly causes mechanical defects even when used under severe temperature cycle conditions. As a result, the reliability of the semiconductor device can be further improved.

一方、一般的なＮＳＭＤ型ランド構造では、ランド部ＭＬの端部がソルダレジストＳＲで覆われていないため、ＳＭＤ型ランド構造などと比較して機械強度が低いことを、上記で説明した。これに対し、本実施の形態１の半導体装置では、以下のような構成を有することで、上記の課題を回避できる。   On the other hand, in the general NSMD type land structure, since the end portion of the land portion ML is not covered with the solder resist SR, it has been described above that the mechanical strength is lower than that of the SMD type land structure. On the other hand, in the semiconductor device according to the first embodiment, the above-described problem can be avoided by having the following configuration.

即ち、本実施の形態１の半導体装置におけるＮＳＭＤ型ランド構造においては、配線ＭＷ端部のランド部ＭＬとボール電極ＥＢとの接触部を覆うようにして、保護樹脂ＰＲが形成されている。本実施の形態１の保護樹脂ＰＲは、有機酸、溶剤および硬化剤を含む熱硬化性樹脂である。このような材料を用いる理由は、製造工程上の効果を期待しているからであり、詳しくは後に説明する。また、上記のような保護樹脂ＰＲをフラックス機能を有する補強樹脂と称しても良い。   That is, in the NSMD land structure in the semiconductor device of the first embodiment, the protective resin PR is formed so as to cover the contact portion between the land portion ML at the end of the wiring MW and the ball electrode EB. The protective resin PR of the first embodiment is a thermosetting resin containing an organic acid, a solvent, and a curing agent. The reason for using such a material is that an effect on the manufacturing process is expected, and will be described in detail later. Further, the protective resin PR as described above may be referred to as a reinforcing resin having a flux function.

ＮＳＭＤ型ランド構造においては、配線ＭＷのランド部ＭＬがソルダレジストＳＲから離れて位置されているため、ボール電極ＥＢとソルダレジストＳＲとの間に空間が生じる。そこで、本実施の形態１の半導体装置におけるＮＳＭＤ型ランド構造においては、この空間を埋めるようにして、即ち、ソルダレジストＳＲの開口部ＯＦ内を埋め込むようにして、機械的に強固な保護樹脂ＰＲが形成されている。即ち、本実施の形態１の保護樹脂ＰＲによって、ボール電極ＥＢはその根元が固定された構造となっている。これにより、ボール電極ＥＢの機械的強度が増加する。結果として、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性をより向上させることができる。   In the NSMD type land structure, since the land portion ML of the wiring MW is located away from the solder resist SR, a space is generated between the ball electrode EB and the solder resist SR. Therefore, in the NSMD type land structure in the semiconductor device according to the first embodiment, this space is filled, that is, the inside of the opening OF of the solder resist SR is buried, so that the mechanically strong protective resin PR is obtained. Is formed. That is, the base of the ball electrode EB is fixed by the protective resin PR of the first embodiment. Thereby, the mechanical strength of the ball electrode EB increases. As a result, the reliability of the semiconductor device of the BGA type package having the NSMD type land structure can be further improved.

実際に、本発明者らは、本実施の形態１の保護樹脂ＰＲを備えたＮＳＭＤ型ランド構造において、ボール電極ＥＢの機械強度を検証している。その結果を図５に示す。図５はＮＳＭＤ型ランド構造におけるボール電極ＥＢの高速せん断強度（衝撃的な機械強度の一つの指標）の相対値を表すヒストグラムであり、（ａ）は本発明者らが検討した、保護樹脂ＰＲを備えていない半導体装置の特性を示し、（ｂ）は本実施の形態１で説明した、保護樹脂ＰＲを備えた半導体装置の特性を示している。このように、保護樹脂ＰＲを備えたＮＳＭＤ型ランド構造の半導体装置において、ボール電極ＥＢの機械強度が増加していることが分かる。即ち、本実施の形態１のように、ボール電極ＥＢと配線ＭＷのランド部ＭＬとの接触面を含む、ソルダレジストＳＲの開口部ＯＦを埋め込むようにして形成された保護樹脂ＰＲを備えたことで、ボール電極ＥＢの機械的強度を向上できることが確かめられた。以上のように、本実施の形態１によれば、保護樹脂ＰＲを備えることで、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性を向上させることが可能である。   Actually, the present inventors have verified the mechanical strength of the ball electrode EB in the NSMD type land structure provided with the protective resin PR of the first embodiment. The result is shown in FIG. FIG. 5 is a histogram showing the relative value of the high-speed shear strength (one index of impact mechanical strength) of the ball electrode EB in the NSMD type land structure, and (a) is a protective resin PR investigated by the present inventors. (B) shows the characteristics of the semiconductor device including the protective resin PR described in the first embodiment. Thus, it can be seen that the mechanical strength of the ball electrode EB is increased in the semiconductor device having the NSMD type land structure provided with the protective resin PR. That is, as in the first embodiment, the protective resin PR is formed so as to fill the opening OF of the solder resist SR including the contact surface between the ball electrode EB and the land ML of the wiring MW. Thus, it was confirmed that the mechanical strength of the ball electrode EB can be improved. As described above, according to the first embodiment, it is possible to improve the reliability of the semiconductor device of the BGA type package having the NSMD type land structure by providing the protective resin PR.

また、図６に示すように、保護樹脂ＰＲは、配線ＭＷのランド部ＭＬとボール電極ＥＢとの接触部から、ボール電極ＥＢの高さの１／２までを覆うようにして、ソルダレジストＳＲの開口部ＯＦを埋め込むようにして形成されていることが、より好ましい。その理由を以下で説明する。   Further, as shown in FIG. 6, the protective resin PR covers the solder resist SR so as to cover from the contact portion between the land portion ML of the wiring MW and the ball electrode EB to ½ of the height of the ball electrode EB. It is more preferable that the opening portion OF is formed to be embedded. The reason will be described below.

ボール電極ＥＢを球体と見ると、配線基板ＷＢに水平な面で輪切りにしたときに現れる円形断面の直径が最大となるのは、高さがおおむね１／２の箇所での断面である。ただし、ボール電極ＥＢは、溶接により配線ＭＷのランド部ＭＬにはんだ付けされていることから、球体がランド部ＭＬ上に乗っている場合よりも、高さが低くなる。従って、ランド部ＭＬとボール電極ＥＢとの接触部から、ボール電極ＥＢの高さの１／２までが保護樹脂ＰＲで覆われているということは、ボール電極ＥＢのうち、水平方向に最大径となる箇所を保持するようにして保護樹脂ＰＲが形成されていることになる。これにより、ボール電極ＥＢは、保護樹脂ＰＲによってより強固に保持された構造となり、機械的強度を増加できる。結果として、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性をより向上させることができる。   When the ball electrode EB is viewed as a sphere, the diameter of the circular cross section that appears when the circular cut is made on a plane parallel to the wiring board WB is the cross section at a position where the height is approximately ½. However, since the ball electrode EB is soldered to the land part ML of the wiring MW by welding, the height is lower than when the sphere is on the land part ML. Therefore, the fact that from the contact portion between the land portion ML and the ball electrode EB to ½ of the height of the ball electrode EB is covered with the protective resin PR means that the ball electrode EB has a maximum diameter in the horizontal direction. That is, the protective resin PR is formed so as to hold the portion. Thereby, the ball electrode EB has a structure that is more firmly held by the protective resin PR, and the mechanical strength can be increased. As a result, the reliability of the semiconductor device of the BGA type package having the NSMD type land structure can be further improved.

次に、本実施の形態１の半導体装置の製造工程を、図７〜図１０を用いて説明する。その構造は、上記で図１〜図４を用いて説明したものと同様であり、特筆しない限り、個々の構成要素の効果などの重複した説明は省略する。   Next, the manufacturing process of the semiconductor device according to the first embodiment will be described with reference to FIGS. The structure is the same as that described above with reference to FIGS. 1 to 4, and redundant description of the effects of individual components is omitted unless otherwise specified.

まず、図７（ａ）に示すように、配線基板ＷＢを準備する。この配線基板ＷＢの表裏面ｓ１，ｓ２には、上記図２〜図４で説明したような、ＮＳＭＤ型ランド構造の配線ＭＷ、配線ＭＷ端のランド部ＭＬ、および、ソルダレジストＳＲが形成されている。   First, as shown in FIG. 7A, a wiring board WB is prepared. On the front and back surfaces s1, s2 of the wiring board WB, the NSMD land structure wiring MW, the land ML at the end of the wiring MW, and the solder resist SR as described with reference to FIGS. Yes.

次に、図７（ｂ）に示すように、配線基板ＷＢ表面ｓ１の所定の位置に、上記図２で説明したような半導体チップＣＨをダイボンド材ＤＢによって接着するようにして配置する（ダイボンディング）。半導体チップＣＨには、所謂前工程と称される通常知られた工程によって、集積回路が形成されている。なお、この前工程は、半導体ウェハと称される平面略円形の板状の半導体材料の状態で施す。この半導体ウェハには、後に半導体チップＣＨとなる領域が複数規定されており、それぞれに対して同様の前工程を施す。そして、前工程を終えた段階で、ダイサと称される裁断機によって、個々の半導体チップＣＨ（ダイともいう）に分断される。   Next, as shown in FIG. 7B, the semiconductor chip CH as described in FIG. 2 is disposed at a predetermined position on the surface s1 of the wiring board WB so as to be bonded by the die bonding material DB (die bonding). ). An integrated circuit is formed on the semiconductor chip CH by a generally known process called a so-called pre-process. In addition, this pre-process is performed in the state of the planar substantially circular plate-shaped semiconductor material called a semiconductor wafer. In this semiconductor wafer, a plurality of regions to be semiconductor chips CH later are defined, and the same pre-process is performed on each of the regions. Then, at the stage where the pre-process is completed, it is divided into individual semiconductor chips CH (also called dies) by a cutting machine called a dicer.

次に、図７（ｃ）に示すように、半導体チップＣＨに電気的に接続するようにして、ボンディングワイヤＢＷを形成する。ボンディングワイヤＢＷは、上記図２で説明したように、半導体チップＣＨのパッドＰＤと配線基板ＷＢの表面ｓ１の配線ＭＷとの間を、電気的に接続するようにして形成する。配線基板ＷＢの表面ｓ１の配線ＭＷと裏面ｓ２の配線ＭＷとは、スルーホールを通じて電気的に導通しているから、この時点で、半導体チップＣＨに形成した集積回路と、配線基板ＷＢの裏面ｓ２の配線ＭＷとは、電気的に接続していることになる。   Next, as shown in FIG. 7C, a bonding wire BW is formed so as to be electrically connected to the semiconductor chip CH. As described with reference to FIG. 2, the bonding wire BW is formed so as to be electrically connected between the pad PD of the semiconductor chip CH and the wiring MW on the surface s1 of the wiring board WB. Since the wiring MW on the front surface s1 and the wiring MW on the back surface s2 of the wiring board WB are electrically connected through the through holes, at this point, the integrated circuit formed on the semiconductor chip CH and the back surface s2 of the wiring board WB are connected. The wiring MW is electrically connected.

次に、図７（ｄ）に示すように、配線基板ＷＢの表面ｓ１において、半導体チップＣＨやその他の構成を、モールドレジンＭＲによって埋めるようにして封止する。   Next, as shown in FIG. 7D, the semiconductor chip CH and other components are sealed on the surface s1 of the wiring board WB so as to be filled with the mold resin MR.

続く工程では、配線基板ＷＢの裏面ｓ２において、上記図１〜図４で説明したような構成のボール電極ＥＢおよび保護樹脂ＰＲを形成する。即ち、図８〜図１０に示すように、配線基板ＷＢの裏面ｓ２のランド部ＭＬ上面において、ランド部ＭＬと電気的に接続するようにしてボール電極ＥＢを形成し、ランド部ＭＬとボール電極ＥＢとの接触部を覆うようにして、保護樹脂ＰＲを形成する。以下で、各図を用いて詳細に説明する。図８〜図１０は、配線基板ＷＢの裏面ｓ２において、ボール電極ＥＢを形成するＮＳＭＤ型ランド構造の周辺を示す要部断面図である。   In the subsequent process, the ball electrode EB and the protective resin PR having the structure described with reference to FIGS. 1 to 4 are formed on the back surface s2 of the wiring board WB. That is, as shown in FIGS. 8 to 10, the ball electrode EB is formed on the upper surface of the land ML on the back surface s2 of the wiring board WB so as to be electrically connected to the land ML, and the land ML and the ball electrode are formed. The protective resin PR is formed so as to cover the contact portion with the EB. Below, it demonstrates in detail using each figure. 8 to 10 are cross-sectional views of the main part showing the periphery of the NSMD type land structure for forming the ball electrode EB on the back surface s2 of the wiring board WB.

図８に示すように、はんだを球状にしたボール電極ＥＢを、ボール保持ツールＢＣによって、配線基板ＷＢの裏面ｓ２のランド部ＭＬ付近に供給する。このとき、個々のボール電極ＥＢの下部に、液状の保護樹脂ＰＲを付着させておき、ボール電極ＥＢと同時に供給する。   As shown in FIG. 8, the ball electrode EB in which the solder is made spherical is supplied to the vicinity of the land portion ML of the back surface s2 of the wiring board WB by the ball holding tool BC. At this time, a liquid protective resin PR is attached to the lower part of each ball electrode EB and supplied simultaneously with the ball electrode EB.

続いて、図９に示すように、ソルダレジストＳＲの開口部ＯＦ内のランド部ＭＬの上面に、保護樹脂ＰＲを介して、ボール電極ＥＢを載置する。前の工程で、ボール電極ＥＢの下部に保護樹脂ＰＲを付着させておいたから、ソルダレジストＳＲの開口部ＯＦ内のランド部ＭＬ上には、保護樹脂ＰＲ、ボール電極ＥＢを、この順に載置したことになる。一方、例えば、ボール電極ＥＢとは別に、予めソルダレジストＳＲの開口部ＯＦに、保護樹脂ＰＲを乗せておき、その上からボール電極ＥＢを載置しても良い。このようにしても、上記のような構造とすることができる。   Subsequently, as shown in FIG. 9, the ball electrode EB is mounted on the upper surface of the land ML in the opening OF of the solder resist SR via the protective resin PR. Since the protective resin PR is attached to the lower part of the ball electrode EB in the previous step, the protective resin PR and the ball electrode EB are placed in this order on the land ML in the opening OF of the solder resist SR. It will be done. On the other hand, for example, separately from the ball electrode EB, the protective resin PR may be placed on the opening OF of the solder resist SR in advance, and the ball electrode EB may be placed thereon. Even in this case, the structure as described above can be obtained.

その後、ボール電極ＥＢの主成分であるはんだの融点以上の温度において熱処理を施すことで、ボール電極ＥＢをリフローする。例えば、鉛（Ｐｂ）を含まないはんだの融点は２２０℃程度であり、２４０〜２５０℃程度の熱処理によってリフローする。このリフロー工程によって、図１０に示すように、ボール電極ＥＢがランド部ＭＬに融着することで、両者が電気的に接続される。   Thereafter, the ball electrode EB is reflowed by performing heat treatment at a temperature equal to or higher than the melting point of the solder that is the main component of the ball electrode EB. For example, the melting point of solder not containing lead (Pb) is about 220 ° C., and reflow is performed by heat treatment at about 240 to 250 ° C. In this reflow process, as shown in FIG. 10, the ball electrode EB is fused to the land portion ML, so that both are electrically connected.

ここで、本実施の形態１の保護樹脂ＰＲは、有機酸、溶剤および硬化剤を含む熱硬化性樹脂を用いる。そして、このような保護樹脂ＰＲを用いることで、リフロー工程の際に以下のような作用が生じる。   Here, as the protective resin PR of the first embodiment, a thermosetting resin containing an organic acid, a solvent, and a curing agent is used. And by using such a protective resin PR, the following actions occur during the reflow process.

第１に、保護樹脂ＰＲは有機酸を含むことから、リフロー工程における熱処理によって、フラックス作用をもたらす。即ち、熱処理を施すことで、保護樹脂ＰＲがボール電極ＥＢとランド部ＭＬとの接合面の酸化物を除去し、はんだからなるボール電極ＥＢのランド部ＭＬに対する濡れ性が向上する。これによって、ランド部ＭＬに対してボール電極ＥＢが良好に融着し、両者が電気的に正常に接続される。本実施の形態１の保護樹脂ＰＲに含まれ、フラックス作用をもたらすための有機酸は、例えば、松脂に含まれるロジンや、カルボン酸や、カルボン酸無水物などである。   First, since the protective resin PR contains an organic acid, the heat treatment in the reflow process causes a flux action. That is, by performing the heat treatment, the protective resin PR removes the oxide on the joint surface between the ball electrode EB and the land portion ML, and the wettability of the ball electrode EB made of solder to the land portion ML is improved. As a result, the ball electrode EB is satisfactorily fused to the land portion ML, and both are electrically connected normally. The organic acid contained in the protective resin PR of the first embodiment and causing the flux action is, for example, rosin, carboxylic acid, carboxylic acid anhydride, etc. contained in pine resin.

第２に、保護樹脂ＰＲは硬化剤を含む熱硬化性樹脂であることから、リフロー工程における熱処理によって、保護樹脂ＰＲ自体の硬化作用をもたらす。即ち、熱処理によって、保護樹脂ＰＲに含まれる硬化剤が、同じく保護樹脂ＰＲに含まれる熱硬化性樹脂を硬化させる。本実施の形態１の保護樹脂ＰＲに含まれ、硬化性をもたらすような材料としての硬化剤は、例えばカルボン酸無水物やアミンなど、また、熱硬化性樹脂は、例えばエポキシ樹脂などである。更に、保護樹脂ＰＲは上記のほかに溶剤を含んでいるため、リフロー工程に伴う熱処理の間、保護樹脂ＰＲは、ソルダレジストＳＲの開口部ＯＦを埋め込むようにして溶融しながら、次第に硬化されていくことになる。   Secondly, since the protective resin PR is a thermosetting resin containing a curing agent, the protective resin PR itself is cured by the heat treatment in the reflow process. That is, by the heat treatment, the curing agent contained in the protective resin PR cures the thermosetting resin also contained in the protective resin PR. The curing agent as a material that is included in the protective resin PR of the first embodiment and brings about curability is, for example, carboxylic acid anhydride or amine, and the thermosetting resin is, for example, epoxy resin. Further, since the protective resin PR contains a solvent in addition to the above, the protective resin PR is gradually cured while being melted so as to fill the opening OF of the solder resist SR during the heat treatment accompanying the reflow process. Will go.

通常知られたフラックスは、上記第１の作用を有するものの、上記第２の作用のように、リフロー工程によって硬化する作用を意図的に持たせていない。即ち、リフロー工程に伴う熱処理よって溶剤が蒸発し、残った材料が硬化することにはなるが、これは水分にも容易に溶融してしまうほど強度の低いものである。従って、本実施の形態１で上記図１〜図４を用いて説明したような、ボール電極ＥＢの機械的強度を増加させ得るような効果は生じない。   Although the normally known flux has the first action, it does not intentionally have the action of hardening by the reflow process, unlike the second action. That is, although the solvent evaporates by the heat treatment accompanying the reflow process and the remaining material is cured, this is so low in strength that it easily melts into moisture. Therefore, the effect that can increase the mechanical strength of the ball electrode EB as described in the first embodiment with reference to FIGS. 1 to 4 does not occur.

これに対し、本実施の形態１の製造工程において、上記のような保護樹脂ＰＲを用いることで、ランド部ＭＬとボール電極ＥＢとの接触部を含むソルダレジストＳＲの開口部ＯＦ内を埋め込むようにして、機械的に強固な保護樹脂ＰＲを形成することができる。即ち、保護樹脂ＰＲによって、ボール電極ＥＢはその根元が固定された構造を形成することができる。これにより、ボール電極ＥＢの機械的強度が増加する。結果として、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性をより向上させることができる。   On the other hand, in the manufacturing process of the first embodiment, by using the protective resin PR as described above, the inside of the opening portion OF of the solder resist SR including the contact portion between the land portion ML and the ball electrode EB is embedded. Thus, a mechanically strong protective resin PR can be formed. That is, the ball resin EB can form a structure in which the root is fixed by the protective resin PR. Thereby, the mechanical strength of the ball electrode EB increases. As a result, the reliability of the semiconductor device of the BGA type package having the NSMD type land structure can be further improved.

更に、上記のような効果をもたらす構造を形成するための、本実施の形態１の製造工程は、ボール電極ＥＢをはんだ付けする際の通常のリフロー工程を利用するものであり、特別な工程の追加を要しない。半導体装置の製造過程において工程を低減させることは、歩留まりの向上、また、それによる信頼性の向上をもたらすことができる。即ち、本実施の形態１の製造工程のようにして保護樹脂ＰＲを備えた構造を形成することで、製造工程を追加して同様の構造を形成した場合と比較して、工程数を低減することができる。結果として、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性をより向上させることができる。   Furthermore, the manufacturing process of the first embodiment for forming a structure that brings about the above-described effect uses a normal reflow process when soldering the ball electrode EB, and is a special process. Does not require addition. Reducing the number of processes in the manufacturing process of a semiconductor device can improve the yield and thereby improve the reliability. That is, by forming the structure including the protective resin PR as in the manufacturing process of the first embodiment, the number of processes is reduced as compared with the case where a similar structure is formed by adding the manufacturing process. be able to. As a result, the reliability of the semiconductor device of the BGA type package having the NSMD type land structure can be further improved.

その後、モールドされた半導体チップＣＨを備えた配線基板ＷＢを、一単位ごとに個片切断（ダイシング）する。以上のようにして、上記図１〜図４を用いて説明したような構造の、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置を形成することができる。   Thereafter, the wiring board WB provided with the molded semiconductor chip CH is cut into pieces (dicing) for each unit. As described above, the semiconductor device of the BGA type package having the NSMD type land structure having the structure described with reference to FIGS. 1 to 4 can be formed.

（実施の形態２）
上記実施の形態１では、上記図３、図４を用いて説明したように、保護樹脂ＰＲを有するＮＳＭＤ型ランド構造とすることでボール電極ＥＢのせん断強度を増加させ、それにより、ＢＧＡ型パッケージの半導体装置の信頼性を向上させる技術などを説明した。ここで、ＮＳＭＤ型ランド構造におけるソルダレジストＳＲの開口部ＯＦに関し、その平面形状を変えることで、更にボール電極ＥＢのせん断強度を増加させることができる。その態様を本実施の形態２において説明する。 (Embodiment 2)
In the first embodiment, as described with reference to FIGS. 3 and 4, the NSMD type land structure having the protective resin PR is used to increase the shear strength of the ball electrode EB, whereby the BGA type package is obtained. A technique for improving the reliability of the semiconductor device is described. Here, regarding the opening portion OF of the solder resist SR in the NSMD type land structure, the shear strength of the ball electrode EB can be further increased by changing the planar shape thereof. This aspect will be described in the second embodiment.

本実施の形態２の半導体装置におけるＮＳＭＤ型ランド構造は、以下で説明する構成を除き、上記実施の形態１の半導体装置と同様の構成を有しており、その構成要素を備えることによる効果も同様であるとし、ここでの重複した説明は省略する。   The NSMD type land structure in the semiconductor device according to the second embodiment has the same configuration as that of the semiconductor device according to the first embodiment except for the configuration described below. It is assumed that they are the same, and redundant description here is omitted.

図１１は、本実施の形態２のＮＳＭＤ型ランド構造の周辺を示す要部平面図である。また、図１２は、図１１のｘ２−ｘ２線およびｙ２−ｙ２線に沿って矢印方向に見た要部断面図である。図のように、本実施の形態２のＮＳＭＤ型ランド構造では、ソルダレジストＳＲの開口部ＯＦの平面形状が、凹凸を有している。上記実施の形態１のＮＳＭＤ型ランド構造では、上記図３のように、ソルダレジストＳＲの開口部ＯＦの平面形状は、略正円形状であった。これに対し、本実施の形態２のＮＳＭＤ型ランド構造では、ソルダレジストＳＲの開口部ＯＦの平面形状が、複数の曲率を有する曲線から構成され、かつ、中心からの距離が異なる複数の曲線から構成される形状となっている。即ち、本実施の形態２のソルダレジストＳＲの開口部ＯＦは、一定の曲率で構成された正円形状に比べ、周の長さが長い。   FIG. 11 is a main part plan view showing the periphery of the NSMD type land structure of the second embodiment. FIG. 12 is a cross-sectional view of the main part when viewed in the direction of the arrow along the x2-x2 line and the y2-y2 line of FIG. As shown in the figure, in the NSMD type land structure of the second embodiment, the planar shape of the opening OF of the solder resist SR has irregularities. In the NSMD land structure of the first embodiment, the planar shape of the opening OF of the solder resist SR is substantially a perfect circle as shown in FIG. On the other hand, in the NSMD type land structure of the second embodiment, the planar shape of the opening OF of the solder resist SR is composed of curves having a plurality of curvatures, and from a plurality of curves having different distances from the center. It has a configured shape. In other words, the opening OF of the solder resist SR according to the second embodiment has a longer circumference than a regular circular shape having a constant curvature.

本実施の形態２のＮＳＭＤ型ランド構造においても、上記実施の形態１と同様に、ソルダレジストＳＲの開口部ＯＦ内を埋め込むようにして、保護樹脂ＰＲが形成されている。そして、上記のように、本実施の形態２の開口部ＯＦの平面形状では、正円形状に比べて周の長さが長くなっている。即ち、ソルダレジストＳＲの開口部ＯＦ内に埋め込まれた保護樹脂ＰＲは、より長い領域で開口輪郭ＯＬと接していることになる。これにより、保護樹脂ＰＲのソルダレジストＳＲとの密着性が向上し、より強固にボール電極ＥＢを支持できるようになる。従って、ＮＳＭＤ型ランド構造におけるボール電極ＥＢのせん断強度はより増加する。結果として、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性をより向上させることができる。   Also in the NSMD type land structure of the second embodiment, the protective resin PR is formed so as to be embedded in the opening portion OF of the solder resist SR as in the first embodiment. As described above, the circumferential shape of the planar shape of the opening OF in the second embodiment is longer than that of the perfect circle. That is, the protective resin PR embedded in the opening portion OF of the solder resist SR is in contact with the opening contour OL in a longer region. As a result, the adhesion of the protective resin PR to the solder resist SR is improved, and the ball electrode EB can be supported more firmly. Therefore, the shear strength of the ball electrode EB in the NSMD type land structure is further increased. As a result, the reliability of the semiconductor device of the BGA type package having the NSMD type land structure can be further improved.

また、本発明者らの更なる検討によれば、ＮＳＭＤ型ランド構造においては、配線ＭＷの端部であるランド部ＭＬにおいて、その配線ＭＷ本体と接続している箇所よりも接続していない箇所の方が、ボール電極ＥＢのせん断強度が低い。これは、ランド部ＭＬにつながる配線ＭＷが、その先でソルダレジストに覆われているため、局部的にＳＭＤ構造を形成し、機械強度を保っているためである。従って、ランド部ＭＬの端部において、ボール電極ＥＢのはがれなどが起き易いのである。   Further, according to further studies by the present inventors, in the NSMD type land structure, in the land portion ML which is the end portion of the wiring MW, a location that is not connected to a location connected to the wiring MW main body. The lower the shear strength of the ball electrode EB. This is because the wiring MW connected to the land portion ML is covered with the solder resist at the tip, so that the SMD structure is locally formed and the mechanical strength is maintained. Therefore, the ball electrode EB is easily peeled off at the end of the land portion ML.

これに対し、ソルダレジストＳＲの開口部ＯＦの平面形状を変えるという本実施の形態２によれば、更に、以下のような態様が考えられ、上記の課題を解決するためにより効果的である。詳しくは、以下において図１３、図１４を用いて説明する。   On the other hand, according to the second embodiment in which the planar shape of the opening portion OF of the solder resist SR is changed, the following modes can be further considered, which are more effective for solving the above problems. Details will be described below with reference to FIGS. 13 and 14.

図１３は、本実施の形態２の他のＮＳＭＤ型ランド構造の周辺を示す要部平面図である。また、図１４は、図１３のｘ３−ｘ３線およびｙ３−ｙ３線に沿って矢印方向に見た要部断面図である。図のように、本実施の形態２の他のＮＳＭＤ型ランド構造では、ランド部ＭＬが配線ＭＷに接続している箇所に近い領域よりも遠い領域の方が、ランド部ＭＬの輪郭であるランド輪郭ＭＦからソルダレジストＳＲの開口輪郭ＯＬまでの距離が長くなっている。言い換えれば、配線ＭＷと接続した箇所のランド部ＭＬから見たソルダレジストＳＲの開口輪郭ＯＬよりも、その向かいに位置し、配線ＭＷとの接続箇所から遠い箇所のランド部ＭＬから見たソルダレジストＳＲの開口輪郭ＯＬの方が、離れて配置されている。   FIG. 13 is a main part plan view showing the periphery of another NSMD type land structure according to the second embodiment. FIG. 14 is a cross-sectional view of the main part when viewed in the direction of the arrow along the x3-x3 line and the y3-y3 line of FIG. As shown in the figure, in another NSMD type land structure of the second embodiment, a land farther than a region near the location where the land portion ML is connected to the wiring MW is the land of the land portion ML. The distance from the contour MF to the opening contour OL of the solder resist SR is long. In other words, the solder resist as viewed from the land portion ML at a position far from the opening contour OL of the solder resist SR as viewed from the land portion ML at the position connected to the wiring MW and far from the connection position from the wiring MW. The SR opening contour OL is arranged farther away.

例えば、図のように、ソルダレジストＳＲの開口部ＯＦの平面形状を、楕円形状にする。詳細に説明すると、ソルダレジストＳＲの開口部ＯＦの平面形状は、第１の直径と、第１の直径よりも長く、第１の直径と交差する方向である第２の直径からなる楕円形状であり、第２の直径がランド部ＭＬとつながる配線ＭＷの延在する方向（ランド部ＭＬから引き出される方向）に沿うように、楕円形状の開口部ＯＦが形成されている。そして、ＮＳＭＤ型ランド構造ではランド部ＭＬを、ソルダレジストＳＲに覆われないように、開口部ＯＦの内部に配置するが、このときに、楕円形状の開口部ＯＦの中心にランド部ＭＬを配置せず、長軸方向に偏らせて配置する。特に、ランド部ＭＬが配線ＭＷに接続されている箇所がソルダレジストＳＲの開口輪郭ＯＬに近付くように、開口部ＯＦの楕円形状の長軸方向に偏らせて、ランド部ＭＬを配置する。言い換えれば、ランド部ＭＬが配線ＭＷに接続した箇所と反対方向に楕円形状が伸長するようにして、ソルダレジストＳＲの開口部ＯＦを形成する。   For example, as shown in the figure, the planar shape of the opening OF of the solder resist SR is an elliptical shape. More specifically, the planar shape of the opening OF of the solder resist SR is an ellipse having a first diameter and a second diameter that is longer than the first diameter and intersects the first diameter. In addition, an elliptical opening OF is formed so that the second diameter extends along a direction in which the wiring MW connected to the land ML extends (direction drawn from the land ML). In the NSMD type land structure, the land ML is arranged inside the opening OF so as not to be covered with the solder resist SR. At this time, the land ML is arranged in the center of the elliptical opening OF. Instead, it is deviated in the major axis direction. In particular, the land portion ML is arranged so as to be biased in the major axis direction of the elliptical shape of the opening portion OF such that the portion where the land portion ML is connected to the wiring MW approaches the opening contour OL of the solder resist SR. In other words, the opening portion OF of the solder resist SR is formed so that the elliptical shape extends in the direction opposite to the location where the land portion ML is connected to the wiring MW.

ソルダレジストＳＲの開口部ＯＦの平面形状を、上記のようにすることで、以下のような効果が得られる。本実施の形態２のＮＳＭＤ型ランド構造において、ソルダレジストＳＲの開口部ＯＦ内には保護樹脂ＰＲが埋め込まれているが、この開口部ＯＦが広ければ広いほど、たくさんの保護樹脂ＰＲが埋め込まれることになる。即ち、ソルダレジストＳＲの開口輪郭ＯＬからランド輪郭ＭＦまでの距離が長い箇所の方が、より多量の保護樹脂ＰＲで埋め込まれる。従って、ランド部ＭＬが配線ＭＷと接続されずに終端している箇所における、ボール電極ＥＢとランド部ＭＬとの接触箇所は、より多量の保護樹脂ＰＲで覆われた構造となっている。これにより、ボール電極ＥＢがよりはがれ易いとされた箇所、即ち、ランド部ＭＬにおける配線ＭＷとの接続箇所から離れた箇所において、より強固に保護樹脂ＰＲで支持することができる。従って、ＮＳＭＤ型ランド構造におけるボール電極ＥＢの機械強度はより増加する。結果として、ＮＳＭＤ型ランド構造を有するＢＧＡ型パッケージの半導体装置の信頼性をより向上させることができる。   By making the planar shape of the opening OF of the solder resist SR as described above, the following effects can be obtained. In the NSMD land structure of the second embodiment, the protective resin PR is embedded in the opening OF of the solder resist SR. The wider the opening OF, the more protective resin PR is embedded. It will be. That is, the portion where the distance from the opening contour OL of the solder resist SR to the land contour MF is longer is filled with a larger amount of the protective resin PR. Therefore, the contact portion between the ball electrode EB and the land portion ML where the land portion ML terminates without being connected to the wiring MW has a structure covered with a larger amount of the protective resin PR. As a result, the ball electrode EB can be more strongly supported by the protective resin PR at a location where the ball electrode EB is more easily peeled off, that is, at a location away from the connection location with the wiring MW in the land portion ML. Therefore, the mechanical strength of the ball electrode EB in the NSMD type land structure is further increased. As a result, the reliability of the semiconductor device of the BGA type package having the NSMD type land structure can be further improved.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、上記実施の形態１の製造工程においては、上記図７を用いて説明したように、半導体チップＣＨとして個片化した状態で配線基板ＷＢにダイボンディングし、その後の工程を施した。一方、所謂ＷＰＰ（Wafer Process Package）またはＷＬＰ（Wafer Level Package）と称されるような、半導体ウェハの状態でのパッケージ技術に適用しても、同様の効果が得られる。   For example, in the manufacturing process of the first embodiment, as described with reference to FIG. 7, die bonding is performed on the wiring board WB in a state of being separated as the semiconductor chip CH, and the subsequent process is performed. On the other hand, the same effect can be obtained even when applied to a package technology in the state of a semiconductor wafer such as so-called WPP (Wafer Process Package) or WLP (Wafer Level Package).

本発明は、例えばパーソナルコンピュータ、モバイル機器、車載機器、または、サーバ等において、情報処理を行うために必要な半導体装置の産業分野に適用することができる。   The present invention can be applied to the industrial field of semiconductor devices necessary for performing information processing in, for example, personal computers, mobile devices, in-vehicle devices, or servers.

本発明の実施の形態１である半導体装置の平面図である。It is a top view of the semiconductor device which is Embodiment 1 of this invention. 図１に示した半導体装置のＡ−Ａ線に沿って矢印方向に見た断面図である。FIG. 2 is a cross-sectional view of the semiconductor device shown in FIG. 1 as viewed in the direction of the arrow along the line AA. 本発明の実施の形態１である半導体装置の要部平面図である。1 is a main part plan view of a semiconductor device according to a first embodiment of the present invention; 図３に示した半導体装置の要部断面図であって、左はｘ１−ｘ１線に沿って矢印方向に見た断面図、右はｙ１−ｙ１線に沿って矢印方向に見た断面図である。FIG. 4 is a cross-sectional view of a main part of the semiconductor device illustrated in FIG. 3, in which the left is a cross-sectional view taken along the x1-x1 line in the arrow direction, and the right is a cross-sectional view taken along the y1-y1 line in the arrow direction. is there. ボール電極の高速せん断強度（衝撃的な機械強度の一つの指標）を示すグラフ図であって、（ａ）は本発明者らが検討した半導体装置の特性を示し、（ｂ）は本発明の実施の形態１である半導体装置の特性を示すグラフ図である。It is a graph which shows the high-speed shear strength (one parameter | index of impact mechanical strength) of a ball electrode, (a) shows the characteristic of the semiconductor device which the present inventors examined, (b) is the present invention. FIG. 6 is a graph showing characteristics of the semiconductor device according to the first embodiment. 図３に示した半導体装置の変形例の要部断面図であって、左はｘ１−ｘ１線に沿って矢印方向に見た断面図、右はｙ１−ｙ１線に沿って矢印方向に見た断面図である。FIG. 4 is a cross-sectional view of a main part of a modified example of the semiconductor device shown in FIG. 3, in which the left is a cross-sectional view taken along the x1-x1 line in the arrow direction, and the right is seen in the arrow direction along the y1-y1 line. It is sectional drawing. （ａ）は本発明の実施の形態１である半導体装置の製造工程中における説明図であって、（ｂ）は（ａ）に続く製造工程中を示し、（ｃ）は（ｂ）に続く製造工程中を示し、（ｄ）は（ｃ）に続く製造工程中を示す説明図である。(A) is explanatory drawing in the manufacturing process of the semiconductor device which is Embodiment 1 of this invention, (b) shows the manufacturing process following (a), (c) follows (b). (D) is explanatory drawing which shows the manufacturing process following (c). 図７に続く半導体装置の製造工程中における要部断面図である。FIG. 8 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 7; 図８に続く半導体装置の製造工程中における要部断面図である。FIG. 9 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 8; 図９に続く半導体装置の製造工程中における要部断面図である。FIG. 10 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 9; 本発明の実施の形態２である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 2 of this invention. 図１１に示した半導体装置の要部断面図であって、左はｘ２−ｘ２線に沿って矢印方向に見た断面図、右はｙ２−ｙ２線に沿って矢印方向に見た断面図である。FIG. 12 is a cross-sectional view of a main part of the semiconductor device illustrated in FIG. 11, in which the left is a cross-sectional view taken along the x2-x2 line in the arrow direction, and the right is a cross-sectional view taken along the y2-y2 line in the arrow direction. is there. 本発明の実施の形態２である他の半導体装置の要部平面図である。It is a principal part top view of the other semiconductor device which is Embodiment 2 of this invention. 図１３に示した半導体装置の要部断面図であって、左はｘ３−ｘ３線に沿って矢印方向に見た断面図、右はｙ３−ｙ３線に沿って矢印方向に見た断面図である。FIG. 14 is a cross-sectional view of a main part of the semiconductor device illustrated in FIG. 13, where the left is a cross-sectional view taken along the x3-x3 line in the arrow direction, and the right is a cross-sectional view taken along the y3-y3 line in the arrow direction. is there. 本発明者らが検討した半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which the present inventors examined. 図１５に示した半導体装置の要部断面図であって、左はｘａ−ｘａ線に沿って見た矢印方向に断面図、右はｙａ−ｙａ線に沿って矢印方向に見た断面図である。FIG. 16 is a cross-sectional view of the main part of the semiconductor device shown in FIG. 15, where the left is a cross-sectional view in the arrow direction viewed along the xa-xa line, and the right is a cross-sectional view in the arrow direction along the ya-ya line. is there. 本発明者らが検討した他の半導体装置の要部平面図である。It is a principal part top view of the other semiconductor device which the present inventors examined. 図１７に示した半導体装置の要部断面図であって、左はｘｂ−ｘｂ線に沿って矢印方向に見た断面図、右はｙｂ−ｙｂ線に沿って矢印方向に見た断面図である。FIG. 18 is a cross-sectional view of the main part of the semiconductor device illustrated in FIG. 17, where the left is a cross-sectional view taken along the xb-xb line in the arrow direction, and the right is a cross-sectional view taken along the yb-yb line in the arrow direction. is there.

符号の説明Explanation of symbols

ＢＣ ボール保持ツール
ＢＷ ボンディングワイヤ
ＣＨ 半導体チップ
ＤＢ ダイボンド材
ＥＢ ボール電極
ＭＦ ランド輪郭
ＭＬ ランド部
ＭＲ モールドレジン
ＭＷ 配線
ＯＦ 開口部
ＯＬ 開口輪郭
ＰＤ パッド
ＰＲ 保護樹脂
ｓ１ 表面（第１主面）
ｓ２ 裏面（第２主面）
ＳＲ ソルダレジスト（第１樹脂膜）
ＴＨ スルーホール
ＷＢ 配線基板 BC Ball holding tool BW Bonding wire CH Semiconductor chip DB Die bond material EB Ball electrode MF Land contour ML Land portion MR Mold resin MW Wiring OF Opening portion OL Opening contour PD pad PR Protective resin s1 Surface (first main surface)
s2 Back surface (second main surface)
SR Solder resist (first resin film)
TH Through hole WB Wiring board

Claims (5)

厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有する配線基板と、
前記配線基板の第１主面に配置された半導体チップと、
前記配線基板の第１主面から前記第２主面を貫くようにして形成されたスルーホールと、
前記配線基板の第２主面に配置され、前記スルーホールを通じて前記半導体チップと電気的に接続している配線と、
前記配線基板の第２主面において、前記配線を覆い、一部に開口部を有する第１樹脂膜と、
前記配線基板の第２主面において、前記第１樹脂膜の開口部内の開口輪郭から離れて配置された、前記配線の端部であるランド部と、
前記ランド部上面において、前記ランド部と電気的に接続するようにして形成されたボール電極と、
前記ランド部と前記ボール電極との接触部を覆うようにして形成された、保護樹脂とを有し、
前記保護樹脂は、前記第１樹脂膜の開口部内を埋め込むようにして形成され、
前記保護樹脂は、有機酸、溶剤および硬化剤を含む熱硬化性樹脂であることを特徴とする半導体装置。 A wiring board having a first main surface and a second main surface located on opposite sides along the thickness direction;
A semiconductor chip disposed on the first main surface of the wiring board;
A through hole formed so as to penetrate the second main surface from the first main surface of the wiring board;
A wiring disposed on the second main surface of the wiring board and electrically connected to the semiconductor chip through the through hole;
A first resin film covering the wiring and having an opening in a part of the second main surface of the wiring board;
On the second main surface of the wiring substrate, a land portion that is an end portion of the wiring, disposed away from the opening contour in the opening of the first resin film,
A ball electrode formed on the top surface of the land portion so as to be electrically connected to the land portion;
A protective resin formed so as to cover the contact portion between the land portion and the ball electrode;
The protective resin is formed so as to be embedded in the opening of the first resin film,
The semiconductor device, wherein the protective resin is a thermosetting resin containing an organic acid, a solvent, and a curing agent. 請求項１記載の半導体装置において、
前記保護樹脂は、前記ランド部と前記ボール電極との接触部から、前記ボール電極の高さの１／２までを覆うようにして、前記第１樹脂膜の開口部内を埋め込むようにして形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The protective resin is formed so as to cover the opening of the first resin film so as to cover from the contact portion between the land portion and the ball electrode to ½ of the height of the ball electrode. A semiconductor device characterized by that. 請求項２記載の半導体装置において、
前記第１樹脂膜の開口部の平面形状は、凹凸を有することを特徴とする半導体装置。 The semiconductor device according to claim 2,
The semiconductor device according to claim 1, wherein the planar shape of the opening of the first resin film has irregularities. 請求項３記載の半導体装置において、
前記ランド部が前記配線に接続している箇所に近い領域よりも遠い領域の方が、前記ランド部の輪郭から前記第１樹脂膜の開口輪郭までの距離が長くなっていることを特徴とする半導体装置。 The semiconductor device according to claim 3.
The distance from the land portion contour to the opening contour of the first resin film is longer in a region farther from a region near the portion where the land portion is connected to the wiring. Semiconductor device. （ａ）厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有し、前記第２主面に配線、前記配線の端部であるランド部、および、第１樹脂膜を備える配線基板を準備する工程と、
（ｂ）前記配線基板の第１主面に半導体チップを配置する工程と、
（ｃ）前記配線基板の第２主面のランド部上面において、前記ランド部と電気的に接続するようにしてボール電極を形成し、同時に、前記ランド部と前記ボール電極との接触部を覆うようにして保護樹脂を形成する工程とを有し、
前記（ａ）工程の前記配線基板の第２主面において、
前記第１樹脂膜は、前記配線を覆い、一部に開口部を有し、
前記ランド部は、前記第１樹脂膜の開口部内の開口輪郭から離れた位置に配置され、
前記（ｂ）工程では、
前記配線基板の第１主面に、前記配線基板の第２主面の配線に電気的に接続するようにして前記半導体チップを配置し、
前記（ｃ）工程は、
（ｃ１）前記第１樹脂膜の開口部内の前記ランド部の上面に、前記保護樹脂を介して前記ボール電極を載置する工程と、
（ｃ２）前記（ｃ１）工程後、熱処理を施す工程とを有し、
前記（ｃ１）工程の前記保護樹脂は、有機酸、溶剤および硬化剤を含む熱硬化性樹脂であり、
前記（ｃ２）工程の熱処理によって、前記ボール電極が前記ランド部に融着することで両者が電気的に接続され、同時に、前記保護樹脂が硬化され、
前記（ｃ）工程によって、前記保護樹脂は、前記ランド部と前記ボール電極との接触部を含む前記第１樹脂膜の開口部内を埋め込むようにして形成されることを特徴とする半導体装置の製造方法。 (A) having a first main surface and a second main surface located on opposite sides along the thickness direction, wiring on the second main surface, land portions that are ends of the wiring, and first Preparing a wiring board provided with a resin film;
(B) arranging a semiconductor chip on the first main surface of the wiring board;
(C) A ball electrode is formed on the upper surface of the land portion of the second main surface of the wiring board so as to be electrically connected to the land portion, and at the same time, a contact portion between the land portion and the ball electrode is covered. And a step of forming a protective resin,
In the second main surface of the wiring board in the step (a),
The first resin film covers the wiring and has an opening in a part thereof,
The land portion is disposed at a position away from the opening contour in the opening of the first resin film,
In the step (b),
The semiconductor chip is disposed on the first main surface of the wiring board so as to be electrically connected to the wiring on the second main surface of the wiring board,
The step (c)
(C1) placing the ball electrode on the upper surface of the land portion in the opening of the first resin film via the protective resin;
(C2) After the step (c1), a step of performing a heat treatment,
The protective resin in the step (c1) is a thermosetting resin containing an organic acid, a solvent, and a curing agent,
By the heat treatment in the step (c2), the ball electrode is fused to the land portion to electrically connect both, and at the same time, the protective resin is cured,
According to the step (c), the protective resin is formed so as to be embedded in the opening of the first resin film including a contact portion between the land portion and the ball electrode. Method.
JP2008082545A 2008-03-27 2008-03-27 Semiconductor device and its manufacturing method Pending JP2009238984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008082545A JP2009238984A (en) 2008-03-27 2008-03-27 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008082545A JP2009238984A (en) 2008-03-27 2008-03-27 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2009238984A true JP2009238984A (en) 2009-10-15

Family

ID=41252592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082545A Pending JP2009238984A (en) 2008-03-27 2008-03-27 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2009238984A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440915B2 (en) 2009-10-30 2013-05-14 Sanyo Electric Co., Ltd. Device mounting board and semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440915B2 (en) 2009-10-30 2013-05-14 Sanyo Electric Co., Ltd. Device mounting board and semiconductor module

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US7713787B2 (en) Mounted body and method for manufacturing the same
TWI419300B (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
JP5991915B2 (en) Manufacturing method of semiconductor device
JP2008159956A (en) Substrate incorporating electronic component
US6841884B2 (en) Semiconductor device
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
KR20070019809A (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
TW201505145A (en) Semiconductor device and method of manufacturing the same
JP2013115336A (en) Semiconductor device and manufacturing method of the same
US20180315691A1 (en) Semiconductor device
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JP5501562B2 (en) Semiconductor device
JP2008153536A (en) Substrate having built-in electronic component and manufacturing method of same
KR20170091414A (en) Semiconductor Device
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
JP4396533B2 (en) Manufacturing method of mounting body
JP2014229623A (en) Semiconductor device and manufacturing method of the same
KR100761863B1 (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
JP2009238984A (en) Semiconductor device and its manufacturing method
JP2014150213A (en) Semiconductor device and semiconductor device manufacturing method
US9171818B2 (en) Package structure and the method to manufacture thereof
JP2004253598A (en) Method for packaging electronic component
US20120118621A1 (en) Printed circuit board and method for manufacturing the same
JP2005340451A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528