JP2009232636A

JP2009232636A - Charging device and semiconductor integrated circuit device

Info

Publication number: JP2009232636A
Application number: JP2008077531A
Authority: JP
Inventors: Atsushi Mitamura; 篤三田村; Kohei Kawano; 浩平川野
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2008-03-25
Filing date: 2008-03-25
Publication date: 2009-10-08

Abstract

<P>PROBLEM TO BE SOLVED: To accurately control a voltage cycle at the time of charging to largely improve charging efficiency. <P>SOLUTION: When a charge initiating signal is inputted in a charge initiating terminal CHG, a power switch 29 is turned ON to allow current I1 to flow. A comparator 39 compares the current on a primary side with a threshold value outputted from a primary current threshold value regulating circuit 13. In this case, a signal outputted from the output section of an AND circuit 32 is outputted as a Hi-level delay signal TIME that is arbitrarily period delayed with a delay circuit 40. Just after the power switch 29 is turned ON, noise is generated by discharging of parasitic capacitance, so that accurate comparison results of the comparator 39 are not obtained, but the accurate comparison results of the comparator 39 can be obtained because the output of the comparator 39 is masked with a NOR circuit 41 during an output period of the delay signal TIME. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、カメラ用のストロボなどに用いられる充電装置における充電技術に関し、特に、フライバック式のトランスを用いた充電装置における充電制御に有効な技術に関する。 The present invention relates to a charging technology in a charging device used for a strobe for a camera, and more particularly to a technology effective for charging control in a charging device using a flyback transformer.

カメラ用ストロボなどに用いられるコンデンサ充電装置として、たとえば、フライバック式のトランスを用いたものが広く知られている（特許文献１参照）。この種のコンデンサ充電装置は、たとえば、コンデンサ充電装置の出力電圧Ｖｏｕｔをトランスの一次側で検出し、該出力電圧Ｖｏｕｔが所望の電圧に達したことを検知し、充電動作を停止するものがある。 As a capacitor charging device used in a camera strobe or the like, for example, a device using a flyback transformer is widely known (see Patent Document 1). This type of capacitor charging device, for example, detects the output voltage Vout of the capacitor charging device on the primary side of the transformer, detects that the output voltage Vout has reached a desired voltage, and stops the charging operation. .

出力電圧Ｖｏｕｔをトランスの一次側で検出する技術について、以下に説明する。 A technique for detecting the output voltage Vout on the primary side of the transformer will be described below.

まず、充電動作中に、トランスの一次側に接続されたスイッチ（ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ）がＯＮからＯＦＦになると、該トランスに蓄積された磁気エネルギを放出するためトランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。 First, during a charging operation, when a switch (MOS (Metal Oxide Semiconductor Transistor)) connected to the primary side of the transformer is turned from ON to OFF, the voltage on the secondary side of the transformer is released to release the magnetic energy accumulated in the transformer. Rises and charges the output capacitor connected to the secondary side.

このときにトランスの一次側のスイッチのドレイン端子には、トランスの巻き線比に応じた電圧が発生し、その電圧ＶＢは次式であらわされる。

ＶＢ＝Ｎ１／Ｎ２×Ｖｏｕｔ＋Ｖｂａｔ（式１）
ここで、Ｎ１はトランスの一次側の巻き線数、Ｎ２は、トランスの二次側の巻き数、Ｖｂａｔは、トランスに与えられる電圧である。

したがって、式１より、ＶＢの電圧よりＶｂａｔを減じ、その数値に係数ｋを乗じることによって、出力電圧Ｖｏｕｔに比例した電圧を得ることができる。ｋを基準電圧に適合するように調節し、ここで得た電圧を比較器によって基準電圧と比較することで充電完了を検出する。 At this time, a voltage corresponding to the winding ratio of the transformer is generated at the drain terminal of the primary switch of the transformer, and the voltage VB is expressed by the following equation.

VB = N1 / N2 × Vout + Vbat (Formula 1)
Here, N1 is the number of windings on the primary side of the transformer, N2 is the number of windings on the secondary side of the transformer, and Vbat is a voltage applied to the transformer.

Therefore, from Equation 1, a voltage proportional to the output voltage Vout can be obtained by subtracting Vbat from the voltage of VB and multiplying the numerical value by the coefficient k. k is adjusted to match the reference voltage, and the completion of charging is detected by comparing the obtained voltage with the reference voltage by a comparator.

しかしながら、上記した出力電圧Ｖｏｕｔの検出技術には、以下の問題がある。 However, the above-described detection technique for the output voltage Vout has the following problems.

ＶＢから出力電圧Ｖｏｕｔに比例した電圧を求めるときに、Ｖｂａｔを減じてｋ倍する演算が必要となる。これはトランスの一次側と基準電位との間に、第１の抵抗、トランジスタ、および第２の抵抗を直列接続することにより実現している。 When obtaining a voltage proportional to the output voltage Vout from VB, an operation of subtracting Vbat and multiplying by k is required. This is realized by connecting a first resistor, a transistor, and a second resistor in series between the primary side of the transformer and the reference potential.

この方式では、トランジスタの温度特性ばらつきの影響を大きく受けてしまうことになる。出力電圧Ｖｏｕｔの検出は、一般的に±１％程度の精度が要求されるが、トランジスタのばらつきにより必要な精度が満たせないという問題があった。 This method is greatly affected by variations in transistor temperature characteristics. The detection of the output voltage Vout generally requires an accuracy of about ± 1%, but there is a problem that the required accuracy cannot be satisfied due to transistor variations.

また、トランスの一次側に接続されたスイッチがＯＮした直後にパルス状の電流が該スイッチに流れる。これは、スイッチの寄生容量に充電された電荷が放電されことで流れるものである。 Further, immediately after the switch connected to the primary side of the transformer is turned on, a pulsed current flows through the switch. This flows as the electric charge charged in the parasitic capacitance of the switch is discharged.

このパルス電流が大きく流れることによって、電流検出しきい値を越えてしまうと誤動作を起こしてしまうという問題がある。 There is a problem that a malfunction occurs when the current detection threshold is exceeded due to a large flow of the pulse current.

さらに、コンデンサ充電装置には、トランス内のエネルギ放出終了を検出する二次放電終了検出回路が設けられている。この二次放電終了検出回路は、一般にトランスの一次側に接続されたスイッチのドレイン端子を測定することによって二次放電を検出している。 Further, the capacitor charging device is provided with a secondary discharge end detection circuit for detecting the end of energy release in the transformer. This secondary discharge end detection circuit generally detects a secondary discharge by measuring the drain terminal of a switch connected to the primary side of the transformer.

ドレイン端子は、通常３０Ｖ程度の高電圧がかかる端子であるので、二次放電終了検出回路は、その高電圧に耐えられる高耐圧素子によって構成する必要があり、そのために、該素子が大型化し、コストが上昇し、レイアウト面積が大きくなってしまうという問題がある。 Since the drain terminal is usually a terminal to which a high voltage of about 30 V is applied, the secondary discharge end detection circuit needs to be configured by a high voltage element that can withstand the high voltage. There is a problem that the cost increases and the layout area increases.

これら問題点を解決する技術として、たとえば、フライバック式のトランスに三次巻き線を追加するものがある。 As a technique for solving these problems, for example, there is a technique in which a tertiary winding is added to a flyback transformer.

充電動作中に、トランスの一次側に接続されたスイッチがＯＮからＯＦＦになると、該トランスに蓄積された磁気エネルギを放出するため、トランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。 During the charging operation, when the switch connected to the primary side of the transformer turns from ON to OFF, the magnetic energy stored in the transformer is released, so the voltage on the secondary side of the transformer rises and connects to the secondary side The charged output capacitor is charged.

このときにトランスの三次側端子にはトランスの巻き線比に応じた電圧が発生し、その電圧ＶＣは次式であらわされる。 At this time, a voltage corresponding to the winding ratio of the transformer is generated at the tertiary terminal of the transformer, and the voltage VC is expressed by the following equation.

ＶＣ＝Ｎ３／Ｎ２×Ｖｏｕｔ（式２）
ここで、Ｎ３は、トランスの三次側の巻き数であり、Ｎ２は、トランスの二次側の巻き数である。 VC = N3 / N2 × Vout (Formula 2)
Here, N3 is the number of turns on the tertiary side of the transformer, and N2 is the number of turns on the secondary side of the transformer.

したがって、式２より電圧ＶＣの電圧からＶｂａｔを減じる必要がなく、出力電圧Ｖｏｕｔに比例した電圧を得ることができる。ここで得た電圧を比較器で基準電圧と比較することで充電完了を検出することができる。 Therefore, it is not necessary to subtract Vbat from the voltage VC from Equation 2, and a voltage proportional to the output voltage Vout can be obtained. Completion of charging can be detected by comparing the voltage obtained here with a reference voltage using a comparator.

この場合、トランジスタを必要としないため、電圧ＶＣの電圧は温度ばらつきがほとんどなく、温度保障された基準電圧を使用することで充電完了の検出を温度の影響なく正確に検出することを可能にすることができる。 In this case, since the transistor is not required, the voltage VC has almost no temperature variation, and the use of the temperature-guaranteed reference voltage makes it possible to accurately detect the completion of charging without the influence of temperature. be able to.

また、トランスの二次側に流れる電流の監視は、該トランスの二次側と基準電位との間に電流検出用の抵抗を接続し、該抵抗に流れる電流が０となることを検出している。 Also, the current flowing through the secondary side of the transformer is monitored by connecting a current detection resistor between the secondary side of the transformer and the reference potential, and detecting that the current flowing through the resistor becomes zero. Yes.

この種のトランスに三次巻き線を追加して出力電圧を検出する技術として、トランスの１次コイルに流れる電流をＯＮ／ＯＦＦするスイッチング素子のオフ時に接地電位を基準として３次コイルの一端に電圧を生じさせ、その電圧を所定電圧と比較し所定電圧よりも大きければ、スイッチング素子のオン・オフ動作を停止させるものがある（たとえば、特許文献２参照）。
特開２００５−６５４９８号公報特開２００５−２８７１８０号公報 As a technique for detecting the output voltage by adding a tertiary winding to this type of transformer, the voltage at one end of the tertiary coil is referenced to the ground potential when the switching element for turning on / off the current flowing through the primary coil of the transformer is turned off. If the voltage is compared with a predetermined voltage and greater than the predetermined voltage, the switching element is turned off / on (see, for example, Patent Document 2).
JP 2005-65498 A JP 2005-287180 A

ところが、上記のような充電装置における出力電圧の検出技術では、次のような問題点があることが本発明者により見い出された。 However, the inventor has found that the output voltage detection technique in the charging apparatus as described above has the following problems.

すなわち、トランスに三次巻き線を追加して出力電圧を検出する場合、スイッチがＯＮした直後にパルス状の電流が流れる電流ノイズの問題には対処することができないという問題がある。 That is, when the output voltage is detected by adding a tertiary winding to the transformer, there is a problem that the problem of current noise in which a pulsed current flows immediately after the switch is turned on cannot be dealt with.

近年、トランスには小型化が要求されており、そのためにトランスの端子数も少なくなり、たとえば、５ピン以下の端子数が一般的となっている。その場合、グランド（ＧＮＤ）端子、１次巻き線端子、ならびに三次巻き線端子がトランスの同じ辺側に配置されることになる。 In recent years, transformers have been required to be miniaturized. For this reason, the number of terminals of the transformer is reduced, and for example, the number of terminals of 5 pins or less is common. In that case, the ground (GND) terminal, the primary winding terminal, and the tertiary winding terminal are arranged on the same side of the transformer.

一次側の出力電圧Ｖｏｕｔを検出する回路は、一般的に半導体集積回路装置に設けられており、該半導体集積回路装置のピン配置に配慮がない場合、大電流が流れる経路（トランスの一次側に接続されるスイッチに接続される端子）と電圧検出用の信号経路（トランスの三次側端子に発生する電圧をモニタする端子）とが交差し、ノイズによる誤動作の原因となる問題が潜在的に含んでいる。 A circuit for detecting the output voltage Vout on the primary side is generally provided in a semiconductor integrated circuit device. When there is no consideration for the pin arrangement of the semiconductor integrated circuit device, a path through which a large current flows (on the primary side of the transformer) The terminal connected to the connected switch) and the signal path for voltage detection (the terminal that monitors the voltage generated at the tertiary terminal of the transformer) cross each other, potentially causing a malfunction due to noise. It is out.

また、トランスの二次側に流れる電流を電流検出用の抵抗によって検出するので、該抵抗によるロスが発生してしまい、充電効率が低下してしまうばかりでなく、部品点数が増加してしまうという問題がある。 In addition, since the current flowing through the secondary side of the transformer is detected by a resistor for current detection, a loss due to the resistor is generated, and not only charging efficiency is lowered but also the number of components is increased. There's a problem.

さらに、出力電圧の検出を高精度に行うためには、基準電圧に高い精度が要求されることになる。たとえば、出力電圧Ｖｏｕｔは、通常、約３００Ｖ付近で使用される。出力電圧Ｖｏｕｔに必要とされる精度は±１％程度であるため、±３Ｖ以内の検出精度が必要となる。 Furthermore, in order to detect the output voltage with high accuracy, high accuracy is required for the reference voltage. For example, the output voltage Vout is normally used in the vicinity of about 300V. Since the accuracy required for the output voltage Vout is about ± 1%, a detection accuracy within ± 3 V is required.

三次巻き線数Ｎ３と二次巻き線数Ｎ２との比は、通常、１０〜２０倍程度が使用され、たとえば、２０倍とすると、電圧検出用の信号経路での検出は、約０．１５Ｖの精度が要求される。 The ratio of the number of tertiary windings N3 and the number of secondary windings N2 is normally about 10 to 20 times. For example, when the ratio is 20 times, detection in the signal path for voltage detection is about 0.15V. Accuracy is required.

実際には、トランス巻き線比のばらつき、コンパレータのオフセットなどばらつき要因があるため、基準電圧には、電圧検出用の信号経路電圧に要求される精度の１／１０の精度、すなわち±０．０１５Ｖの高い精度が理想とされる。 Actually, since there are variations such as variations in transformer winding ratio and comparator offset, the reference voltage has an accuracy of 1/10 of the accuracy required for the signal path voltage for voltage detection, that is, ± 0.015V. High accuracy is ideal.

半導体チップは、たとえば、プラスチックパッケージなどに封入されるが、このプラスチックが硬化する際に機械的な応力が蓄積され、定常的に半導体チップに応力がかかってしまう。 For example, a semiconductor chip is enclosed in a plastic package or the like, but mechanical stress is accumulated when the plastic is cured, and the semiconductor chip is constantly stressed.

この応力は、半導体チップ外周にいくほど大きくなり、半導体チップ中心付近では応力が小さい。半導体チップに応力がかかると、半導体チップの特性（たとえば、電圧源の電圧値）に影響を与えてしまう恐れが生じる。 This stress increases toward the outer periphery of the semiconductor chip, and the stress is small near the center of the semiconductor chip. When stress is applied to the semiconductor chip, there is a risk of affecting the characteristics of the semiconductor chip (for example, the voltage value of the voltage source).

基準電圧源のような高い精度を必要とする回路では、この応力による影響が無視できず、たとえば充電完了検出電圧が意図した電圧とならず、最悪の場合、充電するコンデンサの耐圧を越えてしまい、コンデンサを破壊してしまうという問題がある。ここまで極端に検出電圧がずれなくても、歩留まり低下など製造上の問題となることになる。 In a circuit that requires high accuracy, such as a reference voltage source, the effect of this stress cannot be ignored.For example, the charge completion detection voltage does not become the intended voltage, and in the worst case, it exceeds the withstand voltage of the capacitor to be charged. There is a problem of destroying the capacitor. Even if the detection voltage does not deviate so far, manufacturing problems such as a decrease in yield will occur.

本発明の目的は、充電時における電圧サイクル制御を高精度に行い、充電効率を大幅に向上させることのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of performing voltage cycle control at the time of charging with high accuracy and greatly improving charging efficiency.

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明は、一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。 The present invention relates to a transformer having a primary winding, a secondary winding, and a tertiary winding having one end connected to a reference potential, and a power switch for controlling a current flowing in the primary winding of the transformer A primary current detector that detects a primary current of the transformer and outputs a first detection signal when an arbitrary set value is reached, and compares the voltage of the third winding of the transformer and a reference potential. A secondary discharge end detection unit for detecting the end of energy release of the transformer and outputting a second detection signal; and the power switch when the first detection signal output from the primary current detection unit is input. And a driver unit that outputs a control signal for turning on the power switch when the second detection signal output from the secondary discharge end detection unit is input, and the voltage and reference of the tertiary winding of the transformer Compare with voltage An output voltage detection unit that detects whether or not the charging completion voltage has been reached, and outputs a detection signal that stops the charging operation upon detecting that the charging completion voltage has been reached, and a reference voltage supplied to the output voltage detection unit And a reference voltage generation unit for generating.

また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたものである。 Further, according to the present invention, the primary current detection unit compares the detected primary side current with a threshold current, and outputs a comparison result as a first detection signal, and the driver unit includes the power And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when a control signal for turning on the switch is output.

さらに、本願のその他の発明の概要を簡単に示す。 Furthermore, the outline | summary of the other invention of this application is shown briefly.

本発明は、充電装置に用いられる半導体集積回路装置であって、外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。 The present invention relates to a semiconductor integrated circuit device used in a charging device, which is a power switch that controls a current flowing in a primary winding of an externally connected transformer, detects a primary current of the transformer, and has an arbitrary set value The primary current detection unit that outputs the first detection signal when the voltage reaches the reference voltage, and the voltage of the tertiary winding having one end connected to the reference potential of the transformer and the reference potential are compared. A secondary discharge end detection unit that detects the end of discharge and outputs a second detection signal; and when the first detection signal output from the primary current detection unit is input, the power switch is turned off, The driver unit that outputs a control signal for turning on the power switch when the second detection signal output from the secondary discharge end detection unit is input is compared with the voltage of the tertiary winding of the transformer and a reference voltage. An output voltage detector that detects whether or not the charging completion voltage has been reached and outputs a detection signal that stops the charging operation upon detecting that the charging completion voltage has been reached, and a reference voltage that is supplied to the output voltage detector And a reference voltage generation unit for generation.

さらに、本発明は、前記基準電圧生成部が、半導体チップの略中央部にレイアウトされているものである。 Further, in the present invention, the reference voltage generation unit is laid out in a substantially central portion of the semiconductor chip.

また、本発明は、記パワースイッチが、前記半導体チップの任意の１辺の周辺部近傍にレイアウトされているものである。 Further, according to the present invention, the power switch is laid out in the vicinity of a peripheral portion of any one side of the semiconductor chip.

さらに、本発明は、外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、前記第１の外部端子と前記第２の外部端子とは、隣り合って配置されているものである。 Furthermore, the present invention comprises a first external terminal to which a tertiary winding of the transformer to be externally connected is connected, and a second external terminal to which a primary winding of the transformer to be externally connected is connected, The first external terminal and the second external terminal are arranged adjacent to each other.

また、本発明は、外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、前記第１の外部端子と前記第２の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に互いに対向するように配置されているものである。 Further, the present invention comprises a first external terminal to which a tertiary winding of the transformer to be externally connected is connected, and a second external terminal to which a primary winding of the transformer to be externally connected is connected, The first external terminal and the second external terminal are arranged to face each other at a corner portion of the package of the semiconductor integrated circuit device.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

（１）精度の高い充電制御を行うことができ、信頼性が高く、かつ高性能な充電装置を実現することができる。 (1) Charge control with high accuracy can be performed, and a highly reliable and high-performance charging device can be realized.

（２）また、二次側出力の電力損失を低減することができるので、効率よく充電を行うことができる。 (2) Moreover, since the power loss of a secondary side output can be reduced, it can charge efficiently.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図１は、本発明の一実施の形態による充電装置の回路図、図２は、図１の充電装置における動作例を示すタイミングチャート、図３は、図２に続くタイミングチャート、図４は、図１の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図、図５は、図４の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図、図６は、図５の半導体集積回路装置の外観上面図、図７は、図５の半導体集積回路装置における外観側面図、図８は、図５の半導体集積回路装置における外観裏面図、図９は、図１の充電装置に用いられるトランスの端子配置の一例を示す説明図、図１０は、図９のトランスの回路図、図１１は、図９のトランスと図５の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。 1 is a circuit diagram of a charging device according to an embodiment of the present invention, FIG. 2 is a timing chart showing an operation example of the charging device of FIG. 1, FIG. 3 is a timing chart following FIG. 2, and FIG. FIG. 5 is an explanatory diagram showing a layout example of a semiconductor chip in a charge control unit provided in the charging device of FIG. 1, and FIG. 5 is an explanation showing an example of wire bonding in a semiconductor integrated circuit device configured using the semiconductor chip of FIG. 6 is an external top view of the semiconductor integrated circuit device of FIG. 5, FIG. 7 is an external side view of the semiconductor integrated circuit device of FIG. 5, and FIG. 8 is an external back view of the semiconductor integrated circuit device of FIG. 9 is an explanatory diagram showing an example of a terminal arrangement of a transformer used in the charging device of FIG. 1, FIG. 10 is a circuit diagram of the transformer of FIG. 9, FIG. 11 is a transformer of FIG. 9, and a semiconductor integrated circuit of FIG. Equipment and implemented That is an explanatory diagram showing an example of a printed wiring board.

本実施の形態において、充電装置１は、たとえば、カメラ用ストロボのコンデンサを充電する充電回路である。充電装置１は、図１に示すように、出力コンデンサ２、ダイオード３、トランス４、バッテリ５、トランジスタ６、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）７、および充電制御部８から構成されている。 In the present embodiment, charging device 1 is, for example, a charging circuit that charges a capacitor of a camera strobe. As shown in FIG. 1, the charging device 1 includes an output capacitor 2, a diode 3, a transformer 4, a battery 5, a transistor 6, a CPU (Central Processing Unit) 7, and a charging control unit 8.

充電制御部８は、出力電圧検出回路９、二次放電終了検出回路１０、基準電圧生成部１１、充電開始制御ロジック部１２、一次電流しきい値調整回路１３、パワースイッチ部１４、一次電流検出回路１５、およびＩＧＢＴドライバ１６から構成されている。この充電制御部８は、たとえば、１パッケージの半導体集積回路装置として構成されている。 The charge control unit 8 includes an output voltage detection circuit 9, a secondary discharge end detection circuit 10, a reference voltage generation unit 11, a charge start control logic unit 12, a primary current threshold adjustment circuit 13, a power switch unit 14, and a primary current detection. The circuit 15 and the IGBT driver 16 are included. The charge control unit 8 is configured as a one package semiconductor integrated circuit device, for example.

充電制御部８は、外部端子として、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、充電調整端子ＣＨＧＡＤＪ、フラッシュスイッチ端子ＦＬＳＷ、電源電圧ＶＣＣが接続される電源端子ＶＣ、第１の外部端子となるモニタ端子ＭＯＮＩ、第２の外部端子となるドレイン端子ＤＲＡＩＮ、グランド端子ＰＧＮＤ、ならびにドライバ端子ＩＧＢＴＧＤＲがそれぞれ設けられている。 The charge control unit 8 includes, as external terminals, an output voltage detection terminal FULL, a charge start terminal CHG, a charge adjustment terminal CHGADJ, a flash switch terminal FLSW, a power supply terminal VC to which the power supply voltage VCC is connected, and a monitor serving as a first external terminal. A terminal MONI, a drain terminal DRAIN serving as a second external terminal, a ground terminal PGND, and a driver terminal IGBTTGDR are provided.

トランス４は、フライバック式のトランスよりなり、基準電位（ＧＮＤ）接地された３次巻き線を有した構成からなる。トランス４において、２次側巻き線の一方の接続部には、整流用のダイオード３のアノードが接続されており、２次側巻き線の他方の接続部には、基準電位が接続されている。 The transformer 4 is a flyback transformer and has a configuration including a tertiary winding grounded to a reference potential (GND). In the transformer 4, the anode of the rectifying diode 3 is connected to one connection portion of the secondary winding, and the reference potential is connected to the other connection portion of the secondary winding. .

ダイオード３のカソードには、出力コンデンサ２の一方の接続部、およびトランジスタ６の一方の接続部がそれぞれ接続されており、該出力コンデンサ２の他方の接続部には基準電位が接続されている。 One connection portion of the output capacitor 2 and one connection portion of the transistor 6 are connected to the cathode of the diode 3, and a reference potential is connected to the other connection portion of the output capacitor 2.

また、トランジスタ６の他方の接続部には、基準電位が接続されており、該トランジスタ６のゲートには、充電制御部８の外部端子であるドライバ端子ＩＧＢＴＧＤＲが接続されている。 A reference potential is connected to the other connection portion of the transistor 6, and a driver terminal IGBTTGDR which is an external terminal of the charge control unit 8 is connected to the gate of the transistor 6.

このトランジスタ６は、たとえば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）からなり、ストロボの発光を制御する充電制御部８のドライバ端子ＩＧＢＴＧＤＲから出力される制御信号に基づいて、ＯＮ／ＯＦＦ制御される。 The transistor 6 is made of, for example, an IGBT (Insulated Gate Bipolar Transistor), and is ON / OFF-controlled based on a control signal output from the driver terminal IGBTTGDR of the charge control unit 8 that controls strobe light emission.

ダイオード３のカソードは、充電装置１の出力部となり、出力電圧Ｖｏｕｔが出力される。トランス４における１次側巻き線の一方の接続部には、バッテリ５が接続されており、このバッテリ５から電源電圧Ｖｂａｔが供給される。 The cathode of the diode 3 serves as an output unit of the charging device 1 and outputs an output voltage Vout. A battery 5 is connected to one connection portion of the primary winding in the transformer 4, and the power supply voltage Vbat is supplied from the battery 5.

また、トランス４の１次側巻き線の他方の接続部には、充電制御部８のドレイン端子ＤＲＡＩＮが接続されており、該トランス４の３次側巻き線には、充電制御部８のモニタ端子ＭＯＮＩが接続されている。充電制御部８の電源端子ＶＣＣには、電源電圧が接続され、充電制御部８のグランド端子ＰＧＮＤには、基準電位が接続されている。 Further, the drain terminal DRAIN of the charging control unit 8 is connected to the other connection portion of the primary side winding of the transformer 4, and the monitor of the charging control unit 8 is connected to the tertiary side winding of the transformer 4. Terminal MONI is connected. A power supply voltage is connected to the power supply terminal VCC of the charge control unit 8, and a reference potential is connected to the ground terminal PGND of the charge control unit 8.

これら外部端子のうち、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、およびフラッシュスイッチ端子ＦＬＳＷは、ＣＰＵ７に設けられた外部端子にそれぞれ接続されている。ＣＰＵ７は、充電装置１におけるすべての制御を司る。 Among these external terminals, the output voltage detection terminal FULL, the charging start terminal CHG, and the flash switch terminal FLSW are connected to external terminals provided in the CPU 7, respectively. The CPU 7 manages all the controls in the charging device 1.

出力電圧検出部となる出力電圧検出回路９は、抵抗分圧部１７、コンパレータ１８、論理積回路１９、フリップフロップ２０、インバータ２１，２２、およびディレイ回路２３から構成されている。この出力電圧検出回路９は、充電完了電圧に達したことを検出すると、ＣＰＵ７に対して検出信号を出力し、充電動作を停止させる。 The output voltage detection circuit 9 serving as an output voltage detection unit includes a resistance voltage dividing unit 17, a comparator 18, a logical product circuit 19, a flip-flop 20, inverters 21 and 22, and a delay circuit 23. When the output voltage detection circuit 9 detects that the charging completion voltage has been reached, it outputs a detection signal to the CPU 7 to stop the charging operation.

二次放電終了検出部となる二次放電終了検出回路１０は、コンパレータ２４からなる。コンパレータ２４は、モニタ端子ＭＯＮＩの電圧と基準電位とを比較してトランス４内のエネルギ放出終了を検出し、第２の検出信号となる駆動制御信号を出力する。基準電圧生成部１１は、基準電圧ＶＲＥＦを生成し、出力電圧検出回路９に供給する。 The secondary discharge end detection circuit 10 serving as a secondary discharge end detection unit includes a comparator 24. The comparator 24 compares the voltage of the monitor terminal MONI with the reference potential, detects the end of energy emission in the transformer 4, and outputs a drive control signal that is a second detection signal. The reference voltage generation unit 11 generates a reference voltage VREF and supplies it to the output voltage detection circuit 9.

充電開始制御ロジック部１２は、ＣＰＵ７から、充電開始端子ＣＨＧを介して入力される充電開始信号を受けて充電を開始する。充電開始制御ロジック部１２は、１ショットパルス回路２５、フリップフロップ２６、ディレイ回路２７、および論理積回路２８から構成されている。 The charge start control logic unit 12 receives a charge start signal input from the CPU 7 via the charge start terminal CHG and starts charging. The charge start control logic unit 12 includes a one-shot pulse circuit 25, a flip-flop 26, a delay circuit 27, and an AND circuit 28.

一次電流しきい値調整回路１３は、一次側コイルの電流ピーク検出値を調整する。パワースイッチ部１４は、ＬＤＭＯＳ（ＬａｔｅｒａｌｌｙＤｉｆｆｕｓｅｄＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどからなるパワースイッチ２９、一次側電流検出用の抵抗３０、ドライバ３１、論理積回路３２，３３、１ショットパルス回路３４，３５、否定論理和回路３６、インバータ３７、およびフリップフロップ３８から構成されている。 The primary current threshold adjustment circuit 13 adjusts the current peak detection value of the primary coil. The power switch unit 14 includes a power switch 29 formed of LDMOS (Laterally Diffused Metal Oxide Semiconductor) transistors, a primary-side current detection resistor 30, a driver 31, logical product circuits 32 and 33, and one-shot pulse circuits 34 and 35. It consists of an OR circuit 36, an inverter 37, and a flip-flop 38.

一次電流検出部となる一次電流検出回路１５は、トランス４の１次コイルに流れる電流をＯＮ／ＯＦＦ制御するパワースイッチに流れる電流を検出する抵抗３０の降下電圧を利用して検出し、該パワースイッチをＯＦＦする。この一次電流検出回路１５は、コンパレータ３９、ディレイ回路４０、否定論理和回路４１、ならびに１ショットパルス回路４２から構成されている。 The primary current detection circuit 15 serving as a primary current detection unit detects the current flowing through the primary coil of the transformer 4 by using the voltage drop of the resistor 30 that detects the current flowing through the power switch that performs ON / OFF control. Turn off the switch. The primary current detection circuit 15 includes a comparator 39, a delay circuit 40, a negative OR circuit 41, and a one-shot pulse circuit 42.

ＩＧＢＴドライバ１６は、ＣＰＵ７から充電制御部８のフラッシュスイッチ端子ＦＬＳＷを介して入力される制御信号に基づいて、トランジスタ６を駆動する信号を出力する。 The IGBT driver 16 outputs a signal for driving the transistor 6 based on a control signal input from the CPU 7 via the flash switch terminal FLSW of the charge control unit 8.

充電制御部８のモニタ端子ＭＯＮＩには、抵抗分圧部１７の入力部、コンパレータ２４の一方の入力部がそれぞれ接続されている。 The monitor terminal MONI of the charging control unit 8 is connected to the input unit of the resistance voltage dividing unit 17 and one input unit of the comparator 24.

抵抗分圧部１７は、モニタ端子ＭＯＮＩに入力される電圧を分圧して出力する。抵抗分圧部１７の出力部には、コンパレータ１８の一方の入力部が接続されており、該コンパレータ１８の他方の入力部には、基準電圧生成部１１が生成した基準電圧ＶＲＥＦが入力されるように接続されている。 The resistance voltage divider 17 divides and outputs the voltage input to the monitor terminal MONI. One input part of the comparator 18 is connected to the output part of the resistance voltage dividing part 17, and the reference voltage VREF generated by the reference voltage generating part 11 is input to the other input part of the comparator 18. So connected.

コンパレータ１８は、抵抗分圧部１７が分圧した電圧と基準電圧ＶＲＥＦとを比較し、第３の検出信号となる比較結果を出力する。コンパレータ１８の出力部には、論理積回路１９の一方の入力部が接続されており、該論理積回路１９の他方の入力部には、ディレイ回路２３の出力部が接続されている。ディレイ回路２３は、インバータ２２から出力された信号を任意の時間遅延させて出力する。 The comparator 18 compares the voltage divided by the resistance voltage divider 17 with the reference voltage VREF, and outputs a comparison result serving as a third detection signal. One input unit of the AND circuit 19 is connected to the output unit of the comparator 18, and the output unit of the delay circuit 23 is connected to the other input unit of the AND circuit 19. The delay circuit 23 delays the signal output from the inverter 22 and outputs the delayed signal.

論理積回路１９の出力部には、フリップフロップ２０のセット端子Ｓが接続されている。フリップフロップ２０のリセット端子Ｒ、および１ショットパルス回路２５の入力部には、充電開始端子ＣＨＧが接続されており、該フリップフロップ２０の出力端子Ｑには、インバータ２１の入力部が接続されている。 The set terminal S of the flip-flop 20 is connected to the output part of the AND circuit 19. A charging start terminal CHG is connected to the reset terminal R of the flip-flop 20 and the input part of the one-shot pulse circuit 25, and the input part of the inverter 21 is connected to the output terminal Q of the flip-flop 20. Yes.

このインバータ２１の出力部には、出力電圧検出端子ＦＵＬＬ、およびフリップフロップ２６のリセット端子Ｒがそれぞれ接続されている。１ショットパルス回路２５の出力部には、１ショットパルス回路２５の出力部には、フリップフロップ２６のセット端子Ｓが接続されており、該フリップフロップ２６の出力端子Ｑには、ディレイ回路２７の入力部、および論理積回路２８の一方の入力部がそれぞれ接続されている。 An output voltage detection terminal FULL and a reset terminal R of the flip-flop 26 are respectively connected to the output portion of the inverter 21. The output terminal of the one-shot pulse circuit 25 is connected to the output terminal of the one-shot pulse circuit 25, and the set terminal S of the flip-flop 26 is connected to the output terminal Q of the flip-flop 26. The input unit and one input unit of the AND circuit 28 are connected to each other.

ディレイ回路２７の出力部には、論理積回路２８の他方の入力部が接続されており、該論理積回路２８の出力部には、論理積回路３３の一方の入力部、１ショットパルス回路３４の入力部、および論理積回路３２の一方の入力部がそれぞれ接続されている。 The other input section of the AND circuit 28 is connected to the output section of the delay circuit 27, and one input section of the AND circuit 33 and the one-shot pulse circuit 34 are connected to the output section of the AND circuit 28. And one input section of the AND circuit 32 are connected to each other.

１ショットパルス回路３４の出力部には、否定論理和回路３６の一方の入力部が接続されており、該否定論理和回路３６の他方の入力部には、１ショットパルス回路４２の出力部が接続されている。ディレイ回路２７は、フリップフロップ２６の出力端子Ｑから出力された信号を任意の時間遅延させて出力する。 One input part of the NOR circuit 36 is connected to the output part of the one-shot pulse circuit 34, and the output part of the one-shot pulse circuit 42 is connected to the other input part of the NOR circuit 36. It is connected. The delay circuit 27 delays the signal output from the output terminal Q of the flip-flop 26 by an arbitrary time and outputs the delayed signal.

否定論理和回路３６の出力部には、インバータ３７の入力部が接続されており、このインバータ３７の出力部には、フリップフロップ３８のセット端子Ｓが接続されている。また、フリップフロップ３８のリセット端子Ｒには、１ショットパルス回路３５の出力部が接続されており、該フリップフロップ３８の出力端子Ｑには、論理積回路３２の他方の入力部が接続されている。 An input part of the inverter 37 is connected to the output part of the NOR circuit 36, and the set terminal S of the flip-flop 38 is connected to the output part of the inverter 37. The output terminal of the one-shot pulse circuit 35 is connected to the reset terminal R of the flip-flop 38, and the other input part of the AND circuit 32 is connected to the output terminal Q of the flip-flop 38. Yes.

論理積回路３２の出力部には、ドライバ部であるドライバ３１の入力部、信号出力マスク部を構成するディレイ回路４０の入力部、およびインバータ２２の入力部がそれぞれ接続されており、該ドライバ３１の出力部には、パワースイッチ部１４のゲートが接続されている。 The output part of the AND circuit 32 is connected to the input part of the driver 31 as a driver part, the input part of the delay circuit 40 constituting the signal output mask part, and the input part of the inverter 22. Is connected to the gate of the power switch unit 14.

パワースイッチ部１４の一方の接続部（ドレイン側）には、ドレイン端子ＤＲＩＮが接続されており、該パワースイッチ部１４の他方の接続部（ソース側）には、抵抗３０の一方の接続部、およびコンパレータ３９の他方の入力部がそれぞれ接続されている。また、抵抗３０の他方の接続部には、グランド端子ＰＧＮＤが接続されている。 A drain terminal DRIN is connected to one connection portion (drain side) of the power switch portion 14, and one connection portion of the resistor 30 is connected to the other connection portion (source side) of the power switch portion 14. And the other input part of the comparator 39 is connected. The ground terminal PGND is connected to the other connection portion of the resistor 30.

比較部であるコンパレータ３９は、抵抗３０によって検出された一次側電流に比例した電圧と一次電流しきい値調整回路１３から出力されたしきい値とを比較し、第１の検出信号となる比較結果を出力する。 The comparator 39 as a comparison unit compares the voltage proportional to the primary side current detected by the resistor 30 with the threshold value output from the primary current threshold adjustment circuit 13, and becomes a first detection signal. Output the result.

一次電流しきい値調整回路１３の入力部には、充電調整端子ＣＨＧＡＤＪが接続されており、該一次電流しきい値調整回路１３の出力部には、コンパレータ３９の一方の入力部が接続されている。 A charge adjustment terminal CHGADJ is connected to the input portion of the primary current threshold adjustment circuit 13, and one input portion of the comparator 39 is connected to the output portion of the primary current threshold adjustment circuit 13. Yes.

充電調整端子ＣＨＧＡＤＪには、任意の電圧が（たとえば、電源電圧を抵抗Ｒ１，Ｒ２で分圧した電圧）が入力されており、一次電流の検出しきい値を調整する。 An arbitrary voltage (for example, a voltage obtained by dividing the power supply voltage by resistors R1 and R2) is input to charge adjustment terminal CHGADJ, and the primary current detection threshold value is adjusted.

コンパレータ３９の出力部には、信号出力マスク部を構成する否定論理和回路４１の一方の入力部が接続されており、否定論理和回路４１の他方の入力部には、ディレイ回路４０の出力部が接続されている。否定論理和回路４１の出力部には、１ショットパルス回路４２の入力部が接続されている。ディレイ回路４０は、論理積回路３２から出力された信号を任意の時間遅延させて出力する。 One input part of the NOR circuit 41 constituting the signal output mask part is connected to the output part of the comparator 39, and the other input part of the NOR circuit 41 is connected to the output part of the delay circuit 40. Is connected. The output part of the NOR circuit 41 is connected to the input part of the one-shot pulse circuit 42. The delay circuit 40 delays the signal output from the AND circuit 32 and outputs the delayed signal.

次に、本実施の形態による充電装置１における動作について、図２、および図３のタイミングチャートを用いて説明する。 Next, the operation of the charging device 1 according to the present embodiment will be described with reference to the timing charts of FIG. 2 and FIG.

図２は、充電装置１における充電開始時におけるタイミングチャートであり、図３は、充電装置１における充電終了時におけるタイミングチャートである。 FIG. 2 is a timing chart at the start of charging in the charging apparatus 1, and FIG. 3 is a timing chart at the end of charging in the charging apparatus 1.

図２、ならびに図３において、上方から下方にかけては、充電制御部８の充電開始端子ＣＨＧに入力される充電開始信号、充電制御部８の出力電圧検出端子ＦＵＬＬから出力される検出信号、ドライバ３１から出力されるパワースイッチ部１４の制御信号、ディレイ回路４０から出力される遅延信号ＴＩＭＥ、トランス４の一次側コイルに流れる電流Ｉ１、トランス４の二次側コイルに流れる電流Ｉ２、充電制御部８のドレイン端子ＤＲＡＩＮの電圧ＶＤＲＡＩＮ、充電制御部８のモニタ端子ＭＯＮＩの電圧ＶＭＯＩ、充電装置１の出力電圧Ｖｏｕｔのそれぞれの信号タイミングについて示している。 2 and 3, from the top to the bottom, a charge start signal input to the charge start terminal CHG of the charge control unit 8, a detection signal output from the output voltage detection terminal FULL of the charge control unit 8, and the driver 31 Control signal of the power switch unit 14 output from the delay circuit 40, the delay signal TIME output from the delay circuit 40, the current I1 flowing through the primary side coil of the transformer 4, the current I2 flowing through the secondary side coil of the transformer 4, and the charging control unit 8 The signal timing of each of the voltage VDRAIN of the drain terminal DRAIN, the voltage VMOI of the monitor terminal MONI of the charge control unit 8, and the output voltage Vout of the charging device 1 is shown.

まず、図２に示すように、充電開始端子ＣＨＧにＣＰＵ７から出力される充電開始信号が入力されると、充電開始制御ロジック部１２のラッチ２６がセットされてパワースイッチ２９がＯＮとなる。パワースイッチ２９がＯＮすることにより、トランス４に電流Ｉ１が流れ始める。 First, as shown in FIG. 2, when a charge start signal output from the CPU 7 is input to the charge start terminal CHG, the latch 26 of the charge start control logic unit 12 is set and the power switch 29 is turned on. When the power switch 29 is turned on, the current I1 starts to flow through the transformer 4.

また、コンパレータ３９は、抵抗３０によって検出された一次側電流と一次電流しきい値調整回路１３から出力されたしきい値とを比較する。このとき、論理積回路３２の出力部から出力された信号は、ディレイ回路４０によって任意の期間遅延されたＨｉレベルの遅延信号ＴＩＭＥとして出力される。 The comparator 39 compares the primary current detected by the resistor 30 with the threshold output from the primary current threshold adjustment circuit 13. At this time, the signal output from the output unit of the AND circuit 32 is output as a Hi-level delay signal TIME delayed for an arbitrary period by the delay circuit 40.

このＨｉレベルの遅延信号ＴＩＭＥが出力されている期間は、コンパレータ３９の出力が否定論理和回路４１によってマスクされることになる。パワースイッチ２９がＯＮした直後は、該パワースイッチ２９の寄生容量に充電された電荷が放電されることによってパルス状の電流が流れるが、このパルス状に流れる電流を遅延信号ＴＩＭＥによってマスクすることにより、正確なコンパレータ３９の比較結果を得ることができる。このマスク期間は、遅延信号ＴＩＭＥがＬｏレベルとなると終了する。 During the period when the high-level delay signal TIME is output, the output of the comparator 39 is masked by the negative OR circuit 41. Immediately after the power switch 29 is turned on, a charge current is discharged to the parasitic capacitance of the power switch 29, and a pulsed current flows. By masking the pulsed current with the delay signal TIME, An accurate comparison result of the comparator 39 can be obtained. This mask period ends when the delay signal TIME becomes Lo level.

そして、マスク期間が終了すると、電流Ｉ１がトランス４の一次側のコイル成分にしたがって徐々に上昇する。この時、トランスの巻き線比によって、電圧ＶＤＲＡＩＮは、パワースイッチ２９のオン抵抗をＲｏｎとして、Ｉ１×Ｒｏｎ×Ｎ１／Ｎ２となり、電圧ＶＭＯＮＩは、（ＶＤＲＡＩＮ−Ｖｂａｔ）×Ｎ３／Ｎ２となる。ここで、Ｎ１はトランス４の一次巻き線数、Ｎ２はトランス４の二次巻き線数、Ｎ３はトランス４の三次巻き線数である。 When the mask period ends, the current I1 gradually increases according to the coil component on the primary side of the transformer 4. At this time, the voltage VDRAIN is I1 × Ron × N1 / N2 and the voltage VMONI is (VDRAIN−Vbat) × N3 / N2 with the on-resistance of the power switch 29 being Ron depending on the winding ratio of the transformer. Here, N1 is the number of primary windings of the transformer 4, N2 is the number of secondary windings of the transformer 4, and N3 is the number of tertiary windings of the transformer 4.

やがて、電流Ｉ１が、充電調整端子ＣＨＧＡＤＪに入力された電圧により、一次電流検出回路１５で決まる電流しきい値に達すると、コンパレータ３９がそれを検出し、１ショットパルス回路４２からパワースイッチ２９をＯＦＦする信号が出力され、該パワースイッチ２９がＯＦＦＯＦＦとなる。 Eventually, when the current I1 reaches the current threshold value determined by the primary current detection circuit 15 due to the voltage input to the charge adjustment terminal CHGADJ, the comparator 39 detects this and the power switch 29 is switched from the one-shot pulse circuit 42. A signal to turn off is output, and the power switch 29 is turned off.

パワースイッチ２９がＯＦＦすると、トランス４に蓄積された磁気エネルギーが放出されて、該トランジスタ４の二次側に電流Ｉ２が流れる。この時、トランス４の巻き線比によって、電圧ＶＤＲＡＩＮは、Ｎ１／Ｎ２×Ｖｏｕｔ＋Ｖｂａｔとなり、電圧ＶＭＯＮＩは、Ｎ３／Ｎ２×Ｖｏｕｔとなる。 When the power switch 29 is turned off, the magnetic energy accumulated in the transformer 4 is released, and a current I2 flows on the secondary side of the transistor 4. At this time, depending on the winding ratio of the transformer 4, the voltage VDRAIN is N1 / N2 × Vout + Vbat, and the voltage VMONI is N3 / N2 × Vout.

電流Ｉ２が流れることで、出力コンデンサ２に電荷が蓄積されて出力電圧Ｖｏｕｔが上昇（充電される）する。その後、蓄積された磁気エネルギーが徐々に減少し、それに伴い電流Ｉ２が徐々に減少し、やがて電流Ｉ２が略０Ａとなる。 When the current I2 flows, charges are accumulated in the output capacitor 2 and the output voltage Vout rises (is charged). Thereafter, the accumulated magnetic energy gradually decreases, and accordingly, the current I2 gradually decreases, and eventually the current I2 becomes approximately 0A.

電流Ｉ２が０となると、電圧ＶＭＯＮＩは略０Ｖとなる。二次放電終了検出回路１０は、電圧ＶＭＯＮＩが略０Ｖとなったことを検出すると、駆動制御信号を出力してパワースイッチ２９をＯＮさせる。 When the current I2 becomes 0, the voltage VMONI becomes substantially 0V. When detecting that the voltage VMONI has become approximately 0 V, the secondary discharge end detection circuit 10 outputs a drive control signal to turn on the power switch 29.

上記したパワースイッチ２９のＯＮ／ＯＦＦ動作は自励的に繰り返され、出力電圧Ｖｏｕｔが上昇していくことになる。これに伴い、パワースイッチ２９がＯＦＦ時の電圧ＶＭＯＮＩもＶＭＯＮＩ＝Ｎ３／Ｎ２×Ｖｏｕｔであるから上昇する。 The above-described ON / OFF operation of the power switch 29 is self-excited and the output voltage Vout increases. Along with this, the voltage VMONI when the power switch 29 is OFF also rises because VMONI = N3 / N2 × Vout.

続いて、図３に示すように、出力電圧検出回路１８は、電圧ＶＭＯＮＩを監視し、電圧ＶＭＯＮＩが基準電圧ＶＲＥＦに達することをコンパレータ１８が検出すると検出信号を出力する。これにより、出力電圧検出端子ＦＵＬＬから出力されるＨｉレベルの検出信号が出力されるとともに、充電開始制御ロジック部１２のラッチ２６をリセットし、充電動作が終了となる。 Subsequently, as shown in FIG. 3, the output voltage detection circuit 18 monitors the voltage VMONI, and outputs a detection signal when the comparator 18 detects that the voltage VMONI reaches the reference voltage VREF. As a result, a Hi level detection signal output from the output voltage detection terminal FULL is output, the latch 26 of the charge start control logic unit 12 is reset, and the charging operation ends.

次に、半導体集積回路装置として構成されている充電制御部８におけるレイアウトについて、図４の半導体チップＣＨのレイアウトの説明図を用いて説明する。 Next, the layout in the charge control unit 8 configured as a semiconductor integrated circuit device will be described with reference to the layout diagram of the semiconductor chip CH in FIG.

図４において、半導体チップＣＨの左側周辺部には、上方から下方にかけて、ドレイン端子ＤＲＡＩＮと接続されるチップ電極Ｔ１、モニタ端子ＭＯＮＩと接続されるチップ電極Ｔ２、電源電圧ＶＣＣが接続される電源端子ＶＣと接続されるチップ電極Ｔ３、出力電圧検出端子ＦＵＬＬと接続されるチップ電極Ｔ４、および充電開始端子ＣＨＧと接続されるチップ電極Ｔ５がそれぞれレイアウトされている。 In FIG. 4, on the left peripheral portion of the semiconductor chip CH, from top to bottom, a chip electrode T1 connected to the drain terminal DRAIN, a chip electrode T2 connected to the monitor terminal MONI, and a power supply terminal to which the power supply voltage VCC is connected. A chip electrode T3 connected to the VC, a chip electrode T4 connected to the output voltage detection terminal FULL, and a chip electrode T5 connected to the charge start terminal CHG are laid out.

また、半導体チップＣＨの右側周辺部には、上方から下方にかけて、グランド端子ＰＧＮＤと接続されるチップ電極Ｔ６、ドライバ端子ＩＧＢＴＧＤＲと接続されるチップ電極Ｔ７、フラッシュスイッチ端子ＦＬＳＷと接続されるチップ電極Ｔ８、ならびに充電調整端子ＣＨＧＡＤＪと接続されるチップ電極Ｔ９がそれぞれレイアウトされている。 Further, on the right peripheral portion of the semiconductor chip CH, from the top to the bottom, the chip electrode T6 connected to the ground terminal PGND, the chip electrode T7 connected to the driver terminal IGBTTGDR, and the chip electrode T8 connected to the flash switch terminal FLSW. The chip electrodes T9 connected to the charge adjustment terminals CHGADJ are laid out.

半導体チップＣＨの略中央部には、基準電圧生成部１１がレイアウトされており、該半導体チップＣＨの上部の周辺部近傍には、パワースイッチ２９がレイアウトされている。 A reference voltage generation unit 11 is laid out in a substantially central portion of the semiconductor chip CH, and a power switch 29 is laid out in the vicinity of the upper peripheral portion of the semiconductor chip CH.

また、パワースイッチ２９を除くパワースイッチ部１４、ならびに二次放電終了検出回路１０、基準電圧生成部１１、充電開始制御ロジック部１２、一次電流しきい値調整回路１３、パワースイッチ部１４、一次電流検出回路１５、ＩＧＢＴドライバ１６などから構成される周辺回路となるロジック回路ＬＣは、半導体チップＣＨの左右と下側の３辺の周辺部近傍にレイアウトされている。 Further, the power switch unit 14 excluding the power switch 29, the secondary discharge end detection circuit 10, the reference voltage generation unit 11, the charge start control logic unit 12, the primary current threshold adjustment circuit 13, the power switch unit 14, the primary current The logic circuit LC serving as a peripheral circuit including the detection circuit 15 and the IGBT driver 16 is laid out in the vicinity of the peripheral portions of the left and right sides and the lower side of the semiconductor chip CH.

このように、大電流が流れてスイッチングを行うために大きなノイズ源となるパワースイッチ２９をロジック回路ＬＣから遠ざけてレイアウトすることによって、該ロジック回路ＬＣの誤動作を防止することができる。 In this way, by laying out the power switch 29, which is a large noise source for switching because a large current flows, away from the logic circuit LC, malfunction of the logic circuit LC can be prevented.

また、高精度な基準電圧ＶＲＥＦの生成が要求される基準電圧生成部１１を半導体チップＣＨの略中央部にレイアウトすることによって、精度の高い基準電圧ＶＲＥＦの生成を可能にすることができる。 In addition, by laying out the reference voltage generation unit 11 that is required to generate the highly accurate reference voltage VREF at a substantially central portion of the semiconductor chip CH, it is possible to generate the reference voltage VREF with high accuracy.

半導体チップＣＨは、たとえば、プラスチックパッケージなどに封止されるが、このプラスチックパッケージが硬化する際に機械的な応力が蓄積され、恒常的に半導体チップＣＨに応力がかかってしまう。 For example, the semiconductor chip CH is sealed in a plastic package or the like. However, when the plastic package is cured, mechanical stress is accumulated, and the semiconductor chip CH is constantly stressed.

この応力は、半導体チップＣＨの外周部にいくほど大きくなり、半導体チップＣＨの中央部付近では応力が小さくなっている。半導体チップＣＨに応力がかかると、基準電圧生成部１１の特性に影響を与えてしまうことなる。 This stress increases toward the outer peripheral portion of the semiconductor chip CH, and the stress decreases near the center of the semiconductor chip CH. When stress is applied to the semiconductor chip CH, the characteristics of the reference voltage generation unit 11 are affected.

基準電圧生成部１１に大きな応力がかかると、基準電圧ＶＲＥＦの電圧レベルが狂ってしまい、充電完了終了電圧が意図した電圧とならず、最悪の場合には、充電する出力コンデンサ２の耐圧を超えてしまう恐れがある。 When a large stress is applied to the reference voltage generation unit 11, the voltage level of the reference voltage VREF is changed, and the charge completion voltage does not become the intended voltage. In the worst case, the voltage exceeds the withstand voltage of the output capacitor 2 to be charged. There is a risk that.

しかし、図４に示すように、基準電圧生成部１１を半導体チップＣＨの中央部近傍にレイアウトすることによって、該基準電圧生成部１１にかかる応力を大幅に小さくすることができるので、高精度な基準電圧ＶＲＥＦを生成することができ、充電終了電圧を精度良く検出することができ、充電装置１の信頼性を向上させることができる。 However, as shown in FIG. 4, by laying out the reference voltage generation unit 11 in the vicinity of the center portion of the semiconductor chip CH, the stress applied to the reference voltage generation unit 11 can be greatly reduced. The reference voltage VREF can be generated, the charging end voltage can be detected with high accuracy, and the reliability of the charging apparatus 1 can be improved.

図５は、図４の半導体チップＣＨを用いて構成された半導体集積回路装置Ｈにおけるワイヤボンディング例を示した説明図である。 FIG. 5 is an explanatory view showing an example of wire bonding in a semiconductor integrated circuit device H configured using the semiconductor chip CH of FIG.

半導体集積回路装置Ｈは、図示しない中央部のダイパッド上に半導体チップＣＨが搭載されている。また、半導体集積回路装置Ｈにおいて、プラスチックパッケージなどに形成されたパッケージの右側の周辺部には、上方から下方にかけて、ドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、および充電開始端子ＣＨＧがそれぞれレイアウトされている。 In the semiconductor integrated circuit device H, a semiconductor chip CH is mounted on a central die pad (not shown). In the semiconductor integrated circuit device H, a drain terminal DRAIN, a monitor terminal MONI, a power supply terminal VC, an output voltage detection terminal FULL, and a charge are provided on the right peripheral portion of the package formed in a plastic package or the like from the top to the bottom. Each start terminal CHG is laid out.

また、パッケージの左側の周辺部には、上方から下方にかけて、グランド端子ＰＧＮＤ、どこにも接続されないノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪがそれぞれレイアウトされている。 In addition, a ground terminal PGND, a no-connect terminal NC that is not connected anywhere, a driver terminal IGBTTGDR, a flash switch terminal FLSW, and a charge adjustment terminal CHGADJ are laid out from the upper left side to the lower side of the package.

これらドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪは、半導体集積回路装置Ｈのパッケージ裏面に露出するように形成されている。 These drain terminal DRAIN, monitor terminal MONI, power supply terminal VC, output voltage detection terminal FULL, charge start terminal CHG, ground terminal PGND, no-connect terminal NC, driver terminal IGBTTGDR, flash switch terminal FLSW, and charge adjustment terminal CHGADJ are semiconductors. It is formed so as to be exposed on the back surface of the package of the integrated circuit device H.

ドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪは、半導体チップＣＨに形成されたチップ電極Ｔ１、チップ電極Ｔ２、チップ電極Ｔ３、チップ電極Ｔ４、チップ電極Ｔ５、チップ電極Ｔ６、チップ電極Ｔ７、チップ電極Ｔ８、およびチップ電極Ｔ９とボンディングワイヤＢＷによってそれぞれ接続されている。 The drain terminal DRAIN, the monitor terminal MONI, the power supply terminal VC, the output voltage detection terminal FULL, the charge start terminal CHG, the ground terminal PGND, the driver terminal IGBTTGDR, the flash switch terminal FLSW, and the charge adjustment terminal CHGADJ are formed on the semiconductor chip CH. Chip electrode T1, chip electrode T2, chip electrode T3, chip electrode T4, chip electrode T5, chip electrode T6, chip electrode T7, chip electrode T8, and chip electrode T9 are connected to bonding electrode BW, respectively.

また、半導体集積回路装置Ｈにおいては、図５に示すように、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされている。 Further, in the semiconductor integrated circuit device H, as shown in FIG. 5, the drain terminal DRAIN and the monitor terminal MONI are laid out so as to be adjacent to each other.

図６は、半導体集積回路装置Ｈの上面図、図７は、半導体集積回路装置Ｈの側面図、図８は、半導体集積回路装置Ｈの裏面図である。半導体集積回路装置Ｈは、図６〜図８に示すように、たとえば、正方形状のパッケージからなり、裏面に前述した銅などからなるドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪがそれぞれ露出するように設けられている。 6 is a top view of the semiconductor integrated circuit device H, FIG. 7 is a side view of the semiconductor integrated circuit device H, and FIG. 8 is a back view of the semiconductor integrated circuit device H. As shown in FIGS. 6 to 8, the semiconductor integrated circuit device H is formed of, for example, a square package, and the drain terminal DRAIN, the monitor terminal MONI, the power supply terminal VC, and the output voltage detection terminal made of copper as described above on the back surface. FULL, charge start terminal CHG, ground terminal PGND, no-connect terminal NC, driver terminal IGBTTGDR, flash switch terminal FLSW, and charge adjustment terminal CHGADJ are provided so as to be exposed.

図９は、トランス４の端子配置の一例を示す説明図、図１０は、トランス４の回路図である。 FIG. 9 is an explanatory diagram showing an example of the terminal arrangement of the transformer 4, and FIG. 10 is a circuit diagram of the transformer 4.

近年、トランスは、小型化が要求されており、そのために該トランスの端子数も少なくなり、５端子以下のものが一般的となっている。トランス４では、３つの巻き線が必要なために本来であれば６端子が必要となるが、小型化の要求を満たすように、図９、および図１０に示すように、二次巻き線と三次巻き線とのＧＮＤ（基準電位）接続端子ＴＥ４を共通として５端子に収めている。 In recent years, transformers have been required to be miniaturized. For this reason, the number of terminals of the transformer is reduced, and those having 5 terminals or less are common. Since the transformer 4 requires three windings, it normally requires six terminals. However, as shown in FIG. 9 and FIG. The GND (reference potential) connection terminal TE4 with the tertiary winding is accommodated in five terminals in common.

この場合、トランス４の端子構成は、図１０に示すように、一次巻き線側の一次巻き線端子ＴＥ１，ＴＥ２、および二次巻き線側の二次巻き線端子ＴＥ３、ＧＮＤ接続端子ＴＥ４、三次巻き線端子ＴＥ５（モニタ端子ＭＯＮＩに接続）となる。 In this case, as shown in FIG. 10, the terminal configuration of the transformer 4 includes primary winding terminals TE1 and TE2 on the primary winding side, secondary winding terminals TE3 on the secondary winding side, GND connection terminals TE4, and tertiary. The winding terminal TE5 (connected to the monitor terminal MONI).

また、トランス４の端子配置は、図９に示すように、トランス４の右側の上方から下方にかけて、一次巻き線端子ＴＥ２（ドレイン端子ＤＲＡＩＮに接続）、三次巻き線端子Ｔ５（モニタ端子ＭＯＮＩに接続）、および二次巻き線側のＧＮＤ接続端子ＴＥ４がそれぞれ配列されている。さらに、トランス４の左側の上方から下方にかけては、二次巻き線端子ＴＥ３、および一次巻き線端子ＴＥ１がそれぞれ配列されている。 Further, as shown in FIG. 9, the terminal arrangement of the transformer 4 is such that the primary winding terminal TE2 (connected to the drain terminal DRAIN) and the tertiary winding terminal T5 (connected to the monitor terminal MONI) from the upper side to the lower side of the right side of the transformer 4. ) And the GND connection terminal TE4 on the secondary winding side. Further, a secondary winding terminal TE3 and a primary winding terminal TE1 are arranged from the upper left side to the lower side of the transformer 4, respectively.

図１１は、トランス４と半導体集積回路装置Ｈとが実装されるプリント配線基板Ｐの一例を示した説明図である。 FIG. 11 is an explanatory view showing an example of a printed wiring board P on which the transformer 4 and the semiconductor integrated circuit device H are mounted.

図１１のプリント配線基板Ｐにおいて、右側には、トランス４が実装され、該トランス４の左側に半導体集積回路装置Ｈが実装される。トランス４の実装位置の上方の右側には、該トランス４の一次巻き線端子ＴＥ１が接続されるランドＬ１が設けられており、該ランドＬ１の右側には、二次巻き線端子ＴＥ３が接続されるランドＬ２が設けられている。 In the printed wiring board P of FIG. 11, the transformer 4 is mounted on the right side, and the semiconductor integrated circuit device H is mounted on the left side of the transformer 4. A land L1 to which the primary winding terminal TE1 of the transformer 4 is connected is provided on the right side above the mounting position of the transformer 4, and a secondary winding terminal TE3 is connected to the right side of the land L1. The land L2 is provided.

また、トランス４の実装位置の下方の左側には、該トランス４のＧＮＤ接続端子ＴＥ４が接続されるランドＬ３が設けられており、そのランドＬ３の右側には、三次巻き線端子ＴＥ５が接続されるランドＬ４が設けられている。そして、ランドＬ４の右側には、一次巻き線端子ＴＥ２が接続されるランドＬ５が設けられている。 A land L3 to which the GND connection terminal TE4 of the transformer 4 is connected is provided on the left side below the mounting position of the transformer 4, and a tertiary winding terminal TE5 is connected to the right side of the land L3. The land L4 is provided. A land L5 to which the primary winding terminal TE2 is connected is provided on the right side of the land L4.

半導体集積回路装置Ｈを実装する際には、パッケージ裏面に露出したドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪが実装基板であるプリント配線基板に形成された任意のランドとはんだなどによって接続される。 When mounting the semiconductor integrated circuit device H, the drain terminal DRAIN exposed on the back of the package, the monitor terminal MONI, the power supply terminal VC, the output voltage detection terminal FULL, the charge start terminal CHG, the ground terminal PGND, the no-connect terminal NC, the driver The terminal IGBTTGDR, the flash switch terminal FLSW, and the charge adjustment terminal CHGADJ are connected to an arbitrary land formed on a printed wiring board as a mounting board by solder or the like.

また、前述したように、半導体集積回路装置Ｈは、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされているので、一次巻き線端子Ｔ１とドレイン端子ＤＲＡＩＮ）、および三次巻き線端子Ｔ４とモニタ端子ＭＯＮＩとを配線パターンＨＰ１，ＨＰ２によって最短距離で接続することができる。 Further, as described above, since the semiconductor integrated circuit device H is laid out so that the drain terminal DRAIN and the monitor terminal MONI are adjacent to each other, the primary winding terminal T1 and the drain terminal DRAIN), and the tertiary winding terminal T4. And the monitor terminal MONI can be connected at the shortest distance by the wiring patterns HP1 and HP2.

これによって、プリント配線基板Ｐにおける不要な配線の引き回しを防止することができ、耐ノイズ性を向上させることができる。 As a result, unnecessary wiring routing in the printed wiring board P can be prevented, and noise resistance can be improved.

それにより、本実施の形態によれば、パワースイッチ２９のＯＮ直後の寄生容量に充電された電荷が放電される期間をマスクして一次電流検出回路１５が一次電流を検出するので、誤検出を防止することができる。 As a result, according to the present embodiment, the primary current detection circuit 15 detects the primary current while masking the period during which the charge charged in the parasitic capacitance immediately after the power switch 29 is turned ON. Can be prevented.

また、基準電圧生成部１１を半導体チップＣＨの中央部付近に配置することによって、半導体集積回路装置Ｈのパッケージ応力の影響を最小限にすることができ、高精度な基準電圧ＶＲＥＦを生成することができる。 Further, by arranging the reference voltage generator 11 near the center of the semiconductor chip CH, the influence of the package stress of the semiconductor integrated circuit device H can be minimized, and the highly accurate reference voltage VREF is generated. Can do.

さらに、半導体集積回路装置Ｈのドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとを隣り合って配置することによって、プリント配線基板Ｐにおける配線設計が容易となり、配線長を短くすることができるので、ノイズなどによる誤動作を防止することができる。 Further, by arranging the drain terminal DRAIN and the monitor terminal MONI adjacent to each other in the semiconductor integrated circuit device H, the wiring design on the printed wiring board P can be facilitated and the wiring length can be shortened. Can be prevented.

また、三次巻き線の電圧によって二次放電終了を検出することができるので、トランス４の二次巻き線での電流が不要となり、電力の損失を大幅に低減することができる。 Further, since the end of the secondary discharge can be detected by the voltage of the tertiary winding, the current in the secondary winding of the transformer 4 becomes unnecessary, and the power loss can be greatly reduced.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

たとえば、前記実施の形態では、半導体集積回路装置Ｈのドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされた構成について記載したが、これらドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとは、たとえば、パッケージのコーナ部近傍にレイアウトしてもよい。 For example, in the above-described embodiment, the configuration in which the drain terminal DRAIN and the monitor terminal MONI of the semiconductor integrated circuit device H are laid out to be adjacent to each other has been described. It may be laid out near the corner portion.

図１２にドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとをパッケージのコーナ部近傍に隣接配置した例の外観裏面図を示す。 FIG. 12 is a rear view of the appearance of an example in which the drain terminal DRAIN and the monitor terminal MONI are arranged adjacent to each other in the vicinity of the corner of the package.

本実施例の外観上面図、外観側面図はそれぞれ図７、図９と同じである。本実施例ではパッケージの４辺に端子を配置し、端子の数は１２本と図８の１２本より増加しているためノーコネクト端子ＮＣが増加している。ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩを配置するコーナはプリント配線基板Ｐにおける配線設計が容易さを優先してパッケージのコーナであればどのコーナに配置してもよい。 The external top view and external side view of this example are the same as those in FIGS. 7 and 9, respectively. In this embodiment, terminals are arranged on the four sides of the package, and the number of terminals is 12, which is increased from 12 in FIG. The corner where the drain terminal DRAIN and the monitor terminal MONI are arranged may be arranged at any corner of the package as long as the wiring design on the printed wiring board P is given priority.

また、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩ以外の端子については同様に基板実装の容易さや必要とされる性能、または半導体チップのレイアウトに応じて適宜変更することが可能である。 Similarly, the terminals other than the drain terminal DRAIN and the monitor terminal MONI can be appropriately changed according to the ease of board mounting, the required performance, or the layout of the semiconductor chip.

これによっても、半導体集積回路装置Ｈとトランス４との配線長を短くすることが可能となり、耐ノイズ性を向上させることができる。 Also by this, the wiring length between the semiconductor integrated circuit device H and the transformer 4 can be shortened, and the noise resistance can be improved.

本発明は、ストロボ用の充電装置における高精度な充電の制御技術に適している。 The present invention is suitable for high-precision charging control technology in a strobe charging device.

本発明の一実施の形態による充電装置の回路図である。It is a circuit diagram of the charging device by one embodiment of the present invention. 図１の充電装置における動作例を示すタイミングチャートである。3 is a timing chart illustrating an operation example in the charging device of FIG. 1. 図２に続くタイミングチャートである。FIG. 3 is a timing chart following FIG. 2. 図１の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図である。FIG. 2 is an explanatory diagram showing a layout example of a semiconductor chip in a charge control unit provided in the charging device of FIG. 1. 図４の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図である。FIG. 5 is an explanatory diagram showing an example of wire bonding in a semiconductor integrated circuit device configured using the semiconductor chip of FIG. 4. 図５半導体集積回路装置の外観上面図である。5 is an external top view of the semiconductor integrated circuit device. 図５の半導体集積回路装置における外観側面図である。FIG. 6 is an external side view of the semiconductor integrated circuit device of FIG. 5. 図５の半導体集積回路装置における外観裏面図である。FIG. 6 is an external back view of the semiconductor integrated circuit device of FIG. 5. 図１の充電装置に用いられるトランスの端子配置の一例を示す説明図である。It is explanatory drawing which shows an example of the terminal arrangement | positioning of the transformer used for the charging device of FIG. 図９のトランスの回路図である。FIG. 10 is a circuit diagram of the transformer of FIG. 9. 図９のトランスと図５の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。It is explanatory drawing which showed an example of the printed wiring board with which the trans | transformer of FIG. 9 and the semiconductor integrated circuit device of FIG. 5 are mounted. 本発明の他の実施の形態による半導体集積回路装置における外観裏面図である。It is an external appearance rear view in the semiconductor integrated circuit device by other embodiment of this invention.

符号の説明Explanation of symbols

１充電装置
２出力コンデンサ
３ダイオード
４トランス
５バッテリ
６トランジスタ
７ＣＰＵ
８充電制御部
９出力電圧検出回路
１０二次放電終了検出回路
１１基準電圧生成部
１２充電開始制御ロジック部
１３一次電流しきい値調整回路
１４パワースイッチ部
１５一次電流検出回路
１６ＩＧＢＴドライバ
１７抵抗分圧部
１８コンパレータ
１９論理積回路
２０フリップフロップ
２１，２２インバータ
２３ディレイ回路
２４コンパレータ
２５１ショットパルス回路
２６フリップフロップ
２７ディレイ回路
２８論理積回路
２９パワースイッチ
３０抵抗
３１ドライバ
３２，３３論理積回路
３４，３５１ショットパルス回路
３６否定論理和回路
３７インバータ
３８フリップフロップ
３９コンパレータ
４０ディレイ回路
４１否定論理和回路
４２１ショットパルス回路
ＤＲＡＩＮドレイン端子
ＭＯＮＩモニタ端子
ＶＣ電源端子
ＦＵＬＬ出力電圧検出端子
ＣＨＧ充電開始端子
ＰＧＮＤグランド端子
ＩＧＢＴＧＤＲドライバ端子
ＦＬＳＷフラッシュスイッチ端子
ＣＨＧＡＤＪ充電調整端子
ＮＣノーコネクト端子
ＣＨ半導体チップ
Ｔ１〜Ｔ９チップ電極
ＢＷボンディングワイヤ
ＴＥ１，ＴＥ２一次巻き線端子
ＴＥ３二次巻き線端子
ＴＥ４ＧＮＤ接続端子
ＴＥ５三次巻き線端子
Ｌ１〜Ｌ５ランド 1 Charging Device 2 Output Capacitor 3 Diode 4 Transformer 5 Battery 6 Transistor 7 CPU
8 Charging Control Unit 9 Output Voltage Detection Circuit 10 Secondary Discharge End Detection Circuit 11 Reference Voltage Generation Unit 12 Charging Start Control Logic Unit 13 Primary Current Threshold Adjustment Circuit 14 Power Switch Unit 15 Primary Current Detection Circuit 16 IGBT Driver 17 Resistance Pressure unit 18 Comparator 19 AND circuit 20 Flip-flops 21 and 22 Inverter 23 Delay circuit 24 Comparator 25 1-shot pulse circuit 26 Flip-flop 27 Delay circuit 28 AND circuit 29 Power switch 30 Resistor 31 Drivers 32 and 33 AND circuit 34 35 One-shot pulse circuit 36 Negative OR circuit 37 Inverter 38 Flip-flop 39 Comparator 40 Delay circuit 41 Negative OR circuit 42 One-shot pulse circuit DRAIN Drain terminal MONI Monitor terminal VC Power supply terminal UL Output voltage detection terminal CHG Charging start terminal PGND Ground terminal IGBTTGDR Driver terminal FLSW Flash switch terminal CHGADJ Charging adjustment terminal NC No-connect terminal CH Semiconductor chip T1 to T9 Chip electrode BW Bonding wire TE1, TE2 Primary winding terminal TE3 Secondary winding Terminal TE4 GND connection terminal TE5 Tertiary winding terminal L1 to L5 Land

Claims

一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、
前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、
前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、前記二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第３の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする充電装置。 A transformer having a primary winding, a secondary winding, and a tertiary winding having one end connected to a reference potential;
A power switch for controlling a current flowing in the primary winding of the transformer;
A primary current detector that detects a primary current of the transformer and outputs a first detection signal when an arbitrary set value is reached;
A secondary discharge end detection unit that compares the voltage of the tertiary winding of the transformer and a reference potential, detects the end of energy emission of the transformer, and outputs a second detection signal;
The power switch is turned off when the first detection signal output from the primary current detection unit is input, and the second detection signal output from the secondary discharge end detection unit is input. A driver unit that outputs a control signal for turning on the power switch;
The voltage of the tertiary winding of the transformer and the reference voltage are compared to detect whether or not the charging completion voltage has been reached, and when the charging completion voltage is detected, a third detection signal for stopping the charging operation is An output voltage detector for outputting;
A charging device comprising: a reference voltage generation unit that generates a reference voltage to be supplied to the output voltage detection unit.

請求項１記載の充電装置において、
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする充電装置。 The charging device according to claim 1,
The primary current detector is
A comparator that compares the detected primary current with the threshold current and outputs the comparison result as a first detection signal;
And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when the driver unit outputs a control signal for turning on the power switch. Charging device.

外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、
前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第３の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする半導体集積回路装置。 A power switch for controlling the current flowing in the primary winding of the externally connected transformer;
A primary current detector that detects a primary current of the transformer and outputs a first detection signal when an arbitrary set value is reached;
The secondary discharge end detection that compares the voltage of the tertiary winding whose one end is connected to the reference potential of the transformer and the reference potential, detects the end of energy emission of the transformer, and outputs a second detection signal. And
The power switch is turned off when the first detection signal output from the primary current detection unit is input, and the power is output when the second detection signal output from the secondary discharge end detection unit is input. A driver unit that outputs a control signal for turning on the switch;
The voltage of the tertiary winding of the transformer and the reference voltage are compared to detect whether or not the charging completion voltage has been reached, and when the charging completion voltage is detected, a third detection signal for stopping the charging operation is An output voltage detector for outputting;
A semiconductor integrated circuit device comprising: a reference voltage generation unit that generates a reference voltage to be supplied to the output voltage detection unit.

請求項３記載の半導体集積回路装置において、
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 3.
The primary current detector is
A comparator that compares the detected primary current with the threshold current and outputs the comparison result as a first detection signal;
And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when the driver unit outputs a control signal for turning on the power switch. A semiconductor integrated circuit device.

請求項３または４記載の半導体集積回路装置において、
前記基準電圧生成部は、
半導体チップの略中央部にレイアウトされていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 3 or 4,
The reference voltage generator is
A semiconductor integrated circuit device laid out in a substantially central portion of a semiconductor chip.

請求項５記載の半導体集積回路装置において、
前記パワースイッチは、
前記半導体チップの任意の１辺の周辺部近傍にレイアウトされていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 5.
The power switch is
A semiconductor integrated circuit device laid out in the vicinity of a peripheral portion of an arbitrary side of the semiconductor chip.

請求項３〜６のいずれか１項に記載の半導体集積回路装置において、
外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、
前記第１の外部端子と前記第２の外部端子とは、隣り合って配置されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 3 to 6,
A first external terminal to which a tertiary winding of the transformer to be externally connected is connected;
A second external terminal to which a primary winding of the transformer to be externally connected is connected,
The semiconductor integrated circuit device, wherein the first external terminal and the second external terminal are arranged adjacent to each other.

請求項３〜６のいずれか１項に記載の半導体集積回路装置において、
外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、
前記第１の外部端子と前記第２の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に隣接して配置されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 3 to 6,
A first external terminal to which a tertiary winding of the transformer to be externally connected is connected;
A second external terminal to which a primary winding of the transformer to be externally connected is connected,
The semiconductor integrated circuit device, wherein the first external terminal and the second external terminal are disposed adjacent to a corner portion of a package of the semiconductor integrated circuit device.