JP2009232636A - Charging device and semiconductor integrated circuit device - Google Patents
Charging device and semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP2009232636A JP2009232636A JP2008077531A JP2008077531A JP2009232636A JP 2009232636 A JP2009232636 A JP 2009232636A JP 2008077531 A JP2008077531 A JP 2008077531A JP 2008077531 A JP2008077531 A JP 2008077531A JP 2009232636 A JP2009232636 A JP 2009232636A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- voltage
- terminal
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
Description
本発明は、カメラ用のストロボなどに用いられる充電装置における充電技術に関し、特に、フライバック式のトランスを用いた充電装置における充電制御に有効な技術に関する。 The present invention relates to a charging technology in a charging device used for a strobe for a camera, and more particularly to a technology effective for charging control in a charging device using a flyback transformer.
カメラ用ストロボなどに用いられるコンデンサ充電装置として、たとえば、フライバック式のトランスを用いたものが広く知られている(特許文献1参照)。この種のコンデンサ充電装置は、たとえば、コンデンサ充電装置の出力電圧Voutをトランスの一次側で検出し、該出力電圧Voutが所望の電圧に達したことを検知し、充電動作を停止するものがある。 As a capacitor charging device used in a camera strobe or the like, for example, a device using a flyback transformer is widely known (see Patent Document 1). This type of capacitor charging device, for example, detects the output voltage Vout of the capacitor charging device on the primary side of the transformer, detects that the output voltage Vout has reached a desired voltage, and stops the charging operation. .
出力電圧Voutをトランスの一次側で検出する技術について、以下に説明する。 A technique for detecting the output voltage Vout on the primary side of the transformer will be described below.
まず、充電動作中に、トランスの一次側に接続されたスイッチ(MOS(Metal Oxide Semiconductorトランジスタ)がONからOFFになると、該トランスに蓄積された磁気エネルギを放出するためトランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。 First, during a charging operation, when a switch (MOS (Metal Oxide Semiconductor Transistor)) connected to the primary side of the transformer is turned from ON to OFF, the voltage on the secondary side of the transformer is released to release the magnetic energy accumulated in the transformer. Rises and charges the output capacitor connected to the secondary side.
このときにトランスの一次側のスイッチのドレイン端子には、トランスの巻き線比に応じた電圧が発生し、その電圧VBは次式であらわされる。
VB=N1/N2×Vout+Vbat (式1)
ここで、N1はトランスの一次側の巻き線数、N2は、トランスの二次側の巻き数、Vbatは、トランスに与えられる電圧である。
したがって、式1より、VBの電圧よりVbatを減じ、その数値に係数kを乗じることによって、出力電圧Voutに比例した電圧を得ることができる。kを基準電圧に適合するように調節し、ここで得た電圧を比較器によって基準電圧と比較することで充電完了を検出する。
At this time, a voltage corresponding to the winding ratio of the transformer is generated at the drain terminal of the primary switch of the transformer, and the voltage VB is expressed by the following equation.
VB = N1 / N2 × Vout + Vbat (Formula 1)
Here, N1 is the number of windings on the primary side of the transformer, N2 is the number of windings on the secondary side of the transformer, and Vbat is a voltage applied to the transformer.
Therefore, from
しかしながら、上記した出力電圧Voutの検出技術には、以下の問題がある。 However, the above-described detection technique for the output voltage Vout has the following problems.
VBから出力電圧Voutに比例した電圧を求めるときに、Vbatを減じてk倍する演算が必要となる。これはトランスの一次側と基準電位との間に、第1の抵抗、トランジスタ、および第2の抵抗を直列接続することにより実現している。 When obtaining a voltage proportional to the output voltage Vout from VB, an operation of subtracting Vbat and multiplying by k is required. This is realized by connecting a first resistor, a transistor, and a second resistor in series between the primary side of the transformer and the reference potential.
この方式では、トランジスタの温度特性ばらつきの影響を大きく受けてしまうことになる。出力電圧Voutの検出は、一般的に±1%程度の精度が要求されるが、トランジスタのばらつきにより必要な精度が満たせないという問題があった。 This method is greatly affected by variations in transistor temperature characteristics. The detection of the output voltage Vout generally requires an accuracy of about ± 1%, but there is a problem that the required accuracy cannot be satisfied due to transistor variations.
また、トランスの一次側に接続されたスイッチがONした直後にパルス状の電流が該スイッチに流れる。これは、スイッチの寄生容量に充電された電荷が放電されことで流れるものである。 Further, immediately after the switch connected to the primary side of the transformer is turned on, a pulsed current flows through the switch. This flows as the electric charge charged in the parasitic capacitance of the switch is discharged.
このパルス電流が大きく流れることによって、電流検出しきい値を越えてしまうと誤動作を起こしてしまうという問題がある。 There is a problem that a malfunction occurs when the current detection threshold is exceeded due to a large flow of the pulse current.
さらに、コンデンサ充電装置には、トランス内のエネルギ放出終了を検出する二次放電終了検出回路が設けられている。この二次放電終了検出回路は、一般にトランスの一次側に接続されたスイッチのドレイン端子を測定することによって二次放電を検出している。 Further, the capacitor charging device is provided with a secondary discharge end detection circuit for detecting the end of energy release in the transformer. This secondary discharge end detection circuit generally detects a secondary discharge by measuring the drain terminal of a switch connected to the primary side of the transformer.
ドレイン端子は、通常30V程度の高電圧がかかる端子であるので、二次放電終了検出回路は、その高電圧に耐えられる高耐圧素子によって構成する必要があり、そのために、該素子が大型化し、コストが上昇し、レイアウト面積が大きくなってしまうという問題がある。 Since the drain terminal is usually a terminal to which a high voltage of about 30 V is applied, the secondary discharge end detection circuit needs to be configured by a high voltage element that can withstand the high voltage. There is a problem that the cost increases and the layout area increases.
これら問題点を解決する技術として、たとえば、フライバック式のトランスに三次巻き線を追加するものがある。 As a technique for solving these problems, for example, there is a technique in which a tertiary winding is added to a flyback transformer.
充電動作中に、トランスの一次側に接続されたスイッチがONからOFFになると、該トランスに蓄積された磁気エネルギを放出するため、トランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。 During the charging operation, when the switch connected to the primary side of the transformer turns from ON to OFF, the magnetic energy stored in the transformer is released, so the voltage on the secondary side of the transformer rises and connects to the secondary side The charged output capacitor is charged.
このときにトランスの三次側端子にはトランスの巻き線比に応じた電圧が発生し、その電圧VCは次式であらわされる。 At this time, a voltage corresponding to the winding ratio of the transformer is generated at the tertiary terminal of the transformer, and the voltage VC is expressed by the following equation.
VC=N3/N2×Vout (式2)
ここで、N3は、トランスの三次側の巻き数であり、N2は、トランスの二次側の巻き数である。
VC = N3 / N2 × Vout (Formula 2)
Here, N3 is the number of turns on the tertiary side of the transformer, and N2 is the number of turns on the secondary side of the transformer.
したがって、式2より電圧VCの電圧からVbatを減じる必要がなく、出力電圧Voutに比例した電圧を得ることができる。ここで得た電圧を比較器で基準電圧と比較することで充電完了を検出することができる。
Therefore, it is not necessary to subtract Vbat from the voltage VC from
この場合、トランジスタを必要としないため、電圧VCの電圧は温度ばらつきがほとんどなく、温度保障された基準電圧を使用することで充電完了の検出を温度の影響なく正確に検出することを可能にすることができる。 In this case, since the transistor is not required, the voltage VC has almost no temperature variation, and the use of the temperature-guaranteed reference voltage makes it possible to accurately detect the completion of charging without the influence of temperature. be able to.
また、トランスの二次側に流れる電流の監視は、該トランスの二次側と基準電位との間に電流検出用の抵抗を接続し、該抵抗に流れる電流が0となることを検出している。 Also, the current flowing through the secondary side of the transformer is monitored by connecting a current detection resistor between the secondary side of the transformer and the reference potential, and detecting that the current flowing through the resistor becomes zero. Yes.
この種のトランスに三次巻き線を追加して出力電圧を検出する技術として、トランスの1次コイルに流れる電流をON/OFFするスイッチング素子のオフ時に接地電位を基準として3次コイルの一端に電圧を生じさせ、その電圧を所定電圧と比較し所定電圧よりも大きければ、スイッチング素子のオン・オフ動作を停止させるものがある(たとえば、特許文献2参照)。
ところが、上記のような充電装置における出力電圧の検出技術では、次のような問題点があることが本発明者により見い出された。 However, the inventor has found that the output voltage detection technique in the charging apparatus as described above has the following problems.
すなわち、トランスに三次巻き線を追加して出力電圧を検出する場合、スイッチがONした直後にパルス状の電流が流れる電流ノイズの問題には対処することができないという問題がある。 That is, when the output voltage is detected by adding a tertiary winding to the transformer, there is a problem that the problem of current noise in which a pulsed current flows immediately after the switch is turned on cannot be dealt with.
近年、トランスには小型化が要求されており、そのためにトランスの端子数も少なくなり、たとえば、5ピン以下の端子数が一般的となっている。その場合、グランド(GND)端子、1次巻き線端子、ならびに三次巻き線端子がトランスの同じ辺側に配置されることになる。 In recent years, transformers have been required to be miniaturized. For this reason, the number of terminals of the transformer is reduced, and for example, the number of terminals of 5 pins or less is common. In that case, the ground (GND) terminal, the primary winding terminal, and the tertiary winding terminal are arranged on the same side of the transformer.
一次側の出力電圧Voutを検出する回路は、一般的に半導体集積回路装置に設けられており、該半導体集積回路装置のピン配置に配慮がない場合、大電流が流れる経路(トランスの一次側に接続されるスイッチに接続される端子)と電圧検出用の信号経路(トランスの三次側端子に発生する電圧をモニタする端子)とが交差し、ノイズによる誤動作の原因となる問題が潜在的に含んでいる。 A circuit for detecting the output voltage Vout on the primary side is generally provided in a semiconductor integrated circuit device. When there is no consideration for the pin arrangement of the semiconductor integrated circuit device, a path through which a large current flows (on the primary side of the transformer) The terminal connected to the connected switch) and the signal path for voltage detection (the terminal that monitors the voltage generated at the tertiary terminal of the transformer) cross each other, potentially causing a malfunction due to noise. It is out.
また、トランスの二次側に流れる電流を電流検出用の抵抗によって検出するので、該抵抗によるロスが発生してしまい、充電効率が低下してしまうばかりでなく、部品点数が増加してしまうという問題がある。 In addition, since the current flowing through the secondary side of the transformer is detected by a resistor for current detection, a loss due to the resistor is generated, and not only charging efficiency is lowered but also the number of components is increased. There's a problem.
さらに、出力電圧の検出を高精度に行うためには、基準電圧に高い精度が要求されることになる。たとえば、出力電圧Voutは、通常、約300V付近で使用される。出力電圧Voutに必要とされる精度は±1%程度であるため、±3V以内の検出精度が必要となる。 Furthermore, in order to detect the output voltage with high accuracy, high accuracy is required for the reference voltage. For example, the output voltage Vout is normally used in the vicinity of about 300V. Since the accuracy required for the output voltage Vout is about ± 1%, a detection accuracy within ± 3 V is required.
三次巻き線数N3と二次巻き線数N2との比は、通常、10〜20倍程度が使用され、たとえば、20倍とすると、電圧検出用の信号経路での検出は、約0.15Vの精度が要求される。 The ratio of the number of tertiary windings N3 and the number of secondary windings N2 is normally about 10 to 20 times. For example, when the ratio is 20 times, detection in the signal path for voltage detection is about 0.15V. Accuracy is required.
実際には、トランス巻き線比のばらつき、コンパレータのオフセットなどばらつき要因があるため、基準電圧には、電圧検出用の信号経路電圧に要求される精度の1/10の精度、すなわち±0.015Vの高い精度が理想とされる。 Actually, since there are variations such as variations in transformer winding ratio and comparator offset, the reference voltage has an accuracy of 1/10 of the accuracy required for the signal path voltage for voltage detection, that is, ± 0.015V. High accuracy is ideal.
半導体チップは、たとえば、プラスチックパッケージなどに封入されるが、このプラスチックが硬化する際に機械的な応力が蓄積され、定常的に半導体チップに応力がかかってしまう。 For example, a semiconductor chip is enclosed in a plastic package or the like, but mechanical stress is accumulated when the plastic is cured, and the semiconductor chip is constantly stressed.
この応力は、半導体チップ外周にいくほど大きくなり、半導体チップ中心付近では応力が小さい。半導体チップに応力がかかると、半導体チップの特性(たとえば、電圧源の電圧値)に影響を与えてしまう恐れが生じる。 This stress increases toward the outer periphery of the semiconductor chip, and the stress is small near the center of the semiconductor chip. When stress is applied to the semiconductor chip, there is a risk of affecting the characteristics of the semiconductor chip (for example, the voltage value of the voltage source).
基準電圧源のような高い精度を必要とする回路では、この応力による影響が無視できず、たとえば充電完了検出電圧が意図した電圧とならず、最悪の場合、充電するコンデンサの耐圧を越えてしまい、コンデンサを破壊してしまうという問題がある。ここまで極端に検出電圧がずれなくても、歩留まり低下など製造上の問題となることになる。 In a circuit that requires high accuracy, such as a reference voltage source, the effect of this stress cannot be ignored.For example, the charge completion detection voltage does not become the intended voltage, and in the worst case, it exceeds the withstand voltage of the capacitor to be charged. There is a problem of destroying the capacitor. Even if the detection voltage does not deviate so far, manufacturing problems such as a decrease in yield will occur.
本発明の目的は、充電時における電圧サイクル制御を高精度に行い、充電効率を大幅に向上させることのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of performing voltage cycle control at the time of charging with high accuracy and greatly improving charging efficiency.
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明は、一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第1の検出信号を出力する一次電流検出部と、前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第2の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第1の検出信号が入力された際に前記パワースイッチをOFFし、二次放電終了検出部から出力された第2の検出信号が入力された際に前記パワースイッチをONする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。 The present invention relates to a transformer having a primary winding, a secondary winding, and a tertiary winding having one end connected to a reference potential, and a power switch for controlling a current flowing in the primary winding of the transformer A primary current detector that detects a primary current of the transformer and outputs a first detection signal when an arbitrary set value is reached, and compares the voltage of the third winding of the transformer and a reference potential. A secondary discharge end detection unit for detecting the end of energy release of the transformer and outputting a second detection signal; and the power switch when the first detection signal output from the primary current detection unit is input. And a driver unit that outputs a control signal for turning on the power switch when the second detection signal output from the secondary discharge end detection unit is input, and the voltage and reference of the tertiary winding of the transformer Compare with voltage An output voltage detection unit that detects whether or not the charging completion voltage has been reached, and outputs a detection signal that stops the charging operation upon detecting that the charging completion voltage has been reached, and a reference voltage supplied to the output voltage detection unit And a reference voltage generation unit for generating.
また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第1の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをONする制御信号を出力した際に、任意の期間、前記比較部から出力される第1の検出信号の出力を停止する信号出力マスク部とを備えたものである。 Further, according to the present invention, the primary current detection unit compares the detected primary side current with a threshold current, and outputs a comparison result as a first detection signal, and the driver unit includes the power And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when a control signal for turning on the switch is output.
さらに、本願のその他の発明の概要を簡単に示す。 Furthermore, the outline | summary of the other invention of this application is shown briefly.
本発明は、充電装置に用いられる半導体集積回路装置であって、外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第1の検出信号を出力する一次電流検出部と、前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第2の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第1の検出信号が入力された際に前記パワースイッチをOFFし、二次放電終了検出部から出力された第2の検出信号が入力された際に前記パワースイッチをONする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。 The present invention relates to a semiconductor integrated circuit device used in a charging device, which is a power switch that controls a current flowing in a primary winding of an externally connected transformer, detects a primary current of the transformer, and has an arbitrary set value The primary current detection unit that outputs the first detection signal when the voltage reaches the reference voltage, and the voltage of the tertiary winding having one end connected to the reference potential of the transformer and the reference potential are compared. A secondary discharge end detection unit that detects the end of discharge and outputs a second detection signal; and when the first detection signal output from the primary current detection unit is input, the power switch is turned off, The driver unit that outputs a control signal for turning on the power switch when the second detection signal output from the secondary discharge end detection unit is input is compared with the voltage of the tertiary winding of the transformer and a reference voltage. An output voltage detector that detects whether or not the charging completion voltage has been reached and outputs a detection signal that stops the charging operation upon detecting that the charging completion voltage has been reached, and a reference voltage that is supplied to the output voltage detector And a reference voltage generation unit for generation.
また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第1の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをONする制御信号を出力した際に、任意の期間、前記比較部から出力される第1の検出信号の出力を停止する信号出力マスク部とを備えたものである。 Further, according to the present invention, the primary current detection unit compares the detected primary side current with a threshold current, and outputs a comparison result as a first detection signal, and the driver unit includes the power And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when a control signal for turning on the switch is output.
さらに、本発明は、前記基準電圧生成部が、半導体チップの略中央部にレイアウトされているものである。 Further, in the present invention, the reference voltage generation unit is laid out in a substantially central portion of the semiconductor chip.
また、本発明は、記パワースイッチが、前記半導体チップの任意の1辺の周辺部近傍にレイアウトされているものである。 Further, according to the present invention, the power switch is laid out in the vicinity of a peripheral portion of any one side of the semiconductor chip.
さらに、本発明は、外部接続される前記トランスの三次巻き線が接続される第1の外部端子と、外部接続される前記トランスの一次巻き線が接続される第2の外部端子とを備え、前記第1の外部端子と前記第2の外部端子とは、隣り合って配置されているものである。 Furthermore, the present invention comprises a first external terminal to which a tertiary winding of the transformer to be externally connected is connected, and a second external terminal to which a primary winding of the transformer to be externally connected is connected, The first external terminal and the second external terminal are arranged adjacent to each other.
また、本発明は、外部接続される前記トランスの三次巻き線が接続される第1の外部端子と、外部接続される前記トランスの一次巻き線が接続される第2の外部端子とを備え、前記第1の外部端子と前記第2の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に互いに対向するように配置されているものである。 Further, the present invention comprises a first external terminal to which a tertiary winding of the transformer to be externally connected is connected, and a second external terminal to which a primary winding of the transformer to be externally connected is connected, The first external terminal and the second external terminal are arranged to face each other at a corner portion of the package of the semiconductor integrated circuit device.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1)精度の高い充電制御を行うことができ、信頼性が高く、かつ高性能な充電装置を実現することができる。 (1) Charge control with high accuracy can be performed, and a highly reliable and high-performance charging device can be realized.
(2)また、二次側出力の電力損失を低減することができるので、効率よく充電を行うことができる。 (2) Moreover, since the power loss of a secondary side output can be reduced, it can charge efficiently.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図1は、本発明の一実施の形態による充電装置の回路図、図2は、図1の充電装置における動作例を示すタイミングチャート、図3は、図2に続くタイミングチャート、図4は、図1の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図、図5は、図4の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図、図6は、図5の半導体集積回路装置の外観上面図、図7は、図5の半導体集積回路装置における外観側面図、図8は、図5の半導体集積回路装置における外観裏面図、図9は、図1の充電装置に用いられるトランスの端子配置の一例を示す説明図、図10は、図9のトランスの回路図、図11は、図9のトランスと図5の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。 1 is a circuit diagram of a charging device according to an embodiment of the present invention, FIG. 2 is a timing chart showing an operation example of the charging device of FIG. 1, FIG. 3 is a timing chart following FIG. 2, and FIG. FIG. 5 is an explanatory diagram showing a layout example of a semiconductor chip in a charge control unit provided in the charging device of FIG. 1, and FIG. 5 is an explanation showing an example of wire bonding in a semiconductor integrated circuit device configured using the semiconductor chip of FIG. 6 is an external top view of the semiconductor integrated circuit device of FIG. 5, FIG. 7 is an external side view of the semiconductor integrated circuit device of FIG. 5, and FIG. 8 is an external back view of the semiconductor integrated circuit device of FIG. 9 is an explanatory diagram showing an example of a terminal arrangement of a transformer used in the charging device of FIG. 1, FIG. 10 is a circuit diagram of the transformer of FIG. 9, FIG. 11 is a transformer of FIG. 9, and a semiconductor integrated circuit of FIG. Equipment and implemented That is an explanatory diagram showing an example of a printed wiring board.
本実施の形態において、充電装置1は、たとえば、カメラ用ストロボのコンデンサを充電する充電回路である。充電装置1は、図1に示すように、出力コンデンサ2、ダイオード3、トランス4、バッテリ5、トランジスタ6、CPU(Central Processing Unit)7、および充電制御部8から構成されている。
In the present embodiment, charging
充電制御部8は、出力電圧検出回路9、二次放電終了検出回路10、基準電圧生成部11、充電開始制御ロジック部12、一次電流しきい値調整回路13、パワースイッチ部14、一次電流検出回路15、およびIGBTドライバ16から構成されている。この充電制御部8は、たとえば、1パッケージの半導体集積回路装置として構成されている。
The
充電制御部8は、外部端子として、出力電圧検出端子FULL、充電開始端子CHG、充電調整端子CHGADJ、フラッシュスイッチ端子FLSW、電源電圧VCCが接続される電源端子VC、第1の外部端子となるモニタ端子MONI、第2の外部端子となるドレイン端子DRAIN、グランド端子PGND、ならびにドライバ端子IGBTGDRがそれぞれ設けられている。
The
トランス4は、フライバック式のトランスよりなり、基準電位(GND)接地された3次巻き線を有した構成からなる。トランス4において、2次側巻き線の一方の接続部には、整流用のダイオード3のアノードが接続されており、2次側巻き線の他方の接続部には、基準電位が接続されている。
The
ダイオード3のカソードには、出力コンデンサ2の一方の接続部、およびトランジスタ6の一方の接続部がそれぞれ接続されており、該出力コンデンサ2の他方の接続部には基準電位が接続されている。
One connection portion of the
また、トランジスタ6の他方の接続部には、基準電位が接続されており、該トランジスタ6のゲートには、充電制御部8の外部端子であるドライバ端子IGBTGDRが接続されている。
A reference potential is connected to the other connection portion of the transistor 6, and a driver terminal IGBTTGDR which is an external terminal of the
このトランジスタ6は、たとえば、IGBT(Insulated Gate Bipolar Transistor)からなり、ストロボの発光を制御する充電制御部8のドライバ端子IGBTGDRから出力される制御信号に基づいて、ON/OFF制御される。
The transistor 6 is made of, for example, an IGBT (Insulated Gate Bipolar Transistor), and is ON / OFF-controlled based on a control signal output from the driver terminal IGBTTGDR of the
ダイオード3のカソードは、充電装置1の出力部となり、出力電圧Voutが出力される。トランス4における1次側巻き線の一方の接続部には、バッテリ5が接続されており、このバッテリ5から電源電圧Vbatが供給される。
The cathode of the
また、トランス4の1次側巻き線の他方の接続部には、充電制御部8のドレイン端子DRAINが接続されており、該トランス4の3次側巻き線には、充電制御部8のモニタ端子MONIが接続されている。充電制御部8の電源端子VCCには、電源電圧が接続され、充電制御部8のグランド端子PGNDには、基準電位が接続されている。
Further, the drain terminal DRAIN of the charging
これら外部端子のうち、出力電圧検出端子FULL、充電開始端子CHG、およびフラッシュスイッチ端子FLSWは、CPU7に設けられた外部端子にそれぞれ接続されている。CPU7は、充電装置1におけるすべての制御を司る。
Among these external terminals, the output voltage detection terminal FULL, the charging start terminal CHG, and the flash switch terminal FLSW are connected to external terminals provided in the
出力電圧検出部となる出力電圧検出回路9は、抵抗分圧部17、コンパレータ18、論理積回路19、フリップフロップ20、インバータ21,22、およびディレイ回路23から構成されている。この出力電圧検出回路9は、充電完了電圧に達したことを検出すると、CPU7に対して検出信号を出力し、充電動作を停止させる。
The output
二次放電終了検出部となる二次放電終了検出回路10は、コンパレータ24からなる。コンパレータ24は、モニタ端子MONIの電圧と基準電位とを比較してトランス4内のエネルギ放出終了を検出し、第2の検出信号となる駆動制御信号を出力する。基準電圧生成部11は、基準電圧VREFを生成し、出力電圧検出回路9に供給する。
The secondary discharge
充電開始制御ロジック部12は、CPU7から、充電開始端子CHGを介して入力される充電開始信号を受けて充電を開始する。充電開始制御ロジック部12は、1ショットパルス回路25、フリップフロップ26、ディレイ回路27、および論理積回路28から構成されている。
The charge start
一次電流しきい値調整回路13は、一次側コイルの電流ピーク検出値を調整する。パワースイッチ部14は、LDMOS(Laterally Diffused Metal Oxide Semiconductor)トランジスタなどからなるパワースイッチ29、一次側電流検出用の抵抗30、ドライバ31、論理積回路32,33、1ショットパルス回路34,35、否定論理和回路36、インバータ37、およびフリップフロップ38から構成されている。
The primary current threshold adjustment circuit 13 adjusts the current peak detection value of the primary coil. The
一次電流検出部となる一次電流検出回路15は、トランス4の1次コイルに流れる電流をON/OFF制御するパワースイッチに流れる電流を検出する抵抗30の降下電圧を利用して検出し、該パワースイッチをOFFする。この一次電流検出回路15は、コンパレータ39、ディレイ回路40、否定論理和回路41、ならびに1ショットパルス回路42から構成されている。
The primary
IGBTドライバ16は、CPU7から充電制御部8のフラッシュスイッチ端子FLSWを介して入力される制御信号に基づいて、トランジスタ6を駆動する信号を出力する。
The
充電制御部8のモニタ端子MONIには、抵抗分圧部17の入力部、コンパレータ24の一方の入力部がそれぞれ接続されている。
The monitor terminal MONI of the charging
抵抗分圧部17は、モニタ端子MONIに入力される電圧を分圧して出力する。抵抗分圧部17の出力部には、コンパレータ18の一方の入力部が接続されており、該コンパレータ18の他方の入力部には、基準電圧生成部11が生成した基準電圧VREFが入力されるように接続されている。
The
コンパレータ18は、抵抗分圧部17が分圧した電圧と基準電圧VREFとを比較し、第3の検出信号となる比較結果を出力する。コンパレータ18の出力部には、論理積回路19の一方の入力部が接続されており、該論理積回路19の他方の入力部には、ディレイ回路23の出力部が接続されている。ディレイ回路23は、インバータ22から出力された信号を任意の時間遅延させて出力する。
The
論理積回路19の出力部には、フリップフロップ20のセット端子Sが接続されている。フリップフロップ20のリセット端子R、および1ショットパルス回路25の入力部には、充電開始端子CHGが接続されており、該フリップフロップ20の出力端子Qには、インバータ21の入力部が接続されている。
The set terminal S of the flip-
このインバータ21の出力部には、出力電圧検出端子FULL、およびフリップフロップ26のリセット端子Rがそれぞれ接続されている。1ショットパルス回路25の出力部には、1ショットパルス回路25の出力部には、フリップフロップ26のセット端子Sが接続されており、該フリップフロップ26の出力端子Qには、ディレイ回路27の入力部、および論理積回路28の一方の入力部がそれぞれ接続されている。
An output voltage detection terminal FULL and a reset terminal R of the flip-
ディレイ回路27の出力部には、論理積回路28の他方の入力部が接続されており、該論理積回路28の出力部には、論理積回路33の一方の入力部、1ショットパルス回路34の入力部、および論理積回路32の一方の入力部がそれぞれ接続されている。
The other input section of the AND
1ショットパルス回路34の出力部には、否定論理和回路36の一方の入力部が接続されており、該否定論理和回路36の他方の入力部には、1ショットパルス回路42の出力部が接続されている。ディレイ回路27は、フリップフロップ26の出力端子Qから出力された信号を任意の時間遅延させて出力する。
One input part of the NOR
否定論理和回路36の出力部には、インバータ37の入力部が接続されており、このインバータ37の出力部には、フリップフロップ38のセット端子Sが接続されている。また、フリップフロップ38のリセット端子Rには、1ショットパルス回路35の出力部が接続されており、該フリップフロップ38の出力端子Qには、論理積回路32の他方の入力部が接続されている。
An input part of the
論理積回路32の出力部には、ドライバ部であるドライバ31の入力部、信号出力マスク部を構成するディレイ回路40の入力部、およびインバータ22の入力部がそれぞれ接続されており、該ドライバ31の出力部には、パワースイッチ部14のゲートが接続されている。
The output part of the AND circuit 32 is connected to the input part of the
パワースイッチ部14の一方の接続部(ドレイン側)には、ドレイン端子DRINが接続されており、該パワースイッチ部14の他方の接続部(ソース側)には、抵抗30の一方の接続部、およびコンパレータ39の他方の入力部がそれぞれ接続されている。また、抵抗30の他方の接続部には、グランド端子PGNDが接続されている。
A drain terminal DRIN is connected to one connection portion (drain side) of the
比較部であるコンパレータ39は、抵抗30によって検出された一次側電流に比例した電圧と一次電流しきい値調整回路13から出力されたしきい値とを比較し、第1の検出信号となる比較結果を出力する。
The
一次電流しきい値調整回路13の入力部には、充電調整端子CHGADJが接続されており、該一次電流しきい値調整回路13の出力部には、コンパレータ39の一方の入力部が接続されている。
A charge adjustment terminal CHGADJ is connected to the input portion of the primary current threshold adjustment circuit 13, and one input portion of the
充電調整端子CHGADJには、任意の電圧が(たとえば、電源電圧を抵抗R1,R2で分圧した電圧)が入力されており、一次電流の検出しきい値を調整する。 An arbitrary voltage (for example, a voltage obtained by dividing the power supply voltage by resistors R1 and R2) is input to charge adjustment terminal CHGADJ, and the primary current detection threshold value is adjusted.
コンパレータ39の出力部には、信号出力マスク部を構成する否定論理和回路41の一方の入力部が接続されており、否定論理和回路41の他方の入力部には、ディレイ回路40の出力部が接続されている。否定論理和回路41の出力部には、1ショットパルス回路42の入力部が接続されている。ディレイ回路40は、論理積回路32から出力された信号を任意の時間遅延させて出力する。
One input part of the NOR
次に、本実施の形態による充電装置1における動作について、図2、および図3のタイミングチャートを用いて説明する。
Next, the operation of the
図2は、充電装置1における充電開始時におけるタイミングチャートであり、図3は、充電装置1における充電終了時におけるタイミングチャートである。
FIG. 2 is a timing chart at the start of charging in the
図2、ならびに図3において、上方から下方にかけては、充電制御部8の充電開始端子CHGに入力される充電開始信号、充電制御部8の出力電圧検出端子FULLから出力される検出信号、ドライバ31から出力されるパワースイッチ部14の制御信号、ディレイ回路40から出力される遅延信号TIME、トランス4の一次側コイルに流れる電流I1、トランス4の二次側コイルに流れる電流I2、充電制御部8のドレイン端子DRAINの電圧VDRAIN、充電制御部8のモニタ端子MONIの電圧VMOI、充電装置1の出力電圧Voutのそれぞれの信号タイミングについて示している。
2 and 3, from the top to the bottom, a charge start signal input to the charge start terminal CHG of the
まず、図2に示すように、充電開始端子CHGにCPU7から出力される充電開始信号が入力されると、充電開始制御ロジック部12のラッチ26がセットされてパワースイッチ29がONとなる。パワースイッチ29がONすることにより、トランス4に電流I1が流れ始める。
First, as shown in FIG. 2, when a charge start signal output from the
また、コンパレータ39は、抵抗30によって検出された一次側電流と一次電流しきい値調整回路13から出力されたしきい値とを比較する。このとき、論理積回路32の出力部から出力された信号は、ディレイ回路40によって任意の期間遅延されたHiレベルの遅延信号TIMEとして出力される。
The
このHiレベルの遅延信号TIMEが出力されている期間は、コンパレータ39の出力が否定論理和回路41によってマスクされることになる。パワースイッチ29がONした直後は、該パワースイッチ29の寄生容量に充電された電荷が放電されることによってパルス状の電流が流れるが、このパルス状に流れる電流を遅延信号TIMEによってマスクすることにより、正確なコンパレータ39の比較結果を得ることができる。このマスク期間は、遅延信号TIMEがLoレベルとなると終了する。
During the period when the high-level delay signal TIME is output, the output of the
そして、マスク期間が終了すると、電流I1がトランス4の一次側のコイル成分にしたがって徐々に上昇する。この時、トランスの巻き線比によって、電圧VDRAINは、パワースイッチ29のオン抵抗をRonとして、I1×Ron×N1/N2となり、電圧VMONIは、(VDRAIN−Vbat)×N3/N2となる。ここで、N1はトランス4の一次巻き線数、N2はトランス4の二次巻き線数、N3はトランス4の三次巻き線数である。
When the mask period ends, the current I1 gradually increases according to the coil component on the primary side of the
やがて、電流I1が、充電調整端子CHGADJに入力された電圧により、一次電流検出回路15で決まる電流しきい値に達すると、コンパレータ39がそれを検出し、1ショットパルス回路42からパワースイッチ29をOFFする信号が出力され、該パワースイッチ29がOFFOFFとなる。
Eventually, when the current I1 reaches the current threshold value determined by the primary
パワースイッチ29がOFFすると、トランス4に蓄積された磁気エネルギーが放出されて、該トランジスタ4の二次側に電流I2が流れる。この時、トランス4の巻き線比によって、電圧VDRAINは、N1/N2×Vout+Vbatとなり、電圧VMONIは、N3/N2×Voutとなる。
When the
電流I2が流れることで、出力コンデンサ2に電荷が蓄積されて出力電圧Voutが上昇(充電される)する。その後、蓄積された磁気エネルギーが徐々に減少し、それに伴い電流I2が徐々に減少し、やがて電流I2が略0Aとなる。
When the current I2 flows, charges are accumulated in the
電流I2が0となると、電圧VMONIは略0Vとなる。二次放電終了検出回路10は、電圧VMONIが略0Vとなったことを検出すると、駆動制御信号を出力してパワースイッチ29をONさせる。
When the current I2 becomes 0, the voltage VMONI becomes substantially 0V. When detecting that the voltage VMONI has become approximately 0 V, the secondary discharge
上記したパワースイッチ29のON/OFF動作は自励的に繰り返され、出力電圧Voutが上昇していくことになる。これに伴い、パワースイッチ29がOFF時の電圧VMONIもVMONI=N3/N2×Voutであるから上昇する。
The above-described ON / OFF operation of the
続いて、図3に示すように、出力電圧検出回路18は、電圧VMONIを監視し、電圧VMONIが基準電圧VREFに達することをコンパレータ18が検出すると検出信号を出力する。これにより、出力電圧検出端子FULLから出力されるHiレベルの検出信号が出力されるとともに、充電開始制御ロジック部12のラッチ26をリセットし、充電動作が終了となる。
Subsequently, as shown in FIG. 3, the output
次に、半導体集積回路装置として構成されている充電制御部8におけるレイアウトについて、図4の半導体チップCHのレイアウトの説明図を用いて説明する。
Next, the layout in the
図4において、半導体チップCHの左側周辺部には、上方から下方にかけて、ドレイン端子DRAINと接続されるチップ電極T1、モニタ端子MONIと接続されるチップ電極T2、電源電圧VCCが接続される電源端子VCと接続されるチップ電極T3、出力電圧検出端子FULLと接続されるチップ電極T4、および充電開始端子CHGと接続されるチップ電極T5がそれぞれレイアウトされている。 In FIG. 4, on the left peripheral portion of the semiconductor chip CH, from top to bottom, a chip electrode T1 connected to the drain terminal DRAIN, a chip electrode T2 connected to the monitor terminal MONI, and a power supply terminal to which the power supply voltage VCC is connected. A chip electrode T3 connected to the VC, a chip electrode T4 connected to the output voltage detection terminal FULL, and a chip electrode T5 connected to the charge start terminal CHG are laid out.
また、半導体チップCHの右側周辺部には、上方から下方にかけて、グランド端子PGNDと接続されるチップ電極T6、ドライバ端子IGBTGDRと接続されるチップ電極T7、フラッシュスイッチ端子FLSWと接続されるチップ電極T8、ならびに充電調整端子CHGADJと接続されるチップ電極T9がそれぞれレイアウトされている。 Further, on the right peripheral portion of the semiconductor chip CH, from the top to the bottom, the chip electrode T6 connected to the ground terminal PGND, the chip electrode T7 connected to the driver terminal IGBTTGDR, and the chip electrode T8 connected to the flash switch terminal FLSW. The chip electrodes T9 connected to the charge adjustment terminals CHGADJ are laid out.
半導体チップCHの略中央部には、基準電圧生成部11がレイアウトされており、該半導体チップCHの上部の周辺部近傍には、パワースイッチ29がレイアウトされている。
A reference
また、パワースイッチ29を除くパワースイッチ部14、ならびに二次放電終了検出回路10、基準電圧生成部11、充電開始制御ロジック部12、一次電流しきい値調整回路13、パワースイッチ部14、一次電流検出回路15、IGBTドライバ16などから構成される周辺回路となるロジック回路LCは、半導体チップCHの左右と下側の3辺の周辺部近傍にレイアウトされている。
Further, the
このように、大電流が流れてスイッチングを行うために大きなノイズ源となるパワースイッチ29をロジック回路LCから遠ざけてレイアウトすることによって、該ロジック回路LCの誤動作を防止することができる。
In this way, by laying out the
また、高精度な基準電圧VREFの生成が要求される基準電圧生成部11を半導体チップCHの略中央部にレイアウトすることによって、精度の高い基準電圧VREFの生成を可能にすることができる。
In addition, by laying out the reference
半導体チップCHは、たとえば、プラスチックパッケージなどに封止されるが、このプラスチックパッケージが硬化する際に機械的な応力が蓄積され、恒常的に半導体チップCHに応力がかかってしまう。 For example, the semiconductor chip CH is sealed in a plastic package or the like. However, when the plastic package is cured, mechanical stress is accumulated, and the semiconductor chip CH is constantly stressed.
この応力は、半導体チップCHの外周部にいくほど大きくなり、半導体チップCHの中央部付近では応力が小さくなっている。半導体チップCHに応力がかかると、基準電圧生成部11の特性に影響を与えてしまうことなる。
This stress increases toward the outer peripheral portion of the semiconductor chip CH, and the stress decreases near the center of the semiconductor chip CH. When stress is applied to the semiconductor chip CH, the characteristics of the reference
基準電圧生成部11に大きな応力がかかると、基準電圧VREFの電圧レベルが狂ってしまい、充電完了終了電圧が意図した電圧とならず、最悪の場合には、充電する出力コンデンサ2の耐圧を超えてしまう恐れがある。
When a large stress is applied to the reference
しかし、図4に示すように、基準電圧生成部11を半導体チップCHの中央部近傍にレイアウトすることによって、該基準電圧生成部11にかかる応力を大幅に小さくすることができるので、高精度な基準電圧VREFを生成することができ、充電終了電圧を精度良く検出することができ、充電装置1の信頼性を向上させることができる。
However, as shown in FIG. 4, by laying out the reference
図5は、図4の半導体チップCHを用いて構成された半導体集積回路装置Hにおけるワイヤボンディング例を示した説明図である。 FIG. 5 is an explanatory view showing an example of wire bonding in a semiconductor integrated circuit device H configured using the semiconductor chip CH of FIG.
半導体集積回路装置Hは、図示しない中央部のダイパッド上に半導体チップCHが搭載されている。また、半導体集積回路装置Hにおいて、プラスチックパッケージなどに形成されたパッケージの右側の周辺部には、上方から下方にかけて、ドレイン端子DRAIN、モニタ端子MONI、電源端子VC、出力電圧検出端子FULL、および充電開始端子CHGがそれぞれレイアウトされている。 In the semiconductor integrated circuit device H, a semiconductor chip CH is mounted on a central die pad (not shown). In the semiconductor integrated circuit device H, a drain terminal DRAIN, a monitor terminal MONI, a power supply terminal VC, an output voltage detection terminal FULL, and a charge are provided on the right peripheral portion of the package formed in a plastic package or the like from the top to the bottom. Each start terminal CHG is laid out.
また、パッケージの左側の周辺部には、上方から下方にかけて、グランド端子PGND、どこにも接続されないノーコネクト端子NC、ドライバ端子IGBTGDR、フラッシュスイッチ端子FLSW、ならびに充電調整端子CHGADJがそれぞれレイアウトされている。 In addition, a ground terminal PGND, a no-connect terminal NC that is not connected anywhere, a driver terminal IGBTTGDR, a flash switch terminal FLSW, and a charge adjustment terminal CHGADJ are laid out from the upper left side to the lower side of the package.
これらドレイン端子DRAIN、モニタ端子MONI、電源端子VC、出力電圧検出端子FULL、充電開始端子CHG、グランド端子PGND、ノーコネクト端子NC、ドライバ端子IGBTGDR、フラッシュスイッチ端子FLSW、ならびに充電調整端子CHGADJは、半導体集積回路装置Hのパッケージ裏面に露出するように形成されている。 These drain terminal DRAIN, monitor terminal MONI, power supply terminal VC, output voltage detection terminal FULL, charge start terminal CHG, ground terminal PGND, no-connect terminal NC, driver terminal IGBTTGDR, flash switch terminal FLSW, and charge adjustment terminal CHGADJ are semiconductors. It is formed so as to be exposed on the back surface of the package of the integrated circuit device H.
ドレイン端子DRAIN、モニタ端子MONI、電源端子VC、出力電圧検出端子FULL、充電開始端子CHG、グランド端子PGND、ドライバ端子IGBTGDR、フラッシュスイッチ端子FLSW、ならびに充電調整端子CHGADJは、半導体チップCHに形成されたチップ電極T1、チップ電極T2、チップ電極T3、チップ電極T4、チップ電極T5、チップ電極T6、チップ電極T7、チップ電極T8、およびチップ電極T9とボンディングワイヤBWによってそれぞれ接続されている。 The drain terminal DRAIN, the monitor terminal MONI, the power supply terminal VC, the output voltage detection terminal FULL, the charge start terminal CHG, the ground terminal PGND, the driver terminal IGBTTGDR, the flash switch terminal FLSW, and the charge adjustment terminal CHGADJ are formed on the semiconductor chip CH. Chip electrode T1, chip electrode T2, chip electrode T3, chip electrode T4, chip electrode T5, chip electrode T6, chip electrode T7, chip electrode T8, and chip electrode T9 are connected to bonding electrode BW, respectively.
また、半導体集積回路装置Hにおいては、図5に示すように、ドレイン端子DRAINとモニタ端子MONIとが隣り合うようにレイアウトされている。 Further, in the semiconductor integrated circuit device H, as shown in FIG. 5, the drain terminal DRAIN and the monitor terminal MONI are laid out so as to be adjacent to each other.
図6は、半導体集積回路装置Hの上面図、図7は、半導体集積回路装置Hの側面図、図8は、半導体集積回路装置Hの裏面図である。半導体集積回路装置Hは、図6〜図8に示すように、たとえば、正方形状のパッケージからなり、裏面に前述した銅などからなるドレイン端子DRAIN、モニタ端子MONI、電源端子VC、出力電圧検出端子FULL、充電開始端子CHG、グランド端子PGND、ノーコネクト端子NC、ドライバ端子IGBTGDR、フラッシュスイッチ端子FLSW、ならびに充電調整端子CHGADJがそれぞれ露出するように設けられている。 6 is a top view of the semiconductor integrated circuit device H, FIG. 7 is a side view of the semiconductor integrated circuit device H, and FIG. 8 is a back view of the semiconductor integrated circuit device H. As shown in FIGS. 6 to 8, the semiconductor integrated circuit device H is formed of, for example, a square package, and the drain terminal DRAIN, the monitor terminal MONI, the power supply terminal VC, and the output voltage detection terminal made of copper as described above on the back surface. FULL, charge start terminal CHG, ground terminal PGND, no-connect terminal NC, driver terminal IGBTTGDR, flash switch terminal FLSW, and charge adjustment terminal CHGADJ are provided so as to be exposed.
図9は、トランス4の端子配置の一例を示す説明図、図10は、トランス4の回路図である。
FIG. 9 is an explanatory diagram showing an example of the terminal arrangement of the
近年、トランスは、小型化が要求されており、そのために該トランスの端子数も少なくなり、5端子以下のものが一般的となっている。トランス4では、3つの巻き線が必要なために本来であれば6端子が必要となるが、小型化の要求を満たすように、図9、および図10に示すように、二次巻き線と三次巻き線とのGND(基準電位)接続端子TE4を共通として5端子に収めている。
In recent years, transformers have been required to be miniaturized. For this reason, the number of terminals of the transformer is reduced, and those having 5 terminals or less are common. Since the
この場合、トランス4の端子構成は、図10に示すように、一次巻き線側の一次巻き線端子TE1,TE2、および二次巻き線側の二次巻き線端子TE3、GND接続端子TE4、三次巻き線端子TE5(モニタ端子MONIに接続)となる。
In this case, as shown in FIG. 10, the terminal configuration of the
また、トランス4の端子配置は、図9に示すように、トランス4の右側の上方から下方にかけて、一次巻き線端子TE2(ドレイン端子DRAINに接続)、三次巻き線端子T5(モニタ端子MONIに接続)、および二次巻き線側のGND接続端子TE4がそれぞれ配列されている。さらに、トランス4の左側の上方から下方にかけては、二次巻き線端子TE3、および一次巻き線端子TE1がそれぞれ配列されている。
Further, as shown in FIG. 9, the terminal arrangement of the
図11は、トランス4と半導体集積回路装置Hとが実装されるプリント配線基板Pの一例を示した説明図である。
FIG. 11 is an explanatory view showing an example of a printed wiring board P on which the
図11のプリント配線基板Pにおいて、右側には、トランス4が実装され、該トランス4の左側に半導体集積回路装置Hが実装される。トランス4の実装位置の上方の右側には、該トランス4の一次巻き線端子TE1が接続されるランドL1が設けられており、該ランドL1の右側には、二次巻き線端子TE3が接続されるランドL2が設けられている。
In the printed wiring board P of FIG. 11, the
また、トランス4の実装位置の下方の左側には、該トランス4のGND接続端子TE4が接続されるランドL3が設けられており、そのランドL3の右側には、三次巻き線端子TE5が接続されるランドL4が設けられている。そして、ランドL4の右側には、一次巻き線端子TE2が接続されるランドL5が設けられている。
A land L3 to which the GND connection terminal TE4 of the
半導体集積回路装置Hを実装する際には、パッケージ裏面に露出したドレイン端子DRAIN、モニタ端子MONI、電源端子VC、出力電圧検出端子FULL、充電開始端子CHG、グランド端子PGND、ノーコネクト端子NC、ドライバ端子IGBTGDR、フラッシュスイッチ端子FLSW、ならびに充電調整端子CHGADJが実装基板であるプリント配線基板に形成された任意のランドとはんだなどによって接続される。 When mounting the semiconductor integrated circuit device H, the drain terminal DRAIN exposed on the back of the package, the monitor terminal MONI, the power supply terminal VC, the output voltage detection terminal FULL, the charge start terminal CHG, the ground terminal PGND, the no-connect terminal NC, the driver The terminal IGBTTGDR, the flash switch terminal FLSW, and the charge adjustment terminal CHGADJ are connected to an arbitrary land formed on a printed wiring board as a mounting board by solder or the like.
また、前述したように、半導体集積回路装置Hは、ドレイン端子DRAINとモニタ端子MONIとが隣り合うようにレイアウトされているので、一次巻き線端子T1とドレイン端子DRAIN)、および三次巻き線端子T4とモニタ端子MONIとを配線パターンHP1,HP2によって最短距離で接続することができる。 Further, as described above, since the semiconductor integrated circuit device H is laid out so that the drain terminal DRAIN and the monitor terminal MONI are adjacent to each other, the primary winding terminal T1 and the drain terminal DRAIN), and the tertiary winding terminal T4. And the monitor terminal MONI can be connected at the shortest distance by the wiring patterns HP1 and HP2.
これによって、プリント配線基板Pにおける不要な配線の引き回しを防止することができ、耐ノイズ性を向上させることができる。 As a result, unnecessary wiring routing in the printed wiring board P can be prevented, and noise resistance can be improved.
それにより、本実施の形態によれば、パワースイッチ29のON直後の寄生容量に充電された電荷が放電される期間をマスクして一次電流検出回路15が一次電流を検出するので、誤検出を防止することができる。
As a result, according to the present embodiment, the primary
また、基準電圧生成部11を半導体チップCHの中央部付近に配置することによって、半導体集積回路装置Hのパッケージ応力の影響を最小限にすることができ、高精度な基準電圧VREFを生成することができる。
Further, by arranging the
さらに、半導体集積回路装置Hのドレイン端子DRAINとモニタ端子MONIとを隣り合って配置することによって、プリント配線基板Pにおける配線設計が容易となり、配線長を短くすることができるので、ノイズなどによる誤動作を防止することができる。 Further, by arranging the drain terminal DRAIN and the monitor terminal MONI adjacent to each other in the semiconductor integrated circuit device H, the wiring design on the printed wiring board P can be facilitated and the wiring length can be shortened. Can be prevented.
また、三次巻き線の電圧によって二次放電終了を検出することができるので、トランス4の二次巻き線での電流が不要となり、電力の損失を大幅に低減することができる。
Further, since the end of the secondary discharge can be detected by the voltage of the tertiary winding, the current in the secondary winding of the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
たとえば、前記実施の形態では、半導体集積回路装置Hのドレイン端子DRAINとモニタ端子MONIとが隣り合うようにレイアウトされた構成について記載したが、これらドレイン端子DRAINとモニタ端子MONIとは、たとえば、パッケージのコーナ部近傍にレイアウトしてもよい。 For example, in the above-described embodiment, the configuration in which the drain terminal DRAIN and the monitor terminal MONI of the semiconductor integrated circuit device H are laid out to be adjacent to each other has been described. It may be laid out near the corner portion.
図12にドレイン端子DRAINとモニタ端子MONIとをパッケージのコーナ部近傍に隣接配置した例の外観裏面図を示す。 FIG. 12 is a rear view of the appearance of an example in which the drain terminal DRAIN and the monitor terminal MONI are arranged adjacent to each other in the vicinity of the corner of the package.
本実施例の外観上面図、外観側面図はそれぞれ図7、図9と同じである。本実施例ではパッケージの4辺に端子を配置し、端子の数は12本と図8の12本より増加しているためノーコネクト端子NCが増加している。ドレイン端子DRAINとモニタ端子MONIを配置するコーナはプリント配線基板Pにおける配線設計が容易さを優先してパッケージのコーナであればどのコーナに配置してもよい。 The external top view and external side view of this example are the same as those in FIGS. 7 and 9, respectively. In this embodiment, terminals are arranged on the four sides of the package, and the number of terminals is 12, which is increased from 12 in FIG. The corner where the drain terminal DRAIN and the monitor terminal MONI are arranged may be arranged at any corner of the package as long as the wiring design on the printed wiring board P is given priority.
また、ドレイン端子DRAINとモニタ端子MONI以外の端子については同様に基板実装の容易さや必要とされる性能、または半導体チップのレイアウトに応じて適宜変更することが可能である。 Similarly, the terminals other than the drain terminal DRAIN and the monitor terminal MONI can be appropriately changed according to the ease of board mounting, the required performance, or the layout of the semiconductor chip.
これによっても、半導体集積回路装置Hとトランス4との配線長を短くすることが可能となり、耐ノイズ性を向上させることができる。
Also by this, the wiring length between the semiconductor integrated circuit device H and the
本発明は、ストロボ用の充電装置における高精度な充電の制御技術に適している。 The present invention is suitable for high-precision charging control technology in a strobe charging device.
1 充電装置
2 出力コンデンサ
3 ダイオード
4 トランス
5 バッテリ
6 トランジスタ
7 CPU
8 充電制御部
9 出力電圧検出回路
10 二次放電終了検出回路
11 基準電圧生成部
12 充電開始制御ロジック部
13 一次電流しきい値調整回路
14 パワースイッチ部
15 一次電流検出回路
16 IGBTドライバ
17 抵抗分圧部
18 コンパレータ
19 論理積回路
20 フリップフロップ
21,22 インバータ
23 ディレイ回路
24 コンパレータ
25 1ショットパルス回路
26 フリップフロップ
27 ディレイ回路
28 論理積回路
29 パワースイッチ
30 抵抗
31 ドライバ
32,33 論理積回路
34,35 1ショットパルス回路
36 否定論理和回路
37 インバータ
38 フリップフロップ
39 コンパレータ
40 ディレイ回路
41 否定論理和回路
42 1ショットパルス回路
DRAIN ドレイン端子
MONI モニタ端子
VC 電源端子
FULL 出力電圧検出端子
CHG 充電開始端子
PGND グランド端子
IGBTGDR ドライバ端子
FLSW フラッシュスイッチ端子
CHGADJ 充電調整端子
NC ノーコネクト端子
CH 半導体チップ
T1〜T9 チップ電極
BW ボンディングワイヤ
TE1,TE2 一次巻き線端子
TE3 二次巻き線端子
TE4 GND接続端子
TE5 三次巻き線端子
L1〜L5 ランド
1
8 Charging
Claims (8)
前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第1の検出信号を出力する一次電流検出部と、
前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第2の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第1の検出信号が入力された際に前記パワースイッチをOFFし、前記二次放電終了検出部から出力された第2の検出信号が入力された際に前記パワースイッチをONする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第3の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする充電装置。 A transformer having a primary winding, a secondary winding, and a tertiary winding having one end connected to a reference potential;
A power switch for controlling a current flowing in the primary winding of the transformer;
A primary current detector that detects a primary current of the transformer and outputs a first detection signal when an arbitrary set value is reached;
A secondary discharge end detection unit that compares the voltage of the tertiary winding of the transformer and a reference potential, detects the end of energy emission of the transformer, and outputs a second detection signal;
The power switch is turned off when the first detection signal output from the primary current detection unit is input, and the second detection signal output from the secondary discharge end detection unit is input. A driver unit that outputs a control signal for turning on the power switch;
The voltage of the tertiary winding of the transformer and the reference voltage are compared to detect whether or not the charging completion voltage has been reached, and when the charging completion voltage is detected, a third detection signal for stopping the charging operation is An output voltage detector for outputting;
A charging device comprising: a reference voltage generation unit that generates a reference voltage to be supplied to the output voltage detection unit.
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第1の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをONする制御信号を出力した際に、任意の期間、前記比較部から出力される第1の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする充電装置。 The charging device according to claim 1,
The primary current detector is
A comparator that compares the detected primary current with the threshold current and outputs the comparison result as a first detection signal;
And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when the driver unit outputs a control signal for turning on the power switch. Charging device.
前記トランスの一次側電流を検出し、任意の設定値に達した際に第1の検出信号を出力する一次電流検出部と、
前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第2の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第1の検出信号が入力された際に前記パワースイッチをOFFし、二次放電終了検出部から出力された第2の検出信号が入力された際に前記パワースイッチをONする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第3の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする半導体集積回路装置。 A power switch for controlling the current flowing in the primary winding of the externally connected transformer;
A primary current detector that detects a primary current of the transformer and outputs a first detection signal when an arbitrary set value is reached;
The secondary discharge end detection that compares the voltage of the tertiary winding whose one end is connected to the reference potential of the transformer and the reference potential, detects the end of energy emission of the transformer, and outputs a second detection signal. And
The power switch is turned off when the first detection signal output from the primary current detection unit is input, and the power is output when the second detection signal output from the secondary discharge end detection unit is input. A driver unit that outputs a control signal for turning on the switch;
The voltage of the tertiary winding of the transformer and the reference voltage are compared to detect whether or not the charging completion voltage has been reached, and when the charging completion voltage is detected, a third detection signal for stopping the charging operation is An output voltage detector for outputting;
A semiconductor integrated circuit device comprising: a reference voltage generation unit that generates a reference voltage to be supplied to the output voltage detection unit.
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第1の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをONする制御信号を出力した際に、任意の期間、前記比較部から出力される第1の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 3.
The primary current detector is
A comparator that compares the detected primary current with the threshold current and outputs the comparison result as a first detection signal;
And a signal output mask unit that stops outputting the first detection signal output from the comparison unit for an arbitrary period when the driver unit outputs a control signal for turning on the power switch. A semiconductor integrated circuit device.
前記基準電圧生成部は、
半導体チップの略中央部にレイアウトされていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 3 or 4,
The reference voltage generator is
A semiconductor integrated circuit device laid out in a substantially central portion of a semiconductor chip.
前記パワースイッチは、
前記半導体チップの任意の1辺の周辺部近傍にレイアウトされていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 5.
The power switch is
A semiconductor integrated circuit device laid out in the vicinity of a peripheral portion of an arbitrary side of the semiconductor chip.
外部接続される前記トランスの三次巻き線が接続される第1の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第2の外部端子とを備え、
前記第1の外部端子と前記第2の外部端子とは、隣り合って配置されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 3 to 6,
A first external terminal to which a tertiary winding of the transformer to be externally connected is connected;
A second external terminal to which a primary winding of the transformer to be externally connected is connected,
The semiconductor integrated circuit device, wherein the first external terminal and the second external terminal are arranged adjacent to each other.
外部接続される前記トランスの三次巻き線が接続される第1の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第2の外部端子とを備え、
前記第1の外部端子と前記第2の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に隣接して配置されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 3 to 6,
A first external terminal to which a tertiary winding of the transformer to be externally connected is connected;
A second external terminal to which a primary winding of the transformer to be externally connected is connected,
The semiconductor integrated circuit device, wherein the first external terminal and the second external terminal are disposed adjacent to a corner portion of a package of the semiconductor integrated circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077531A JP2009232636A (en) | 2008-03-25 | 2008-03-25 | Charging device and semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077531A JP2009232636A (en) | 2008-03-25 | 2008-03-25 | Charging device and semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009232636A true JP2009232636A (en) | 2009-10-08 |
Family
ID=41247406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008077531A Pending JP2009232636A (en) | 2008-03-25 | 2008-03-25 | Charging device and semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009232636A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107707109A (en) * | 2017-10-19 | 2018-02-16 | 青岛海信日立空调***有限公司 | A kind of power circuit and air conditioner |
JP2019013509A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013501A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013506A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013502A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013507A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013510A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013508A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013500A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013499A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013498A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2020096051A (en) * | 2018-12-11 | 2020-06-18 | ローム株式会社 | Semiconductor device and load control system |
-
2008
- 2008-03-25 JP JP2008077531A patent/JP2009232636A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019013510A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013509A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013501A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013506A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013502A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013507A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013508A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013500A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013499A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
JP2019013498A (en) * | 2017-07-07 | 2019-01-31 | 株式会社藤商事 | Game machine |
CN107707109A (en) * | 2017-10-19 | 2018-02-16 | 青岛海信日立空调***有限公司 | A kind of power circuit and air conditioner |
JP2020096051A (en) * | 2018-12-11 | 2020-06-18 | ローム株式会社 | Semiconductor device and load control system |
JP7257136B2 (en) | 2018-12-11 | 2023-04-13 | ローム株式会社 | Semiconductor device and load control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009232636A (en) | Charging device and semiconductor integrated circuit device | |
US10075081B2 (en) | Insulated synchronous rectification DC/DC converter | |
JP6554325B2 (en) | Insulated synchronous rectification type DC / DC converter and feedback circuit thereof, synchronous rectification controller thereof, power supply device using the same, power supply adapter and electronic device | |
US9948196B2 (en) | Insulation-type synchronous DC/DC converter | |
US10218283B2 (en) | Insulated synchronous rectification DC/DC converter | |
US9473034B2 (en) | Isolated power converter and switching power supply using the same | |
US7889521B2 (en) | Three-pin integrated synchronous rectifier and a flyback synchronous rectifying circuit | |
KR101090037B1 (en) | Three-terminal, low voltage pulse width modulation controller ic | |
US20180019656A1 (en) | Semiconductor device for controlling power source | |
US10348212B2 (en) | Synchronous rectification controller including synchronous rectification transistor for insulated synchronous rectification DC/DC converter | |
US9998015B2 (en) | Insulated synchronous rectification DC/DC converter including a protection circuit to judge occurrence of a switching-incapable state | |
US20080285312A1 (en) | Phase Compensation Driving Scheme for Synchronous Rectifiers | |
EP2571151B1 (en) | Series regulator and electronic control unit for automotive vehicle | |
TWI664429B (en) | Current detection circuit | |
JP7123712B2 (en) | power control unit | |
US11733275B2 (en) | Zero-crossing detection circuit | |
US8971000B2 (en) | Leak current absorption circuit, voltage generating circuit, power supply apparatus, and vehicle | |
US9479049B2 (en) | Semiconductor module and boost rectifier circuit | |
US10389255B2 (en) | Insulated synchronous rectification DC/DC converter | |
KR20210131420A (en) | Chips, signal level shifter circuits and electronics | |
US20140126088A1 (en) | Protection circuit, switch control circuit, and power supply device comprising the same | |
US11444000B2 (en) | Charger | |
US20220271670A1 (en) | Converter with hold-up circuit and inrush-control circuit | |
JP7028634B2 (en) | DC / DC converter control circuit, control method, power supply management circuit and electronic equipment | |
JP5369987B2 (en) | Gate drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100528 Free format text: JAPANESE INTERMEDIATE CODE: A712 |