JP2009231533A - 剥離方法、剥離装置および半導体装置の製造方法 - Google Patents
剥離方法、剥離装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009231533A JP2009231533A JP2008075131A JP2008075131A JP2009231533A JP 2009231533 A JP2009231533 A JP 2009231533A JP 2008075131 A JP2008075131 A JP 2008075131A JP 2008075131 A JP2008075131 A JP 2008075131A JP 2009231533 A JP2009231533 A JP 2009231533A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- peeling
- layer
- semiconductor element
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】剥離を容易に行うことができる剥離方法を提供する。また、剥離精度を向上させることにより、装置の製造歩留まりを向上させる。
【解決手段】本発明に係る剥離方法は、剥離層(3)とその上部に形成された半導体素子(55)とを有する第1基板(S1)と、前記第1基板の前記半導体素子形成面と接着層(18)を介して接合された第2基板(S2)とを有する積層基板(S)の剥離方法であって、負圧状態下で、前記積層基板の前記剥離層(3)の層内又は界面から前記第1基板と前記第2基板とを剥離する。かかる方法によれば、負圧状態下で、前記第1基板と前記第2基板とを剥離することにより、剥離層の層内又は界面の隙間が膨張し、剥離を容易に行うことができる。
【選択図】図4
【解決手段】本発明に係る剥離方法は、剥離層(3)とその上部に形成された半導体素子(55)とを有する第1基板(S1)と、前記第1基板の前記半導体素子形成面と接着層(18)を介して接合された第2基板(S2)とを有する積層基板(S)の剥離方法であって、負圧状態下で、前記積層基板の前記剥離層(3)の層内又は界面から前記第1基板と前記第2基板とを剥離する。かかる方法によれば、負圧状態下で、前記第1基板と前記第2基板とを剥離することにより、剥離層の層内又は界面の隙間が膨張し、剥離を容易に行うことができる。
【選択図】図4
Description
本発明は、剥離方法、剥離装置および半導体装置の製造方法に関し、特に、転写工程で用いられる基板間の剥離技術に関する。
近年、液晶装置などの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることからフレキシブル基板の採用が検討されている。
このようなフレキシブル基板は、耐熱性や、耐溶剤性が無機ガラス基板に比べて劣るため、フレキシブル基板上に直接半導体素子を形成することが困難であった。また、可撓性があるため、製造工程中のハンドリングにも工夫が必用であった。
そこで、ガラス基板上に形成された半導体素子をフレキシブル基板に転写する技術が採用されている。
例えば、下記特許文献1〜3には、予め転写元基板上に剥離層を介して薄膜トランジスタなどの被転写層を形成しておき、被転写層を転写先基板に接合した後、剥離層に光照射等を行って分離を生じさせることにより、被転写体を転写先基板に転写する技術が開示されている。
また、下記特許文献4には、転写元基板と転写先基板との剥離技術に関する記載がある。
特開平10−235929号公報
特開平10−235930号公報
特開平10−235931号公報
特開2004−228374号公報
上記転写技術は、各種電子機器の用途や利便性に応じ薄膜トランジスタ等の半導体素子を任意の基板上に形成し得る技術として注目されているものの、剥離技術については、基板間に単に応力を加えることにより物理的に引き剥がすものが多かった。
しかしながら、過度に応力を加えると、被転写層や転写先基板が破損し、歩留まりが低下してしまう。特に、フレキシブル基板を転写先基板とする場合には、応力が加わり易く、有効な剥離技術の検討が望まれる。
本発明に係る具体的態様は、剥離を容易に行うことができる剥離方法を提供することを目的とする。また、剥離精度を向上させることにより、装置の製造歩留まりを向上させることを目的とする。
本発明に係る剥離方法は、剥離層とその上部に形成された半導体素子とを有する第1基板と、前記第1基板の前記半導体素子形成面と接着層を介して接合された第2基板と、を有する積層基板の剥離方法であって、負圧状態下で、前記積層基板の前記剥離層の層内又は界面から前記第1基板と前記第2基板とを剥離することを特徴とする。
かかる方法によれば、負圧(大気より減圧)状態下で、前記第1基板と前記第2基板とを剥離することにより、剥離層の層内又は界面の隙間が膨張し、剥離を容易に行うことができる。
前記負圧状態下は、真空状態下であることが好ましい。真空度が高ければ、剥離層の層内又は界面の隙間がより膨張するため、剥離をより容易に行うことができる。
前記第1基板と前記第2基板との剥離は、前記積層基板の前記剥離層内に、刃状体を差し込むことにより行われる。このように、刃状体を差し込むことにより亀裂が生じ、当該亀裂が膨張することによりさらに剥離を容易に行うことができる。
本発明に係る剥離装置は、剥離層とその上部に形成された半導体素子とを有する第1基板と、前記第1基板の前記半導体素子形成面と接着層を介して接合された第2基板と、を有する積層基板の剥離装置であって、前記積層基板が処理される処理室と、前記処理室を負圧状態とするポンプと、を有する。
かかる構成によれば、負圧状態の処理室内で剥離を行うことができ、剥離層の層内又は界面の隙間を膨張させることができるので、剥離を容易に行うことができる。
前記処理室内に、前記積層基板の前記剥離層内に差し込まれる刃状体を有する。このように、刃状体を差し込むことにより亀裂が生じ、当該亀裂が膨張することによりさらに剥離を容易に行うことができる。
前記刃状体に前記積層基板の厚さ方向の力を加える応力印加手段を有する。このように、刃状体を用いて、前記積層基板の厚さ方向の力を与えることによりさらに剥離を容易に行うことができる。
本発明に係る半導体装置の製造方法は、第1基板上に剥離層を形成する工程と、前記剥離層上に半導体素子を形成する工程と、前記第1基板の前記半導体素子の形成面と第2基板とを、接着層を介して接合し、積層基板を形成する工程と、負圧状態下で、前記剥離層の層内又は界面から前記第1基板と前記第2基板とを剥離する工程と、
を有する。
を有する。
かかる方法によれば、負圧状態下で、前記第1基板と前記第2基板とを剥離することにより、剥離層の層内又は界面の隙間が膨張し、剥離を容易に行うことができる。また、積層基板に加わる物理的応力を加えない、又は、加える応力が小さくても上記隙間が膨張により剥離を容易に行うことができるため、第1、第2基板又は半導体素子の損傷を低減でき、装置の製造歩留まりを向上させることができる。
前記第1基板と前記第2基板とを剥離する工程は、前記積層基板の前記剥離層内に、刃状体を差し込み、前記刃状体に前記積層基板の厚さ方向に力を加えることにより行われる。刃状体を差し込むことにより亀裂が生じ、当該亀裂が膨張することによりさらに剥離を容易に行うことができる。また、前記積層基板の厚さ方向の力を与えることによりさらに剥離を容易に行うことができる。
例えば、前記第1基板と前記第2基板とを剥離する工程の前に、前記剥離層に、レーザ光を照射することにより、前記剥離層をアブレーションさせる工程を有する。このように、アブレーションにより、剥離層中または剥離層界面において多数の微小な気泡(空間)を形成した後、剥離を行なってもよい。
以下、本発明における実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
(1)転写工程(半導体装置の製造工程)
図1〜図3は、本実施の形態の半導体素子の転写工程を示す断面図である。これらの図面を参照しながら転写工程、即ち、第1基板S1に形成された半導体素子を第2基板S2に転写し、さらに、第3基板S3に転写する工程について説明する。ここでは、半導体素子として薄膜トランジスタ(TFT: thin film transistor)を例示し、説明する。
図1〜図3は、本実施の形態の半導体素子の転写工程を示す断面図である。これらの図面を参照しながら転写工程、即ち、第1基板S1に形成された半導体素子を第2基板S2に転写し、さらに、第3基板S3に転写する工程について説明する。ここでは、半導体素子として薄膜トランジスタ(TFT: thin film transistor)を例示し、説明する。
(TFT形成工程)
図1(A)に示すように、第1基板S1上に剥離層3を形成する。第1基板S1の条件としては、以降のTFT(素子)の形成工程の各処理に耐え得る基板であれば特に制限はないが、例えば、ガラス基板を、第1基板S1として用いることができる。
図1(A)に示すように、第1基板S1上に剥離層3を形成する。第1基板S1の条件としては、以降のTFT(素子)の形成工程の各処理に耐え得る基板であれば特に制限はないが、例えば、ガラス基板を、第1基板S1として用いることができる。
次いで、第1基板S1上に、剥離層(分離層、犠牲層、接着・剥離層)3として、アモルファスシリコン膜をCVD(chemical vapor deposition、化学気相成長)法により形成する。剥離層3として、シリコン酸化膜、無機薄膜の他、ポリエチレンやポリプロピレンなどの有機高分子材料などを用いてもよい。また、単層のみならず複数層としてもよい。
次いで、剥離層3上にTFTを形成する。TFTの形成工程に特に限定はないが、以下の工程によりTFTを形成することができる。
図1(B)に示すように、剥離層3上に下地保護膜5として例えば酸化シリコン膜をCVD法により形成し、さらに、その上部に半導体層7として例えばアモルファスシリコン膜をCVD法により形成する。次いで、この膜にレーザー照射することにより結晶化させ多結晶シリコン膜とする。この後、半導体膜7をパターニングし、島状の半導体膜7を形成し、半導体膜7上にゲート絶縁膜9として例えば酸化シリコン膜をCVD法で形成する。次いで、ゲート絶縁膜9上にゲート電極11として、例えばアルミニウム(Al)膜等をスパッタリング法により形成し、パターニングする。次いで、ゲート電極11をマスクに不純物イオンとして、例えば、ボロン(B)もしくはリン(P)等の不純物をイオン打ち込みすることによりソース、ドレイン領域7a、7bを形成する。以上の工程によりTFTが形成される。
次いで、図1(C)に示すように、ゲート電極11上に層間絶縁膜13として例えば酸化シリコン膜をCVD法で形成し、ソース、ドレイン領域7a、7b上の層間絶縁膜13をエッチング等することによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜13上に導電性膜として例えばAl膜をスパッタリング法により堆積し、パターニングすることにより、ソース、ドレイン引き出し配線15a、15bを形成する。
次いで、ソース、ドレイン引き出し配線15a、15b上に保護膜17として例えば酸化シリコン膜を例えばCVD法で形成する。なお、導電性膜の堆積、パターニングおよび層間絶縁膜の堆積を繰り返すことによってソース、ドレイン引き出し配線15a、15b上に多層配線を形成してもよい。
(第1転写工程)
1)第1接合工程
以上の工程で形成されたTFTや配線を第2基板S2に転写する。この転写を第1転写(中間転写、仮転写)という。第2基板S2の条件としては、以降の工程に耐え得る基板であれば良く、例えば、第1基板S1と同じ素材の基板(例えばガラス基板)を用いても良い。
1)第1接合工程
以上の工程で形成されたTFTや配線を第2基板S2に転写する。この転写を第1転写(中間転写、仮転写)という。第2基板S2の条件としては、以降の工程に耐え得る基板であれば良く、例えば、第1基板S1と同じ素材の基板(例えばガラス基板)を用いても良い。
図2(A)に示すように、第1基板S1の保護膜17上に接着剤(仮接着剤)18を形成する。この接着剤18は、例えば、熱硬化型接着剤や光硬化型接着剤よりなる。この接着剤18上に、剥離層19として例えばアモルファスシリコン膜がCVD法により形成された第2基板S2を接合(接着)する。
2)第1剥離工程
次いで、図2(A)に示すように、第1基板S1側から剥離層3にレーザー光を照射し、アブレーションを生じさせることにより、剥離層3の内部、もしくは他の膜との界面において亀裂など、接着力の低下した部分を生じさせる。アブレーションとは、照射光を吸収した材料層が、化学的または熱的に励起され、その表面や内部において材料層の溶融や気化が生じる現象をいう。よって、材料層の表面(界面)や内部に微小な気泡(空間)が多数生じ、これが接着力を弱め、また、亀裂となる。
次いで、図2(A)に示すように、第1基板S1側から剥離層3にレーザー光を照射し、アブレーションを生じさせることにより、剥離層3の内部、もしくは他の膜との界面において亀裂など、接着力の低下した部分を生じさせる。アブレーションとは、照射光を吸収した材料層が、化学的または熱的に励起され、その表面や内部において材料層の溶融や気化が生じる現象をいう。よって、材料層の表面(界面)や内部に微小な気泡(空間)が多数生じ、これが接着力を弱め、また、亀裂となる。
なお、この際、剥離層19にレーザー光の影響を与えないように、レーザー光の焦点を調整する。なお、剥離層3と剥離層19との間にレーザー光を透過させない膜(もしくはレーザー光の強度を低減させる膜)が用いられている場合には、上記調整は必要ない。
次いで、図2(B)に示すように、第2基板S2側を下側とし、第1基板S1を剥離する。次いで、第2基板S2の表面に残存する剥離層3の残渣をエッチング等により除去する。以上の工程により、第1転写工程が終了する。この際、図2(B)に示すように、第2基板S2上には、TFT(T)や配線(15a、15b)が逆向きに転写されている。
(第2転写工程)
1)第2接合工程
次いで、第2基板S2上のTFTや配線を第3基板S3に第2転写(最終転写)する。第3基板S3は、例えばポリイミドやポリエステル、ポリカーボネイト、ポリエーテルサルフォン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のプラスチック基板または、粘土が主成分であり層状の結晶構造を持った珪酸塩鉱物、有機無機複合基板、金属基板等よりなるフレキシブル基板である。かかる基板は、軽量でかつ安価であり、また、応力にも強いことから多様性がある。
1)第2接合工程
次いで、第2基板S2上のTFTや配線を第3基板S3に第2転写(最終転写)する。第3基板S3は、例えばポリイミドやポリエステル、ポリカーボネイト、ポリエーテルサルフォン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のプラスチック基板または、粘土が主成分であり層状の結晶構造を持った珪酸塩鉱物、有機無機複合基板、金属基板等よりなるフレキシブル基板である。かかる基板は、軽量でかつ安価であり、また、応力にも強いことから多様性がある。
まず、図3(A)に示すように、第2基板S2の下地保護膜5上に、永久接着剤21として例えば熱硬化型接着剤、光硬化型接着剤等を形成する。次いで、永久接着剤21上に第3基板S3を接合(接着)する。
2)第2剥離工程
次いで、図3(B)に示すように、第2基板S2側から剥離層19にレーザー光を照射し、アブレーションを生じさせることにより、剥離層19の内部、もしくは他の膜との界面において亀裂を生じさせる。
次いで、図3(B)に示すように、第2基板S2側から剥離層19にレーザー光を照射し、アブレーションを生じさせることにより、剥離層19の内部、もしくは他の膜との界面において亀裂を生じさせる。
次いで、第2基板S2の表面に残存する剥離層19の残渣や接着剤18をエッチング等により除去し、第2転写が終了する。
なお、上記TFTは、半導体素子の一例であり、各種半導体素子を上記転写工程により所望の基板上に形成することができる。
このように、上記転写技術を用いれば、製造条件の異なる複数種類の半導体素子をそれぞれ最適な条件で転写元基板(S1,S2)に形成した後、転写先基板(S3)へ移動させることにより所望の電子デバイスを製造することができる。
(2)剥離方法および剥離装置
次いで、上記第1、第2剥離工程で用いられる剥離方法および剥離装置について詳細に説明する。図4は、本実施の形態の剥離方法および剥離装置を示す断面図である。
次いで、上記第1、第2剥離工程で用いられる剥離方法および剥離装置について詳細に説明する。図4は、本実施の形態の剥離方法および剥離装置を示す断面図である。
当該剥離装置は、図4(A)に示すように、減圧チャンバ(減圧処理室)50で覆われ、真空ポンプ53によりその内部を負圧状態に調整できる構成となっている。
減圧チャンバ50内には、基板搭載用のステージ(固定板)51および剥離手段を構成する刃状体57が内蔵されている。例えば、ステージ51は、機械的な固定機構を有し、下側の基板(ここでは、第2基板S2)を固定する。固定する手段に限定はないが、例えば、下側の基板をステージ51から突出させた鉤状の部材で第2基板S2の周囲を固定してもよい。また、静電チャックなどを用いて固定してもよい。
また、刃状体57は、例えば、その断面が略L字状の金属部材からなり、水平方向の先端部が尖った形状となっている。図4(B)に示すように、刃状体57の幅は、例えば、積層基板の一辺の1/3以上であり、剥離後において上側の基板(ここでは、第1基板S1)を保持できる構成となっている。
また、この刃状体57には、積層基板Sの厚さ方向(剥離方向、固定基板と逆側の基板方向、図4(A)では、図中上方向)の力(応力)が加わっている。この応力印加機構59に限定はないが、例えば、図4(A)に示すように、刃状体57に接続された滑車59bおよび重り59aを有するよう構成することができる。
例えば、第1基板S1および第2基板S1の積層基板(図2(A)参照)Sをステージ(固定板)51上に搭載し、固定する。なお、ここでは、TFTなどの半導体素子の詳細な構成を省略し、TFTなどの半導体素子が形成されている層を転写層55で示す。
次いで、減圧チャンバ50内の空気を、真空ポンプ53により減圧し、その内部を負圧状態とする。次いで、積層基板Sの剥離層3に、刃状体57を差し込み、刃状体57により第1基板S1を上側に引き上げることにより、第1基板S1を剥離する。
ここで、前述したとおり、減圧チャンバ50内は負圧状態である。一方、減圧チャンバ50内に搬送される前段階においては、大気中で処理されている。よって、前述したように、アブレーションにより生じた剥離層3の表面(界面)や内部に生じた多数の微小な気泡(空間)が、膨張し、それぞれが連結し、大きな亀裂となる。
したがって、刃状体57を僅かに上方に引き上げるだけで第1基板S1を容易に剥離することができ、剥離精度を向上させることができる。また、装置の製造歩留まりを向上させることができる。
即ち、第1基板S1と第2基板S2の界面である剥離層3においては、接触する層間にリンギング(密着)現象が生じ、これらの層間においては、大気より若干減圧状態となっていることが考察される。
そこで、本実施の形態においては、減圧チャンバ50内をさらに減圧(負圧)状態とすることで、上記層間に位置する隙間(気泡、空間、亀裂)を膨張させ、基板に加わる応力を小さくしつつ剥離を実現するものである。
負圧(減圧)の程度については、より小さい圧力であることが望ましいが、例えば、10-1Pa以上10-2Pa以下の程度の真空は、ロータリーポンプで手軽に得ることができ、装置コストを低減できる。上記負圧以下の真空を用いてもよい。なお、大気圧は、1atm=1.01325×105Pa=760Torrである。
なお、上記実施の形態においては、積層基板Sをステージ51上に固定したが、負圧状態が大きければ(真空度が高ければ)、下側の基板(ここでは、第2基板S2)の自重でも容易に剥離することが可能である。また、さらに、真空度が高ければ、減圧チャンバ50内に搬入するだけで剥離を行うことも可能である。但し、上記刃状体57により亀裂を形成することにより、当該亀裂を起点に亀裂が膨張し拡大するため、効率よく剥離を行うことができる。
また、図4においては、第2基板S2側をステージ51上に固定したが、第1基板S1側を固定してもよい。
また、図4においては、第1基板S1と第2基板S2との積層基板Sを剥離したが、第2基板S2と第3基板S3との積層基板(図3(B)参照)の剥離にも上記剥離方法及び剥離装置を適用することができる。
(3)応用例および変形例
図5は、本実施の形態の他の剥離方法および剥離装置を示す断面図である。以下に、図5を参照しながら本実施の形態の応用例および変形例について説明する。
図5は、本実施の形態の他の剥離方法および剥離装置を示す断面図である。以下に、図5を参照しながら本実施の形態の応用例および変形例について説明する。
図5に示すように、刃状体57Aを介して上側(図5では、第1基板S1の方向)に応力を加え、刃状体57Bを介してそれぞれ下側(図5では、第2基板S2の方向)に応力を加えてもよい。
また、固定板51Aにより第2基板S2を固定し、また、固定板51Bにより第1基板S1を固定し、第2基板S2を固定基板51Aを介して下方向に、第1基板S1を固定基板51Bを介して上方向に引っ張ることにより剥離を行ってもよい。このような応力印加機構を、単一で、又は複合して用いることができる。
なお、図5においては、第1基板S1と第2基板S2との積層基板Sを剥離したが、第2基板S2と第3基板S3との積層基板(図3(B)参照)の剥離にも上記種々の応用例および変形例を適用することができる。
また、図5においては、刃状体57を積層基板Sの両側に差し込んだが、片側のみに差し込み、剥離を行ってもよい。
また、図5においては、幅広の刃状体57を用いたが、所定の間隔毎に配置した複数の針状部材を用いてもよい。また、針状部材や幅の狭い刃状体57を積層基板Sの外周に沿うよう水平移動させ、剥離を行ってもよい。
また、図5においては、あらかじめアブレーションなどにより剥離層における接着力の低下処理を行った基板を用いて剥離したが、剥離装置内に光照射部など剥離層の接着力を弱めるための処理部を設け、上記処理および剥離工程を連続して行ってもよい。
<電気光学装置および電子機器の説明>
上記実施の形態で転写された半導体素子(TFT)の具体的な適用箇所について制限はないが、上記TFTは例えば電気光学装置(表示装置)の画素回路や駆動回路として用いられる。図6は、アクティブマトリクス基板の回路構成を示す図である。例えば、アクティブマトリクス型の液晶装置では、図6に示すように、データ線Yとゲート線との交点にTFTおよび画素電極60が配置され、TFTの一端がデータ線Yと、他端が画素電極60と、そのゲートがゲート線Xと接続されている。また、データ線Yはデータ線駆動回路63と接続され、また、ゲート線Xは、ゲート線駆動回路65と接続されている。このような駆動回路を構成する素子としてもTFTが利用される。
上記実施の形態で転写された半導体素子(TFT)の具体的な適用箇所について制限はないが、上記TFTは例えば電気光学装置(表示装置)の画素回路や駆動回路として用いられる。図6は、アクティブマトリクス基板の回路構成を示す図である。例えば、アクティブマトリクス型の液晶装置では、図6に示すように、データ線Yとゲート線との交点にTFTおよび画素電極60が配置され、TFTの一端がデータ線Yと、他端が画素電極60と、そのゲートがゲート線Xと接続されている。また、データ線Yはデータ線駆動回路63と接続され、また、ゲート線Xは、ゲート線駆動回路65と接続されている。このような駆動回路を構成する素子としてもTFTが利用される。
したがって、上記実施の形態で転写された半導体素子(TFT)は、例えば上記画素回路や駆動回路を構成し、転写基板(S3)と対向基板との間に液晶や電気泳動カプセルなどを配置することにより表示部を構成する。
上記表示部は、携帯電話、ビデオカメラ、ロールアップ式テレビジョンの他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示板、宣伝広告用ディスプレイ、電子ペーパーなどの電子機器(電気光学装置)に組み込むことができる。
図7は、フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。上記実施の形態で転写された半導体素子(TFT)は、上記電気光学装置のみならず、図7に示す、フレキシブル基板上に形成されたマイクロコンピュータなどにも適用可能である。571は、フレキシブル基板であり、例えば、573はRAM(random access memory)、575はCPU(central processing unit)、577は、入出力回路、579は、太陽電池である。
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
3…剥離層、5…下地保護膜、7…半導体層、7a、7b…ソース、ドレイン領域、9…ゲート絶縁膜、11…ゲート電極、13…層間絶縁膜、15a、15b…ソース、ドレイン引き出し配線、17…保護膜、18…仮接着層、19…剥離層、21…永久接着剤、50…減圧チャンバ、51…ステージ、51A、51B…固定板、53…真空ポンプ、55…転写層、57…刃状体、59…応力印加機構、59a…重り、59b…滑車、63…データ線駆動回路、65…ゲート線駆動回路、571…フレキシブル基板、573…RAM、575…CPU、577…入出力回路、579…太陽電池、S…積層基板、S1…第1基板、S2…第2基板、S3…第3基板、T…TFT、X…ゲート線、Y…データ線
Claims (9)
- 剥離層とその上部に形成された半導体素子とを有する第1基板と、前記第1基板の前記半導体素子形成面と接着層を介して接合された第2基板と、を有する積層基板の剥離方法であって、
負圧状態下で、前記積層基板の前記剥離層の層内又は界面から前記第1基板と前記第2基板とを剥離することを特徴とする剥離方法。 - 前記負圧状態下は、真空状態下であることを特徴とする請求項1記載の剥離方法。
- 前記第1基板と前記第2基板との剥離は、
前記積層基板の前記剥離層内に、刃状体を差し込むことにより行われることを特徴とする請求項1又は2記載の剥離方法。 - 剥離層とその上部に形成された半導体素子とを有する第1基板と、前記第1基板の前記半導体素子形成面と接着層を介して接合された第2基板と、を有する積層基板の剥離装置であって、
前記積層基板が処理される処理室と、
前記処理室を負圧状態とするポンプと、
を、有することを特徴とする剥離装置。 - 前記処理室内に、前記積層基板の前記剥離層内に差し込まれる刃状体を有することを特徴とする請求項4記載の剥離装置。
- 前記刃状体に前記積層基板の厚さ方向の力を加える応力印加手段を有することを特徴とする請求項5記載の剥離装置。
- 第1基板上に剥離層を形成する工程と、
前記剥離層上に半導体素子を形成する工程と、
前記第1基板の前記半導体素子の形成面と第2基板とを、接着層を介して接合し、積層基板を形成する工程と、
負圧状態下で、前記剥離層の層内又は界面から前記第1基板と前記第2基板とを剥離する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第1基板と前記第2基板とを剥離する工程は、
前記積層基板の前記剥離層内に、刃状体を差し込み、
前記刃状体に前記積層基板の厚さ方向の力を加えることにより行われることを特徴とする請求項7記載の半導体装置の製造方法。 - 前記第1基板と前記第2基板とを剥離する工程の前に、
前記剥離層に、レーザ光を照射することにより、前記剥離層をアブレーションさせる工程を有することを特徴とする請求項7又は8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008075131A JP2009231533A (ja) | 2008-03-24 | 2008-03-24 | 剥離方法、剥離装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008075131A JP2009231533A (ja) | 2008-03-24 | 2008-03-24 | 剥離方法、剥離装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231533A true JP2009231533A (ja) | 2009-10-08 |
Family
ID=41246605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008075131A Pending JP2009231533A (ja) | 2008-03-24 | 2008-03-24 | 剥離方法、剥離装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231533A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070483A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | フレキシブルデバイス、その製造方法、および表示装置 |
JP2013069769A (ja) * | 2011-09-21 | 2013-04-18 | Ulvac Japan Ltd | Tft基板の製造方法およびレーザーアニール装置 |
JP2014082380A (ja) * | 2012-10-17 | 2014-05-08 | Disco Abrasive Syst Ltd | 表面保護テープの剥離方法 |
JP2019165224A (ja) * | 2018-03-15 | 2019-09-26 | 大日本印刷株式会社 | 配線基板、及び配線基板の製造方法 |
-
2008
- 2008-03-24 JP JP2008075131A patent/JP2009231533A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012070483A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | フレキシブルデバイス、その製造方法、および表示装置 |
JP2013069769A (ja) * | 2011-09-21 | 2013-04-18 | Ulvac Japan Ltd | Tft基板の製造方法およびレーザーアニール装置 |
JP2014082380A (ja) * | 2012-10-17 | 2014-05-08 | Disco Abrasive Syst Ltd | 表面保護テープの剥離方法 |
JP2019165224A (ja) * | 2018-03-15 | 2019-09-26 | 大日本印刷株式会社 | 配線基板、及び配線基板の製造方法 |
JP7275683B2 (ja) | 2018-03-15 | 2023-05-18 | 大日本印刷株式会社 | 配線基板、及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200294848A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI510145B (zh) | 電子裝置及其製造方法 | |
JP5094776B2 (ja) | 半導体装置の作製方法 | |
JP6253617B2 (ja) | 発光装置および電子機器 | |
KR101033797B1 (ko) | 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법 | |
JP4413478B2 (ja) | 半導体装置の作製方法 | |
EP1528594B1 (en) | Method for manufacturing semiconductor device | |
JP2007512568A (ja) | プラスチック基板を有するアクティブマトリクスディスプレイ及び他の電子装置 | |
TW200300610A (en) | Vehicle, display device and manufacturing method for a semiconductor device | |
JP2006049800A (ja) | 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器 | |
JP2003163337A (ja) | 剥離方法および半導体装置の作製方法 | |
JP2008124419A (ja) | 有機電界発光表示装置及び有機電界発光表示装置の製造方法 | |
JP2004047975A (ja) | 積層体の転写方法及び半導体装置の作製方法 | |
KR20140110562A (ko) | 표시 장치의 제조 방법 | |
JP6591625B2 (ja) | 樹脂フィルムの剥離方法、フレキシブル基板を有する電子デバイスの製造方法および有機el表示装置の製造方法ならびに樹脂フィルムの剥離装置 | |
KR20060089638A (ko) | 유기 전자 디바이스의 제조 방법 | |
JP2009231533A (ja) | 剥離方法、剥離装置および半導体装置の製造方法 | |
JP2022529692A (ja) | フレキシブルエレクトロニクスを製造するシステムおよび方法 | |
JP2006321674A (ja) | 薄膜デバイスの製造方法および薄膜デバイス | |
JP2012156523A (ja) | 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器 | |
JP2007311590A (ja) | 被転写物の転写方法、半導体装置の製造方法および転写装置 | |
JP2009231532A (ja) | 剥離方法、剥離装置および半導体装置の製造方法 | |
JP2011003668A (ja) | 素子の転写方法および電子機器の製造方法 | |
JP4757469B2 (ja) | 半導体装置の作製方法 | |
JP2007201249A (ja) | 仮転写基板、仮転写基板を使用した薄膜デバイスの製造方法及び電子機器 |