JP2009225216A - Transimpedance amplifier connection circuit - Google Patents
Transimpedance amplifier connection circuit Download PDFInfo
- Publication number
- JP2009225216A JP2009225216A JP2008068858A JP2008068858A JP2009225216A JP 2009225216 A JP2009225216 A JP 2009225216A JP 2008068858 A JP2008068858 A JP 2008068858A JP 2008068858 A JP2008068858 A JP 2008068858A JP 2009225216 A JP2009225216 A JP 2009225216A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- circuit
- transimpedance amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 7
- 230000000295 complement effect Effects 0.000 claims description 15
- 238000012937 correction Methods 0.000 claims description 11
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 235000011449 Rosa Nutrition 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 235000004348 Perilla frutescens Nutrition 0.000 description 1
- 244000124853 Perilla frutescens Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、トランスインピーダンスアンプ接続回路に関し、特に、高いＥＳＤ（Electro＿Static＿Discharge）耐性を有するトランスインピーダンスアンプを実現するトランスインピーダンスアンプ接続回路に関するものである。 The present invention relates to a transimpedance amplifier connection circuit, and more particularly to a transimpedance amplifier connection circuit that realizes a transimpedance amplifier having high ESD (Electro_Static_Discharge) resistance.
光信号を電気信号に変換する光受信回路においては、一般に、光電変換した電流信号をインピーダンス変換して差動電圧信号として出力するトランスインピーダンスアンプの後段に、該トランスインピーダンスアンプから出力される差動出力信号に所定の処理を施す後段回路例えば信号レベルを所要のレベルに変換する可変利得増幅器やリミッタ等からなる後続回路が接続されるトランスインピーダンスアンプ接続回路が用いられる。また、トランスインピーダンスアンプ接続回路においては、一般に、入力は単相の電流信号であるが、高周波数領域で安定した動作を確保すべく、出力電圧信号を正相と逆相との両相の差動電圧信号とするために、トランスインピーダンスアンプ内で単相−差動変換を行っている。 In an optical receiver circuit that converts an optical signal into an electrical signal, in general, a differential output from the transimpedance amplifier is placed after the transimpedance amplifier that converts the impedance of the photoelectrically converted current signal and outputs it as a differential voltage signal. A post-stage circuit that performs predetermined processing on the output signal, for example, a transimpedance amplifier connection circuit to which a subsequent circuit such as a variable gain amplifier or a limiter that converts a signal level to a required level is connected. In a transimpedance amplifier connection circuit, the input is generally a single-phase current signal. However, in order to ensure stable operation in the high frequency range, the output voltage signal is the difference between the positive and negative phases. In order to obtain a dynamic voltage signal, single-phase to differential conversion is performed in the transimpedance amplifier.
トランスインピーダンスアンプ接続回路の例として、図５に示す回路構成が知られている。図５の回路構成と同様の回路が、非特許文献１に示すKimikazu Sanoらによる“A Wideband Low−distorted ＲＯＳＡ for Video Distribution Service based on ＦＭ Conversion Scheme”，３３rd European Conference and Exhibition on Optical Communication，proceedings，ｖｏｌ３，ｐｐ１６７−１６８（２００７）に記載されている。図５は、従来のトランスインピーダンスアンプ接続回路の回路構成を示すものであり、電流信号をインピーダンス変換して差動電圧信号として出力するトランスインピーダンスアンプＴＩＡ（Transimpedance Amplifier）の後段には、該トランスインピーダンスアンプＴＩＡから出力される差動電圧信号に所定の処理を施す後段回路ＰＰ（Post-Part Circuit）例えば自動利得制御回路ＡＧＣ（Automatic Gain Control Circuit）を伴った可変利得増幅器ＶＧＡ（Variable Gain Amplifier）が備えられた後段回路ＰＰが接続された構成となっている。ただ、図５の回路構成については、特段のＥＳＤ（Electro＿Static＿Discharge）対策が施されていないため、ＥＳＤ耐性に関しては乏しい状況にある。 A circuit configuration shown in FIG. 5 is known as an example of a transimpedance amplifier connection circuit. Similar circuit to the circuit configuration of FIG. 5, by Kimikazu Sano et al in Non-Patent Document 1 "A Wideband Low-distorted ROSA for Video Distribution Service based on FM Conversion Scheme", 33 rd European Conference and Exhibition on Optical Communication, proceedings , Vol3, pp 167-168 (2007). FIG. 5 shows a circuit configuration of a conventional transimpedance amplifier connection circuit. A transimpedance amplifier TIA (Transimpedance Amplifier) that converts a current signal into an impedance and outputs it as a differential voltage signal is provided at the subsequent stage. A variable gain amplifier VGA (Variable Gain Amplifier) with a post-stage circuit PP (Post-Part Circuit), for example, an automatic gain control circuit AGC (Automatic Gain Control Circuit) for performing predetermined processing on the differential voltage signal output from the amplifier TIA The rear circuit PP provided is connected. However, the circuit configuration of FIG. 5 is in a poor state with respect to ESD resistance because no special ESD (Electro_Static_Discharge) countermeasure is taken.
つまり、図５の回路構成と同等な図６（Ａ）に示す回路構成において、回路シミュレータＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）を用いて、ＥＳＤ発生に関するシミュレーションを行ったところ、ＥＳＤ発生時に、トランスインピーダンスアンプ接続回路内に流れ込んだＥＳＤ電流は、そのまま、回路内部に流れ込んでしまうことが明らかとなった。この結果として、回路内部のトランジスタに過剰な電流を流してしまう、もしくは、回路内部のトランジスタに過剰な電圧をかけてしまうため、トランジスタ破壊が生じ易い可能性が高くなっている。図６は、従来のトランスインピーダンスアンプ接続回路の回路構成におけるＥＳＤ電流の流れを説明する説明図であり、図６（Ａ）は、図５と等価な回路構成を示し、図６（Ｂ）は、ＥＳＤ発生時におけるＥＳＤ電流のシミュレーション結果を模式的に示している。 That is, in the circuit configuration shown in FIG. 6A, which is equivalent to the circuit configuration of FIG. 5, a simulation regarding ESD generation was performed using a circuit simulator SPICE (Simulation Program with Integrated Circuit Emphasis). It became clear that the ESD current flowing into the impedance amplifier connection circuit flows into the circuit as it is. As a result, an excessive current flows through a transistor in the circuit, or an excessive voltage is applied to the transistor in the circuit, so that there is a high possibility that the transistor is easily destroyed. FIG. 6 is an explanatory diagram for explaining the flow of ESD current in the circuit configuration of a conventional transimpedance amplifier connection circuit. FIG. 6A shows a circuit configuration equivalent to FIG. 5, and FIG. 3 schematically shows a simulation result of an ESD current when an ESD occurs.
つまり、図６（Ａ）は、図５のトランスインピーダンスアンプ接続回路がトランスインピーダンスアンプＴＩＡの部分と、該トランスインピーダンスアンプＴＩＡの部分に後続して接続されていて、自動利得制御回路ＡＧＣを伴った可変利得増幅器ＶＧＡを含む後段回路ＰＰの部分とをモノリシックＩＣ(Monolithic ＩＣ)として集積化している場合を示している。 That is, in FIG. 6A, the transimpedance amplifier connection circuit of FIG. 5 is connected to the transimpedance amplifier TIA portion and the transimpedance amplifier TIA portion, followed by the automatic gain control circuit AGC. The case where the part of the post-stage circuit PP including the variable gain amplifier VGA is integrated as a monolithic IC is shown.
ここで、トランスインピーダンスアンプＴＩＡは、高電圧側の第一の電源端子ＶＣＣＴＩＡと低電圧側の第二の電源端子ＶＥＥＴＩＡとから印加される電源電圧によって動作して、入力端子ＩＮから入力される光電変換後の入力電流信号をインピーダンス変換して、差動電圧信号として、後続する後段回路ＰＰに出力する。後段回路ＰＰは、高電圧側の第三の電源端子ＶＣＣＰＰと低電圧側の第四の電源端子ＶＥＥＰＰとから印加される電源電圧によって動作し、トランスインピーダンスアンプＴＩＡからの高周波の差動電圧信号を例えば所望の信号レベルになるように可変利得増幅器ＶＧＡの利得を制御して、正相、逆相の差動出力電圧信号として、出力正端子ＯＵＴ−Ｔ、出力補端子ＯＵＴ−Ｃからそれぞれ出力している。ここで、各電源端子の電源電圧は、次のような関係に設定される。 Here, the transimpedance amplifier TIA is operated by the power supply voltage applied from the first power supply terminal VCCTIA on the high voltage side and the second power supply terminal VEETIA on the low voltage side, and the photoelectric impedance input from the input terminal IN. The converted input current signal is impedance-converted and output as a differential voltage signal to the subsequent post-stage circuit PP. The post-stage circuit PP operates by the power supply voltage applied from the third power supply terminal VCCPP on the high voltage side and the fourth power supply terminal VEEPP on the low voltage side, and receives the high-frequency differential voltage signal from the transimpedance amplifier TIA. For example, the gain of the variable gain amplifier VGA is controlled so as to obtain a desired signal level, and output from the output positive terminal OUT-T and the output complement terminal OUT-C as the positive and negative phase differential output voltage signals, respectively. ing. Here, the power supply voltage of each power supply terminal is set to the following relationship.
第一の電源端子ＶＣＣＴＩＡの電圧＝第三の電源端子ＶＣＣＰＰの電圧
＞第二の電源端子ＶＥＥＴＩＡの電圧＝第四の電源端子ＶＥＥＰＰの電圧
図６（Ｂ）は、前述のように、図６（Ａ）のトランスインピーダンスアンプＴＩＡの高電圧側の第一の電源端子ＶＣＣＴＩＡにＥＳＤが発生した場合のＥＳＤ電流の流れる様子を回路シミュレータＳＰＩＣＥによってシミュレーションした結果を示している。
The voltage of the first power supply terminal VCCTIA = the voltage of the third power supply terminal VCCPP> The voltage of the second power supply terminal VEETIA = the voltage of the fourth power supply terminal VEEPP As shown above, FIG. A result of simulating the flow of an ESD current when an ESD occurs in the first power supply terminal VCCTIA on the high voltage side of the transimpedance amplifier TIA of A) by a circuit simulator SPICE is shown.
図６（Ｂ）に示すように、トランスインピーダンスアンプＴＩＡの高電圧側の第一の電源端子ＶＣＣＴＩＡから流れ込んだＥＳＤ電流は、全て、トランスインピーダンスアンプＴＩＡのコア回路にそのまま流れ込み、しかる後、後段回路ＰＰに流れ込んでしまう。この結果、トランスインピーダンスアンプＴＩＡのコア回路内のトランジスタや後段回路ＰＰ内のトランジスタが破壊され易い状態になっている。 As shown in FIG. 6B, all of the ESD current flowing from the first power supply terminal VCCTIA on the high voltage side of the transimpedance amplifier TIA flows into the core circuit of the transimpedance amplifier TIA as it is, and then the subsequent circuit. It flows into PP. As a result, the transistors in the core circuit of the transimpedance amplifier TIA and the transistors in the post-stage circuit PP are easily destroyed.
また、トランスインピーダンスアンプＴＩＡ側の第二の電源端子ＶＥＥＴＩＡ、後段回路ＰＰ側の第三の電源端子ＶＣＣＰＰ、後段回路側の第四の電源端子ＶＥＥＰＰ、出力正端子ＯＵＴ−Ｔおよび出力補端子ＯＵＴ−ＣからＥＳＤ電流が流れ込むようなＥＳＤが発生した場合についても、前述の第一の電源端子ＶＣＣＴＩＡ端子から流れ込んだ場合と同様に、トランスインピーダンスアンプＴＩＡや後段回路ＰＰの回路内部に、全て、ＥＳＤ電流が流れ込んでしまうため、トランジスタが破壊され易い状態になってしまう。 Further, the second power supply terminal VEETIA on the transimpedance amplifier TIA side, the third power supply terminal VCCPP on the post-stage circuit PP side, the fourth power supply terminal VEEPP on the post-stage circuit side, the output positive terminal OUT-T, and the output complement terminal OUT- Even in the case where ESD occurs such that an ESD current flows from C, as in the case where the ESD current flows from the first power supply terminal VCCTIA terminal, all of the ESD currents are generated inside the transimpedance amplifier TIA and the post-stage circuit PP. Will flow into the transistor, and the transistor is likely to be destroyed.
通常、ＥＳＤ耐性を向上させるためには、入力端子／出力端子等にＥＳＤ保護回路なるものが挿入される。しかし、ＥＳＤ保護回路の付加に伴って寄生容量が増大してしまい、帯域制限や信号歪といった問題が生じてしまうため、特に、高周波アナログ回路においては、ＥＳＤ保護対策を施すことが困難であるとの認識が一般的である。 Usually, in order to improve the ESD tolerance, an ESD protection circuit is inserted into an input terminal / output terminal or the like. However, the parasitic capacitance increases with the addition of the ESD protection circuit, which causes problems such as band limitation and signal distortion. Therefore, it is difficult to take ESD protection measures particularly in a high-frequency analog circuit. Is generally recognized.
ここで、高周波アナログ回路においてＥＳＤ耐性の向上を図る手法として、図７に示す回路構成が知られている。図７は、高周波アナログ回路にＥＳＤ保護回路を備えた従来の回路構成を示す回路図であり、メインアンプＭＡ（Main Amplifier）である広帯域増幅器に対するＥＳＤ対策用のＥＳＤ保護回路を設けた回路構成例を示している。図６の回路構成と同様の回路が、非特許文献２に示すWolfgang Soldnerらによる“A １０ＧＨｚ Broadband Amplifier with Bootstrapped ２ｋＶ ＥＳＤ Protection”，ＩＥＥＥ International Solid−State Circuits Conference，Dig．Tech．Papers，ｐｐ．５５０−５５１（２００７）に記載されている。 Here, a circuit configuration shown in FIG. 7 is known as a technique for improving ESD tolerance in a high-frequency analog circuit. FIG. 7 is a circuit diagram showing a conventional circuit configuration in which an ESD protection circuit is provided in a high-frequency analog circuit, and an example of a circuit configuration in which an ESD protection circuit for ESD countermeasures is provided for a broadband amplifier which is a main amplifier MA (Main Amplifier). Is shown. A circuit similar to the circuit configuration of FIG. 6 is disclosed in Wolfgang Soldner et al., “A 10 GHz Broadband Amplifier with Bootstrapped 2 kV ESD Protection”, IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 550-551 (2007).
図７において、ＶＤＤは高電圧側の第一の電源端子、ＶＳＳは低電圧側の第二の電源端子、ＲＰ（ＲＦ Pad）は、高周波信号を入力（もしくは出力）するＲＦパッド（高周波パッド）、ＥＰＣ（ＥＳＤ Protection Circuit）は、ＥＳＤ耐性を得るためのＥＳＤ保護回路であり、ｄ１〜ｄ４は、それぞれ、ＥＳＤ保護回路ＥＰＣを構成するＥＳＤ電流分散用の第一〜第四のダイオード、Ａｍｐ１，Ａｍｐ２は、ＥＳＤ保護回路ＥＰＣを構成する第一、第二のセンスアンプ、ＭＡ（Main Amplifier）は、広帯域特性を有するメインアンプであり、ＥＳＤ保護回路ＥＰＣによって、ＥＳＤから保護される対象となる回路である。 In FIG. 7, VDD is a first power supply terminal on the high voltage side, VSS is a second power supply terminal on the low voltage side, and RP (RF Pad) is an RF pad (high frequency pad) for inputting (or outputting) a high frequency signal. , EPC (ESD Protection Circuit) is an ESD protection circuit for obtaining ESD resistance, and d1 to d4 are ESD current distribution first to fourth diodes constituting the ESD protection circuit EPC, Amp1, Amp1, respectively. Amp2 is the first and second sense amplifiers constituting the ESD protection circuit EPC, and MA (Main Amplifier) is a main amplifier having a broadband characteristic, and is a circuit to be protected from ESD by the ESD protection circuit EPC. It is.
以下に、図７の回路動作およびその特徴について説明する。ＥＳＤが発生し、例えばＲＦパッドＲＰからＥＳＤ電流が流れ込んだ場合、ＥＳＤ保護回路ＥＰＣがメインアンプＭＡの前段に挿入されていないと、ＥＳＤ電流は、ＲＦパッドＲＰからメインアンプＭＡ内にそのまま流れ込み、メインアンプＭＡ内のトランジスタに過剰な電流が流れてしまう、もしくは、過剰な電圧がかかってしまう。このため、メインアンプＭＡ内のトランジスタ破壌が生じる可能性がある。 Hereinafter, the circuit operation of FIG. 7 and its features will be described. When ESD occurs and, for example, an ESD current flows from the RF pad RP, if the ESD protection circuit EPC is not inserted before the main amplifier MA, the ESD current flows directly from the RF pad RP into the main amplifier MA. An excessive current flows through the transistor in the main amplifier MA or an excessive voltage is applied. For this reason, transistor breakdown in the main amplifier MA may occur.
しかし、図７のように、ＥＳＤ保護回路ＥＰＣをメインアンプの前段に挿入する回路構成の場合、ＲＦパッドＲＰからのＥＳＤ電流のほとんどは、メインアンプＭＡに比し、インピーダンスが低いＥＳＤ保護回路ＥＰＣ内のＥＳＤ電流分散用の第一〜第四のダイオードｄ１〜ｄ４に流れ落ちることになり、メインアンプＭＡ内へ大きな電流が流れ込むことはなく、たとえ、ＥＳＤが発生しても、メインアンプＭＡ内のトランジスタ破壊が生じることを回避することができる。 However, in the case of a circuit configuration in which the ESD protection circuit EPC is inserted before the main amplifier as shown in FIG. 7, most of the ESD current from the RF pad RP has a lower impedance than the main amplifier MA. The current flows into the first to fourth diodes d1 to d4 for ESD current distribution in the inside, and a large current does not flow into the main amplifier MA. Even if ESD occurs, The occurrence of transistor breakdown can be avoided.
また、通常動作時には、ＥＳＤ保護回路ＥＰＣ内の第一のセンスアンプＡｍｐ１、第二のセンスアンプＡｍｐ２は、ＲＦパッドＲＰから入力／出力される高周波信号を、常に、モニタし、第一、第二のダイオードｄ１，ｄ２の接続点である第一のｍｉｄ ｎｏｄｅ、第三、第四のダイオードｄ３，ｄ４の接続点である第二のｍｉｄ ｎｏｄｅに対して、時間遅延なく、等倍で該高周波信号を伝達する。この結果、第一のダイオードｄ１および第三のダイオードｄ３のアノード−カソード間電圧は、常に、一定に保たれることとなり、高周波信号ノードに付加される寄生容量成分が低減され、ＥＳＤ保護回路ＥＰＣ付加によるメインアンプＭＡの帯域制限等を緩和することができる。
前述したように、図５のような従来の回路構成のトランスインピーダンスアンプ接続回路の場合、ＥＳＤ対策が施されておらず、ＥＳＤ耐性に乏しいという問題がある。 As described above, the transimpedance amplifier connection circuit having the conventional circuit configuration as shown in FIG. 5 has a problem that ESD countermeasures are not taken and ESD resistance is poor.
一方、図７のようなＥＳＤ保護回路ＥＰＣを保護対象の回路（図７の場合メインアンプＭＡ）の前段に挿入するというＥＳＤ保護手法は、高周波アナログ回路のＥＳＤ耐性の向上に有効な手段であり、図５（および図６）のようなトランスインピーダンスアンプ接続回路に対しても適用することは可能である。 On the other hand, the ESD protection method in which the ESD protection circuit EPC as shown in FIG. 7 is inserted before the circuit to be protected (main amplifier MA in the case of FIG. 7) is an effective means for improving the ESD tolerance of the high-frequency analog circuit. The present invention can also be applied to a transimpedance amplifier connection circuit as shown in FIG. 5 (and FIG. 6).
しかしながら、図７のようなＥＳＤ保護回路ＥＰＣの場合、高周波信号を時間遅延なくモニタするために、第一のセンスアンプＡｍｐ１、第二のセンスアンプＡｍｐ２等が必要となり、ＥＳＤ保護回路ＥＰＣ自体が複雑化し、チップ面積が大きくなってしまうという問題がある。また、通常動作時に、第一のセンスアンプＡｍｐ１および第二のセンスアンプＡｍｐ２は、常に、高周波信号をモニタする必要があるため、定常的に電力を消費してしまうという問題もある。 However, in the case of the ESD protection circuit EPC as shown in FIG. 7, in order to monitor a high-frequency signal without time delay, the first sense amplifier Amp1, the second sense amplifier Amp2, etc. are required, and the ESD protection circuit EPC itself is complicated. There is a problem that the chip area becomes large. In addition, during normal operation, the first sense amplifier Amp1 and the second sense amplifier Amp2 need to constantly monitor the high-frequency signal, so that there is a problem that power is constantly consumed.
本発明は、かかる事情に鑑みてなされたものであり、コンパクトで、かつ、消費電力を増大させずに、かつ、性能を劣化させることもなく、ＥＳＤ耐性の高いトランスインピーダンスアンプ接続回路を提供することを、その目的としている。 The present invention has been made in view of such circumstances, and provides a transimpedance amplifier connection circuit that is compact, does not increase power consumption, and does not degrade performance, and has high ESD resistance. That is the purpose.
本発明は、前述の課題を解決するトランスインピーダンスアンプ接続回路を実現するものであり、コンパクトで、かつ、消費電力を増大させずに、かつ、性能を劣化させることもなく、ＥＳＤ保護対策を施すことを可能とし、ＥＳＤ耐性の高いトランスインピーダンスアンプ接続回路を実現している。本発明は、具体的には、以下のごとき各技術手段から構成されている。 The present invention realizes a transimpedance amplifier connection circuit that solves the above-mentioned problems, is compact, and does not increase power consumption, and does not deteriorate performance, and takes ESD protection measures. This makes it possible to realize a transimpedance amplifier connection circuit with high ESD resistance. Specifically, the present invention comprises the following technical means.
第一の技術手段は、入力端子から入力された電流信号をインピーダンス変換して差動電圧信号として出力するトランスインピーダンスアンプに、該トランスインピーダンスアンプから出力される差動電圧信号に対してあらかじめ定めた処理を施して出力端子から出力する後続回路が接続された構成からなるトランスインピーダンスアンプ接続回路において、当該トランスインピーダンスアンプが高電圧側の第一の電源端子および低電圧側の第二の電源端子を有し、かつ、当該後段回路が高電圧側の第三の電源端子および低電圧側の第四の電源端子を有し、かつ、当該第一の電源端子と当該第三の電源端子との間にＥＳＤ電流分散用の抵抗が接続され、かつ、当該第二の電源端子と当該第四の電源端子とが互いに直接接続されていることを特徴とする。 The first technical means predetermines the differential voltage signal output from the transimpedance amplifier in a transimpedance amplifier that impedance-converts the current signal input from the input terminal and outputs it as a differential voltage signal. In a transimpedance amplifier connection circuit having a configuration in which a subsequent circuit that performs processing and outputs from an output terminal is connected, the transimpedance amplifier has a first power supply terminal on the high voltage side and a second power supply terminal on the low voltage side. And the latter circuit has a third power supply terminal on the high voltage side and a fourth power supply terminal on the low voltage side, and between the first power supply terminal and the third power supply terminal. And the second power supply terminal and the fourth power supply terminal are directly connected to each other. To.
第二の技術手段は、第一の技術手段に記載のトランスインピーダンスアンプ接続回路において、前記後段回路の出力正端子と前記第三の電源端子との間に、第一および第二のダイオードとが極性を互いに反転した状態で接続され、かつ、前記後段回路の出力補端子と前記第三の電源端子との間に、第三および第四のダイオードとが極性を互いに反転した状態で接続され、かつ、前記第四の電源端子と、前記後段回路の出力正端子および前記後段回路の出力補端子のそれぞれとの間に、第五および第六のダイオードがそれぞれのアノードを前記第四の電源端子に接続する状態で接続されていることを特徴とする。 The second technical means is the transimpedance amplifier connection circuit according to the first technical means, wherein the first and second diodes are provided between the output positive terminal of the subsequent circuit and the third power supply terminal. Connected in a state in which the polarities are reversed from each other, and connected between the output auxiliary terminal of the subsequent circuit and the third power supply terminal in a state in which the polarities are reversed from each other, In addition, between the fourth power supply terminal and each of the output positive terminal of the rear circuit and the output complementary terminal of the rear circuit, fifth and sixth diodes respectively connect the anodes to the fourth power terminal. It is connected in the state which connects to.
第三の技術手段は、第一または第二の技術手段に記載のトランスインピーダンスアンプ接続回路において、前記トランスインピーダンスアンプは、前記入力端子に入力された電流信号をインピーダンス変換して差動電圧信号として出力するコアアンプおよび当該コアアンプのオフセット値を補正するオフセット補正回路を有し、かつ、当該オフセット補正回路は、前記コアアンプと同一回路構成のダミーアンプと、オペアンプと、第一、第二のトランジスタとを有し、かつ、前記コアアンプの出力と前記ダミーアンプの出力とが、前記オペアンプの二つの入力端子それぞれに接続され、かつ、前記オペアンプの出力が、前記第一のトランジスタのベースに接続され、かつ、前記第一のトランジスタのコレクタが、前記コアアンプへの入力信号を入力する前記入力端子に接続され、かつ、前記第一のトランジスタのエミッタが、第一の抵抗を介して、前記第二の電源端子に接続され、かつ、前記第二のトランジスタのコレクタが、前記ダミーアンプの入力に接続され、かつ、前記第二のトランジスタのエミッタが、第二の抵抗を介して、前記第二の電源端子に接続され、かつ、前記第二のトランジスタのベースが、第三の抵抗を介して、前記第二の電源端子に接続されていることを特徴とする。 According to a third technical means, in the transimpedance amplifier connection circuit according to the first or second technical means, the transimpedance amplifier impedance-converts the current signal input to the input terminal to obtain a differential voltage signal. An output core amplifier and an offset correction circuit for correcting the offset value of the core amplifier, and the offset correction circuit includes a dummy amplifier having the same circuit configuration as the core amplifier, an operational amplifier, and first and second transistors. And the output of the core amplifier and the output of the dummy amplifier are connected to two input terminals of the operational amplifier, respectively, and the output of the operational amplifier is connected to the base of the first transistor, and , The collector of the first transistor is an input signal to the core amplifier Connected to the input terminal, and the emitter of the first transistor is connected to the second power supply terminal via a first resistor, and the collector of the second transistor is Connected to the input of the dummy amplifier, the emitter of the second transistor is connected to the second power supply terminal through a second resistor, and the base of the second transistor is connected to the third It is connected to the second power supply terminal via a resistor.
第四の技術手段は、第一ないし第三の技術手段のいずれかに記載のトランスインピーダンスアンプ接続回路において、前記第一の電源端子の電源電圧と前記第三の電源端子の電源電圧とが等しく、かつ、前記第二の電源端子の電源電圧と前記第四の電源端子の電源電圧とが等しいことを特徴とする。 The fourth technical means is the transimpedance amplifier connection circuit according to any one of the first to third technical means, wherein the power supply voltage of the first power supply terminal is equal to the power supply voltage of the third power supply terminal. The power supply voltage of the second power supply terminal is equal to the power supply voltage of the fourth power supply terminal.
第五の技術手段は、第一ないし第三の技術手段に記載のトランスインピーダンスアンプ接続回路において、前記第一の電源端子の電源電圧と前記第三の電源端子の電源電圧とが等しくなく、かつ、前記第一の電源端子の電源電圧および前記第三の電源端子の電源電圧が、前記第二の電源端子の電源電圧および前記第四の電源端子の電源電圧よりも高い電圧値であることを特徴とする。 A fifth technical means is the transimpedance amplifier connection circuit according to the first to third technical means, wherein the power supply voltage of the first power supply terminal and the power supply voltage of the third power supply terminal are not equal, and The power supply voltage of the first power supply terminal and the power supply voltage of the third power supply terminal are higher than the power supply voltage of the second power supply terminal and the power supply voltage of the fourth power supply terminal. Features.
第六の技術手段は、第一ないし第三の技術手段のいずれかに記載のトランスインピーダンスアンプ接続回路において、前記第二の電源端子と前記第四の電源端子とが抵抗を介して接続され、かつ、前記第二の電源端子の電源電圧と前記第四の電源端子の電源電圧とが等しくなく、かつ、前記第二の電源端子の電源電圧および前記第四の電源端子の電源電圧が、前記第一の電源端子の電源電圧および前記第三の電源端子の電源電圧よりも低い電圧値であることを特徴とする。 Sixth technical means is the transimpedance amplifier connection circuit according to any one of the first to third technical means, wherein the second power supply terminal and the fourth power supply terminal are connected via a resistor, And the power supply voltage of the second power supply terminal and the power supply voltage of the fourth power supply terminal are not equal, and the power supply voltage of the second power supply terminal and the power supply voltage of the fourth power supply terminal are The power supply voltage is lower than the power supply voltage of the first power supply terminal and the power supply voltage of the third power supply terminal.
本発明のトランスインピーダンスアンプ接続回路によれば、例えば、トランスインピーダンスアンプの高電圧側の第一の電源端子と後段回路の高電圧側の第三の電源端子とをＥＳＤ電流分散用の抵抗を介して接続し、トランスインピーダンスアンプの低電圧側の第二の電源端子と後段回路の低電圧側の第四の電源端子とを直接または抵抗を介して接続する回路構成を採用しているので、コンパクトで、かつ、消費電力を増大させずに、かつ、性能を劣化させることもなく、ＥＳＤ耐性の高いトランスインピーダンスアンプを実現することができるという効果を奏することができる。 According to the transimpedance amplifier connection circuit of the present invention, for example, the first power supply terminal on the high voltage side of the transimpedance amplifier and the third power supply terminal on the high voltage side of the subsequent circuit are connected via the resistance for ESD current distribution. A circuit configuration in which the second power supply terminal on the low-voltage side of the transimpedance amplifier and the fourth power supply terminal on the low-voltage side of the subsequent circuit are connected directly or via a resistor. In addition, it is possible to achieve a transimpedance amplifier with high ESD tolerance without increasing power consumption and without degrading performance.
以下に、本発明に係るトランスインピーダンスアンプ接続回路の最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。 Hereinafter, an example of the best mode of a transimpedance amplifier connection circuit according to the present invention will be described in detail with reference to the drawings.
（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴について、その概要をまず説明する。本発明は、トランスインピーダンスアンプを動作させる電源の電源端子と該トランスインピーダンスアンプに後続する後段回路を動作させる電源の電源端子との間を、それぞれの高電圧側はＥＳＤ電流分散用の抵抗を介して接続し、低電圧側は直接または抵抗を介して接続していることを主要な特徴としている。
(Features of the present invention)
Prior to the description of the embodiments of the present invention, an outline of the features of the present invention will be described first. In the present invention, between the power source terminal of the power source for operating the transimpedance amplifier and the power source terminal of the power source for operating the subsequent circuit following the transimpedance amplifier, each high voltage side is connected via an ESD current distribution resistor. The main feature is that the low voltage side is connected directly or via a resistor.
（第一の実施形態）
まず、本発明に係るトランスインピーダンスアンプ接続回路の第一の実施形態を図１に示す。図１（Ａ）は、本実施形態におけるトランスインピーダンスアンプ接続回路のブロック構成を示し、図１（Ｂ）は、図１（Ａ）のトランスインピーダンスアンプＴＩＡ（Transimpedance Amplifier）の高電圧側の第一の電源端子ＶＣＣＴＩＡにＥＳＤが発生した場合のＥＳＤ電流の流れる様子を回路シミュレータＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）によってシミュレーションした結果を示している。
(First embodiment)
First, FIG. 1 shows a first embodiment of a transimpedance amplifier connection circuit according to the present invention. FIG. 1A shows a block configuration of a transimpedance amplifier connection circuit according to this embodiment, and FIG. 1B shows a first configuration on the high voltage side of the transimpedance amplifier TIA (Transimpedance Amplifier) in FIG. 8 shows a result of simulation of the flow of an ESD current when an ESD occurs at the power supply terminal VCCTIA using a circuit simulator SPICE (Simulation Program with Integrated Circuit Emphasis).
図１（Ａ）に示すトランスインピーダンスアンプ接続回路は、従来技術において説明した図６（Ａ）のトランスインピーダンスアンプ接続回路の回路構成とほぼ同様であり、入力端子ＩＮと出力正・補端子ＯＵＴ−Ｔ、ＯＵＴ−Ｃとの間に、トランスインピーダンスアンプＴＩＡの部分と、該トランスインピーダンスアンプＴＩＡの部分の後段に接続され、該トランスインピーダンスアンプＴＩＡの部分から出力される差動電圧信号に対してあらかじめ定めた所定の処理を施す後段回路ＰＰ（Post-Part Circuit）の部分と、をモノリシックＩＣとして集積化している例を示している。ここで、後段回路ＰＰにおけるあらかじめ定めた所定の処理とは、例えば、自動利得制御回路ＡＧＣ（Automatic Gain Control Circuit）やあるいはリミッタ機能を伴う可変利得増幅器ＶＧＡ（Variable Gain Amplifier）等からなり、所定の信号レベルまで増幅したり、所定の信号レベルでリミッティングしたり、あるいは、複数の方路に分岐させたりするなど、任意の処理のうちあらかじめ定めた処理を行うものである。 The transimpedance amplifier connection circuit shown in FIG. 1A is substantially the same as the circuit configuration of the transimpedance amplifier connection circuit shown in FIG. 6A described in the prior art, and includes an input terminal IN and an output positive / complement terminal OUT−. The transimpedance amplifier TIA and the subsequent stage of the transimpedance amplifier TIA are connected between T and OUT-C, and the differential voltage signal output from the transimpedance amplifier TIA is preliminarily applied to the differential voltage signal. An example is shown in which a post-stage circuit PP (Post-Part Circuit) that performs predetermined predetermined processing is integrated as a monolithic IC. Here, the predetermined processing in the post-stage circuit PP includes, for example, an automatic gain control circuit AGC (Automatic Gain Control Circuit) or a variable gain amplifier VGA (Variable Gain Amplifier) with a limiter function. A predetermined process is performed among arbitrary processes such as amplification to a signal level, limiting at a predetermined signal level, or branching to a plurality of paths.
トランスインピーダンスアンプＴＩＡは、高電圧側の第一の電源端子ＶＣＣＴＩＡと低電圧側の第二の電源端子ＶＥＥＴＩＡとから印加される電源電圧によって動作して、入力端子ＩＮから入力される光電変換後の入力電流信号をインピーダンス変換して、差動電圧信号として、後続する後段回路ＰＰに出力する。後段回路ＰＰは、高電圧側の第三の電源端子ＶＣＣＰＰと低電圧側の第四の電源端子ＶＥＥＰＰとから印加される電源電圧によって動作し、トランスインピーダンスアンプＴＩＡからの高周波の差動電圧信号に対してあらかじめ定めた所望の処理例えば所望の信号レベルになるように可変利得増幅器ＶＧＡの利得を制御して、得られた正相、逆相の差動出力信号を、出力正端子ＯＵＴ−Ｔ、出力補端子ＯＵＴ−Ｃから出力している。 The transimpedance amplifier TIA is operated by the power supply voltage applied from the first power supply terminal VCCTIA on the high voltage side and the second power supply terminal VEETIA on the low voltage side, and after the photoelectric conversion input from the input terminal IN. The input current signal is impedance-converted and output as a differential voltage signal to the subsequent post-stage circuit PP. The post-stage circuit PP operates by the power supply voltage applied from the third power supply terminal VCCPP on the high voltage side and the fourth power supply terminal VEEPP on the low voltage side, and converts the high-frequency differential voltage signal from the transimpedance amplifier TIA. In contrast, the gain of the variable gain amplifier VGA is controlled so as to obtain a predetermined desired process, for example, a desired signal level, and the obtained positive-phase and negative-phase differential output signals are output to the output positive terminal OUT-T, The output is output from the auxiliary output terminal OUT-C.
しかし、図１（Ａ）のトランスインピーダンスアンプ接続回路の特徴は、図６（Ａ）に示す従来のトランスインピーダンスアンプ接続回路とは異なり、トランスインピーダンスアンプＴＩＡの低電圧側の第二の電源端子ＶＥＥＴＩＡと後段回路ＰＰの低電圧側の第四の電源端子ＶＥＥＰＰとが相互に直接接続されて共通化され、かつ、トランスインピーダンスアンプＴＩＡの高電圧側の第一の電源端子ＶＣＣＴＩＡと後段回路ＰＰの高電圧側の第三の電源端子ＶＣＣＰＰとがＥＳＤ電流分散用の抵抗ｒｅによって接続されていることにある。 However, the transimpedance amplifier connection circuit of FIG. 1A differs from the conventional transimpedance amplifier connection circuit shown in FIG. 6A in that the second power supply terminal VEETIA on the low voltage side of the transimpedance amplifier TIA. And the fourth power supply terminal VEEPP on the low voltage side of the post-stage circuit PP are directly connected to each other to be shared, and the first power supply terminal VCCTIA on the high voltage side of the transimpedance amplifier TIA and the high voltage of the post-stage circuit PP in that a third power supply terminal VCCPP voltage side are connected by a resistor r e for ESD current spreading.
ここで、各電源端子の電源電圧は、図６（Ａ）の従来のトランスインピーダンスアンプ接続回路の場合と同様、次のような関係に設定される。 Here, the power supply voltage of each power supply terminal is set to the following relationship as in the case of the conventional transimpedance amplifier connection circuit of FIG.
第一の電源端子ＶＣＣＴＩＡの電圧＝第三の電源端子ＶＣＣＰＰの電圧
＞第二の電源端子ＶＥＥＴＩＡの電圧＝第四の電源端子ＶＥＥＰＰの電圧
かくのごとき回路構成とすることにより、ＥＳＤ発生時に、モノリシックＩＣ内つまりトランスインピーダンスアンプ接続回路内に流れ込むＥＳＤ電流が分散され、トランスインピーダンスアンプＴＩＡのコア回路内や後段回路ＰＰ内のトランジスタヘのストレスを緩和することができる。よって、トランスインピーダンスアンプ接続回路のＥＳＤ耐性を向上させることができる。
The voltage of the first power supply terminal VCCTIA = the voltage of the third power supply terminal VCCPP> the voltage of the second power supply terminal VEETIA = the voltage of the fourth power supply terminal VEEPP The ESD current flowing into the IC, that is, the transimpedance amplifier connection circuit is dispersed, and the stress on the transistors in the core circuit of the transimpedance amplifier TIA and the subsequent circuit PP can be reduced. Therefore, the ESD tolerance of the transimpedance amplifier connection circuit can be improved.
図１（Ｂ）のシミュレーション結果には、トランスインピーダンスアンプＴＩＡの高電圧側の第一の電源端子ＶＣＣＴＩＡにＥＳＤが発生した場合に、トランスインピーダンスアンプ接続回路内に流れ込むＥＳＤ電流の分散効果の例を示している。図６（Ｂ）の従来の回路構成におけるＥＳＤ発生例においては、トランスインピーダンスアンプＴＩＡ側の第一の電源端子ＶＣＣＴＩＡからのＥＳＤ電流が全てトランスインピーダンスアンプＴＩＡのコア回路内に流れ込み、この結果、トランスインピーダンスアンプＴＩＡのコア回路内のトランジスタに過剰な電流が流れたり、過剰な電圧がかかったりしてしまい、トランジスタ破壊を引き起こし易い状況にあった。 The simulation result of FIG. 1B shows an example of the dispersion effect of the ESD current flowing into the transimpedance amplifier connection circuit when ESD occurs at the first power supply terminal VCCTIA on the high voltage side of the transimpedance amplifier TIA. Show. In the ESD generation example in the conventional circuit configuration of FIG. 6B, all of the ESD current from the first power supply terminal VCCTIA on the transimpedance amplifier TIA side flows into the core circuit of the transimpedance amplifier TIA. An excessive current flows through a transistor in the core circuit of the impedance amplifier TIA or an excessive voltage is applied, and the transistor is likely to be destroyed.
しかし、本実施形態の図１（Ａ）に示すような回路構成を採用した場合、図１（Ｂ）のシミュレーション結果に示すように、トランスインピーダンスアンプＴＩＡ側の第一の電源端子ＶＣＣＴＩＡからのＥＳＤ電流は、ＥＳＤ電流分散用の抵抗ｒｅを介して、後段回路ＰＰにも分散して流れることになり、トランスインピーダンスアンプＴＩＡのコア回路内のトランジスタヘのストレスが緩和されることになる。 However, when the circuit configuration as shown in FIG. 1A of this embodiment is adopted, as shown in the simulation result of FIG. 1B, the ESD from the first power supply terminal VCCTIA on the transimpedance amplifier TIA side is shown. current through the resistor r e of the ESD current distribution will flow also distributed to the subsequent circuit PP, so that the stress of the transistors f in the core circuit of the transimpedance amplifier TIA is relaxed.
トランスインピーダンスアンプＴＩＡ側の第二の電源端子ＶＥＥＴＩＡ、後段回路ＰＰ側の第三の電源端子ＶＣＣＰＰ、後段回路ＰＰ側の第四の電源端子ＶＥＥＰＰ、出力正端子ＯＵＴ−Ｔおよび出力補端子ＯＵＴ−ＣからＥＳＤ電流が流れ込むようなＥＳＤが発生した場合についても、前述の第一の電源端子ＶＣＣＴＩＡ端子からの場合と同様に、モノリシックＩＣ内つまりトランスインピーダンスアンプ接続回路内に流れ込むＥＳＤ電流が分散され、トランスインピーダンスアンプＴＩＡのコア回路内や後段回路ＰＰ内のトランジスタヘのストレスが緩和される。 The second power supply terminal VEETIA on the transimpedance amplifier TIA side, the third power supply terminal VCCPP on the post-stage circuit PP side, the fourth power supply terminal VEEPP on the post-stage circuit PP side, the output positive terminal OUT-T, and the output complement terminal OUT-C In the case where an ESD is generated such that an ESD current flows from the first power supply terminal VCCTIA terminal, the ESD current flowing into the monolithic IC, that is, the transimpedance amplifier connection circuit is dispersed, The stress on the transistors in the core circuit of the impedance amplifier TIA and the subsequent circuit PP is alleviated.
したがって、トランスインピーダンスアンプ接続回路のＥＳＤ耐性を向上させることができる。さらに、本実施形態においては、図６（Ａ）のような従来のトランスインピーダンスアンプ接続回路に比し、ＥＳＤ電流分散用の抵抗ｒｅを付加するだけであるので、トランスインピーダンスアンプ接続回路を形成するモノリシックＩＣのチップ面積の増大はほとんど発生しなく、コンパクトな構造とすることができる。 Therefore, the ESD tolerance of the transimpedance amplifier connection circuit can be improved. Further, in the present embodiment, compared to the conventional transimpedance amplifier connected circuit such as in FIG. 6 (A), since only a resistor r e of the ESD current dispersion, form a transimpedance amplifier connected circuit An increase in the chip area of the monolithic IC hardly occurs, and a compact structure can be achieved.
また、図１（Ａ）に示すように、本実施形態においては、トランスインピーダンスアンプＴＩＡ側の高電圧側の第一の電源端子ＶＣＣＴＩＡと後段回路ＰＰの高電圧側の第三の電源端子ＶＣＣＰＰとが、ＥＳＤ電流分散用の抵抗ｒｅにより接続されることにポイントがある。 Further, as shown in FIG. 1A, in this embodiment, the first power supply terminal VCCTIA on the high voltage side on the transimpedance amplifier TIA side and the third power supply terminal VCCPP on the high voltage side of the post-stage circuit PP are but there is a point to be connected by the resistor r e for ESD current spreading.
一方、図６（Ａ）に示す従来のトランスインピーダンスアンプ接続回路の場合、トランスインピーダンスアンプＴＩＡ側の電源と後段回路ＰＰ側の電源とが分離された構造となっているために、ＥＳＤ耐性が非常に弱いことが問題であった。そこで、従来のトランスインピーダンスアンプ接続回路におけるＥＳＤ耐性の向上策として、トランスインピーダンスアンプＴＩＡ側の電源と後段回路ＰＰ側の電源とを共通化することが、まず想定される。しかし、単純に、トランスインピーダンスアンプＴＩＡ側の電源端子と後段回路ＰＰ側の電源端子とを直接接続すると、トランスインピーダンスアンプＴＩＡのコア回路および後段回路ＰＰのそれぞれで発生するノイズが、電源を回り込んで、相互に影響を及ぼし合い、信号波形に歪みをもたらしてしまう。 On the other hand, in the case of the conventional transimpedance amplifier connection circuit shown in FIG. 6A, since the power supply on the transimpedance amplifier TIA side and the power supply on the subsequent circuit PP side are separated, ESD resistance is very high. It was a problem to be weak. Therefore, as a measure for improving the ESD tolerance in the conventional transimpedance amplifier connection circuit, it is first assumed that the power source on the transimpedance amplifier TIA side and the power source on the subsequent circuit PP side are shared. However, simply connecting the power terminal on the transimpedance amplifier TIA side and the power terminal on the rear circuit PP side directly causes noise generated in the core circuit and the rear circuit PP of the transimpedance amplifier TIA to wrap around the power source. Thus, they affect each other and cause distortion in the signal waveform.
これに対して、本実施形態のように、ＥＳＤ電流分散用の抵抗ｒｅを介して、トランスインピーダンスアンプＴＩＡ側の高電圧側の第一の電源端子ＶＣＣＴＩＡと後段回路ＰＰの高電圧側の第三の電源端子ＶＣＣＰＰとを接続した場合、前述のように、直接接続した場合に発生するノイズを低減することができ、信号波形の歪みを抑えることができる。その効果を、図２に示す。 In contrast, as in this embodiment, through a resistor r e of the ESD current spreading, the high voltage side of the first power supply terminal VCCTIA and subsequent circuit PP of the high voltage side of the transimpedance amplifier TIA side first When the three power supply terminals VCCPP are connected, as described above, noise generated when directly connected can be reduced, and distortion of the signal waveform can be suppressed. The effect is shown in FIG.
図２は、本実施形態のトランスインピーダンスアンプ接続回路の信号波形歪みに関する評価結果を示す特性図であり、デジタル信号波形の歪みの一つの指標となるパルス幅（ｄｕｔｙ）の変動の様子について示している。図２においては、入力端子ＩＮからトランスインピーダンスアンプ接続回路へ入力される入力電流のデューテイ（ｄｕｔｙ）が５０％の場合の各入力電流値に対して、出力正端子ＯＵＴ−Ｔ、出力補端子ＯＵＴ−Ｃから出力される差動電圧信号のパルス幅のデューティの変動状況を、回路シミュレータＳＰＩＣＥによってシミュレーションした結果を、実線の折れ線で表示している。 FIG. 2 is a characteristic diagram showing the evaluation result regarding the signal waveform distortion of the transimpedance amplifier connection circuit of the present embodiment, and shows how the pulse width (duty) that serves as one index of the distortion of the digital signal waveform is changed. Yes. In FIG. 2, for each input current value when the duty of the input current input from the input terminal IN to the transimpedance amplifier connection circuit is 50%, the output positive terminal OUT-T and the output complementary terminal OUT The result of simulating the fluctuation state of the pulse width duty of the differential voltage signal output from −C by the circuit simulator SPICE is displayed by a solid broken line.
なお、図２には、図１（Ａ）に示した本実施形態のトランスインピーダンスアンプ接続回路の性能に関する効果を明らかにするため、図６（Ａ）に示す従来のトランスインピーダンスアンプ接続回路にように、トランスインピーダンスアンプＴＩＡ側の電源と後段回路ＰＰ側の電源とが分離された構造つまり第一の電源端子ＶＣＣＴＩＡと第三の電源端子ＶＣＣＰＰとが分離され、かつ、第二の電源端子ＶＥＥＴＩＡと第四の電源端子ＶＥＥＰＰとが分離されている場合と、前述したように、トランスインピーダンスアンプＴＩＡ側の電源端子と後段回路ＰＰ側の電源端子とを直接接続した構造つまり第一の電源端子ＶＣＣＴＩＡと第三の電源端子ＶＣＣＰＰとが直接接続され、かつ、第二の電源端子ＶＥＥＴＩＡと第四の電源端子ＶＥＥＰＰとが直接接続されている場合とを、それぞれ、破線表示と点線表示とによって、併記している。 FIG. 2 shows the conventional transimpedance amplifier connection circuit shown in FIG. 6A in order to clarify the effects related to the performance of the transimpedance amplifier connection circuit of the present embodiment shown in FIG. In addition, the power source on the transimpedance amplifier TIA side and the power source on the post-stage circuit PP side are separated, that is, the first power terminal VCCTIA and the third power terminal VCCPP are separated, and the second power terminal VEETIA When the fourth power supply terminal VEEPP is separated, and as described above, the structure in which the power supply terminal on the transimpedance amplifier TIA side and the power supply terminal on the subsequent circuit PP side are directly connected, that is, the first power supply terminal VCCTIA The third power supply terminal VCCPP is directly connected, and the second power supply terminal VEETIA and the fourth power supply terminal VEEP Doo is a case that is directly connected, respectively, by the broken line and the dotted line are also shown.
ＥＳＤ耐性の向上策として、トランスインピーダンスアンプＴＩＡ側の電源端子と後段回路ＰＰ側の電源端子とを直接接続した構造つまり第一の電源端子ＶＣＣＴＩＡと第三の電源端子ＶＣＣＰＰおよび第二の電源端子ＶＥＥＴＩＡと第四の電源端子ＶＥＥＰＰとをそれぞれ直接接続した場合、図２の点線の折れ線に示すように、パルス幅変動が、ほとんどの入力電流値において、±１％を超えており、さらには、±２％を超えてしまうほど歪みが大きくなる入力電流値も発生している。 As a measure for improving ESD resistance, a structure in which a power terminal on the transimpedance amplifier TIA side and a power terminal on the subsequent circuit PP side are directly connected, that is, the first power terminal VCCTIA, the third power terminal VCCPP, and the second power terminal VEETIA. 2 and the fourth power supply terminal VEEPP are directly connected to each other, as shown by the dotted broken line in FIG. 2, the pulse width variation exceeds ± 1% in most input current values. There is also an input current value in which distortion increases as it exceeds 2%.
これに対して、本実施形態のように、ＥＳＤ電流分散用の抵抗ｒｅを介して、トランスインピーダンスアンプＴＩＡ側の高電圧側の第一の電源端子ＶＣＣＴＩＡと後段回路ＰＰの高電圧側の第三の電源端子ＶＣＣＰＰとを接続した場合、図２の実線の折れ線に示すように、パルス幅変動が、入力電流値の如何によらず、±１％以内に収まっていて、ＥＳＤ対策を施しても、ＥＳＤ対策が全くなされていない図６（Ａ）に示す従来のトランスインピーダンスアンプ接続回路の場合とほぼ同等に、信号歪みが少なく、性能の劣化がないことが判る。 In contrast, as in this embodiment, through a resistor r e of the ESD current spreading, the high voltage side of the first power supply terminal VCCTIA and subsequent circuit PP of the high voltage side of the transimpedance amplifier TIA side first When the three power supply terminals VCCPP are connected, the pulse width variation is within ± 1% regardless of the input current value, as shown by the solid broken line in FIG. However, it can be seen that there is little signal distortion and no deterioration in performance, almost equivalent to the case of the conventional transimpedance amplifier connection circuit shown in FIG.
以上に詳細に説明したように、本実施形態によるトランスインピーダンスアンプ接続回路においては、ＥＳＤ電流分散用の抵抗ｒｅのみの追加によってＥＳＤ対策を実施するものであり、コンパクトで、かつ、消費電力も増加することなく、かつ、信号歪み特性についても従来の性能を劣化させることなく、有効なＥＳＤ耐性の向上を図ることができる。 As described in detail above, in the trans-impedance amplifier connected circuit according to the present embodiment is intended to implement an ESD protection by the addition of only the resistance r e of the ESD current spreading, compact, and power consumption Effective increase in ESD resistance can be achieved without increasing the signal distortion characteristics without degrading the conventional performance.
（第二の実施形態）
次に、本発明に係るトランスインピーダンスアンプ接続回路の第二の実施形態を図３に示す。図３（Ａ）は、第二の実施形態におけるトランスインピーダンスアンプ接続回路のブロック構成を示し、図３（Ｂ）は、図３（Ａ）のトランスインピーダンスアンプＴＩＡ（Transimpedance Amplifier）の高電圧側の第一の電源端子ＶＣＣＴＩＡにＥＳＤが発生した場合のＥＳＤ電流の流れる様子を回路シミュレータＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）によってシミュレーションした結果を示している。
(Second embodiment)
Next, a second embodiment of the transimpedance amplifier connection circuit according to the present invention is shown in FIG. FIG. 3A shows a block configuration of the transimpedance amplifier connection circuit in the second embodiment, and FIG. 3B shows a high-voltage side of the transimpedance amplifier TIA (Transimpedance Amplifier) in FIG. The result of simulating the flow of the ESD current when ESD occurs at the first power supply terminal VCCTIA by a circuit simulator SPICE (Simulation Program with Integrated Circuit Emphasis) is shown.
図３（Ａ）に示すトランスインピーダンスアンプ接続回路についても、第一の実施形態の図１（Ａ）の場合と同様、従来技術において説明した図６（Ａ）のトランスインピーダンスアンプ接続回路の回路構成とほぼ同様であり、入力端子ＩＮと出力正・補端子ＯＵＴ−Ｔ、ＯＵＴ−Ｃとの間に、トランスインピーダンスアンプＴＩＡの部分と、該トランスインピーダンスアンプＴＩＡの部分の後段に接続され、該トランスインピーダンスアンプＴＩＡから出力される差動電圧信号に対してあらかじめ定めた処理を施す後段回路ＰＰ（Post-Part Circuit）例えば自動利得制御回路ＡＧＣやあるいはリミッタ機能などを伴う可変利得増幅器ＶＧＡを含む後段回路ＰＰの部分と、をモノリシックＩＣとして集積化している例を示している。 As for the transimpedance amplifier connection circuit shown in FIG. 3A as well as the case of FIG. 1A of the first embodiment, the circuit configuration of the transimpedance amplifier connection circuit of FIG. The transimpedance amplifier TIA and the transimpedance amplifier TIA are connected between the input terminal IN and the output positive / complementary terminals OUT-T and OUT-C. Post-stage circuit PP (Post-Part Circuit) that performs a predetermined process on the differential voltage signal output from the impedance amplifier TIA, for example, an automatic gain control circuit AGC or a post-stage circuit including a variable gain amplifier VGA with a limiter function An example is shown in which the PP part is integrated as a monolithic IC.
トランスインピーダンスアンプＴＩＡは、図１（Ａ）の場合と同様、高電圧側の第一の電源端子ＶＣＣＴＩＡと低電圧側の第二の電源端子ＶＥＥＴＩＡとから印加される電源電圧によって動作して、入力端子ＩＮから入力される光電変換後の入力電流信号をインピーダンス変換して、差動電圧信号として、後続する後段回路ＰＰに出力する。後段回路ＰＰは、図１（Ａ）の場合と同様、高電圧側の第三の電源端子ＶＣＣＰＰと低電圧側の第四の電源端子ＶＥＥＰＰとから印加される電源電圧によって動作し、トランスインピーダンスアンプＴＩＡからの高周波の差動電圧信号に対してあらかじめ定めた所望の処理を施して、例えば、所望の信号レベルになるように可変利得増幅器ＶＧＡの利得を制御して、得られた正相、逆相の差動出力信号を、出力正端子ＯＵＴ−Ｔ、出力補端子ＯＵＴ−Ｃから出力している。 As in the case of FIG. 1A, the transimpedance amplifier TIA is operated by the power supply voltage applied from the first power supply terminal VCCTIA on the high voltage side and the second power supply terminal VEETIA on the low voltage side, and the input The input current signal after photoelectric conversion input from the terminal IN is impedance-converted and output as a differential voltage signal to the subsequent post-stage circuit PP. Similarly to the case of FIG. 1A, the post-stage circuit PP is operated by a power supply voltage applied from the third power supply terminal VCCPP on the high voltage side and the fourth power supply terminal VEEPP on the low voltage side, and the transimpedance amplifier A predetermined desired process is performed on the high-frequency differential voltage signal from the TIA, and the gain of the variable gain amplifier VGA is controlled to obtain a desired signal level. Phase differential output signals are output from the output positive terminal OUT-T and the output complement terminal OUT-C.
ここで、各電源端子の電源電圧は、図６（Ａ）の従来のトランスインピーダンスアンプ接続回路の場合と同様、次のような関係に設定される。 Here, the power supply voltage of each power supply terminal is set to the following relationship as in the case of the conventional transimpedance amplifier connection circuit of FIG.
第一の電源端子ＶＣＣＴＩＡの電圧＝第三の電源端子ＶＣＣＰＰの電圧
＞第二の電源端子ＶＥＥＴＩＡの電圧＝第四の電源端子ＶＥＥＰＰの電圧
しかし、図３（Ａ）のトランスインピーダンスアンプ接続回路の特徴は、第一の実施形態の図１（Ａ）のトランスインピーダンスアンプ接続回路の回路構成に加えて、差動出力端子つまり出力正端子ＯＵＴ−Ｔおよび出力補端子ＯＵＴ−Ｃのそれぞれと後段回路ＰＰの高電圧側の第三の電源端子ＶＣＣＰＰ、低電圧側の第四の電源端子ＶＥＥＰＰとの間に、ＥＳＤ電流分散用の第一〜第六のダイオードｄ１〜ｄ６をさらに接続していることにある。
Voltage of first power supply terminal VCCTIA = voltage of third power supply terminal VCCPP> voltage of second power supply terminal VEETIA = voltage of fourth power supply terminal VEEPP However, the characteristic of the transimpedance amplifier connection circuit of FIG. In addition to the circuit configuration of the transimpedance amplifier connection circuit of FIG. 1A of the first embodiment, each of the differential output terminals, that is, the output positive terminal OUT-T and the output complementary terminal OUT-C, and the subsequent circuit PP The first to sixth diodes d1 to d6 for ESD current distribution are further connected between the third power supply terminal VCCPP on the high voltage side and the fourth power supply terminal VEEPP on the low voltage side. is there.
第一〜第六のダイオードｄ１〜ｄ６の具体的な接続方法については、図３（Ａ）に示すように、後段回路ＰＰの出力正端子ＯＵＴ−Ｔと第三の電源端子ＶＣＣＰＰとの間に、第一のダイオードｄ１および第二のダイオードｄ２とを極性を互いに反転した状態で（つまり、双方向に電流が流れるように、第一のダイオードｄ１のアノード側、第二のダイオードｄ２のカソード側をそれぞれ出力正端子ＯＵＴ−Ｔ側に接続する状態で）接続し、かつ、後段回路ＰＰの出力補端子ＯＵＴ−Ｃと第三の電源端子ＶＣＣＰＰとの間に、第三のダイオードｄ３および第四のダイオードｄ４とを極性を互いに反転した状態で接続し、かつ、第四の電源端子ＶＥＥＰＰと、後段回路ＰＰの出力正端子ＯＵＴ−Ｔおよび出力補端子ＯＵＴ−Ｃのそれぞれとの間に、それぞれのアノードを第四の電源端子ＶＥＥＰＰに接続する状態で第五のダイオードｄ５および第六のダイオードｄ６を接続する。 As for a specific connection method of the first to sixth diodes d1 to d6, as shown in FIG. 3A, between the output positive terminal OUT-T of the rear circuit PP and the third power supply terminal VCCPP. The first diode d1 and the second diode d2 are reversed in polarity with respect to each other (that is, the anode side of the first diode d1 and the cathode side of the second diode d2 so that current flows in both directions). Are connected to the output positive terminal OUT-T side), and the third diode d3 and the fourth diode are connected between the output auxiliary terminal OUT-C of the post-stage circuit PP and the third power supply terminal VCCPP. The diode d4 is connected in a state where the polarities are inverted from each other, and between the fourth power supply terminal VEEPP and each of the output positive terminal OUT-T and the output complement terminal OUT-C of the post-stage circuit PP. Each anode in a state that connects to the fourth power supply terminal VEEPP connecting a fifth diode d5 and sixth diode d6.
かくのごとき回路構成とすることにより、ＥＳＤ発生時に、モノリシックＩＣ内つまりトランスインピーダンスアンプ接続回路内に流れ込むＥＳＤ電流が、図１（Ａ）のトランスインピーダンスアンプ接続回路の場合に比し、さらに分散され、トランスインピーダンスアンプＴＩＡのコア回路内や後段回路ＰＰ内のトランジスタヘのストレスが大幅に緩和される。よって、トランスインピーダンスアンプのＥＳＤ耐性をより向上させることができる。 By adopting such a circuit configuration, the ESD current flowing into the monolithic IC, that is, the transimpedance amplifier connection circuit when ESD occurs, is further distributed as compared with the case of the transimpedance amplifier connection circuit of FIG. The stress on the transistors in the core circuit of the transimpedance amplifier TIA and the post-stage circuit PP is greatly relieved. Therefore, the ESD tolerance of the transimpedance amplifier can be further improved.
つまり、本実施形態の図３（Ａ）に示すような回路構成にした場合、図３（Ｂ）のシミュレーション結果に示すように、トランスインピーダンスアンプＴＩＡの高電圧側の第一の電源端子ＶＣＣＴＩＡにＥＳＤが発生した場合、トランスインピーダンスアンプＴＩＡ側の第一の電源端子ＶＣＣＴＩＡからのＥＳＤ電流は、ＥＳＤ電流分散用の抵抗ｒｅを介して、トランスインピーダンスアンプＴＩＡや後段回路ＰＰに比して低インピーダンスの経路である、ＥＳＤ電流分散用の第二のダイオードｄ２へとより多く流れていくため、トランスインピーダンスアンプＴＩＡのコア回路内や後段回路ＰＰ内に流れ込むＥＳＤ電流そのものを大幅に低減することができる。 That is, when the circuit configuration as shown in FIG. 3A of the present embodiment is used, as shown in the simulation result of FIG. 3B, the first power supply terminal VCCTIA on the high voltage side of the transimpedance amplifier TIA is connected. If the ESD occurs, the ESD current from the first power supply terminal VCCTIA transimpedance amplifier TIA side via a resistor r e of the ESD current distribution, low impedance compared to the transimpedance amplifier TIA and subsequent circuit PP More, the ESD current itself flowing into the core circuit of the transimpedance amplifier TIA and the subsequent circuit PP can be greatly reduced. .
トランスインピーダンスアンプＴＩＡ側の第二の電源端子ＶＥＥＴＩＡ、後段回路ＰＰ側の第三の電源端子ＶＣＣＰＰ、後段回路ＰＰ側の第四の電源端子ＶＥＥＰＰ、出力正端子ＯＵＴ−Ｔおよび出力補端子ＯＵＴ−ＣからＥＳＤ電流が流れ込むようなＥＳＤが発生した場合についても、ＥＳＤ電流分散用の第一〜第六のダイオードｄ１〜ｄ６のいずれかがＥＳＤ電流に対して低インピーダンス経路を形成するため、前述の第一の電源端子ＶＣＣＴＩＡ端子からの場合よりも、モノリシックＩＣ内つまりトランスインピーダンスアンプ接続回路内に流れ込むＥＳＤ電流がより多く、第一〜第六のダイオードｄ１〜ｄ６側に分散されて流れることになり、トランスインピーダンスアンプＴＩＡのコア回路内や後段回路ＰＰ内に流れ込むＥＳＤ電流そのものを大幅に低減することができ、トランスインピーダンスアンプＴＩＡのコア回路内や後段回路ＰＰ内のトランジスタヘのストレスが大幅に緩和される。 The second power supply terminal VEETIA on the transimpedance amplifier TIA side, the third power supply terminal VCCPP on the post-stage circuit PP side, the fourth power supply terminal VEEPP on the post-stage circuit PP side, the output positive terminal OUT-T, and the output complement terminal OUT-C In the case where ESD is generated such that the ESD current flows from the ESD current, any one of the first to sixth diodes d1 to d6 for ESD current distribution forms a low impedance path with respect to the ESD current. More ESD current flows into the monolithic IC, that is, into the transimpedance amplifier connection circuit than when the power supply terminal VCCTIA terminal is connected, and the ESD current flows in a distributed manner to the first to sixth diodes d1 to d6. ESD power flowing into the core circuit of the transimpedance amplifier TIA and the subsequent circuit PP The itself can be greatly reduced, the stress of the transistors F in the core circuit and subsequent circuits PP of the transimpedance amplifier TIA is greatly alleviated.
したがって、本実施形態のトランスインピーダンスアンプ接続回路においては、第一の実施形態に比し、トランスインピーダンスアンプ接続回路のＥＳＤ耐性をさらに向上させることができる。さらに、本実施形態においては、第一の実施形態の図１（Ａ）の回路構成に対して、ＥＳＤ電流分散用の第一〜第六のダイオードｄ１〜ｄ６の６本のダイオードを付加するだけであるので、トランスインピーダンスアンプ接続回路を形成するモノリシックＩＣのチップ面積の増大はほとんど発生しなく、コンパクトな構造とすることができる。 Therefore, in the transimpedance amplifier connection circuit of the present embodiment, the ESD resistance of the transimpedance amplifier connection circuit can be further improved as compared with the first embodiment. Furthermore, in the present embodiment, only six diodes of first to sixth diodes d1 to d6 for ESD current distribution are added to the circuit configuration of FIG. 1A of the first embodiment. Therefore, the chip area of the monolithic IC forming the transimpedance amplifier connection circuit hardly increases, and a compact structure can be achieved.
また、ＥＳＤが発生しない通常動作時には、差動出力端子つまり出力正端子ＯＵＴ−Ｔおよび出力補端子ＯＵＴ−Ｃ側に接続したＥＳＤ電流分散用の第一〜第六のダイオードｄ１〜ｄ６はｏｆｆ状態であり、差動出力端子からみて、高インピーダンスとなっているため、トランスインピーダンスアンプとしての性能を劣化させることはない。 Further, during normal operation in which ESD does not occur, the first to sixth diodes d1 to d6 for ESD current distribution connected to the differential output terminal, that is, the output positive terminal OUT-T and the output complementary terminal OUT-C side are in the off state. Since the impedance is high when viewed from the differential output terminal, the performance as a transimpedance amplifier is not deteriorated.
（第三の実施形態）
次に、本発明に係るトランスインピーダンスアンプ接続回路の第三の実施形態を図４に示す。図４は、本実施形態におけるトランスインピーダンスアンプ接続回路内のトランスインピーダンスアンプＴＩＡの回路構成の一例を示しており、トランスインピーダンスアンプＴＩＡ以外の回路構成は、第一または第二の実施形態に示す図１または図３の場合と同様である。
(Third embodiment)
Next, a third embodiment of the transimpedance amplifier connection circuit according to the present invention is shown in FIG. FIG. 4 shows an example of the circuit configuration of the transimpedance amplifier TIA in the transimpedance amplifier connection circuit in the present embodiment, and the circuit configuration other than the transimpedance amplifier TIA is shown in the first or second embodiment. This is the same as in the case of 1 or FIG.
図４のトランスインピーダンスアンプＴＩＡの特徴は、第一または第二の実施形態に示す図１または図３のトランスインピーダンスアンプ接続回路を構成するトランスインピーダンスアンプＴＩＡが、コアアンプＣＡ（Core Amplifier）およびオフセット補正回路ＡＯＣ（Automatic Offset Compensation Circuit）からなっており、オフセット補正回路ＡＯＣが、コアアンプＣＡと同一回路構成のダミーアンプＤＡ（Dummy Amplifier）を少なくとも有し、ダミーアンプＤＡの入力側にコレクタを接続した第二のトランジスタｘ２のベースが、第三の抵抗ｒ３を介して、第四の電源端子ＶＥＥＴＩＡに接続されることにある。 The transimpedance amplifier TIA of FIG. 4 is characterized in that the transimpedance amplifier TIA constituting the transimpedance amplifier connection circuit of FIG. 1 or FIG. 3 shown in the first or second embodiment includes a core amplifier CA (Core Amplifier) and offset correction. The offset correction circuit AOC includes at least a dummy amplifier DA (Dummy Amplifier) having the same circuit configuration as the core amplifier CA, and a collector is connected to the input side of the dummy amplifier DA. The circuit includes a circuit AOC (Automatic Offset Compensation Circuit). The base of the second transistor x2 is to be connected to the fourth power supply terminal VEETIA via the third resistor r3.
より具体的には、図４に示すトランスインピーダンスアンプＴＩＡは、入力端子ＩＮに入力された電流信号をインピーダンス変換して差動電圧信号として出力するコアアンプＣＡおよびコアアンプＣＡのオフセット値を補正するオフセット補正回路ＡＯＣを有し、オフセット補正回路ＡＯＣは、コアアンプＣＡと同一回路構成のダミーアンプＤＡと、オペアンプＯＰＡ（Operational Amplifier）と、第一のトランジスタｘ１と、第二のトランジスタｘ２とを有している。 More specifically, the transimpedance amplifier TIA shown in FIG. 4 performs offset conversion for correcting the offset value of the core amplifier CA and the core amplifier CA that impedance-converts the current signal input to the input terminal IN and outputs it as a differential voltage signal. The offset correction circuit AOC includes a dummy amplifier DA having the same circuit configuration as the core amplifier CA, an operational amplifier OPA (Operational Amplifier), a first transistor x1, and a second transistor x2. .
コアアンプＣＡの出力とダミーアンプＤＡの出力とは、オペアンプＯＰＡの二つの入力端子に、それぞれ接続され、オペアンプＯＰＡの出力は、第一のトランジスタｘ１のベースに接続され、第一のトランジスタｘ１のコレクタは、コアアンプＣＡへの入力信号を入力する入力端子ＩＮに接続され、第一のトランジスタｘ１のエミッタは、第一の抵抗ｒ１を介して、第二の電源端子ＶＥＥＴＩＡに接続される。また、第二のトランジスタｘ２のコレクタは、ダミーアンプＤＡの入力端子に接続され、第二のトランジスタｘ２のエミッタは、第二の抵抗ｒ２を介して、第二の電源端子ＶＥＥＴＩＡに接続され、第二のトランジスタｘ２のベースは、第三の抵抗ｒ３を介して、第二の電源端子ＶＥＥＴＩＡに接続される。 The output of the core amplifier CA and the output of the dummy amplifier DA are connected to two input terminals of the operational amplifier OPA, respectively. The output of the operational amplifier OPA is connected to the base of the first transistor x1, and the collector of the first transistor x1. Is connected to an input terminal IN for inputting an input signal to the core amplifier CA, and the emitter of the first transistor x1 is connected to the second power supply terminal VEETIA via the first resistor r1. The collector of the second transistor x2 is connected to the input terminal of the dummy amplifier DA, and the emitter of the second transistor x2 is connected to the second power supply terminal VEETIA via the second resistor r2. The base of the second transistor x2 is connected to the second power supply terminal VEETIA through the third resistor r3.
つまり、本実施形態の図４のトランスインピーダンスアンプＴＩＡは、入力電流信号をインピーダンス変換して差動電圧信号として出力するコアアンプＣＡと、当該コアアンプのオフセット値を補正するためにコアアンプＣＡと同一回路構成のダミーアンプＤＡを有するオフセット補正回路ＡＯＣとからなり、図５に示した従来のトランスインピーダンスアンプＴＩＡとほぼ同一の構成であるが、図５の場合とは異なり、オフセット補正回路ＡＯＣが、オフセット補正用の信号をコアアンプＣＡの入力側にフィードバックするためにコレクタをコアアンプＣＡに接続した第一のトランジスタｘ１の他に、ダミーアンプＤＡの入力側にコレクタを接続した第二のトランジスタｘ２を有し、第一のトランジスタｘ１のエミッタ、第二のトランジスタｘ２のエミッタおよびベースを、それぞれ、第一、第二、第三の抵抗ｒ１、ｒ２、ｒ３を介して、第二の電源端子ＶＥＥＴＩＡに接続する構成としている。 That is, the transimpedance amplifier TIA of FIG. 4 of the present embodiment has the same circuit configuration as the core amplifier CA that impedance-converts the input current signal and outputs it as a differential voltage signal, and the core amplifier CA to correct the offset value of the core amplifier. The offset correction circuit AOC having the dummy amplifier DA is substantially the same as the conventional transimpedance amplifier TIA shown in FIG. 5, but unlike the case of FIG. 5, the offset correction circuit AOC includes the offset correction circuit AOC. In addition to the first transistor x1 whose collector is connected to the core amplifier CA in order to feed back the signal for input to the input side of the core amplifier CA, it has a second transistor x2 whose collector is connected to the input side of the dummy amplifier DA, Emitter of first transistor x1, second transistor x2 emitter and the base of each first, second, via a third resistor r1, r2, r3, has a configuration that connects to the second power supply terminal VEETIA.
例えば、図４の本実施形態の回路構成とは異なり、第二のトランジスタｘ２のベースが、単純に、第二の電源端子ＶＥＥＴＩＡと接続された構成の場合、ＥＳＤ電流が第二のＶＥＥＴＩＡ端子から流れ込むようなＥＳＤが発生した場合、第二のトランジスタｘ２は、ダイオード（アノードが第二の電源端子ＶＥＥＴＩＡに、カソードがダミーアンプＤＡの入力端子に接続されたダイオード）と等価な回路となるような振舞いをし、トランスインピーダンスアンプＴＩＡ内に低インピーダンスの経路を形成してしまうことになる。 For example, unlike the circuit configuration of the present embodiment in FIG. 4, when the base of the second transistor x2 is simply connected to the second power supply terminal VEETIA, the ESD current is generated from the second VEETIA terminal. When ESD that flows in occurs, the second transistor x2 has a circuit equivalent to a diode (a diode having an anode connected to the second power supply terminal VEETIA and a cathode connected to the input terminal of the dummy amplifier DA). This causes a low impedance path in the transimpedance amplifier TIA.
したがって、第二のトランジスタｘ２のベースが、第二の電源端子ＶＥＥＴＩＡと直接接続された構成の場合、第一の実施形態に示す図１のトランスインピーダンスアンプ接続回路および／または第二の実施形態に示す図３のトランスインピーダンスアンプ接続回路のような回路構成を用いている場合であっても、或る程度大きなＥＳＤ電流が、トランスインピーダンスアンプＴＩＡ内に流れ込んでしまうことになり、ＥＳＤ耐性の低下要因になり得る。 Therefore, when the base of the second transistor x2 is directly connected to the second power supply terminal VEETIA, the transimpedance amplifier connection circuit of FIG. 1 and / or the second embodiment shown in the first embodiment is used. Even when a circuit configuration such as the transimpedance amplifier connection circuit of FIG. 3 shown in FIG. 3 is used, a somewhat large ESD current flows into the transimpedance amplifier TIA. Can be.
しかし、図４に示す本実施形態のように、第二のトランジスタｘ２のベースが、第三の抵抗ｒ３を介して、第二の電源端子ＶＥＥＴＩＡに接続されている本実施形態の回路構成の場合、たとえ、ＥＳＤ電流が第二のＶＥＥＴＩＡ端子から流れ込むようなＥＳＤが発生したとしても、第二のトランジスタｘ２がダイオードのように振舞うことが抑制され、ＥＳＤ電流は、第一の実施形態に示す図１のトランスインピーダンスアンプ接続回路および／または第二の実施形態に示す図３のトランスインピーダンスアンプ接続回路においてＥＳＤ電流分散用として形成されている経路に分散して流れていくことになる。したがって、第二のトランジスタｘ２のベースへ接続した第三の抵抗ｒ３は、ＥＳＤ耐性を向上させる上で、重要な役割を果たしている。 However, as in the present embodiment shown in FIG. 4, the circuit configuration of the present embodiment is such that the base of the second transistor x2 is connected to the second power supply terminal VEETIA via the third resistor r3. Even if an ESD occurs such that the ESD current flows from the second VEETIA terminal, the second transistor x2 is restrained from acting like a diode, and the ESD current is the diagram shown in the first embodiment. In the transimpedance amplifier connection circuit of 1 and / or the transimpedance amplifier connection circuit of FIG. 3 shown in the second embodiment, it flows in a distributed manner in a path formed for ESD current distribution. Therefore, the third resistor r3 connected to the base of the second transistor x2 plays an important role in improving ESD resistance.
（その他の実施形態）
前述した各実施形態においては、トランスインピーダンスアンプＴＩＡに印加される高電圧側の第一の電源端子ＶＣＣＴＩＡの電源電圧とトランスインピーダンスアンプＴＩＡに後続する後段回路ＰＰに印加される高電圧側の第三の電源端子ＶＣＣＰＰの電源電圧とが等しく、かつ、トランスインピーダンスアンプＴＩＡに印加される低電圧側の第二の電源端子ＶＥＥＴＩＡの電源電圧と後段回路ＰＰに印加される低電圧側の第四の電源端子ＶＥＥＰＰの電源電圧とが等しく、次のような関係に設定されている場合について説明した。
(Other embodiments)
In each of the above-described embodiments, the high-voltage-side first power supply terminal VCCTIA applied to the transimpedance amplifier TIA and the high-voltage-side third power applied to the subsequent circuit PP following the transimpedance amplifier TIA. And the fourth power supply on the low voltage side applied to the post-stage circuit PP and the power supply voltage on the low voltage side second power supply terminal VEETIA applied to the transimpedance amplifier TIA. The case where the power supply voltage of the terminal VEEPP is equal and the following relationship is set has been described.
第一の電源端子ＶＣＣＴＩＡの電圧＝第三の電源端子ＶＣＣＰＰの電圧
＞第二の電源端子ＶＥＥＴＩＡの電圧＝第四の電源端子ＶＥＥＰＰの電圧
しかし、本発明は、かかる場合に限るものではなく、例えば、第一の電源端子ＶＣＣＴＩＡの電源電圧と第三の電源端子ＶＣＣＰＰの電源電圧とが、第二の電源端子ＶＥＥＴＩＡの電源電圧と第四の電源端子ＶＥＥＰＰの電源電圧とに比して、高い電圧値であれば、第一の電源端子ＶＣＣＴＩＡの電源電圧と第三の電源端子ＶＣＣＰＰの電源電圧とは等しい電圧値でなくても良いし、および／または、場合によっては、第二の電源端子ＶＥＥＴＩＡと第四の電源端子ＶＥＥＰＰとの間を抵抗を介して接続することにして、第二の電源端子ＶＥＥＴＩＡの電源電圧と第四の電源端子ＶＥＥＰＰの電源電圧とが等しい電圧値でなくても良い。
The voltage of the first power supply terminal VCCTIA = the voltage of the third power supply terminal VCCPP> The voltage of the second power supply terminal VEETIA = the voltage of the fourth power supply terminal VEEPP However, the present invention is not limited to such a case. The power supply voltage of the first power supply terminal VCCTIA and the power supply voltage of the third power supply terminal VCCPP are higher than the power supply voltage of the second power supply terminal VEETIA and the power supply voltage of the fourth power supply terminal VEEPP. The power supply voltage of the first power supply terminal VCCTIA and the power supply voltage of the third power supply terminal VCCPP may not be equal to each other and / or in some cases, the second power supply terminal VEETIA. And the fourth power supply terminal VEEPP are connected via a resistor so that the power supply voltage of the second power supply terminal VEETIA and the power of the fourth power supply terminal VEEPP are It may not be voltage and is equal to the voltage value.
ＡＧＣ…自動利得制御回路、Ａｍｐ１…第一のセンスアンプ、Ａｍｐ２…第二のセンスアンプ、ＡＯＣ…オフセット補正回路、ＣＡ…コアアンプ、ｄ１〜ｄ６…ＥＳＤ電流分散用の第一〜第六のダイオード、ＤＡ…ダミーアンプ、ＥＰＣ…ＥＳＤ保護回路、ＩＮ…入力端子、ＭＡ…メインアンプ、ＯＰＡ…オペアンプ、ＯＵＴ−Ｃ…出力補端子、ＯＵＴ−Ｔ…出力正端子、ＰＰ…後段回路、ｒ１…第一の抵抗、ｒ２…第二の抵抗、ｒ３…第三の抵抗、ｒｅ…ＥＳＤ電流分散用の抵抗、ＲＰ…高周波パッド、ＴＩＡ…トランスインピーダンスアンプ、ＶＣＣＰＰ…第三の電源端子、ＶＤＤ…第一の電源端子、ＶＣＣＴＩＡ…第一の電源端子、ＶＥＥＰＰ…第四の電源端子、ＶＥＥＴＩＡ…第二の電源端子、ＶＧＡ…可変利得増幅器、ＶＳＳ…第二の電源端子、ｘ１…第一のトランジスタ、ｘ２…第二のトランジスタ。 AGC ... automatic gain control circuit, Amp1 ... first sense amplifier, Amp2 ... second sense amplifier, AOC ... offset correction circuit, CA ... core amplifier, d1-d6 ... first to sixth diodes for ESD current distribution, DA ... dummy amplifier, EPC ... ESD protection circuit, IN ... input terminal, MA ... main amplifier, OPA ... operational amplifier, OUT-C ... output complementary terminal, OUT-T ... output positive terminal, PP ... post-stage circuit, r1 ... first Resistance, r2 ... second resistance, r3 ... third resistance, r e ... ESD current distribution resistance, RP ... high frequency pad, TIA ... transimpedance amplifier, VCCPP ... third power supply terminal, VDD ... first Power terminal, VCCTIA ... first power terminal, VEEPP ... fourth power terminal, VEETIA ... second power terminal, VGA ... variable gain amplifier, VSS ... Second power supply terminal, x1 ... first transistor, x2 ... the second transistor.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008068858A JP4712061B2 (en) | 2008-03-18 | 2008-03-18 | Transimpedance amplifier connection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008068858A JP4712061B2 (en) | 2008-03-18 | 2008-03-18 | Transimpedance amplifier connection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009225216A true JP2009225216A (en) | 2009-10-01 |
| JP4712061B2 JP4712061B2 (en) | 2011-06-29 |
Family
ID=41241513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008068858A Active JP4712061B2 (en) | 2008-03-18 | 2008-03-18 | Transimpedance amplifier connection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4712061B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017055227A (en) * | 2015-09-09 | 2017-03-16 | 日本電信電話株式会社 | Transimpedance amplifier circuit |
| CN108199696A (en) * | 2018-03-06 | 2018-06-22 | 厦门优迅高速芯片有限公司 | A kind of trans-impedance amplifier automatic gain control circuit |
| KR20180129477A (en) * | 2017-05-26 | 2018-12-05 | 삼성전기주식회사 | Envelope-tracking current bias circuit with offset cancellation function |
| CN117538888A (en) * | 2023-12-20 | 2024-02-09 | 中测国检(北京)科技有限责任公司 | Long range and high performance total powerstation ranging system |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170458A (en) * | 1988-12-22 | 1990-07-02 | Sony Corp | Protective circuit |
| JPH0555839A (en) * | 1991-08-28 | 1993-03-05 | Nec Corp | Semiconductor integrated circuit |
| JPH05191159A (en) * | 1992-01-08 | 1993-07-30 | Fujitsu Ltd | Open drain output circuit |
| JPH06177662A (en) * | 1992-12-07 | 1994-06-24 | Nec Corp | Input output protection circuit |
| JP2001332943A (en) * | 2000-05-22 | 2001-11-30 | Sony Corp | Interface circuit |
| JP2003051723A (en) * | 2001-08-08 | 2003-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Optical receiver |
| JP2003101482A (en) * | 1994-01-12 | 2003-04-04 | Fujitsu Ltd | Optical receiver for optical digital communication |
| JP2003332855A (en) * | 2002-05-09 | 2003-11-21 | Sumitomo Electric Ind Ltd | Optical reception circuit |
| JP2005020138A (en) * | 2003-06-24 | 2005-01-20 | Sony Corp | Current/voltage converter circuit and optical receiver |
| JP2007036329A (en) * | 2005-07-22 | 2007-02-08 | Nippon Telegr & Teleph Corp <Ntt> | Amplifier circuit and transimpedance amplifier |
-
2008
- 2008-03-18 JP JP2008068858A patent/JP4712061B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170458A (en) * | 1988-12-22 | 1990-07-02 | Sony Corp | Protective circuit |
| JPH0555839A (en) * | 1991-08-28 | 1993-03-05 | Nec Corp | Semiconductor integrated circuit |
| JPH05191159A (en) * | 1992-01-08 | 1993-07-30 | Fujitsu Ltd | Open drain output circuit |
| JPH06177662A (en) * | 1992-12-07 | 1994-06-24 | Nec Corp | Input output protection circuit |
| JP2003101482A (en) * | 1994-01-12 | 2003-04-04 | Fujitsu Ltd | Optical receiver for optical digital communication |
| JP2001332943A (en) * | 2000-05-22 | 2001-11-30 | Sony Corp | Interface circuit |
| JP2003051723A (en) * | 2001-08-08 | 2003-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Optical receiver |
| JP2003332855A (en) * | 2002-05-09 | 2003-11-21 | Sumitomo Electric Ind Ltd | Optical reception circuit |
| JP2005020138A (en) * | 2003-06-24 | 2005-01-20 | Sony Corp | Current/voltage converter circuit and optical receiver |
| JP2007036329A (en) * | 2005-07-22 | 2007-02-08 | Nippon Telegr & Teleph Corp <Ntt> | Amplifier circuit and transimpedance amplifier |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017055227A (en) * | 2015-09-09 | 2017-03-16 | 日本電信電話株式会社 | Transimpedance amplifier circuit |
| KR20180129477A (en) * | 2017-05-26 | 2018-12-05 | 삼성전기주식회사 | Envelope-tracking current bias circuit with offset cancellation function |
| KR102454810B1 (en) * | 2017-05-26 | 2022-10-13 | 삼성전기주식회사 | Envelope-tracking current bias circuit with offset cancellation function |
| CN108199696A (en) * | 2018-03-06 | 2018-06-22 | 厦门优迅高速芯片有限公司 | A kind of trans-impedance amplifier automatic gain control circuit |
| CN108199696B (en) * | 2018-03-06 | 2023-08-15 | 厦门优迅高速芯片有限公司 | Automatic gain control circuit of transimpedance amplifier |
| CN117538888A (en) * | 2023-12-20 | 2024-02-09 | 中测国检(北京)科技有限责任公司 | Long range and high performance total powerstation ranging system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4712061B2 (en) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6324638B2 (en) | Optical receiver, optical termination device, and optical communication system | |
| JP2013115562A (en) | Transimpedance amplifier | |
| JP2008271517A (en) | High frequency power amplifier and amplification method, and semiconductor device | |
| JP2009049488A (en) | Preamplifier circuit | |
| US7714658B1 (en) | Method and system for variable-gain amplifier | |
| JP4712061B2 (en) | Transimpedance amplifier connection circuit | |
| CN108429541B (en) | Predistorter for compensating for linearity of amplifier | |
| JP3667320B2 (en) | Negative feedback amplifier | |
| TW201220680A (en) | Transimpedance amplifier, integrated circuit, and system | |
| KR100841605B1 (en) | Signal amplification circuit and optical receiver | |
| JPWO2006046294A1 (en) | Linearizer | |
| TWI430598B (en) | Current mode line driver | |
| US11869399B2 (en) | Driving circuit and semiconductor integrated circuit for use in an optical communication device | |
| JP5147061B2 (en) | Transimpedance amplifier | |
| US20220271716A1 (en) | Power amplifier combiner apparatus and power amplifier circuit | |
| US20030034841A1 (en) | Variable gain amplifier | |
| CN107404291B (en) | Bias circuit and low noise amplifier | |
| WO2009145273A1 (en) | Transimpedance amplifier, regulated type transimpedance amplifier, and optical receiver | |
| KR101656851B1 (en) | Envelope tracking supply modulator and power amplifying system using the same | |
| US6861909B1 (en) | High voltage-wide band amplifier | |
| JP2013223116A (en) | Distortion compensation circuit and amplifier | |
| CN102332870B (en) | Power amplifier | |
| KR20130061614A (en) | Power amplifier | |
| US20230275581A1 (en) | Driver Circuit | |
| US20230246599A1 (en) | Power amplifier with feedback ballast resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4712061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |