JP2009222779A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2009222779A JP2009222779A JP2008064420A JP2008064420A JP2009222779A JP 2009222779 A JP2009222779 A JP 2009222779A JP 2008064420 A JP2008064420 A JP 2008064420A JP 2008064420 A JP2008064420 A JP 2008064420A JP 2009222779 A JP2009222779 A JP 2009222779A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- electro
- electrode
- switch means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 16
- 230000007704 transition Effects 0.000 description 36
- 101000687727 Homo sapiens Transcriptional regulator PINT87aa Proteins 0.000 description 12
- 102100024797 Transcriptional regulator PINT87aa Human genes 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】各画素回路Pにおける容量素子C0の電圧を初期化するための電位供給線を画素アレイ部100に設ける場合において、電気光学装置10の構成を簡素化する。
【解決手段】電気光学装置10は、電気光学素子11と、駆動電流を生成する駆動トランジスタTdと、データ電位VDの電位に応じて設定される駆動トランジスタTdのゲートの電位を保持するための容量素子C0とを含む複数の画素回路Pを有する。Y方向に延びる共通のデータ線104に接続されたm個の画素回路Pは画素回路群Bを構成する。X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられ、初期化線106は当該2つの画素回路群Bに共通に接続される。
【選択図】 図4
【解決手段】電気光学装置10は、電気光学素子11と、駆動電流を生成する駆動トランジスタTdと、データ電位VDの電位に応じて設定される駆動トランジスタTdのゲートの電位を保持するための容量素子C0とを含む複数の画素回路Pを有する。Y方向に延びる共通のデータ線104に接続されたm個の画素回路Pは画素回路群Bを構成する。X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられ、初期化線106は当該2つの画素回路群Bに共通に接続される。
【選択図】 図4
Description
本発明は、電気光学素子を利用した電気光学装置や電子機器に関する。
近年、液晶素子に代わる次世代の発光デバイスとして、有機EL(ElectroLuminescent)素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下「OLED素子」という)素子が注目されている。この種の発光素子は電流の供給によって階調(典型的には輝度)が変化する。この電流を駆動トランジスタによって制御する技術が従来から提案されている。
例えば、特許文献1には、OLED素子と、駆動トランジスタと、駆動トランジスタのゲートの電位を保持するための容量素子とを各々が含む画素回路を複数備えた電気光学装置が開示されている。特許文献1には、1水平走査期間内における期間であって書込期間の前の初期化期間において、容量素子の一方の電極と初期化電位が供給される初期化線とを導通させることで、容量素子に残存する電荷を放電(リセット)するという技術が開示されている。
特開2007−316462号公報
例えば、複数の画素回路がマトリクス状に配列された画素アレイ部の行ごとまたは列ごとに初期化線を設ける構成が考えられるが、この構成では画素アレイ部の行の数または列の数だけ初期化線を設ける必要があるため、構成が複雑になるという問題があった。また、ボトムエミッション型の電気光学装置において、画素アレイ部の行ごとまたは列ごとに初期化線を設ける場合は、開口率が低下するという問題もあった。この場合において開口率を維持しようとすると、1画素あたりの面積が増大するから画像の高精細化を図るうえで不利になるという問題が発生してしまう。
本発明はこのような事情に鑑みてなされたものであり、各画素回路における容量素子の電圧を初期化するための電位供給線を画素アレイ部に設ける場合において電気光学装置の構成を簡素化するという課題の解決を目的としている。
本発明はこのような事情に鑑みてなされたものであり、各画素回路における容量素子の電圧を初期化するための電位供給線を画素アレイ部に設ける場合において電気光学装置の構成を簡素化するという課題の解決を目的としている。
以上の課題を解決するために、本発明に係る電気光学装置は、駆動電流に応じた輝度で発光する電気光学素子と、駆動電流を生成する駆動トランジスタと、データ線の電位に応じて設定される駆動トランジスタのゲートの電位を保持するための容量素子(例えば本明細書中における容量素子C0)と、を含む複数の単位回路(例えば本明細書中における画素回路P)を第1方向に配列した複数の単位回路群が第1方向とは異なる第2方向に並列に配置される画素アレイ部と、容量素子の電圧を初期化する電位供給線(例えば本明細書中における初期化線106)と、を具備し、電位供給線は、複数の単位回路群のうち少なくとも2つの単位回路群に属する複数の単位回路の各々における容量素子の一方の電極と共通に接続される。より具体的には、少なくとも2つの単位回路群に属する複数の単位回路ごとに、当該単位回路における容量素子の一方の電極と電位供給線との導通および非導通を切り替える第1のスイッチ手段(例えば図4に示すトランジスタTr3、図5に示すトランジスタTr5、図7に示すトランジスタTr8)を有する。
以上の態様によれば、少なくとも2つの単位回路群に属する複数の単位回路の各々における一方の電極に、容量素子の電圧を初期化するための電位供給線が共通に接続されるから、各単位回路群ごとに電位供給線を設ける態様と比べて構成を簡素化できるという利点がある。
本発明に係る電気光学装置においては、複数の単位回路の各々において、容量素子の他方の電極(図4に示す第1電極L1)は駆動トランジスタのゲートと接続され、容量素子の一方の電極(図4に示す第2電極L2)とデータ線との導通および非導通を切り替える第2のスイッチ手段(例えば図4に示すトランジスタTr2)と、駆動トランジスタのゲートと駆動トランジスタの一方の端子との導通および非導通を切り替える第3のスイッチ手段(例えば図4に示すトランジスタTr1)と、を有し、各単位回路の選択前においては第1のスイッチ手段(例えば図4に示すトランジスタTr3)はオン状態、第2のスイッチ手段はオフ状態、第3のスイッチ手段はオン状態とされる一方、複数の単位回路のうち選択された単位回路の第1スイッチ手段はオフ状態、第2のスイッチ手段はオン状態、第3のスイッチ手段はオフ状態とされる。
本発明に係る電気光学装置においては、複数の単位回路の各々において、容量素子の一方の電極(図5に示す第2電極L2)は駆動トランジスタのゲートと接続されるとともに、他方の電極(図5に示す第1電極L1)は定電位線(例えば高位側電位VELが供給される高位側電位線)と接続され、容量素子の一方の電極および駆動トランジスタのゲートとデータ線との導通および非導通を切り替える第4のスイッチ手段(例えば図5に示すトランジスタTr5)を有し、各単位回路の選択前においては第1のスイッチ手段はオン状態、第4のスイッチ手段はオフ状態とされる一方、複数の単位回路のうち選択された単位回路の第1スイッチ手段はオフ状態、第4のスイッチ手段はオン状態とされる。
本発明に係る電気光学装置においては、複数の単位回路の各々において、容量素子の一方の電極(図7に示す第2電極L2)は駆動トランジスタのゲートと接続され、容量素子の他方の電極(図7に示す第1電極L1)とデータ線との導通および非導通を切り替える第5のスイッチ手段(例えば図7に示すトランジスタTr9)と、容量素子の他方の電極と駆動トランジスタの一方の端子との導通および非導通を切り替える第6のスイッチ手段(例えば図7に示すトランジスタTr10)と、第2の定電位線(例えば高位側電位VELが供給される高位側電位線)と駆動トランジスタの一方の端子との間に介挿されて第2の定電位線からの電流を駆動トランジスタに供給するか否かを切り替える第7のスイッチ手段(例えば図7に示すトランジスタTr7)と、を有し、各単位回路の選択前における第1期間(例えば図8に示す第1期間Pc)においては、第1のスイッチ手段はオン状態、第5のスイッチ手段はオフ状態、第6のスイッチ手段はオン状態、第7のスイッチ手段はオン状態とされ、各単位回路の選択前の期間であって第1期間経過後の第2期間(例えば図8に示す第2期間Pd)においては、第1のスイッチ手段はオン状態に維持され、第5のスイッチ手段はオフ状態に維持され、第6のスイッチ手段はオン状態に維持され、第7のスイッチ手段はオフ状態とされ、複数の単位回路のうち選択された単位回路の第1スイッチ手段はオフ状態、第5のスイッチ手段はオン状態、第6のスイッチ手段はオフ状態、第7のスイッチ手段はオン状態とされる。
本発明に係る電気光学装置の好適な態様としては、電位供給線の延在方向は、データ線の延在方向と平行である。この態様によれば、容量素子の一方の電極と電位供給線とを導通させることで、駆動トランジスタが正常に動作するか否か、電気光学素子が正常に発光するか否かを検査できる。
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置(印刷装置)においては、像担持体を露光する手段(いわゆる露光ヘッド)として本発明の電気光学装置を採用することもできる。
<A:第1実施形態>
図1は、本実施形態に係る電気光学装置10の構成を示すブロック図である。この電気光学装置10は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Pが面状に配列された画素アレイ部100と、各画素回路Pを駆動する走査線駆動回路20およびデータ線駆動回路22と、電気光学装置10で利用される各種電位を生成する電位生成回路24と、を有する。なお、図1においては、走査線駆動回路20とデータ線駆動回路22と電位生成回路24とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図1に図示されたひとつの走査線駆動回路20(あるいはデータ線駆動回路22や電位生成回路24)が複数のICチップに区分された態様で電気光学装置10に実装されてもよい。
図1は、本実施形態に係る電気光学装置10の構成を示すブロック図である。この電気光学装置10は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Pが面状に配列された画素アレイ部100と、各画素回路Pを駆動する走査線駆動回路20およびデータ線駆動回路22と、電気光学装置10で利用される各種電位を生成する電位生成回路24と、を有する。なお、図1においては、走査線駆動回路20とデータ線駆動回路22と電位生成回路24とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図1に図示されたひとつの走査線駆動回路20(あるいはデータ線駆動回路22や電位生成回路24)が複数のICチップに区分された態様で電気光学装置10に実装されてもよい。
図1に示すように、画素アレイ部100には、X方向に延在するm本の走査線102と、X方向に直交するY方向に延在するn本のデータ線104とが設けられる(mおよびnは自然数)。各画素回路Pは、走査線102とデータ線104との交差に対応する位置に配置される。従って、これらの画素回路Pは縦m行×横n列のマトリクス状に配列する。
図1に示す走査線駆動回路20は、複数の画素回路Pを水平走査期間ごとに行単位で選択するための回路である。走査線駆動回路20は、順次アクティブとなる走査信号GWRT[1]〜GWRT[m]をm本の走査線102の各々に出力する。図2に示すように、走査信号GWRT[1]ないしGWRT[m]は、水平走査期間(1H)ごとに順番にハイレベルとなる。すなわち、走査信号GWRT[i]は、垂直走査期間(1V)のうち第i番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。走査信号GWRT[i]のハイレベルへの移行は第i行の各画素回路Pの選択を意味する。以下では走査信号GWRT[1]ないしGWRT[m]の各々がハイレベルとなる期間(すなわち水平走査期間)を「書込期間PWRT」と表記する。なお、図2においては走査信号GWRT[i]の立ち下がりとその次行の走査信号GWRT[i+1]の立ち上がりとを同時とした場合が例示されているが、走査信号GWRT[i]の立ち下がりから所定の時間が経過したタイミングで走査信号GWRT[i+1]が立ち上がる構成(つまり、各行の書込期間PWRTに間隔が設けられた構成)としてもよい。
図1に示すデータ線駆動回路22は、各書込期間PWRTで走査線駆動回路20が選択した1行分(n個)の画素回路Pに対応するデータ電位VD[1]ないしVD[n]を生成して各データ線104に出力する。第i行が選択される書込期間PWRTにおいて第j列目(jは1≦j≦nを満たす整数)のデータ線104に出力されるデータ電位VD[j]は、第i行の第j列目に位置する画素回路Pに対して指定された階調に対応する電位となる。
電位生成回路24は、電源の高位側の電位VELおよび低位側の電位VCTを生成する。電位生成回路24で生成された高位側電位VELおよび低位側電位VCTは各画素回路Pに共通に供給される。また、電位生成回路24は、初期化電位VSTを生成する。電位生成回路24で生成された初期化電位VSTは、初期化線106を介して各画素回路Pに共通に供給される。
図3は、第i行に属する複数(n個)の画素回路Pおよび第i+1行に属する複数(n個)の画素回路Pを簡略化して示したブロック図である。図3に示すように、Y方向に延びる共通のデータ線104に接続されたm個の画素回路Pは画素回路群Bを構成する。図3に示すように、第j列目のデータ線104に対応する画素回路群Bは「Bj」、第j+1列目のデータ線104に対応する画素回路群Bは「Bj+1」、第j+2列目のデータ線104に対応する画素回路群Bは「Bj+2」、第j+3列目のデータ線104に対応する画素回路群Bは「Bj+3」と表記する。本実施形態においては、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられ、初期化線106は当該2つの画素回路群Bに共通に接続される。本実施形態においては、初期化線106の延在方向はデータ線104の延在方向と平行であるとともに初期化線106の本数はデータ線104の本数よりも少ない。図2に示すように、X方向に隣り合う画素回路群Bjおよび画素回路群Bj+1に属する各画素回路Pには対応する初期化線106が共通に接続され、画素回路群Bj+2および画素回路群Bj+3に属する各画素回路Pには対応する初期化線106が共通に接続されるという具合である。
図4は、画素回路群Bjおよび画素回路群Bj+1における各画素回路Pのうち第i行の画素回路Pの詳細な電気的構成を示す回路図である。画素回路群Bjおよび画素回路群Bj+1における他の画素回路P、ならびに他の画素回路群Bにおける各画素回路Pについても図3に示す構成と同じである。なお、図3に示す画素回路群Bjの第i行の画素回路Pおよび画素回路群Bj+1の第i行の画素回路Pについても両者の構成は同じであるから、以下では画素回路群Bjの第i行の画素回路Pを例にしてその詳細な構成を説明する。
図4に示すように、画素アレイ部100には、第1制御線123、第2制御線125、発光制御線127がm本の走査線102の各々に対応して設けられる。各配線には、走査線駆動回路20から所定の信号が供給される。第1制御線123には初期化信号GINT[i]が供給され、第2制御線125にはリセット信号GP[i]が供給され、発光制御線127には発光制御信号GEL[i]が供給される。各信号の具体的な波形やこれに応じた画素回路Pの動作については後述する。
図4に示すように、画素回路Pは、高位側電位VELが供給される高位側電位線と低位側電位VCTが供給される低位側電位線との間に介挿された電気光学素子11を含む。電気光学素子11は、陽極と陰極との間に有機EL材料の発光層を介在させたOLED素子である。なお、本実施形態に係る電気光学装置10はボトムエミッション型の構造である。
図4に示すように、高位側電位線から電気光学素子11の陽極に至る電流経路上には、Pチャネル型の駆動トランジスタTdとNチャネル型の発光制御トランジスタTeとが設けられる。駆動トランジスタTdは、ゲートの電位に応じた駆動電流Ielを生成するための手段である。駆動トランジスタTdのソースは高位側電位線に接続されるとともにドレインは発光制御トランジスタTeのドレインに接続される。発光制御トランジスタTeは、電気光学素子11に対する駆動電流Ielの供給の可否を決定する手段である。発光制御トランジスタTeのソースは電気光学素子11の陽極に接続されるとともにゲートは発光制御線127に接続される。発光制御信号GEL[i]がローレベルを維持する期間においては発光制御トランジスタ127がオフ状態となって電気光学素子11に対する駆動電流Ielの供給が遮断される一方、発光制御信号GEL[i]がハイレベルを維持する期間においては発光制御トランジスタTeがオン状態となって駆動トランジスタTdのゲートの電位に応じた駆動電流Ielが電気光学素子11に供給される。なお、発光制御トランジスタTeは駆動トランジスタTdと高位側電位線との間に配置されてもよい。
駆動トランジスタTdのゲートとドレインとの間には、駆動トランジスタTdのゲートとドレインとの導通および非導通を切り替えるNチャネル型のトランジスタTr1が介在する。トランジスタTr1のゲートは第1制御線123に接続される。従って、初期化信号GINT[i]がハイレベルに遷移するとトランジスタTr1はオン状態となって駆動トランジスタTdのゲートとドレインとが導通する。すなわち、駆動トランジスタTdがダイオード接続される。一方、初期化信号GINT[i]がローレベルに遷移するとトランジスタTr1はオフ状態となって駆動トランジスタTdrのダイオード接続は解除される。
容量素子C0は、データ線104に供給されるデータ電位VDに応じて設定される駆動トランジスタTdのゲートの電位を保持するための手段である。図4に示すように、容量素子C0は、第1電極L1と第2電極L2とを有する。第1電極L1は、駆動トランジスタTdのゲートに接続される。容量素子C0の第2電極L2とデータ線104との間には、第2電極L2とデータ線104との導通および非導通を切り替えるNチャネル型のトランジスタTr2が介在する。トランジスタTr2のゲートは走査線102に接続される。従って、走査信号GWRT[i]がハイレベルに遷移するとトランジスタTr2はオン状態となってデータ線104と容量素子C0の第2電極L2とが導通する。一方、走査信号GWRT[i]がローレベルに遷移するとトランジスタTr2はオフ状態になってデータ線104と第2電極L2とは非導通となる。
図4に示すNチャネル型のトランジスタTr3は、容量素子C0の第2電極L2と初期化線106との導通および非導通を切り替える手段である。図4に示すように、トランジスタTr3のゲートは、トランジスタTr1と同様、第1制御線123に接続される。従って、初期化信号GINT[i]がハイレベルに遷移するとトランジスタTr3はオン状態となって容量素子C0の第2電極L2と初期化線106とが導通する。一方、初期化信号GINT[i]がローレベルに遷移するとトランジスタTr3はオフ状態となって第2電極L2と初期化線106とは非導通となる。
図4に示すNチャネル型のトランジスタTr4は、容量素子C0の第1電極L1と第2電極L2との間に介挿されて両者の導通および非導通を切り替える手段である。さらに詳述すると、トランジスタTr4は、一端がトランジスタTr1を介して第1電極L1に接続されるとともに、他端がトランジスタTr3を介して第2電極L2に接続される。トランジスタTr4のゲートは第2制御線125に接続される。従って、トランジスタTr1およびトランジスタTr3がオン状態を維持する期間において、リセット信号GP[i]がハイレベルに遷移するとトランジスタTr4がオン状態になって第1電極L1と第2電極L2とが短絡する。
次に、図2を参照して、走査線駆動回路20が生成する各信号の具体的な波形を説明する。図2に示すように、初期化信号GINT[i]は、走査信号GWRT[i]がハイレベルとなる書込期間PWRTの直前の期間(以下「初期化期間」という)PINTにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。図2に示すように、初期化期間PINTはリセット期間Paとその直後の補償期間Pbとに区分される。リセット期間Paは、その開始の時点で容量素子C0に残存している電荷を放電(リセット)するための期間であり、補償期間Pbは、駆動トランジスタTdのゲートの電位をその閾値電圧Vthに応じた電位に設定するための期間である。リセット信号GP[i]は、初期化信号GINT[i]がハイレベルとなる初期化期間PINTのリセット期間Paにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。
発光制御信号GEL[i]は、走査信号GWRT[i]がハイレベルとなる書込期間PWRTの経過後から、初期化信号GINT[i]がハイレベルとなる初期化期間PINTの開始前までの期間(以下「発光期間」という)PELにてハイレベルとなり、それ以外の期間(すなわち初期化期間PINTと書込期間PWRTとを含む期間)にてローレベルとなる信号である。
次に、図2および図4を参照しながら画素回路Pの具体的な動作について説明する。以下では、画素回路群Bjの第i行の画素回路Pの動作を、リセット期間Paと補償期間Pbと書込期間PWRTと発光期間PELとに区分して説明する。
(a)リセット期間Pa(初期化期間PINT)
図2に示すように、リセット期間Paにおいては初期化信号GINT[i]およびリセット信号GP[i]がハイレベルに維持され、走査信号GWRT[i]および発光制御信号GEL[i]がローレベルに維持される。従って、図4に示すトランジスタTr1とTr3とTr4とはオン状態に遷移する一方、トランジスタTr2および発光制御トランジスタTeはオフ状態を維持する。このとき、容量素子C0の第1電極L1と第2電極L2とがトランジスタTr1とTr4とTr3とを介して導通するから、リセット期間Pa開始の直前の時点で容量素子C0に蓄積されていた電荷は完全に除去される。この容量素子C0の電荷のリセットによって、リセット期間Paの開始の時点における容量素子C0の状態(容量素子C0に残存している電荷)に拘わらず、その後の補償期間Pbや書込期間PWRTでは駆動トランジスタTdのゲートの電位を高い精度で所期値に設定することが可能となる。また、第1電極L1はトランジスタTr1およびTr4を介して初期化線106と導通するから、第1電極L1の電位は初期化線106に供給される初期化電位VSTに略等しくなる。つまり、駆動トランジスタTdのゲートの電位は初期化電位VSTに略等しくなる。本実施形態における初期化電位VSTの値は、高位側電位VELよりも駆動トランジスタTdの閾値電圧Vthだけ低い電位以下のレベルである。すなわち、初期化電位VSTは、駆動トランジスタTdのゲートに供給されたときに駆動トランジスタTdをオン状態とする電位である。また、リセット期間Paにおいて、第2電極L2はトランジスタTr3を介して初期化線106と導通するから、第2電極L2の電位も初期化電位VSTに略等しくなる。
図2に示すように、リセット期間Paにおいては初期化信号GINT[i]およびリセット信号GP[i]がハイレベルに維持され、走査信号GWRT[i]および発光制御信号GEL[i]がローレベルに維持される。従って、図4に示すトランジスタTr1とTr3とTr4とはオン状態に遷移する一方、トランジスタTr2および発光制御トランジスタTeはオフ状態を維持する。このとき、容量素子C0の第1電極L1と第2電極L2とがトランジスタTr1とTr4とTr3とを介して導通するから、リセット期間Pa開始の直前の時点で容量素子C0に蓄積されていた電荷は完全に除去される。この容量素子C0の電荷のリセットによって、リセット期間Paの開始の時点における容量素子C0の状態(容量素子C0に残存している電荷)に拘わらず、その後の補償期間Pbや書込期間PWRTでは駆動トランジスタTdのゲートの電位を高い精度で所期値に設定することが可能となる。また、第1電極L1はトランジスタTr1およびTr4を介して初期化線106と導通するから、第1電極L1の電位は初期化線106に供給される初期化電位VSTに略等しくなる。つまり、駆動トランジスタTdのゲートの電位は初期化電位VSTに略等しくなる。本実施形態における初期化電位VSTの値は、高位側電位VELよりも駆動トランジスタTdの閾値電圧Vthだけ低い電位以下のレベルである。すなわち、初期化電位VSTは、駆動トランジスタTdのゲートに供給されたときに駆動トランジスタTdをオン状態とする電位である。また、リセット期間Paにおいて、第2電極L2はトランジスタTr3を介して初期化線106と導通するから、第2電極L2の電位も初期化電位VSTに略等しくなる。
(b)補償期間Pb(初期化期間PINT)
補償期間Pbにおいては、図2に示すように、リセット信号GP[i]がローレベルに遷移する一方、他の制御信号はリセット期間Paと同じレベルを維持する。従って、図4に示すトランジスタTr4がオフ状態に遷移する。そうすると、トランジスタTr3を介して初期化線106に接続された第2電極L2の電位が電位VSTに維持される一方、駆動トランジスタTdがダイオード接続されることで、第1電極L1の電位(すなわち駆動トランジスタTdのゲートの電位)が、リセット期間Paで設定された電位VSTから高位側電位VELよりも閾値電圧Vthだけ低い電位まで引き上げられる。
補償期間Pbにおいては、図2に示すように、リセット信号GP[i]がローレベルに遷移する一方、他の制御信号はリセット期間Paと同じレベルを維持する。従って、図4に示すトランジスタTr4がオフ状態に遷移する。そうすると、トランジスタTr3を介して初期化線106に接続された第2電極L2の電位が電位VSTに維持される一方、駆動トランジスタTdがダイオード接続されることで、第1電極L1の電位(すなわち駆動トランジスタTdのゲートの電位)が、リセット期間Paで設定された電位VSTから高位側電位VELよりも閾値電圧Vthだけ低い電位まで引き上げられる。
(c)書込期間PWRT
書込期間PWRTにおいては、図2に示すように、走査信号GWRT[i]がハイレベルに遷移する一方、初期化信号GINT[i]がローレベルに遷移する。また、リセット信号GP[i]および発光制御信号GEL[i]はローレベルを維持する。従って、図4に示すトランジスタTr2がオン状態に遷移するとともにトランジスタTr1およびTr3はオフ状態に遷移する。また、図4に示すトランジスタTr4および発光制御トランジスタTeはローレベルを維持する。これにより、データ線104と第2電極L2とがトランジスタtr2を介して導通するから、第2電極L2の電位は、補償期間Pbで設定された電位VSTから第j列目のデータ線104に供給されるデータ電位VD[j]に変化する。
書込期間PWRTにおいては、図2に示すように、走査信号GWRT[i]がハイレベルに遷移する一方、初期化信号GINT[i]がローレベルに遷移する。また、リセット信号GP[i]および発光制御信号GEL[i]はローレベルを維持する。従って、図4に示すトランジスタTr2がオン状態に遷移するとともにトランジスタTr1およびTr3はオフ状態に遷移する。また、図4に示すトランジスタTr4および発光制御トランジスタTeはローレベルを維持する。これにより、データ線104と第2電極L2とがトランジスタtr2を介して導通するから、第2電極L2の電位は、補償期間Pbで設定された電位VSTから第j列目のデータ線104に供給されるデータ電位VD[j]に変化する。
書込期間PWRTにおいては、トランジスタTr1はオフ状態にあり、また、駆動トランジスタTdのゲートのインピーダンスは充分に高い。したがって、第2電極L2が補償期間Pbにおける電位VSTからデータ電位VD[j]まで変化量ΔV(=VST−VD[j])だけ変化すると、第1電極L1の電位は容量カップリングによってその直前の電位(VEL−Vth)から変化する。このときの第1電極L1の電位の変動量は、容量素子C0とその他の寄生容量(例えば駆動トランジスタTdのゲート容量やその他の配線に寄生する容量)との容量比に応じて定まる。すなわち、駆動トランジスタTdのゲートの電位は、データ電位VD[j]に応じた電位に設定される。
(d)発光期間PEL
発光期間PELにおいては、図2に示すように、走査信号GWRT[i]がローレベルに遷移するとともに発光制御信号GEL[i]がハイレベルに遷移する。また、初期化信号GINT[i]およびリセット信号GP[i]はローレベルを維持する。従って、図4に示すトランジスタTr2はオフ状態に遷移するとともに発光制御トランジスタTeはオン状態に遷移する。また、図4に示すトランジスタTr1とTr4とTr3とはオフ状態を維持する。
発光期間PELにおいては、図2に示すように、走査信号GWRT[i]がローレベルに遷移するとともに発光制御信号GEL[i]がハイレベルに遷移する。また、初期化信号GINT[i]およびリセット信号GP[i]はローレベルを維持する。従って、図4に示すトランジスタTr2はオフ状態に遷移するとともに発光制御トランジスタTeはオン状態に遷移する。また、図4に示すトランジスタTr1とTr4とTr3とはオフ状態を維持する。
発光期間PELにおいては、発光制御トランジスタTeがオン状態となるから、駆動電流Ielの経路が形成される。したがって、駆動トランジスタTdのゲートの電位に応じた駆動電流Ielが高位側電位線から駆動トランジスタTdおよび発光制御トランジスタTeを経由して電気光学素子11に供給される。これにより、電気光学素子11はデータ電位VD[j]に応じた輝度に発光する。
図3および図4に示すように、本実施形態においては、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられるとともに、初期化線106は、当該2つの画素回路群Bに属する各画素回路Pに共通に接続される。従って、本実施形態の構成によれば、画素回路群Bごとに初期化線106を設ける構成(以下「対比例」という)に比べて画素アレイ部100に設けられる初期化線106の本数を少なくすることができる。これにより、電気光学装置10の構成を簡素化できる。また、本実施形態に係る電気光学装置10はボトムエミッション型の構造であるが、画素アレイ部100に設けられる初期化線106の本数を対比例に比べて少なくできるから、開口率の低下を対比例に比べて抑制できる。従って、所期の開口率を得るために必要な1画素あたりの面積を対比例と比べて小さくできるから、高精細化を図るうえで有利である。
<B:第2実施形態>
図5は、本発明の第2実施形態に係る電気光学装置10において、画素回路群Bjおよび画素回路群Bj+1における各画素回路Pのうち第i行の画素回路Pの詳細な電気的構成を示す回路図である。図5に示すように、画素アレイ部100には、発光停止制御線124がm本の走査線102の各々に対応して設けられる。発光停止制御線124には走査線駆動回路20から発光停止信号Gs[i]が供給される。
図5は、本発明の第2実施形態に係る電気光学装置10において、画素回路群Bjおよび画素回路群Bj+1における各画素回路Pのうち第i行の画素回路Pの詳細な電気的構成を示す回路図である。図5に示すように、画素アレイ部100には、発光停止制御線124がm本の走査線102の各々に対応して設けられる。発光停止制御線124には走査線駆動回路20から発光停止信号Gs[i]が供給される。
図5に示すように、画素回路Pは、高位側電位VELが供給される高位側電位線と低位側電位VCTqが供給される低位側電位線との間に介挿された電気光学素子11を含む。図5に示すように、高位側電位線から電気光学素子11の陽極に至る電流経路上には、Nチャネル型の駆動トランジスタTdが設けられる。駆動トランジスタTdのソースは高位側電位線に接続されるとともにドレインは電気光学素子11の陽極に接続される。
図5に示すように、容量素子C0の第1電極L1は高位側電位線に接続されるとともに第2電極L2は駆動トランジスタTdのゲートに接続される。第2電極L2および駆動トランジスタTdのゲートはNチャネル型のトランジスタTr5を介してデータ線104と接続される。トランジスタTr5のゲートは走査線102と接続される。従って、走査信号GWRT[i]がハイレベルに遷移するとトランジスタTr5はオン状態となって、データ線104が第2電極L2および駆動トランジスタTdのゲートと導通する。一方、走査信号GWRT[i]がローレベルに遷移するとトランジスタTr5はオフ状態になって、データ線104は第2電極L2および駆動トランジスタTdのゲートと非導通になる。
図5に示すように、第2電極L2は、トランジスタTr6を介して初期化線106と接続される。トランジスタTr6のゲートは発光停止制御線124に接続される。従って、発光制御信号Gs[i]がハイレベルに遷移するとトランジスタTr6はオン状態となって第2電極L2と初期化線106とが導通する。一方、発光制御信号Gs[i]がローレベルに遷移するとトランジスタTr6はオフ状態となって第2電極L2と初期化線106とは非導通となる。
次に、図5および図6を参照しながら、画素回路Pの具体的な動作について説明する。以下では、画素回路群Bjの第i行の画素回路Pの動作を、電気光学素子11に対して駆動電流Ielの供給が行われる発光期間PELと、電気光学素子11に対する駆動電流Ielの供給が遮断される消灯期間Poffとに区分して説明する。
(a)発光期間Pel
図6に示すように、発光期間Pelの開始直後の書込期間PWRTにおいては、走査信号GWRT[i]がハイレベルに遷移する一方、発光制御信号Gs[i]はローレベルを維持する。従って、図5に示すトランジスタTr5がオン状態となる一方、トランジスタTr6はオフ状態を維持する。これにより、データ線104がトランジスタTr5を介して第2電極L2および駆動トランジスタTdのゲートと導通するから、駆動トランジスタTdのゲートの電位がデータ電位VD[j]に応じた電位に設定されるとともに当該電位は容量素子C0によって保持される。そして、駆動トランジスタTdのゲートの電位に応じた駆動電流Ielが電気光学素子11へ供給される。従って、電気光学素子11はデータ電位VD[j]に応じた輝度に発光する。
図6に示すように、発光期間Pelの開始直後の書込期間PWRTにおいては、走査信号GWRT[i]がハイレベルに遷移する一方、発光制御信号Gs[i]はローレベルを維持する。従って、図5に示すトランジスタTr5がオン状態となる一方、トランジスタTr6はオフ状態を維持する。これにより、データ線104がトランジスタTr5を介して第2電極L2および駆動トランジスタTdのゲートと導通するから、駆動トランジスタTdのゲートの電位がデータ電位VD[j]に応じた電位に設定されるとともに当該電位は容量素子C0によって保持される。そして、駆動トランジスタTdのゲートの電位に応じた駆動電流Ielが電気光学素子11へ供給される。従って、電気光学素子11はデータ電位VD[j]に応じた輝度に発光する。
書込期間PWRTが終了すると、走査信号GWRT[i]はローレベルに遷移する一方、発光停止制御信号Gs[i]はローレベルを維持する。従って、図5に示すトランジスタTr5はオフ状態に遷移するとともにトランジスタTr6はオフ状態を維持する。このとき、トランジスタTr5がオフ状態となるため、データ線104は第2電極L2および駆動トランジスタTdのゲートと非導通になるが、駆動トランジスタTdのゲートの電位は、容量素子C0によって、書込期間PWRTにおいて設定された電位に保持される。このため、書込期間PWRTの終了時点から発光期間Pelの終了時点までの所定期間PONにわたって、駆動トランジスタTdのゲートの電位は書込期間PWRTにおいて設定された電位に保持され、当該電位に応じた駆動電流Ielが電気光学素子11へ供給される。
(b)消灯期間Poff
図6に示すように、消灯期間Poffにおいては、走査信号GWRT[i]はローレベルを維持する。発光停止制御信号Gs[i]は、消灯期間Poffの開始時点から所定の時間長が経過するまでハイレベルを維持する。消灯期間Poff内の期間であって発光停止制御信号Gs[i]がハイレベルを維持する期間においては、図5に示すトランジスタTr5はオフ状態を維持するとともにトランジスタTr6はオン状態に遷移する。トランジスタTr6がオン状態になることで第2電極L2と初期化線106とが導通するから、第2電極L2の電位(すなわち駆動トランジスタTdのゲートの電位)は初期化電位VSTに略等しくなる。本実施形態においては、初期化電位VSTは駆動トランジスタTdの閾値電圧Vthよりも十分に低い値に設定される。従って、消灯期間Poffにおいては、駆動トランジスタTdのゲート・ソース間電圧は閾値電圧Vthよりも低くなって駆動トランジスタTdはオフ状態になる。すなわち、初期化電位VSTは、駆動トランジスタTdのゲートに供給されたときに駆動トランジスタTdをオフ状態とする電位である。駆動トランジスタTdがオフ状態になると、電気光学素子11に対する駆動電流Ielの供給は遮断されるから、電気光学素子11は消灯状態となる。なお、発光停止制御信号Gs[i]がローレベルに遷移した後も、駆動トランジスタTdのゲートの電位は容量素子C0によってVSTに保持されるから、駆動トランジスタTdはオフ状態に維持される。
図6に示すように、消灯期間Poffにおいては、走査信号GWRT[i]はローレベルを維持する。発光停止制御信号Gs[i]は、消灯期間Poffの開始時点から所定の時間長が経過するまでハイレベルを維持する。消灯期間Poff内の期間であって発光停止制御信号Gs[i]がハイレベルを維持する期間においては、図5に示すトランジスタTr5はオフ状態を維持するとともにトランジスタTr6はオン状態に遷移する。トランジスタTr6がオン状態になることで第2電極L2と初期化線106とが導通するから、第2電極L2の電位(すなわち駆動トランジスタTdのゲートの電位)は初期化電位VSTに略等しくなる。本実施形態においては、初期化電位VSTは駆動トランジスタTdの閾値電圧Vthよりも十分に低い値に設定される。従って、消灯期間Poffにおいては、駆動トランジスタTdのゲート・ソース間電圧は閾値電圧Vthよりも低くなって駆動トランジスタTdはオフ状態になる。すなわち、初期化電位VSTは、駆動トランジスタTdのゲートに供給されたときに駆動トランジスタTdをオフ状態とする電位である。駆動トランジスタTdがオフ状態になると、電気光学素子11に対する駆動電流Ielの供給は遮断されるから、電気光学素子11は消灯状態となる。なお、発光停止制御信号Gs[i]がローレベルに遷移した後も、駆動トランジスタTdのゲートの電位は容量素子C0によってVSTに保持されるから、駆動トランジスタTdはオフ状態に維持される。
本実施形態においても、図3に示すように、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられるとともに、初期化線106は、当該2つの画素回路群Bに属する各画素回路Pに共通に接続される。従って、本実施形態の構成によれば対比例に比べて電気光学装置10の構成を簡素化できるという利点がある。
<C:第3実施形態>
図7は、本発明の第3実施形態に係る電気光学装置10において、画素回路群Bjおよび画素回路群Bj+1における各画素回路Pのうち第i行の画素回路Pの詳細な電気的構成を示す回路図である。図7に示すように、画素アレイ部100には、第3制御線126およびオートゼロ線128がm本の走査線102の各々に対応して設けられる。第3制御線126には走査線駆動回路20から制御信号Gth[i]が供給される。オートゼロ線128には走査線駆動回路20からオートゼロ信号GAZ[i]が供給される。
図7は、本発明の第3実施形態に係る電気光学装置10において、画素回路群Bjおよび画素回路群Bj+1における各画素回路Pのうち第i行の画素回路Pの詳細な電気的構成を示す回路図である。図7に示すように、画素アレイ部100には、第3制御線126およびオートゼロ線128がm本の走査線102の各々に対応して設けられる。第3制御線126には走査線駆動回路20から制御信号Gth[i]が供給される。オートゼロ線128には走査線駆動回路20からオートゼロ信号GAZ[i]が供給される。
図7に示すように、画素回路Pは、高位側電位VELが供給される高位側電位線と低位側電位VCTが供給される低位側電位線との間に介在する電気光学素子11を含む。図7に示すように、高位側電位線から電気光学素子11の陽極に至る電流経路上には、Pチャネル型の駆動トランジスタTdとPチャネル型のトランジスタTr7とが設けられる。トランジスタTr7のソースは高位側電位線に接続されるとともにドレインは駆動トランジスタTdのソースに接続される。また、トランジスタTr7のゲートは第3制御線126に接続される。従って、制御信号Gth[i]がローレベルに遷移するとトランジスタTr7はオン状態となって高位側電位線と駆動トランジスタTdとが導通する。一方、制御信号Gth[i]がハイレベルに遷移するとトランジスタTr7はオフ状態になって高位側電位線と駆動トランジスタTdとが非導通となる。
図7に示すように、駆動トランジスタTdのドレインは電気光学素子11の陽極に接続される。駆動トランジスタTdのゲートには容量素子C0の第2電極L2が接続される。また、駆動トランジスタTdのゲートはPチャネル型のトランジスタTr8を介して初期化線106と接続される。トランジスタTr8のゲートはオートゼロ線128に接続される。従って、オートゼロ信号GAZ[i]がローレベルに遷移するとトランジスタTr8はオン状態となって駆動トランジスタTdのゲートおよび第2電極L2がトランジスタTr8を介して初期化線106と導通する。一方、オートゼロ信号GAZ[i]がハイレベルに遷移するとトランジスタTr8はオフ状態となって駆動トランジスタTdのゲートおよび第2電極L2は初期化線106と非導通になる。
図7に示すように、容量素子C0の第1電極L1はPチャネル型のトランジスタTr9を介してデータ線104と接続される。トランジスタTr9のゲートは走査線102に接続される。従って、走査信号GWRT[i]がローレベルに遷移するとトランジスタTr9はオン状態となって第1電極L1とデータ線104とが導通する。一方、走査信号GWRT[i]がハイレベルに遷移するとトランジスタTr9はオフ状態となって第1電極L1とデータ線104とが非導通となる。
また、図7に示すように、第1電極L1は、Pチャネル型のトランジスタTr10を介して駆動トランジスタTdのソースと接続される。トランジスタTr10のゲートはオートゼロ線128に接続される。従って、オートゼロ信号GAZ[i]がローレベルに遷移するとトランジスタTr10はオン状態となって第1電極L1と駆動トランジスタTdのソースとが導通する。一方、オートゼロ信号GAZ[i]がハイレベルに遷移するとトランジスタTr10はオフ状態となって第1電極L1と駆動トランジスタTdのソースとが非導通となる。また、図7に示す第2の容量素子C1の一方の電極は高位側電位VELが供給される高位側電位線に接続されるとともに、他方の電極は第1電極L1に接続される。
次に、図7および図8を参照しながら、画素回路Pの具体的な動作について説明する。本実施形態においては、図8に示すように、走査信号GWRT[1]ないしGWRT[m]は、水平走査期間(1H)ごとに順番にローレベルとなる。すなわち、走査信号GWRT[i]は、垂直走査期間(1V)のうち第i番目の水平走査期間においてローレベルを維持するとともにそれ以外の期間においてハイレベルを維持する。以下では、画素回路群Bjの第i行の画素回路Pの動作を、初期化期間PINTと書込期間PWRTと発光期間PELとに区分して説明する。
(a)初期化期間PINT
初期化期間PINTは、初期化期間PINTの開始から所定の時間長にわたる第1期間Pcと、第1期間Pcの終了時点から初期化期間PINTの終了時点までの第2期間Pdとからなる。第1期間Pcにおいては、図8に示すように、走査信号GWRT[i]がハイレベルに維持される一方、制御信号Gth[i]およびオートゼロ信号GAZ[i]がローレベルに維持される。従って、図7に示すトランジスタTr7とトランジスタTr8とトランジスタTr10とがオン状態に維持される一方、トランジスタTr9はオフ状態に維持される。このとき、第2電極L2はトランジスタTr8を介して初期化線106と導通するから、第2電極L2の電位は初期化電位VSTに略等しくなる。本実施形態における初期化電位VSTの値は、高位側電位VELよりも駆動トランジスタTdの閾値電圧Vthだけ低い電位以下のレベルである。すなわち、初期化電位VSTは、駆動トランジスタTdのゲートに供給されたときに駆動トランジスタTdをオン状態とする電位である。また、第1電極L1はトランジスタTr10およびトランジスタTr7を介して高位側電位線と導通するから、第1電極L1の電位は高位側電位VELに略等しくなる。
初期化期間PINTは、初期化期間PINTの開始から所定の時間長にわたる第1期間Pcと、第1期間Pcの終了時点から初期化期間PINTの終了時点までの第2期間Pdとからなる。第1期間Pcにおいては、図8に示すように、走査信号GWRT[i]がハイレベルに維持される一方、制御信号Gth[i]およびオートゼロ信号GAZ[i]がローレベルに維持される。従って、図7に示すトランジスタTr7とトランジスタTr8とトランジスタTr10とがオン状態に維持される一方、トランジスタTr9はオフ状態に維持される。このとき、第2電極L2はトランジスタTr8を介して初期化線106と導通するから、第2電極L2の電位は初期化電位VSTに略等しくなる。本実施形態における初期化電位VSTの値は、高位側電位VELよりも駆動トランジスタTdの閾値電圧Vthだけ低い電位以下のレベルである。すなわち、初期化電位VSTは、駆動トランジスタTdのゲートに供給されたときに駆動トランジスタTdをオン状態とする電位である。また、第1電極L1はトランジスタTr10およびトランジスタTr7を介して高位側電位線と導通するから、第1電極L1の電位は高位側電位VELに略等しくなる。
図8に示すように、第2期間Pdにおいては、制御信号Gth[i]がハイレベルに遷移する一方、他の信号は第1期間Pcと同じレベルを維持する。従って、トランジスタTr7がオフ状態となって、高位側電位線から駆動トランジスタTdへ流れる電流が遮断される。これにより、駆動トランジスタTdにおけるソースの電位は降下して、その電位がVST+Vthまで降下すると駆動トランジスタTdはオフ状態となる。第2期間Pdにおいては図7に示すトランジスタTr10はオン状態であるから、第1電極L1の電位は第1期間Pcで設定された電位VELからVST+Vthまで降下して、その後はVST+Vthに保持される。また、第2期間Pdにおいては図7に示すトランジスタTr8はオン状態であるから、第2電極L2の電位(すなわち駆動トランジスタTdのゲートの電位)はVSTに保持される。
(b)書込期間PWRT
書込期間PWRTにおいては、図8に示すように、走査信号GWRT[i]がローレベルに遷移するとともにオートゼロ信号GAZ[i]がハイレベルに遷移する。制御信号Gth[i]はハイレベルを維持する。従って、図7に示すトランジスタTr9がオン状態に遷移する一方、とランジスタTr8およびトランジスタTr10がオフ状態に遷移する。図7に示すトランジスタTr7はオフ状態を維持する。トランジスタTr9がオン状態に遷移することで、第1電極L1とデータ線104とが導通する。これにより、第1電極L1の電位はVST+Vthからデータ電位VD[j]に変化する。容量カップリングによって、第2電極L2の電位もその直前の電位VSTから変化する。このときの第2電極L2の電位の変動量は、容量素子C0とその他の寄生容量との容量比に応じて定まる。すなわち、駆動トランジスタTdのゲートの電位は、データ電位VD[j]に応じた電位に設定される。
書込期間PWRTにおいては、図8に示すように、走査信号GWRT[i]がローレベルに遷移するとともにオートゼロ信号GAZ[i]がハイレベルに遷移する。制御信号Gth[i]はハイレベルを維持する。従って、図7に示すトランジスタTr9がオン状態に遷移する一方、とランジスタTr8およびトランジスタTr10がオフ状態に遷移する。図7に示すトランジスタTr7はオフ状態を維持する。トランジスタTr9がオン状態に遷移することで、第1電極L1とデータ線104とが導通する。これにより、第1電極L1の電位はVST+Vthからデータ電位VD[j]に変化する。容量カップリングによって、第2電極L2の電位もその直前の電位VSTから変化する。このときの第2電極L2の電位の変動量は、容量素子C0とその他の寄生容量との容量比に応じて定まる。すなわち、駆動トランジスタTdのゲートの電位は、データ電位VD[j]に応じた電位に設定される。
(c)発光期間PEL
発光期間PELにおいては、図8に示すように、走査信号GWRT[i]がハイレベルに遷移する一方、制御信号Gth[i]がローレベルに遷移する。オートゼロ信号GAZ[i]はハイレベルを維持する。従って、図7に示すトランジスタTr9がオフ状態に遷移する一方、トランジスタTr7がオン状態に遷移する。トランジスタTr8およびトランジスタTr10はオフ状態を維持する。発光期間PELにおいては、トランジスタTr7がオン状態となるから、駆動電流Ielの経路が形成される。したがって、駆動トランジスタTdのゲートの電位に応じた駆動電流Ielが高位側電位線からトランジスタTr7および駆動トランジスタTdを経由して電気光学素子11に供給される。これにより、電気光学素子11はデータ電位VD[j]に応じた輝度に発光する。
発光期間PELにおいては、図8に示すように、走査信号GWRT[i]がハイレベルに遷移する一方、制御信号Gth[i]がローレベルに遷移する。オートゼロ信号GAZ[i]はハイレベルを維持する。従って、図7に示すトランジスタTr9がオフ状態に遷移する一方、トランジスタTr7がオン状態に遷移する。トランジスタTr8およびトランジスタTr10はオフ状態を維持する。発光期間PELにおいては、トランジスタTr7がオン状態となるから、駆動電流Ielの経路が形成される。したがって、駆動トランジスタTdのゲートの電位に応じた駆動電流Ielが高位側電位線からトランジスタTr7および駆動トランジスタTdを経由して電気光学素子11に供給される。これにより、電気光学素子11はデータ電位VD[j]に応じた輝度に発光する。
本実施形態においても、図3に示すように、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられるとともに、初期化線106は、当該2つの画素回路群Bに属する各画素回路Pに共通に接続される。従って、本実施形態の構成によれば対比例に比べて電気光学装置10の構成を簡素化できるという利点がある。
<D:変形例>
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
(1)変形例1
上述の各実施形態においては、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられる態様が例示されているが、初期化線106を共用する画素回路群Bの数は任意である。例えば、図9に示すように、X方向に隣り合う3つの画素回路群Bごとに初期化線106が設けられるとともに、初期化線106は、当該3つの画素回路群Bに属する各画素回路Pに共通に接続される態様とすることもできる。
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
(1)変形例1
上述の各実施形態においては、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられる態様が例示されているが、初期化線106を共用する画素回路群Bの数は任意である。例えば、図9に示すように、X方向に隣り合う3つの画素回路群Bごとに初期化線106が設けられるとともに、初期化線106は、当該3つの画素回路群Bに属する各画素回路Pに共通に接続される態様とすることもできる。
(2)変形例2
上述の各実施形態においては、Y方向に延びる共通のデータ線104に接続されたm個の画素回路Pで画素回路群Bが構成される態様が例示されているが、これに限らず、例えばX方向に延びる共通の走査線102に接続されたn個の画素回路Pで画素回路群を構成することもできる。そして、Y方向に隣り合う2つの画素回路群ごとに、走査線102の延在方向と平行に延びる初期化線106を設けたうえで、当該2つの画素回路群に初期化線106を共通に接続する構成を採ることもできる。この構成においては、初期化線106の本数は走査線102の本数より少ない。要するに、本発明に係る電気光学装置10は、複数の画素回路Pを第1方向に配列した複数の画素回路群が第1方向とは異なる第2方向に並列に配置される画素アレイ部100を備えるとともに、複数の画素回路群のうち少なくとも2つの画素回路群が初期化線106に共通に接続される態様であればよい。
上述の各実施形態においては、Y方向に延びる共通のデータ線104に接続されたm個の画素回路Pで画素回路群Bが構成される態様が例示されているが、これに限らず、例えばX方向に延びる共通の走査線102に接続されたn個の画素回路Pで画素回路群を構成することもできる。そして、Y方向に隣り合う2つの画素回路群ごとに、走査線102の延在方向と平行に延びる初期化線106を設けたうえで、当該2つの画素回路群に初期化線106を共通に接続する構成を採ることもできる。この構成においては、初期化線106の本数は走査線102の本数より少ない。要するに、本発明に係る電気光学装置10は、複数の画素回路Pを第1方向に配列した複数の画素回路群が第1方向とは異なる第2方向に並列に配置される画素アレイ部100を備えるとともに、複数の画素回路群のうち少なくとも2つの画素回路群が初期化線106に共通に接続される態様であればよい。
(3)変形例3
例えば図4に示す構成においては、電気光学装置10の製品出荷前の段階で、トランジスタTr1とトランジスタTr4とをオン状態に遷移させて駆動トランジスタTdをオン状態に遷移させる電位VSTが供給される初期化線106と駆動トランジスタTdのゲートとを導通させることによって、駆動トランジスタTdが正常にオン状態に遷移するか否か、電気光学素子11が正常に発光するか否かを検査することもできる。
例えば図4に示す構成においては、電気光学装置10の製品出荷前の段階で、トランジスタTr1とトランジスタTr4とをオン状態に遷移させて駆動トランジスタTdをオン状態に遷移させる電位VSTが供給される初期化線106と駆動トランジスタTdのゲートとを導通させることによって、駆動トランジスタTdが正常にオン状態に遷移するか否か、電気光学素子11が正常に発光するか否かを検査することもできる。
(4)変形例4
第1実施形態に係る電気光学装置10において、図10に示すように、トランジスタTr3をPチャネル型のトランジスタで構成するとともにトランジスタTr3のゲートを走査線102に接続する構成とすることもできる。図10の構成においては、走査信号GWRT[i]がハイレベルに遷移すると、トランジスタTr2がオン状態に遷移するとともにトランジスタTr3がオフ状態に遷移する。一方、走査信号GWRT[i]がローレベルに遷移すると、トランジスタTr2がオフ状態に遷移するとともにトランジスタTr3がオン状態に遷移する。すなわち、トランジスタTr2とトランジスタTr3とは相補的に動作する。
第1実施形態に係る電気光学装置10において、図10に示すように、トランジスタTr3をPチャネル型のトランジスタで構成するとともにトランジスタTr3のゲートを走査線102に接続する構成とすることもできる。図10の構成においては、走査信号GWRT[i]がハイレベルに遷移すると、トランジスタTr2がオン状態に遷移するとともにトランジスタTr3がオフ状態に遷移する。一方、走査信号GWRT[i]がローレベルに遷移すると、トランジスタTr2がオフ状態に遷移するとともにトランジスタTr3がオン状態に遷移する。すなわち、トランジスタTr2とトランジスタTr3とは相補的に動作する。
図2に示すように、発光期間PELにおいては、走査信号GWRT[i]はローレベルに維持される。従って、図10に示すトランジスタTr2はオフ状態に遷移するとともにトランジスタTr3はオン状態に遷移する。従って、容量素子C0の第2電極L2はデータ線104と非導通になると同時に、トランジスタTr3を介して初期化線106と導通する。この結果、発光期間PELにおいて第2電極L2の電位は電位VSTに固定され、これによって駆動トランジスタTdのゲートの電位は略一定に維持される。つまり、容量素子C0は、第2電極L2がデータ線104と導通する書込期間PWRTにおいては駆動トランジスタTdのゲートを所期の電位に設定するカップリング容量として機能するとともに、第2電極L2が初期化線106と導通する発光期間PELにおいては駆動トランジスタtdのゲートを定電位に維持する保持容量として機能する。
図10に示す構成においても、図3に示すように、X方向に隣り合う2つの画素回路群Bごとに初期化線106が設けられるとともに、初期化線106は、当該2つの画素回路群Bに属する各画素回路Pに共通に接続される態様とすることができる。この態様によれば、対比例に比べて電気光学装置10の構成を簡素化できるという利点がある。
(5)変形例5
上述の各実施形態においては、電気光学素子11の一例として、OLED素子を取り上げたが、無機発光ダイオードやLED(Light Emitting Diode)であってもよい。要は、駆動電流に応じた発光輝度で発光するのであれば、どのような素子であってもよい。
上述の各実施形態においては、電気光学素子11の一例として、OLED素子を取り上げたが、無機発光ダイオードやLED(Light Emitting Diode)であってもよい。要は、駆動電流に応じた発光輝度で発光するのであれば、どのような素子であってもよい。
<E:応用例>
次に、本発明に係る電気光学装置10を利用した電子機器について説明する。図11は、以上に説明した何れかの形態に係る電気光学装置10を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての電気光学装置10と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電気光学装置10は電気光学素子11にOLED素子を使用しているので、視野角が広く見易い画面を表示できる。
次に、本発明に係る電気光学装置10を利用した電子機器について説明する。図11は、以上に説明した何れかの形態に係る電気光学装置10を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての電気光学装置10と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電気光学装置10は電気光学素子11にOLED素子を使用しているので、視野角が広く見易い画面を表示できる。
図12に、実施形態に係る電気光学装置10を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置としての電気光学装置10を備える。スクロールボタン3002を操作することによって、電気光学装置10に表示される画面がスクロールされる。
図13に、実施形態に係る電気光学装置10を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置としての電気光学装置10を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置10に表示される。
なお、本発明に係る電気光学装置が適用される電子機器としては、図11から図13に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。
10……電気光学装置、11……電気光学素子、20……走査線駆動回路、22……データ線駆動回路、24……電位生成回路、100……画素アレイ部、102……走査線、104……データ線、106……初期化線、B……画素回路群、P……画素回路、Td……駆動トランジスタ、Tr……トランジスタ、VST……初期化電位。
Claims (7)
- 駆動電流に応じた輝度で発光する電気光学素子と、前記駆動電流を生成する駆動トランジスタと、データ線の電位に応じて設定される前記駆動トランジスタのゲートの電位を保持するための容量素子と、を含む複数の単位回路を第1方向に配列した複数の単位回路群が前記第1方向とは異なる第2方向に並列に配置される画素アレイ部と、
前記容量素子の電圧を初期化する電位供給線と、を具備し、
前記電位供給線は、前記複数の単位回路群のうち少なくとも2つの前記単位回路群に属する複数の前記単位回路の各々における前記容量素子の一方の電極と共通に接続される、
電気光学装置。 - 前記少なくとも2つの前記単位回路群に属する複数の前記単位回路ごとに、当該単位回路における前記容量素子の一方の電極と前記電位供給線との導通および非導通を切り替える第1のスイッチ手段を有する
請求項1に記載の電気光学装置。 - 前記複数の単位回路の各々において、
前記容量素子の他方の電極は前記駆動トランジスタのゲートと接続され、
前記容量素子の前記一方の電極と前記データ線との導通および非導通を切り替える第2のスイッチ手段と、
前記駆動トランジスタのゲートと前記駆動トランジスタの一方の端子との導通および非導通を切り替える第3のスイッチ手段と、を有し、
前記各単位回路の選択前においては前記第1のスイッチ手段はオン状態、前記第2のスイッチ手段はオフ状態、前記第3のスイッチ手段はオン状態とされる一方、前記複数の単位回路のうち選択された単位回路の前記第1スイッチ手段はオフ状態、前記第2のスイッチ手段はオン状態、前記第3のスイッチ手段はオフ状態とされる
請求項2に記載の電気光学装置。 - 前記複数の単位回路の各々において、
前記容量素子の前記一方の電極は前記駆動トランジスタのゲートと接続されるとともに、他方の電極は定電位線と接続され、
前記容量素子の前記一方の電極および前記駆動トランジスタのゲートと前記データ線との導通および非導通を切り替える第4のスイッチ手段を有し、
前記各単位回路の選択前においては前記第1のスイッチ手段はオン状態、前記第4のスイッチ手段はオフ状態とされる一方、前記複数の単位回路のうち選択された単位回路の前記第1スイッチ手段はオフ状態、前記第4のスイッチ手段はオン状態とされる
請求項2に記載の電気光学装置。 - 前記複数の単位回路の各々において、
前記容量素子の前記一方の電極は前記駆動トランジスタのゲートと接続され、
前記容量素子の他方の電極と前記データ線との導通および非導通を切り替える第5のスイッチ手段と、
前記容量素子の前記他方の電極と前記駆動トランジスタの一方の端子との導通および非導通を切り替える第6のスイッチ手段と、
第2の定電位線と前記駆動トランジスタの前記一方の端子との間に介挿されて前記第2の定電位線からの電流を前記駆動トランジスタに供給するか否かを切り替える第7のスイッチ手段と、を有し、
前記各単位回路の選択前における第1期間においては、前記第1のスイッチ手段はオン状態、前記第5のスイッチ手段はオフ状態、前記第6のスイッチ手段はオン状態、前記第7のスイッチ手段はオン状態とされ、
前記各単位回路の選択前の期間であって前記第1期間経過後の第2期間においては、前記第1のスイッチ手段はオン状態に維持され、前記第5のスイッチ手段はオフ状態に維持され、前記第6のスイッチ手段はオン状態に維持され、前記第7のスイッチ手段はオフ状態とされ、
前記複数の単位回路のうち選択された単位回路の前記第1スイッチ手段はオフ状態、前記第5のスイッチ手段はオン状態、前記第6のスイッチ手段はオフ状態、前記第7のスイッチ手段はオン状態とされる
請求項2に記載の電気光学装置。 - 前記電位供給線の延在方向は、前記データ線の延在方向と平行である
請求項1から請求項5の何れかに記載の電気光学装置。 - 請求項1から請求項6の何れかに記載の電気光学装置を具備した電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064420A JP2009222779A (ja) | 2008-03-13 | 2008-03-13 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064420A JP2009222779A (ja) | 2008-03-13 | 2008-03-13 | 電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009222779A true JP2009222779A (ja) | 2009-10-01 |
Family
ID=41239673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008064420A Pending JP2009222779A (ja) | 2008-03-13 | 2008-03-13 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009222779A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130120402A (ko) * | 2012-04-25 | 2013-11-04 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
WO2015032148A1 (zh) * | 2013-09-06 | 2015-03-12 | 京东方科技集团股份有限公司 | 像素电路及显示器 |
WO2015032147A1 (zh) * | 2013-09-06 | 2015-03-12 | 京东方科技集团股份有限公司 | 像素电路及显示器 |
WO2019186865A1 (ja) * | 2018-03-29 | 2019-10-03 | シャープ株式会社 | 表示装置およびその駆動方法 |
US10614755B2 (en) | 2016-04-26 | 2020-04-07 | Joled Inc. | Active matrix display device for reducing unbalanced voltage drop |
-
2008
- 2008-03-13 JP JP2008064420A patent/JP2009222779A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130120402A (ko) * | 2012-04-25 | 2013-11-04 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
KR102039479B1 (ko) | 2012-04-25 | 2019-11-01 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
WO2015032148A1 (zh) * | 2013-09-06 | 2015-03-12 | 京东方科技集团股份有限公司 | 像素电路及显示器 |
WO2015032147A1 (zh) * | 2013-09-06 | 2015-03-12 | 京东方科技集团股份有限公司 | 像素电路及显示器 |
US9349321B2 (en) | 2013-09-06 | 2016-05-24 | Boe Technology Group Co., Ltd. | Pixel circuit and display |
US9443472B2 (en) | 2013-09-06 | 2016-09-13 | Boe Technology Group Co., Ltd. | Pixel circuit and display |
US10614755B2 (en) | 2016-04-26 | 2020-04-07 | Joled Inc. | Active matrix display device for reducing unbalanced voltage drop |
WO2019186865A1 (ja) * | 2018-03-29 | 2019-10-03 | シャープ株式会社 | 表示装置およびその駆動方法 |
CN111902858A (zh) * | 2018-03-29 | 2020-11-06 | 夏普株式会社 | 显示装置及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4259592B2 (ja) | 電気光学装置および電子機器 | |
KR100724003B1 (ko) | 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기 | |
JP4655800B2 (ja) | 電気光学装置および電子機器 | |
JP5360684B2 (ja) | 発光装置、電子機器および画素回路の駆動方法 | |
US7868854B2 (en) | Electro-optical device and electronic apparatus | |
JP5720100B2 (ja) | 発光装置、画素回路の駆動方法および電子機器 | |
JP4293227B2 (ja) | 電子回路、電子装置、その駆動方法、電気光学装置および電子機器 | |
JP2011039269A (ja) | 発光装置、電子機器および発光装置の駆動方法 | |
JP5392963B2 (ja) | 電気光学装置及び電子機器 | |
JP5011682B2 (ja) | 電子装置および電子機器 | |
JP2010286541A (ja) | 発光装置、電子機器、および発光装置の駆動方法 | |
JP2007025192A (ja) | 電子装置、その駆動方法、電気光学装置および電子機器 | |
JP2009222779A (ja) | 電気光学装置および電子機器 | |
JP5299126B2 (ja) | 発光装置および電子機器、並びに画素回路の駆動方法。 | |
JP2006349794A (ja) | 電子回路、その駆動方法、電気光学装置および電子機器 | |
JP2010281867A (ja) | 電気光学装置,電子機器および電気光学装置の駆動方法 | |
JP5481805B2 (ja) | 電気光学装置および電子機器 | |
JP4826158B2 (ja) | 電気光学装置 | |
JP2007187779A (ja) | 電子回路、電子装置、その駆動方法および電子機器 | |
JP2012123399A (ja) | 電子回路の駆動方法 | |
JP2009157148A (ja) | 発光装置の駆動方法および駆動方法、電子機器 | |
JP5103737B2 (ja) | 電子回路、電子装置および電子機器 | |
JP5251420B2 (ja) | 発光装置および電子機器、発光装置の駆動方法 | |
JP2012113195A (ja) | 電気光学装置および電子機器 | |
JP2007225652A (ja) | 電気光学装置、その駆動方法、および電子機器 |