JP2009217899A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009217899A JP2009217899A JP2008061190A JP2008061190A JP2009217899A JP 2009217899 A JP2009217899 A JP 2009217899A JP 2008061190 A JP2008061190 A JP 2008061190A JP 2008061190 A JP2008061190 A JP 2008061190A JP 2009217899 A JP2009217899 A JP 2009217899A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- potential
- refresh operation
- gate electrode
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dram (AREA)
Abstract
【課題】リフレッシュビジーレイトが小さく、消費電力の小さい半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、ソース層と、ドレイン層と、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、ゲート絶縁膜を介してボディ領域上に設けられたゲート電極と、ゲート電極と接続されたワード線と、ワード線ドライバと、第1のビット線および第2のビット線に接続されメモリセルの論理データを検出するセンスアンプとを備え、リフレッシュ動作は、ボディへ第1の電流を流す第1のリフレッシュ動作と、ボディからゲート電極へ第2の電流を流す第2のリフレッシュ動作とを含み、第1のビット線に接続されたメモリセルに対して第1のリフレッシュ動作を実行している期間に、センスアンプまたはドライバは第2のビット線に接続されたメモリセルに対する第1のリフレッシュ動作を実行する。
【選択図】図6
【解決手段】半導体記憶装置は、ソース層と、ドレイン層と、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、ゲート絶縁膜を介してボディ領域上に設けられたゲート電極と、ゲート電極と接続されたワード線と、ワード線ドライバと、第1のビット線および第2のビット線に接続されメモリセルの論理データを検出するセンスアンプとを備え、リフレッシュ動作は、ボディへ第1の電流を流す第1のリフレッシュ動作と、ボディからゲート電極へ第2の電流を流す第2のリフレッシュ動作とを含み、第1のビット線に接続されたメモリセルに対して第1のリフレッシュ動作を実行している期間に、センスアンプまたはドライバは第2のビット線に接続されたメモリセルに対する第1のリフレッシュ動作を実行する。
【選択図】図6
Description
本発明は、半導体記憶装置および半導体記憶装置の駆動方法に係わり、例えば、例えば、電界効果トランジスタのフローティングボディに多数キャリアを蓄積することで情報を記憶するFBC(Floating Body Cell)メモリに関する。
近年、1T(Transistor)−1C(Capacitor)型のDRAMに代わるメモリと期待されている半導体記憶装置として、FBCメモリ装置がある。FBCメモリ装置は、SOI(Silicon On Insulator)基板上にフローティングボディ(以下、ボディともいう)を備えたFET(Field Effect Transistor)で構成され、このボディに蓄積されている多数キャリアの数の多少によってデータ“1”またはデータ“0”を記憶する。例えば、N型FETからなるFBCにおいて、ボディに蓄積されているホール数が多い状態をデータ“1”とし、それが少ない状態をデータ“0”とする。データ“0”を格納するメモリセルを“0”セルと呼び、データ“1”を格納するメモリセルを“1”セルと呼ぶ。
FBCは、従来型のDRAMよりも小型化に優れている。しかし、電荷を蓄えるボディの静電容量は、従来型のDRAMのキャパシタの静電容量よりも小さい。このため、FBCのボディからのリーク電流は、DRAMのキャパシタからのリーク電流よりも小さいにもかかわらず、データ保持時間に関してFBCはDRAMのそれよりも短い。従って、リフレッシュ動作を頻繁に実行しなければならない。その結果、通常の読出し/書込みが禁止される時間の割合(リフレッシュビジーレイト)が大きくなり、さらに、データを保持するために必要な電流が従来型のDRAMに比べて大きくなるという問題が生じる。特に、携帯機器では、消費電流が大きいことは重大な問題となる。
また、リフレッシュ動作において全ビット線および/または全ワード線を同時に駆動させると、全ビット線および/または全ワード線を充放電するために大きな電流が一時的に必要となる。
Takashi Ohsawa et al., "An 18.5ns 128Mb SOI DRAM with a Floating Body Cell", ISSCC2005 Digest of Technical papers, pp. 458-459
Takashi Ohsawa et al., "An 18.5ns 128Mb SOI DRAM with a Floating Body Cell", ISSCC2005 Digest of Technical papers, pp. 458-459
リフレッシュビジーレイトが小さく、消費電力の小さい半導体記憶装置を提供する。
本発明に係る実施形態に従った半導体記憶装置は、半導体層と、前記半導体層内に設けられたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間の前記半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、前記ボディ領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボディ領域上に設けられた第1のゲート電極と、前記第1のゲート電極として機能し、あるいは、前記第1のゲート電極と接続されたワード線と、前記ワード線を駆動するドライバと、前記ビット線のうち第1のビット線および第2のビット線に接続され、前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データを検出するセンスアンプとを備え、
前記メモリセルの論理データの劣化を回復させるリフレッシュ動作は、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流す第1のリフレッシュ動作と、前記ボディ領域から前記ドレイン層、前記ソース層または前記第1のゲート電極へ第2の電流を流す第2のリフレッシュ動作とを含み、
前記第1のビット線に接続された前記メモリセルに対して前記第1のリフレッシュ動作を実行している期間に、前記センスアンプまたは前記ドライバは、前記第2のビット線に接続された前記メモリセルに対する前記第2のリフレッシュ動作を実行することを特徴とする。
前記メモリセルの論理データの劣化を回復させるリフレッシュ動作は、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流す第1のリフレッシュ動作と、前記ボディ領域から前記ドレイン層、前記ソース層または前記第1のゲート電極へ第2の電流を流す第2のリフレッシュ動作とを含み、
前記第1のビット線に接続された前記メモリセルに対して前記第1のリフレッシュ動作を実行している期間に、前記センスアンプまたは前記ドライバは、前記第2のビット線に接続された前記メモリセルに対する前記第2のリフレッシュ動作を実行することを特徴とする。
本発明に係る実施形態に従った半導体記憶装置は、二次元配置された複数の前記メモリセルを含む第1および第2のメモリセルアレイが前記第1のビット線および前記第2のビット線のそれぞれに対応して設けられており、
当該半導体記憶装置は、前記第1のメモリセルアレイに対応して設けられた複数の前記ワード線に対して共通に設けられた第1の共通ドライバ線と、前記第2のメモリセルアレイに対応して設けられた複数の前記ワード線に対して共通に設けられた第2の共通ドライバ線と、前記第1の共通ドライバ線と前記第2の共通ドライバ線との間を電気的に接続可能なWL短絡トランジスタとをさらに備え、
前記第1のリフレッシュ動作と前記第2のリフレッシュ動作との間の遷移期間、あるいは、前記第2のリフレッシュ動作または前記第1のリフレッシュ動作後に、前記WL短絡トランジスタを導通状態にすることを特徴とする。
当該半導体記憶装置は、前記第1のメモリセルアレイに対応して設けられた複数の前記ワード線に対して共通に設けられた第1の共通ドライバ線と、前記第2のメモリセルアレイに対応して設けられた複数の前記ワード線に対して共通に設けられた第2の共通ドライバ線と、前記第1の共通ドライバ線と前記第2の共通ドライバ線との間を電気的に接続可能なWL短絡トランジスタとをさらに備え、
前記第1のリフレッシュ動作と前記第2のリフレッシュ動作との間の遷移期間、あるいは、前記第2のリフレッシュ動作または前記第1のリフレッシュ動作後に、前記WL短絡トランジスタを導通状態にすることを特徴とする。
本発明に係る実施形態に従った半導体記憶装置は、半導体層と、前記半導体層内に設けられたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間の前記半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、前記ボディ領域から絶縁され、前記ボディ領域に面するように設けられた第1のゲート電極と、前記第1のゲート電極および前記ボディ領域から絶縁され、前記ボディ領域に面するように設けられた第2のゲート電極と、前記第1のゲート電極と前記第2のゲート電極との間を電気的に接続可能なWL短絡トランジスタと、前記第1のゲート電極を駆動する第1のドライバと、前記第2のゲート電極を駆動する第2のドライバと、前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルから論理データを読み出し、あるいは、論理データを書き込むセンスアンプであって、前記ビット線のうち第1のビット線および第2のビット線に接続されたセンスアンプとを備え、
前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データの劣化を回復させるリフレッシュ動作を実行する際に、前記ソース層の電位を基準として互いに逆極性の電圧を前記第1のゲート電極および前記第2のゲート電極に印加することによって、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流し、かつ、前記ボディ領域から前記第2のゲート電極へ第2の電流を流し、
前記リフレッシュ動作後、前記第1および前記第2のゲート電極の電位をデータ保持状態の電位へ戻すときに、前記WL短絡トランジスタを導通状態にすることを特徴とする。
前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データの劣化を回復させるリフレッシュ動作を実行する際に、前記ソース層の電位を基準として互いに逆極性の電圧を前記第1のゲート電極および前記第2のゲート電極に印加することによって、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流し、かつ、前記ボディ領域から前記第2のゲート電極へ第2の電流を流し、
前記リフレッシュ動作後、前記第1および前記第2のゲート電極の電位をデータ保持状態の電位へ戻すときに、前記WL短絡トランジスタを導通状態にすることを特徴とする。
本発明に係る実施形態に従った半導体記憶装置は、半導体層と、前記半導体層内に設けられたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間の前記半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、前記ボディ領域から絶縁され、前記ボディ領域に面するように設けられた第1のゲート電極と、前記第1のゲート電極および前記ボディ領域から絶縁され、前記ボディ領域に面するように設けられた第2のゲート電極と、前記第1のゲート電極を駆動する第1のドライバと、前記第2のゲート電極を駆動する第2のドライバと、前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルから論理データを読み出し、あるいは、論理データを書き込むセンスアンプであって、前記ビット線のうち第1のビット線および第2のビット線に接続されたセンスアンプとを備え、
二次元配置された複数の前記メモリセルを含む第1および第2のメモリセルアレイが前記第1のビット線および前記第2のビット線のそれぞれに対応して設けられており、
当該半導体記憶装置は、前記第1のメモリセルアレイに対応して設けられた複数のワード線に対して共通に設けられた第1の共通ドライバ線と、前記第2のメモリセルアレイに対応して設けられた複数のワード線に対して共通に設けられた第2の共通ドライバ線と、前記第1の共通ドライバ線と前記第2の共通ドライバ線との間を電気的に接続可能なWL短絡トランジスタとをさらに備え、
前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データの劣化を回復させるリフレッシュ動作を実行する際に、前記ソース層の電位を基準として互いに逆極性の電圧を前記第1のゲート電極および前記第2のゲート電極に印加することによって、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流し、かつ、前記ボディ領域から前記第2のゲート電極へ第2の電流を流し、
前記リフレッシュ動作後、前記第1および前記第2のゲート電極の電位をデータ保持状態の電位へ戻すときに、前記WL短絡トランジスタを導通状態にすることを特徴とする。
二次元配置された複数の前記メモリセルを含む第1および第2のメモリセルアレイが前記第1のビット線および前記第2のビット線のそれぞれに対応して設けられており、
当該半導体記憶装置は、前記第1のメモリセルアレイに対応して設けられた複数のワード線に対して共通に設けられた第1の共通ドライバ線と、前記第2のメモリセルアレイに対応して設けられた複数のワード線に対して共通に設けられた第2の共通ドライバ線と、前記第1の共通ドライバ線と前記第2の共通ドライバ線との間を電気的に接続可能なWL短絡トランジスタとをさらに備え、
前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データの劣化を回復させるリフレッシュ動作を実行する際に、前記ソース層の電位を基準として互いに逆極性の電圧を前記第1のゲート電極および前記第2のゲート電極に印加することによって、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流し、かつ、前記ボディ領域から前記第2のゲート電極へ第2の電流を流し、
前記リフレッシュ動作後、前記第1および前記第2のゲート電極の電位をデータ保持状態の電位へ戻すときに、前記WL短絡トランジスタを導通状態にすることを特徴とする。
本発明による半導体記憶装置は、リフレッシュビジーレイトを小さく、かつ、消費電力を小さくすることができる。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1の実施形態)
図1は、本発明に係る第1の実施形態に従ったFBCメモリ装置の構成の一例を示す図である。FBCメモリ装置は、メモリセルMCと、ワード線WLL1〜WLLn、WLR1〜WLRn(以下、WLともいう)と、ビット線BLL1〜BLLm、BLR1〜BLRm(以下、BLともいう)と、センスアンプS/Aと、ロウデコーダRDと、WLドライバWLDと、カラムデコーダCDと、CSLドライバCSLDとを備えている。
図1は、本発明に係る第1の実施形態に従ったFBCメモリ装置の構成の一例を示す図である。FBCメモリ装置は、メモリセルMCと、ワード線WLL1〜WLLn、WLR1〜WLRn(以下、WLともいう)と、ビット線BLL1〜BLLm、BLR1〜BLRm(以下、BLともいう)と、センスアンプS/Aと、ロウデコーダRDと、WLドライバWLDと、カラムデコーダCDと、CSLドライバCSLDとを備えている。
メモリセルMCは、マトリクス状に二次元配列され、メモリセルアレイMCAL、MCAR(以下、MCAともいう)を構成している。ワード線WLは、ロウ(row)方向に延伸し、メモリセルMCのゲート(第1のゲート電極)としての機能を兼ね備える。ワード線WLは、センスアンプS/Aの左右にn本ずつ設けられている。ビット線BLは、カラム方向に延伸し、メモリセルMCのソースまたはドレインに接続されている。ビット線BLは、センスアンプS/Aの左右にm本ずつ設けられている。ワード線WLとビット線BLとは、互いに直交しており、その各交点にメモリセルMCが設けられている。これは、クロスポイント型セルと呼ばれている。尚、ロウ方向およびカラム方向は便宜上の呼称であり、ロウ方向とカラム方向との呼称は互いに入れ替えても差し支えない。
データの読出し/書込み動作において、センスアンプS/Aの両側に接続されたビット線対BLL、BLRのうち一方がメモリセルMCのデータを伝達し、他方が基準電流Irefを流す。基準電流Irefは、“0”セルに流れる電流と“1”セルに流れる電流とのほぼ中間の電流である。基準電流Irefを生成するために、ダミーセル、ダミーワード線、平均化回路、および、ダミーセル書込み回路などが必要となるが、ここでは省略されている。センスアンプS/Aは一方のビット線BLを介して電流をメモリセルMCへ流す。これにより、メモリセルMCのデータに応じた電流がセンスアンプS/A内のセンスノードを流れる。センスノードを流れる電流が基準電流Irefよりも高いか、低いかによって、センスアンプS/Aはデータの論理値“1”または“0”を識別する。このように1メモリセルに1ビットを格納する方式を1セル/ビット(シングルセル)方式と呼ぶ。
代替的に、データの読出し/書込み動作において、センスアンプS/Aの両側に接続されたビット線対BLL、BLRのうち一方のデータを他方のデータの基準データとし、他方のデータを一方のデータの基準データとしてもよい。この場合、ビット線対BLLおよびBLRに接続された2つの選択メモリセルは、互いに相補データ(データ“1”とデータ“0”)を格納していなければならない。即ち、2つのメモリセルが1ビットを格納するので、この方式は、2セル/ビット(ツインセル)方式と呼ばれる。本実施形態は、シングルセルおよびツインセルの両方式に適用することができる。また、本実施形態は、その他の方式にも適用できる。
ロウデコーダRDは、複数のワード線WLのうち特定のワード線を選択するためにロウアドレスをデコードする。WLドライバWLDは、選択ワード線に電圧を印加することによって、この選択ワード線を活性化させる。
カラムデコーダCDは、複数のカラムのうち特定のカラムを選択するためにカラムアドレスをデコードする。CSLドライバCSLDは、選択されたカラム選択線CSLへ電位を印加することによって、DQバッファ(図示せず)へセンスアンプS/Aからデータを読み出す。電圧の極性とは、接地電位やソース電位を基準とした場合、その基準電位から正方向の電圧または負方向の電圧を示す。データの極性とは、相補的なデータ “1”またはデータ“0”を示す。
図2は、メモリセルMCの構造の一例を示す断面図である。メモリセルMCは、支持基板10、BOX層20およびSOI層30を含むSOI基板上に設けられている。SOI層30内に、ソース60およびドレイン40が設けられている。フローティングボディ50は、ソース60とドレイン40との間のSOI層30に形成される。ボディ50は、ソース60およびドレイン40とは逆導電型の半導体である。本実施形態では、メモリセルMCはN型FETである。ボディ50は、ソース60、ドレイン40、BOX層20、ゲート絶縁膜70およびSTI(Shallow Trench Isolation)(図示せず)によって、その一部または全部が囲まれることによって電気的に浮遊状態である。FBCメモリは、ボディ50内の多数キャリアの数によって論理データ(バイナリデータ)を記憶することができる。
ゲート絶縁膜70は、ボディ50の上面に設けられている。ワード線(ゲート電極)WLは、ゲート絶縁膜70を介してボディ50の上面に設けられている。
メモリセルMCにデータを書き込む方法の一例を以下に説明する。データ“1”をメモリセルMCに書き込むためには、メモリセルMCを飽和状態で動作させる。例えば、ワード線WLを1.5Vにバイアスし、ビット線BLを2.2Vにバイアスする。ソースはグランドGND(0V)である。これにより、ドレイン近傍においてインパクトイオン化が生じ、電子−ホール対が大量に発生する。インパクトイオン化により生じた電子は、ドレインに流れ、ホールはポテンシャルの低いボディに蓄えられる。インパクトイオン化でホールが発生するときに流れる電流と、ボディ−ソース間のpn接合におけるフォワード電流が釣り合ったときに、ボディ電圧は平衡状態に達する。このボディ電圧は、例えば、約0.7Vである。
データ“0”を書き込むときには、ビット線BLを負の電圧に低下させる。例えば、ワード線WLを1.5Vにバイアスし、ビット線BLの電位を−1.5Vに低下させる。この動作により、ボディ50−ドレイン40間のpn接合が大きく順方向にバイアスされる。ボディ50に蓄積されていたホールはドレイン40へ排出され、データ“0”がメモリセルMCに記憶される。
データ保持状態では、ワード線WLの電位は、深い負電位であり、例えば、−2.0Vに設定される。ビット線BLの電位は、ソース電位と同様に接地電位に固定される。これにより、ボディ電位がソース電位およびドレイン電位よりも低くなるので、“1”セルがホールを保持することができる。
メモリセルMCからデータを読み出す方法の一例を以下に説明する。データの読出し動作では、ワード線WLは、“0”セルおよび“1”セルがオンするように活性化する。ビット線BLは、データ“1”の書込み時と比べて低く設定する。例えば、ワード線WLを1.0Vとし、ビット線BLを0.2Vにする。これによりメモリセルMCを線形領域で動作させる。“0”セルと“1”セルとは、ボディ50に蓄積されたホール数の違いにより、メモリセルMCの閾値電圧において相違する。センスアンプS/Aは、この閾値電圧の相違によって生じるソース−ドレイン間に流れる電流差を検知することによって、データ“1”とデータ“0”とを識別する。
リフレッシュ動作について説明する。リフレッシュ動作とは、“1”セルおよび“0”セルの劣化したデータを回復させる動作である。より詳細には、リフレッシュ動作は、“1”セルにホールを補充し、尚且つ、“0”セルからホールを引き抜く動作である。リフレッシュ動作により、データ“1”とデータ“0”との信号差がデータ書込み時のそれとほぼ同等に回復される。
本実施形態によるリフレッシュでは、センスアンプはメモリセルMCのデータを読み出さない。本実施形態によるリフレッシュでは、データ読出しを行うことなく、“0”セルおよび“1”セルの両方に対して適切な同一ワード線電位VWLおよび適切な同一ビット線電位VBLを印加することによって、“0”セルおよび“1”セルのボディ電位差を利用して“0”セルおよび“1”セルの両方を同時に自律的にリフレッシュする。このようなリフレッシュを“自律リフレッシュ(autonomous refresh)”という。
図3(A)から図3(C)は、第1の実施形態による自律リフレッシュを示す概念図である。図3(A)は、インパクトイオン化を利用したデータ“1”のリフレッシュ動作を示す。図3(B)は、チャージポンピング現象および/またはチャネルからの電子供給を利用したデータ“0”のリフレッシュ動作を示す。図3(C)は、ゲートダイレクトトンネル電流(以下、GDT電流ともいう)を利用したデータ“0”のリフレッシュ動作を示す。図3(A)のデータ“1”のリフレッシュ動作は、図3(B)または図3(C)のいずれのデータ“0”のリフレッシュ動作と組み合わせてもよい。
図3(A)に示すデータ“1”の書込み(インパクトイオン化)は、“1”セルのみにおいて生じ、“0”セルにおいては生じないようにワード線電位VWLを制御する。すなわち、データ“1”の書込み時のワード線電位VWLは、“1”セルの閾値電圧Vth1以上かつ“0”セルの閾値電圧Vth0以下に設定する。一方、図3(B)および図3(C)に示すデータ“0”の書込みは、“0”セルのみに選択的に実行することができないため、“0”セルおよび“1”セルの両方に実行する。しかし、1度のチャージポンピング現象、チャネルからの電子供給、あるいは、GDT電流によって消滅するホール数は“1”セルに蓄積されるホール数に比べて非常に少ないので、“1”セルに与える影響は小さい。一方、データ保持時に“0”セルに蓄積された少量のホールを消滅させるためには、チャージポンピング現象、チャネルからの電子供給、あるいは、GDT電流は有効な手段である。
チャージポンピング現象は、シリコン基板とゲート絶縁膜の界面に存在する界面準位(surface state)にトラップされた電子とボディ内の正孔とが再結合する結果、正孔がボディから引き抜かれる現象である。従って、ボディ−ゲート絶縁膜間の界面準位の密度が重要である。上述のように、メモリセルMCの微細化によって界面準位を有しないメモリセルMCが多い場合、チャネルからの電子供給のみが“0”セルのリフレッシュ動作に寄与すると考えられる。尚、メモリセルのチャネル面積が約0.01μm2である場合、チャンネル界面に存在する欠陥の個数は、数個程度である。つまり、ワード線WLを立ち上げ、立ち下げたときに、数個のホールが消滅する。
チャネルからの電子供給は、ボディ50の表面近傍に形成された反転層(チャネル)が消滅する際に反転層を形成していた一部の電子がボディ50内のホールと結合して消滅する現象である。界面準位を有しない“0”セルであっても、チャネルからの電子供給によって、リフレッシュすることができる。
GDT電流は、ゲート絶縁膜70をトンネリングする電子がボディ50内のホールと結合して消滅することによって生じる電流である。電子は、ワード線WLを負電位にすることによってゲート絶縁膜70をダイレクトトンネリングする。
図4は、第1の実施形態によるFBCメモリのボディ電位とボディ電流との関係を示すグラフである。ボディ電流は、リフレッシュ動作の1サイクル(1回のリフレッシュ周期)においてボディ50へ流れ込む総電流Iinとボディ50から流出する総電流Ioutとを含む。ボディ50に流れ込む電流量Iinおよびボディ50から流れ出る電流量Ioutは2つの安定な平衡点および1つの不安定な平衡点を含む。2つの安定な平衡点に対応するボディ電位Vb0、Vb1は、1つの不安定な平衡点に対応するボディ電位Vbcの両側に存在する。
ここで、図4の曲線は、ボディ電流がボディ電位Vb0、VbcおよびVb1において平衡(Iin=Iout)であることを示している。ボディ電位VbodyがVb0よりも小さい場合、Iin>Ioutであるので、ボディ電位Vbodyは上昇し、Vb0に接近する。ボディ電位VbodyがVb0とVbcとの間に存在する場合、Iin<Ioutであるので、ボディ電位Vbodyは低下し、Vb0に接近する。ボディ電位VbodyがVbcとVb1との間に存在する場合、Iin>Ioutであるので、ボディ電位Vbodyは上昇し、Vb1に接近する。ボディ電位VbodyがVb1よりも大きい場合、Iin<Ioutであるので、ボディ電位Vbodyは低下し、Vb1に接近する。このように、ボディ電位VbodyがVb0またはVb1のいずれか一方に収束するように、ボディ電流は、ボディ50内のホール数を自律的に調節する。従って、Vb0およびVb1は、ボディ電位の安定な平衡点と呼ぶ。
一方、一旦、ボディ電位VbodyがVbcからずれると、ボディ電位Vbodyは、Vb0またはVb1へと移動してしまう。従って、Vbcは不安定な平衡点である。
例えば、“0”セルのボディ電位をVb0とし、“1”セルのボディ電位をVb1とする。この場合、“0”セルおよび“1”セルが不安定な平衡点Vbcを超えるような大きな劣化を受けていなければ、“0”セルおよび“1”セルのボディ電位がそれぞれVb0およびVb1からずれたとしても、ボディ電流を流すだけで、“0”セルおよび“1”セルのボディ電位をそれぞれVb0およびVb1に戻すことができる。即ち、“0”セルおよび“1”セルのデータが劣化した場合、チャージポンピング電流、チャネルからの電子供給に基づく電流、GDT電流およびインパクトイオン化電流を流すことによって、“0”セルおよび“1”セルの両方を一括して自律リフレッシュすることができる。このとき、ワード線WL、ビット線BLおよびソースの各電圧は、各メモリセルMCに対して同一の条件に設定され得る。即ち、本実施形態による自律リフレッシュは、全ロウにおいてワード線WLの電圧をほぼ等しくし、かつ、全カラムにおいてビット線BLの電圧をほぼ等しくした状態のもとで、“0”セルおよび“1”セルの両方を自律的にリフレッシュすることができる。これにより、センスアンプにデータを読み出す必要が無くなり、同一のビット線BLに接続された複数のメモリセルを一括(1回のアクセス)でリフレッシュすることができる。
メモリセルアレイ内の全メモリセルMCを一括で自律リフレッシュした場合、ビット線の充放電電流は、従来のノーマルリフレッシュに比較して、1/Nwl(Nwlはメモリセルアレイ中のワード線WLの本数)になる。同様に、自律リフレッシュのリフレッシュビジー率も従来のノーマルリフレッシュのそれと比べて大幅に低減する。尚、ノーマルリフレッシュとは、メモリセルMCからデータを一旦読出し、このデータをセンスアンプS/Aにラッチし、このデータと同一論理データを同じメモリセルへ書き戻すリフレッシュ方式である。
図5は、第1の実施形態によるセンスアンプS/Aの一例を示す回路図である。図5には、2つのセンスアンプS/Aが示されているが、両者は同じ構成を有するので、一方のセンスアンプS/Aの構成のみを説明する。尚、信号b**は信号**の反転信号を意味する。
センスアンプS/Aは、左右に設けられた1本ずつのビット線BLLiおよびBLRiに接続されており、各ビット線対BLLi(以下、BLLともいう)およびBLRi(以下、BLRともいう)に対応して設けられている。このように本実施形態では、オープンビット線構成を採用している。よって、データ読出し時には、ビット線対BLLおよびビット線対BLRのうち一方がデータを伝達し、他方が基準データを伝達する。あるいは、データ読出し時に、ビット線対BLLおよびビット線対BLRは、互いに逆論理のデータを伝達し、一方のデータが他方のデータを基準データとして検出され、他方のデータが一方のデータを基準データとして検出される。
センスアンプS/Aは、一対のセンスノードSNL、SNRを含む。センスノードSNLは、トランスファゲートTGLを介してビット線BLLに接続され、センスノードSNRは、トランスファゲートTGRを介してビット線BLRに接続されている。トランスファゲートTGLおよびTGRは、信号ΦTL、ΦTRによってオン/オフ制御される。
電流負荷回路およびラッチ回路(以下、単にラッチ回路という)LCは、センスノードSNL、SNRおよびトランスファゲートTGL、TGRを介してビット線BLL、BLRに接続されている。ラッチ回路LCは、メモリセルMCに記憶されたデータをセンスノードSNL、SNRにラッチするように構成されている。より詳細には、データをメモリセルMCからセンスアンプS/Aへ読み出すとき、センスノードSNLとSNRとの間に電位差(信号差)が発展する期間(初期センス期間)において、トランスファゲートTGL、TGRはオン状態である。センスノードSNLとSNRとの間の信号差が充分に発展した時点でトランスファゲートTGL、TGRをオフ状態にする。その後、センスアンプS/Aは、センスノードSNLとSNRとの間の信号差を増幅し、ラッチ回路LCが、増幅された信号差をセンスノードSNL、SNRにラッチする。メモリ外部へデータを読み出す場合、ラッチされたデータは、DQバッファを介してメモリ装置の外部へ読み出される。データをメモリセルMCへ書き戻す場合、ラッチされたデータは、センスノードおよびビット線を介してセンスアンプS/AからメモリセルMCへ書き戻される。
P型トランジスタTrefLは、電源VBLREFとビット線BLLとの間に接続されている。トランジスタTrefLのゲートは、信号線bREFLに接続されている。P型トランジスタTrefRは、電源VBLREFとビット線BLRとの間に接続されている。トランジスタTrefRのゲートは、信号線bREFRに接続されている。電源VBLREFは、トランジスタTrefLまたはTrefRを介して基準電圧をビット線BLLまたはBLRへ印加する電源線である。センスアンプS/Aがビット線BLLに接続されたメモリセルMCのデータを検出する場合には、信号線bREFRは活性状態(ロウレベル)となり、信号bREFLは不活性状態(ハイレベル)となる。センスアンプS/A内の電流負荷回路はカレントミラー回路で構成されており、基準電圧に応じた電流をビット線へ流す。このとき、センスノードSNRを介して電源VBLREFへ基準電流Irefが流れ、センスノードSNLにはメモリセルMCのデータに応じた電流が流れる。センスアンプS/Aは、センスノードSNLに流れる電流とセンスノードSNRに流れる基準電流Irefとの差を検出する。
プリチャージトランジスタTprechは、ビット線BLL、BLRとソース電位VSLとの間に接続されている。トランジスタTprechのゲートは、信号線PRECHに接続されている。センスアンプS/Aが動作する前後において、トランジスタTprechはオン状態となっている。これにより、ビット線BLL、BLRおよびセンスノードSNL、SNRは、ソース電位VSL(接地電位)にプリチャージされている。データ読出しまたはデータ書込み時には、トランジスタTprechはオフ状態となる。
BL短絡トランジスタTshBLがセンスノードSNLとSLRとの間に接続されている。BL短絡トランジスタTshBLは、オンすることによって、センスノード対を介してビット線BLLおよびBLRを電気的に短絡させることができる。BL短絡トランジスタTshBLは信号BLEQLによって制御される。BL短絡トランジスタTshBLは、“1”セルのリフレッシュ動作から“0”セルのリフレッシュ動作へ移行する遷移期間、あるいは、“1”セルのリフレッシュ動作から“0”セルのリフレッシュ動作へ移行する遷移期間において導通状態になる。これによって、一方のビット線対BLL、BLRのうち一方のビット線に蓄積された電荷を、他方のビット線の充電のためにリサイクルすることができる。
図6(A)から図6(C)は、第1の実施形態によるFBCメモリ装置の自律リフレッシュ動作を示すタイミング図である。図6(A)から図6(C)を参照して、ビット線の電荷のリサイクルについて説明する。ソース電位VSLは接地電位(0V)に固定されている。本実施形態では、自律リフレッシュ動作時にビット線の電荷をリサイクルするために、メモリセルアレイMCAL内のメモリセルMCのリフレッシュとメモリセルアレイMCAR内のメモリセルMCのリフレッシュとを時間的にずらして実行する。また、自律リフレッシュでは、センスアンプS/Aによるデータ読出し動作は実行されない。従って、自律リフレッシュ期間において、トランスファゲートTGLおよびTGRはオン状態である。
自律リフレッシュでは、同時に駆動されるワード線の数および同時に駆動されるビット線の数は限定されない。以下の実施形態では、メモリセルアレイMCALの全ワード線WLL1〜WLLnは同じシーケンスで駆動され、メモリセルアレイMCALの全ビット線BLL1〜BLLmは同じシーケンスで駆動される。メモリセルアレイMCARの全ワード線WLR1〜WLRnは同じシーケンスで駆動され、メモリセルアレイMCARの全ビット線BLR1〜BLRmは同じシーケンスで駆動される。
データ保持状態(〜t1)において、メモリセルアレイMCAR内の全ビット線BLR1〜BLRmおよび全ワード線WLR1〜WLRnは、総て低レベル電位VSLに設定されている。メモリセルMCがデータを保持することができるように、ワード線WLR1〜WLRnのデータ保持電位は、VSL以下の負電位に設定されていてもよい。
図6(B)に示すように、t1において、WLドライバWLDがワード線WLRを高レベル電位VWL_ref1に立ち上げる。電位VWL_ref1は、“1”セルの閾値電圧Vth1よりも高く、かつ、“0”セルの閾値電圧Vth0よりも低い電位である。即ち、Vth1<VWL_ref1<Vth0である。これにより、ワード線WLに接続された“1”セルのみがオン状態となり、“0”セルはオフ状態を維持する。
t2においてセンスアンプS/Aがビット線BLRを高レベル電位VBL_ref1に立ち上げる。これにより、メモリセルアレイMCAR内の全“1”セルにおいて、インパクトイオン化が生じ、その結果、メモリセルアレイMCAR内の“1”セルのみがリフレッシュされる(第1のリフレッシュ動作)。このとき、メモリセルアレイMCAR内のビット線BLRiが高レベル電位VBL_ref1に充電されている。
次に、t3〜t6において、“0”セルのリフレッシュのために、図6(B)に示すビット線BLRiの電位を低下させる。図6(A)に示すように、データ保持状態(〜t3)において、メモリセルアレイMCAL内のビット線BLLおよびワード線WLLは、総て電位VSLに設定されている。t3近傍において、図6(A)に示すWLドライバWLDがワード線WLLを高レベル電位VWL_ref1に立ち上げる。
また、図6(C)に示すように、t3〜t4において、信号BLEQLを高レベル電位に活性化する。これにより、各カラムに対応するBL短絡トランジスタTshBLがオン状態となり、各カラムのセンスノードSNLとSNRとが短絡する。トランスファゲートTGLおよびTGRはオン状態であるので、或るカラムのビット線BLLi(i=1〜m)は、それぞれBL短絡トランジスタTshBLを介して該カラムのビット線BLRiに電気的に接続される。その結果、t3〜t5において、ビット線BLRiに蓄積されていた電荷がビット線BLLiへ移動し、ビット線BLRiの電位とビット線BLLiの電位とがほぼ等しくVBLMになる。VBLMは、ビット線BLの高レベル電位と低レベル電位との間のほぼ中間電位である。
t5〜t6において、図6(C)に示す信号BLEQLが不活性化され、BL短絡トランジスタTshBLをオフ状態にする。さらに、図6(A)に示すように、t5〜t6において、センスアンプS/Aが、ビット線BLLをVBLMからVBL_ref1に立ち上げる。このとき、メモリセルアレイMCAL内の“1”セルのみがオン状態となり、“0”セルはオフ状態を維持する。これにより、t6〜t8において、メモリセルアレイMCAL内の“1”セルのみがインパクトイオン化によりリフレッシュされる(第1のリフレッシュ動作)。
一方、図6(B)に示すようにt5〜t6において、ビット線BLRの電位はVSLに戻される。t6において、WLドライバWLDは、ワード線WLRの電位をVWL_ref1よりも高い第3の電位VWL_ref0へ立ち上げる。第3の電位VWL_ref0は、“1”セルおよび“0”セルの閾値電圧よりも高い電圧である。即ち、VWL_ref0>Vth1>Vth0である。これにより、“0”セルおよび“1”セルの両方にチャネルが形成され、その一部の電子がゲート絶縁膜70とボディ50との界面にトラップされる。その後、t7において、WLドライバWLDは、ワード線WLRの電位をVWL_ref0からVSLへ立ち下げる。このとき、ゲート絶縁膜70とボディ50との界面にトラップされた電子がボディ50内のホールと結合して消滅する。即ち、“0”セルおよび“1”セルにおいてチャージポンピング現象が生じる。また、チャネルからの電子供給により、ボディ50内のホールの一部が消滅する。これにより、メモリセルアレイMCAR内の“0”セルリフレッシュが完了する(第2のリフレッシュ動作)。
その後、図6(A)に示すように、t8〜t10において、ビット線BLLの電位はVSLに戻される。t9において、WLドライバWLDは、ワード線WLLの電位をVWL_ref1よりも高いVWL_ref0へさらに立ち上げる。これにより、“0”セルおよび“1”セルの両方にチャネルが形成され、その一部の電子がゲート絶縁膜70とボディ50との界面にトラップされる。その後、t10において、WLドライバWLDは、ワード線WLLの電位をVWL_ref0からVSLへ立ち下げる。このとき、ゲート絶縁膜70とボディ50との界面にトラップされた電子がボディ50内のホールと結合して消滅する。即ち、“0”セルおよび“1”セルにおいてチャージポンピング現象が生じる。また、チャネルからの電子供給により、ボディ50内のホールの一部が消滅する。これにより、メモリセルアレイMCAR内の“0”セルリフレッシュが完了する(第2のリフレッシュ動作)。
以上のように、第1の実施形態による自律リフレッシュは、ドレイン層40またはソース層60からボディ50へ第1の電流としてのインパクトイオン化電流を流し“1”セルをリフレッシュする第1のリフレッシュと、ボディ50からゲート電極G(ワード線WL)へ第2の電流としてのチャージポンピング電流またはチャネルからの電子供給による電流を流し“0”セルをリフレッシュする第2のリフレッシュとを含む。
メモリセルアレイMCAL内の第1のビット線BLLに接続されたメモリセルMCに対して“1”セルリフレッシュを実行する期間(t3〜t6)において、センスアンプS/Aおよび/またはWLドライバWLDは、メモリセルアレイMCAR内の第2のビット線BLRに接続されたメモリセルMCに対して“1”セルリフレッシュを実行する。このように、センスアンプS/Aの左右に設けられたメモリセルアレイMCALおよびMCARのリフレッシュ動作を時間的にずらすことによって、本実施形態は、一時的に多大な電流をメモリセルアレイに流す必要が無く、ピーク電流を少なくすることができる。
メモリセルアレイMCAL内の第1のビット線BLLに接続されたメモリセルMCに対して“1”セルリフレッシュを開始するとき(t3〜t6)に、センスアンプS/Aおよび/またはWLドライバWLDは、メモリセルアレイMCAR内の第2のビット線BLRに接続されたメモリセルMCに対して“1”セルリフレッシュを終了する。これにより、メモリセルアレイMCAL側の“1”セルリフレッシュを開始しかつメモリセルアレイMCAR側の“1”セルリフレッシュを終了する際に、BL短絡トランジスタTshBLを介して、第2のビット線BLRiにチャージされていた電荷を、BLRiと同じカラムにある第1のビット線BLLiに移動させることができる。即ち、ビット線BLRiにチャージされた電荷をビット線BLLiにリサイクルすることが可能となる。これにより、センスアンプS/Aは、各カラムの第1のビット線BLLiの電位をVSLよりも高いVBLMから充電すればよい。その結果、ビット線BLLを充電する際の消費電力が削減される。
本実施形態の自律リフレッシュでは、ビット線BLLおよびBLRの活性化のタイミングはいずれが先であってもよい。
(第2の実施形態)
図7(A)から図7(C)は、本発明に係る第2の実施形態に従ったFBCメモリ装置の自律リフレッシュ動作を示すタイミング図である。第2の実施形態の構成は、第1の実施形態の構成と同様でよい。
図7(A)から図7(C)は、本発明に係る第2の実施形態に従ったFBCメモリ装置の自律リフレッシュ動作を示すタイミング図である。第2の実施形態の構成は、第1の実施形態の構成と同様でよい。
第2の実施形態では、“1”セルリフレッシュおよび“0”セルリフレッシュの順序がメモリセルアレイMCALとMCARとの間で逆になっている。即ち、図7(A)および図7(B)に示すように、メモリセルアレイMCARで“1”セルリフレッシュを実行している期間に、メモリセルアレイMCALでは“0”セルリフレッシュを実行しており、メモリセルアレイMCARで“0”セルリフレッシュを実行している期間に、メモリセルアレイMCALでは“1”セルリフレッシュを実行している。“1”セルおよび“0”セルのリフレッシュ自体は、第1の実施形態による“1”セルおよび“0”セルの自律リフレッシュと同様である。
第2の実施形態では、t3〜t4において信号EQLが活性化され、これによりBL短絡トランジスタTshBLがオンする。その結果、メモリセルアレイMCALにおいて“0”セルリフレッシュから“1”セルリフレッシュへ遷移し、メモリセルアレイMCARにおいて“1”セルリフレッシュから“0”セルリフレッシュへ遷移する期間(t3〜t6)において、或るカラムのビット線BLRiにチャージされていた電荷が同カラムのビット線BLLiへリサイクルされる。
第2の実施形態は、第1の実施形態と同様の効果を得ることができる。しかし、第2の実施形態では、“0”セルリフレッシュと“1”セルリフレッシュとの間において、ワード線WLL、WLRを一旦VSLに立ち下げている。従って、ワード線WLL、WLRを駆動するための消費電流が第1の実施形態のそれよりも大きくなる。
(第3の実施形態)
図8(A)から図8(C)は、本発明に係る第3の実施形態に従ったFBCメモリ装置の自律リフレッシュ動作を示すタイミング図である。第3の実施形態の構成は、第1の実施形態の構成と同様でよい。第3の実施形態では、“0”セルリフレッシュがGDT電流を利用している点で第2の実施形態と異なる。第3の実施形態によるその他の動作(“1”セルリフレッシュを含む)は、第2の実施形態のそれと同様である。
図8(A)から図8(C)は、本発明に係る第3の実施形態に従ったFBCメモリ装置の自律リフレッシュ動作を示すタイミング図である。第3の実施形態の構成は、第1の実施形態の構成と同様でよい。第3の実施形態では、“0”セルリフレッシュがGDT電流を利用している点で第2の実施形態と異なる。第3の実施形態によるその他の動作(“1”セルリフレッシュを含む)は、第2の実施形態のそれと同様である。
“0”セルリフレッシュにおいて、WLドライバWLDは、ワード線WLL、WLRの電位をVSLよりも低い負電位VWLLに立ち下げる。このとき、ビット線BLL、BLRの電位はデータ保持時におけるビット線電位(VSL)に等しい。これにより、図3(C)に示すように、電子がワード線WLL、WLRからゲート絶縁膜70をダイレクトトンネリングしてボディ50へ供給される。これにより、ボディ50内に蓄積されたホールを消滅させることができる。
GDT電流による“0”セルリフレッシュは、図8(A)に示すようにt1〜t2においてメモリセルアレイMCAL内のメモリセルMCに対して実行される。GDT電流による“0”セルリフレッシュは、図8(B)に示すようにt5〜t6においてメモリセルアレイMCAR内のメモリセルMCに対して実行される。
図8(C)に示すように、“0”セルリフレッシュと“1”セルリフレッシュとの間の遷移期間(t3〜t4)において、信号EQLが活性化されている。これにより、或るカラムのビット線BLRiにチャージされていた電荷が同カラムのビット線BLLiへリサイクルされる。
第3の実施形態は、“0”セルリフレッシュの方式において第2の実施形態と異なるものの、第2の実施形態と同様の効果を得ることができる。第3の実施形態によるGDT電流による“0”セルリフレッシュは、第1の実施形態および後述の第4〜第8の実施形態に適用することができる。
(第4の実施形態)
図9は、本発明に係る第4の実施形態に従ったFBCメモリ装置のロウデコーダRDおよびWLドライバWLD(以下、単に、WLドライバWLDという)の構成を示す回路図である。第4の実施形態では、ビット線だけでなく、ワード線に充電された電荷をリサイクルする点で第1〜第3の実施形態と異なる。
図9は、本発明に係る第4の実施形態に従ったFBCメモリ装置のロウデコーダRDおよびWLドライバWLD(以下、単に、WLドライバWLDという)の構成を示す回路図である。第4の実施形態では、ビット線だけでなく、ワード線に充電された電荷をリサイクルする点で第1〜第3の実施形態と異なる。
WLドライバWLDLおよびWLDRは、それぞれメモリセルアレイMCALおよびMCARに対応するWLドライバである。図9に示すWLドライバWLDLは、4本のワード線WLL、4つのインバータInLに対して1つ設けられている。インバータInLは、ワード線WLLごとに設けられている。WLドライバWLDRもまた、4本のワード線WLR、4つのインバータInRに対して1つ設けられている。
メモリ外部からのデータを書き込むとき、あるいは、メモリ外部へデータを読み出すとき、WLドライバWLDLは、ワード線WLを選択的に駆動する。例えば、ロウアドレスXA_L、XB_L、XC_Lが総て論理ハイである場合に、該当するWLドライバWLDLに接続された4本のワード線WLLが選択される。選択された4本のワード線WLLのうち1本のワード線WLLに対応する信号WLDVLjのみが高レベル電位VWL_ref1に活性化される。これにより、ワード線WLLjが選択される。
WLドライバWLDRも同様に動作する。よって、例えば、ロウアドレスXA_R、XB_R、XC_Rが総て論理ハイである場合に、該当するWLドライバWLDRに接続された対応する4本のワード線WLRが選択される。選択された4本のワード線WLRのうち1本のワード線WLRに対応する信号WLDVRjのみが高レベル電位VWL_ref1に活性化される。これにより、ワード線WLRjが選択される。上記4本のうち残りの3本の非選択ワード線に対応する信号WLDVLp(p≠j)、あるいは、WLDVRq(q≠j)の電位は、データ保持時のワード線電位(VSL以下)のままである。
ロウアドレスXA_L、XB_L、XC_Lのいずれかが論理ロウである場合に、インバータInLおよびInRは、低レベル電位VWLLを対応するワード線に接続する。これにより、非選択ワード線は、総て低レベル電位VWLLに維持される。
インバータInRおよびInLの一方の電源入力は高レベル電位源WLDVに接続されており、その他方の電源入力はリサイクルトランジスタTrecを介して低レベル電位源VWLLに接続されている。リサイクルトランジスタTrecは、インバータInLおよびInRの低電源入力部と低レベル電位源VWLLとの間に接続されている。リサイクルトランジスタTrecは、信号bAUTOによってオン/オフ制御される。リサイクルトランジスタTrecは、ワード線の電荷をリサイクルする際にオフ状態となるトランジスタである。
リサイクルトランジスタTrecは、ワード線ごとに対応して設けられていてもよい。リサイクルトランジスタTrecは、WLドライバWLDごとに対応して設けられていてもよい。さらに、リサイクルトランジスタTrecは、メモリセルアレイごとに対応して設けられていてもよい。これらのリサイクルトランジスタTrecの構成については、FBCメモリ装置のレイアウトを考慮して最適な構成を選択することができる。
共通ドライバ線CLLはメモリセルアレイMCAL内の全ワード線WLLに対して共通であり、共通ドライバ線CLRはメモリセルアレイMCAR内の全ワード線WLRに対して共通である。メモリセルアレイMCAL内のワード線WLLは、トランジスタTWLDVを介して共通ドライバ線CLLに接続されている。メモリセルアレイMCAR内のワード線WLRは、トランジスタTWLDVを介して共通ドライバ線CLRに接続されている。共通ドライバ線CLLおよびCLRは、プリチャージトランジスタTPRECHを介して電源VWLMに接続されている。電源VWLMは、ワード線WLの高レベル電位と低レベル電位との間のほぼ中間電位である。第4の実施形態では、電源VWLMは、VSL近傍である。プリチャージ時にトランジスタTPRECHがオンすることによって、ワード線WLL、WLRは、電位VWLMにプリチャージされる。
WL短絡トランジスタTshWLが共通ドライバ線CLLとCLRとの間に接続されている。WL短絡トランジスタTshWLは、CMOS(Complimentary MOS)で構成されている。WL短絡トランジスタTshWLは、共通ドライバ線CLLとCLRとを導通状態にする。これにより、リフレッシュ時にメモリセルアレイMCAL内のワード線WLLに充電された電荷を、メモリセルアレイMCAR内のワード線WLRへリサイクルする。あるいは、その逆にワード線WLRに充電された電荷をワード線WLLへリサイクルする。
図10および図11は、第4の実施形態によるFBCメモリ装置の自律リフレッシュ動作を示すタイミング図である。図9〜図10を参照して、第4の実施形態によるFBCメモリ装置の自律リフレッシュ動作および電荷リサイクル動作を説明する。尚、このリフレッシュ動作において、信号WLDVは常時論理ハイである。つまり、図9に示すトランジスタTWLDVはオフ状態である。
t1〜t2において、メモリセルアレイMCALに対して“0”セルリフレッシュを行い、メモリセルアレイMCARに対して“1”セルリフレッシュを行う。メモリセルアレイMCALの“0”セルをリフレッシュする際には、信号bPRECH_Lを論理ロウに活性化したまま、ロウアドレス(XA_L、XB_L、XC_L)を論理ロウに不活性化する。これにより、図9に示すWLドライバWLDLは、全ワード線WLLに対応するインバータInLへ論理ハイを出力する。t1〜t2において、信号bAUTOが論理ハイであるので、全インバータInLは、リサイクルトランジスタTrecを介して低レベル電位VWLLをメモリセルアレイMCALの全ワード線WLLへ出力する。低レベル電位VWLLは、例えば、図11に示すように、低レベル電位VWL_ref0Lに等しい。
一方、メモリセルアレイMCARの“1”セルをリフレッシュする際には、信号bPRECH_Rを論理ハイに不活性化し、ロウアドレス(XA_R、XB_R、XC_R)の総てを論理ハイに活性化する。これにより、図9に示すWLドライバWLDRは、全ワード線WLRに対応するインバータInRへ論理ロウを出力する。全インバータInRは、高レベル電位WLDVをメモリセルアレイMCARの全ワード線WLRへ出力する。高レベル電位WLDVは、例えば、図11に示すように、高レベル電位VWL_ref1に等しい。
このとき、信号EQLWLは、論理ロウに不活性化されている。このため、図9に示すWL短絡トランジスタTshWLは非導通状態である。
t1〜t2において、センスアンプS/Aは、メモリセルアレイMCAL内の全ビット線BLLにVSLを印加し、メモリセルアレイMCLR内の全ビット線BLRに高レベル電位VBL_ref1を印加する。その結果、メモリセルアレイMCAL内の全“0”セルがGDT電流によりリフレッシュされ、メモリセルアレイMCAR内の全“1”セルがインパクトイオン化電流によりリフレッシュされる。第4の実施形態のt1〜t2のリフレッシュは、第3の実施形態のt1〜t2におけるリフレッシュと同様である。
次に、図10に示すように、t2〜t3において、ワード線およびビット線の電荷リサイクル動作が実行される。信号bAOUTが不活性化されるので、図9に示すリサイクルトランジスタTrecがオフ状態となる。これにより、インバータInLおよびInRの状態に関わらず、全ワード線WLLおよび全ワード線WLRは、低レベル電位VWLLから切断される。
t2〜t3において、信号bPRCH_LおよびbPRCH_Rは、ともに論理ロウであり、かつ、ロウアドレス(XA_L、XB_L、XC_L)およびロウアドレス(XA_R、XB_R、XC_R)もともに論理ロウの状態である。これにより、図9に示すWLドライバWLDLおよびWLDRは、インバータInLおよびInRへ論理ハイを出力する。これにより、インバータInLおよびInRは、高レベル電位WLDVから切断された状態となる。インバータInLおよびInRはトランジスタTrecと接続されるが、トランジスタTrecがオフ状態であるので、インバータInLおよびInRは低レベル電位VWLLからも切断されている。
さらに、このとき、信号EQLWLは、論理ハイに活性化されている。このため、図9に示すWL短絡トランジスタTshWLは導通状態になる。即ち、メモリセルアレイMCAL内の全ワード線WLLおよびメモリセルアレイMCAR内の全ワード線WLLRは、共通ドライバ線CLL、CLRおよびWL短絡トランジスタTshWLを介して短絡される。t1〜t2のリフレッシュ時には、全ワード線WLLは低レベル電位VWLLに充電され、全ワード線WLRは高レベル電位VWL_ref1に充電されていた。WL短絡トランジスタTshWLが導通することによって、全ワード線WLLの電位および全ワード線WLRの電位は、等電位(VWLL+VWL_ref1)/2になる。このとき、ワード線WLLとワード線WLRとの間で電荷がやり取りされ、全ワード線WLLと全ワード線WLRとの間で電荷がリサイクルされる。従って、ワード線WLLを立ち上げるために消費される電力およびワード線WLRを立ち下げるために消費される電力が低減される。
t2〜t3において、第3の実施形態と同様にビット線の電荷もリサイクルされる。ビット線の電荷リサイクル動作は、上述したとおりであるので、その説明を省略する。なお、信号EQLおよびEQLWLの立ち上がりのタイミングおよびそれらの立ち下がりのタイミングは、特に限定しない。従って、信号EQLの動作が信号EQLWLの動作よりも速くてもよく、逆に遅くてもよい。
次に、t4〜t5において、メモリセルアレイメMCALに対して“1”セルリフレッシュを行い、メモリセルアレイMCARに対して“0”セルリフレッシュを行う。メモリセルアレイMCALの“1”セルをリフレッシュする際には、信号bPRECH_Lを論理ハイに不活性化し、ロウアドレス(XA_L、XB_L、XC_L)を総て論理ハイに活性化する。これにより、図9に示すWLドライバWLDLは、全ワード線WLLに対応するインバータInLへ論理ロウを出力する。全インバータInLは、信号WLDVLjとして高レベル電位VWL_ref1をメモリセルアレイMCALの全ワード線WLLへ出力する。
一方、メモリセルアレイMCARの“0”セルをリフレッシュする際には、信号bPRECH_Rを論理ロウに活性化し、ロウアドレス(XA_R、XB_R、XC_R)を論理ロウに不活性化する。これにより、図9に示すWLドライバWLDRは、全ワード線WLRに対応するインバータInRへ論理ハイを出力する。t4〜t5において、信号bAUTOが論理ハイであるので、全インバータInRは、リサイクルトランジスタTrecを介して低レベル電位VWLLをメモリセルアレイMCARの全ワード線WLRへ出力する。
このとき、信号EQLWLは、論理ロウに不活性化されている。このため、図9に示すWL短絡トランジスタTshWLは非導通状態である。
t4〜t5において、センスアンプS/Aは、メモリセルアレイMCAL内の全ビット線BLLに高レベル電位VBL_ref1を印加し、メモリセルアレイMCLR内の全ビット線BLRにVSLを印加する。その結果、メモリセルアレイMCAL内の全“0”セルがGDT電流によりリフレッシュされ、メモリセルアレイMCAR内の全“1”セルがインパクトイオン化電流によりリフレッシュされる。第4の実施形態のt4〜t5のリフレッシュは、第3の実施形態のt5〜t6におけるリフレッシュと同様である。
次に、図10に示すように、t5〜t6において、ワード線の電荷リサイクル動作が実行される。このとき、ビット線の電荷リサイクル動作は実行されない。信号bAOUTが不活性化されるので、図9に示すリサイクルトランジスタTrecがオフ状態となる。これにより、インバータInLおよびInRの状態に関わらず、全ワード線WLLおよび全ワード線WLRは、低レベル電位VWLLから切断される。
信号bPRCH_LおよびbPRCH_Rは、ともに論理ロウであり、かつ、ロウアドレス(XA_L、XB_L、XC_L)およびロウアドレス(XA_R、XB_R、XC_R)もともに論理ロウの状態である。これにより、図9に示すWLドライバWLDLおよびWLDRは、インバータInLおよびInRへ論理ハイを出力する。これにより、インバータInLおよびInRは、信号WLDVRjから切断された状態となる。インバータInLおよびInRはトランジスタTrecと接続されるが、トランジスタTrecがオフ状態であるので、インバータInLおよびInRは低レベル電位VWLLからも切断されている。
さらに、このとき、信号EQLWLは、論理ハイに活性化されている。このため、図9に示すWL短絡トランジスタTshWLは導通状態になる。即ち、メモリセルアレイMCAL内の全ワード線WLLおよびメモリセルアレイMCAR内の全ワード線WLLRは、共通ドライバ線CLL、CLRおよびWL短絡トランジスタTshWLを介して短絡される。t4〜t5のリフレッシュ時には、全ワード線WLLは高レベル電位VWL_ref1に充電され、全ワード線WLRは低レベル電位VWLLに充電されている。従って、WL短絡トランジスタTshWLが導通することによって、全ワード線WLLと全ワード線WLRとの間で電荷がリサイクルされる。その結果、ワード線WLLを立ち下げるために消費される電力およびワード線WLRを立ち上げるために消費される電力が低減される。
メモリ外部へのデータ読出し動作あるいはメモリ外部から受けたデータの書込み動作においては、図10に示す信号bAUTOは論理ロウに不活性化されている。また、信号EQLWLは論理ロウに不活性化されている。
第4の実施形態は、“1”セルリフレッシュと“0”セルリフレッシュとの間の遷移期間にビット線に対して電荷リサイクル動作を実行するだけでなく、“1”セルリフレッシュと“0”セルリフレッシュとの間の遷移期間、あるいは、“1”セルリフレッシュまたは“0”セルリフレッシュの終了後にワード線に対して電荷リサイクル動作を実行する。これにより、ワード線を立ち上げ、あるいは、ワード線を立ち下げるために消費される電力が低減され得る。第4の実施形態は、さらに、第3の実施形態と同様の効果を得ることができる。
(第5の実施形態)
図12は、本発明に係る第5の実施形態に従ったメモリセルMCの構造の一例を示す断面図である。第5の実施形態によるメモリセルMCは、ボディ50の底面下に第2のゲート絶縁膜72を介して設けられたバックゲートBL(バックワード線BWL)を供えている点で第1の実施形態によるメモリセルMCと異なる。即ち、第5の実施形態によるメモリセルMCは、ダブルゲート構成を有する。第5の実施形態の他の構成は、第1の実施形態の構成と同様でよい。第2のゲート絶縁膜72の膜厚は、第1のゲート絶縁膜71の膜厚と同程度かそれよりも薄い。第2のゲート絶縁膜72の膜厚は、ボディ50とバックワード線BWLとの間にダイレクトトンネル電流が流れる程度の厚みである。例えば、第2のゲート絶縁膜72の膜厚は、3nm以下である。
図12は、本発明に係る第5の実施形態に従ったメモリセルMCの構造の一例を示す断面図である。第5の実施形態によるメモリセルMCは、ボディ50の底面下に第2のゲート絶縁膜72を介して設けられたバックゲートBL(バックワード線BWL)を供えている点で第1の実施形態によるメモリセルMCと異なる。即ち、第5の実施形態によるメモリセルMCは、ダブルゲート構成を有する。第5の実施形態の他の構成は、第1の実施形態の構成と同様でよい。第2のゲート絶縁膜72の膜厚は、第1のゲート絶縁膜71の膜厚と同程度かそれよりも薄い。第2のゲート絶縁膜72の膜厚は、ボディ50とバックワード線BWLとの間にダイレクトトンネル電流が流れる程度の厚みである。例えば、第2のゲート絶縁膜72の膜厚は、3nm以下である。
尚、第2のゲート絶縁膜72の膜厚が第1のゲート絶縁膜71の膜厚と等しい場合、ボディの側面にフロントワード線およびバックワード線を有するFin型FBC(図示せず)において、第1および第2のゲート絶縁膜71および72を同時に形成することができる。従って、第2のゲート絶縁膜72の膜厚を第1のゲート絶縁膜71の膜厚と等しくすることによって、Fin型FBCメモリの製造が容易となるというメリットがある。
図13は、第5の実施形態による自律リフレッシュを示す概念図である。第5の実施形態では、フロントワード線FWLおよびバックワード線BWLの各電圧を独立に制御する。フロントワード線FWLの電圧を制御することによって、フロント側のチャネル部でインパクトイオン化を生じさせる。これにより、“1”セルリフレッシュを行う。これと同時に、バックワード線BWLの電圧を制御することによって、GDT電流をボディ50からバックワード線BWLへ流す。これにより、“0”セルリフレッシュを行う。トンネル電流のボディ50からの流出は、バックワード線BWLからボディ50への電子注入と換言してもよい。
図14は、第5の実施形態によるFBCメモリの自律リフレッシュ動作を示すタイミング図である。第4の実施形態では、メモリセルアレイMCALおよびMCARのそれぞれに対して“1”セルリフレッシュおよび“0”セルリフレッシュを別個に実行していた。これに対し、第5の実施形態のメモリセルMCは、ダブルゲート型FETであるので、図14に示すようにメモリセルアレイMCALおよびMCARのそれぞれに対して“1”セルリフレッシュおよび“0”セルリフレッシュを同時に実行することができる。
図15は、フロントワード線FWLを駆動するFWLドライバFWLDの構成を示す回路図である。FWLドライバFWLDの構成は、図9に示すWLドライバWLDの構成と同様である。よって、図15に示すFWLドライバFWLDは、メモリセルアレイMCALおよびMCARのそれぞれに設けられており、4本のワード線に対して1つ設けられている。
インバータInFの一方の電源入力は信号WLDVFに接続されている。信号WLDVFの電位は、高レベル電位VFWL_refまたは低レベル電位VSLのいずれかである。インバータInFの他方の電源入力はリサイクルトランジスタTrecを介して低レベル電位源VFWL_holdに接続されている。リサイクルトランジスタTrecは、インバータInFの低電源入力部と低レベル電位源VFWL_holdとの間に接続されている。リサイクルトランジスタTrecは、信号bAUTOによってオン/オフ制御される。リサイクルトランジスタTrecは、ワード線の電荷をリサイクルする際にオフ状態となるトランジスタである。
リサイクルトランジスタTrecは、ワード線ごとに対応して設けられていてもよい。リサイクルトランジスタTrecは、WLドライバWLDごとに対応して設けられていてもよい。さらに、リサイクルトランジスタTrecは、メモリセルアレイごとに対応して設けられていてもよい。これらのリサイクルトランジスタTrecの構成については、FBCメモリ装置のレイアウトを考慮して最適な構成を選択することができる。
共通ドライバ線CLFはメモリセルアレイMCALまたはMCAR内の全ワード線に対して共通である。メモリセルアレイMCALまたはMCAR内のワード線は、トランジスタTWLDVを介して共通ドライバ線CLFに接続されている。
図16は、バックワード線BWLを駆動するBWLドライバBWLDの構成を示す回路図である。BWLドライバBWLDは、メモリセルアレイMCALおよびMCARのそれぞれに対して1つずつ設けられている。即ち、BWLドライバBWLDは、メモリセルアレイMCALにおいて共通である。BWLドライバBWLDは、メモリセルアレイMCARにおいて共通である。
インバータInBの一方の電源入力はデータ保持電位VBWL_holdに接続されており、それらの他方の電源入力はリサイクルトランジスタTrecを介してVBWL_holdよりも低い低レベル電位源VBWL_ref0に接続されている。リサイクルトランジスタTrecは、インバータInBの低電源入力部と低レベル電位源VBWL_ref0との間に接続されている。リサイクルトランジスタTrecは、信号bAUTOによってオン/オフ制御される。リサイクルトランジスタTrecは、ワード線の電荷をリサイクルする際にオフ状態となるトランジスタである。リサイクルトランジスタTrecは、メモリセルアレイごとに対応して設けられていてよい。
図17は、WL短絡トランジスタTshWLの構成の一例を示す回路図である。WL短絡トランジスタTshWLは、図15に示す共通ドライバ線CLFと図16に示すバックワード線BWLとの間に接続されている。WL短絡トランジスタTshWLは、CMOSスイッチで構成されており、信号EQLWLおよびbEQLWLによってオン/オフ制御される。WL短絡トランジスタTshWLは、ワード線の電荷をリサイクルする際にオン状態となるトランジスタである。
図18は、第5の実施形態によるFWLドライバFWLDおよびBWLドライバBWLDの動作を示すタイミング図である。t1〜t2において、同一のメモリセルアレイに対して“0”セルリフレッシュおよび“1”セルリフレッシュを行う。このとき、信号bPRECHを論理ハイに不活性化し、ロウアドレス(XA_F、XB_F、XC_F)を論理ハイに活性化する。これにより、図15に示すFWLドライバFWLDは、全ワード線WLに対応するインバータInFへ論理ロウを出力する。インバータInFは、信号WLDVFとして高レベル電位VFWL_ref1をメモリセルアレイ内の全フロントワード線FWLに接続する。
図16に示すインバータInBは、バックワード線BWLをリサイクルトランジスタTrecに接続する。信号bAUTOが論理ハイであるので、BWLドライバFWLD(インバータInB)は、リサイクルトランジスタTrecを介して低レベル電位VBWL_ref0をバックワード線BWLへ出力する。バックワード線BWLは、メモリセルアレイに対して共通である。よって、メモリセルアレイ内の全メモリセルMCに対して“1”セルリフレッシュおよび“0”セルリフレッシュが同時に実行される。
t2〜t3において、フロントワード線FWLおよびバックワード線VWLの電荷リサイクル動作が実行される。信号bAOUTが論理ロウに不活性化されるので、図15および図16に示すリサイクルトランジスタTrecがオフ状態となる。これにより、インバータInFの状態に関わらず、フロントワード線FWLは電位VFWL_holdから切断される。インバータInBの状態に関わらず、バックワード線BWLは電位VBWL_refから切断される。
t2〜t3において、信号bPRCHは論理ロウであり、かつ、ロウアドレス(XA_F、XB_F、XC_F)も論理ロウの状態である。これにより、図15に示すFWLドライバFWLDは、インバータInFへ論理ハイを出力する。これにより、インバータInFは、信号WLDVFから切断された状態となる。インバータInFはトランジスタTrecと接続されるが、トランジスタTrecがオフ状態であるので、インバータInLおよびInRは低レベル電位VFWL_holdからも切断されている。
図16に示すBWLドライバBWLDは、バックワード線BWLを電位VBWL_holdおよび低レベル電位VBWL_ref0から切断する。
このとき、信号EQLWLは、論理ハイに活性化される。従って、図17に示すWL短絡トランジスタTshWLは共通ドライバ線CLFとバックワード線BWLとの間を導通状態にする。これによって、或るメモリセルアレイ内の全フロントワード線FWLおよび全バックワード線BWLは短絡し、図14のt2直後〜t3に示すように等電位となる。
t3の後、信号EQLWLが論理ロウに不活性化され、信号bAUTOが論理ハイに活性化される。これにより、図15に示すインバータInFがデータ保持電位VFWL_holdをフロントワード線FWLに接続する。図16に示すインバータInBがデータ保持電位VBWL_holdをバックワード線FBLに接続する。
このように、t1〜t2の自律リフレッシュ期間では、ソース層VSL(0V)の電位を基準として互いに逆極性の電圧をフロントワード線FWLおよびバックワード線BWLに印加する。これによって、ボディ5へインパクトイオン化電流を流し、かつ、ボディ50からバックワード線BWLへGDT電流を流す。リフレッシュ動作の1周期内に流れるインパクトイオン化電流とGDT電流とがほぼ等しくなる平衡状態へメモリセルを自律的に遷移させる。この自律リフレッシュ動作後、フロントワード線FWLおよびバックワード線BWLの電位をデータ保持状態の電位へ戻すときに、WL短絡トランジスタTshWLを導通状態にする。これにより、フロントワード線FWLとバックワード線BWLとの間で電荷がリサイクルされる。その結果、フロントワード線FWLおよびバックワード線BWLをデータ保持状態へ戻すときに消費する電力が削減される。
第5の実施形態は、第1〜第4の実施形態のいずれかに示したビット線の電荷リサイクル動作と容易に組み合わせることができる。
(第6の実施形態)
図19(A)および図19(B)は、第6の実施形態によるフロントワード線FWL、バックワード線BWLおよびビット線BLのタイミング図である。第6の実施形態は、メモリセルアレイMCAL、MCARに対して“1”セルリフレッシュおよび“0”セルリフレッシュをそれぞれ個別に実行している点で第5の実施形態と異なる。この場合、ワード線における電荷リサイクル動作は、メモリセルアレイMCAL内のフロントワード線FWLとメモリセルアレイMCAR内のバックワード線BWLとの間、あるいは、メモリセルアレイMCAL内のバックワード線BWLとメモリセルアレイMCAR内のフロントワード線FWLとの間において実行される。第6の実施形態によるFWLドライバFWLD、BWLドライバBWLDおよびWL短絡トランジスタTshWLの各構成は、図15〜図17に示す構成と同様でよい。しかし、WL短絡トランジスタTshWLは、メモリセルアレイMCALに対応するFWLドライバFWLDとメモリセルアレイMCARに対応するBWLドライバBWLDとの間に設けられている。また、他のWL短絡トランジスタTshWLは、メモリセルアレイMCALに対応するBWLドライバBWLDとメモリセルアレイMCARに対応するFWLドライバFWLDとの間に設けられている。第6の実施形態によるFBCメモリ装置の他の構成は、第5の実施形態の構成と同様でよい。
図19(A)および図19(B)は、第6の実施形態によるフロントワード線FWL、バックワード線BWLおよびビット線BLのタイミング図である。第6の実施形態は、メモリセルアレイMCAL、MCARに対して“1”セルリフレッシュおよび“0”セルリフレッシュをそれぞれ個別に実行している点で第5の実施形態と異なる。この場合、ワード線における電荷リサイクル動作は、メモリセルアレイMCAL内のフロントワード線FWLとメモリセルアレイMCAR内のバックワード線BWLとの間、あるいは、メモリセルアレイMCAL内のバックワード線BWLとメモリセルアレイMCAR内のフロントワード線FWLとの間において実行される。第6の実施形態によるFWLドライバFWLD、BWLドライバBWLDおよびWL短絡トランジスタTshWLの各構成は、図15〜図17に示す構成と同様でよい。しかし、WL短絡トランジスタTshWLは、メモリセルアレイMCALに対応するFWLドライバFWLDとメモリセルアレイMCARに対応するBWLドライバBWLDとの間に設けられている。また、他のWL短絡トランジスタTshWLは、メモリセルアレイMCALに対応するBWLドライバBWLDとメモリセルアレイMCARに対応するFWLドライバFWLDとの間に設けられている。第6の実施形態によるFBCメモリ装置の他の構成は、第5の実施形態の構成と同様でよい。
t1〜t2において、BWLドライバBWLDは、メモリセルアレイMCAL内の全バックワード線BWLLj(j=0〜n)にデータ保持状態におけるバックワード線電位VBWL_holdよりも低い低レベル電位VBWL_ref0に立ち下げる。このとき、メモリセルアレイMCAL内のフロントワード線FWLLjは、データ保持時のフロントワード線電位VFWL_holdに維持されている。ビット線BLLi(i=0〜m)は、データ保持時のビット線電位である基準電位VSLに維持されている。これにより、GDT電流が第2のゲート絶縁膜72を介してボディ−バックゲート電極間に流れる。その結果、メモリセルアレイMCAL内の“0”セルがリフレッシュされる。
t1〜t2において、FWLドライバFWLDは、メモリセルアレイMCAR内の全フロントワード線FWLRj(j=0〜n)にデータ保持状態におけるバックワード線電位VFWL_holdよりも高い高レベル電位VFWL_ref1に立ち上げる。尚、Vth1<VFWL_ref1<Vth0である。センスアンプS/Aは、ビット線BLRiをデータ保持時のバックワード線電位VFWL_holdよりも高い高レベル電位VBL_ref1に立ち上げる。これにより、メモリセルアレイMCAR内の“1”セルがインパクトイオン化によりリフレッシュされる。このとき、メモリセルアレイMCAR内の“1”セルは五極管状態になればよいので、VBL_ref1とVFWL_ref1との大小関係は問わない。
このように、t1〜t2において、ソース電位VSLを基準として互いに逆極性の電圧をバックワード線BWLLおよびフロントワード線FWLRに印加することによって、メモリセルアレイMCAR内の“1”セルにはチャージポンピング電流を流し、かつ、メモリセルアレイMCAL内のメモリセルMCにはGDT電流を流す。
t2〜t3において、メモリセルアレイMCALの全バックワード線BWLLとメモリセルアレイMCARの全フロントワード線FWLRとを短絡することによって、バックワード線BWLLとフロントワード線FWLRとの間で電荷をリサイクルする。ここで、メモリセルアレイMCALに対応するBWLドライバBWLDLは、図16に示すBWLドライバBWLDと同様である。メモリセルアレイMCARに対応するFWLドライバFWLDは、図15に示すFWLドライバFWLDと同様である。さらに、メモリセルアレイMCALのバックワード線BWLとメモリセルアレイMCARの共通ドライバ線CLRとの間のWL短絡トランジスタTshWLは、図17に示すTshWLと同様でよい。これにより、フロントワード線FWLRとバックワード線BWLLとの間の電荷リサイクル動作が実行される。
t3〜t4において、メモリセルアレイMCALの全ビット線BLLとメモリセルアレイMCARの全ビット線BLRとを短絡することによって、ビット線BLLとビット線BLRとの間で電荷をリサイクルする。ビット線における電荷リサイクル動作は、第1の実施形態で説明したとおりである。
t5〜t6において、BWLドライバBWLDは、メモリセルアレイMCAR内の全バックワード線BWLRjにデータ保持状態におけるバックワード線電位VBWL_holdよりも低い低レベル電位VBWL_ref0に立ち下げる。このとき、フロントワード線FWLRjは、データ保持時のフロントワード線電位VFWL_holdに維持されている。ビット線BLRiは、データ保持時のビット線電位である基準電位VSLに維持されている。これにより、GDT電流が第2のゲート絶縁膜72を介してボディ−バックゲート電極間に流れる。その結果、メモリセルアレイMCAR内の“0”セルがリフレッシュされる。
t5〜t6において、FWLドライバFWLDは、メモリセルアレイMCAL内の全フロントワード線FWLLjにデータ保持状態におけるバックワード線電位VFWL_holdよりも高い高レベル電位VFWL_ref1に立ち上げる。センスアンプS/Aは、ビット線BLLiをデータ保持時のバックワード線電位VFWL_holdよりも高い高レベル電位VBL_ref1に立ち上げる。これにより、メモリセルアレイMCAL内の“1”セルがインパクトイオン化によりリフレッシュされる。
t6〜t7において、メモリセルアレイMCALの全バックワード線BWLLとメモリセルアレイMCARの全フロントワード線FWLRとを短絡することによって、バックワード線BWLLとフロントワード線FWLRとの間で電荷をリサイクルする。
第6の実施形態は、第5の実施形態と同様の効果を得ることができる。
(第7の実施形態)
図20(A)〜図20(C)は、第7の実施形態によるフロントワード線FWL、バックワード線BWL、ビット線BLおよび信号EQL、EQLWLのタイミング図である。第7の実施形態は、第1の実施形態にワード線の電荷リサイクル動作を追加した実施形態である。よって、第7の実施形態は、第4の実施形態の図9に示したWLドライバWLDおよびWL短絡スイッチTshWLを第1の実施形態に付加することによって構成される。
図20(A)〜図20(C)は、第7の実施形態によるフロントワード線FWL、バックワード線BWL、ビット線BLおよび信号EQL、EQLWLのタイミング図である。第7の実施形態は、第1の実施形態にワード線の電荷リサイクル動作を追加した実施形態である。よって、第7の実施形態は、第4の実施形態の図9に示したWLドライバWLDおよびWL短絡スイッチTshWLを第1の実施形態に付加することによって構成される。
第7の実施形態の図20(A)〜図20(C)のt1〜t6における動作は、図6(A)〜図6(C)のt1〜t6における動作と同様である。t6〜t8において、メモリセルアレイMCALの“1”セルがリフレッシュされ、メモリセルアレイMCARの“0”セルがリフレッシュされる。
t8〜t9において、メモリセルアレイMCALの全ワード線WLLおよびメモリセルアレイMCARの全ワード線WLRがWL短絡スイッチTshWLにより短絡する。これにより、ワード線WLLとワード線WLRとの間で電荷がやり取りされ、ワード線WLLおよびワード線WLRの電位は、等電位(VWL_ref0+VWL_ref1)/2になる。WLドライバWLDは、ワード線WLLの電位を電位(VWL_ref0+VWL_ref1)/2からVWL_ref0へ立ち上げればよい。また、WLドライバWLDは、ワード線WLRの電位を電位(VWL_ref0+VWL_ref1)/2からVSLへ立ち下げればよい。その結果、ワード線WLLおよびWLRを駆動するために消費される電流が低減する。
第7の実施形態は、さらに、第1の実施形態の効果も得ることができる。
(第8の実施形態)
図21(A)〜図21(C)は、第8の実施形態によるフロントワード線FWL、バックワード線BWL、ビット線BLおよび信号EQL、EQLWLのタイミング図である。第8の実施形態は、第2の実施形態にワード線の電荷リサイクル動作を追加した実施形態である。よって、第8の実施形態は、第4の実施形態の図9に示したWLドライバWLDおよびWL短絡スイッチTshWLを第2の実施形態に付加することによって構成される。
図21(A)〜図21(C)は、第8の実施形態によるフロントワード線FWL、バックワード線BWL、ビット線BLおよび信号EQL、EQLWLのタイミング図である。第8の実施形態は、第2の実施形態にワード線の電荷リサイクル動作を追加した実施形態である。よって、第8の実施形態は、第4の実施形態の図9に示したWLドライバWLDおよびWL短絡スイッチTshWLを第2の実施形態に付加することによって構成される。
第8の実施形態の図21(A)〜図21(C)のt1〜t2におけるリフレッシュ動作は、図7(A)〜図7(C)のt1〜t2における動作と同様である。t2において、“1”セルリフレッシュ後のワード線WLRが“0”セルリフレッシュ後のワード線WLLよりも先に立ち下がる。ワード線WLRがVWL_ref1からVSLに立ち下がった直後(t2)、WL短絡トランジスタTshWLが全ワード線WLLと全ワード線WLRとを短絡する。これにより、t2〜t4aにおいて、ワード線WLLとワード線WLRとの間で電荷がやり取りされ、ワード線WLLおよびワード線WLRの電位は、等電位(VWL_ref0+VSL)/2になる。WLドライバWLDは、t4a〜t5近傍において、ワード線WLLの電位を電位(VWL_ref0+VSL)/2からVSLへ立ち下げればよい。また、WLドライバWLDは、t6〜t7において、ワード線WLRの電位を電位(VWL_ref0+VSL)/2からVWL_ref0へ立ち上げればよい。その結果、ワード線WLLおよびWLRを駆動するために消費される電流が低減する。尚、t3〜t6において、ビット線において電荷リサイクル動作も実行される。第8の実施形態におけるビット線の電荷リサイクル動作は、第2の実施形態のそれと同様である。
t7〜t8において、メモリセルアレイMCALの“1”セルがリフレッシュされ、メモリセルアレイMCARの“0”セルがリフレッシュされる。第8の実施形態は、第2の実施形態の効果も得ることができる。
第1〜第8の実施形態による“1”セルのリフレッシュは、ビット線電位をソース線電位に対して正電位にすることによって実行されていた。しかし、ビット線電位をソース線電位に対して負電位にしてインパクトイオン化を起こしても、“1”セルのリフレッシュを実行することができる。
また、FBCに対して構造および動作原理が異なるメモリセルであっても、ビット線およびワード線を駆動することによって自律リフレッシュを行うことができるメモリセルである限り、上記実施形態を該メモリセルに適用することができる。
MC…メモリセル
MCAL,MCAR…メモリセルアレイ
S/A…センスアンプ
WLD…ワード線ドライバ
WL…ワード線
BL…ビット線
Trec…リサイクルトランジスタ
TshBL…BL短絡トランジスタ
TshWL…WL短絡トランジスタ
MCAL,MCAR…メモリセルアレイ
S/A…センスアンプ
WLD…ワード線ドライバ
WL…ワード線
BL…ビット線
Trec…リサイクルトランジスタ
TshBL…BL短絡トランジスタ
TshWL…WL短絡トランジスタ
Claims (5)
- 半導体層と、
前記半導体層内に設けられたソース層およびドレイン層と、
前記ソース層と前記ドレイン層との間の前記半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、
前記ボディ領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ボディ領域上に設けられた第1のゲート電極と、
前記第1のゲート電極として機能し、あるいは、前記第1のゲート電極と接続されたワード線と、
前記ワード線を駆動するドライバと、
前記ビット線のうち第1のビット線および第2のビット線に接続され、前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データを検出するセンスアンプとを備え、
前記メモリセルの論理データの劣化を回復させるリフレッシュ動作は、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流す第1のリフレッシュ動作と、前記ボディ領域から前記ドレイン層、前記ソース層または前記第1のゲート電極へ第2の電流を流す第2のリフレッシュ動作とを含み、
前記第1のビット線に接続された前記メモリセルに対して前記第1のリフレッシュ動作を実行している期間に、前記センスアンプまたは前記ドライバは、前記第2のビット線に接続された前記メモリセルに対する前記第2のリフレッシュ動作を実行することを特徴とする半導体記憶装置。 - 前記第1のリフレッシュ動作では、第1の論理データを記憶する前記メモリセルの閾値電圧よりも高く、かつ、前記第1の論理データに対して逆論理である第2の論理データを記憶する前記メモリセルの閾値電圧よりも低い第1の電圧を前記第1のゲート電極に印加し、かつ、データ保持状態における前記ドレイン層の電位より絶対値として高い第2の電位を前記ドレイン層に印加することによって、前記第1の論理データを記憶するメモリセルに第1の電流を流し、
前記第2のリフレッシュ動作では、前記ドレイン層の電位をデータ保持状態における電位にした状態のもと、前記第1の電位より絶対値として高い第3の電位を前記第1のゲート電極に印加した後、前記第1のゲート電極の電位をデータ保持状態における前記第1のゲート電極の電位へ戻すことによって前記メモリセルに第2の電流を流すことを特徴とする請求項1に記載の半導体記憶装置。 - 前記第1のビット線と前記第2のビット線との間を電気的に接続可能なBL短絡トランジスタをさらに備え、
前記第1のリフレッシュ動作と前記第2のリフレッシュ動作との間の遷移期間において、前記BL短絡トランジスタを導通状態にすることを特徴とする請求項1または請求項2のいずれかに記載の半導体記憶装置。 - 二次元配置された複数の前記メモリセルを含む第1および第2のメモリセルアレイが前記第1のビット線および前記第2のビット線のそれぞれに対応して設けられており、
当該半導体記憶装置は、
前記第1のメモリセルアレイに対応して設けられた複数の前記ワード線に対して共通に設けられた第1の共通ドライバ線と、
前記第2のメモリセルアレイに対応して設けられた複数の前記ワード線に対して共通に設けられた第2の共通ドライバ線と、
前記第1の共通ドライバ線と前記第2の共通ドライバ線との間を電気的に接続可能なWL短絡トランジスタとをさらに備え、
前記第1のリフレッシュ動作と前記第2のリフレッシュ動作との間の遷移期間、あるいは、前記第2のリフレッシュ動作または前記第1のリフレッシュ動作後に、前記WL短絡トランジスタを導通状態にすることを特徴とする請求項1から請求項3のいずれかに記載の半導体記憶装置。 - 半導体層と、
前記半導体層内に設けられたソース層およびドレイン層と、
前記ソース層と前記ドレイン層との間の前記半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、
前記ボディ領域から絶縁され、前記ボディ領域に面するように設けられた第1のゲート電極と、
前記第1のゲート電極および前記ボディ領域から絶縁され、前記ボディ領域に面するように設けられた第2のゲート電極と、
前記第1のゲート電極と前記第2のゲート電極との間を電気的に接続可能なWL短絡トランジスタと、
前記第1のゲート電極を駆動する第1のドライバと、
前記第2のゲート電極を駆動する第2のドライバと、
前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルから論理データを読み出し、あるいは、論理データを書き込むセンスアンプであって、前記ビット線のうち第1のビット線および第2のビット線に接続されたセンスアンプとを備え、
前記ソース層、前記ドレイン層および前記ボディ領域を含むメモリセルの論理データの劣化を回復させるリフレッシュ動作を実行する際に、前記ソース層の電位を基準として互いに逆極性の電圧を前記第1のゲート電極および前記第2のゲート電極に印加することによって、前記ドレイン層または前記ソース層から前記ボディ領域へ第1の電流を流し、かつ、前記ボディ領域から前記第2のゲート電極へ第2の電流を流し、
前記リフレッシュ動作後、前記第1および前記第2のゲート電極の電位をデータ保持状態の電位へ戻すときに、前記WL短絡トランジスタを導通状態にすることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061190A JP2009217899A (ja) | 2008-03-11 | 2008-03-11 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061190A JP2009217899A (ja) | 2008-03-11 | 2008-03-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009217899A true JP2009217899A (ja) | 2009-09-24 |
Family
ID=41189589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008061190A Pending JP2009217899A (ja) | 2008-03-11 | 2008-03-11 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009217899A (ja) |
-
2008
- 2008-03-11 JP JP2008061190A patent/JP2009217899A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7027334B2 (en) | Semiconductor memory device | |
US7539043B2 (en) | Semiconductor memory device | |
US7626879B2 (en) | Semiconductor memory device | |
JP4373986B2 (ja) | 半導体記憶装置 | |
US20090213675A1 (en) | Semiconductor memory device | |
US8369177B2 (en) | Techniques for reading from and/or writing to a semiconductor memory device | |
US7872933B2 (en) | Memory driving method and semiconductor storage device | |
US7440329B2 (en) | Floating body cell (FBC) memory device with a sense amplifier for refreshing dummy cells | |
JP2003132682A (ja) | 半導体メモリ装置 | |
WO2000070682A1 (fr) | Dispositif a circuit integre en semi-conducteur | |
US7558139B2 (en) | Semiconductor memory device | |
US7855917B2 (en) | Semiconductor memory device and driving method thereof | |
JP2009099174A (ja) | 半導体記憶装置 | |
US7839711B2 (en) | Semiconductor memory device and driving method thereof | |
US7630262B2 (en) | One-transistor type dram | |
US7480198B2 (en) | Semiconductor memory device and driving method of semiconductor memory device | |
US7852696B2 (en) | Semiconductor memory device and driving method thereof | |
US7978552B2 (en) | Semiconductor memory device | |
JP2007323700A (ja) | 半導体記憶装置 | |
US6980474B2 (en) | Semiconductor memory device | |
US8174920B2 (en) | Semiconductor memory device and driving method of the same | |
JP2009170023A (ja) | 半導体記憶装置 | |
JP2009217899A (ja) | 半導体記憶装置 | |
JP2009193657A (ja) | 半導体記憶装置およびその駆動方法 | |
JP2009176331A (ja) | 半導体記憶装置 |