JP2009212161A - Semiconductor device storage package for optical communication - Google Patents
Semiconductor device storage package for optical communication Download PDFInfo
- Publication number
- JP2009212161A JP2009212161A JP2008051231A JP2008051231A JP2009212161A JP 2009212161 A JP2009212161 A JP 2009212161A JP 2008051231 A JP2008051231 A JP 2008051231A JP 2008051231 A JP2008051231 A JP 2008051231A JP 2009212161 A JP2009212161 A JP 2009212161A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulator
- optical communication
- joined
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、プリント基板(Printed Circuit Board)等に表面実装される光通信用半導体素子収納パッケージに係り、特に、パッケージ底面に接合されたリードが容易に剥離し難い光通信用半導体素子収納パッケージに関する。 The present invention relates to an optical communication semiconductor element storage package that is surface-mounted on a printed circuit board or the like, and more particularly to an optical communication semiconductor element storage package in which a lead bonded to the bottom surface of the package is not easily peeled off. .
信号伝送用の非冷却式のレーザダイオードや受光用ダイオードに使用される光通信用半導体素子収納パッケージは、例えば、セラミックと熱膨張係数が近似するKV(Fe−Ni−Co系合金、商品名「Kovar(コバール)」、Kovarは米国登録商標)等の金属部材からなり、内部に形成されるキャビティに半導体素子を収納する基体と、キャビティの内部に設置され基体の底面や側面に穿設された切り欠き部からその一部を露出するセラミック製の絶縁体と、この絶縁体によって基体との絶縁性を保たれた状態で、キャビティ側から基体の外側にかけて形成される導体配線パターンと、この導体配線パターンを介してキャビティ内に収納された半導体素子に導通する外部端子とを備えている。また、キャビティに光信号を通すために、基体の側面には貫通孔が設けられており、この貫通孔には中空状の金属製固定部材が接合されている。なお、キャビティの気密性を保つため、半導体素子が収納された後、基体の上部にはKV等の金属部材からなる封止リングを介して蓋体が接合される。 An optical communication semiconductor element housing package used for an uncooled laser diode or a light receiving diode for signal transmission is, for example, KV (Fe—Ni—Co alloy having a thermal expansion coefficient approximate to that of ceramic, a trade name “ Kovar (Kovar), Kovar is a US registered trademark), etc., a base that houses a semiconductor element in a cavity formed in the interior, and installed in the cavity and drilled in the bottom and side surfaces of the base A ceramic insulator that exposes a part of the cutout from the notch, a conductor wiring pattern formed from the cavity side to the outside of the substrate in a state in which the insulation is maintained by the insulator, and the conductor And an external terminal connected to a semiconductor element housed in the cavity via the wiring pattern. Further, a through hole is provided in the side surface of the base for passing an optical signal through the cavity, and a hollow metal fixing member is joined to the through hole. In order to maintain the airtightness of the cavity, after the semiconductor element is accommodated, a lid is joined to the upper portion of the base body via a sealing ring made of a metal member such as KV.
表面実装型の光通信用半導体素子収納パッケージについて図7を用いて説明する。
図7(a)及び(b)はそれぞれ従来技術に係る表面実装型の光通信用半導体素子収納パッケージの表面図及び裏面図である。
図7(a)及び(b)に示すように、プリント基板等の表面に実装される光通信用半導体素子収納パッケージ51は、KVからなる基体52の底面に銅タングステンからなる放熱板53が接合されるとともに切り欠き部60が穿設され、切り欠き部60から露出した導体配線パターン(図示せず)に端子部55を介してKVやFe−Ni−Cr合金等の金属部材からなるリード54a,54bが接合されている。キャビティ内で半導体素子に導通する導体配線パターンは、アルミナや窒化アルミニウム等のセラミックからなる絶縁体56によって基体52から完全に絶縁されている。
端子部55は、導体配線パターンの切り欠き部60からの露出部分に対して、タングステンやモリブデン等の高融点金属ペーストが印刷及び焼成されることにより形成される。そして、前述したように、端子部55には幅0.3mmのリード54a及び幅0.2mmのリード54bがろう付け等により接合されている。このように、リード54a,54b及び端子部55はキャビティ内に収納された半導体素子に導体配線パターンを介して導通する外部端子を構成している。さらに、基体52の側面にはキャビティに連通する貫通孔が穿設されており、この貫通孔にはキャビティに光信号を通すケーブル57を固定するためにKVリング58が接合されている。なお、キャビティは、基体52の上部にKV製の封止リング(図示せず)を介して接合される蓋体59により、気密性が保たれている。
A surface-mount type optical communication semiconductor element housing package will be described with reference to FIG.
7A and 7B are a front view and a back view, respectively, of a surface-mount type optical communication semiconductor element storage package according to the prior art.
As shown in FIGS. 7A and 7B, an optical communication semiconductor element housing package 51 mounted on the surface of a printed circuit board or the like has a heat sink 53 made of copper tungsten bonded to the bottom surface of a base 52 made of KV. At the same time, a notch 60 is formed, and a lead 54a made of a metal member such as KV or Fe—Ni—Cr alloy is formed on a conductor wiring pattern (not shown) exposed from the notch 60 via a terminal portion 55. , 54b are joined. The conductor wiring pattern that conducts to the semiconductor element in the cavity is completely insulated from the base 52 by an insulator 56 made of ceramic such as alumina or aluminum nitride.
The terminal portion 55 is formed by printing and baking a refractory metal paste such as tungsten or molybdenum on the exposed portion from the cutout portion 60 of the conductor wiring pattern. As described above, the lead 54a having a width of 0.3 mm and the lead 54b having a width of 0.2 mm are joined to the terminal portion 55 by brazing or the like. As described above, the leads 54a and 54b and the terminal portion 55 constitute an external terminal that conducts to the semiconductor element housed in the cavity via the conductor wiring pattern. Further, a through hole communicating with the cavity is formed in the side surface of the base 52, and a KV ring 58 is joined to the through hole in order to fix a cable 57 for passing an optical signal through the cavity. The cavity is kept airtight by a lid body 59 joined to the upper portion of the base 52 via a sealing ring (not shown) made of KV.
表面に様々な導体配線パターンが形成されたプリント基板等に光通信用半導体素子収納パッケージ51を実装する場合、リード54a,54bが導体配線パターンに半田付けされることになる。そのため、機械的あるいは熱的な要因でプリント基板が撓んだ場合、リード54a,54bはプリント基板とともに変形し、その端部を絶縁体56から引き剥がすような力が発生する。このとき、幅が狭いリード54bは、リード54aに比べて容易に剥離する。
リード54a,54bの接合強度に関するこのような課題は、光通信用半導体素子収納パッケージに限らず、半導体素子を収納する他のパッケージの分野においても共通して存在する。そのため、リードの剥離を防止する技術について、従来、盛んに研究がなされており、これまでにもいくつかの発明や考案が開示されている。
When the optical communication semiconductor element housing package 51 is mounted on a printed circuit board or the like having various conductor wiring patterns formed on the surface, the leads 54a and 54b are soldered to the conductor wiring patterns. Therefore, when the printed circuit board is bent due to mechanical or thermal factors, the leads 54 a and 54 b are deformed together with the printed circuit board, and a force is generated to peel off the end portion from the insulator 56. At this time, the lead 54b having a narrow width is easily peeled off as compared with the lead 54a.
Such a problem related to the bonding strength of the leads 54a and 54b is not limited to the optical communication semiconductor element housing package, but is common in the field of other packages for housing semiconductor elements. Therefore, a lot of research has been conducted on techniques for preventing lead peeling, and several inventions and devices have been disclosed so far.
例えば、特許文献1には、「半導体装置用リード」という名称で、リード外端に対して上下方向に力が加わった場合でも導体パッドからリード内端が剥離しないように、リード内端に発生する応力を抑えることが可能な「半導体装置用リード」に関する発明が開示されている。
特許文献1に開示された発明は、絶縁基板に設けられた導体パッドにろう付けされるリードに対して、ろう付け箇所近傍のリードの両側縁をそれぞれコの字状に切り欠いたことを特徴とするものである。
このような構造によれば、リード外端に上下方向の力が加わった場合、両側縁の切り欠きにより曲げ剛性が低下したリード中途部が上下に曲がるため、リード内端のろう付け箇所には過大な応力が発生しない。従って、リード内端のろう付け箇所が導体パッドから剥離して脱落しないように防止することができる。
For example, in Patent Document 1, the name “lead for semiconductor device” is generated at the inner end of the lead so that the inner end of the lead does not peel from the conductor pad even when a force is applied vertically to the outer end of the lead. An invention relating to a “semiconductor device lead” capable of suppressing the stress is disclosed.
The invention disclosed in Patent Document 1 is characterized in that the both side edges of the lead in the vicinity of the brazed portion are cut out in a U shape with respect to the lead brazed to the conductor pad provided on the insulating substrate. It is what.
According to such a structure, when a vertical force is applied to the outer end of the lead, the middle part of the lead whose bending rigidity has been lowered due to the notches on both side edges bends up and down. No excessive stress is generated. Therefore, it is possible to prevent the brazed portion at the inner end of the lead from being peeled off from the conductor pad.
また、特許文献2には「部品の実装方法」という名称で、リード線の折り曲げ部位と半田付け部分との間に加わる応力を低減し、半田付け部分のクラックを防止することが可能な「部品の実装方法」に関する発明が開示されている。
特許文献2に開示された発明は、所要の位置で略「つ」字型に折り曲げたリード線をプリント配線基板の孔に挿入し、上記折り曲げ部位をプリント配線基板の孔の上部に面接させた状態でリード線の先端部位をプリント配線基板のパターンに半田付けすることを特徴としている。
このような構造によれば、部品の発熱等によりプリント配線基板が膨張した場合に、折り曲げ部位の弾性効果によってリード線の折り曲げ部位と半田付け部分との間に加わる応力が吸収されるという作用を有する。これにより、半田付け部分におけるクラックの発生が防止される。
Further, Patent Document 2 has a name “component mounting method”, which is a “component that can reduce stress applied between a bent portion of a lead wire and a soldered portion, and can prevent cracks in the soldered portion. The invention relating to the “implementation method” is disclosed.
In the invention disclosed in Patent Document 2, a lead wire bent into a substantially “T” shape at a required position is inserted into a hole in a printed wiring board, and the bent portion is brought into contact with an upper portion of the hole in the printed wiring board. In this state, the tip portion of the lead wire is soldered to the pattern of the printed wiring board.
According to such a structure, when the printed wiring board expands due to heat generation of a component or the like, the stress applied between the bent portion of the lead wire and the soldered portion is absorbed by the elastic effect of the bent portion. Have. Thereby, generation | occurrence | production of the crack in a soldering part is prevented.
さらに、特許文献3には「半導体パッケージの製造方法」という名称で、金属製のパッケージ本体に装着されるセラミック端子にリードが接合された構造の半導体パッケージにおいて、製造工程における不良発生率を抑え、確実に良品を得ることができる製造方法に関する発明が開示されている。
特許文献3に開示された発明は、パッケージ本体と、セラミック端子及び電極にリードを位置合わせしてろう付けされたリードフレームからなるリード接合体とを相互に位置合わせしてセットするとともに、加熱炉中でパッケージ本体とリード接合体のセラミック端子とをろう付けして半導体を組み立てるというものである。そして、リードに屈曲部やハーフエッチング部を設けたことを特徴としている。
このような構造によれば、パッケージ本体とセラミック端子とをろう付けする際にリードの伸縮により発生する熱応力が、リードの屈曲部やハーフエッチング部によって緩和されるという作用を有する。これにより、リードの変形等による不良の発生を抑えて確実に半導体パッケージを製造することができる。
The invention disclosed in Patent Document 3 sets and aligns a package body and a lead joined body composed of a lead frame brazed by aligning leads with ceramic terminals and electrodes, and a heating furnace. Among them, a semiconductor is assembled by brazing a package body and a ceramic terminal of a lead joined body. The lead is provided with a bent portion or a half-etched portion.
According to such a structure, there is an effect that the thermal stress generated by the expansion and contraction of the lead when the package body and the ceramic terminal are brazed is alleviated by the bent portion or the half-etched portion of the lead. As a result, it is possible to reliably manufacture a semiconductor package while suppressing the occurrence of defects due to lead deformation or the like.
しかしながら、上述の従来技術である特許文献1に開示された発明においては、リードに切り欠きを設けられるほど十分な幅がない場合には、適用できないという課題があった。 However, in the invention disclosed in Patent Document 1 which is the above-described prior art, there is a problem that it cannot be applied when there is not enough width to provide a notch in the lead.
また、特許文献2に開示された発明においては、リード線の長さ方向に発生する力を緩和する効果はあるものの、リード線を曲げる方向に発生する力に対しては緩和する効果がないという課題があった。 Further, in the invention disclosed in Patent Document 2, although there is an effect of reducing the force generated in the length direction of the lead wire, there is no effect of reducing the force generated in the direction of bending the lead wire. There was a problem.
特許文献3に開示された発明においては、リードの伸縮に伴ってリードの長さ方向に発生する熱応力を緩和することはできるが、例えば、リードに曲げ応力が発生する場合には効果がないという課題があった。 In the invention disclosed in Patent Document 3, thermal stress generated in the length direction of the lead as the lead expands and contracts can be relieved, but for example, there is no effect when bending stress is generated in the lead. There was a problem.
本発明はかかる従来の事情に対処してなされたものであり、プリント基板等の撓みによりリードが変形した場合でも、セラミックに接合されたリード端部に発生する応力を緩和して、リードの剥離を防止することが可能な光通信用半導体素子収納パッケージを提供することを目的とする。 The present invention has been made in response to such a conventional situation, and even when the lead is deformed due to bending of a printed circuit board or the like, the stress generated at the end of the lead joined to the ceramic is relieved to separate the lead. An object of the present invention is to provide a semiconductor device housing package for optical communication capable of preventing the above.
上記目的を達成するため、請求項1記載の発明である光通信用半導体素子収納パッケージは、内部に光通信用の半導体素子を収納するためのキャビティが設けられる光通信用半導体素子収納パッケージにおいて、前面に光信号を通すための貫通孔が穿設され底面に切り欠き部が設けられた略箱型の金属製の基体と、半導体素子に導通するとともに切り欠き部からその一部を露出する導体配線パターンと、この導体配線パターンを基体から絶縁可能にキャビティ内に設置されるセラミック製の絶縁体と、切り欠き部から露出する導体配線パターンに導通するように一端が絶縁体に接合され他端が基体の縁部から外側に向かって延設されるリードとを備え、このリードは基体の縁部から延設された部分が平面視略クランク状に形成されたことを特徴とするものである。
このような構造の光通信用半導体素子収納パッケージにおいては、プリント基板の撓み等に伴うリードの変形によって絶縁体との接合部に生じる応力が、クランク状に形成された部分により緩和されるという作用を有する。これにより、絶縁体に対してリードが剥離し難くなる。
To achieve the above object, the optical communication semiconductor element storage package according to claim 1 is an optical communication semiconductor element storage package in which a cavity for storing an optical communication semiconductor element is provided. A substantially box-shaped metal base having a through-hole for passing an optical signal on the front surface and a notch on the bottom surface, and a conductor that conducts to the semiconductor element and exposes a part of the notch from the notch A wiring pattern, a ceramic insulator installed in the cavity so that the conductor wiring pattern can be insulated from the substrate, and one end joined to the insulator so as to be electrically connected to the conductor wiring pattern exposed from the notch And a lead extending outward from the edge of the base, and the lead extends from the edge of the base in a substantially crank shape in plan view. It is an.
In the optical communication semiconductor element housing package having such a structure, the stress generated in the joint portion with the insulator due to the deformation of the lead due to the bending of the printed circuit board is alleviated by the portion formed in the crank shape. Have This makes it difficult for the lead to peel from the insulator.
また、請求項2記載の発明は、請求項1記載の光光通信用半導体素子収納パッケージにおいて、リードの一端は絶縁体に対してろう付けにより接合されることを特徴とするものである。
このような構造の光通信用半導体素子収納パッケージにおいては、絶縁体に対してリードが剥離し難くなる。
According to a second aspect of the present invention, in the semiconductor optical device storage package for the optical optical communication according to the first aspect, one end of the lead is joined to the insulator by brazing.
In the optical communication semiconductor element housing package having such a structure, the lead is difficult to peel off from the insulator.
以上説明したように、本発明の請求項1に記載の光通信用半導体素子収納パッケージにおいては、プリント基板が撓んだ場合でも、絶縁体に接合されたリード端部に発生する応力を緩和して、リードの剥離を防止できる。 As described above, in the semiconductor device housing package for optical communication according to claim 1 of the present invention, even when the printed circuit board is bent, the stress generated at the end of the lead joined to the insulator is alleviated. Thus, peeling of the lead can be prevented.
本発明の請求項2に記載の光通信用半導体素子収納パッケージによれば、絶縁体に対するリードの剥離を防止でき、製品の信頼性が向上する。 According to the semiconductor device housing package for optical communication according to the second aspect of the present invention, the peeling of the lead from the insulator can be prevented, and the reliability of the product is improved.
本発明の最良の実施の形態に係る光通信用半導体素子収納パッケージの実施例について図1乃至図6を用いて説明する。 An example of a semiconductor device housing package for optical communication according to the best mode of the present invention will be described with reference to FIGS.
図1(a)及び(b)はそれぞれ本発明の最良の実施の形態に係る光通信用半導体素子収納パッケージの表面図及び裏面図である。また、図2(a)乃至(c)は本実施例の光通信用半導体素子収納パッケージの変形例を示す図である。なお、図2(a)乃至(c)は図1(a)において幅0.2mmのリード及びその近傍を部分的に拡大した図に相当する。
図1(a)及び(b)に示すように、本実施例の表面実装型の光通信用半導体素子収納パッケージ1は、KVからなる略箱型の基体2の内部(キャビティ)に半導体素子を収納し、基体2の上部を蓋体9で覆ってキャビティ内の気密性を保つ構造となっている。基体2の前面にはキャビティに連通するように貫通孔が穿設され、光信号を通すケーブル7を固定するKVリング8がこの貫通孔に接合されている。基体2の底面には銅タングステンからなる放熱板3が接合されるとともに切り欠き部10が穿設されている。また、キャビティの内部にはアルミナや窒化アルミニウム等のセラミックからなる絶縁体6が切り欠き部10からその一部を露出した状態で設置されており、絶縁体6には半導体素子と導通する導体配線パターン(図示せず)が形成されている。導体配線パターンは絶縁体6により基体2との絶縁性が完全に保たれており、切り欠き部10からの露出した部分にはタングステンやモリブデン等の高融点金属ペーストが印刷・焼成されて端子部5が形成されている。端子部5には、KVやFe−Ni−Cr合金等の金属部材からなるリード4a(厚さ0.2mm、幅0.3mm)及びリード4b(厚さ0.2mm、幅0.2mm)がろう付け等により接合されており、リード4bは基体2の縁部2aから外側に延設される部分Pが平面視略クランク状、すなわち、リード4bが一旦略90度曲がった後に、再度略90度曲がって最初の延設方向に戻るように形成されている。このように、リード4a,4b及び端子部5は導体配線パターンを介して半導体素子と導通する外部端子を構成している。
FIGS. 1A and 1B are a front view and a back view, respectively, of an optical communication semiconductor element storage package according to the best mode of the present invention. 2A to 2C are views showing modifications of the optical communication semiconductor element housing package of the present embodiment. 2A to 2C correspond to the partially enlarged view of the lead having a width of 0.2 mm and the vicinity thereof in FIG.
As shown in FIGS. 1A and 1B, the surface-mount type optical communication semiconductor element storage package 1 of the present embodiment has a semiconductor element placed inside (cavity) of a substantially box-shaped substrate 2 made of KV. The structure is housed and the upper portion of the base 2 is covered with a lid 9 to keep the airtightness in the cavity. A through hole is formed in the front surface of the base 2 so as to communicate with the cavity, and a KV ring 8 for fixing the cable 7 for passing an optical signal is joined to the through hole. A heat sink 3 made of copper tungsten is joined to the bottom surface of the base 2 and a notch 10 is drilled. In addition, an insulator 6 made of ceramic such as alumina or aluminum nitride is installed inside the cavity in a state where a part of the insulator 6 is exposed from the notch 10, and the insulator 6 has a conductor wiring that is electrically connected to the semiconductor element. A pattern (not shown) is formed. The conductor wiring pattern is completely insulated from the base 2 by the insulator 6, and a high melting point metal paste such as tungsten or molybdenum is printed and baked on the exposed portion from the notch portion 10. 5 is formed. The terminal portion 5 includes a lead 4a (thickness 0.2 mm, width 0.3 mm) and a lead 4b (thickness 0.2 mm, width 0.2 mm) made of a metal member such as KV or Fe—Ni—Cr alloy. The lead 4b is joined by brazing or the like, and the portion P extending outward from the edge 2a of the base 2 is substantially crank-shaped in plan view, that is, after the lead 4b is once bent approximately 90 degrees, the lead 4b is approximately 90 again. It is formed so as to bend and return to the first extending direction. Thus, the leads 4a and 4b and the terminal portion 5 constitute external terminals that are electrically connected to the semiconductor element through the conductor wiring pattern.
なお、リード4bの形状は図1に示すものに限定されない。例えば、リード4bでクランク状に形成される部分Pは、図2(a)に示すように、先端が互いに離れるように曲折されたものであっても良いし、図2(b)及び(c)に示すように、同一方向に曲折されたものであっても良い。さらに、リード4bだけでなく、リード4aについてクランク状に形成された部分を設けても良い。また、リード4a,4bを絶縁体6に接合する方法は、ろう付けに限定されるものではなく、適宜変更可能である。なお、以下に説明する光通信用半導体素子収納パッケージ1の作用及び効果は、リード4a,4bがろう付け以外の方法によって接合された場合であっても同様に発揮される。 The shape of the lead 4b is not limited to that shown in FIG. For example, the portion P formed in a crank shape by the lead 4b may be bent so that the tips are separated from each other as shown in FIG. As shown in FIG. 5, it may be bent in the same direction. Further, not only the lead 4b but also a portion formed in a crank shape with respect to the lead 4a may be provided. Further, the method of joining the leads 4a and 4b to the insulator 6 is not limited to brazing, and can be appropriately changed. Note that the operation and effect of the optical communication semiconductor element housing package 1 described below are similarly exhibited even when the leads 4a and 4b are joined by a method other than brazing.
光通信用半導体素子収納パッケージ1が実装されたプリント基板が撓んだ場合にリード4a,4bに生じる変形について図3を用いて説明する。
図3(a)及び(b)は本実施例の光通信用半導体素子収納パッケージ1においてリード4a,4bと絶縁体6の接合部及びその周辺を拡大した模式図である。なお、図3において、リード4aとリード4bの幅及び厚さは等しいものとする。また、実際には、プリント基板の撓みによってリード4a,4bは接合面全体に亘ってプリント基板から力を受けることになるが、以下、便宜上、それらの力を簡略化し、リード4a,4bは先端に対して下向き(Z軸の正の向き)の力Fのみを受けるものとして説明する。
図3(a)に示すように、リード4aの先端に下向き(Z軸の正の向き)の力Fが加わった場合、リード4aには絶縁体6に接合された固定端に対してX軸を中心としてリード4aを回転させるような曲げモーメントAが発生する。これに対し、図3(b)に示すように、リード4bの先端に下向き(Z軸の正の向き)の力Fが加わった場合には、絶縁体6に接合されたリード4bの固定端に対してX軸を中心としてリード4bを回転させるような曲げモーメントAが発生するとともにY軸を中心としてリード4bをねじるようなねじりモーメントBが発生する。このように、リード4bは曲げに加えてねじりによる変形を生じるため、その先端における撓みは曲げによる変形のみを生じるリード4aに比べて大きい。逆に言えば、プリント基板の撓みに伴ってリード4a,4bが変形し、その先端における撓み量が同じ場合でも、リード4a,4bの先端にそれぞれ加えられている力は同じではなく、一般に、リード4bの先端に加えられている力はリード4aの先端に加えられている力よりも小さい。この場合、リード4bの接合部に発生する応力は、リード4aの接続部に発生する応力よりも小さくなる。すなわち、プリント基板の撓みに伴ってリード4a,4bが、それぞれの先端の撓み量が等しくなるような変形をした場合でも、リード4bはリード4aに比べて絶縁体6に対し、剥離し難い。なお、このような作用は、図3に示すようなリード4a,4bの先端に単一の力Fのみが作用する場合に限らず、プリント基板の撓みに伴ってリード4a,4bが接合面全体に亘ってプリント基板から力を受ける場合にも同様に発揮される。
The deformation that occurs in the leads 4a and 4b when the printed circuit board on which the semiconductor element housing package for optical communication 1 is bent will be described with reference to FIG.
FIGS. 3A and 3B are schematic views in which the joint portions of the leads 4a and 4b and the insulator 6 and the periphery thereof are enlarged in the optical communication semiconductor element housing package 1 of the present embodiment. In FIG. 3, it is assumed that the lead 4a and the lead 4b have the same width and thickness. Actually, the leads 4a and 4b receive force from the printed circuit board over the entire joining surface due to the bending of the printed circuit board. However, for the sake of convenience, these forces are simplified, and the leads 4a and 4b In the following description, it is assumed that only a force F that is downward (positive direction of the Z axis) is received.
As shown in FIG. 3A, when a downward force (positive Z-axis direction) F is applied to the tip of the lead 4a, the lead 4a has an X-axis with respect to the fixed end joined to the insulator 6. A bending moment A is generated so as to rotate the lead 4a around the center. On the other hand, as shown in FIG. 3B, when a downward force (positive Z-axis direction) F is applied to the tip of the lead 4b, the fixed end of the lead 4b joined to the insulator 6 is applied. In contrast, a bending moment A that rotates the lead 4b about the X axis is generated, and a torsion moment B that twists the lead 4b about the Y axis is generated. Thus, since the lead 4b is deformed by torsion in addition to bending, the bending at the tip thereof is larger than the lead 4a that only causes deformation by bending. In other words, even when the leads 4a and 4b are deformed as the printed circuit board bends and the amount of bending at the tips thereof is the same, the forces applied to the tips of the leads 4a and 4b are not the same. The force applied to the tip of the lead 4b is smaller than the force applied to the tip of the lead 4a. In this case, the stress generated in the joint portion of the lead 4b is smaller than the stress generated in the connection portion of the lead 4a. That is, even when the leads 4a and 4b are deformed so that the bending amounts of the respective tips become equal with the bending of the printed circuit board, the leads 4b are less likely to peel from the insulator 6 than the leads 4a. Note that this action is not limited to the case where only a single force F acts on the tips of the leads 4a and 4b as shown in FIG. 3, but the leads 4a and 4b are joined to the entire joint surface as the printed circuit board is bent. This is also the case when receiving a force from the printed circuit board over the entire area.
以上説明したように、上記構造の光通信用半導体素子収納パッケージ1においては、プリント基板の撓み等に伴いリード4bと絶縁体6の接合部に発生する応力が、リード4bのクランク状に形成された部分によって緩和されるという作用を有する。これにより、絶縁体6に対してリード4bが剥離し難くなる。また、本実施例の光通信用半導体素子収納パッケージ1においては、ろう付け等の接合により、リード4a,4bが絶縁体6に対して剥離し難くなり、製品の信頼性が向上する。 As described above, in the optical communication semiconductor element housing package 1 having the above structure, the stress generated at the joint between the lead 4b and the insulator 6 due to the bending of the printed circuit board is formed in the crank shape of the lead 4b. It has the effect of being relaxed by the part. This makes it difficult for the lead 4b to be peeled off from the insulator 6. Further, in the optical communication semiconductor element housing package 1 of the present embodiment, the leads 4a and 4b are hardly peeled off from the insulator 6 by bonding such as brazing, and the reliability of the product is improved.
このような作用により、本実施例の光通信用パッケージ1においては、プリント基板の撓みに伴って、リード4a,4bが強制的に曲げられた場合でも、幅の狭いリード4bの剥離を防止できるため、絶縁体6からのリード4a,4bの剥離を防いで製品の信頼性を向上させることができる。 By such an action, in the optical communication package 1 of this embodiment, even when the leads 4a and 4b are forcibly bent along with the bending of the printed circuit board, the narrow lead 4b can be prevented from being peeled off. Therefore, peeling of the leads 4a and 4b from the insulator 6 can be prevented and the reliability of the product can be improved.
次に、リード4a,4bと絶縁体6の接合部に発生する応力に関する数値解析結果について図4乃至図6を用いて説明する。なお、本解析は市販の構造解析用ソフトを用いて実施した。
図4(a)及び(b)は従来技術の光通信用半導体素子収納パッケージにおけるリードと絶縁体の接合部及びその周辺を模式的に示した数値解析用モデルの斜視図である。また、図5(a)及び(b)は本実施例の光通信用半導体素子収納パッケージにおけるリードと絶縁体の接合部及びその周辺を模式的に示した数値解析用モデルの斜視図であり、(c)はリードのクランク形状を示す模式図である。なお、図4(b)及び図5(b)はそれぞれ図4(a)及び図5(a)においてプリント基板を撓ませた状態を示している。
図4及び図5に示すように、従来技術及び本実施例の光通信用半導体素子収納パッケージに係る数値解析モデル11a,11bでは、ともにリード12a,12bの端部上面が絶縁体13にそれぞれ接合されるとともに、リード12a,12bの下面全体がプリント基板14に接合されている。このような数値解析モデル11a,11bにおいて、絶縁体13の端面13a及びプリント基板14の端面14aに対してXYZ方向への移動をそれぞれ拘束するとともに、プリント基板14の端縁14bに対して下向き(Z軸の正の向き)に所定の変位量(1mm)を与えて、リード12a,12bと絶縁体13の接合部に発生する最大応力を数値解析によって求めた。なお、プリント基板14の端縁14bと絶縁体13の端縁13bの距離は5mmである。
図4(a)及び(b)に示す数値解析モデル11aでは、リード12aの長さを3.6mmとし、リード12aの幅を0.3mmとした。また、図5(a)及び(b)に示す数値解析モデル11bでは、リード12bの長さを3.6mmとし、リード12bの幅を0.2mmとするとともに、図5(c)に示す折り曲げ寸法dを後述の7通りに設定した。なお、リード12a,12bにおいて絶縁体13に接合された部分の長さ(張り付け部長さ)は0.6mmである。また、数値解析モデル11bにおいて折り曲げ寸法dを0mmとすることは、数値解析モデル11aにおいてリード12aの幅を0.2mmとすることに相当する。そして、数値解析モデル11a,11bの構成要素の機械的特性は表1に示したとおりである。
Next, numerical analysis results regarding the stress generated at the joint between the leads 4a and 4b and the insulator 6 will be described with reference to FIGS. This analysis was performed using commercially available structural analysis software.
4 (a) and 4 (b) are perspective views of a numerical analysis model schematically showing a joint between a lead and an insulator and the periphery thereof in a conventional semiconductor device housing package for optical communication. FIGS. 5A and 5B are perspective views of a numerical analysis model schematically showing the joint between the lead and the insulator and the periphery thereof in the optical communication semiconductor element housing package of the present embodiment. (C) is a schematic diagram showing a crank shape of a lead. FIGS. 4B and 5B show a state where the printed circuit board is bent in FIGS. 4A and 5A, respectively.
As shown in FIGS. 4 and 5, in the numerical analysis models 11a and 11b according to the prior art and the semiconductor device housing package for optical communication of the present embodiment, the upper surfaces of the end portions of the leads 12a and 12b are bonded to the insulator 13, respectively. In addition, the entire lower surfaces of the leads 12 a and 12 b are bonded to the printed circuit board 14. In such numerical analysis models 11a and 11b, the movement in the XYZ directions is restricted with respect to the end surface 13a of the insulator 13 and the end surface 14a of the printed circuit board 14, respectively, and downward with respect to the edge 14b of the printed circuit board 14 ( A predetermined amount of displacement (1 mm) was applied to the positive direction of the Z axis), and the maximum stress generated at the joint between the leads 12a and 12b and the insulator 13 was determined by numerical analysis. The distance between the edge 14b of the printed circuit board 14 and the edge 13b of the insulator 13 is 5 mm.
In the numerical analysis model 11a shown in FIGS. 4A and 4B, the length of the lead 12a is 3.6 mm, and the width of the lead 12a is 0.3 mm. Also, in the numerical analysis model 11b shown in FIGS. 5A and 5B, the length of the lead 12b is 3.6 mm, the width of the lead 12b is 0.2 mm, and the bending shown in FIG. 5C is performed. The dimension d was set in the following seven ways. In addition, the length (pasting part length) of the part joined to the insulator 13 in the leads 12a and 12b is 0.6 mm. Further, setting the bending dimension d to 0 mm in the numerical analysis model 11b corresponds to setting the width of the lead 12a to 0.2 mm in the numerical analysis model 11a. The mechanical characteristics of the components of the numerical analysis models 11a and 11b are as shown in Table 1.
図6は、図4及び図5の数値解析モデル11a,11bにおいてリード12a,12bと絶縁体13の接合部に発生する最大応力を数値解析によって求めた結果である。横軸は折り曲げ寸法d(図5(c)参照)であり、縦軸はリード12a,12bと絶縁体6の接合部に発生する最大応力である。なお、縦軸は、リード12bで折り曲げ寸法dが0mmのときの最大応力を100%として、相対値で表している。
図6に示すように、数値解析モデル11aにおいてリード12aと絶縁体13の接合部に発生する最大応力は、数値解析モデル11bにおいて折り曲げ寸法dを0mmとした場合にリード12bと絶縁体13の接合部に発生する最大応力の86%となっている。なお、既に述べたように、数値解析モデル11bで折り曲げ寸法dが0mmのときの結果と、数値解析モデル11aでリード12aの幅が0.2mmのときの結果は同じである。すなわち、リード12aで幅が0.2mmの場合には、幅が0.3mmの場合に比べてリード12aと絶縁体13の接合部に発生する応力が大きい。従って、リード12aの幅が狭いと、プリント基板14が撓んだときに絶縁体13から剥離し易いといえる。
一方、数値解析モデル11bでは、折り曲げ寸法dを長くするに従って、リード12bと絶縁体13の接合部に発生する最大応力が小さくなっている。そして、折り曲げ寸法dを0.35mmにすると、数値解析モデル11a(リード12aの幅は0.3mm)の結果とほぼ一致する。この場合、リード12bと絶縁体13の接合部の最大応力は、数値解析モデル11aにおけるリード12aと絶縁体13の接合部の最大応力と略等しい。これは、プリント基板14の撓みによってリード12bの接合部に発生する応力が、リード12bでクランク状に形成された部分によって緩和されることを示している。
FIG. 6 shows the result of numerical analysis of the maximum stress generated at the joint between the leads 12a and 12b and the insulator 13 in the numerical analysis models 11a and 11b of FIGS. The horizontal axis is the bending dimension d (see FIG. 5C), and the vertical axis is the maximum stress generated at the joint between the leads 12a and 12b and the insulator 6. The vertical axis represents the relative value with the maximum stress when the bending dimension d of the lead 12b is 0 mm as 100%.
As shown in FIG. 6, the maximum stress generated at the joint between the lead 12a and the insulator 13 in the numerical analysis model 11a is the joint between the lead 12b and the insulator 13 when the bending dimension d is 0 mm in the numerical analysis model 11b. This is 86% of the maximum stress generated in the part. As already described, the result when the bending dimension d is 0 mm in the numerical analysis model 11b and the result when the lead 12a width is 0.2 mm in the numerical analysis model 11a are the same. That is, when the width of the lead 12a is 0.2 mm, the stress generated at the joint between the lead 12a and the insulator 13 is larger than when the width is 0.3 mm. Therefore, if the width of the lead 12a is narrow, it can be said that it is easy to peel from the insulator 13 when the printed circuit board 14 is bent.
On the other hand, in the numerical analysis model 11b, the maximum stress generated at the joint between the lead 12b and the insulator 13 decreases as the bending dimension d increases. When the bending dimension d is set to 0.35 mm, the result almost coincides with the result of the numerical analysis model 11a (the width of the lead 12a is 0.3 mm). In this case, the maximum stress at the joint between the lead 12b and the insulator 13 is substantially equal to the maximum stress at the joint between the lead 12a and the insulator 13 in the numerical analysis model 11a. This indicates that the stress generated in the joint portion of the lead 12b due to the bending of the printed circuit board 14 is relieved by the portion formed in the crank shape in the lead 12b.
以上説明したように、請求項1及び請求項2に記載された発明は、光通信用半導体素子収納パッケージに限らず、セラミックにリードが接合される構造の端子部を備えたあらゆる機器に対して適用可能である。 As described above, the inventions described in claims 1 and 2 are not limited to the optical communication semiconductor element housing package, but can be applied to any device having a terminal portion having a structure in which leads are joined to ceramic. Applicable.
1…光通信用半導体素子収納パッケージ 2…基体 2a…縁部 3…放熱板 4a,4b…リード 5…端子部 6…絶縁体 7…ケーブル 8…KVリング 9…蓋体 10…切り欠き部 11a,11b…数値解析モデル 12a,12b…リード 13…絶縁体 13a…端面 13b…端縁 14…プリント基板 14a…端面 14b…端縁 51…光通信用パッケージ 52…基体 53…放熱板 54a,54b…リード 55…端子部 56…絶縁体 57…ケーブル 58…KVリング 59…蓋体 60…切り欠き部 d…折り曲げ寸法
DESCRIPTION OF SYMBOLS 1 ... Optical element semiconductor package 2 ... Base | substrate 2a ... Edge part 3 ... Heat sink 4a, 4b ... Lead 5 ... Terminal part 6 ... Insulator 7 ... Cable 8 ... KV ring 9 ... Cover 10 ... Notch part 11a , 11b ... Numerical analysis model 12a, 12b ... Lead 13 ... Insulator 13a ... End face 13b ... End edge 14 ... Printed circuit board 14a ... End face 14b ... End edge 51 ... Optical communication package 52 ... Base 53 ... Heat sink 54a, 54b ... Lead 55 ... Terminal part 56 ... Insulator 57 ... Cable 58 ... KV ring 59 ... Lid 60 ... Notch part d ... Bending dimension
Claims (2)
2. The semiconductor element storage package for optical communication according to claim 1, wherein one end of the lead is joined to the insulator by brazing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008051231A JP2009212161A (en) | 2008-02-29 | 2008-02-29 | Semiconductor device storage package for optical communication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008051231A JP2009212161A (en) | 2008-02-29 | 2008-02-29 | Semiconductor device storage package for optical communication |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009212161A true JP2009212161A (en) | 2009-09-17 |
Family
ID=41185053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008051231A Pending JP2009212161A (en) | 2008-02-29 | 2008-02-29 | Semiconductor device storage package for optical communication |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009212161A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100096683A1 (en) * | 2008-10-21 | 2010-04-22 | Macronix International Co., Ltd. | Structure of semiconductor device |
CN102967906A (en) * | 2012-11-29 | 2013-03-13 | 中国电子科技集团公司第十三研究所 | Packaging shell for semiconductor photoelectric module |
-
2008
- 2008-02-29 JP JP2008051231A patent/JP2009212161A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100096683A1 (en) * | 2008-10-21 | 2010-04-22 | Macronix International Co., Ltd. | Structure of semiconductor device |
US8390049B2 (en) * | 2008-10-21 | 2013-03-05 | Macronix International Co., Ltd. | Structure of semiconductor device |
CN102967906A (en) * | 2012-11-29 | 2013-03-13 | 中国电子科技集团公司第十三研究所 | Packaging shell for semiconductor photoelectric module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2017090651A1 (en) | Electronic component mounting package and electronic device | |
JP6043049B2 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
JP2005039168A (en) | Ceramic package and tantalum electrolytic capacitor using the same | |
JP2009212161A (en) | Semiconductor device storage package for optical communication | |
JP5717414B2 (en) | Semiconductor storage package and semiconductor device including the same | |
JP2006332599A (en) | Electronic device | |
JP5721359B2 (en) | Semiconductor device substrate and semiconductor device including the same | |
JP2022173218A (en) | Substrate for mounting light-emitting element, and light-emitting device | |
JP2007281245A (en) | Electronic apparatus | |
JP2009283898A (en) | Electronic part container, package for storing electronic part using the same and electronic device | |
JP2007281245A5 (en) | ||
JP2010135711A (en) | Electronic component storage package | |
JP2010161100A (en) | Ceramic package for storing electronic component | |
JP2007012718A (en) | Electronic component housing package and electronic device | |
JP4969522B2 (en) | Electronic element carrier | |
JP3984107B2 (en) | Manufacturing method of high-frequency semiconductor element storage package | |
JP2005072421A (en) | Package for housing electronic component and electronic device | |
JP2014049563A (en) | Package for housing electronic component and mounting structure | |
JP3527902B2 (en) | Semiconductor element storage package and semiconductor device | |
JP5274434B2 (en) | Electronic component storage package | |
JP2010153452A (en) | High-frequency circuit device | |
JP2006114601A (en) | Package for lid body and electronic component | |
JP5084382B2 (en) | Electronic component storage package | |
JP2007180919A (en) | Piezoelectric device and manufacturing method thereof | |
JP3709168B2 (en) | Semiconductor element storage package and semiconductor device |