JP2009202612A - Electric power steering device - Google Patents

Electric power steering device Download PDF

Info

Publication number
JP2009202612A
JP2009202612A JP2008043771A JP2008043771A JP2009202612A JP 2009202612 A JP2009202612 A JP 2009202612A JP 2008043771 A JP2008043771 A JP 2008043771A JP 2008043771 A JP2008043771 A JP 2008043771A JP 2009202612 A JP2009202612 A JP 2009202612A
Authority
JP
Japan
Prior art keywords
mcu
synchronization signal
clock
main mcu
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008043771A
Other languages
Japanese (ja)
Inventor
Nobuaki Kogure
伸昭 木暮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSK Ltd
Original Assignee
NSK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSK Ltd filed Critical NSK Ltd
Priority to JP2008043771A priority Critical patent/JP2009202612A/en
Publication of JP2009202612A publication Critical patent/JP2009202612A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Steering Control In Accordance With Driving Conditions (AREA)
  • Power Steering Mechanism (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electric power steering device offering higher reliability by detecting a clock anomaly of a main MCU accurately and efficiently by an auxiliary MCU. <P>SOLUTION: The auxiliary MCU 110 contains a timer 112 for dispatching a pulse signal at time intervals predetermined times longer than a synchronizing signal and a clock synchronizing signal monitor 115 for counting the number of pulse signals from the timer 112 and detecting the clock anomaly of the main MCU 100 by comparing the count value and the time intervals of the synchronizing signal. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、車両の操舵系にモータによる操舵補助力を付与するようにした電動パワーステアリング装置に関し、特に電動パワーステアリング装置に備えられた制御用コンピュータ（ＣＰＵ、ＭＰＵ（Micro Processor Unit）、ＭＣＵ（Micro Controller Unit）など）のクロック異常を精度良く効率的に検出して信頼性を高めた電動パワーステアリング装置に関する。   The present invention relates to an electric power steering apparatus in which a steering assist force by a motor is applied to a steering system of a vehicle, and in particular, a control computer (CPU, MPU (Micro Processor Unit), MCU ( The present invention relates to an electric power steering apparatus that detects a clock abnormality of a Micro Controller Unit) etc. with high accuracy and efficiently.

車両のステアリング装置をモータの回転力で補助負荷付勢する電動パワーステアリング装置は、モータの駆動力を減速機を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に補助負荷付勢するようになっている。かかる従来の電動パワーステアリング装置は、アシストトルク（操舵補助力）を正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、電流指令値とモータ電流値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデュ−ティ比の調整で行っている。   An electric power steering device for energizing a vehicle steering device with an auxiliary load by the rotational force of a motor energizes an auxiliary load to a steering shaft or a rack shaft by a transmission mechanism such as a gear or a belt via a reduction gear. It is supposed to be. Such a conventional electric power steering apparatus performs feedback control of motor current in order to accurately generate assist torque (steering assist force). In feedback control, the motor applied voltage is adjusted so that the difference between the current command value and the motor current value becomes small. Generally, the adjustment of the motor applied voltage is a duty of PWM (pulse width modulation) control. The ratio is adjusted.

ここで、電動パワーステアリング装置の一般的な構成を図４に示して説明すると、ハンドル１のコラム軸２は減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、ハンドル１の操舵トルクを検出するトルクセンサ１０が設けられており、ハンドル１の操舵力を補助するモータ２０が、減速ギア３を介してコラム軸２に連結されている。パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１４から電力が供給されると共に、イグニッションキー１１を経てイグニッション信号が入力され、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴｈと車速センサ１２で検出された車速Ｖｈとに基づいてアシスト指令の操舵補助指令値Ｉの演算を行い、演算された操舵補助指令値Ｉに基づいてモータ２０に供給する電流を制御する。   Here, the general configuration of the electric power steering apparatus will be described with reference to FIG. It is connected to. The column shaft 2 is provided with a torque sensor 10 that detects the steering torque of the handle 1, and a motor 20 that assists the steering force of the handle 1 is connected to the column shaft 2 via the reduction gear 3. A power is supplied from the battery 14 to the control unit 30 that controls the power steering device, and an ignition signal is input through the ignition key 11. The control unit 30 detects the steering torque Th detected by the torque sensor 10 and the vehicle speed. A steering assist command value I of the assist command is calculated based on the vehicle speed Vh detected by the sensor 12, and a current supplied to the motor 20 is controlled based on the calculated steering assist command value I.

図５はコントロールユニット３０の構成例を示しており、コントロールユニット３０は、操舵トルクＴｈ、車速Ｖｈ、モータ電流ｉやモータ角度θに基づいてフィードバック制御や電流制御、演算処理等を実施する制御装置として主ＭＣＵ１００と、主ＭＣＵ１００と同様の制御や演算処理を行って信頼性を高めるために相互監視する副ＭＣＵ１１０と、主ＭＣＵ１００からのカウンタクリア信号ＣＬＲに基づいてのハングアップや暴走等による異常を検出した場合に、リセット信号Ｒｓを出力して主ＭＣＵ１００に入力すると共に、モータ２０を停止させるモータ停止信号Ａｓを出力してＦＥＴプリドライバ回路３７に入力するＷＤＴ（Watch Dog Timer）３５と、主ＭＣＵ１００からの通電信号Ｄｕ、Ｄｖ、Ｄｗに基づいて正の駆動信号Ｕｐ、Ｖｐ、Ｗｐ及び負の駆動信号Ｕｎ、Ｖｎ、Ｗｎを３相ＦＥＴブリッジのモータ駆動回路（インバータ）３６に入力し、モータ駆動回路３６の各ＦＥＴをＯＮ／ＯＦＦ制御することでモータ２０を駆動制御するＦＥＴプリドライバ回路３７と、モータ２０への３相電流（Ｉｕ、Ｉｖ、Ｉｗ）に基づいてモータ電流ｉを検出するモータ電流検出回路３８と、モータ２０に回転角センサとして取付けられたレゾルバ２１からの出力信号に基づいてモータ角度θを検出する位置検出回路３９と、バッテリ１４からの電源電圧Ｖを主ＭＣＵ１００からのスイッチ信号ＳＷによってモータ駆動回路３６に供給するスイッチ回路３１とで構成されている。また、モータ２０へ供給される電流Ｉｕ及びＩｗはそれぞれ電流検出部３２Ｕ及び３２Ｗで検出され、モータ電流検出回路３８に入力される構成となっている。   FIG. 5 shows a configuration example of the control unit 30. The control unit 30 performs feedback control, current control, arithmetic processing, and the like based on the steering torque Th, the vehicle speed Vh, the motor current i, and the motor angle θ. As a result, the main MCU 100, the sub-MCU 110 that performs the same control and arithmetic processing as the main MCU 100 and performs mutual monitoring to improve reliability, and an abnormality caused by a hang-up or runaway based on the counter clear signal CLR from the main MCU 100 If detected, a reset signal Rs is output and input to the main MCU 100, and a motor stop signal As for stopping the motor 20 is output and input to the FET pre-driver circuit 37, and a main watch dog timer (WDT) 35; Based on the energization signals Du, Dv, Dw from the MCU 100, the positive drive signal Up, Vp, Wp and negative drive signals Un, Vn, Wn are input to a motor drive circuit (inverter) 36 of a three-phase FET bridge, and the motor 20 is driven and controlled by ON / OFF control of each FET of the motor drive circuit 36. FET pre-driver circuit 37 that performs, motor current detection circuit 38 that detects motor current i based on three-phase current (Iu, Iv, Iw) to motor 20, and resolver 21 that is attached to motor 20 as a rotation angle sensor The position detection circuit 39 detects the motor angle θ based on the output signal from the power supply, and the switch circuit 31 supplies the power supply voltage V from the battery 14 to the motor drive circuit 36 by the switch signal SW from the main MCU 100. Yes. Further, the currents Iu and Iw supplied to the motor 20 are detected by current detection units 32U and 32W, respectively, and input to the motor current detection circuit 38.

主ＭＣＵ１００は、車種固有のＩＤやパラメータ等を書き換え可能に記憶保持するＥＥＰＲＯＭ（Electronically Erasable Programmable ＲＯＭ）１８０と、ＣＡＮ（Controller Area Network）に接続された各種センサ系の情報を送受する入出力インタフェース（Ｉ／Ｆ）１０２と、制御プログラムやパラメータ等の固定値を格納するＲＯＭ１０６と、操舵トルクＴｈ、モータ電流ｉ、モータ角度θ等のアナログ信号をデジタル信号に変換するＡ／Ｄ変換器１０３と、ＥＥＰＲＯＭ１８０やＲＯＭ１０６に格納された制御プログラムやパラメータ等に基づいて演算処理するＣＰＵ１０１と、ＣＰＵ１０１の演算処理結果を一時的に記憶保持するＲＡＭ１０７とで構成され、双方向性コモンバス１０８によって相互に接続されている。また、主ＭＣＵ１００と副ＭＣＵ１１０とは、クロック同期式で相互通信可能な状態で接続されており、主ＭＣＵ１００は、後述するクロック制御部によって任意の周波数に調整された動作クロックでＣＰＵ１０１によって演算処理を実行し、副ＭＣＵ１１０とクロック同期式の通信を実行する際には、副ＭＣＵ１１０に通信要求を通知した後、予め設定された所定の周期でＨｉｇｈ／Ｌｏｗとを繰り返す同期信号ＣＳを副ＭＣＵに送信する。つまり、主ＭＣＵ１００は、副ＭＣＵ１１０に対して、同期信号ＣＳに合わせてデータＤ１を副ＭＣＵ１１０へ送信する。一方、副ＭＣＵ１１０は、受信した同期信号ＣＳに合わせて主ＭＣＵ１００からデータＤ１を受信すると共に、データＤ２を主ＭＣＵ１００へ送信し、副ＭＣＵ１１０と相互通信可能に構成されている。   The main MCU 100 is an EEPROM (Electronically Erasable Programmable ROM) 180 that stores and holds rewritable IDs and parameters unique to the vehicle type, and an input / output interface (transmission / reception information) connected to a CAN (Controller Area Network). I / F) 102, a ROM 106 that stores fixed values such as control programs and parameters, an A / D converter 103 that converts analog signals such as steering torque Th, motor current i, and motor angle θ into digital signals, The CPU 101 is configured to perform arithmetic processing based on control programs and parameters stored in the EEPROM 180 and the ROM 106, and the RAM 107 temporarily stores and holds the arithmetic processing results of the CPU 101, and is connected to each other by a bidirectional common bus 108. Yes. The main MCU 100 and the sub MCU 110 are connected in a state where they can communicate with each other in a clock synchronous manner, and the main MCU 100 performs arithmetic processing by the CPU 101 with an operation clock adjusted to an arbitrary frequency by a clock control unit to be described later. When executing the clock synchronous communication with the secondary MCU 110, after sending a communication request to the secondary MCU 110, a synchronization signal CS that repeats High / Low at a preset predetermined cycle is transmitted to the secondary MCU. To do. That is, the main MCU 100 transmits data D1 to the sub MCU 110 in accordance with the synchronization signal CS. On the other hand, the secondary MCU 110 is configured to receive data D1 from the main MCU 100 in accordance with the received synchronization signal CS, and transmit data D2 to the main MCU 100 so as to be able to communicate with the secondary MCU 110.

副ＭＣＵ１１０は、制御プログラムやパラメータ等の固定値を格納するＲＯＭ１１６と、Ｄ／Ａ変換器１１８からのアナログ信号Ｓａをデジタル信号に変換するＡ／Ｄ変換器１１３と、ＲＯＭ１１６に格納された制御プログラムやパラメータ等に基づいて演算処理するＣＰＵ１１１と、ＣＰＵ１１１の演算処理結果を一時的に記憶保持するＲＡＭ１１７とで構成されている。さらに副ＭＣＵ１１０は、上述したように主ＭＣＵ１００との間でクロック同期式の通信を行っており、主ＭＣＵ１００から通信要求の通知を受けると、同期信号ＣＳに合わせて主ＭＣＵ１００からのデータＤ１を受信すると共に、主ＭＣＵ１００へデータＤ２を送信し、主ＭＣＵ１００と相互通信可能に構成されている。   The sub MCU 110 includes a ROM 116 for storing fixed values such as control programs and parameters, an A / D converter 113 for converting the analog signal Sa from the D / A converter 118 into a digital signal, and a control program stored in the ROM 116. CPU 111 that performs arithmetic processing based on parameters and parameters, and RAM 117 that temporarily stores and holds the arithmetic processing results of CPU 111. Further, the sub MCU 110 performs clock synchronous communication with the main MCU 100 as described above. Upon receiving a communication request notification from the main MCU 100, the sub MCU 110 receives the data D1 from the main MCU 100 in accordance with the synchronization signal CS. At the same time, data D2 is transmitted to the main MCU 100 so that it can communicate with the main MCU 100.

このように構成された主ＭＣＵ１００と副ＭＣＵ１１０において、副ＭＣＵ１１０は、デジタル出力部１１２から所定のデジタル信号が出力されると、Ｄ／Ａ変換器１１８によって変換されたアナログ信号Ｓａが主ＭＣＵ１００のＡ／Ｄ変換器１０３に入力されると共に、副ＭＣＵ１１０のＡ／Ｄ変換器１１３に入力されて再度デジタル信号に変換される。主ＭＣＵ１００は、副ＭＣＵ１１０から入力されたアナログ信号ＳａをＡ／Ｄ変換器１０３でデジタル信号に変換して所定の演算を行い、同期信号ＣＳに合わせて演算結果を副ＭＣＵ１１０に入力する。また、副ＭＣＵ１１０は、アナログ信号Ｓａを自身のＡ／Ｄ変換器１１３でデジタル信号に変換して主ＭＣＵ１００と同様の演算を行い、同期信号ＣＳに合わせて演算結果を主ＭＣＵ１００に入力する。そして、主ＭＣＵ１００は、自身の演算結果と副ＭＣＵ１１０から入力された演算結果とを比較して誤差がないか確認し、同様に副ＭＣＵ１１０は、自身の演算結果と主ＭＣＵ１００から入力された演算結果とを比較して誤差がないか確認することで、主ＭＣＵ１００と副ＭＣＵ１１０とが相互監視を行う２重系となっている。例えば、主ＭＣＵ１００の演算結果と副ＭＣＵ１１０の演算結果が相違し、システム異常と判断してアシストを停止する必要がある重大な異常を検出した場合には、主ＭＣＵ１００はスイッチ信号ＳＷを出力し、スイッチ回路３１をＯＦＦにしてモータ駆動回路３６への電源電圧Ｖの供給を遮断する。   In the main MCU 100 and the sub MCU 110 configured as described above, when a predetermined digital signal is output from the digital output unit 112, the sub MCU 110 converts the analog signal Sa converted by the D / A converter 118 into the A of the main MCU 100. In addition to being input to the / D converter 103, it is also input to the A / D converter 113 of the sub MCU 110 and converted again into a digital signal. The main MCU 100 converts the analog signal Sa input from the sub MCU 110 into a digital signal by the A / D converter 103 and performs a predetermined calculation, and inputs the calculation result to the sub MCU 110 according to the synchronization signal CS. Further, the sub MCU 110 converts the analog signal Sa into a digital signal by its own A / D converter 113 and performs the same calculation as that of the main MCU 100, and inputs the calculation result to the main MCU 100 in accordance with the synchronization signal CS. Then, the main MCU 100 compares its own calculation result with the calculation result input from the sub-MCU 110 to check whether there is an error. Similarly, the sub-MCU 110 similarly calculates its own calculation result and the calculation result input from the main MCU 100. And confirming that there is no error, the main MCU 100 and the sub MCU 110 have a dual system in which mutual monitoring is performed. For example, when the calculation result of the main MCU 100 and the calculation result of the sub MCU 110 are different and a serious abnormality that is determined to be a system abnormality and the assist needs to be stopped is detected, the main MCU 100 outputs the switch signal SW, The switch circuit 31 is turned off to cut off the supply of the power supply voltage V to the motor drive circuit 36.

このような、２つのＭＣＵを搭載した電動パワーステアリング装置では、上述の２つのＭＣＵによる相互監視によって監視を行うほか、主ＭＣＵが故障した場合には、電動パワーステアリング装置のシステムが中断されないようにするため、副ＭＣＵが主ＭＣＵの演算を肩代わりするように切替制御を行うものがある。つまり、副ＭＣＵが主ＭＣＵと同様の演算を行うと共に、主ＭＣＵによって求められた演算値と副ＭＣＵによって求められた演算値とを選択的に切替える切替ロジックを備えて構成され、異常が検出された場合、正常なＭＣＵからの演算値を採用するものがある。   In such an electric power steering apparatus equipped with two MCUs, monitoring is performed by mutual monitoring by the two MCUs described above, and when the main MCU fails, the system of the electric power steering apparatus is not interrupted. For this reason, there is one that performs switching control so that the sub MCU takes over the calculation of the main MCU. That is, the sub MCU performs the same calculation as that of the main MCU, and includes a switching logic that selectively switches between the calculation value obtained by the main MCU and the calculation value obtained by the sub MCU, and an abnormality is detected. In some cases, a calculation value from a normal MCU is used.

この場合、システム全体の故障率は、２つの制御装置（ＭＣＵ）が共に故障する率となり、極めて小さい値とすることができる。しかし、もし２つの制御装置が同時に故障した場合、モータ電流を急激に遮断するので、ハンドルの操舵感覚が急変してしまう問題がある。   In this case, the failure rate of the entire system is a rate at which the two control units (MCUs) both fail, and can be an extremely small value. However, if the two control devices fail at the same time, the motor current is suddenly interrupted, causing a problem that the steering feeling of the steering wheel changes suddenly.

かかる問題を解決する装置として、例えば特開平４−４１９６０号公報（特許文献１）に示される車両用制御装置があり、特許文献１に示される車両用制御装置では、制御装置のマイコンが故障したときに、車両の運転上の危機を生じないようにした。即ち、同じ制御処理を行い正常に一定周期のパルスを出力する２個のマイクロコンピュータと、２個のマイクロコンピュータからの制御出力を選択して制御対象へ印加する切替手段と、制御対象への制御電流供給経路に挿入されたスイッチ手段を備えると共に、各マイクロコンピュータは、相手側マイクロコンピュータの上記パルスの周期若しくは周波数に異常を検出したときは自マイクロコンピュータの制御出力を制御停止時の状態に徐々に近づけかつ上記制御出力が所定の状態になったとき制御停止信号を出力し、上記切替手段は、上記パルスを監視して一方のパルスの周期を出力していない方のマイクロコンピュータからの制御出力を選択して制御対象へ出力し、また両マイクロコンピュータの上記パルスの異常を検出したときあるいは少なくとも一方のマイクロコンピュータより上記制御停止信号が出力されたときは上記スイッチ出力をオフとするようにしている。
特開平４−４１９６０号公報 As an apparatus for solving such a problem, for example, there is a vehicle control apparatus disclosed in Japanese Patent Laid-Open No. 4-41960 (Patent Document 1). In the vehicle control apparatus disclosed in Patent Document 1, a microcomputer of the control apparatus has failed. Occasionally, there was no driving crisis. That is, two microcomputers that perform the same control processing and normally output pulses with a constant period, a switching means that selects and applies control outputs from the two microcomputers to the control target, and control to the control target In addition to the switch means inserted in the current supply path, each microcomputer gradually changes the control output of its own microcomputer to the state at the time of control stop when it detects an abnormality in the pulse period or frequency of the counterpart microcomputer. When the control output approaches a predetermined state, a control stop signal is output, and the switching means monitors the pulse and outputs a control output from the microcomputer that does not output the period of one pulse. Or when it is output to the controlled object, or when an abnormality in the above pulses of both microcomputers is detected. When the control stop signal from the at least one microcomputer is output so that an OFF the switch output.
JP-A-4-41960

しかしながら、特許文献１の装置では、主ＭＣＵ及び副ＭＣＵが同じ制御処理を行って比較すると共に、内蔵されたウォッチドッグタイマによって異常を検出しているが、ウォッチドッグタイマは、ＣＲ発振回路によって発生されるパルス信号に基づいて異常を検出するものや、負荷の少ないプログラム処理でウォッチドッグタイマ機能を実行させて異常を検出するようなものであり、一般的に検出精度が低く、使用環境によっても大きな誤差を生じてしまう恐れがあり、また異常を検出した場合には、直ちにリセット処理を実行してしまうという問題がある。   However, in the device of Patent Document 1, the main MCU and the sub MCU perform the same control processing and compare them, and an abnormality is detected by the built-in watchdog timer, but the watchdog timer is generated by the CR oscillation circuit. Such as detecting an abnormality based on the pulse signal generated, or detecting the abnormality by executing the watchdog timer function with a program processing with a low load, and the detection accuracy is generally low. There is a possibility that a large error may occur, and when an abnormality is detected, there is a problem that reset processing is immediately executed.

ここで、主ＭＣＵ１００のハングアップや暴走等による異常を監視するウォッチドッグタイマの例を図６に示し、さらに詳しく説明する。   Here, an example of a watchdog timer for monitoring an abnormality caused by hang-up or runaway of the main MCU 100 is shown in FIG. 6 and will be described in more detail.

主ＭＣＵ１００に搭載されたクロック制御部１０９は、入力される周波数を逓倍にする逓倍回路や低周波に変換する分周回路によって任意の周波数が得られるように構成されており、発振素子２００から所定の発振周波数ｆ１が入力されると、予め設定された任意の周波数に調整して動作クロックを発生させる。ＣＰＵ１０１は、クロック制御部１０９によって発生された動作クロックに基づいて演算処理を実行し、動作するようになっている。   The clock control unit 109 mounted on the main MCU 100 is configured so that an arbitrary frequency can be obtained by a multiplication circuit that multiplies an input frequency or a frequency division circuit that converts the input frequency to a low frequency. When the oscillation frequency f1 is input, the operation clock is generated by adjusting to an arbitrary preset frequency. The CPU 101 operates by executing arithmetic processing based on the operation clock generated by the clock control unit 109.

ＷＤＴ３５は、ウォッチドッグタイマ機能を備えたＩＣチップの一例であり、監視タイマ３５２は、ＣＲ発振回路３５１のパルス信号Ｐで計数すると共に、設定時間が経過するとタイムアップする機能を備えている。また、監視タイマ３５２の計数値は、主ＭＣＵ１００から予め設定された間隔で入力されるカウンタクリア信号ＣＬＲ（例えば、エッジが１０ｍｓ）によってクリアされるようになっており、設定時間（例えば、マージン１０倍としてエッジが１００ｍｓ）を超えるとタイムアップとなる。つまり、ＷＤＴ３５は、カウンタクリア信号ＣＬＲが設定時間を超えても入力されない場合に、主ＭＣＵ１００の実行プログラムに異常（ハングアップや暴走等）が発生していると判定し、主ＭＣＵ１００のシステムをリセットするリセット信号Ｒｓを出力するようになっている。   The WDT 35 is an example of an IC chip having a watchdog timer function, and the monitoring timer 352 has a function of counting up with the pulse signal P of the CR oscillation circuit 351 and time-up when a set time elapses. The count value of the monitoring timer 352 is cleared by a counter clear signal CLR (for example, an edge is 10 ms) input from the main MCU 100 at a preset interval, and is set for a set time (for example, margin 10). When the edge exceeds 100 ms), the time is up. That is, if the counter clear signal CLR is not input even after the set time has elapsed, the WDT 35 determines that an abnormality (hangup, runaway, etc.) has occurred in the execution program of the main MCU 100 and resets the system of the main MCU 100 The reset signal Rs to be output is output.

ここで、例えば発振素子２００の発振周波数ｆ１を１０ＭＨｚとし、主ＭＣＵ１００のクロック制御部１０９に入力され、クロック制御部１０９において“×４”に逓倍され、４０ＭＨｚに調整された動作クロックによってＣＰＵ１０１が動作している場合、上述した１０ｍｓ毎のカウンタクリア信号ＣＬＲで設定時間１００ｍｓを超えた時点で、異常を検出するようなＷＤＴ３５では、発振素子２００の異常、ＭＣＵ１００と発振素子２００との間に断続的な断線やクロック制御部１０９に異常が発生しても、検出精度が低いことから、その異常を検出することができない。つまり、例えばＭＣＵ１００に搭載されたクロック制御部１０９の異常によって、動作クロック４０ＭＨｚが１０ＭＨｚに低下し、ＣＰＵ１０１の動作が遅くなり、アシストトルクの低下や操舵性が悪化した場合であっても、マージンを１０倍程度に設定されたカウンタクリア信号ＣＬＲでは、クロック異常を検出できずに「正常」と判定してしまう。また、検出精度を上げるためにＷＤＴ３５のマージンを４倍程度に設定した場合、ウォッチドッグタイマでは、異常を検出すると直ちにリセット動作に移行してしまうため、発振素子の異常、発振素子からＭＣＵまでの断続的な断線やクロック制御部の異常等を、余裕を持たせて精度良く検出するには不向きである。   Here, for example, the oscillation frequency f1 of the oscillation element 200 is set to 10 MHz, input to the clock control unit 109 of the main MCU 100, multiplied by “× 4” in the clock control unit 109, and the CPU 101 operates by the operation clock adjusted to 40 MHz. If the WDT 35 detects an abnormality when the counter clear signal CLR every 10 ms described above exceeds the set time of 100 ms, the oscillation element 200 is abnormal, and the MCU 100 and the oscillation element 200 are intermittently connected. Even if a disconnection occurs or an abnormality occurs in the clock control unit 109, the abnormality cannot be detected because the detection accuracy is low. That is, for example, even when the operation clock 40 MHz is reduced to 10 MHz due to an abnormality in the clock control unit 109 mounted on the MCU 100, the operation of the CPU 101 is slowed, and the assist torque is reduced or the steering performance is deteriorated, the margin is reduced. With the counter clear signal CLR set to about 10 times, a clock abnormality cannot be detected and it is determined as “normal”. In addition, when the margin of WDT 35 is set to about 4 times in order to increase the detection accuracy, the watchdog timer immediately shifts to a reset operation when an abnormality is detected. Therefore, an oscillation element abnormality, an oscillation element to MCU It is not suitable for detecting an intermittent disconnection, an abnormality of the clock control unit, etc. with a sufficient margin.

このように、ウォッチドッグタイマは、ＭＣＵによって実施されるプログラムの異常や演算処理のハングアップや暴走等をコストを抑えて容易に検出することはできるが、ＭＣＵの動作クロックや発振素子の周波数となるような高い周波数の異常を、精度良く検出するには不十分であり、またウォッチドッグタイマによって異常が検出されると、直ちにリセット動作に移行されて一時的に制御が停止してしまうため、さらなる改善が望まれている。   As described above, the watchdog timer can easily detect abnormalities in the program executed by the MCU, hang-up or runaway of the arithmetic processing, etc. at a reduced cost, but the operation clock of the MCU and the frequency of the oscillation element It is not enough to detect such high frequency anomalies with high accuracy, and if an anomaly is detected by the watchdog timer, it immediately shifts to reset operation and temporarily stops control. Further improvements are desired.

本発明は上述のような事情によりなされたものであり、本発明の目的は、主ＭＣＵのクロック異常を、副ＭＣＵによって、精度良く効率的に検出することにより、より信頼性の高い電動パワーステアリング装置を提供することにある。   The present invention has been made under the circumstances as described above, and an object of the present invention is to detect a clock abnormality of the main MCU accurately and efficiently by the sub MCU, thereby achieving a more reliable electric power steering. To provide an apparatus.

本発明は、発振素子からの発振信号に基づいて動作クロックを発生するクロック制御部を各々有する主ＭＣＵ及び副ＭＣＵを具備しており、前記主ＭＣＵは、前記副ＭＣＵと相互通信可能にするために同期信号を前記副ＭＣＵに送信する同期信号送信部を備え、前記副ＭＣＵは、前記主ＭＣＵから受信した前記同期信号に合わせて前記主ＭＣＵと前記相互通信を行う同期信号受信部を備え、前記同期信号送信部から前記同期信号受信部へ前記同期信号を送信するクロック信号線を備えた電動パワーステアリング装置に関し、本発明の上記目的は、前記副ＭＣＵが、前記同期信号の所定倍の時間周期でパルス信号を発信するタイマと、前記タイマからのパルス信号を計数すると共に、前記計数値と前記同期信号の時間周期とを比較して前記主ＭＣＵのクロック異常を検出するクロック同期信号監視部とを備えることにより、達成される。   The present invention includes a main MCU and a sub MCU each having a clock control unit that generates an operation clock based on an oscillation signal from an oscillation element, and the main MCU is capable of mutual communication with the sub MCU. A synchronization signal transmission unit that transmits a synchronization signal to the sub MCU, and the sub MCU includes a synchronization signal reception unit that performs the mutual communication with the main MCU according to the synchronization signal received from the main MCU, The electric power steering apparatus includes a clock signal line that transmits the synchronization signal from the synchronization signal transmission unit to the synchronization signal reception unit, and the object of the present invention is that the sub MCU has a time that is a predetermined multiple of the synchronization signal. A timer for transmitting a pulse signal at a period, and counting the pulse signal from the timer, and comparing the count value with the time period of the synchronization signal to compare the main M By providing a clock synchronization signal monitoring section for detecting a U clock abnormality is achieved.

また、本発明の上記目的は、前記副ＭＣＵに入力される前記発振素子の発振周波数が、前記主ＭＣＵに入力される前記発振素子の発振周波数以下であることにより、より効果的に達成される。   The above-mentioned object of the present invention is achieved more effectively by the fact that the oscillation frequency of the oscillation element input to the sub MCU is equal to or lower than the oscillation frequency of the oscillation element input to the main MCU. .

本発明の電動パワーステアリング装置によれば、所定の周期でパルス信号を発信するタイマからのパルス信号を計数し、その計数値と主ＭＣＵからの同期信号とを比較して、主ＭＣＵのクロック異常を検出するクロック信号監視部を設けることによって、主ＭＣＵのクロック制御部の異常、外部の発振素子のクロック異常、外部の発振素子から主ＭＣＵまでの断続的な断線や接触不良などによるクロック異常を精度良く検出することができると共に、主ＭＣＵからの同期信号によって異常を検出するので、コストを抑え、効率良く実施することができ、信頼性の高い電動パワーステアリング装置を提供することができる。また、主ＭＣＵに入力される発振周波数以下の発振素子を副ＭＣＵに用いても十分に精度良く主ＭＣＵのクロック異常を検出できるので、コストを抑え、効率良く主ＭＣＵのクロック異常を検出することができる。   According to the electric power steering apparatus of the present invention, the pulse signal from the timer that transmits the pulse signal at a predetermined cycle is counted, and the count value is compared with the synchronization signal from the main MCU, so that the clock abnormality of the main MCU is detected. By providing a clock signal monitoring unit that detects the clock, abnormalities in the clock control unit of the main MCU, abnormal clocks in the external oscillation element, intermittent disconnection from the external oscillation element to the main MCU, poor contact, etc. While being able to detect with high precision, since abnormality is detected with the synchronizing signal from main MCU, cost can be reduced, it can implement efficiently, and a reliable electric power steering device can be provided. In addition, since the clock abnormality of the main MCU can be detected with sufficient accuracy even if an oscillation element having an oscillation frequency lower than that input to the main MCU is used for the sub MCU, the cost can be reduced and the clock abnormality of the main MCU can be detected efficiently. Can do.

本発明に係る電動パワーステアリング装置は、相互通信が可能な状態で接続された主ＭＣＵと副ＭＣＵとにおいて、同期をとるために主ＭＣＵから副ＭＣＵに送信される同期信号の時間周期を計測することにより、主ＭＣＵのクロック異常（クロック制御部、外部の発振素子、外部の発振素子から主ＭＣＵまでの断続的な断線や接触不良など、以下単に「クロック異常」とする）を検出する。つまり、同期信号は、主ＭＣＵに設けられたクロック制御部からの動作クロックに基づいて、予め設定された所定の周期でＨｉｇｈ／Ｌｏｗとを繰り返す信号であり、その時間周期を副ＭＣＵで監視することにより、主ＭＣＵのクロック異常を検出する。   The electric power steering apparatus according to the present invention measures a time period of a synchronization signal transmitted from the main MCU to the sub MCU for synchronization in the main MCU and the sub MCU connected in a state where mutual communication is possible. Thus, the clock abnormality of the main MCU (clock controller, external oscillation element, intermittent disconnection from the external oscillation element to the main MCU, contact failure, etc., hereinafter simply referred to as “clock abnormality”) is detected. That is, the synchronization signal is a signal that repeats High / Low at a predetermined cycle set based on an operation clock from the clock control unit provided in the main MCU, and the time cycle is monitored by the sub MCU. Thus, the clock abnormality of the main MCU is detected.

先ず、本発明の基本構成となる同期信号によって相互通信可能な主ＭＣＵと副ＭＣＵとを備えた構成の例を図１に示して説明する。また、図１は図５及び図６に対応させて示しており、同一部材には同一符号を付して説明を省略する。   First, an example of a configuration including a main MCU and a sub MCU that can communicate with each other by a synchronization signal, which is a basic configuration of the present invention, will be described with reference to FIG. FIG. 1 is shown corresponding to FIGS. 5 and 6, and the same members are denoted by the same reference numerals and the description thereof is omitted.

副ＭＣＵ１１０のクロック制御部１１９は、主ＭＣＵ１００と同様に、入力された周波数を逓倍にする逓倍回路や低周波に変換する分周回路で構成され、任意の周波数が得られるように構成されており、発振素子２１０から所定の発振周波数ｆ２が入力されると、予め設定された任意の周波数に調整して動作クロックを発生させる。そして、ＣＰＵ１１１は、クロック制御部１１９によって発生された動作クロックで演算処理を実行して動作する。   As with the main MCU 100, the clock control unit 119 of the sub MCU 110 is configured by a multiplier circuit that multiplies the input frequency and a frequency divider circuit that converts the input frequency to a low frequency, and is configured to obtain an arbitrary frequency. When a predetermined oscillation frequency f2 is input from the oscillation element 210, the operation clock is generated by adjusting the frequency to a predetermined frequency. Then, the CPU 111 operates by executing arithmetic processing with the operation clock generated by the clock control unit 119.

また、主ＭＣＵ１００と副ＭＣＵ１１０とは、同期信号ＣＳによって相互通信可能な状態であり、主ＭＣＵ１００から副ＭＣＵ１１０に通信要求を通知した後、主ＭＣＵ１００の同期信号送信部１０４は、データの授受に伴う信号の検出タイミングを知らせるため、同期信号ＣＳをクロック信号線ＣＷを介して副ＭＣＵ１１０の同期信号受信部１１４に送信する。主ＭＣＵ１００は、同期信号ＣＳに合わせてデータＤ１をデータ送信用通信線Ｓｏを介して副ＭＣＵ１１０に送信し、副ＭＣＵ１１０は、同期信号ＣＳに合わせてデータＤ１を主ＭＣＵ１００から受信する。一方、副ＭＣＵ１１０は、同期信号ＣＳに合わせてデータＤ２を主ＭＣＵ１００へ送信し、主ＭＣＵ１００は、同期信号ＣＳに合わせてデータ受信用通信線Ｓｉを介してデータＤ２を副ＭＣＵ１１０から受信する。また、例として同期信号ＣＳの周波数を１ｋＨｚ（１ｍｓで１周期のＨｉｇｈ／Ｌｏｗの信号）として示している。   In addition, the main MCU 100 and the sub MCU 110 are in a state where they can communicate with each other by the synchronization signal CS. After the main MCU 100 notifies the sub MCU 110 of a communication request, the synchronization signal transmission unit 104 of the main MCU 100 accompanies data exchange. In order to notify the detection timing of the signal, the synchronization signal CS is transmitted to the synchronization signal receiving unit 114 of the sub MCU 110 via the clock signal line CW. The main MCU 100 transmits the data D1 to the sub MCU 110 via the data transmission communication line So according to the synchronization signal CS, and the sub MCU 110 receives the data D1 from the main MCU 100 according to the synchronization signal CS. On the other hand, the sub MCU 110 transmits the data D2 to the main MCU 100 according to the synchronization signal CS, and the main MCU 100 receives the data D2 from the sub MCU 110 via the data reception communication line Si according to the synchronization signal CS. In addition, as an example, the frequency of the synchronization signal CS is shown as 1 kHz (High / Low signal of 1 cycle per 1 ms).

このような基本構成に基づいて、以下に本発明の実施の形態を、図面を参照して説明する。   Based on such a basic configuration, an embodiment of the present invention will be described below with reference to the drawings.

図２は本発明の構成例を図５及び図１に対応させて示すブロック図である。   FIG. 2 is a block diagram showing a configuration example of the present invention corresponding to FIG. 5 and FIG.

副ＭＣＵ１１０は、動作クロックに基づいて予め設定された周期でパルス信号を発振するタイマ１１２と、タイマ１１２からのパルス信号に基づいて計数すると共に、その計数値と同期信号受信部１１４において受信される主ＭＣＵ１００からの同期信号ＣＳの時間周期とを比較するクロック同期信号監視部１１５とを更に備える。つまり、同期信号受信部１１４で受信する主ＭＣＵ１００からの同期信号ＣＳの時間周期とタイマ１１２からのパルス信号の計数値とを比較することで、主ＭＣＵ１００のクロック異常を検出する。   The sub MCU 110 oscillates a pulse signal at a preset period based on the operation clock, counts based on the pulse signal from the timer 112, and receives the count value and the synchronization signal receiver 114. A clock synchronization signal monitoring unit 115 that compares the time period of the synchronization signal CS from the main MCU 100 is further provided. That is, the clock abnormality of the main MCU 100 is detected by comparing the time period of the synchronization signal CS received from the main MCU 100 with the synchronization signal receiving unit 114 and the count value of the pulse signal from the timer 112.

例えば、主ＭＣＵ１００からの同期信号ＣＳが、１ｍｓ周期でＨｉｇｈ／Ｌｏｗとを繰り返す信号であり、タイマ１１２が１ｍｓで４回パルス信号を発振する場合、クロック同期信号監視部１１５は、同期信号受信部１１４において受信された同期信号ＣＳの１周期と、タイマ１１２からのパルス信号の計数値とを比較し、同期信号の１周期が、計数値４であれば「正常」であると判定して自身の計数値をクリアし、再び、同期信号ＣＳと計数値との比較を開始する。一方、同期信号ＣＳの１周期が、計数値４を超えた場合や計数値４より小さい場合には「異常」と判定してクロック異常を検出する。   For example, when the synchronization signal CS from the main MCU 100 is a signal that repeats High / Low in a 1 ms cycle, and the timer 112 oscillates a pulse signal four times in 1 ms, the clock synchronization signal monitoring unit 115 includes a synchronization signal receiving unit 114 compares the period of the synchronization signal CS received at 114 with the count value of the pulse signal from the timer 112 and determines that the period of the synchronization signal is “normal” if the period of the synchronization signal is 4 The count value is cleared, and the comparison between the synchronization signal CS and the count value is started again. On the other hand, when one cycle of the synchronization signal CS exceeds the count value 4 or smaller than the count value 4, it is determined as “abnormal” and a clock abnormality is detected.

また、クロック同期信号監視部１１５は、計数値に対してオフセット値を予め設定できるようにする。上述では計数値が４の場合に「正常」と判定したが、計数値が例えば２〜６以内であれば「正常」と判定するように設定できるようにする。このように、計数値に対してオフセット値を付与することにより、クロック異常の検出精度を調整できる。   In addition, the clock synchronization signal monitoring unit 115 allows an offset value to be set in advance for the count value. In the above description, “normal” is determined when the count value is 4, but it can be set to be determined as “normal” when the count value is within 2 to 6, for example. In this way, by adding an offset value to the count value, the clock abnormality detection accuracy can be adjusted.

なお、同期信号ＣＳは、動作クロックよりも低く設定できるため、副ＭＣＵ１１０の発振素子２１０は、主ＭＣＵ１００の発振素子２００と比べて、同等の周波数（ｆ１＝ｆ２）の発振素子、或いは主ＭＣＵ１００の発振素子２００と比べて、低い周波数（ｆ１＞ｆ２）の発信素子でも実施可能である。また、副ＭＣＵ１１０のタイマ１１２は、例えば同期信号の１周期に対して３回以上の所定倍の周期でパルス信号を発振できれば良い。   Since the synchronization signal CS can be set lower than the operation clock, the oscillation element 210 of the sub MCU 110 is compared with the oscillation element 200 of the main MCU 100, or the oscillation element of the main MCU 100 has the same frequency (f1 = f2). Compared with the oscillation element 200, the present invention can also be implemented with a transmission element having a lower frequency (f1> f2). Further, the timer 112 of the sub MCU 110 only needs to be able to oscillate a pulse signal at a predetermined multiple of three or more times with respect to one period of the synchronization signal, for example.

このような構成における動作例を図３のフローチャートに示して説明する。   An example of operation in such a configuration will be described with reference to the flowchart of FIG.

先ず、副ＭＣＵ１１０は、主ＭＣＵ１００から通信要求の通知を受けると、上述の相互通信を開始する。また、通信要求の通知を受けていない場合にはリターンとなる（ステップＳ１０）。   First, when receiving a communication request notification from the main MCU 100, the sub MCU 110 starts the above-described mutual communication. If no communication request notification has been received, a return is returned (step S10).

主ＭＣＵ１００から通信要求の通知を受けた副ＭＣＵ１１０は、主ＭＣＵ１００からクロック信号線ＣＷを介して送信される同期信号ＣＳを同期信号受信部１１４で受信する。また、同期信号ＣＳを受信していない場合にはリターンとなる（ステップＳ１１）。   The secondary MCU 110 that has received the communication request notification from the main MCU 100 receives the synchronization signal CS transmitted from the main MCU 100 via the clock signal line CW by the synchronization signal receiving unit 114. On the other hand, if the synchronization signal CS is not received, a return is made (step S11).

クロック同期信号監視部１１５は、同期信号受信部１１４で受信した同期信号ＣＳの時間周期と、タイマ１１２からのパルス信号に基づく計数値とを比較する。ここで、クロック同期信号監視部１１５は、同期信号ＣＳの時間周期が、予め設定された所定の計数値の範囲内であれば「正常」と判定し、自信の計数値をクリアしてステップＳ１１へ移行する。一方、所定の計数値の範囲外であればステップＳ１３へ移行する（ステップＳ１２）。   The clock synchronization signal monitoring unit 115 compares the time period of the synchronization signal CS received by the synchronization signal receiving unit 114 with the count value based on the pulse signal from the timer 112. Here, if the time period of the synchronization signal CS is within a predetermined count value set in advance, the clock synchronization signal monitoring unit 115 determines “normal”, clears the confidence count value, and performs step S11. Migrate to On the other hand, if it is outside the range of the predetermined count value, the process proceeds to step S13 (step S12).

クロック同期信号監視部１１５は、ステップＳ１２において、同期信号ＣＳの時間周期が所定の計数値の範囲外であったため、主ＭＣＵのクロック異常と判定し（ステップＳ１３）、アシストトルク漸減後、アシストを停止する（ステップＳ１４）。   In step S12, the clock synchronization signal monitoring unit 115 determines that the clock of the main MCU is abnormal because the time period of the synchronization signal CS is outside the range of the predetermined count value (step S13). Stop (step S14).

本発明の前提となる主ＭＣＵと副ＭＣＵとの基本構成の例を示すブロック図である。It is a block diagram which shows the example of the basic composition of main MCU and sub MCU which are the premise of this invention. 本発明に係る主ＭＣＵと副ＭＣＵとの構成例を示すブロック図である。It is a block diagram which shows the structural example of main MCU and sub MCU which concern on this invention. 本発明に係るクロック異常を検出する動作例を示すフローチャートである。It is a flowchart which shows the operation example which detects the clock abnormality which concerns on this invention. 従来の電動パワーステアリング装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the conventional electric power steering apparatus. 従来のコントロールユニットの構成例を示すブロック図である。It is a block diagram which shows the structural example of the conventional control unit. ウォッチドッグタイマを説明するためのブロック図である。It is a block diagram for demonstrating a watchdog timer.

符号の説明Explanation of symbols

１ ハンドル
２ コラム軸
１０ トルクセンサ
１２ 車速センサ
２０ モータ
３０ コントロールユニット
３５ ＷＤＴ
１００ 主ＭＣＵ
１０１ ＣＰＵ
１０４ 同期信号送信部１０４
１０９ クロック制御部
１１０ 副ＭＣＵ
１１１ ＣＰＵ
１１２ タイマ
１１４ 同期信号受信部
１１５ クロック同期信号監視部
１１９ クロック制御部
２００、２０１ 発振素子
３５１ ＣＲ発振回路
３５２ 監視タイマ
1 Handle 2 Column shaft 10 Torque sensor 12 Vehicle speed sensor 20 Motor 30 Control unit 35 WDT
100 Main MCU
101 CPU
104 Synchronization signal transmission unit 104
109 Clock control unit 110 Sub MCU
111 CPU
112 timer 114 synchronization signal receiving unit 115 clock synchronization signal monitoring unit 119 clock control unit 200, 201 oscillation element 351 CR oscillation circuit 352 monitoring timer

Claims (2)

発振素子からの発振信号に基づいて動作クロックを発生するクロック制御部を各々有する主ＭＣＵ及び副ＭＣＵを具備しており、前記主ＭＣＵは、前記副ＭＣＵと相互通信可能にするために同期信号を前記副ＭＣＵに送信する同期信号送信部を備え、前記副ＭＣＵは、前記主ＭＣＵから受信した前記同期信号に合わせて前記主ＭＣＵと前記相互通信を行う同期信号受信部を備え、前記同期信号送信部から前記同期信号受信部へ前記同期信号を送信するクロック信号線を備えた電動パワーステアリング装置において、
前記副ＭＣＵが、前記同期信号の所定倍の時間周期でパルス信号を発信するタイマと、前記タイマからのパルス信号を計数すると共に、前記計数値と前記同期信号の時間周期とを比較して前記主ＭＣＵのクロック異常を検出するクロック同期信号監視部とを備えることを特徴とする電動パワーステアリング装置。 A main MCU and a sub MCU each having a clock control unit that generates an operation clock based on an oscillation signal from an oscillation element, and the main MCU transmits a synchronization signal to enable mutual communication with the sub MCU. A synchronization signal transmitting unit that transmits to the sub MCU, and the sub MCU includes a synchronization signal receiving unit that performs the mutual communication with the main MCU in accordance with the synchronization signal received from the main MCU; In the electric power steering apparatus comprising a clock signal line for transmitting the synchronization signal from the unit to the synchronization signal receiving unit,
The secondary MCU counts the pulse signal from the timer that transmits a pulse signal at a predetermined time period of the synchronization signal, and compares the count value with the time period of the synchronization signal An electric power steering apparatus comprising: a clock synchronization signal monitoring unit that detects a clock abnormality of a main MCU. 前記副ＭＣＵに入力される前記発振素子の発振周波数が、前記主ＭＣＵに入力される前記発振素子の発振周波数以下である請求項１に記載の電動パワーステアリング装置。

The electric power steering apparatus according to claim 1, wherein an oscillation frequency of the oscillation element input to the sub MCU is equal to or lower than an oscillation frequency of the oscillation element input to the main MCU.

JP2008043771A 2008-02-26 2008-02-26 Electric power steering device Pending JP2009202612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008043771A JP2009202612A (en) 2008-02-26 2008-02-26 Electric power steering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008043771A JP2009202612A (en) 2008-02-26 2008-02-26 Electric power steering device

Publications (1)

Publication Number Publication Date
JP2009202612A true JP2009202612A (en) 2009-09-10

Family

ID=41145327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043771A Pending JP2009202612A (en) 2008-02-26 2008-02-26 Electric power steering device

Country Status (1)

Country Link
JP (1) JP2009202612A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011054435A1 (en) 2010-10-22 2012-04-26 Denso Corporation Electronic control unit (ECU) for electric power steering apparatus of vehicle, detects abnormality of microcomputer, based on abnormality information received through clock control and monitoring signal lines
CN102582677A (en) * 2011-01-06 2012-07-18 上海联盛汽车电子有限公司 Electric power-assisted steering system
DE102012105267A1 (en) 2011-06-23 2012-12-27 Denso Corporation Electronic control unit for electrical power steering apparatus used in vehicle, has timer units to perform timing offset process for providing time difference between edge timing of pulse signal and sampling timing of input signal
KR20150012782A (en) * 2013-07-26 2015-02-04 현대모비스 주식회사 Apparatus and Method for timing control of Motor Driven Power Steering Electronic Control Unit
CN104750087A (en) * 2013-12-25 2015-07-01 联创汽车电子有限公司 System and method for diagnosing external clock source
CN114261444A (en) * 2020-09-16 2022-04-01 上海海拉电子有限公司 Clock synchronization method for automobile steering system and automobile steering system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011054435A1 (en) 2010-10-22 2012-04-26 Denso Corporation Electronic control unit (ECU) for electric power steering apparatus of vehicle, detects abnormality of microcomputer, based on abnormality information received through clock control and monitoring signal lines
JP2012089073A (en) * 2010-10-22 2012-05-10 Denso Corp Electronic control unit and motor-driven power steering device using the same
CN102582677A (en) * 2011-01-06 2012-07-18 上海联盛汽车电子有限公司 Electric power-assisted steering system
DE102012105267A1 (en) 2011-06-23 2012-12-27 Denso Corporation Electronic control unit for electrical power steering apparatus used in vehicle, has timer units to perform timing offset process for providing time difference between edge timing of pulse signal and sampling timing of input signal
JP2013006465A (en) * 2011-06-23 2013-01-10 Denso Corp Electronic control device
DE102012105267B4 (en) 2011-06-23 2018-07-12 Denso Corporation Electronic control unit
KR20150012782A (en) * 2013-07-26 2015-02-04 현대모비스 주식회사 Apparatus and Method for timing control of Motor Driven Power Steering Electronic Control Unit
KR102045869B1 (en) 2013-07-26 2019-11-18 현대모비스 주식회사 Apparatus and Method for timing control of Motor Driven Power Steering Electronic Control Unit
CN104750087A (en) * 2013-12-25 2015-07-01 联创汽车电子有限公司 System and method for diagnosing external clock source
CN114261444A (en) * 2020-09-16 2022-04-01 上海海拉电子有限公司 Clock synchronization method for automobile steering system and automobile steering system

Similar Documents

Publication Publication Date Title
US9889881B2 (en) Control apparatus and control method of on-vehicle electronic equipment
JP2009202612A (en) Electric power steering device
JP6311828B2 (en) Control device and control method for in-vehicle electronic device
US8755917B2 (en) Safety control device
EP2341609B1 (en) Motor control device
JP5846342B1 (en) Control device and control method for in-vehicle electronic device
US11554809B2 (en) Steering angle detection device and electric power steering device using same
US20170272025A1 (en) Motor controller
JP2013182477A (en) Microprocessor external monitoring circuit, electronic controller and electrically-driven power steering device
US11084524B2 (en) Motor control device
KR101646210B1 (en) Motor control system for considering functional safety
EP3388280B1 (en) Vehicle control system comprising synchronized control circuits
JPH02148206A (en) Power unit
JP6311693B2 (en) Control device and control method for in-vehicle electronic device
KR101421997B1 (en) Embedded system and method for detecting fault thereof
JP4678482B2 (en) Control device and electric power steering device provided with the same
JP2020048387A (en) Motor control device
JP2018139112A (en) Control apparatus and control method for on-vehicle electronic device