JP2009200839A - Transmitter, receiver, and communications system - Google Patents
Transmitter, receiver, and communications system Download PDFInfo
- Publication number
- JP2009200839A JP2009200839A JP2008040561A JP2008040561A JP2009200839A JP 2009200839 A JP2009200839 A JP 2009200839A JP 2008040561 A JP2008040561 A JP 2008040561A JP 2008040561 A JP2008040561 A JP 2008040561A JP 2009200839 A JP2009200839 A JP 2009200839A
- Authority
- JP
- Japan
- Prior art keywords
- puncturing
- transmission
- unit
- bit string
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
本発明は、最尤系列推定を利用した受信処理を行う通信相手先に対して、情報系列を符号化し、さらに、パンクチャリングを実行して得られたビット列を送信する送信装置、当該送信装置の通信相手先となる受信装置、および通信システムに関する。 The present invention relates to a transmission apparatus that encodes an information sequence and transmits a bit string obtained by executing puncturing to a communication partner that performs reception processing using maximum likelihood sequence estimation, and The present invention relates to a receiving apparatus as a communication partner and a communication system.
従来の最尤系列推定技術の一例として、ビタビアルゴリズムを用いた最尤系列推定装置が下記特許文献１に記載されている。下記特許文献１に記載の最尤系列推定装置は、受信信号のブランチメトリックを算出するブランチメトリック作成回路と、ＡＣＳ（Add-Compare-Select：加算比較選択）処理を行う複数のＡＣＳ回路と、ビタビアルゴリズムのステート数（ＡＣＳ回路の数）と同数の伝送路推定回路と、を備え、ブランチメトリック作成回路から受け取ったブランチメトリックに基づいて各ＡＣＳ回路がパスメトリックを算出し、各伝送路推定回路が、対応するＡＣＳ回路から出力されるパスメトリックと生き残りパスを入力してステートごとに個別に伝送路推定動作を行うことにより、伝送路特性の変動に対する追随特性を改善している。
As an example of a conventional maximum likelihood sequence estimation technique, a maximum likelihood sequence estimation device using a Viterbi algorithm is described in
ここで、上記特許文献１に記載の最尤系列推定装置を適用した受信装置（受信側の通信装置）に対して、送信装置（送信側の通信装置）が任意の符号化率を設定しデータ伝送を行う場合について考える。この場合、送信装置では、送信する情報系列を所定の符号化率で符号化した後、パンクチャリングを実施して符号化率を調整する。一方、受信装置では、送信装置でのパンクチャリング則に従い、デ・パンクチャリング対応の処理を行う。すなわち、送信装置がパンクチャリングした（間引いた）ビットの位置にダミービットを挿入した上で復号処理を行う。このとき、送信装置が採用するパンクチャリング則によっては、受信装置の各伝送路推定回路により推定される伝送路推定値が複数のシンボル間に亘って更新されない場合があり、その結果、伝送路特性の変動に対する追随特性が劣化する、という問題があった。
Here, with respect to a receiving apparatus (receiving-side communication apparatus) to which the maximum likelihood sequence estimating apparatus described in
また、ダミービットを挿入した上で復号処理を行うため、各伝送路推定回路の耐雑音性能が劣化する、という問題があった。 In addition, since the decoding process is performed after inserting the dummy bits, there is a problem that the noise resistance performance of each transmission path estimation circuit deteriorates.
本発明は、上記に鑑みてなされたものであって、パンクチャリングにより符号化率を変更した信号の送受信を行う通信システムにおいて、パンクチャリングによる影響を最小限に抑え、受信側での性能劣化を抑えた伝送路推定、を実現する送信装置を得ることを目的とする。 The present invention has been made in view of the above, and in a communication system that performs transmission / reception of signals whose coding rate has been changed by puncturing, the influence of puncturing is minimized, and performance degradation on the receiving side is reduced. An object of the present invention is to obtain a transmission apparatus that realizes suppressed transmission path estimation.
また、パンクチャリングされた信号を受信する場合であっても特性変動に対する追随特性劣化を抑えて伝送路を推定する受信装置を得ることを目的とする。 It is another object of the present invention to provide a receiving apparatus that estimates a transmission path while suppressing tracking characteristic deterioration due to characteristic fluctuations even when receiving a punctured signal.
上述した課題を解決し、目的を達成するために、本発明は、パンクチャリングを利用して生成した信号を送受信する通信システムの送信側の通信装置が備える送信装置であって、情報系列に基づいて順次生成される符号系列に対して、２つの符号系列に跨った連続する２ビットをパンクチャリングするパンクチャリング手段と、前記パンクチャリング手段がパンクチャリングを実行して得られたビット列に対して変調のためのマッピングを行う変調マッピング手段と、を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a transmission apparatus included in a communication apparatus on a transmission side of a communication system that transmits and receives a signal generated using puncturing, and is based on an information sequence. Puncturing means for puncturing two consecutive bits straddling two code series, and a bit sequence obtained by the puncturing means executing puncturing with respect to a code sequence generated sequentially Modulation mapping means for performing mapping for the above.
この発明によれば、送信装置は、２つの符号系列に跨った２ビットをパンクチャリングすることとしたので、隣り合う符号系列のパンクチャリングされずに残ったビット同一シンボルに割り当てて送信でき、受信側では、同相・直交成分の関係を入れ替える処理が不要となる。この結果、伝送路特性変動に対する追従性能が劣化するのを抑えた復調を実現できる、という効果を奏する。 According to the present invention, since the transmission apparatus punctures 2 bits straddling two code sequences, the transmission device can allocate and transmit to the same symbol remaining without puncturing of adjacent code sequences, and receive On the side, the process of exchanging the relationship between the in-phase and quadrature components becomes unnecessary. As a result, there is an effect that it is possible to realize demodulation that suppresses the deterioration of the follow-up performance with respect to fluctuations in the transmission path characteristics.
以下に、本発明にかかる受信装置、送信装置および通信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of a receiving device, a transmitting device, and a communication device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態１．
図１は、実施の形態１の送信装置の構成例を示す図である。本実施の形態の送信装置は、畳込み符号化部１０、パンクチャリング部２０および変調マッピング部３０を含み、通信装置における送信機としての役割を担う。なお、図１では、本実施の形態における特徴的な動作であるパンクチャリング処理を実現するための構成について示している。
FIG. 1 is a diagram illustrating a configuration example of a transmission apparatus according to the first embodiment. The transmission device of the present embodiment includes a
図１に示した送信装置において、畳込み符号化部１０は、入力信号である情報系列に対して畳込み符号化処理を実行する。パンクチャリング部２０は、畳込み符号化部１０から入力されたビット列に対してパンクチャリングを行い、特定位置のビットが間引かれたビット列を出力する。変調マッピング部３０は、使用する変調方式に従い、パンクチャリング部２０から入力されたビット列のマッピングを行う。なお、「ｐn，ｑn」は、畳込み符号化処理部１０が上記処理を実行して得られるビット列（符号系列）を示し、「Ｉn，Ｑn」は、パンクチャリング部２０がビット列（ｐn，ｑn）に対して上記処理を実行して得られる、パンクチャリングされた（特定のビットが間引かれた）後のビット列を示している。また、「Ｓn」は、変調マッピング部３０が上記処理を実行して生成した送信シンボル列（送信信号）を示している。
In the transmission apparatus illustrated in FIG. 1, the
図２は、実施の形態１の受信装置の構成例を示す図である。本実施の形態の受信装置は、直交検波部６０、デ・パンクチャリング部７０、最尤系列推定部８０および制御部９０を含み、通信装置における受信機としての役割を担う。なお、図２では、本実施の形態における特徴的な動作であるデ・パンクチャリング処理および最尤系列推定処理を実現するための構成について示している。
FIG. 2 is a diagram illustrating a configuration example of the receiving apparatus according to the first embodiment. The receiving apparatus of the present embodiment includes an
図２に示した受信装置において、直交検波部６０は、直交検波を行うことにより受信信号を復調する。デ・パンクチャリング部７０は、制御部９０の指示に従い、直交検波部６０から入力されたビット列に対するデ・パンクチャリングを行う。最尤系列推定部８０は、制御部９０の指示に従い、デ・パンクチャリング部７０から入力されたビット列についての最尤系列推定処理を行う。制御部９０は、デ・パンクチャリング部７０および最尤系列推定部８０に対して動作指示を行う。なお、「Ｒn」は受信信号を示し、「ＲＩn，ＲＱn」は、直交検波部６０が受信信号を検波して得られるビット列を示す。また、「Ｒｐn，Ｒｑn」は、デ・パンクチャリング部７０がビット列（ＲＩn，ＲＱn）に対して上記処理を実行して得られる、デ・パンクチャリングされた（特定位置にビットが挿入された）後のビット列を示し、「Ｄn」は、最尤系列推定部８０が上記処理を実行して得られる判定系列を示している。
In the receiving apparatus shown in FIG. 2, the
つづいて、本実施の形態の送信装置および受信装置の詳細動作について説明する。ここでは、一例として、変調方式をＱＰＳＫ（位相変調）とし、送信装置の畳込み符号化部１０が、符号化率Ｒ＝１／２，拘束長Ｋ＝７で符号化処理を行う場合のデータ伝送動作を図面に基づいて説明する。なお、受信装置は、対向する送信装置（受信信号の送信元の送信装置）がパンクチャリングを行うビットの位置を予め認識しているものとする。
Next, detailed operations of the transmission device and the reception device of the present embodiment will be described. Here, as an example, data when the modulation scheme is QPSK (phase modulation), and the
データ伝送を行う場合、送信側の通信装置を構成する送信装置（図１参照）では、まず、畳込み符号化部１０が、符号化率Ｒ＝１／２，拘束長Ｋ＝７の符号化処理を入力された情報系列に対して行い、入力１ビットに対して２ビットの符号系列（ｐn，ｑn）を生成し、この１ビットを符号化して得られる２ビット単位（符号系列単位）で、パンクチャリング部２０に対して出力する。
When data transmission is performed, in the transmission apparatus (see FIG. 1) constituting the transmission-side communication apparatus, first, the
畳込み符号化部１０からの入力があった場合、パンクチャリング部２０は、入力信号（ｐn，ｑn）に対してパンクチャリングを行い、所望の符号化率となるように調整する。
When there is an input from the
図３−１および図３−２を用いて、本実施の形態におけるパンクチャリング方法を説明する。図３−１は、送信装置が送信する信号の最終的な符号化率（所望符号化率）をＲ＝３／４とする場合のパンクチャリング則の一例を示す図である。図３−１において、“１”はパンクチャリングを行わず、畳込み符号化部１０の出力をそのまま送信するビットを表し、“０”はパンクチャリングを行い、畳込み符号化部１０の出力を送信しないビットを表している。
A puncturing method according to the present embodiment will be described with reference to FIGS. FIG. 3A is a diagram illustrating an example of a puncturing rule when a final coding rate (desired coding rate) of a signal transmitted by the transmission device is R = 3/4. In FIG. 3A, “1” represents a bit for transmitting the output of the
図３−２は、図３−１のパンクチャリング則に従ったパンクチャリング動作を示す図である。図３−２に示したように、パンクチャリング部２０は、入力されたビット列の６ビットごとに、２つの符号系列に跨った連続する２ビットをパンクチャリングする（間引く）。したがって、パンクチャリング部２０へ（ｐn，ｑn）＝（ｐ0，ｑ0），（ｐ1，ｑ1），（ｐ2，ｑ2）が入力された場合、図３−１で示した“０”の位置に対応するｑ1，ｐ2は出力されずに、（Ｉn，Ｑn）＝（ｐ0，ｑ0），（ｐ1，ｑ2）のみが変調マッピング部３０に対して出力される。
FIG. 3-2 is a diagram illustrating a puncturing operation in accordance with the puncturing rule of FIG. 3-1. As illustrated in FIG. 3B, the
パンクチャリング部２０から上記信号が入力された場合、変調マッピング部３０は、入力された（Ｉn，Ｑn）＝（ｐ0，ｑ0），（ｐ1，ｑ2）のＩnを同相成分、Ｑnを直交成分として、ＱＰＳＫに従うシンボルマッピングを行う。なお、この例では、上記パンクチャリングされた２ビットのペア（ｑ1とｐ2）の前後のビットであるｐ1とｑ2が同一シンボルにマッピングされる。
If the signal from the
この結果、上記手順でマッピングされた信号の受信側では、パンクチャリングされずに残った（送信された）各ビットの同相・直交成分の関係を入れ替えずにデ・パンクチャリングすることが可能となり、受信信号が周波数偏差を有する場合でも追従性能が劣化するのを抑えた復調が可能となる。なお、上記パンクチャリング則を使用することとしたので、変調マッピング部３０のマッピング処理においても、ｐ1とｑ2を同一シンボルにマッピングするにあたってこれらの関係を入れ替えるなどの特別な処理は不要である。
As a result, on the receiving side of the signal mapped in the above procedure, it becomes possible to de-puncture without changing the relationship between the in-phase / quadrature components of each bit remaining (transmitted) without being punctured, Even when the received signal has a frequency deviation, it is possible to perform demodulation while suppressing deterioration of the tracking performance. Since the puncturing rule is used, the mapping process of the
上記処理により得られた信号（シンボル列）Ｓnは受信装置に向けて送信され、受信信号Ｒnとして受信側の通信装置を構成する受信装置（図２参照）に到達し、受信装置は、受信信号Ｒnから元の情報系列（送信装置が送信した情報系列）を再生する処理を実行する。 The signal (symbol string) S n obtained by the above process is transmitted to the receiving apparatus, and reaches the receiving device (see FIG. 2) constituting the receiving communication device as the received signal R n, the receiving device, A process of reproducing the original information sequence (information sequence transmitted by the transmission device) from the received signal R n is executed.
Ｒnを受信した受信装置では、まず、直交検波部６０が、受信信号Ｒnに対して直交検波を実行し、受信信号Ｒnを復調する。復調結果は、同相成分および直交成分からなる２ビットの情報（ＲＩn，ＲＱn）としてデ・パンクチャリング部７０へ入力される。
In the receiving apparatus that has received the R n, first
直交検波部６０からの入力があった場合、デ・パンクチャリング部７０は、制御部９０からの指示に従い、入力されたＲＩn系列（同相成分の系列）およびＲＱn系列（直交成分の系列）からなるビット列に対してデ・パンクチャリングを行い、上記送信装置のパンクチャリング部２０でパンクチャリングが実行される前と同じビット数の系列を生成する。具体的には、パンクチャリング部２０によりビットが間引かれ、送信されなかった成分の位置へダミービット“０”を挿入する。図４は、図３−１のパンクチャリング則に従ってパンクチャリングされた信号に対して実行するデ・パンクチャリング動作を示す図であり、この動作は、図３−２で示したパンクチャリング動作の逆の動作である。すなわち、図４に示したデ・パンクチャリング動作では、図３−１に示したパンクチャリング則の“０”が配置されている位置へダミービットを挿入する。デ・パンクチャリングを実行する位置（ダミービットを挿入する位置）は制御部９０から指定される。なお、デ・パンクチャリング部７０がデ・パンクチャリングの実行位置を予め認識しておき、制御部９０が実行位置の指定を行わない構成とすることも可能である。
When there is an input from the
この例では、デ・パンクチャリング部７０により生成され、最尤系列推定部８０に対して出力される信号（Ｒｐn，Ｒｑn）は、｛（ＲＩ0，ＲＱ0），（ＲＩ1，０），（０，ＲＱ2）｝となる。この結果、最尤系列推定部８０へは、Ｒ＝１／２で畳み込み符号化された信号と同じ形式の信号（Ｒｐn，Ｒｑn）が入力されるため、Ｒ＝１／２に対するビタビ復号を行うことが可能となる。
In this example, signals (Rp n , Rq n ) generated by the
デ・パンクチャリング部７０からの入力があった場合、最尤系列推定部８０は、制御部９０から指示されたステップサイズδ（ゲインの一種）のＬＭＳ（Least Mean Square）アルゴリズムによる伝送路推定処理などを実行し、送信系列（送信装置により送信された情報系列）を推定する。なお、制御部９０は、デ・パンクチャリング部７０によるデ・パンクチャリングの実行位置に応じて、上記ステップサイズδを調整する。ステップサイズδの調整動作については後述する。
When there is an input from the
ここで、最尤系列推定部８０の構成および動作について詳細に説明する。図５は、最尤系列推定部８０の構成例を示す図であり、最尤系列推定部８０は、ビタビアルゴリズム処理部８１および複数の伝送路推定部８２−１〜８２−Ｍを備える。なお、伝送路推定部の数はビタビアルゴリズムのステート数と一致し、本実施の形態の例では２（Ｍ＝２）となる。
Here, the configuration and operation of maximum likelihood
ビタビアルゴリズム処理部８１は、デ・パンクチャリング部７０から入力された信号（Ｒｐn，Ｒｑn）および各伝送路推定部から入力された伝送路推定値に基づいて、各ステートの生き残りパスを選択し、対応する伝送路推定部へ出力する。各伝送路推定部は、制御部９０からの制御信号が示すステップサイズδのＬＭＳアルゴリズムを用い、入力信号（Ｒｐn，Ｒｑn）およびビタビアルゴリズム処理部８１から入力された生き残りパスに基づいて伝送路推定値を更新する。
ステップサイズをδとしたＬＭＳアルゴリズムを使用する場合の最尤系列推定部８０のアルゴリズムは次の通りとなる。
The algorithm of maximum likelihood
次式（１）は、ビタビアルゴリズム処理部８１が選択する生き残りパスの時刻ｎのパスメトリックを表す。なお、ｘnはステートを示し、ビタビアルゴリズム処理部８１はすべてのステートについて、生き残りパスのパスメトリックを求める。
The following equation (1) represents the path metric at the time n of the surviving path selected by the Viterbi
上式（１）のＨn［ｘn／ｘn-1］はパスメトリックを示し、これは次式（２）により更新される。 H n [x n / x n-1 ] in the above equation (1) indicates a path metric, which is updated by the following equation (2).
上式（２）のΓn［ｘn／ｘn-1］はブランチメトリックを示し、これは次式（３）により更新される。 In the above equation (2), Γ n [x n / x n-1 ] represents a branch metric, which is updated by the following equation (3).
上式（３）のｇn［ｘn-1］は伝送路推定値を示し、この伝送路推定値は、各伝送路推定部においてＬＭＳアルゴリズムを用いて更新される。伝送路推定値の更新処理は次式（４）で表される。各伝送路推定部（伝送路推定部８２−１〜８２−Ｍ）が対応するステートの伝送路推定値を更新することにより、すべてのステートについての伝送路推定値が得られ、それらはビタビアルゴリズム処理部８１への入力となる。
In the above equation (3), g n [x n-1 ] indicates a transmission path estimation value, and this transmission path estimation value is updated in each transmission path estimation unit using the LMS algorithm. The transmission path estimation value update process is expressed by the following equation (4). Each transmission path estimation unit (transmission path estimation unit 82-1 to 82-M) updates the transmission path estimation value of the corresponding state to obtain transmission path estimation values for all the states, and these are Viterbi algorithms. This is an input to the
ここで、［ｘn］および［ｘn／ｘn-1］はそれぞれ、ステートｘnおよびパス遷移ｘn／ｘn-1により決定される値、ｘn／ｘSV n-1はｘnへの生き残りパス遷移、ｘn-1：ｘSV nはｘnへの生き残りパス遷移上の時刻（ｎ−１）におけるステートであり、Ｈnは時刻ｎにおけるパスメトリックを示す。なお、ステート数はＭV（ただし、この例ではＭ＝２，また、Ｖはビタビアルゴリズムのメモリ長）である。また、ｇは伝送路推定値であり、Ｊは送信系列の推定値である。 Here, [ xn ] and [ xn / xn-1 ] are values determined by the state xn and the path transition xn / xn-1 , respectively, and xn / xSVn -1 is xn X n-1 : x SV n is a state at time (n−1) on the survival path transition to x n , and H n indicates a path metric at time n. The number of states is M V (in this example, M = 2, and V is the memory length of the Viterbi algorithm). Further, g is a transmission path estimation value, and J is a transmission sequence estimation value.
また、上式（４）の伝送路推定値の更新処理で使用されるステップサイズδは、０＜δ＜１で与えられるが、制御部９０は、この範囲内でステップサイズδを適宜変更するようにしてもよい。すなわち、デ・パンクチャリング部７０の出力信号（Ｒｐn，Ｒｑn）である｛（ＲＩ0，ＲＱ0），（ＲＩ1，０），（０，ＲＱ2）｝のうち、各受信信号成分として“０”の無い組合せ（すなわちダミービットを含まない組合せ）のときのステップサイズをδ1とし、各受信信号成分として“０”を含んだ組合せのときのステップサイズはδ2として、０＜δ2＜δ1＜１の関係を満たすようにステップサイズを設定する。
Further, the step size δ used in the update processing of the transmission channel estimation value of the above equation (4) is given by 0 <δ <1, but the
デ・パンクチャリング処理により挿入されたダミービット（“０”）を含んだ受信信号成分の場合、ダミービットは有意な信号成分ではないため、信号対雑音電力の比が悪い状態である。そのため、本実施の形態では、ステップサイズを小さく設定することで、常に同じステップサイズを使用する場合よりも耐雑音性能を向上させる。 In the case of the received signal component including the dummy bit (“0”) inserted by the de-puncturing process, the dummy bit is not a significant signal component, and thus the signal-to-noise power ratio is poor. Therefore, in this embodiment, by setting the step size to be small, the noise resistance performance is improved as compared with the case where the same step size is always used.
なお、上記説明では、最終的な符号化率（所望符号化率）をＲ＝３／４とする場合の例について説明したが、他の符号化率とする場合も同様である。たとえば、所望符号化率をＲ＝５／６とする場合、図６−１に例示したパンクチャリング則に従った動作を行う。図６−２は、図６−１のパンクチャリング則を使用した場合のパンクチャリング動作を示した図であり、パンクチャリングによりｑ1，ｐ2，ｑ3，ｐ4が間引かれる様子を示している。また、図６−３は、所望符号化率をＲ＝６／１０とする場合のパンクチャリング則の一例を示す図であり、このパンクチャリング則を使用した場合のパンクチャリング動作を示した図が図６−４である。 In the above description, an example in which the final coding rate (desired coding rate) is R = 3/4 has been described, but the same applies to other coding rates. For example, when the desired coding rate is R = 5/6, the operation according to the puncturing rule illustrated in FIG. FIG. 6-2 is a diagram showing a puncturing operation when the puncturing rule of FIG. 6-1 is used, and shows how q 1 , p 2 , q 3 , and p 4 are thinned out by puncturing. ing. FIG. 6C is a diagram illustrating an example of a puncturing rule when the desired coding rate is R = 6/10, and a diagram illustrating a puncturing operation when this puncturing rule is used. FIG. 6-4.
このように、本実施の形態の送信装置では、パンクチャリング部がパンクチャリングを行う際に、前段の畳込み符号化部からの２系統の入力信号｛（ｐ1，ｑ1），…，（ｐn-1，ｑn-1），（ｐn，ｑn）に対して、ｑn-1→ｐnの順に連続でパンクチャリングを行うようにした（図３−１，図３−２参照）。これにより、パンクチャリングを実行して得られた信号をマッピングする変調マッピング部では、例えばＱＰＳＫのシンボルマッピングを行う際に、隣り合う符号系列のパンクチャリングされずに残ったビット（符号系列を構成する２ビットのうち、パンクチャリングされなかったビット）を同相成分・直交成分に割り当て１シンボルで送信できる。この結果、上記手順でマッピングされた信号を受信した受信装置では、ｑn-1とｐnの同相・直交成分の関係を入れ替えずにデ・パンクチャリングすることが可能となり、受信信号が周波数偏差を有するような場合でも追従性能が劣化するのを抑えた復調を実現できる。 As described above, in the transmission apparatus according to the present embodiment, when the puncturing unit performs puncturing, the two input signals {(p 1 , q 1 ),. p n-1, q n- 1), (p n, relative to q n), and to perform puncturing in consecutive order q n-1 → p n (FIG. 3-1, FIG. 3-2 reference). As a result, in the modulation mapping unit that maps the signal obtained by executing puncturing, for example, when performing QPSK symbol mapping, bits that remain without being punctured between adjacent code sequences (a code sequence is configured). Of the two bits, bits that have not been punctured) can be assigned to the in-phase component and the quadrature component and transmitted in one symbol. As a result, the receiving apparatus receiving the signal mapped by the procedure, q n-1 and p n it becomes possible to de-puncturing without replacing the relationship of the in-phase and quadrature components of the received signal frequency deviation Even in such a case, it is possible to realize demodulation that suppresses deterioration of the tracking performance.
また、本実施の形態の受信装置では、デ・パンクチャリングにより挿入されたビットを含んだ受信信号成分を用いて伝送路推定を行う場合、ＬＭＳアルゴリズムのステップサイズを通常よりも小さい値に設定することとした。これにより、常に同じステップサイズを使用する場合よりも耐雑音性能を向上させることができる。 Also, in the receiving apparatus according to the present embodiment, when performing transmission path estimation using a received signal component including bits inserted by de-puncturing, the step size of the LMS algorithm is set to a value smaller than usual. It was decided. Thereby, the noise resistance performance can be improved as compared with the case where the same step size is always used.
実施の形態２．
つづいて、実施の形態２について説明する。なお、本実施の形態の送信装置および受信装置の構成は、上述した実施の形態１の送信装置および受信装置と同様である。本実施の形態では、受信装置の最尤系列推定部８０が使用するステップサイズδ（ＬＭＳアルゴリズムのステップサイズδ）の設定方法が実施の形態１と異なる。そのため、他の同一部分についての説明は省略する。
Embodiment 2. FIG.
Next, the second embodiment will be described. The configurations of the transmission device and the reception device of the present embodiment are the same as those of the transmission device and the reception device of the first embodiment described above. In the present embodiment, the setting method of step size δ (step size δ of LMS algorithm) used by maximum likelihood
本実施の形態の制御部９０は、デ・パンクチャリング部７０の出力信号（Ｒｐn，Ｒｑn）である｛（ＲＩ0，ＲＱ0）,（ＲＩ1，０）,（０，ＲＱ2）｝のうち、各受信信号成分として“０”の無い組合せ（ダミービットが挿入されていない組合せ）のときのステップサイズを“δ”とし、各受信信号成分として“０”を含んだ組合せのときのステップサイズを“０”として設定する。すなわち、実施の形態１においてステップサイズを小さい値に設定していたタイミング（条件）で、ステップサイズを“０”とする。換言すれば、実施の形態１において「δ2＝０」を採用した場合に相当する。
このように、本実施の形態の受信装置では、デ・パンクチャリングにより挿入されたビットを含んだ受信信号成分を用いて伝送路推定を行う場合、ＬＭＳアルゴリズムのステップサイズを“０”に設定することとした。これにより、実施の形態１の受信装置と同様に、常に同じステップサイズを使用する場合よりも耐雑音性能を向上させることができる。
As described above, in the receiving apparatus of this embodiment, when performing transmission path estimation using a received signal component including bits inserted by de-puncturing, the step size of the LMS algorithm is set to “0”. It was decided. Thereby, like the receiving apparatus of
以上のように、本発明にかかる送信装置および受信装置は、無線通信システムに有用であり、特に、パンクチャリングの利用に伴う性能劣化を抑えた通信を実現する場合に適している。 As described above, the transmission device and the reception device according to the present invention are useful for a wireless communication system, and are particularly suitable for realizing communication in which performance deterioration due to use of puncturing is suppressed.
１０ 畳込み符号化部
２０ パンクチャリング部
３０ 変調マッピング部
６０ 直交検波部
７０ デ・パンクチャリング部
８０ 最尤系列推定部
８１ ビタビアルゴリズム処理部
８２−１、８２−２、８２−Ｍ 伝送路推定部
９０ 制御部
DESCRIPTION OF
Claims (6)
情報系列に基づいて順次生成される符号系列に対して、２つの符号系列に跨った連続する２ビットをパンクチャリングするパンクチャリング手段と、
前記パンクチャリング手段がパンクチャリングを実行して得られたビット列に対して変調のためのマッピングを行う変調マッピング手段と、
を備えることを特徴とする送信装置。 A transmission device included in a communication device on a transmission side of a communication system that transmits and receives a signal generated using puncturing,
Puncturing means for puncturing two consecutive bits straddling two code sequences with respect to a code sequence sequentially generated based on an information sequence;
Modulation mapping means for performing mapping for modulation on a bit string obtained by the puncturing means performing puncturing;
A transmission device comprising:
受信信号を検波して得られたビット列の、前記送信装置によるパンクチャ実行位置に対応する位置へダミービットを挿入するデ・パンクチャリング手段と、
前記デ・パンクチャリングによりダミービットが挿入された後の受信ビット列である入力ビット列の判定処理、および当該入力ビット列に基づいた、ＬＭＳアルゴリズムによる伝送路推定処理、を実行する最尤系列推定手段と、
前記デ・パンクチャリング手段によるダミービット挿入位置に基づいて、前記ＬＭＳアルゴリズムのステップサイズを制御する制御手段と、
を備えることを特徴とする受信装置。 A receiving device that receives a signal transmitted by the transmitting device according to claim 1 or 2,
De-puncturing means for inserting a dummy bit at a position corresponding to a puncturing execution position by the transmitting device of a bit string obtained by detecting a received signal;
Maximum likelihood sequence estimation means for performing a determination process of an input bit string that is a received bit string after dummy bits are inserted by the de-puncturing, and a transmission path estimation process based on the input bit string by an LMS algorithm;
Control means for controlling the step size of the LMS algorithm based on the dummy bit insertion position by the de-puncturing means;
A receiving apparatus comprising:
前記制御手段は、前記ステップサイズを通常よりも小さい値に設定することを特徴とする請求項３に記載の受信装置。 When the maximum likelihood sequence estimation means performs a transmission path estimation process based on dummy bits,
The receiving apparatus according to claim 3, wherein the control unit sets the step size to a value smaller than normal.
前記制御手段は、前記ステップサイズを“０”に設定することを特徴とする請求項３に記載の受信装置。 When the maximum likelihood sequence estimation means performs a transmission path estimation process based on dummy bits,
4. The receiving apparatus according to claim 3, wherein the control unit sets the step size to “0”.
請求項３、４または５に記載の受信装置と、
を備えることを特徴とする通信システム。 The transmission device according to claim 1 or 2,
A receiving device according to claim 3, 4 or 5,
A communication system comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040561A JP5001196B2 (en) | 2008-02-21 | 2008-02-21 | Receiving apparatus and communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040561A JP5001196B2 (en) | 2008-02-21 | 2008-02-21 | Receiving apparatus and communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009200839A true JP2009200839A (en) | 2009-09-03 |
| JP5001196B2 JP5001196B2 (en) | 2012-08-15 |
Family
ID=41143861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008040561A Expired - Fee Related JP5001196B2 (en) | 2008-02-21 | 2008-02-21 | Receiving apparatus and communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5001196B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018150517A1 (en) * | 2017-02-16 | 2018-08-23 | 三菱電機株式会社 | Transmission path estimation device and transmission path estimation method |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335718A (en) * | 1991-05-10 | 1992-11-24 | Mitsubishi Electric Corp | Viterbi decoder |
| JPH11284521A (en) * | 1998-01-26 | 1999-10-15 | Matsushita Electric Ind Co Ltd | Error correction circuit |
| JP2000201138A (en) * | 1999-01-07 | 2000-07-18 | Sony Corp | Error ratio estimating device, its method and providing medium |
| JP2000514276A (en) * | 1997-04-21 | 2000-10-24 | ゼネラル・エレクトリック・カンパニイ | Turbo coding with stepwise data transmission and processing |
| JP2002009633A (en) * | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | Decoding circuit and decoding method, and coding circuit and coding method |
| JP2002077281A (en) * | 2000-08-25 | 2002-03-15 | Sony Corp | Decoding device and decoding method |
| JP2003152691A (en) * | 2001-08-31 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Transmission/reception apparatus and transmission/ reception method |
| JP2004064669A (en) * | 2002-07-31 | 2004-02-26 | Mitsubishi Electric Corp | Device and method for estimating sequence |
| JP2007073099A (en) * | 2005-09-05 | 2007-03-22 | Matsushita Electric Ind Co Ltd | Waveform equalization controller |
| JP2008519572A (en) * | 2004-11-05 | 2008-06-05 | インターデイジタル テクノロジー コーポレーション | Adaptive equalizer with dual mode active tap mask generator and pilot reference signal amplitude control unit |
-
2008
- 2008-02-21 JP JP2008040561A patent/JP5001196B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335718A (en) * | 1991-05-10 | 1992-11-24 | Mitsubishi Electric Corp | Viterbi decoder |
| JP2000514276A (en) * | 1997-04-21 | 2000-10-24 | ゼネラル・エレクトリック・カンパニイ | Turbo coding with stepwise data transmission and processing |
| JPH11284521A (en) * | 1998-01-26 | 1999-10-15 | Matsushita Electric Ind Co Ltd | Error correction circuit |
| JP2000201138A (en) * | 1999-01-07 | 2000-07-18 | Sony Corp | Error ratio estimating device, its method and providing medium |
| JP2002009633A (en) * | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | Decoding circuit and decoding method, and coding circuit and coding method |
| JP2002077281A (en) * | 2000-08-25 | 2002-03-15 | Sony Corp | Decoding device and decoding method |
| JP2003152691A (en) * | 2001-08-31 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Transmission/reception apparatus and transmission/ reception method |
| JP2004064669A (en) * | 2002-07-31 | 2004-02-26 | Mitsubishi Electric Corp | Device and method for estimating sequence |
| JP2008519572A (en) * | 2004-11-05 | 2008-06-05 | インターデイジタル テクノロジー コーポレーション | Adaptive equalizer with dual mode active tap mask generator and pilot reference signal amplitude control unit |
| JP2007073099A (en) * | 2005-09-05 | 2007-03-22 | Matsushita Electric Ind Co Ltd | Waveform equalization controller |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018150517A1 (en) * | 2017-02-16 | 2018-08-23 | 三菱電機株式会社 | Transmission path estimation device and transmission path estimation method |
| JPWO2018150517A1 (en) * | 2017-02-16 | 2019-06-27 | 三菱電機株式会社 | Transmission path estimation apparatus and transmission path estimation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5001196B2 (en) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7817753B2 (en) | Reception quality estimating apparatus, wireless communication system, and reception quality estimating method | |
| JP4927285B2 (en) | Method and apparatus for combined soft decision and decoding based on interference cancellation | |
| JP2006303906A (en) | Encoding device, decoding device, and communications system | |
| US7457377B2 (en) | Device for estimating a sequence of N bits corresponding to a received sequence of M digital data and associated methods | |
| JP5001196B2 (en) | Receiving apparatus and communication system | |
| JP2001358620A (en) | Receiver and transmitter and base station using the same, and communication terminal equipment | |
| US6901120B2 (en) | Method and apparatus for iterative parameter estimation | |
| US20140211871A1 (en) | Method and System for Improved Cellular Diversity Receiver | |
| JP2009105748A (en) | Multi-mode block coding modulation system using llr | |
| KR100945532B1 (en) | Apparatus and method for estimating phase error using variable step size | |
| CN107979389B (en) | Low complexity sequence estimator for General Packet Radio Service (GPRS) systems | |
| JP2003018019A (en) | Decoder for digital wireless communication system | |
| JP4119400B2 (en) | Wireless transmission device, wireless reception device, wireless transmission method, and wireless reception method | |
| KR100204593B1 (en) | The decoding apparatus at fading channel in mobile communication system | |
| US7831003B2 (en) | Apparatus and method for phase recovery using independently decodable component codes of channel code in wireless communication system | |
| JPH10262090A (en) | Maximum likelihood sequence estimation device nd maximum likelihood sequence estimation method | |
| JPH04219028A (en) | Soft discrimination viterbi decoding method | |
| JP4918059B2 (en) | Receiving apparatus and Viterbi decoding method | |
| KR101413411B1 (en) | Method for channel equalization using soft output viterbi algorithm (sova) and receiver thereof | |
| JP5366684B2 (en) | Receiving apparatus and communication system | |
| CN116388932A (en) | Communication method, device and system for blind frame synchronization | |
| JP2008042918A (en) | Method for measuring radio channel quality and related equipment | |
| JP2005252427A (en) | Wireless communication apparatus and signal reception circuit | |
| JP2009267826A (en) | Receiving device and viterbi decoding method | |
| JP2002118473A (en) | Signal receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |