JP2009200554A - Differential transmission circuit - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a differential driver circuit from being broken when multiple transmission of a differential signal is performed from the differential driver circuit to a differential receiver circuit through three signal lines. <P>SOLUTION: A signal line 2a is connected to a terminal a1 of a differential driver IC1a through a lead-out line 5a1 and connected to a terminal c2 of a differential driver IC1c through a lead-out line 5c2, a signal line 2b is connected to a terminal a2 of the differential driver IC1a through a lead-out line 5a2 and connected to a terminal b1 of a differential driver IC1b through a lead-out line 5b1, and a signal line 2c is connected to a terminal b2 of the differential driver IC1b through a lead-out line 5b2 and connected to a terminal c1 of the differential driver IC1c through a lead-out line 5c1. The lead-out lines 5a1 and 5c2 have higher characteristic impedance than the signal line 2a, the lead-out lines 5a2 and 5b1 have higher characteristic impedance than the signal line 2b, and the lead-out lines 5b2 and 5c1 has higher characteristic impedance than the signal line 2c. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、プリント配線基板上の配線パターンやケーブルなどにより高速に信号を伝送する差動伝送回路に関し、特に、不要輻射ノイズの発生を防止する電磁環境両立性（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ：以下、ＥＭＣという。）の課題に対処した多重差動伝送回路のための、差動ドライバ回路から差動伝送線路への引き出し線に関するものである。   The present invention relates to a differential transmission circuit that transmits signals at high speed using a wiring pattern or a cable on a printed wiring board, and in particular, is compatible with an electromagnetic environment (hereinafter referred to as EMC) that prevents generation of unnecessary radiation noise. The present invention relates to a lead-out line from a differential driver circuit to a differential transmission line for a multiple differential transmission circuit that addresses the problem of.

従来、高速信号の伝送には、電源電圧で論理振幅するシングルエンド信号が用いられてきたが、近年の高速データ転送の要求に伴う駆動周波数の高周波数化、バス幅の増大に対して、不要輻射ノイズ抑制と外来ノイズに対する耐性の観点から、低電圧差動信号伝送（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）技術が利用されるケースが増えている。一般に、ＬＶＤＳでは、差動信号が流れる２本の信号線間には逆相のディファレンシャルモード電流だけが流れるように差動ドライバＩＣは設計されている。   Conventionally, single-ended signals that have a logical amplitude with the power supply voltage have been used for high-speed signal transmission, but they are not necessary for the increase in drive frequency and the increase in bus width associated with the recent demand for high-speed data transfer. From the viewpoint of suppression of radiation noise and resistance to external noise, low voltage differential signal transmission (LVDS) technology is increasingly used. In general, in LVDS, a differential driver IC is designed so that only a differential phase current of opposite phase flows between two signal lines through which a differential signal flows.

図１２は、第１の従来技術に係る差動伝送回路の回路図であり、図１３は、図１２の差動伝送回路の概略構成を示す斜視図である。図１２の差動伝送回路は、従来のＬＶＤＳインターフェースの構成の一例を示す。差動ドライバユニット１１と差動レシーバユニット１３とは、＋側の信号線１２ａ及び−側の信号線１２ｂから構成された差動伝送線路１２により接続され、差動ドライバユニット１１に入力されたビット情報信号は、差動伝送線路１２を介して差動レシーバユニット１３に伝送されて出力される。差動ドライバユニット１１の＋側の出力端子（図１２では、点ｐ１により表す。）は、信号線１２ａを介して、差動レシーバユニット１３の＋側の入力端子に接続され、同様に、差動ドライバユニット１１の−側の出力端子（図１２では、点ｐ２により表す。）は、信号線１２ｂを介して、差動レシーバユニット１３の−側の入力端子に接続される。差動伝送線路１２を終端するために、信号線１２ａ上において差動レシーバユニット１３に近接した点ｐ３と、信号線１２ｂ上において差動レシーバユニット１３に近接した点ｐ４とは、１００Ωの終端抵抗Ｒにより接続される。差動伝送線路１２は５０Ωの奇モードインピーダンスを有する。差動伝送線路１２の＋側信号線１２ａと−側信号線１２ｂの電気的特性は等しく、これらは平衡な伝送線路を形成しており、ＬＶＤＳではこの２本の信号線１２ａ，１２ｂにより１つのビット情報信号の伝送を行う。差動ドライバユニット１１は、その入力端子から入力されたビット情報信号に基づいて、差動伝送線路１２の＋側と−側の間に電位差を生じるような差動信号を生成する。詳しくは、差動ドライバユニット１１は約３．５ｍＡの電流を駆動し、１００Ωの終端抵抗Ｒの両端点ｐ３，ｐ４間に約３５０ｍＶの電圧を発生させる。差動レシーバユニット１３は、終端抵抗Ｒの両端点ｐ３，ｐ４間に生じる約３５０ｍＶの差動信号を検出してＣＭＯＳレベルに変換し、変換後のビット情報信号を出力端子から出力する。   FIG. 12 is a circuit diagram of the differential transmission circuit according to the first prior art, and FIG. 13 is a perspective view showing a schematic configuration of the differential transmission circuit of FIG. The differential transmission circuit of FIG. 12 shows an example of the configuration of a conventional LVDS interface. The differential driver unit 11 and the differential receiver unit 13 are connected by a differential transmission line 12 composed of a + side signal line 12 a and a − side signal line 12 b, and are input to the differential driver unit 11. The information signal is transmitted to the differential receiver unit 13 via the differential transmission line 12 and output. The + side output terminal of the differential driver unit 11 (represented by a point p1 in FIG. 12) is connected to the + side input terminal of the differential receiver unit 13 via the signal line 12a. The negative output terminal of the dynamic driver unit 11 (represented by a point p2 in FIG. 12) is connected to the negative input terminal of the differential receiver unit 13 through the signal line 12b. In order to terminate the differential transmission line 12, a point p3 close to the differential receiver unit 13 on the signal line 12a and a point p4 close to the differential receiver unit 13 on the signal line 12b have a terminal resistance of 100Ω. Connected by R. The differential transmission line 12 has an odd mode impedance of 50Ω. The electrical characteristics of the + side signal line 12a and the − side signal line 12b of the differential transmission line 12 are equal, and they form a balanced transmission line. In the LVDS, one signal line 12a and 12b is used as one signal line. Transmits bit information signals. The differential driver unit 11 generates a differential signal that generates a potential difference between the + side and the − side of the differential transmission line 12 based on the bit information signal input from the input terminal. Specifically, the differential driver unit 11 drives a current of about 3.5 mA, and generates a voltage of about 350 mV between both end points p3 and p4 of the 100Ω termination resistor R. The differential receiver unit 13 detects a differential signal of about 350 mV generated between both end points p3 and p4 of the termination resistor R, converts it to a CMOS level, and outputs the converted bit information signal from the output terminal.

図１２の差動伝送回路は、図１３に示すように、プリント配線基板１４上に設けられる。プリント配線基板１４は、複数の導体層Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４と、複数の誘電体層Ｄ１１，Ｄ１２，Ｄ１３とを備えた多層基板として構成されていてもよい。差動伝送線路１２は、導体層Ｔ１１として積層された導体材料に対してエッチング等の処理を行うことにより形成される。   The differential transmission circuit of FIG. 12 is provided on a printed wiring board 14 as shown in FIG. The printed wiring board 14 may be configured as a multilayer board that includes a plurality of conductor layers T11, T12, T13, and T14 and a plurality of dielectric layers D11, D12, and D13. The differential transmission line 12 is formed by performing a process such as etching on the conductor material laminated as the conductor layer T11.

ＬＶＤＳでは、差動伝送線路１２の＋側の信号線１２ａと−側の信号線１２ｂとをそれぞれ流れる信号電流Ｉｓが同じ大きさを有し、かつ互いに逆の向きを有するので、それぞれに流れる電流によって発生する磁界は互いに打ち消しあうことに加えて、その信号レベルが小さいことから、不要輻射ノイズや、クロストークノイズの発生を抑制する。また、外来のノイズに対しても、影響の受け方が差動伝送線路１２の＋側と−側とで相対的に同じであれば信号の論理値に影響しないので、ＬＶＤＳはノイズ耐性にも優れている。しかしながら、ＬＶＤＳに限らず、プリント配線基板、ケーブル等の差動伝送線路や終端回路等の差動インピーダンスのミスマッチや、差動伝送線路１２の信号線１２ａ，１２ｂ間のスキューなどによっても、差動伝送線路１２にはわずかな同相のコモンモード電流が流れてしまう。図１２の差動伝送線路１２において、ディファレンシャルモード電流成分は、終端抵抗Ｒによって整合して終端されるものの、コモンモード電流成分については回路上流れる経路がなく、プリント配線基板１４の持つ浮遊容量等を介してリターンする。そのため、差動伝送線路１２に発生するコモンモード電流成分が、ＬＶＤＳ伝送系から放射される不要輻射ノイズの主な原因となっていた。この点を解決するために、図１３に示すように、２本の信号線１２ａ，１２ｂを平行にかつ直近の位置関係にレイアウトし、差動インピーダンスのミスマッチを防いでいる（例えば、特許文献１を参照）。上述の方法では、２本の信号線１２ａ，１２ｂから構成された差動伝送線路１２に流れるコモンモード電流が抑制され、伝送ノイズ及び不要輻射ノイズを抑制できる。   In the LVDS, the signal currents Is flowing through the positive signal line 12a and the negative signal line 12b of the differential transmission line 12 have the same magnitude and have opposite directions, so that the currents flowing through the signal line Is are the same. In addition to canceling out each other, the signal level is small, so that the generation of unnecessary radiation noise and crosstalk noise is suppressed. Further, LVDS is also excellent in noise resistance because it does not affect the logical value of the signal if the influence on external noise is relatively the same on the + side and − side of the differential transmission line 12. ing. However, the differential transmission line is not limited to the LVDS, and the differential transmission line such as a printed wiring board and a cable, the differential impedance mismatch of the termination circuit, the skew between the signal lines 12a and 12b of the differential transmission line 12, and the like. A slight common mode current flows through the transmission line 12. In the differential transmission line 12 of FIG. 12, the differential mode current component is matched and terminated by the termination resistor R, but the common mode current component has no path flowing on the circuit, and the stray capacitance etc. of the printed wiring board 14 To return. Therefore, the common mode current component generated in the differential transmission line 12 has been a main cause of unnecessary radiation noise radiated from the LVDS transmission system. In order to solve this point, as shown in FIG. 13, the two signal lines 12a and 12b are laid out in parallel and in the closest positional relationship to prevent a mismatch in differential impedance (for example, Patent Document 1). See). In the above-described method, the common mode current flowing through the differential transmission line 12 constituted by the two signal lines 12a and 12b is suppressed, and transmission noise and unnecessary radiation noise can be suppressed.

しかしながら、図１２及び図１３の差動伝送回路では、通常のシングルエンド伝送方式に比べて、上述したような高速伝送における多くのメリットを有するが、１つのデータビットを伝送するために２本の信号線１２ａ，１２ｂを必要とするので、多ビット伝送を実現するには信号線の数が多くなり、プリント配線基板１４上の配線領域が大きくなる、などの問題点があった。この問題を解決する１つの方法として、３本の信号線を用いてその中の１つの信号線を相補データ線として利用することで、従来の差動伝送では４本の信号線が必要であった２つのデータビットの伝送を、３本の信号線で実現する方法が考えられている（例えば、特許文献２を参照）。   However, the differential transmission circuit of FIG. 12 and FIG. 13 has many advantages in the high-speed transmission as described above compared with the normal single-ended transmission system, but in order to transmit one data bit, Since the signal lines 12a and 12b are required, there are problems such as an increase in the number of signal lines and an increase in the wiring area on the printed wiring board 14 in order to realize multi-bit transmission. As one method for solving this problem, four signal lines are necessary in the conventional differential transmission by using three signal lines and using one signal line as a complementary data line. In addition, a method of realizing transmission of two data bits with three signal lines has been considered (see, for example, Patent Document 2).

図１４は、第２の従来技術に係る差動伝送回路の概略構成を示す斜視図であり、図１５は、図１４のＣ−Ｃ’線における切断面を示す断面図である。差動ドライバユニット１１Ａと差動レシーバユニット１３Ａとは、３本の信号線１２ａ，１２ｂ，１２ｃから構成された差動伝送線路１２Ａにより接続される。差動ドライバユニット１１Ａに入力された第１のビット情報信号は、信号線１２ａ，１２ｂを介して差動レシーバユニット１３Ａに伝送され、同様に、差動ドライバユニット１１Ａに入力された第２のビット情報信号は、信号線１２ｂ，１２ｃを介して差動レシーバユニット１３Ａに伝送される。信号線１２ａ，１２ｂを終端するための終端抵抗と、信号線１２ｂ，１２ｃを終端するための終端抵抗とが、差動レシーバユニット１３Ａ内に設けられる。しかしながら、３本の信号線１２ａ，１２ｂ，１２ｃをこのように用いた場合、どの一対の信号線を流れる信号も不平衡になり、図１２及び図１３に示すような通常の差動伝送に比べて輻射ノイズが大きくなるなどの課題がある。   FIG. 14 is a perspective view showing a schematic configuration of a differential transmission circuit according to the second prior art, and FIG. 15 is a cross-sectional view showing a cut surface taken along the line C-C ′ of FIG. 14. The differential driver unit 11A and the differential receiver unit 13A are connected by a differential transmission line 12A composed of three signal lines 12a, 12b, and 12c. The first bit information signal input to the differential driver unit 11A is transmitted to the differential receiver unit 13A through the signal lines 12a and 12b, and similarly, the second bit information input to the differential driver unit 11A. The information signal is transmitted to the differential receiver unit 13A via the signal lines 12b and 12c. A termination resistor for terminating the signal lines 12a and 12b and a termination resistor for terminating the signal lines 12b and 12c are provided in the differential receiver unit 13A. However, when the three signal lines 12a, 12b, and 12c are used in this way, the signals flowing through any pair of signal lines are unbalanced, and compared with the normal differential transmission as shown in FIGS. As a result, there are problems such as increased radiation noise.

特開２００１−２６７７０１号。JP 2001-267701 A. 特許第３５０７６８７号。Patent No. 3507687. 特開平６−２６１０９２号。JP-A-6-261092.

特許文献３の発明では、３対の差動伝送線路として作用する３本の信号線を用いて３つのビット情報信号を伝送しているが、この場合、３つの差動ドライバの出力信号がすべて異なっていなければならないといった制限があるので、３つのビット情報信号のすべてが０又は１の状態を伝送することができない。従って、３つすべてのビットが０又は１である状態を除外した６状態しか伝送することができず、３ビット（８状態）を完全に伝送することはできないので、実際の使用に当たっては大きな課題が残る。   In the invention of Patent Document 3, three bit information signals are transmitted using three signal lines acting as three pairs of differential transmission lines. In this case, all output signals of the three differential drivers are all transmitted. Because of the restriction that they must be different, all three bit information signals cannot transmit a 0 or 1 state. Therefore, only 6 states can be transmitted excluding the state in which all three bits are 0 or 1, and 3 bits (8 states) cannot be transmitted completely. Remains.

さらに、特許文献３のように３本の信号線を用いて３つのビット情報信号を伝送する場合、差動伝送線路の送信側には、例えば、差動信号を出力する一対の出力端子をそれぞれ備えた３つの差動ドライバ回路（又は差動ドライバＩＣ）が設けられ、これらの差動ドライバ回路における合わせて６つの出力端子は、それぞれ引き出し線を介して３本の信号線に接続され、このとき、各信号線には、異なる２つの差動ドライバ回路からの２本の引き出し線が接続される。従って、互いに接続された２本の引き出し線上の信号が異なる信号レベルを有すると、差動ドライバ回路には逆バイアスがかかる。差動ドライバ回路を保護するために引き出し線上にダンピング抵抗を設けることが考えられるが（特許文献３を参照）、高周波成分を有する逆バイアスから差動ドライバ回路を保護するためにはダンピング抵抗だけでは不十分であり、このため差動ドライバ回路が破壊されるという課題が発生する。   Further, when transmitting three bit information signals using three signal lines as in Patent Document 3, for example, a pair of output terminals for outputting differential signals are provided on the transmission side of the differential transmission line, respectively. The provided three differential driver circuits (or differential driver ICs) are provided, and a total of six output terminals in these differential driver circuits are respectively connected to three signal lines via lead lines, In some cases, two lead lines from two different differential driver circuits are connected to each signal line. Therefore, if the signals on the two lead lines connected to each other have different signal levels, the differential driver circuit is reverse-biased. In order to protect the differential driver circuit, it is conceivable to provide a damping resistor on the lead-out line (see Patent Document 3). However, in order to protect the differential driver circuit from a reverse bias having a high frequency component, the damping resistor alone may be used. This is insufficient, and this causes a problem that the differential driver circuit is destroyed.

本発明は以上の課題を解決し、３本以上の信号線を備えた差動伝送線路を介して差動ドライバ回路から差動レシーバ回路へ複数の差動信号を多重伝送する差動伝送回路において、不要輻射ノイズの発生を抑え、信号線数を削減するとともに、差動ドライバ回路が破壊されることを防ぐことが可能な差動伝送回路を提供することを目的とする。   The present invention solves the above-described problems and provides a differential transmission circuit that multiplex-transmits a plurality of differential signals from a differential driver circuit to a differential receiver circuit via a differential transmission line having three or more signal lines. An object of the present invention is to provide a differential transmission circuit capable of suppressing generation of unnecessary radiation noise, reducing the number of signal lines, and preventing the differential driver circuit from being destroyed.

本発明の態様に係る差動伝送回路は、第１乃至第３の信号線を備えた差動伝送線路を介してそれぞれ第１乃至第３の差動ドライバ手段から第１乃至第３のレシーバ手段へ複数の差動信号を多重伝送する差動伝送回路において、
上記第１の差動ドライバ手段は、伝送される第１のビット情報信号に対応する第１の出力信号及びその反転信号をそれぞれ出力する第１及び第２の出力端子を備え、
上記第２の差動ドライバ手段は、伝送される第２のビット情報信号に対応する第２の出力信号及びその反転信号をそれぞれ出力する第３及び第４の出力端子を備え、
上記第３の差動ドライバ手段は、伝送される第３のビット情報信号に対応する第３の出力信号及びその反転信号をそれぞれ出力する第５及び第６の出力端子を備え、
上記第１の信号線は、上記第１の信号線のドライバ側において、第１の引き出し線を介して上記第１の出力端子に接続され、第２の引き出し線を介して上記第６の出力端子に接続され、
上記第２の信号線は、上記第２の信号線のドライバ側において、第３の引き出し線を介して上記第２の出力端子に接続され、第４の引き出し線を介して上記第３の出力端子に接続され、
上記第３の信号線は、上記第３の信号線のドライバ側において、第５の引き出し線を介して上記第４の出力端子に接続され、第６の引き出し線を介して上記第５の出力端子に接続され、
上記第１の差動レシーバ手段は、上記第１及び第２の信号線のレシーバ側において上記第１及び第２の信号線の間に接続された第１の終端抵抗に発生する終端電圧の極性を判定し、判定結果に対応する第１のビット情報信号を出力し、
上記第２の差動レシーバ手段は、上記第２及び第３の信号線のレシーバ側において上記第２及び第３の信号線の間に接続された第２の終端抵抗に発生する終端電圧の極性を判定し、判定結果に対応する第２のビット情報信号を出力し、
上記第３の差動レシーバ手段は、上記第３及び第１の信号線のレシーバ側において上記第３及び第１の信号線の間に接続された第３の終端抵抗に発生する終端電圧の極性を判定し、判定結果に対応する第３のビット情報信号を出力し、
上記差動伝送回路において、
上記各第１及び第２の引き出し線の特性インピーダンスは上記第１の信号線の特性インピーダンスよりも高く、上記各第３及び第４の引き出し線の特性インピーダンスは上記第２の信号線の特性インピーダンスよりも高く、上記各第５及び第６の引き出し線の特性インピーダンスは上記第３の信号線の特性インピーダンスよりも高いことを特徴とする。 A differential transmission circuit according to an aspect of the present invention includes first to third receiver means to first to third differential driver means via differential transmission lines having first to third signal lines, respectively. In a differential transmission circuit that multiplex-transmits multiple differential signals to
The first differential driver means includes first and second output terminals for outputting a first output signal corresponding to the transmitted first bit information signal and its inverted signal, respectively.
The second differential driver means includes third and fourth output terminals for outputting a second output signal corresponding to the transmitted second bit information signal and its inverted signal, respectively.
The third differential driver means includes fifth and sixth output terminals for outputting a third output signal corresponding to the transmitted third bit information signal and its inverted signal, respectively.
The first signal line is connected to the first output terminal via a first lead line on the driver side of the first signal line, and the sixth output via a second lead line. Connected to the terminal,
The second signal line is connected to the second output terminal via a third lead line on the driver side of the second signal line, and the third output is connected via a fourth lead line. Connected to the terminal,
The third signal line is connected to the fourth output terminal via a fifth lead line on the driver side of the third signal line, and the fifth output line via the sixth lead line. Connected to the terminal,
The first differential receiver means has a polarity of a termination voltage generated in a first termination resistor connected between the first and second signal lines on the receiver side of the first and second signal lines. And outputting a first bit information signal corresponding to the determination result,
The second differential receiver means has a polarity of a termination voltage generated in a second termination resistor connected between the second and third signal lines on the receiver side of the second and third signal lines. And outputs a second bit information signal corresponding to the determination result,
The third differential receiver means has a polarity of a termination voltage generated in a third termination resistor connected between the third and first signal lines on the receiver side of the third and first signal lines. And outputs a third bit information signal corresponding to the determination result,
In the above differential transmission circuit,
The characteristic impedance of each of the first and second lead lines is higher than the characteristic impedance of the first signal line, and the characteristic impedance of each of the third and fourth lead lines is the characteristic impedance of the second signal line. The characteristic impedance of each of the fifth and sixth lead lines is higher than the characteristic impedance of the third signal line.

上記差動伝送回路において、
上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記各第１及び第２の引き出し線を構成する導体ストリップの幅は、上記第１の信号線を構成する導体ストリップの幅よりも大きく、
上記各第３及び第４の引き出し線を構成する導体ストリップの幅は、上記第２の信号線を構成する導体ストリップの幅よりも大きく、
上記各第５及び第６の引き出し線を構成する導体ストリップの幅は、上記第３の信号線を構成する導体ストリップの幅よりも大きいことを特徴とする。 In the above differential transmission circuit,
The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor,
The width of the conductor strip constituting each of the first and second lead lines is larger than the width of the conductor strip constituting the first signal line,
The width of the conductor strip constituting each of the third and fourth lead wires is larger than the width of the conductor strip constituting the second signal line,
The width of the conductor strip constituting each of the fifth and sixth lead lines is larger than the width of the conductor strip constituting the third signal line.

また、上記差動伝送回路において、
上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記各第１及び第２の引き出し線を構成する導体ストリップと接地導体との距離は、上記第１の信号線を構成する導体ストリップと接地導体との距離よりも大きく、
上記各第３及び第４の引き出し線を構成する導体ストリップと接地導体との距離は、上記第２の信号線を構成する導体ストリップと接地導体との距離よりも大きく、
上記各第５及び第６の引き出し線を構成する導体ストリップと接地導体との距離は、上記第３の信号線を構成する導体ストリップと接地導体との距離よりも大きいことを特徴とする。 In the differential transmission circuit,
The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor,
The distance between the conductor strip constituting each of the first and second lead wires and the ground conductor is larger than the distance between the conductor strip constituting the first signal line and the ground conductor,
The distance between the conductor strip constituting each of the third and fourth lead wires and the ground conductor is larger than the distance between the conductor strip constituting the second signal line and the ground conductor,
The distance between the conductor strip constituting each of the fifth and sixth lead wires and the ground conductor is larger than the distance between the conductor strip constituting the third signal line and the ground conductor.

さらに、上記差動伝送回路において、
上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記第１及び第３の引き出し線をそれぞれ構成する導体ストリップ間の間隔は、上記第１及び第２の信号線をそれぞれ構成する導体ストリップ間の間隔よりも大きく、
上記第４及び第５の引き出し線をそれぞれ構成する導体ストリップ間の間隔は、上記第２及び第３の信号線をそれぞれ構成する導体ストリップ間の間隔よりも大きく、
上記第６及び第２の引き出し線をそれぞれ構成する導体ストリップ間の間隔は、上記第３及び第１の信号線をそれぞれ構成する導体ストリップ間の間隔よりも大きいことを特徴とする。 Furthermore, in the differential transmission circuit,
The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor,
The distance between the conductor strips constituting the first and third lead lines is larger than the distance between the conductor strips constituting the first and second signal lines, respectively.
The distance between the conductor strips constituting the fourth and fifth lead lines is larger than the distance between the conductor strips constituting the second and third signal lines, respectively.
The distance between the conductor strips constituting the sixth and second lead lines is greater than the distance between the conductor strips constituting the third and first signal lines, respectively.

またさらに、上記差動伝送回路において、
上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、誘電体により互いに離隔された導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記各第１及び第２の引き出し線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率は、上記第１の信号線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率よりも小さく、
上記各第３及び第４の引き出し線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率は、上記第２の信号線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率よりも小さく、
上記各第５及び第６の引き出し線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率は、上記第３の信号線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率よりも小さいことを特徴とする。 Furthermore, in the differential transmission circuit,
The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor separated from each other by a dielectric,
The dielectric constant of the dielectric separating the conductor strips constituting the first and second lead lines and the ground conductor is the dielectric constant of the dielectric separating the conductor strips constituting the first signal line and the ground conductor. Smaller than the dielectric constant,
The dielectric constant of the dielectric separating the conductor strips constituting the third and fourth lead wires and the ground conductor is the dielectric constant of the dielectric separating the conductor strips constituting the second signal line and the ground conductor. Smaller than the dielectric constant,
The dielectric constant of the dielectric separating the conductor strips constituting the fifth and sixth lead wires and the ground conductor is the dielectric constant of the dielectric separating the conductor strips constituting the third signal line and the ground conductor. It is characterized by being smaller than the dielectric constant.

本発明によれば、３本以上の信号線を備えた差動伝送線路を介して差動ドライバ回路から差動レシーバ回路へ複数の差動信号を多重伝送する差動伝送回路において、引き出し線の特性インピーダンスを信号線の特性インピーダンスよりも高くすることにより、差動ドライバ手段が破壊されることを防いで不要輻射ノイズの少ない差動伝送線路を提供することができる。 According to the present invention, in a differential transmission circuit that multiplex-transmits a plurality of differential signals from a differential driver circuit to a differential receiver circuit via a differential transmission line having three or more signal lines, By making the characteristic impedance higher than the characteristic impedance of the signal line, the differential driver means can be prevented from being destroyed and a differential transmission line with less unnecessary radiation noise can be provided.

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。   Hereinafter, embodiments according to the present invention will be described with reference to the drawings. In addition, in each following embodiment, the same code | symbol is attached | subjected about the same component.

第１の実施形態．
図１は、本発明の第１の実施形態に係る差動伝送回路の概略構成を示す斜視図である。本実施形態の差動伝送回路では、３本の信号線２ａ，２ｂ，２ｃから構成された差動伝送線路２を介して３つのビット情報信号をＬＶＤＳにより伝送する。 First embodiment.
FIG. 1 is a perspective view showing a schematic configuration of a differential transmission circuit according to the first embodiment of the present invention. In the differential transmission circuit of the present embodiment, three bit information signals are transmitted by LVDS through a differential transmission line 2 constituted by three signal lines 2a, 2b, 2c.

差動ドライバユニット１と差動レシーバユニット３とは、３本の信号線２ａ，２ｂ，２ｃから構成された差動伝送線路２により接続され、差動ドライバユニット１に入力された３つのビット情報信号は、差動伝送線路２を介して差動レシーバユニット３に伝送されて出力される。差動ドライバユニット１及び差動レシーバユニット３は、多層基板であるプリント配線基板４の最上面の導体層Ｔ１内において、互いに所定距離だけ離れて位置している。プリント配線基板４は、図１及び図２に示すように上から下に向かって順に設けられ、回路パターン及びさまざまな回路構成要素を実装するための４つの導体層Ｔ１，Ｔ２，Ｔ３，Ｔ４と、導体層Ｔ１，Ｔ２間における誘電体層Ｄ１と、導体層Ｔ２，Ｔ３間における誘電体層Ｄ２と、導体層Ｔ３，Ｔ４間における誘電体層Ｄ３とを備えて構成される。誘電体層Ｄ１，Ｄ２，Ｄ３は、例えばＦＲ−４にてなる。信号線２ａ，２ｂ，２ｃは、導体層Ｔ１内において、互いに平行に延在した導体ストリップとして構成される。また、導体層Ｔ２は、その全面に導体を備えた接地導体として構成される。これにより、各信号線２ａ，２ｂ，２ｃは、導体層Ｔ２とともに、マイクロストリップ線路を構成する。   The differential driver unit 1 and the differential receiver unit 3 are connected by a differential transmission line 2 composed of three signal lines 2a, 2b, and 2c, and three bit information inputted to the differential driver unit 1 The signal is transmitted to the differential receiver unit 3 via the differential transmission line 2 and output. The differential driver unit 1 and the differential receiver unit 3 are located apart from each other by a predetermined distance in the uppermost conductor layer T1 of the printed wiring board 4 that is a multilayer board. The printed wiring board 4 is provided in order from the top to the bottom as shown in FIGS. 1 and 2, and includes four conductor layers T1, T2, T3, T4 for mounting circuit patterns and various circuit components. And a dielectric layer D1 between the conductor layers T1 and T2, a dielectric layer D2 between the conductor layers T2 and T3, and a dielectric layer D3 between the conductor layers T3 and T4. The dielectric layers D1, D2, D3 are made of, for example, FR-4. The signal lines 2a, 2b, 2c are configured as conductor strips extending in parallel with each other in the conductor layer T1. The conductor layer T2 is configured as a ground conductor having a conductor on the entire surface. Thereby, each signal line 2a, 2b, 2c comprises a microstrip line with conductor layer T2.

まず、図５乃至図９を参照して、差動伝送線路２を用いて３つのビット情報信号を伝送する方法について詳述する。図５は、図１の差動伝送回路の回路図である。差動ドライバユニット１は、差動ドライバＩＣ１ａ，１ｂ，１ｃと、引き出し線５ａ１，５ａ２，５ｂ１，５ｂ２，５ｃ１，５ｃ２と、ダンピング抵抗Ｒ１乃至Ｒ６とを備えて構成される。差動レシーバユニット３は、差動レシーバＩＣ３ａ，３ｂ，３ｃと、終端抵抗Ｒ１，Ｒｂ，Ｒｃと、スイッチＳＷ１，ＳＷ２と、スイッチコントローラ３ｄとを備えて構成される。差動伝送線路２の各信号線２ａ，２ｂ，２ｃは、差動ドライバユニット１の出力側端子１Ｅａ，１Ｅｂ，１Ｅｃと、差動レシーバユニット３の入力側端子３Ｅａ，３Ｅｂ，３Ｅｃとを互いに接続する。   First, a method for transmitting three bit information signals using the differential transmission line 2 will be described in detail with reference to FIGS. FIG. 5 is a circuit diagram of the differential transmission circuit of FIG. The differential driver unit 1 includes differential driver ICs 1a, 1b and 1c, lead lines 5a1, 5a2, 5b1, 5b2, 5c1 and 5c2, and damping resistors R1 to R6. The differential receiver unit 3 includes differential receiver ICs 3a, 3b, 3c, termination resistors R1, Rb, Rc, switches SW1, SW2, and a switch controller 3d. Each signal line 2a, 2b, 2c of the differential transmission line 2 connects the output side terminals 1Ea, 1Eb, 1Ec of the differential driver unit 1 and the input side terminals 3Ea, 3Eb, 3Ec of the differential receiver unit 3 to each other. To do.

差動ドライバユニット１において、差動ドライバＩＣ１ａの＋側の出力端子ａ１は、引き出し線５ａ１を介して端子１Ｅａ（すなわち信号線２ａ）に接続され、その−側の出力端子ａ２は、引き出し線５ａ２を介して端子１Ｅｂ（すなわち信号線２ｂ）に接続される。同様に、差動ドライバＩＣ１ｂの＋側の出力端子ｂ１は、引き出し線５ｂ１を介して端子１Ｅｂに接続され、その−側の出力端子ｂ２は、引き出し線５ｂ２を介して端子１Ｅｃ（すなわち信号線２ｃ）に接続され、差動ドライバＩＣ１ｃの＋側の出力端子ｃ１は、引き出し線５ｃ１を介して端子１Ｅｃに接続され、その−側の出力端子ｃ２は、引き出し線５ｃ２を介して端子１Ｅａに接続される。引き出し線５ａ１，５ａ２，５ｂ１，５ｂ２，５ｃ１，５ｃ２上にはそれぞれ、ダンピング抵抗Ｒ１乃至Ｒ６が、差動ドライバＩＣ１ａ，１ｂ，１ｃの各出力端子に近接するように、直列に挿入される。差動ドライバＩＣ１ａ，１ｂ，１ｃはそれぞれ、差動ドライバユニット１に到来するビット情報信号に応答して電流を駆動し、差動信号を発生させる。詳しくは、差動ドライバＩＣ１ａは、差動ドライバユニット１に到来する第１ビット情報信号に応答して、信号線２ａ，２ｂ間に所定の電位差を生じるような差動信号（すなわち、所定振幅の信号と、その反転信号）を発生させる。例えば、ビット情報信号が「０」であるときには、差動ドライバＩＣ１ａは、＋側の出力端子ａ１から負の電位の信号を出力し、−側の出力端子ａ２から正の電位の信号を出力する一方、ビット情報信号が「１」であるときには、差動ドライバＩＣ１ａは、＋側の出力端子ａ１から正の電位の信号を出力し、−側の出力端子ａ２から負の電位の信号を出力する。同様に、差動ドライバＩＣ１ｂは、差動ドライバユニット１に到来する第２ビット情報信号に応答して、信号線２ｂ，２ｃ間に所定の電位差を生じるような差動信号を発生させ、差動ドライバＩＣ１ｃは、差動ドライバユニット１に到来する第３ビット情報信号に応答して、信号線２ｃ，２ａ間に所定の電位差を生じるような差動信号を発生させる。ここで、３ビット（８状態）の情報の完全な伝送を目的として、差動ドライバＩＣ１ｃによって発生される差動信号の信号レベルは、差動ドライバＩＣ１ａ，１ｂによってそれぞれ発生される差動信号の信号レベルよりも高く設定されている。図８（ａ）は、伝送されるビット情報に対する差動ドライバＩＣ１ａの出力信号電位を示すグラフであり、図８（ｂ）は、伝送されるビット情報に対する差動ドライバＩＣ１ｂの出力信号電位を示すグラフであり、図８（ｃ）は、伝送されるビット情報に対する差動ドライバＩＣ１ｃの出力信号電位を示すグラフである。   In the differential driver unit 1, the + side output terminal a1 of the differential driver IC 1a is connected to the terminal 1Ea (that is, the signal line 2a) via the lead line 5a1, and the minus side output terminal a2 is connected to the lead line 5a2. To the terminal 1Eb (that is, the signal line 2b). Similarly, the + side output terminal b1 of the differential driver IC 1b is connected to the terminal 1Eb via the lead line 5b1, and the − side output terminal b2 is connected to the terminal 1Ec (ie, the signal line 2c) via the lead line 5b2. ), And the + output terminal c1 of the differential driver IC1c is connected to the terminal 1Ec via the lead line 5c1, and the − output terminal c2 is connected to the terminal 1Ea via the lead line 5c2. The Damping resistors R1 to R6 are inserted in series on the lead lines 5a1, 5a2, 5b1, 5b2, 5c1, and 5c2, respectively, so as to be close to the output terminals of the differential driver ICs 1a, 1b, and 1c. Each of the differential driver ICs 1a, 1b, and 1c drives a current in response to a bit information signal arriving at the differential driver unit 1 to generate a differential signal. Specifically, the differential driver IC 1a responds to the first bit information signal arriving at the differential driver unit 1 and generates a differential signal (that is, having a predetermined amplitude) between the signal lines 2a and 2b. Signal and its inverted signal). For example, when the bit information signal is “0”, the differential driver IC 1 a outputs a negative potential signal from the + output terminal a 1 and outputs a positive potential signal from the − output terminal a 2. On the other hand, when the bit information signal is “1”, the differential driver IC 1 a outputs a positive potential signal from the + output terminal a 1 and outputs a negative potential signal from the − output terminal a 2. . Similarly, in response to the second bit information signal arriving at the differential driver unit 1, the differential driver IC 1b generates a differential signal that generates a predetermined potential difference between the signal lines 2b and 2c. In response to the third bit information signal arriving at the differential driver unit 1, the driver IC 1c generates a differential signal that generates a predetermined potential difference between the signal lines 2c and 2a. Here, for the purpose of complete transmission of 3-bit (eight states) information, the signal level of the differential signal generated by the differential driver IC 1c is the level of the differential signal generated by the differential driver IC 1a, 1b, respectively. It is set higher than the signal level. FIG. 8A is a graph showing the output signal potential of the differential driver IC1a with respect to transmitted bit information, and FIG. 8B shows the output signal potential of the differential driver IC1b with respect to transmitted bit information. FIG. 8C is a graph showing the output signal potential of the differential driver IC 1c with respect to transmitted bit information.

差動伝送線路２は、各信号線２ａ，２ｂ，２ｃ間において、例えば５０Ωの奇モードインピーダンスを有する。信号線２ａ，２ｂ，２ｃの電気的特性は互いに等しく平衡な伝送線路を形成し、この３本の信号線２ａ，２ｂ，２ｃにより３つのビット情報信号の伝送を行う。   The differential transmission line 2 has an odd mode impedance of, for example, 50Ω between the signal lines 2a, 2b, and 2c. The signal lines 2a, 2b, and 2c form transmission lines that are equally balanced with each other, and the three signal lines 2a, 2b, and 2c transmit three bit information signals.

また、差動レシーバユニット３において、信号線２ａ，２ｂの対を終端するように端子３Ｅａ，３Ｅｂにわたって終端抵抗Ｒａが設けられ、信号線２ｂ，２ｃの対を終端するように端子３Ｅｂ，３Ｅｃにわたって終端抵抗Ｒｂが設けられ、信号線２ｃ，２ａの対を終端するように端子３Ｅｃ，３Ｅａにわたって終端抵抗Ｒｃが設けられる。終端抵抗Ｒａ，Ｒｂ，Ｒｃは、例えば差動インピーダンスと等しい１００Ωの抵抗値をそれぞれ有し、各終端抵抗Ｒａ，Ｒｂ，Ｒｃの両端には、差動伝送線路２の各信号線２ａ，２ｂ，２ｃ上を重畳されて伝送された差動信号によって所定の電位差が生じ、この電位差により、各終端抵抗Ｒａ，Ｒｂ，Ｒｃには正又は負の電流が流れる。差動レシーバＩＣ３ａは終端抵抗Ｒａ上を流れる電圧の極性（又は電流の向き）を判定し、この判定結果に対応するビット情報信号をＣＭＯＳレベルで出力する。同様に、差動レシーバＩＣ３ｂは終端抵抗Ｒｂ上を流れる電圧の極性（又は電流の向き）を判定して、判定結果に対応するビット情報信号をＣＭＯＳレベルで出力し、差動レシーバＩＣ３ｃは終端抵抗Ｒｃ上を流れる電圧の極性（又は電流の向き）を判定して、判定結果に対応するビット情報信号をＣＭＯＳレベルで出力する。差動レシーバＩＣ３ｃはさらに、終端抵抗Ｒｃに印加される電圧の絶対値を測定し、測定結果をスイッチコントローラ３ｄに送る。スイッチコントローラ３ｄは、差動レシーバＩＣ３ａ，３ｂの出力端子にそれぞれ接続されたスイッチＳＷ１，ＳＷ２を制御し、終端抵抗Ｒｃにおける電圧の絶対値が２００ｍＶより大きいときには、差動レシーバＩＣ３ａ，３ｂからの出力信号をそのまま、復元された第１及び第２ビット情報信号として差動レシーバユニット３から出力させる一方、終端抵抗Ｒｃにおける電圧の絶対値が２００ｍＶ以下であるときには、差動レシーバＩＣ３ｃからの出力信号を、復元された第１及び第２ビット情報信号として差動レシーバユニット３から出力させる。また、差動レシーバＩＣ３ｃからの出力信号は常に、復元された第３ビット情報信号として差動レシーバユニット３から出力される。   In the differential receiver unit 3, a termination resistor Ra is provided over the terminals 3Ea and 3Eb so as to terminate the pair of signal lines 2a and 2b, and over the terminals 3Eb and 3Ec so as to terminate the pair of signal lines 2b and 2c. A termination resistor Rb is provided, and a termination resistor Rc is provided across the terminals 3Ec and 3Ea so as to terminate the pair of signal lines 2c and 2a. The termination resistors Ra, Rb, and Rc each have a resistance value of, for example, 100Ω equal to the differential impedance, and the signal lines 2a, 2b, and Rc of the differential transmission line 2 are respectively connected to both ends of the termination resistors Ra, Rb, and Rc. A predetermined potential difference is generated by the differential signal transmitted by being superimposed on 2c, and a positive or negative current flows through each of the termination resistors Ra, Rb, and Rc due to the potential difference. The differential receiver IC 3a determines the polarity (or current direction) of the voltage flowing on the termination resistor Ra, and outputs a bit information signal corresponding to the determination result at the CMOS level. Similarly, the differential receiver IC 3b determines the polarity (or current direction) of the voltage flowing on the termination resistor Rb, outputs a bit information signal corresponding to the determination result at the CMOS level, and the differential receiver IC 3c The polarity (or current direction) of the voltage flowing on Rc is determined, and a bit information signal corresponding to the determination result is output at the CMOS level. The differential receiver IC 3c further measures the absolute value of the voltage applied to the termination resistor Rc and sends the measurement result to the switch controller 3d. The switch controller 3d controls the switches SW1 and SW2 connected to the output terminals of the differential receiver ICs 3a and 3b, respectively. When the absolute value of the voltage at the termination resistor Rc is greater than 200 mV, the output from the differential receiver ICs 3a and 3b. While the signal is output as it is from the differential receiver unit 3 as the restored first and second bit information signals, when the absolute value of the voltage at the termination resistor Rc is 200 mV or less, the output signal from the differential receiver IC 3c is output. The differential receiver unit 3 outputs the restored first and second bit information signals. The output signal from the differential receiver IC 3c is always output from the differential receiver unit 3 as a restored third bit information signal.

差動伝送線路２を介してビット情報信号が伝送されたとき、差動レシーバユニット３は以下のように、伝送される前のビット情報信号を復元する。   When the bit information signal is transmitted through the differential transmission line 2, the differential receiver unit 3 restores the bit information signal before transmission as follows.

図８に示す出力信号電位を有して各差動ドライバＩＣ１ａ，１ｂ，１ｃからそれぞれ出力された差動信号は、引き出し線５ａ１，５ａ２，５ｂ１，５ｂ２，５ｃ１，５ｃ２（ダンピング抵抗Ｒ１乃至Ｒ６を含む）と、差動伝送線路２の各信号線２ａ，２ｂ，２ｃとを介して伝送されることにより、図６及び図９に示すような終端電位をもたらす。図６は、伝送されるビット情報に対する、各端子３Ｅａ，３Ｅｂ，３Ｅｃにおける電位（すなわち、各信号線２ａ，２ｂ，２ｃの終端電位）と、各終端抵抗Ｒａ，Ｒｂ，Ｒｃの電圧とを示す表である。また、図９は、伝送されるビット情報に対する、各端子３Ｅａ，３Ｅｂ，３Ｅｃにおける電位を示すグラフである。図９は、第１ビット情報、第２ビット情報及び第３ビット情報の組み合わせを、「０００，００１，０１０，０１１，１００，１０１，１１０，１１１」の順序で逐次に変化させたときに、信号線２ａ，２ｂ，２ｃ上に重畳される信号の電位を示す。   The differential signals having the output signal potential shown in FIG. 8 and output from the differential driver ICs 1a, 1b, and 1c are extracted from the lead lines 5a1, 5a2, 5b1, 5b2, 5c1, and 5c2 (damping resistors R1 to R6). And the signal lines 2a, 2b, and 2c of the differential transmission line 2 to cause termination potentials as shown in FIGS. FIG. 6 shows the potentials at the terminals 3Ea, 3Eb, 3Ec (that is, the termination potentials of the signal lines 2a, 2b, 2c) and the voltages of the termination resistors Ra, Rb, Rc for the bit information to be transmitted. It is a table. FIG. 9 is a graph showing potentials at the terminals 3Ea, 3Eb, and 3Ec with respect to transmitted bit information. FIG. 9 shows a case where the combination of the first bit information, the second bit information, and the third bit information is sequentially changed in the order of “000,001,010,011,100,101,110,111”. The potentials of signals superimposed on the signal lines 2a, 2b, 2c are shown.

ここで、各信号線２ａ，２ｂ，２ｃの終端電位について説明する。１本の信号線には、ドライバ側において、２つの差動ドライバＩＣによって発生された２つの電圧信号Ｖ_１，Ｖ_２が重畳されて印加され、レシーバ側において、レシーバ全体のインピーダンスＺが装荷される。信号線の内部抵抗をｒとすると、信号線の終端電位Ｖは次式で表される。 Here, terminal potentials of the signal lines 2a, 2b, and 2c will be described. Two voltage signals V ₁ and V ₂ generated by two differential driver ICs are superimposed and applied to one signal line on the driver side, and the impedance Z of the entire receiver is loaded on the receiver side. The When the internal resistance of the signal line is r, the terminal potential V of the signal line is expressed by the following equation.

ここで、ｒ≪Ｚとおくことができるので、近似的に次式で表される。   Here, since r << Z, it is approximately expressed by the following equation.

図７は、伝送されるビット情報に対する、各終端抵抗Ｒａ，Ｒｂ，Ｒｃでの電流方向を示す表である。伝送されたビット情報を復元するためには、すべてのビット情報が同じであるとき（０００又は１１１）、終端抵抗Ｒｃでの電流方向のみが参照される一方、すべてのビット情報が同じではないとき（００１，０１０，０１１，１００，１０１又は１１０）、終端抵抗Ｒａ，Ｒｂ，Ｒｃのそれぞれにおける電流方向が個別に参照される。   FIG. 7 is a table showing current directions in the termination resistors Ra, Rb, and Rc with respect to transmitted bit information. To recover the transmitted bit information, when all the bit information is the same (000 or 111), only the current direction at the termination resistor Rc is referred to, while all the bit information is not the same (001, 010, 011, 100, 101 or 110), the current direction in each of the termination resistors Ra, Rb, Rc is individually referred to.

このように、本実施形態の差動伝送回路によれば、１つの差動ドライバＩＣ１ｃに係る信号電圧レベルのみを他の差動ドライバＩＣ１ａ，ＩＣ２ｂに係る信号電圧レベルと異なる値とすることと、終端抵抗Ｒｃにおける電圧の絶対値に基づきスイッチコントローラ３ｄがスイッチＳＷ１，ＳＷ２を制御することとにより、全ビットが０の場合及び全ビットが１の場合も含めた全８状態のビット情報を復号することが可能である。また、図６及び図９からわかるように、差動伝送線路２の各信号線２ａ，２ｂ，２ｃに加わる電圧は、いずれのビット情報信号を伝送する場合においてもトータルで０となり、各信号線２ａ，２ｂ，２ｃから輻射されるノイズが互いに打ち消しあうため、ノイズの少ない伝送が可能である。   As described above, according to the differential transmission circuit of this embodiment, only the signal voltage level related to one differential driver IC1c is set to a value different from the signal voltage level related to the other differential drivers IC1a and IC2b. The switch controller 3d controls the switches SW1 and SW2 based on the absolute value of the voltage at the termination resistor Rc, thereby decoding the bit information of all eight states including the case where all bits are 0 and the case where all bits are 1. It is possible. As can be seen from FIGS. 6 and 9, the voltage applied to each signal line 2a, 2b, 2c of the differential transmission line 2 is 0 in total when any bit information signal is transmitted. Since noises radiated from 2a, 2b, and 2c cancel each other, transmission with less noise is possible.

ただし、差動ドライバＩＣ１ａ，１ｂは引き出し線５ａ１，５ａ２を介して互いに接続され、差動ドライバＩＣ１ｂ，１ｃは引き出し線５ｂ１，５ｂ２を介して互いに接続され、差動ドライバＩＣ１ｃ，１ａは引き出し線５ｃ１，５ｃ２を介して互いに接続されているので、各差動ドライバＩＣ１ａ，１ｂ，１ｃには逆バイアスがかかる場合がある。次に、図２乃至図４を参照して、逆バイアスによる差動ドライバＩＣ１ａ，１ｂ，１ｃの破壊を防止するための構成について説明する。   However, the differential driver ICs 1a and 1b are connected to each other via the lead lines 5a1 and 5a2, the differential driver ICs 1b and 1c are connected to each other via the lead lines 5b1 and 5b2, and the differential driver ICs 1c and 1a are connected to the lead line 5c1. , 5c2 are connected to each other, so that the differential driver ICs 1a, 1b, 1c may be reversely biased. Next, a configuration for preventing the destruction of the differential driver ICs 1a, 1b, and 1c due to the reverse bias will be described with reference to FIGS.

図２は、図１の差動ドライバユニット１を含む部分の詳細構成を示す上面図である。さらに、図３は、図２のＡ−Ａ’線における切断面の一部を示す断面図であり、図４は、図２のＢ−Ｂ’線における切断面を示す断面図である。本実施形態の差動伝送回路では、各引き出し線５ａ１，５ｃ２の特性インピーダンスを信号線２ａの特性インピーダンスよりも高くし、各引き出し線５ａ２，５ｂ１の特性インピーダンスを信号線２ｂの特性インピーダンスよりも高くし、各引き出し線５ｂ２，５ｃ１の特性インピーダンスを信号線２ｃの特性インピーダンスよりも高くしたことを特徴とし、これにより、各差動ドライバＩＣ１ａ，１ｂ，１ｃに逆バイアスが係ることを防止している。   FIG. 2 is a top view showing a detailed configuration of a portion including the differential driver unit 1 of FIG. Further, FIG. 3 is a cross-sectional view showing a part of the cut surface taken along the line A-A ′ of FIG. 2, and FIG. 4 is a cross-sectional view showing the cut surface taken along the line B-B ′ of FIG. In the differential transmission circuit of this embodiment, the characteristic impedance of each of the lead lines 5a1 and 5c2 is made higher than the characteristic impedance of the signal line 2a, and the characteristic impedance of each of the lead lines 5a2 and 5b1 is higher than the characteristic impedance of the signal line 2b. In addition, the characteristic impedance of each of the lead lines 5b2 and 5c1 is made higher than the characteristic impedance of the signal line 2c, thereby preventing the reverse bias from being applied to each of the differential driver ICs 1a, 1b, and 1c. .

図２において、引き出し線５ａ１，５ａ２，５ｂ１，５ｂ２，５ｃ１，５ｃ２は、導体ストリップとして導体層Ｔ１内に構成され、接地導体である導体層Ｔ２とともに、マイクロストリップ線路を構成する。引き出し線５ａ１，５ａ２は互いに等長であり、同様に、引き出し線５ｂ１，５ｂ２は互いに等長であり、引き出し線５ｃ１，５ｃ２は互いに等長である。各引き出し線５ａ１，５ｃ２を構成する導体ストリップの幅ｗ１は、信号線２ａを構成する導体ストリップの幅ｗ２よりも小さくされ、各引き出し線５ａ２，５ｂ１を構成する導体ストリップの幅ｗ１は、信号線２ｂを構成する導体ストリップの幅ｗ２よりも小さくされ、各引き出し線５ｂ２，５ｃ１を構成する導体ストリップの幅ｗ１は、信号線２ｃを構成する導体ストリップの幅ｗ２よりも小さくされる。これにより、各引き出し線５ａ１，５ｃ２の特性インピーダンスは信号線２ａの特性インピーダンスよりも高くなり、各引き出し線５ａ２，５ｂ１の特性インピーダンスは信号線２ｂの特性インピーダンスよりも高くなり、各引き出し線５ｂ２，５ｃ１の特性インピーダンスは信号線２ｃの特性インピーダンスよりも高くなる。さらに、好ましくは、図３及び図４に示すように、対になる引き出し線５ａ１，５ａ２の間隔ｓ１を、対応する信号線２ａ，２ｂの間隔ｓ２よりも広くすることによっても、引き出し線５ａ１，５ａ２における特性インピーダンスは、信号線２ａ，２ｂにおける特性インピーダンスよりも高くなる。図３では、対になる引き出し線５ａ１，５ａ２のみについて図示しているが、対になる他の引き出し線５ｂ１，５ｂ２と、５ｃ１，５ｃ２とについても同様である。   In FIG. 2, lead-out lines 5a1, 5a2, 5b1, 5b2, 5c1, and 5c2 are formed as conductor strips in the conductor layer T1, and together with the conductor layer T2 that is a ground conductor, constitute a microstrip line. The lead lines 5a1 and 5a2 are equal in length to each other. Similarly, the lead lines 5b1 and 5b2 are equal in length to each other, and the lead lines 5c1 and 5c2 are equal in length to each other. The width w1 of the conductor strip constituting each lead line 5a1, 5c2 is made smaller than the width w2 of the conductor strip constituting the signal line 2a, and the width w1 of the conductor strip constituting each lead line 5a2, 5b1 is the signal line The width w1 of the conductor strips constituting the lead lines 5b2 and 5c1 is made smaller than the width w2 of the conductor strips constituting the signal lines 2c. Thereby, the characteristic impedance of each of the lead lines 5a1 and 5c2 is higher than the characteristic impedance of the signal line 2a, and the characteristic impedance of each of the lead lines 5a2 and 5b1 is higher than the characteristic impedance of the signal line 2b. The characteristic impedance of 5c1 is higher than the characteristic impedance of the signal line 2c. Further, preferably, as shown in FIG. 3 and FIG. 4, the lead lines 5a1, 5a2 are also made wider by making the interval s1 between the pair of lead lines 5a1, 5a2 larger than the interval s2 between the corresponding signal lines 2a, 2b. The characteristic impedance at 5a2 is higher than the characteristic impedance at the signal lines 2a and 2b. In FIG. 3, only the lead lines 5a1 and 5a2 to be paired are shown, but the same applies to the other lead lines 5b1 and 5b2 to be paired and 5c1 and 5c2.

ここで、本実施形態の構成によってもたらされる効果を説明するためのシミュレーション結果を示す。図３及び図４を参照し、簡単化のために引き出し線５ｂ１，５ｂ２，５ｃ１，５ｃ２及び信号線２ｃを省略し、２本の引き出し線５ａ１，５ａ２と、２本の信号線２ａ，２ｂとのみが導体層Ｔ１に存在する場合を想定する。導体層Ｔ２は、その全面に導体を備えた接地導体として構成され、導体層Ｔ３，Ｔ４からは導体が除去され、代わりに誘電体で充填されている。誘電体層Ｄ１，Ｄ２，Ｄ３と、導体層Ｔ３，Ｔ４における誘電体とは、比誘電率ε＝４．５のＦＲ−４からなる。引き出し線５ａ１，５ａ２の幅ｗ１＝０．１ｍｍとし、さらに、引き出し線５ａ１，５ａ２は、所定長さにわたって一定の間隔ｓ１＝０．３ｍｍを有して配置されているものとする。また、信号線２ａ，２ｂの幅ｗ２＝０．２ｍｍとし、信号線２ａ，２ｂの間隔ｓ２＝０．１ｍｍとする。さらに、導体層Ｔ１，Ｔ２，Ｔ３，Ｔ４の厚さｔ１＝０．０３ｍｍとし、誘電体層Ｄ１の高さｈ１＝０．２ｍｍとし、誘電体層Ｄ２の高さｈ２＝１．２ｍｍとし、誘電体層Ｄ３の高さｈ３＝０．２ｍｍとする。シミュレーションの動作周波数は、６５ＭＨｚであるとする。このとき、各引き出し線５ａ１，５ａ２の特性インピーダンスは約９０Ωとなり、各信号線２ａ，２ｂの特性インピーダンスは約６７Ωとなる。   Here, a simulation result for explaining an effect brought about by the configuration of the present embodiment is shown. Referring to FIGS. 3 and 4, for simplification, the lead lines 5b1, 5b2, 5c1, 5c2 and the signal line 2c are omitted, the two lead lines 5a1, 5a2, and the two signal lines 2a, 2b Assume that only the conductor layer T1 is present. The conductor layer T2 is configured as a ground conductor having a conductor on its entire surface, and the conductor is removed from the conductor layers T3 and T4 and is instead filled with a dielectric. The dielectric layers D1, D2, D3 and the dielectrics in the conductor layers T3, T4 are made of FR-4 having a relative dielectric constant ε = 4.5. It is assumed that the widths w1 of the lead lines 5a1 and 5a2 are set to 0.1 mm, and the lead lines 5a1 and 5a2 are arranged with a predetermined interval s1 = 0.3 mm over a predetermined length. The width w2 of the signal lines 2a and 2b is set to 0.2 mm, and the interval s2 between the signal lines 2a and 2b is set to 0.1 mm. Furthermore, the thickness t1 = 0.03 mm of the conductor layers T1, T2, T3, T4, the height h1 of the dielectric layer D1 = 0.2 mm, the height h2 of the dielectric layer D2 = 1.2 mm, The height h3 of the body layer D3 is set to 0.2 mm. The operating frequency of the simulation is assumed to be 65 MHz. At this time, the characteristic impedance of each of the lead lines 5a1 and 5a2 is about 90Ω, and the characteristic impedance of each of the signal lines 2a and 2b is about 67Ω.

本明細書で言及する各パラメータを変化させることにより、引き出し線５ａ１，５ａ２，５ｂ１，５ｂ２，５ｃ１，５ｃ２及び信号線２ａ，２ｂ，２ｃの特性インピーダンスを、３０〜１３０Ωの範囲で変化させることができる。この範囲内で、各引き出し線５ａ１，５ｃ２の特性インピーダンスを信号線２ａの特性インピーダンスよりも高くし、各引き出し線５ａ２，５ｂ１の特性インピーダンスを信号線２ｂの特性インピーダンスよりも高くし、各引き出し線５ｂ２，５ｃ１の特性インピーダンスを信号線２ｃの特性インピーダンスよりも高くするように差動伝送回路を構成することができる。   By changing each parameter referred to in this specification, the characteristic impedances of the lead lines 5a1, 5a2, 5b1, 5b2, 5c1, 5c2 and the signal lines 2a, 2b, 2c can be changed in the range of 30 to 130Ω. it can. Within this range, the characteristic impedance of each of the lead lines 5a1 and 5c2 is made higher than the characteristic impedance of the signal line 2a, the characteristic impedance of each of the lead lines 5a2 and 5b1 is made higher than the characteristic impedance of the signal line 2b, The differential transmission circuit can be configured so that the characteristic impedance of 5b2 and 5c1 is higher than the characteristic impedance of the signal line 2c.

このように、従来、ダンピング抵抗Ｒ１乃至Ｒ６を設けるだけでは、互いに接続された２本の引き出し線上の信号の信号レベルの大きさの違いから生じる逆バイアスから差動ドライバＩＣを保護するには不十分であったが、本実施形態の差動伝送回路によれば、各引き出し線５ａ１，５ｃ２の特性インピーダンスを信号線２ａの特性インピーダンスよりも高くし、各引き出し線５ａ２，５ｂ１の特性インピーダンスを信号線２ｂの特性インピーダンスよりも高くし、各引き出し線５ｂ２，５ｃ１の特性インピーダンスを信号線２ｃの特性インピーダンスよりも高くすることにより、高周波成分を有する逆バイアスから差動ドライバＩＣを保護することが可能となる。   Thus, conventionally, simply providing the damping resistors R1 to R6 is not sufficient to protect the differential driver IC from the reverse bias caused by the difference in the signal level of the signals on the two lead lines connected to each other. Although sufficient, according to the differential transmission circuit of the present embodiment, the characteristic impedance of each of the lead lines 5a1 and 5c2 is made higher than the characteristic impedance of the signal line 2a, and the characteristic impedance of each of the lead lines 5a2 and 5b1 is set as a signal. It is possible to protect the differential driver IC from a reverse bias having a high frequency component by making it higher than the characteristic impedance of the line 2b and making the characteristic impedance of each of the lead lines 5b2 and 5c1 higher than the characteristic impedance of the signal line 2c. It becomes.

第２の実施形態．
図１０は、本発明の第２の実施形態に係る差動伝送回路の概略構成を示す斜視図であり、図１１は、図１０の差動伝送回路の断面図である。図１１の断面図は、図１０の差動伝送回路について、図２のＡ−Ａ’線に相当する位置における切断面の一部を示す。本実施形態では、各引き出し線５ａ１，５ｃ２を構成する導体ストリップと、接地導体である導体層Ｔ２との距離ｈ１＋ｔ１＋ｈ４は、信号線２ａを構成する導体ストリップと導体層Ｔ２との距離ｈ１よりも大きくされ、各引き出し線５ａ２，５ｂ１を構成する導体ストリップと導体層Ｔ２との距離ｈ１＋ｔ１＋ｈ４は、信号線２ｂを構成する導体ストリップと導体層Ｔ２との距離ｈ１よりも大きくされ、各引き出し線５ｂ２，５ｃ１を構成する導体ストリップと導体層Ｔ２との距離ｈ１＋ｔ１＋ｈ４は、信号線２ｃを構成する導体ストリップと導体層Ｔ２との距離ｈ１よりも大きくされる。これにより、各引き出し線５ａ１，５ｃ２の特性インピーダンスは信号線２ａの特性インピーダンスよりも高くなり、各引き出し線５ａ２，５ｂ１の特性インピーダンスは信号線２ｂの特性インピーダンスよりも高くなり、各引き出し線５ｂ２，５ｃ１の特性インピーダンスは信号線２ｃの特性インピーダンスよりも高くなる。 Second embodiment.
FIG. 10 is a perspective view showing a schematic configuration of a differential transmission circuit according to the second embodiment of the present invention, and FIG. 11 is a cross-sectional view of the differential transmission circuit of FIG. The sectional view of FIG. 11 shows a part of a cut surface at a position corresponding to the line AA ′ of FIG. 2 for the differential transmission circuit of FIG. In the present embodiment, the distance h1 + t1 + h4 between the conductor strips constituting the lead wires 5a1 and 5c2 and the conductor layer T2 that is the ground conductor is larger than the distance h1 between the conductor strips constituting the signal line 2a and the conductor layer T2. The distance h1 + t1 + h4 between the conductor strips constituting the lead lines 5a2 and 5b1 and the conductor layer T2 is made larger than the distance h1 between the conductor strips constituting the signal line 2b and the conductor layer T2, and the lead lines 5b2, 5c1 The distance h1 + t1 + h4 between the conductor strip constituting the conductor layer T2 and the conductor layer T2 is made larger than the distance h1 between the conductor strip constituting the signal line 2c and the conductor layer T2. Thereby, the characteristic impedance of each of the lead lines 5a1 and 5c2 is higher than the characteristic impedance of the signal line 2a, and the characteristic impedance of each of the lead lines 5a2 and 5b1 is higher than the characteristic impedance of the signal line 2b. The characteristic impedance of 5c1 is higher than the characteristic impedance of the signal line 2c.

図１０を参照すると、本実施形態の差動伝送回路では、プリント配線基板４Ａは、第１の実施形態に係るプリント配線基板４の導体層Ｔ１上に追加の誘電体層Ｄ４をはさんで設けられた追加の導体層Ｔ５をさらに備え、差動ドライバユニット１は、第１の実施形態のように導体層Ｔ１内に設けられるのではなく、導体層Ｔ５内に設けられる。差動ドライバユニット１の詳細構成は、第１の実施形態と同様である（図２を参照）。図１１に示すように、差動ドライバユニット１と導体層Ｔ２との間においては導体層Ｔ１の導体が除去され、代わりに誘電体で充填されている。差動伝送線路２は、差動ドライバユニット１に近接した部分を除いて、その大部分が第１の実施形態と同様に導体層Ｔ１内に設けられる。好ましくは、信号線２ａ，２ｂ，２ｃの特性インピーダンスの急激な変化を防止するために、差動伝送線路２は、導体層Ｔ５に設けられる部分と、導体層Ｔ１に設けられる部分との間に傾斜部を備えている。差動レシーバユニット３もまた、第１の実施形態と同様に導体層Ｔ１内に設けられる。   Referring to FIG. 10, in the differential transmission circuit of this embodiment, the printed wiring board 4A is provided with an additional dielectric layer D4 sandwiched between the conductor layer T1 of the printed wiring board 4 according to the first embodiment. The additional driver layer T5 is further provided, and the differential driver unit 1 is provided not in the conductor layer T1 as in the first embodiment but in the conductor layer T5. The detailed configuration of the differential driver unit 1 is the same as that of the first embodiment (see FIG. 2). As shown in FIG. 11, the conductor of the conductor layer T1 is removed between the differential driver unit 1 and the conductor layer T2, and is filled with a dielectric instead. Most of the differential transmission line 2 is provided in the conductor layer T1 in the same manner as in the first embodiment, except for a portion close to the differential driver unit 1. Preferably, in order to prevent a sudden change in the characteristic impedance of the signal lines 2a, 2b, 2c, the differential transmission line 2 is provided between a portion provided in the conductor layer T5 and a portion provided in the conductor layer T1. It has an inclined part. The differential receiver unit 3 is also provided in the conductor layer T1 as in the first embodiment.

ここで、本実施形態の構成によってもたらされる効果を説明するためのシミュレーション結果を示す。図１１及び図４を参照し、簡単化のために引き出し線５ｂ１，５ｂ２，５ｃ１，５ｃ２及び信号線２ｃを省略し、２本の引き出し線５ａ１，５ａ２のみが導体層Ｔ５に存在し、２本の信号線２ａ，２ｂのみが導体層Ｔ１に存在する場合を想定する。導体層Ｔ２，Ｔ３，Ｔ４と、誘電体層Ｄ１，Ｄ２，Ｄ３とは、第１の実施形態について説明したシミュレーションの場合と同様である。引き出し線５ａ１，５ａ２の幅ｗ３＝０．２ｍｍとし、さらに、引き出し線５ａ１，５ａ２は、所定長さにわたって一定の間隔ｓ３＝０．１ｍｍを有して配置されているものとする。また、信号線２ａ，２ｂの寸法は、第１の実施形態について説明したシミュレーションの場合と同様である。導体層Ｔ５の厚さｔ１＝０．０３ｍｍとし、誘電体層Ｄ４の高さｈ４＝０．２ｍｍとし、プリント配線基板４Ａの他の寸法は、第１の実施形態について説明したシミュレーションの場合と同様である。シミュレーションの動作周波数は、６５ＭＨｚであるとする。このとき、各引き出し線５ａ１，５ａ２の特性インピーダンスは約９２Ωとなり、各信号線２ａ，２ｂの特性インピーダンスは約６７Ωとなる。   Here, a simulation result for explaining an effect brought about by the configuration of the present embodiment is shown. 11 and 4, for the sake of simplicity, the lead lines 5b1, 5b2, 5c1, 5c2 and the signal line 2c are omitted, and only two lead lines 5a1, 5a2 are present in the conductor layer T5. Assume that only the signal lines 2a and 2b are present in the conductor layer T1. The conductor layers T2, T3, T4 and the dielectric layers D1, D2, D3 are the same as in the simulation described for the first embodiment. It is assumed that the width w3 of the lead lines 5a1 and 5a2 is 0.2 mm, and the lead lines 5a1 and 5a2 are arranged with a predetermined interval s3 = 0.1 mm over a predetermined length. The dimensions of the signal lines 2a and 2b are the same as those in the simulation described in the first embodiment. The thickness t1 of the conductor layer T5 is set to 0.03 mm, the height h4 of the dielectric layer D4 is set to 0.2 mm, and other dimensions of the printed wiring board 4A are the same as in the simulation described for the first embodiment. It is. The operating frequency of the simulation is assumed to be 65 MHz. At this time, the characteristic impedance of each of the lead lines 5a1 and 5a2 is about 92Ω, and the characteristic impedance of each of the signal lines 2a and 2b is about 67Ω.

このように、従来、ダンピング抵抗Ｒ１乃至Ｒ６を設けるだけでは、互いに接続された２本の引き出し線上の信号の信号レベルの大きさの違いから生じる逆バイアスから差動ドライバＩＣを保護するには不十分であったが、本実施形態の差動伝送回路によれば、各引き出し線５ａ１，５ｃ２の特性インピーダンスを信号線２ａの特性インピーダンスよりも高くし、各引き出し線５ａ２，５ｂ１の特性インピーダンスを信号線２ｂの特性インピーダンスよりも高くし、各引き出し線５ｂ２，５ｃ１の特性インピーダンスを信号線２ｃの特性インピーダンスよりも高くすることにより、高周波成分を有する逆バイアスから差動ドライバＩＣを保護することが可能となる。   Thus, conventionally, simply providing the damping resistors R1 to R6 is not sufficient to protect the differential driver IC from the reverse bias caused by the difference in the signal level of the signals on the two lead lines connected to each other. Although sufficient, according to the differential transmission circuit of the present embodiment, the characteristic impedance of each of the lead lines 5a1 and 5c2 is made higher than the characteristic impedance of the signal line 2a, and the characteristic impedance of each of the lead lines 5a2 and 5b1 is set as a signal. It is possible to protect the differential driver IC from a reverse bias having a high frequency component by making it higher than the characteristic impedance of the line 2b and making the characteristic impedance of each of the lead lines 5b2 and 5c1 higher than the characteristic impedance of the signal line 2c. It becomes.

なお、図１０に示す例では、導体層Ｔ１上にさらに誘電体層Ｄ４と導体層Ｔ５とを設ける構成を例として説明したが、接地導体である導体層Ｔ２上の誘電体層Ｄ１の厚さを、差動ドライバユニット１を設ける部分のみにおいて増大させることによっても、同様の効果を有する。   In the example shown in FIG. 10, the configuration in which the dielectric layer D4 and the conductor layer T5 are further provided on the conductor layer T1 has been described as an example. However, the thickness of the dielectric layer D1 on the conductor layer T2 that is the ground conductor is described. The same effect can be obtained by increasing the value only in the portion where the differential driver unit 1 is provided.

変形例．
説明した実施形態では、ＦＲ−４を誘電体層の材料とする４層又は５層のプリント配線基板の場合を例として説明したが、その他の層構成及び材料（例えばセラミック）からなるプリント配線基板であっても、同様の効果を有する。また、各引き出し線５ａ１，５ｃ２を構成する導体ストリップと、接地導体である導体層Ｔ２とを離隔する誘電体の誘電率が、信号線２ａを構成する導体ストリップと導体層Ｔ２とを離隔する誘電体の誘電率よりも大きくされ、各引き出し線５ａ２，５ｂ１を構成する導体ストリップと導体層Ｔ２とを離隔する誘電体の誘電率が、信号線２ｂを構成する導体ストリップと導体層Ｔ２とを離隔する誘電体の誘電率よりも大きくされ、各引き出し線５ｂ２，５ｃ１を構成する導体ストリップと導体層Ｔ２とを離隔する誘電体の誘電率が、信号線２ｃを構成する導体ストリップと導体層Ｔ２とを離隔する誘電体の誘電率よりも大きくされてもよい。これにより、各引き出し線５ａ１，５ｃ２の特性インピーダンスは信号線２ａの特性インピーダンスよりも高くなり、各引き出し線５ａ２，５ｂ１の特性インピーダンスは信号線２ｂの特性インピーダンスよりも高くなり、各引き出し線５ｂ２，５ｃ１の特性インピーダンスは信号線２ｃの特性インピーダンスよりも高くなる。 Modified example.
In the described embodiment, the case of a four-layer or five-layer printed wiring board using FR-4 as a dielectric layer material has been described as an example, but a printed wiring board formed of other layer configurations and materials (for example, ceramic). Even so, it has the same effect. Further, the dielectric constant of the dielectric separating the conductor strips constituting the lead wires 5a1 and 5c2 and the conductor layer T2 which is the ground conductor is the dielectric which separates the conductor strip constituting the signal line 2a and the conductor layer T2. The dielectric constant of the dielectric which is larger than the dielectric constant of the body and separates the conductor strips constituting the lead wires 5a2 and 5b1 and the conductor layer T2 separates the conductor strips constituting the signal line 2b and the conductor layer T2. The dielectric constant of the dielectric that is made larger than the dielectric constant of the dielectric layer and separates the conductor strips constituting the lead lines 5b2 and 5c1 and the conductor layer T2 is the conductor strip and conductor layer T2 constituting the signal line 2c. It may be made larger than the dielectric constant of the dielectric that separates. Thereby, the characteristic impedance of each of the lead lines 5a1 and 5c2 is higher than the characteristic impedance of the signal line 2a, and the characteristic impedance of each of the lead lines 5a2 and 5b1 is higher than the characteristic impedance of the signal line 2b. The characteristic impedance of 5c1 is higher than the characteristic impedance of the signal line 2c.

また、説明した実施形態では、差動伝送線路２の奇モードインピーダンスを５０Ωとし、その差動インピーダンスを１００Ωとして説明したが、インピーダンスはその他の値をとってもよい。また、説明した実施形態では、差動ドライバユニット１の中に３つの差動ドライバＩＣ１ａ，１ｂ，１ｃ等が設けられ、差動レシーバユニット３の中に３つの終端抵抗Ｒａ，Ｒｂ，Ｒｃと３つの差動レシーバＩＣ３ａ，３ｂ，３ｃ等が設けられた場合を例として説明したが、差動ドライバＩＣ１ａ，１ｂ，１ｃが、それらすべてを含む単一のＩＣ又はＬＳＩとして構成されている場合であっても、別個のＩＣ又はＬＳＩとして構成されている場合であっても、同様の効果を有する。また、説明した実施形態では、差動レシーバユニット３の中に終端抵抗Ｒａ，Ｒｂ，Ｒｃが形成された場合を例として説明したが、終端抵抗Ｒａ，Ｒｂ，Ｒｃを外付け部品としてプリント配線基板４，４Ａ上に実装することによっても、同様の効果を有する。また、説明した実施形態では、表層の導体層Ｔ１に差動伝送線路２が設けられ、内層の導体層Ｔ２に接地導体が設けられた場合を例として説明したが、他の導体層に差動伝送線路２が設けられ、接地導体も他の導体層に設けられる場合であっても、同様の効果を有する。また、説明した実施形態では、ＬＶＤＳを例として説明したが、その他の差動伝送方式であっても、同様の効果を有する。   In the above-described embodiment, the odd-mode impedance of the differential transmission line 2 is 50Ω and the differential impedance is 100Ω. However, the impedance may take other values. In the described embodiment, three differential driver ICs 1 a, 1 b, 1 c and the like are provided in the differential driver unit 1, and three termination resistors Ra, Rb, Rc and 3 are provided in the differential receiver unit 3. Although the case where two differential receiver ICs 3a, 3b, 3c, etc. are provided has been described as an example, the case where the differential driver ICs 1a, 1b, 1c are configured as a single IC or LSI including all of them is described. Even if it is configured as a separate IC or LSI, it has the same effect. In the above-described embodiment, the case where the termination resistors Ra, Rb, and Rc are formed in the differential receiver unit 3 has been described as an example. However, the printed wiring board includes the termination resistors Ra, Rb, and Rc as external components. The same effect can be obtained by mounting on 4,4A. In the embodiment described above, the case where the differential transmission line 2 is provided in the surface conductor layer T1 and the ground conductor is provided in the inner conductor layer T2 has been described as an example. Even when the transmission line 2 is provided and the ground conductor is provided in another conductor layer, the same effect is obtained. In the embodiment described above, LVDS has been described as an example. However, other differential transmission methods have the same effect.

本発明の差動伝送線路は、３本以上の信号線を備えた差動伝送線路を介して差動ドライバ回路から差動レシーバ回路へ複数の差動信号を多重伝送する差動伝送回路において、引き出し線の特性インピーダンスを信号線の特性インピーダンスよりも高くすることにより、差動ドライバ手段が破壊されることを防いで不要輻射ノイズの少ない差動伝送線路として有用である。本発明はまた、３つのビット情報信号の差動伝送を３本の信号線で実現し、かつ、３ビットすべての状態（８状態）を伝送することができる。   The differential transmission line of the present invention is a differential transmission circuit that multiplex-transmits a plurality of differential signals from a differential driver circuit to a differential receiver circuit via a differential transmission line having three or more signal lines. By making the characteristic impedance of the lead-out line higher than the characteristic impedance of the signal line, the differential driver means is prevented from being destroyed and is useful as a differential transmission line with less unwanted radiation noise. The present invention can also realize differential transmission of three bit information signals with three signal lines and transmit all three bit states (eight states).

本発明の第１の実施形態に係る差動伝送回路の概略構成を示す斜視図である。1 is a perspective view showing a schematic configuration of a differential transmission circuit according to a first embodiment of the present invention. 図１の差動ドライバユニット１を含む部分の詳細構成を示す上面図である。It is a top view which shows the detailed structure of the part containing the differential driver unit 1 of FIG. 図２のＡ−Ａ’線における切断面の一部を示す断面図である。It is sectional drawing which shows a part of cut surface in the A-A 'line | wire of FIG. 図２のＢ−Ｂ’線における切断面を示す断面図である。It is sectional drawing which shows the cut surface in the B-B 'line | wire of FIG. 図１の差動伝送回路の回路図である。FIG. 2 is a circuit diagram of the differential transmission circuit of FIG. 1. 伝送されるビット情報に対する、各端子３Ｅａ，３Ｅｂ，３Ｅｃにおける電位と、各終端抵抗Ｒａ，Ｒｂ，Ｒｃの電圧とを示す表である。It is a table | surface which shows the electric potential in each terminal 3Ea, 3Eb, 3Ec with respect to the bit information transmitted, and the voltage of each termination | terminus resistance Ra, Rb, Rc. 伝送されるビット情報に対する、各終端抵抗Ｒａ，Ｒｂ，Ｒｃでの電流方向を示す表である。It is a table | surface which shows the electric current direction in each termination | terminus resistor Ra, Rb, Rc with respect to the bit information transmitted. （ａ）は、伝送されるビット情報に対する差動ドライバＩＣ１ａの出力信号電位を示すグラフであり、（ｂ）は、伝送されるビット情報に対する差動ドライバＩＣ１ｂの出力信号電位を示すグラフであり、（ｃ）は、伝送されるビット情報に対する差動ドライバＩＣ１ｃの出力信号電位を示すグラフである。(A) is a graph showing the output signal potential of the differential driver IC1a with respect to transmitted bit information, (b) is a graph showing the output signal potential of the differential driver IC1b with respect to transmitted bit information, (C) is a graph showing the output signal potential of the differential driver IC1c with respect to transmitted bit information. 伝送されるビット情報に対する、各端子３Ｅａ，３Ｅｂ，３Ｅｃにおける電位を示すグラフである。It is a graph which shows the electric potential in each terminal 3Ea, 3Eb, 3Ec with respect to the bit information transmitted. 本発明の第２の実施形態に係る差動伝送回路の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of the differential transmission circuit which concerns on the 2nd Embodiment of this invention. 図１０の差動伝送回路の断面図である。It is sectional drawing of the differential transmission circuit of FIG. 第１の従来技術に係る差動伝送回路の回路図である。It is a circuit diagram of the differential transmission circuit concerning the 1st conventional technology. 図１２の差動伝送回路の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of the differential transmission circuit of FIG. 第２の従来技術に係る差動伝送回路の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of the differential transmission circuit based on 2nd prior art. 図１４のＣ−Ｃ’線における切断面を示す断面図である。It is sectional drawing which shows the cut surface in the C-C 'line | wire of FIG.

符号の説明Explanation of symbols

１…差動ドライバユニット、
１ａ，１ｂ，１ｃ…差動ドライバＩＣ、
１Ｅａ，１Ｅｂ，１Ｅｃ，３Ｅａ，３Ｅｂ，３Ｅｃ…端子、
２…差動伝送線路、
２ａ，２ｂ，２ｃ…信号線、
３…差動レシーバユニット、
３ａ，３ｂ，３ｃ…差動レシーバＩＣ、
３ｄ…スイッチコントローラ、
４，４Ａ…プリント配線基板、
５ａ１，５ａ２，５ｂ１，５ｂ２，５ｃ１，５ｃ２…引き出し線、
Ｄ１，Ｄ２，Ｄ３，Ｄ４…誘電体層、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６…ダンピング抵抗、
Ｒａ，Ｒｂ，Ｒｃ…終端抵抗、
ＳＷ１，ＳＷ２…スイッチ、
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５…導体層。 1 ... Differential driver unit,
1a, 1b, 1c... Differential driver IC,
1Ea, 1Eb, 1Ec, 3Ea, 3Eb, 3Ec ... terminals,
2 ... Differential transmission line,
2a, 2b, 2c ... signal lines,
3 ... Differential receiver unit,
3a, 3b, 3c ... differential receiver IC,
3d ... switch controller,
4, 4A ... printed circuit board,
5a1, 5a2, 5b1, 5b2, 5c1, 5c2...
D1, D2, D3, D4 ... dielectric layer,
R1, R2, R3, R4, R5, R6 ... damping resistance,
Ra, Rb, Rc ... termination resistance,
SW1, SW2 ... switch,
T1, T2, T3, T4, T5 ... conductor layer.

Claims (5)

第１乃至第３の信号線を備えた差動伝送線路を介してそれぞれ第１乃至第３の差動ドライバ手段から第１乃至第３のレシーバ手段へ複数の差動信号を多重伝送する差動伝送回路において、
上記第１の差動ドライバ手段は、伝送される第１のビット情報信号に対応する第１の出力信号及びその反転信号をそれぞれ出力する第１及び第２の出力端子を備え、
上記第２の差動ドライバ手段は、伝送される第２のビット情報信号に対応する第２の出力信号及びその反転信号をそれぞれ出力する第３及び第４の出力端子を備え、
上記第３の差動ドライバ手段は、伝送される第３のビット情報信号に対応する第３の出力信号及びその反転信号をそれぞれ出力する第５及び第６の出力端子を備え、
上記第１の信号線は、上記第１の信号線のドライバ側において、第１の引き出し線を介して上記第１の出力端子に接続され、第２の引き出し線を介して上記第６の出力端子に接続され、
上記第２の信号線は、上記第２の信号線のドライバ側において、第３の引き出し線を介して上記第２の出力端子に接続され、第４の引き出し線を介して上記第３の出力端子に接続され、
上記第３の信号線は、上記第３の信号線のドライバ側において、第５の引き出し線を介して上記第４の出力端子に接続され、第６の引き出し線を介して上記第５の出力端子に接続され、
上記第１の差動レシーバ手段は、上記第１及び第２の信号線のレシーバ側において上記第１及び第２の信号線の間に接続された第１の終端抵抗に発生する終端電圧の極性を判定し、判定結果に対応する第１のビット情報信号を出力し、
上記第２の差動レシーバ手段は、上記第２及び第３の信号線のレシーバ側において上記第２及び第３の信号線の間に接続された第２の終端抵抗に発生する終端電圧の極性を判定し、判定結果に対応する第２のビット情報信号を出力し、
上記第３の差動レシーバ手段は、上記第３及び第１の信号線のレシーバ側において上記第３及び第１の信号線の間に接続された第３の終端抵抗に発生する終端電圧の極性を判定し、判定結果に対応する第３のビット情報信号を出力し、
上記差動伝送回路において、
上記各第１及び第２の引き出し線の特性インピーダンスは上記第１の信号線の特性インピーダンスよりも高く、上記各第３及び第４の引き出し線の特性インピーダンスは上記第２の信号線の特性インピーダンスよりも高く、上記各第５及び第６の引き出し線の特性インピーダンスは上記第３の信号線の特性インピーダンスよりも高いことを特徴とする差動伝送回路。 A differential for multiplex transmission of a plurality of differential signals from the first to third differential driver means to the first to third receiver means via a differential transmission line having first to third signal lines, respectively. In the transmission circuit,
The first differential driver means includes first and second output terminals for outputting a first output signal corresponding to the transmitted first bit information signal and its inverted signal, respectively.
The second differential driver means includes third and fourth output terminals for outputting a second output signal corresponding to the transmitted second bit information signal and its inverted signal, respectively.
The third differential driver means includes fifth and sixth output terminals for outputting a third output signal corresponding to the transmitted third bit information signal and its inverted signal, respectively.
The first signal line is connected to the first output terminal via a first lead line on the driver side of the first signal line, and the sixth output via a second lead line. Connected to the terminal,
The second signal line is connected to the second output terminal via a third lead line on the driver side of the second signal line, and the third output is connected via a fourth lead line. Connected to the terminal,
The third signal line is connected to the fourth output terminal via a fifth lead line on the driver side of the third signal line, and the fifth output line via the sixth lead line. Connected to the terminal,
The first differential receiver means has a polarity of a termination voltage generated in a first termination resistor connected between the first and second signal lines on the receiver side of the first and second signal lines. And outputting a first bit information signal corresponding to the determination result,
The second differential receiver means has a polarity of a termination voltage generated in a second termination resistor connected between the second and third signal lines on the receiver side of the second and third signal lines. And outputs a second bit information signal corresponding to the determination result,
The third differential receiver means has a polarity of a termination voltage generated in a third termination resistor connected between the third and first signal lines on the receiver side of the third and first signal lines. And outputs a third bit information signal corresponding to the determination result,
In the above differential transmission circuit,
The characteristic impedance of each of the first and second lead lines is higher than the characteristic impedance of the first signal line, and the characteristic impedance of each of the third and fourth lead lines is the characteristic impedance of the second signal line. And a characteristic impedance of each of the fifth and sixth lead lines is higher than a characteristic impedance of the third signal line. 上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記各第１及び第２の引き出し線を構成する導体ストリップの幅は、上記第１の信号線を構成する導体ストリップの幅よりも大きく、
上記各第３及び第４の引き出し線を構成する導体ストリップの幅は、上記第２の信号線を構成する導体ストリップの幅よりも大きく、
上記各第５及び第６の引き出し線を構成する導体ストリップの幅は、上記第３の信号線を構成する導体ストリップの幅よりも大きいことを特徴とする請求項１記載の差動伝送回路。 The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor,
The width of the conductor strip constituting each of the first and second lead lines is larger than the width of the conductor strip constituting the first signal line,
The width of the conductor strip constituting each of the third and fourth lead wires is larger than the width of the conductor strip constituting the second signal line,
2. The differential transmission circuit according to claim 1, wherein the width of the conductor strip constituting each of the fifth and sixth lead lines is larger than the width of the conductor strip constituting the third signal line. 上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記各第１及び第２の引き出し線を構成する導体ストリップと接地導体との距離は、上記第１の信号線を構成する導体ストリップと接地導体との距離よりも大きく、
上記各第３及び第４の引き出し線を構成する導体ストリップと接地導体との距離は、上記第２の信号線を構成する導体ストリップと接地導体との距離よりも大きく、
上記各第５及び第６の引き出し線を構成する導体ストリップと接地導体との距離は、上記第３の信号線を構成する導体ストリップと接地導体との距離よりも大きいことを特徴とする請求項１記載の差動伝送回路。 The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor,
The distance between the conductor strip constituting each of the first and second lead wires and the ground conductor is larger than the distance between the conductor strip constituting the first signal line and the ground conductor,
The distance between the conductor strip constituting each of the third and fourth lead wires and the ground conductor is larger than the distance between the conductor strip constituting the second signal line and the ground conductor,
The distance between the conductor strip constituting each of the fifth and sixth lead wires and the ground conductor is larger than the distance between the conductor strip constituting the third signal line and the ground conductor. 1. A differential transmission circuit according to 1. 上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記第１及び第３の引き出し線をそれぞれ構成する導体ストリップ間の間隔は、上記第１及び第２の信号線をそれぞれ構成する導体ストリップ間の間隔よりも大きく、
上記第４及び第５の引き出し線をそれぞれ構成する導体ストリップ間の間隔は、上記第２及び第３の信号線をそれぞれ構成する導体ストリップ間の間隔よりも大きく、
上記第６及び第２の引き出し線をそれぞれ構成する導体ストリップ間の間隔は、上記第３及び第１の信号線をそれぞれ構成する導体ストリップ間の間隔よりも大きいことを特徴とする請求項１記載の差動伝送回路。 The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor,
The distance between the conductor strips constituting the first and third lead lines is larger than the distance between the conductor strips constituting the first and second signal lines, respectively.
The distance between the conductor strips constituting the fourth and fifth lead lines is larger than the distance between the conductor strips constituting the second and third signal lines, respectively.
2. An interval between conductor strips constituting the sixth and second lead lines, respectively, is larger than an interval between conductor strips constituting the third and first signal lines, respectively. Differential transmission circuit. 上記第１乃至第３の信号線と、上記第１乃至第６の引き出し線とは、それぞれ、誘電体により互いに離隔された導体ストリップと接地導体とを備えて構成されるマイクロストリップ線路であり、
上記各第１及び第２の引き出し線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率は、上記第１の信号線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率よりも小さく、
上記各第３及び第４の引き出し線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率は、上記第２の信号線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率よりも小さく、
上記各第５及び第６の引き出し線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率は、上記第３の信号線を構成する導体ストリップと接地導体とを離隔する誘電体の誘電率よりも小さいことを特徴とする請求項１記載の差動伝送回路。 The first to third signal lines and the first to sixth lead lines are microstrip lines each including a conductor strip and a ground conductor separated from each other by a dielectric,
The dielectric constant of the dielectric separating the conductor strips constituting the first and second lead lines and the ground conductor is the dielectric constant of the dielectric separating the conductor strips constituting the first signal line and the ground conductor. Smaller than the dielectric constant,
The dielectric constant of the dielectric separating the conductor strips constituting the third and fourth lead wires and the ground conductor is the dielectric constant of the dielectric separating the conductor strips constituting the second signal line and the ground conductor. Smaller than the dielectric constant,
The dielectric constant of the dielectric separating the conductor strips constituting the fifth and sixth lead wires and the ground conductor is the dielectric constant of the dielectric separating the conductor strips constituting the third signal line and the ground conductor. The differential transmission circuit according to claim 1, wherein the differential transmission circuit is smaller than a dielectric constant.

Images