JP2009199649A - 磁気カードリーダ - Google Patents

磁気カードリーダ Download PDF

Info

Publication number
JP2009199649A
JP2009199649A JP2008038913A JP2008038913A JP2009199649A JP 2009199649 A JP2009199649 A JP 2009199649A JP 2008038913 A JP2008038913 A JP 2008038913A JP 2008038913 A JP2008038913 A JP 2008038913A JP 2009199649 A JP2009199649 A JP 2009199649A
Authority
JP
Japan
Prior art keywords
magnetic
card
circuit
card reader
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008038913A
Other languages
English (en)
Inventor
Ikuo Kuribayashi
郁郎 栗林
Kohei Okui
浩平 奥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP2008038913A priority Critical patent/JP2009199649A/ja
Publication of JP2009199649A publication Critical patent/JP2009199649A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

【課題】 手動式のカードリーダにおいて、カード使用者によりカード搬送速度が異なる場合であっても、安定的に磁気情報を読み取ることができ、ひいては読取性能を向上させる。
【解決手段】 磁気ストライプ41を有するカード4を、走行基準面3に沿って手動走行させる磁気カードリーダ1において、磁気ストライプ41に記録されている磁気情報の読み取り又は書き込みを行う磁気ヘッド5と、磁気ヘッド5により読み取った磁気情報を所定の閾値で復調する復調手段(復調回路103)と、カード4の手動走行速度に応じて閾値を切り替える切替手段(速度計測閾値変更部1034)と、を有する。
【選択図】 図4

Description

本発明は、紙やプラスチックなどのカード状媒体に記録されている磁気情報の読み取り又は書き込みを行う磁気カードリーダに関するものである。
従来から、クレジットカード,プリペイドカード又はキャッシュカード等のカード状媒体に形成された磁気ストライプには、例えば保有者ID等の磁気情報が記録されている。磁気情報をカード状媒体に記録する際には、例えば、2種類の周波数の組み合わせからなるFM変調方式が用いられる。FM変調方式で記録された磁気情報を再生するにあたって、カード状媒体の磁気ストライプに対して相対的に磁気ヘッドを摺動させ、磁気情報をアナログ信号として取得した後、デジタル信号に変換(復調)したものがCPUに取り込まれる(CPUにおいて復調される場合もある)。また、アナログ信号を復調する際、所定の電圧値を有する閾値が用いられる。すなわち、アナログ信号は、所定の閾値でスライスされてパルス信号となり、このパルス信号の反転時間等を用いてアナログ信号の復調を行う(例えば特許文献1参照)。
特許文献1に開示された磁気データ読取装置は、磁気データ出力波形(磁気ヘッドによって得られたアナログ信号)のパルス部分(ピーク部分)のうち閾値を超えた時間を計測し、読取性能の向上を図っている。すなわち、この計測時間が所定の標準時間よりも短いときは、読取出力が小さ過ぎて、データ読取不良を起こす可能性があることから、所定の閾値を小さくするようにしている一方で、この計測時間が所定の標準時間よりも長いときは、読取出力が大き過ぎて、ノイズを拾いやすくなることから、所定の閾値を大きくするようにしている。
特開平7−320212号公報(段落番号[0009]、[0010])
しかしながら、特許文献1で開示された手法を手動式(スワイプ式)カードリーダに適用しようとすると、十分な読取性能を確保することができない場合がある。
具体的に説明すると、手動式カードリーダでは、モータ搬送式カードリーダと異なり、カード搬送速度が一定にならないことが多い(カード使用者によって異なる)。仮に、カード搬送速度が速すぎると、磁気ヘッドによって得られる磁気データ出力(アナログ信号)は、信号波形の周期が短く、その出力は高くなる。逆に、遅すぎると、磁気データ出力(アナログ信号)は、信号波形の周期が長く、その出力は低くなる。したがって、特許文献1で開示された手法を考えたとき、カード搬送速度が速すぎると、磁気データ出力は高いにも拘らず上述した計測時間が短くなるため、閾値は低く設定され、その分、不必要なノイズを拾う虞がある。一方、カード搬送速度が遅すぎると、磁気データ出力は低いにも拘わらず上述した計測時間が短くなるため、閾値は高く設定され、読取エラーが生じる虞がある。
本発明は、このような点に鑑みてなされたものであり、その目的は、手動式のカードリーダにおいて、カード使用者によりカード搬送速度が異なる場合であっても、安定的に磁気情報を読み取ることができ、ひいては読取性能を向上させることが可能な磁気カードリーダを提供することにある。
以上のような課題を解決するために、本発明は、以下のものを提供する。
(1) 磁気ストライプを有するカード状媒体を、走行基準面に沿って手動走行させる磁気カードリーダにおいて、前記磁気ストライプに記録されている磁気情報の読み取り又は書き込みを行う磁気ヘッドと、前記磁気ヘッドにより読み取った磁気情報を所定の閾値で復調する復調手段と、前記カード状媒体の手動走行速度に応じて前記閾値を切り替える切替手段と、を有することを特徴とする磁気カードリーダ。
本発明によれば、磁気カードリーダに、磁気ヘッドと、これによって読み取った磁気情報を所定の閾値で復調する復調手段と、カード状媒体の手動走行速度に応じて閾値を切り替える切替手段と、を設けることとしたので、カード使用者によりカード状媒体の手動走行速度が異なる場合であっても、その速度に応じて閾値を切り替え可能とすることで、安定的に磁気情報を読み取ることができ、ひいては読取性能を向上させることができる。
(2) 前記磁気ヘッドにより読み取った磁気情報は、前記カード状媒体の走行方向において先頭位置に記録されているプリアンブルの磁気情報であることを特徴とする磁気カードリーダ。
本発明によれば、上述した磁気ヘッドにより読み取った磁気情報は、カード状媒体の走行方向において先頭位置に記録されているプリアンブルの磁気情報であることとしたので、カードの特性バラツキによる読取性能低下を防ぐことができる。すなわち、一般に、プリアンブルの磁気情報はすべて0からなるビット列なので、カードの特性にバラツキがあったとしても、0と1が混在するビット列を用いるよりも安定した磁気情報(バラツキが少ない磁気情報)が得られ、ひいては読取性能の低下を防ぐことができる。
(3) 前記切替手段は、ディップスイッチと、発振回路と、可変抵抗回路と、第1カウンタ及び第2カウンタと、を備え、前記第1カウンタは、前記磁気ヘッドによる再生信号を整調することによって得られた矩形波を、前記ディップスイッチの設定数分カウントするとともに、前記第2カウンタは、前記矩形波の1周期を、前記発振回路の矩形波によってカウントし、前記可変抵抗回路は、前記第2カウンタの出力に基づいて前記閾値を切り替えることを特徴とする磁気カードリーダ。
本発明によれば、上述した切替手段には、ディップスイッチと、発振回路と、可変抵抗回路と、第1カウンタ及び第2カウンタと、が設けられ、第1カウンタによって、磁気ヘッドによる再生信号を整調することによって得られた矩形波が、ディップスイッチの設定数分カウントされるとともに、第2カウンタによって、矩形波の1周期が、発振回路の矩形波によってカウントされる。そして、可変抵抗回路は、第2カウンタの出力に基づいて閾値を切り替える。これにより、カードの特性バラツキによる読取性能低下を防ぐことができる。
以上説明したように、本発明によれば、磁気カードリーダに、カード状媒体の手動走行速度に応じて閾値を切り替える切替手段が設けられているので、安定的に磁気情報を読み取り、ひいては読取性能の向上に資することができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
図1は、本発明の実施の形態に係る磁気カードリーダ1の概要を示す模式図である。
図1において、磁気カードリーダ1は、スワイプ方向と直交する面の断面形状がほぼコ字形状をなし、カード走行路を形成するフレーム2と、このフレーム2の一部(底部)として形成される走行基準面3と、カード4(カード状媒体の一例)上の磁気ストライプ41に記録されている磁気情報の読み取り又は書き込みを行う磁気ヘッド5と、を有している。図中の両方向矢印で示すように、磁気カードリーダ1では、カード4を走行基準面3に沿って手動走行(スワイプ)させることで、磁気情報の読み取りを行う。なお、本実施形態では、磁気ヘッド5に読取機能及び書込機能をもたせることとしているが、例えば、読取専用の磁気ヘッドを用いても構わない。
磁気ヘッド5は、カード走行路に臨むように配置されている。そして、カード4上の磁気情報に係る信号を再生する。具体的には、磁気ヘッド5は、カード4表面上の磁気ストライプ41に接触・摺動することによって、その磁気ストライプ41に記録された磁気情報を読み取り、その磁気情報に係る信号(再生信号)を生成する。一方で、書き込み機能をも発揮し得る磁気ヘッド5は、磁気ギャップを挟んで対向配置された磁気コアと、磁気コアに巻回されたライト用巻き線及びリード用巻き線とを有しており、ライト用巻き線には、カード4に対する磁気情報の書き込み電流が流れ、リード用巻き線には、磁気ギャップ近傍の磁束変化に基づいて電磁誘導により電流が流れるようになっている。そして、AMP回路102(後述する図2参照)が、メインCPU101(後述する図2参照)から磁気情報のライト信号を受信し、これに基づいて磁気ヘッド5のライト用巻き線に書き込み電流を流したとき、このライト用巻き線内に誘導磁束が発生するとともに、磁気コアに沿って形成された磁路にも誘導磁束が発生する。この誘導磁束が、カード4表面上の磁気ストライプ41に対して磁極変化をもたらすことによって、磁気ヘッド5はカード4に所定の書込処理を実行する。
図2は、本発明の実施の形態に係る磁気カードリーダ1の電気的構成を示すブロック図である。図3は、本発明の実施の形態に係る磁気カードリーダ1のより詳細な電気的構成を示す回路ブロック図である。
図2又は図3において、本発明の実施の形態に係る磁気カードリーダ1は、主としてCPU(メインCPU)101と、AMP回路102と、復調回路103と、表示部104と、ブザー105と、I/F部106と、リセット回路107と、電源回路108と、を備えている。
なお、ROMやRAMは、CPU101内に組み込まれていてもよいし(内蔵ROM等)、図示していないが別個独立に設けてもよい。一般に、ROMには、磁気カードリーダ1の基本機能を支えるシステムプログラムが格納され、RAMは、CPU101のワーキングエリアとして機能する。また、本実施形態では、磁気ヘッド5は、図3に示すように、3個の磁気ヘッドからなるマルチチャンネルヘッドとなっている。すなわち、外見上は一個の部品として構成された磁気ヘッドであって、磁気ストライプ41上に構成された複数の磁気トラックに対する読み取り/書き込みを行う複数のチャンネルで構成されたものとなっている。なお、このような磁気ヘッド5の構造は周知であるので、ここでのより詳細な説明は省略する。また、例えば、これら3個の磁気ヘッドは、書込ヘッド,読取ヘッド,及び書込みパルス検出ヘッドのように、3種の異なるものであっても構わない。もちろん、磁気ヘッド5は、1個の磁気ヘッドからなる単一チャンネルのものであっても構わない。
CPU101は、磁気カードリーダ1の制御中枢を司るものであって、磁気カードリーダ1の統合的な制御を行う。磁気ヘッド5による再生信号は、AMP(増幅)回路102において増幅・波形整形され、復調回路103において復調された後(読み取り信号の2値化などを行った後)、CPU101に送られる。図3に示すように、本実施形態では磁気ヘッド5は3系統存在している。
図3において、CPU101は、LED駆動回路1041(図2では省略)を介して、各種LED104(Ready LED, Good LED, Error LED)を点灯・消灯させ、磁気カードリーダ1の状態を光にて知らせる。また、Buzzer駆動回路1051(図2では省略)を介して、Buzzerを鳴らして、カード4の読み取り状態を音で知らせる。
また、CPU101は、上位装置とI/F部106(図2参照)を介して通信するとともに、電源回路108に接続されたリセット回路107によって、リセット制御が行われる。電源回路108は、内部電源を構成している。
ここで、本実施形態に係る磁気カードリーダ1では、復調回路103周辺の回路構成に特徴がある。まずは、図4を用いて概説する(詳細は図6及び図7)。図4は、磁気ストライプ41に記録された磁気情報を読み取る回路の電気的構成を示す回路図である。
図4において、磁気ヘッド5による再生信号は、増幅(AMP)回路102を通じて増幅される。その後、整形回路(整調回路)1031において矩形波化され、復調回路103において復調する際に用いられるタイミング信号となる。一方で、基準電圧発生部1032において、Vccからの電力供給によって基準電圧が発生しており、閾値発生部1033にて閾値を発生させる。
このとき、整形回路1031の出力を用いて、カード4の搬送速度が計測され、速度計測閾値変更部1034にて閾値が変更される。具体的には、カード4の磁気ストライプ41の先頭部分には、一般に全て0のデータが記録されている(プリアンブルの磁気情報)。この一定間隔のビット列からなるデータのビット時間を測定することによって、カード4の搬送速度を計算し、閾値を変更する。図5は、磁気ストライプ41の記録内容を説明するための説明図である。
図5(a)に示すように、裏面に磁気ストライプ41が形成されているタイプの場合、JIS規格によれば、始め符号よりも前(図5では右)にオール0の信号が62ビット存在するトラックと、始め符号よりも前にオール0の信号が22ビット存在するトラックと、始め符号よりも前にオール0の信号が62ビット存在するトラックとが形成されている。また、LRC(最終データビット)より後(図5では左)にオール0の信号が存在するトラックもある。
なお、図5(a)において、各トラックの平均記録密度は、上から順に、8.3ビット/mm,3ビット/mm及び8.268ビット/mmである。また、各トラックの磁束反転距離は、上から順に、磁束反転0が0.12mm及び磁束反転1が0.06mm、磁束反転0が0.339mm及び磁束反転1が0.169mm、並びに、磁束反転0が0.121mm及び磁束反転1が0.06mmである。一方で、図5(b)に示すように、表面に磁気ストライプ41が形成されているタイプの場合、JIS規格によれば、始め符号よりも前(図5では左)にオール0の信号が41ビット存在するトラックが形成されている。そして、このトラックの平均記録密度は、8.268ビット/mmであり、その磁束反転距離は、磁束反転0が0.121mm及び磁束反転1が0.06mmである。
本実施形態において、カード4の速度計測に基づく閾値変更は、これらオール0の信号の一又は複数のいずれかを用いることとしている。0と1が混在する信号に比べてオール0の信号は、種類の異なるカードであってもバラツキが少ないので、精度のよく速度計測を行うことができる。
その後、読み取り可否部1035(図4)において、速度計測の結果を用いて閾値は変更される。具体的には、速度が速い場合には閾値を高くし、速度が遅い場合には閾値を低くする。読み取り可否部1035については、これを行うハードウェアを設けてもよいし、閾値発生部1033や復調回路103にその機能をもたせてもよい。その後、復調回路103で復調され、出力回路1036(本実施形態ではCPU101の一部)を通じて、読み取り結果が上位装置に送られる。
以上、図4を用いて概略説明した磁気情報の読み取り機能について、図6及び図7を用いて、より詳細に説明する。図6は、磁気ストライプ41に記録された磁気情報を読み取る回路の詳細な電気的構成を示す回路図である。図7は、図6の回路図に基づく磁気カードリーダ1の情報処理の流れを示すフローチャートである。なお、図6中に示す丸付き番号は、図7に示す丸付き番号と対応関係にある。
図6及び図7において、まず、カード4が磁気カードリーダ1に挿入(スワイプ)され、読み取りが開始される(ステップS1)。まずは、磁気ヘッド5に磁気波形(再生信号)が発生し(ステップS2)、増幅回路102においてそれが増幅される(ステップS3)。次に、増幅回路102の出力信号は整調回路1031に入力され、矩形波化される(ステップS4)。なお、整調回路1031の具体例としては、微分回路や積分回路などが挙げられる。次に、整調回路1031の出力信号が反転する度に矩形波を発生させる(ステップS5)。すなわち、整調回路1031の出力信号の反転を示す信号を作り出す。
一方で、基準電圧回路1032において2.5Vの基準電圧が発生しており(ステップS6)、閾値発生部1033において、基準電圧に対して閾値分高い電圧が発生するとともに(ステップS7)、基準電圧に対して閾値分低い電圧も発生する(ステップS8)。なお、このとき速度計測閾値変更部1034によって決定された閾値が用いられるが、詳細は後述する。
次に、読み取り可否部1035において、増幅回路102の出力信号と、ステップS7及びステップS8で発生した電圧とを比較する(ステップS9)。仮に、増幅回路102の出力信号が、ステップS7及びステップS8で発生した電圧の間であれば、特に信号変化はないが、増幅回路102の出力信号が、ステップS7で発生した電圧よりも高電圧である場合には、読み取り可否部1035の出力をLからHへと変更し、増幅回路102の出力信号が、ステップS8で発生した電圧よりも低電圧である場合には、読み取り可否部1035の出力をHからLへと変更する。そして、読み取り可否部1035の出力は、後から入力される比較結果を保持する(ステップS10)。復調回路103では、ステップS5において発生した矩形波が変化するタイミングにて、読み取り可否部1035の出力を反転させる(ステップS11)。具体的には、整調回路1031の信号の反転を示す信号をクロックとし、閾値より作成された信号を反転出力する。次に、CPU101の出力回路1036を通じて、上位HOSTに読み取り結果が送信される(ステップS12)。なお、CPU101を介さずに直接上位HOSTに送信してもよい。最後に、読み取りが終了し、カード排出が行われる(ステップS13)。
ここで、上述した速度計測閾値変更部1034について詳述する。図6に示すように、整調回路1031の出力信号の反転を示す信号は、カウンタ201のクロック端子に入力される。そして、カウンタ201は、整調回路1031の出力信号の反転を示す信号(磁気ヘッド5による再生信号を整調することによって得られた矩形波)を、ディップスイッチ202の設定数分だけカウントする(図7のステップS14)。この結果は論理回路203に送られ、一定の場合には数えることを停止し(図7のステップS15)、停止信号をカウンタ201に送信する。
一方、ステップS14の結果(カウンタ201の出力)は、カウンタ204にも入力され、カウンタ204では、その矩形波の1周期を、発振回路205の矩形波によってカウントする(図7のステップS16)。そして、オーバーフローが発生した場合、すなわち磁気波形が入らなくなった場合には(図7のステップS17)、リセット信号がカウンタ204,論理回路203及びカウンタ201に送信され、カウンタクリアとなる。なお、このリセット信号は、CPU101,リセットスイッチ,カード搬送部のセンサ及び上位ホストなどから送られる。
次に、ステップS16の結果は、可変抵抗回路206に送られる。ここでは、ステップS14やステップS16の結果に基づいて、抵抗が電気的に変更される(図7のステップS18)。その結果、閾値が切り替えられ、閾値の電圧発生回路207において、閾値が決定されることになる(図7のステップS19)。
なお、以上説明した実施形態では、復調回路103は、磁気ヘッド5により読み取った磁気情報を所定の閾値で復調する「復調手段」の一例として機能する。また、速度計測閾値変更部1034は、カード4の手動走行速度に応じて閾値を切り替える「切替手段」の一例として機能する。また、図5に示すように、本実施形態では、磁気ヘッド5により読み取った磁気情報は、カード4の走行方向において先頭位置に記録されているプリアンブルの磁気情報である。
[実施形態の主な効果]
以上説明したように、本実施形態に係る磁気カードリーダ1によれば、カード使用者によりカード4の手動走行速度が異なる場合であっても(人が無意識にカード4を動かす速度はほぼ一定だが、何らかの理由で意識的に速度が変えられることもある)、速度計測閾値変更部1034の機能により、その速度に応じて閾値が切り替わるので(図7のステップS14〜ステップS19参照)、安定的に磁気情報を読み取ることができ、ひいては読取性能を向上させることができる。
また、本実施形態では、カード4の走行方向において先頭位置に記録されているプリアンブルの磁気情報(すべて0のビット列)を読み取ることによって、カード4の手動走行速度を計測することとしたので、カード4の特性にバラつきがあったとしても、バラツキの少ない磁気情報を得ることができ、ひいては読取性能の低下を防ぐことができる。なお、本実施形態では、プリアンブルの磁気情報をカード4の手動走行速度の計測に用いているだけではなく、これを閾値切替にまで用いている点に特徴的である。モータ式のカードリーダでは、自動的に何度もカード4を搬送し直すことができるため、プリアンブルの磁気情報を閾値切替に用いることは一般的に行われない(余計な機能を負荷するとコスト高に繋がる)。
さらに、図6を用いて説明したように、本実施形態における「切替手段」は、ディップスイッチや発振回路等によって構成されているので、比較的安価に具現化することができる。なお、切替手段の回路構成は、[変更例]でも示すように、種々変更可能である。
[変形例]
本発明は、上述した実施形態とは異なる他の実施形態にも適用可能である。 図8は、磁気ストライプ41に記録された磁気情報を読み取る回路の他の電気的構成を示す回路図である。
図8に示す回路図が図4に示す回路図と異なる点は、速度計測閾値変更部1034(図4)が、速度計測増幅率変更部1034'(図8)に代わり、その速度計測増幅率変更部1034'の出力が増幅回路102に入力される点である。このように、この実施形態の場合には、速度計測増幅率変更部1034'が「閾値を切り替える切替手段」として機能する。すなわち、実際に閾値の電圧レベルを上下させるのではなく、磁気ヘッド5から得られた再生信号を増幅回路102にて増幅する際に、増幅率を変えることによって、相対的に閾値を切り替えることができる(増幅率を高くすると、再生信号に対して相対的に閾値は低くなるし、増幅率を低くすると、再生信号に対して相対的に閾値は高くなる)。図8に示す回路図について、図9及び図10を用いて、より詳細に説明する。
図9は、磁気ストライプ41に記録された磁気情報を読み取る回路の他の詳細な電気的構成を示す回路図である。図10は、図9の回路図に基づく磁気カードリーダ1の他の情報処理の流れを示すフローチャートである。なお、図9において、図6と同じ電気要素については同符号で示す。
図9及び図10において、ステップS21〜ステップS37の情報処理は、図7におけるステップS1〜ステップS17の各情報処理と同じ又はほぼ同様なので、説明を省略する。図9及び図10で特徴的なのは、ステップS38において、ステップS34やステップS36の結果に基づいて、抵抗が電気的に変更され、その結果、増幅回路102での増幅率が変更される点である(ステップS38→ステップS23)。図9を用いて説明すると、カウンタ201において、整調回路1031の出力信号の反転を示す信号が、ディップスイッチ202の設定数分だけカウントされ(図10のステップS34)、その後、カウンタ204において、その信号の1周期が、発振回路205の矩形波によってカウントされる(図10のステップS36)。そして、カウンタ204の出力を用いて、可変抵抗回路206が増幅回路102の増幅率を変更する。これにより、相対的に閾値が切り替わることになる。
次に、図11は、磁気ストライプ41に記録された磁気情報を読み取る回路の他の詳細な電気的構成を示す回路図である。図12は、図11の回路図に基づく磁気カードリーダ1の他の情報処理の流れを示すフローチャートである。
図11及び図12において、ステップS41〜ステップS53の情報処理は、図7におけるステップS1〜ステップS13の各情報処理と同じ又はほぼ同様なので、説明を省略する。図11及び図12で特徴的なのは、ステップS54においてCPU101又は上位ホストによって抵抗が変更され、それに応じて、増幅回路102の増幅率が変更される点である(ステップS55)。図11を用いて説明すると、CPU101又は上位ホストから増幅率の切替信号が可変抵抗回路206に送られる。その切替信号に基づいて、増幅回路102の増幅率が変更される。これにより、相対的に閾値が切り替わることになる。
なお、磁気カードリーダ1の全体構成に関する変更例を図13に示す。図13(a)に示すように、デジタル信号をTTLレベルで上位装置へ送ってもよい。ここでいう「しきい値調整器」は、上述した実施形態において速度計測閾値変更部1034や速度計測増幅率変更部1034'などが相当する。また、図13(b)に示すように、復調後のデジタル信号をCPU(CPU101)に入力し、その後に上位装置へ送ってもよい。このとき、RS232Cで送ってもよいし、USBで送ってもよいし、イーサネット(登録商標)等で送ってもよい。また、図13(c)に示すように、閾値調整後のアナログ信号をCPUで復調して上位装置へ送ってもよい。このとき、上述した実施形態における復調回路103の復調機能は、CPU101が担うことになる。さらに、図13(d)に示すように、磁気ヘッドの出力を増幅するアンプ係数をCPUで切り替えて復調器に入力するようにしてもよい。この際、アンプ係数切替部の回路構成の一例を図13(e)に示す。抵抗及びコンデンサの並列回路を2系統設けることによって、アンプ係数を切り替えることができる。
本発明に係る磁気カードリーダは、カード使用者によりカード状媒体の手動走行速度が異なる場合であっても、安定的に磁気情報を読み取ることができ、読取性能を向上させることが可能なものとして有用である。
本発明の実施の形態に係る磁気カードリーダの概要を示す模式図である。 本発明の実施の形態に係る磁気カードリーダの電気的構成を示すブロック図である。 本発明の実施の形態に係る磁気カードリーダのより詳細な電気的構成を示す回路ブロック図である。 磁気ストライプに記録された磁気情報を読み取る回路の電気的構成を示す回路図である。 磁気ストライプの記録内容を説明するための説明図である。 磁気ストライプに記録された磁気情報を読み取る回路の詳細な電気的構成を示す回路図である。 図6の回路図に基づく磁気カードリーダの情報処理の流れを示すフローチャートである。 磁気ストライプに記録された磁気情報を読み取る回路の他の電気的構成を示す回路図である。 磁気ストライプに記録された磁気情報を読み取る回路の他の詳細な電気的構成を示す回路図である。 図9の回路図に基づく磁気カードリーダの他の情報処理の流れを示すフローチャートである。 磁気ストライプに記録された磁気情報を読み取る回路の他の詳細な電気的構成を示す回路図である。 図11の回路図に基づく磁気カードリーダの他の情報処理の流れを示すフローチャートである。 磁気カードリーダの全体構成に関する変更例を示す説明図である。
符号の説明
1 磁気カードリーダ
2 フレーム
3 走行基準面
4 カード
5 磁気ヘッド
101 CPU
102 増幅(AMP)回路
103 復調回路
1031 整形回路(整調回路)
1032 基準電圧発生部
1033 閾値発生部
1034 速度計測閾値変更部
1035 読み取り可否部
1036 出力回路
104 表示部
105 ブザー
106 I/F部
107 リセット回路
108 電源回路

Claims (3)

  1. 磁気ストライプを有するカード状媒体を、走行基準面に沿って手動走行させる磁気カードリーダにおいて、
    前記磁気ストライプに記録されている磁気情報の読み取り又は書き込みを行う磁気ヘッドと、
    前記磁気ヘッドにより読み取った磁気情報を所定の閾値で復調する復調手段と、
    前記カード状媒体の手動走行速度に応じて前記閾値を切り替える切替手段と、を有することを特徴とする磁気カードリーダ。
  2. 前記磁気ヘッドにより読み取った磁気情報は、前記カード状媒体の走行方向において先頭位置に記録されているプリアンブルの磁気情報であることを特徴とする請求項1記載の磁気カードリーダ。
  3. 前記切替手段は、ディップスイッチと、発振回路と、可変抵抗回路と、第1カウンタ及び第2カウンタと、を備え、
    前記第1カウンタは、前記磁気ヘッドによる再生信号を整調することによって得られた矩形波を、前記ディップスイッチの設定数分カウントするとともに、前記第2カウンタは、前記矩形波の1周期を、前記発振回路の矩形波によってカウントし、
    前記可変抵抗回路は、前記第2カウンタの出力に基づいて前記閾値を切り替えることを特徴とする請求項1又は2記載の磁気カードリーダ。
JP2008038913A 2008-02-20 2008-02-20 磁気カードリーダ Pending JP2009199649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008038913A JP2009199649A (ja) 2008-02-20 2008-02-20 磁気カードリーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008038913A JP2009199649A (ja) 2008-02-20 2008-02-20 磁気カードリーダ

Publications (1)

Publication Number Publication Date
JP2009199649A true JP2009199649A (ja) 2009-09-03

Family

ID=41143002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008038913A Pending JP2009199649A (ja) 2008-02-20 2008-02-20 磁気カードリーダ

Country Status (1)

Country Link
JP (1) JP2009199649A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129002A (ja) * 2009-12-21 2011-06-30 Taiheiyo Cement Corp 位置決め装置
US9195454B2 (en) 2013-11-27 2015-11-24 Square, Inc. Firmware management
US9224142B2 (en) 2002-02-05 2015-12-29 Square, Inc. Card reader with power efficient architecture that includes a power supply and a wake up circuit
US9230143B2 (en) 2013-12-11 2016-01-05 Square, Inc. Bidirectional audio communication in reader devices
US9256770B1 (en) 2014-07-02 2016-02-09 Square, Inc. Terminal case with integrated reader and shortened base
US9256769B1 (en) 2014-02-25 2016-02-09 Square, Inc. Mobile reader device
US9262777B2 (en) 2002-02-05 2016-02-16 Square, Inc. Card reader with power efficient architecture that includes a wake-up circuit
US9262757B2 (en) 2002-02-05 2016-02-16 Square, Inc. Method of transmitting information from a card reader with a power supply and wake-up circuit to a mobile device
US9286635B2 (en) 2002-02-05 2016-03-15 Square, Inc. Method of transmitting information from efficient communication protocol card readers to mobile devices
JP2016045976A (ja) * 2014-08-26 2016-04-04 シャープ株式会社 磁気カード読取装置
US9305314B2 (en) 2002-02-05 2016-04-05 Square, Inc. Methods of transmitting information to mobile devices using cost effective card readers
US9355285B1 (en) 2015-02-12 2016-05-31 Square, Inc. Tone-based wake up circuit for card reader
USD762651S1 (en) 2014-06-06 2016-08-02 Square, Inc. Mobile device case
US9495676B2 (en) 2002-02-05 2016-11-15 Square, Inc. Method of transmitting information from a power efficient card to a mobile device
US9576159B1 (en) 2011-01-24 2017-02-21 Square, Inc. Multiple payment card reader system
US9633236B1 (en) 2013-12-11 2017-04-25 Square, Inc. Power harvesting in reader devices
US9760740B1 (en) 2014-06-23 2017-09-12 Square, Inc. Terminal case with integrated dual reader stack
US9799025B2 (en) 2014-08-19 2017-10-24 Square, Inc. Energy harvesting bidirectional audio interface
US10304043B1 (en) 2014-05-21 2019-05-28 Square, Inc. Multi-peripheral host device
US10410021B1 (en) 2017-12-08 2019-09-10 Square, Inc. Transaction object reader with digital signal input/output and internal audio-based communication
US11087301B1 (en) 2017-12-19 2021-08-10 Square, Inc. Tamper resistant device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236604A (ja) * 2000-02-21 2001-08-31 Matsushita Electric Ind Co Ltd 磁気カードリーダ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236604A (ja) * 2000-02-21 2001-08-31 Matsushita Electric Ind Co Ltd 磁気カードリーダ

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286635B2 (en) 2002-02-05 2016-03-15 Square, Inc. Method of transmitting information from efficient communication protocol card readers to mobile devices
US9305314B2 (en) 2002-02-05 2016-04-05 Square, Inc. Methods of transmitting information to mobile devices using cost effective card readers
US9224142B2 (en) 2002-02-05 2015-12-29 Square, Inc. Card reader with power efficient architecture that includes a power supply and a wake up circuit
US9495676B2 (en) 2002-02-05 2016-11-15 Square, Inc. Method of transmitting information from a power efficient card to a mobile device
US9449203B2 (en) 2002-02-05 2016-09-20 Square, Inc. Card reader with power efficient architecture that includes a power supply and a wake-up circuit
US10007813B2 (en) 2002-02-05 2018-06-26 Square, Inc. Card reader with passive ID circuit
US9595033B2 (en) 2002-02-05 2017-03-14 Square, Inc. Method of transmitting information from efficient communication protocol card
US9262777B2 (en) 2002-02-05 2016-02-16 Square, Inc. Card reader with power efficient architecture that includes a wake-up circuit
US10140481B2 (en) 2002-02-05 2018-11-27 Square, Inc. Card reader with power efficient architecture that includes a power supply and a wake-up circuit
US9858603B2 (en) 2002-02-05 2018-01-02 Square, Inc. Card reader with power efficient architecture that includes a wake-up circuit
US9262757B2 (en) 2002-02-05 2016-02-16 Square, Inc. Method of transmitting information from a card reader with a power supply and wake-up circuit to a mobile device
JP2011129002A (ja) * 2009-12-21 2011-06-30 Taiheiyo Cement Corp 位置決め装置
US9576159B1 (en) 2011-01-24 2017-02-21 Square, Inc. Multiple payment card reader system
US9195454B2 (en) 2013-11-27 2015-11-24 Square, Inc. Firmware management
US9633236B1 (en) 2013-12-11 2017-04-25 Square, Inc. Power harvesting in reader devices
US9230143B2 (en) 2013-12-11 2016-01-05 Square, Inc. Bidirectional audio communication in reader devices
US9460322B2 (en) 2014-02-25 2016-10-04 Square, Inc. Mobile reader device
US9256769B1 (en) 2014-02-25 2016-02-09 Square, Inc. Mobile reader device
US10304043B1 (en) 2014-05-21 2019-05-28 Square, Inc. Multi-peripheral host device
USD762651S1 (en) 2014-06-06 2016-08-02 Square, Inc. Mobile device case
US9760740B1 (en) 2014-06-23 2017-09-12 Square, Inc. Terminal case with integrated dual reader stack
US10579836B1 (en) 2014-06-23 2020-03-03 Square, Inc. Displaceable card reader circuitry
US9256770B1 (en) 2014-07-02 2016-02-09 Square, Inc. Terminal case with integrated reader and shortened base
US9799025B2 (en) 2014-08-19 2017-10-24 Square, Inc. Energy harvesting bidirectional audio interface
JP2016045976A (ja) * 2014-08-26 2016-04-04 シャープ株式会社 磁気カード読取装置
US9659195B2 (en) 2015-02-12 2017-05-23 Square, Inc. Tone-based wake up circuit for card reader
US9355285B1 (en) 2015-02-12 2016-05-31 Square, Inc. Tone-based wake up circuit for card reader
US10410021B1 (en) 2017-12-08 2019-09-10 Square, Inc. Transaction object reader with digital signal input/output and internal audio-based communication
US11100298B1 (en) 2017-12-08 2021-08-24 Square, Inc. Transaction object reader with analog and digital signal interface
US11087301B1 (en) 2017-12-19 2021-08-10 Square, Inc. Tamper resistant device

Similar Documents

Publication Publication Date Title
JP2009199649A (ja) 磁気カードリーダ
EP1438695B1 (fr) Circuit integre sans contact comprenant des moyens d'identification automatique de trame
JP2018022521A (ja) 動的磁気ストライプ通信装置の駆動回路のためのシステム及び方法
US5204513A (en) Decoder for magnetic stripe recording
KR940006839B1 (ko) 조절가능한 임계값을 갖는 자계코드 판독기
US5767495A (en) Reduced-power magnetic transducer system utilizing a magnetoresistive head
US6189791B1 (en) Magnetic card reader and method for determining the coercive force of a magnetic card therein
JP4933015B2 (ja) 磁化反転を精緻に配置することにより磁気符号化密度を増大させる方法および装置
US20030089774A1 (en) Apparatus and method for reading magnetic stripes
WO2016158952A1 (ja) カードリーダ
US5229894A (en) Method and apparatus for reading and decoding information using a magnetoresistive sensor
US4012786A (en) Magnetic data decoder
CA1104719A (en) Read apparatus
US6191917B1 (en) Thin film tape write head for dual frequency operation
JP7032118B2 (ja) カードリーダおよびカードリーダの制御方法
CN103117720A (zh) 一种磁卡解码芯片中自适应控制增益的方法
JP7307167B2 (ja) 磁気ストライプに格納された情報を読み取る読み取り装置及び読み取られた情報を復号する方法
JP3607815B2 (ja) 磁気ヘッド及び2層膜垂直磁気記録媒体並びに磁気再生方法
JP2004005845A (ja) 磁気データ記録方法
JP3660406B2 (ja) 磁気データ処理装置および磁気データ処理方法
JP3401645B2 (ja) 磁気カードリーダライタ
JPH0660557A (ja) 磁気カードリーダライタ
JP2001236604A (ja) 磁気カードリーダ
JP3311654B2 (ja) 磁気カードリーダ及び磁気カードリーダにおける磁気カードの抗磁力判定方法
JPH0442469A (ja) 磁気記録方式の判別方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605